KR100674843B1 - Method for manufacturing LTCC substrate having minimized deimension change, and LTCC substrate thus obtained - Google Patents
Method for manufacturing LTCC substrate having minimized deimension change, and LTCC substrate thus obtained Download PDFInfo
- Publication number
- KR100674843B1 KR100674843B1 KR1020050021366A KR20050021366A KR100674843B1 KR 100674843 B1 KR100674843 B1 KR 100674843B1 KR 1020050021366 A KR1020050021366 A KR 1020050021366A KR 20050021366 A KR20050021366 A KR 20050021366A KR 100674843 B1 KR100674843 B1 KR 100674843B1
- Authority
- KR
- South Korea
- Prior art keywords
- laminate
- firing
- ltcc
- temperature
- manufacturing
- Prior art date
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 43
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 27
- 238000000034 method Methods 0.000 title claims description 46
- 238000010304 firing Methods 0.000 claims abstract description 63
- 238000003825 pressing Methods 0.000 claims abstract description 13
- 238000000151 deposition Methods 0.000 claims abstract description 5
- 239000000463 material Substances 0.000 claims description 14
- 239000011521 glass Substances 0.000 claims description 7
- 239000000853 adhesive Substances 0.000 claims description 6
- 230000001070 adhesive effect Effects 0.000 claims description 6
- 239000011230 binding agent Substances 0.000 claims description 6
- 229910010272 inorganic material Inorganic materials 0.000 claims description 6
- 239000011147 inorganic material Substances 0.000 claims description 6
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 claims description 4
- 229910000510 noble metal Inorganic materials 0.000 claims description 4
- 230000000452 restraining effect Effects 0.000 claims description 4
- 229910052709 silver Inorganic materials 0.000 claims description 4
- 239000004332 silver Substances 0.000 claims description 4
- 239000002904 solvent Substances 0.000 claims description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 3
- 229910052802 copper Inorganic materials 0.000 claims description 3
- 239000010949 copper Substances 0.000 claims description 3
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 3
- 229910052737 gold Inorganic materials 0.000 claims description 3
- 239000010931 gold Substances 0.000 claims description 3
- 239000004020 conductor Substances 0.000 description 8
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 5
- MCMNRKCIXSYSNV-UHFFFAOYSA-N Zirconium dioxide Chemical compound O=[Zr]=O MCMNRKCIXSYSNV-UHFFFAOYSA-N 0.000 description 4
- 238000010344 co-firing Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 238000007639 printing Methods 0.000 description 4
- 239000005388 borosilicate glass Substances 0.000 description 3
- 239000002241 glass-ceramic Substances 0.000 description 3
- 239000000203 mixture Substances 0.000 description 3
- 238000012858 packaging process Methods 0.000 description 3
- 238000007747 plating Methods 0.000 description 3
- 230000000052 comparative effect Effects 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 239000000843 powder Substances 0.000 description 2
- 238000010345 tape casting Methods 0.000 description 2
- NIXOWILDQLNWCW-UHFFFAOYSA-N acrylic acid group Chemical group C(C=C)(=O)O NIXOWILDQLNWCW-UHFFFAOYSA-N 0.000 description 1
- 229920005822 acrylic binder Polymers 0.000 description 1
- 150000001298 alcohols Chemical class 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000032798 delamination Effects 0.000 description 1
- 239000002003 electrode paste Substances 0.000 description 1
- 238000004100 electronic packaging Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 238000005245 sintering Methods 0.000 description 1
- 230000003746 surface roughness Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
- H05K3/12—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
- H05K3/1283—After-treatment of the printed patterns, e.g. sintering or curing methods
- H05K3/1291—Firing or sintering at relative high temperatures for patterns on inorganic boards, e.g. co-firing of circuits on green ceramic sheets
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/30—Stacked capacitors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
- H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
- H05K3/4629—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Chemical & Material Sciences (AREA)
- Ceramic Engineering (AREA)
- Inorganic Chemistry (AREA)
- Manufacturing & Machinery (AREA)
- Power Engineering (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
기판의 치수변형을 최소화할 수 있는 LTCC기판의 제조방법 및 이로부터 제조된 LTCC기판이 제공된다. Provided are a method of manufacturing an LTCC substrate capable of minimizing dimensional deformation of a substrate, and an LTCC substrate manufactured therefrom.
본 발명은, LTCC 적층체의 상/하부에 구속층 시트를 적치하는 공정; 상기 구속층 시트와 함께 상기 적층체를 압착한후, 그 적층체의 소성온도로 이를 소성하는 공정; 상기 소성된 적층체로 부터 상기 구속층 시트를 제거한후, 그 표면을 래핑하는 공정; 및 상기 래핑처리된 적층체의 표면에 그 적층체의 소성온도 이하의 온도에서 소성될 수 있는 재료로 외층인쇄회로패턴을 형성한후 소성하는 공정;을 포함하는 LTCC기판의 제조방법과, 이로부터 제조된 LTCC기판에 관한 것이다. The present invention is a step of depositing the restraint layer sheet on the upper and lower parts of the LTCC laminate; Pressing the laminate together with the constraint layer sheet, and then firing the laminate at a firing temperature of the laminate; Removing the constraint layer sheet from the fired laminate and then lapping the surface thereof; And forming an outer layer printed circuit pattern on a surface of the laminated laminate to be baked at a temperature below the firing temperature of the laminate, and then firing the laminate. It relates to a manufactured LTCC substrate.
LTCC, 치수변형, 외층인쇄회로패턴, 동시소성 LTCC, dimensional deformation, outer layer printed circuit pattern, simultaneous firing
Description
도 1은 구속층을 포함한 적층체 및 외부전극 동시소성 방식으로 LTCC기판의 제조를 나타내는 개략도이다.1 is a schematic view showing the manufacture of an LTCC substrate in a laminate including a restraint layer and an external electrode co-firing method.
도 2는 구속층제거후 외부전극 후소성방식으로 LTCC기판의 제조를 나타내는 개략도이다.Figure 2 is a schematic diagram showing the manufacturing of the LTCC substrate by the external electrode post-firing method after removing the restraint layer.
도 3은 본 발명의 구속층제거후 외부전극 후소성방식으로 LTCC기판의 제조 공정을 보여주는 상세공정도이다.Figure 3 is a detailed process diagram showing the manufacturing process of the LTCC substrate by the external electrode post-firing method after removing the restraint layer of the present invention.
도 4는 본 발명의 LTCC적층체 소성공정에서 rigid bar의 이용을 나타내는 개략도이다.Figure 4 is a schematic diagram showing the use of the rigid bar in the LTCC laminate firing process of the present invention.
도 5는 LTCC내의 유리-세라믹스의 유동온도변화를 나타내는 그림이다.5 is a graph showing the change in the flow temperature of the glass-ceramic in the LTCC.
본 발명은 기판의 치수변형을 최소화할 수 있는 LTCC 기판의 제조방법에 관한 것으로서, 보다 상세하게는, 구속층제거후 외부전극 후소성하는 방식으로 LTCC 기판을 제조함에 있어서, 외층인쇄회로패턴을 LTCC적층체의 소성온도 이하의 온도에서 소성될 수 있는 재료를 이용함으로써 기판의 치수변형을 최소화할 수 있는 LTCC 기판의 제조방법 및 이로부터 제조된 LTCC기판에 관한 것이다. The present invention relates to a method for manufacturing an LTCC substrate which can minimize the dimensional deformation of the substrate, and more particularly, in manufacturing the LTCC substrate by removing the restraint layer after the external electrode, the outer layer printed circuit pattern LTCC The present invention relates to a method for manufacturing an LTCC substrate capable of minimizing dimensional deformation of a substrate by using a material that can be fired at a temperature below the firing temperature of the laminate, and an LTCC substrate manufactured therefrom.
전자패키징용 LTCC기판의 제조에 있어 SMT, Wire bonding, flip chip등을 생산성 높고 원활하게 하기 위해서는 기판자체의 치수정밀도가 매우 중요하며, 이를 제어하는 기술이 패키징 공정의 핵심이다. 이때 소위 무수축공정인, x 및 y축 방향으로 소성시 수축이 일어나지 않도록 하기 위한 구속 소성공정이 종래부터 개발되어 오고 있다. In manufacturing LTCC substrates for electronic packaging, the dimensional accuracy of the substrate itself is very important for high productivity and smoothness of SMT, wire bonding, flip chip, etc., and the technology to control them is the core of the packaging process. At this time, a constrained firing process for preventing shrinkage during firing in the x and y axis directions, a so-called non-shrinkage process, has been developed in the past.
도 1~2은 이러한 구속 소성공정을 채택한 종래기술의 예로서, 도 1은 구속층을 포함한 적층체 및 외부전극 동시소성방식을, 그리고 도 2는 구속층제거후 외부전극 후소성방식을 각각 나타낸다. 1 and 2 are examples of the prior art adopting such a constrained firing process, in which FIG. 1 shows a laminate and a consequential firing method including a restraint layer, and FIG. .
도 1에 나타난 바와 같이, 구속 소성공정은, 그 내부 소정의 위치에 도체(3)가 충진된 via홀을 갖는 하나 이상의 그린시트(1)로 이루어진 LTCC 적층체(1")를 마련한후, 그 적층체(1")의 상/하부에 상기 그린시트(1)의 소성온도에서는 소성되지 않는 구속층 시트(5)를 형성하고, 이어, 그 구속층 시트(5)를 제거하는 공정으로 이루어져 있다. As shown in Fig. 1, the restraint firing process is performed by providing an
상기 구속층의 그린시트(5)는 고온에서 소성되는 무기파우더와 유기바인더로 구성되며, 상기 무기파우더는 알루미나, 지르코니아등과 같이 통상의 유리-세라믹 스와는 그 소성온도가 100℃이상 차이가 나는 무기재료를 사용한다. 또한 상기 적층체(1")를 구성하는 저온 그린시트(1)는 붕규산 유리와 알루미나로 주로 구성되어 있으며, 통상 900℃이하에서 소성이 이루어진다. 이러한 구속소성후 x,y축 수축률은 ~0.2% ±0.05%정도를 나타내며 z축의 경우 35~40%의 수축률을 보인다. 이때 소성하지 않은 구속층(5)의 제거는 외부 도체 패드의 품질을 좌우하는 매우 중요한 인자로써, 이러한 구속 소성방식은 아래의 2가지로 구분할 수 있다. The
먼저, 도 1과 같이, 적층체(1")에 외부전극(7)을 형성한후, 이를 동시에 소성하는 구속층을 포함한 적층체 및 외부전극 동시소성방식이 있다. 이 공정은 추가 열처리 공정이 없으므로 치수불규칙함이 적은 장점이 있으나 구속층(5)과 전극(7)간의 반응으로 인하여 외부패드의 품질이 떨어질 수 있으며, 따라서 도금 및 패키징에서 문제가 발생하는 한계가 있다. First, as shown in Fig. 1, the
다음으로, 도 2와 같이, 소성된 적층체로부터 구속층(5)을 제거한후 외부인쇄회로패턴(7)을 그 상/하부에 도포하고, 이어, 외부인쇄회로패턴(7)이 형성된 적층체에 후소성을 거치는, 구속층제거후 외부전극에 대한 후소성방식이 있다. 그러나 본 공정에서는, 외부인쇄회로패턴(7)을 형성한후 통상 적층체(1")의 소성온도와 비슷한 850℃정도에서 후소성한다. 그러므로 본 공정에서는 우수한 표면품질을 확보할 수는 있으나, 소성기판의 소성온도 부근(850℃)에서 후소성을 해야하는 추가적인 열처리가 필요하게 되고, 이러한 온도범위에서 LTCC소성체내의 glass유동으로 추가적인 수축이 일어나므로 치수변형이 문제가 될 수 있다. 통상, 추가적인 열처리시 ~0.2%정도의 변형이 발생한다. Next, as shown in Fig. 2, after removing the
따라서 본 발명은 상술한 종래기술의 문제점을 해결하기 위해 안출된 것으로서, 종래의 구속층을 포함한 적층체 및 외부전극 동시 소성방식의 문제점을 해소할 수 있을 뿐만 아니라, 구속층제거후 외부전극 후소성방식이 갖는 후소성시의 치수변형의 문제를 해결할 수 있는 LTCC기판 제조방법을 제공함을 그 목적으로 한다.Therefore, the present invention has been made to solve the above-described problems of the prior art, it is possible to solve the problems of the laminate and external electrode co-firing method including the conventional constraint layer, as well as after the external electrode after firing It is an object of the present invention to provide an LTCC substrate manufacturing method that can solve the problem of dimensional deformation during post-firing.
또한 본 발명은 상기 제조방법으로 제조된 LTCC기판을 제공함을 그 목적으로 한다.It is also an object of the present invention to provide a LTCC substrate manufactured by the above manufacturing method.
이하, 본 발명을 설명한다.Hereinafter, the present invention will be described.
상술한 바와 같이, LTCC적층체의 상/하부에 인쇄회로패턴을 형성후 구속층을 적층하고 소성하는 구속층을 포함한 적층체 및 외부전극 동시소성방식의 경우, 구속층과 전극과의 반응으로 인해 구속층의 제거가 어렵고 패턴형상이 불균일하게 되며, 아울러 수축률 편차에 따른 패키징 공정의 난이도가 높아지는 문제가 발생한다. As described above, in the case of the laminated body including the constraint layer for forming the printed circuit pattern on the upper and lower portions of the LTCC laminate and then laminating and firing the constraint layer, the external electrode co-firing method is caused by the reaction between the constraint layer and the electrode. It is difficult to remove the restraint layer, the pattern shape becomes uneven, and the difficulty of the packaging process according to the shrinkage rate variation occurs.
또한 적층체로부터 구속층을 제거한후, 외부인쇄회패턴을 형성하고 후소성하는 구속층제거후 외부전극 후소성방식의 경우, 후소성시 LTCC소성체내의 glass유동으로 추가적인 수축이 발생하는 문제가 있다. In addition, in the case of the external electrode post-firing method after removing the restraint layer from the laminate, and forming the external print pattern and removing the restraint layer after firing, there is a problem that additional shrinkage occurs due to the glass flow in the LTCC plastic body during the post-firing. .
따라서 본 발명자들은, 상기 구속층제거후 외부전극 후소성하는 방식으로 LTCC기판을 제조함에 있어서, LTCC내의 Glass 유동온도보다 낮은 온도에서 소성 가능한 도체 페이스트를 이용하여 외부인쇄회로패턴을 형성하고, 이후 후소성함으로 써 종래 후소성공정중에 발생하는 추가적인 치수 수축을 피할 수 있음에 착안하여 본 발명을 제시하는 것이다. Therefore, the present inventors, when manufacturing the LTCC substrate by removing the restraint layer after the external electrode, the external printed circuit pattern is formed using a conductive paste that can be baked at a temperature lower than the glass flow temperature in the LTCC, and then The present invention focuses on the fact that by sintering, additional dimensional shrinkage occurring during the conventional post-firing process can be avoided.
이러한 관점에서 출발한 본 발명은, Starting from this point of view, the present invention,
LTCC 적층체의 상/하부에 구속층 시트를 적치하는 공정; 상기 구속층 시트와 함께 상기 적층체를 압착한후, 그 적층체의 소성온도로 이를 소성하는 공정; 상기 소성된 적층체로 부터 상기 구속층 시트를 제거한후, 그 표면을 래핑하는 공정; 및 상기 래핑처리된 적층체의 표면에 그 적층체의 소성온도 이하의 온도에서 소성될 수 있는 재료로 외층인쇄회로패턴을 형성한후 소성하는 공정;을 포함하는 기판의 치수변형을 최소화할 수 있는 LTCC기판의 제조방법에 관한 것이다. Depositing a restraining layer sheet on the upper and lower portions of the LTCC laminate; Pressing the laminate together with the constraint layer sheet, and then firing the laminate at a firing temperature of the laminate; Removing the constraint layer sheet from the fired laminate and then lapping the surface thereof; And forming the outer layer printed circuit pattern on a surface of the laminated laminate with a material that can be baked at a temperature below the firing temperature of the laminate, and then firing the laminate. It relates to a method for manufacturing an LTCC substrate.
또한 본 발명은, 하나 이상의 그린시트로 이루어진 LTCC 적층체를 마련하는 공정; 상기 적층체의 상/하부에 상기 그린시트가 소성되지 않는 온도에서 소성되는 구속층 시트를 적치하는 공정; 상기 구속층 시트가 적치된 적층체를 압착한후, 상기 그린시트의 소성온도로 소성하는 공정; 상기 소성된 적층체로 부터 상기 구속층 시트를 제거한후, 그 표면을 래핑하는 공정; 및 상기 래핑처리된 적층체의 표면에 상기 그린시트의 소성온도 이하의 온도에서 소성될 수 있는 재료로 외층인쇄회로패턴을 형성한후 소성하는 공정;을 포함하는 기판의 치수변형을 최소화할 수 있는 LTCC기판의 제조방법에 관한 것이다. In another aspect, the present invention, the step of providing a LTCC laminate consisting of one or more green sheets; Depositing a restraining layer sheet which is baked at a temperature at which the green sheet is not fired above and below the laminate; Pressing the laminated body on which the restraint layer sheet is stacked, and then baking at the firing temperature of the green sheet; Removing the constraint layer sheet from the fired laminate and then lapping the surface thereof; And forming an outer layer printed circuit pattern on a surface of the laminated laminate with a material that can be fired at a temperature below the firing temperature of the green sheet, and then firing the outer layer printed circuit pattern. It relates to a method for manufacturing an LTCC substrate.
또한 본 발명은 상기 제조공정으로 제조된 LTCC기판에 관한 것이다. The present invention also relates to a LTCC substrate produced by the above manufacturing process.
이하, 첨부도면을 참조하여 본 발명을 상세히 설명한다.Hereinafter, the present invention will be described in detail with reference to the accompanying drawings.
도 3은 본 발명에 따른 구속층제거후 적층체 및 외부전극 동시소성하는 방식으로 LTCC기판을 제조하는 공정을 보여주는 상세공정도이다.Figure 3 is a detailed process diagram showing a process for manufacturing the LTCC substrate by the method of simultaneously firing the laminate and the external electrode after removing the constraint layer in accordance with the present invention.
도 3(b)에 나타난 바와 같이, 본 발명에서는 먼저, LTCC 적층체(20)를 마련하는데, 이러한 적층체(20)는 도 3(a)와 같은 그린시트(21)를 하나 이상 가압적층하는 통상적인 방법으로 제조할 수 있다. As shown in FIG. 3 (b), in the present invention, first, the
즉, 본 발명에서는 통상의 tape casting법등을 이용하여 상기 그린시트(21)를 제조할 수 있으며, 이때, 그린시트 조성은 붕규산유리 60%이상과 잔여 알루미나로 이루어진 유리-세라믹스로 구성될 수 있다. 이러한 조성을 갖는 그린시트(21)로 이루어진 LTCC 적층체는 900℃이하의 온도에서 소성가능하다. 또한 상기 그린시트(21) 내부 소정의 위치에는 필요에 따라 viahole(21a)을 형성한후 이를 도체페이스트(21b)로 충진할 수 있으며, 아울러 그 표면 소정의 위치에도 통상의 인쇄공정을 이용하여 소망하는 내부인쇄회로패턴(21c)을 형성할 수도 있다. That is, in the present invention, the
그리고 이와 같이 형성된 개개의 그린시트(21)를 가압적층함으로써 도 3(b)와 같은 소정의 패턴을 갖는 LTCC 적층체(20)을 마련할 수 있는 것이다. 그러나 이러한 LTCC 적층체를 제조하는 공정은 일반적인 것으로, 본 발명은 이러한 제조공정 조건에 제한되는 것은 아니다. In addition, the
다음으로 본 발명에서는 도 3(c)와 같이, 상기 LTCC 적층체의 상/하부 표면에 접착제(glue:30))를 도포한다. 이러한 접착제(30)는 유기바인더와 고온 휘발성 용재로 이루어진 것이 바람직하다. 예컨데, PVB 또는 아크릴계 바인더와 알코올류나 방향족등의 용제로 구성될 수 있다. Next, in the present invention, as shown in Figure 3 (c), the adhesive (glue: 30) is applied to the upper and lower surfaces of the LTCC laminate. The adhesive 30 is preferably made of an organic binder and a high temperature volatile solvent. For example, it may be composed of a solvent such as PVB or an acrylic binder and alcohols or aromatics.
이어, 상기 접착제가 도포된 적층체(20)의 상/하부에 구속층 시트(40)를 적치한후 이를 압착한다. 이때 상기 구속층 시트(40)는 상기 LTCC적층체(20)가 소성되지 않는 온도, 즉, 상기 그린시트(21)가 소성되지 않는 온도에서 소성될 수 있는 재료로 조성됨이 바람직하다. 예컨데 본 발명에서 상기 구속층 시트(40)는 무기재료와 PVB계 및 아크릴계 유기바인더와 같은 유기바인더를 포함하여 이루어져 있으며, 상기 무기재료로는 알루미나, 지르코니아등을 들 수 있다. Subsequently, the
보다 바람직하게는, 상기 구속층 시트(40)를 이루는 무기재료의 평균 결정입경을 4um이상으로 하고, 그 소성온도가 1000℃이상인 재료로 조성되는 것이다. More preferably, the average crystal grain size of the inorganic material constituting the constrained
그리고 상기와 같이 적층체(20)의 상하부에 구속층 시트(40)를 적치한후 압착하는데, 이때 1차 가압착후 2차 iso-static press를 이용하여 압착함이 보다 바람직하다. 상기와 같이 각각의 개별층이 모여 하나의 적층체를 이루는 것이므로 한방향으로 압착할 경우 형성되는 적층체가 방향성을 가지게 된다. 따라서 이러한 적층체를 바로 동시소성을 할 경우, 위치별 수축률 편차 및 xy축 수축률이 커질수 있어 본발명에서는 iso-static press전에 개별층을 적층하고 그 층간에 delamination이 없는 범위내의 압력으로 압착하는 가압착을 실시하는 것이다. The
이어, 본 발명에서 상기 압착된 구속층 시트(40) 적치된 적층체를 상기 LTCC 적층체의 소성온도, 다시 말하면, 상기 그린시트(20)의 소성온도로 소성한다. 그리고 상술한 바와 같은 그린시트(20)의 조성을 고려할때, 상기 소성온도는 900℃이하가 바람직할 것이다. Subsequently, in the present invention, the pressed
한편 본 발명에서는 이러한 소성공정 동안, 도 4와 같이, 상기와 같이 구속층 시트(40)이 적치되어 압착된 적층체의 상/하부에 rigid body(60)을 설치하여 균일하게 하중을 주는 것이 바람직하다. 이는 적층체의 소성중에 발생할 수 있는 기판의 휨방지를 도모하기 위함이다. Meanwhile, in the present invention, as shown in FIG. 4, as shown in FIG. 4, it is preferable to install a
그리고 도 3(e)와 같이, 상기 소성된 적층체로 부터 상기 구속층 시트(40)을 제거한후 적층체(20)의 표면을 래핑한다. 이때 본 발명에서는 상기 구속층 시트(40)을 제거하는 구체적인 방법에 제한되지 않으며, 예컨데 기계적인 연삭이나 연마등을 이용하여 제거할 수도 있다. As shown in FIG. 3E, the
이러한 구속층 시트(40)의 제거후, 상기 적층체(20)의 표면을 래핑하는데, 바람직하게는 상기 적층체(20) 표면의 표면거칠기가 Ra 0.3~1um범위를 충족하도록 래핑하는 것이다.After the removal of the
다음으로, 본 발명에서는 도 3(f)와 같이 상기 래핑처리된 적층체(20)의 표면에 외층인쇄회로패턴(50)을 형성한후 후소성처리한다. 이때 본 발명에서는 상기 LTCC 적층체(20)의 소성가능온도 이하의 온도, 다시 말하면 상기 그린시트(20)의 소성가능온도 이하의 온도에서 소성될 수 있는 재료를 이용하여 상기 외층인쇄회로패턴(21c)을 형성한다. 이와 같이, LTCC 적층체(20)내의 Glass 유동온도보다 낮은 온도에서 소성 가능한 재료, 즉, 도체 페이스트를 이용하여 외부인쇄회로패턴(50)을 형성하고, 이후 후소성함으로써 종래 후소성공정중에 발생하는 추가적인 치수 수축 문제를 효과적으로 해결할 수 있는 것이다. Next, in the present invention, the outer layer printed circuit pattern 50 is formed on the surface of the
상기 외층인쇄회로패턴(21c)은 금,은 및 동으로 이루어진 귀금속중 선택된 1종이상을 도체페이스트로 이용하여 형성함이 바람직하다. 보다 바람직하게는, 상기 귀금속에 무기질유리를 첨가하여 이용하는 것이다.The outer printed
또한 도 5와 같이, LTCC 적층체의 소성개시온도가 대략 700℃임을 고려할때, 상기 후소성온도를 600℃이하로 제한함이 보다 바람직하다. In addition, as shown in Figure 5, considering that the firing start temperature of the LTCC laminate is approximately 700 ℃, it is more preferable to limit the post-baking temperature to 600 ℃ or less.
상술한 본 발명의 공정을 이용하여 제조된 LTCC 기판은 종래 후소성을 요하는 공정과는 달리, 기판의 외층인쇄회패턴을 형성하는 도체페이스트 재료를 LTCC 적층체의 소성온도(즉, 그린시트의 소성온도)이하의 온도에서 소성가능한 것을 채택함으로써 기판의 치수변형을 최소화할 수 있는 것이다. LTCC substrate manufactured using the above-described process of the present invention, unlike the process that requires conventional post-firing, the conductor paste material for forming the outer layer printing pattern of the substrate is the baking temperature of the LTCC laminate (that is, Firing temperature) By adopting the one that can be fired at a temperature below, it is possible to minimize dimensional deformation of the substrate.
이하, 본 발명을 바람직한 일실시예를 들어 상세히 설명한다.Hereinafter, a preferred embodiment of the present invention will be described in detail.
(실시예)(Example)
붕규산유리 60%이상과 잔여 알루미나로 이루어진 그린시트를 Tape casting법을 이용하여 다수 마련하였다. 그리고 이렇게 형성된 그린시트 소정위치에 viahole 을 형성한후 그 viahole을 Ag페이스트로 충진하였으며, 아울러 그 표면에도 필요에 따라 통상의 인쇄공정을 이용하여 인쇄회로패턴을 형성하였다. 그리고 이와 같이 형성된 그린시트를 다수 가압적층하여 LTCC 적층체를 다수 마련하였다. A large number of green sheets composed of more than 60% borosilicate glass and residual alumina were prepared by a tape casting method. Then, after forming the viahole at the predetermined position of the green sheet thus formed, the viahole was filled with Ag paste, and the printed circuit pattern was formed on the surface of the sheet by using a conventional printing process, if necessary. In addition, a plurality of LTCC laminates were prepared by pressing a plurality of green sheets formed as described above.
이와 같이 마련된 다수의 LTCC 적층체의 상/하부 표면에 접착제를 도포한후, 구속층 시트를 적치한후 압착하였다. 그리고 상기 압착된 적층체를 850℃에서 30분 동안 소성한후, 그 구속층 시트를 제거하였다. 이어, 구속층 시트가 제거된 적층체의 표면을 그 적층체의 소성가능온도 보다 낮은 온도에서 소성될 수 있는 은전극페이스트를 이용하여 외층인쇄회로패턴을 형성한후 하기 표 1과 같이 그 소성온도를 달리하여 후소성처리하여 LTCC기판을 제조하였다. After the adhesive was applied to the upper and lower surfaces of the many LTCC laminates thus prepared, the restraint layer sheet was deposited and pressed. The pressed laminate was calcined at 850 ° C. for 30 minutes, and then the restraint layer sheet was removed. Subsequently, after forming the outer layer printed circuit pattern by using the silver electrode paste which can bake the surface of the laminate from which the constraint layer sheet is removed at a temperature lower than the calcinable temperature of the laminate, the firing temperature is as shown in Table 1 below. The LTCC substrate was manufactured by post-firing with different.
이와 같이 제조된 LTCC기판들에 대하여 x,y축 수축율을 측정하여 그 측정된 결과치의 평균값등을 계산하여 하기 표 1에 또한 나타내었다. 여기에서, 치수변화는 각 기판의 viahole부위에서 측정하였으며, 각 샘플당 4개의 지점에서 측정된 수축율의 평균치이다.The x, y-axis shrinkage of the LTCC substrates manufactured as described above was also measured, and the average value of the measured results was calculated and shown in Table 1 below. Here, the dimensional change is measured at the viahole of each substrate and is the average value of the shrinkage measured at four points per sample.
한편, 이와 같이 측정된 개개의 샘플에서의 측정값들에 대한 전체적인 평균값, 표준편차를 정리하여 표 1에 또한 나타내었다.On the other hand, Table 1 also summarizes the overall average value and standard deviation of the measured values in the individual samples measured as described above.
상기 표 1에 나타난 바와 같이, 본 발명의 도체페이스트를 이용하여 외층인쇄회로패턴을 형성하고, 이를 LTCC 적층체의 소성가능온도 이하의 온도, 즉 600℃에서 후소성처리할 경우, x,y축 치수변형이 최소화됨을 알 수 있다. As shown in Table 1, when the outer layer printed circuit pattern is formed by using the conductor paste of the present invention, and it is post-baked at a temperature below the calcinable temperature of the LTCC laminate, that is, 600 ° C., the x and y axes It can be seen that dimensional deformation is minimized.
이에 대하여, 그 후소성처리온도가 LTCC 적층체의 소성가능온도 이상의 온도인 비교예의 경우, 그 결과가 모두 좋지 않았다. On the other hand, in the case of the comparative example whose post-baking temperature is more than the baking possible temperature of LTCC laminated body, the result was neither good.
상술한 바와 같이, 본 발명은 상술한 실시예를 통하여 설명되었지만, 본 발명은 이에 제한되는 것은 아니다. 본원이 속하는 기술분야에서 통상의 지식을 가진 자라면, 비록 실시예에 제시되지 않았지만 첨부된 청구항의 기재범위내에서 다양한 본원발명에 대한 모조나 개량이 가능하며, 이들 모두 본원발명의 기술적 범위에 속함은 너무나 자명하다 할 것이다. As described above, the present invention has been described through the above-described embodiment, but the present invention is not limited thereto. Those skilled in the art to which the present application pertains, although not shown in the Examples, can be imitated or improved for various inventions within the scope of the appended claims, all of which are within the technical scope of the present invention. Would be too self-explanatory.
상술한 바와 같이, 본 발명은 적층체의 소성가능온도 보다 낮은 온도에서 소성될 수 있는 도체페이스트를 이용하여 외층인쇄회로패턴을 형성한후 저온소성함으로써, 종래 외부층 도금후 야기되는 도금 및 외관불량을 해소할 수 있으며, 외부전극의 품질을 보장할 수 있다. 또한 후소성공정중 야기되는 치수 변형을 최소화할 수 있으므로 SMT등 패키징 공정에서 기판 품질불량으로 야기되는 불량을 효과적으로 개선할 수 있다. As described above, the present invention forms an outer layer printed circuit pattern using a conductor paste that can be fired at a temperature lower than the calcinable temperature of the laminate, and then bakes it at low temperature, thereby causing plating and appearance defects caused after conventional outer layer plating. It can eliminate the and can ensure the quality of the external electrode. In addition, since the dimensional deformation caused during the post-firing process can be minimized, defects caused by poor substrate quality in the packaging process such as SMT can be effectively improved.
Claims (19)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050021366A KR100674843B1 (en) | 2005-03-15 | 2005-03-15 | Method for manufacturing LTCC substrate having minimized deimension change, and LTCC substrate thus obtained |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050021366A KR100674843B1 (en) | 2005-03-15 | 2005-03-15 | Method for manufacturing LTCC substrate having minimized deimension change, and LTCC substrate thus obtained |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20060099859A KR20060099859A (en) | 2006-09-20 |
| KR100674843B1 true KR100674843B1 (en) | 2007-01-26 |
Family
ID=37630950
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020050021366A KR100674843B1 (en) | 2005-03-15 | 2005-03-15 | Method for manufacturing LTCC substrate having minimized deimension change, and LTCC substrate thus obtained |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100674843B1 (en) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100771783B1 (en) * | 2006-09-28 | 2007-10-30 | 삼성전기주식회사 | Method of manufacturing the non-shrinkage ceramic substrate |
| WO2009131346A2 (en) * | 2008-04-21 | 2009-10-29 | (주)탑엔지니어링 | Mems probe card and manufacturing method thereof |
| WO2010027145A1 (en) * | 2008-09-05 | 2010-03-11 | (주) 탑엔지니어링 | Mems probe card and method of manufacturing same |
| KR101292040B1 (en) * | 2011-10-04 | 2013-08-01 | 한국세라믹기술원 | Manufacturing method of low teperature co-fired ceramics substrate |
| KR101630826B1 (en) * | 2014-08-28 | 2016-06-16 | 주식회사 엘스톤 | manufacturing method of high strength ceramic sheet for firing electronic ceramic and high strength ceramic sheet manufactured by the same |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08181448A (en) * | 1994-12-27 | 1996-07-12 | Murata Mfg Co Ltd | Manufacture of multilayer ceramic circuit board |
| JPH08264945A (en) * | 1995-03-22 | 1996-10-11 | Sumitomo Kinzoku Electro Device:Kk | Low-temperature burned ceramic multilayered circuit board |
| JP2002299830A (en) | 2001-03-30 | 2002-10-11 | Kyocera Corp | Low-temperature baked ceramic circuit board |
| JP2003273512A (en) * | 2002-03-13 | 2003-09-26 | Matsushita Electric Ind Co Ltd | Method for manufacturing ceramic multi-layer substrate |
| KR20040048000A (en) * | 2002-12-02 | 2004-06-07 | 전자부품연구원 | Resistor-buried multilayer low-temperature-cofired-ceramic substrate with flat surface and fabrication method thereof |
| KR20040070684A (en) * | 2003-02-04 | 2004-08-11 | 엘지전자 주식회사 | Method of febricating low-temperature co-firing ceramic meterials having different ceramic substance layer |
-
2005
- 2005-03-15 KR KR1020050021366A patent/KR100674843B1/en not_active IP Right Cessation
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08181448A (en) * | 1994-12-27 | 1996-07-12 | Murata Mfg Co Ltd | Manufacture of multilayer ceramic circuit board |
| JPH08264945A (en) * | 1995-03-22 | 1996-10-11 | Sumitomo Kinzoku Electro Device:Kk | Low-temperature burned ceramic multilayered circuit board |
| JP2002299830A (en) | 2001-03-30 | 2002-10-11 | Kyocera Corp | Low-temperature baked ceramic circuit board |
| JP2003273512A (en) * | 2002-03-13 | 2003-09-26 | Matsushita Electric Ind Co Ltd | Method for manufacturing ceramic multi-layer substrate |
| KR20040048000A (en) * | 2002-12-02 | 2004-06-07 | 전자부품연구원 | Resistor-buried multilayer low-temperature-cofired-ceramic substrate with flat surface and fabrication method thereof |
| KR20040070684A (en) * | 2003-02-04 | 2004-08-11 | 엘지전자 주식회사 | Method of febricating low-temperature co-firing ceramic meterials having different ceramic substance layer |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20060099859A (en) | 2006-09-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3716783B2 (en) | Method for manufacturing ceramic multilayer substrate and semiconductor device | |
| KR100862537B1 (en) | Method for manufacturing ceramic substrate and non-fired ceramic substrate | |
| KR20020070483A (en) | Method of manufacturing ceramic multi-layer substrate, and unbaked composite laminated body | |
| KR100674843B1 (en) | Method for manufacturing LTCC substrate having minimized deimension change, and LTCC substrate thus obtained | |
| KR100447032B1 (en) | Resistor-buried multilayer low-temperature-cofired-ceramic substrate with flat surface and fabrication method thereof | |
| WO2018030192A1 (en) | Ceramic electronic component | |
| JP2006108529A (en) | Ceramic multilayer substrate and method for manufacturing the same | |
| JP2857552B2 (en) | Multilayer electronic component and method of manufacturing the same | |
| JP3956148B2 (en) | Method for manufacturing ceramic multilayer substrate and semiconductor device | |
| JP2007053294A (en) | Process for manufacturing multilayer ceramic electronic component | |
| EP1189495B1 (en) | Method of manufacturing multilayer ceramic substrate | |
| KR100956212B1 (en) | Manufacturing method of multi-layer substrate | |
| JP4911829B2 (en) | Manufacturing method of ceramic substrate | |
| KR100631982B1 (en) | Method for manufacturing ltcc substrate having goood suface flatteness | |
| JPH0786739A (en) | Manufacture of multilayer ceramic board | |
| JPH05283864A (en) | Multilayer circuit board and manufacture thereof | |
| JPH06326470A (en) | Manufacture of multilayered ceramic board | |
| JPH04305996A (en) | Fabrication of multilayer interconnection board | |
| JP2006066626A (en) | Composite, manufacturing method thereof, manufacturing method of composite sheet, laminate, and lamination component | |
| JP2004146701A (en) | Method for manufacturing glass ceramic substrate | |
| JP2002076628A (en) | Manufacturing method of glass ceramic substrate | |
| CN109923950B (en) | Ceramic substrate and method for manufacturing ceramic substrate | |
| JPH0677659A (en) | Production of multilayer ceramic board | |
| KR20090090718A (en) | Non-shirinkage ceramic substrate and manufacturing method thereof | |
| JP4383141B2 (en) | Manufacturing method of multilayer ceramic parts |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20130111 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20131224 Year of fee payment: 8 |
|
| LAPS | Lapse due to unpaid annual fee |