JPH05283864A - Multilayer circuit board and manufacture thereof - Google Patents

Multilayer circuit board and manufacture thereof

Info

Publication number
JPH05283864A
JPH05283864A JP4109226A JP10922692A JPH05283864A JP H05283864 A JPH05283864 A JP H05283864A JP 4109226 A JP4109226 A JP 4109226A JP 10922692 A JP10922692 A JP 10922692A JP H05283864 A JPH05283864 A JP H05283864A
Authority
JP
Japan
Prior art keywords
pattern
wiring board
area
multilayer wiring
conductor pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP4109226A
Other languages
Japanese (ja)
Other versions
JP3372050B2 (en
Inventor
Ryoichi Kondo
良一 近藤
Hideaki Ninomiya
秀明 二宮
Katsuhiko Hayashi
克彦 林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Priority to JP10922692A priority Critical patent/JP3372050B2/en
Publication of JPH05283864A publication Critical patent/JPH05283864A/en
Application granted granted Critical
Publication of JP3372050B2 publication Critical patent/JP3372050B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Abstract

PURPOSE:To reduce warpage, cracks, peeling by providing an inner wiring pattern and a large area conductor pattern wider than the wiring pattern as the conductor pattern, and providing the conductor pattern containing Ag as a main ingredient at a place of a special range of the entire thickness of a multilayer circuit board from one main surface of the board. CONSTITUTION:A circuit board 1 is formed by integrally laminating conductor patterns 3 and insulating layers 2 formed of a green sheet of an insulating material. A large area conductor pattern 4 is generally ten times as wide as the width of an inner wiring pattern 5. A large area conductor pattern 6 has a total area per one insulating layer 30% or more and preferably 40% or more of the areas of main surfaces 11, 15 of the board. The pattern 5 is disposed at a place of 0.1-0.4t and more preferably 0.10t-0.35t from one main surface 15 when the thickness of the board 1 is t. If it is present on the other region without existing on this region, warpage, peeling, cracks are increased.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、低温焼成多層配線基板
とその製造方法とに関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a low temperature firing multilayer wiring board and a method for manufacturing the same.

【0002】[0002]

【従来の技術】電子回路の高密度化や多機能化には、3
次元構造による基板の多層配線化が必要であり、多層配
線基板が多用されており、Ag等の低抵抗導体材料が使
用可能な点で低温焼成多層配線基板が用いられている。
2. Description of the Related Art For increasing the density and multifunction of electronic circuits, 3
It is necessary to make a multilayer wiring of a substrate by a three-dimensional structure, a multilayer wiring substrate is often used, and a low temperature firing multilayer wiring substrate is used because a low resistance conductor material such as Ag can be used.

【0003】低温焼成多層配線基板は、主にグリーンシ
ート法により以下のように作製される。すなわち、ま
ず、ガラス粉と耐火セラミック粉とのガラスコンポジッ
トか、結晶化ガラス粉を用意し、これにバインダ樹脂、
溶剤等を加えてスラリー化し、シート状に成形し、これ
を乾燥して絶縁材料のグリーンシートを得る。次に、こ
のグリーンシートに表裏接続用のスルーホールをパンチ
ングし、シート上に導体ペーストを印刷するとともに、
スルーホールにも導体ペーストを充填する。その後、複
数のシートを位置合わせして積層し、加熱プレスして一
体化し、1000℃程度以下で焼成する。
A low-temperature fired multilayer wiring board is mainly manufactured by the green sheet method as follows. That is, first, a glass composite of glass powder and refractory ceramic powder, or crystallized glass powder is prepared, binder resin,
A solvent or the like is added to form a slurry, which is formed into a sheet and dried to obtain a green sheet of an insulating material. Next, punch through holes for front and back connections on this green sheet, print the conductor paste on the sheet, and
Fill the through holes with conductive paste. Then, a plurality of sheets are aligned and laminated, heated and pressed to be integrated, and fired at about 1000 ° C or lower.

【0004】ところで、多層配線基板の多機能化も要求
されており、コンデンサやインダクタ等の機能付加の要
求が強くなっている。コンデンサ内蔵多層配線基板に関
しては、特公平3−20918号公報に、コンデンサ部
を基板厚さ方向のほぼ中央部に形成し、その上下に等し
い厚さの内部配線用セラミック層を形成する旨の提案が
ある。
By the way, multi-layer wiring boards are also required to have multiple functions, and demands for adding functions such as capacitors and inductors are increasing. Regarding a multilayer wiring board with a built-in capacitor, Japanese Patent Publication No. 3-20918 proposes to form a capacitor part in a substantially central portion in the thickness direction of the board and form ceramic layers for internal wiring of equal thickness above and below the capacitor part. There is.

【0005】この提案においては、低温焼成多層配線基
板であるか否かや、導体の種類について開示されていな
い。しかし、低温焼成基板において、Agを主成分とす
る導体を用い、基板主面面積の40%を超える大面積の
コンデンサ電極パターンを基板厚さ方向の中央部に設け
ると、反り等の変形が生じることが判明した。特に、焼
成時に高速昇温や、高速脱バインダを行うと、層間の剥
離や、クラックや、反り等の変形は顕著となる。
In this proposal, it is not disclosed whether or not it is a low temperature firing multilayer wiring board and the kind of conductor. However, in a low temperature fired substrate, when a conductor containing Ag as a main component is used and a large area capacitor electrode pattern exceeding 40% of the main surface area of the substrate is provided in the central portion in the thickness direction of the substrate, deformation such as warpage occurs. It has been found. In particular, when high-speed temperature increase or high-speed binder removal is performed during firing, interlayer peeling, deformation such as cracks or warpage becomes remarkable.

【0006】[0006]

【発明が解決しようとする課題】本発明の主たる目的
は、Agを主成分とする導体を用いた低温焼成多層配線
基板において、コンデンサ電極等の大面積導体パターン
を設けても、反り等の基板変形や、剥離、クラック等が
きわめて少ない多層配線基板と、その有利な製造方法と
を提供することにある。
SUMMARY OF THE INVENTION A main object of the present invention is to provide a low-temperature fired multilayer wiring board using a conductor containing Ag as a main component, even if a large-area conductor pattern such as a capacitor electrode is provided on the board. It is an object of the present invention to provide a multilayer wiring board that is extremely free from deformation, peeling, cracks and the like, and an advantageous manufacturing method thereof.

【0007】本発明者らは、大面積導体パターンを設け
るときの基板変形等の発生のメカニズムについて検討を
行った。その結果、以下の(a)〜(c)の知見を得て
いる。
The present inventors have examined the mechanism of occurrence of substrate deformation and the like when a large area conductor pattern is provided. As a result, the following findings (a) to (c) have been obtained.

【0008】(a)脱バインダ時の問題 焼成は積層体をセッタ上に載置して行う。焼成の初期は
バインダ樹脂の熱分解除去を主眼とするが、この際バイ
ンダは積層体から均一には抜けず、内部のバインダの分
解が遅れる。この際、底部はセッタと接触しているた
め、脱バインダ中に、基板下方よりの非対称位置にバイ
ンダが多く残る非対称なバインダ分布を形成する。
(A) Problems during binder removal The firing is carried out by placing the laminate on a setter. At the initial stage of firing, the main purpose is to thermally decompose and remove the binder resin, but at this time, the binder does not come out uniformly from the laminate, and the decomposition of the binder inside is delayed. At this time, since the bottom portion is in contact with the setter, an asymmetric binder distribution in which a large amount of binder remains in the asymmetric position below the substrate is formed during binder removal.

【0009】バインダ分解に際しては寸法収縮をともな
い、非対称で不均一なバインダ分布を生じると、脱バイ
ンダ時に成形体に大きなストレスが加わり、反りや、剥
離や、クラックの原因となる。特に、この際、コンデン
サ電極や、さらにはアース導体、電源導体等の大面積の
導体パターンの存在は、これらを一層助長する。また、
高速脱バインダもこれらをさらに顕在化させる。
When the binder is decomposed, dimensional shrinkage is caused, and if an asymmetric and non-uniform binder distribution is generated, a large stress is applied to the molded body at the time of removing the binder, which causes warping, peeling, and cracks. In particular, at this time, the presence of large-area conductor patterns such as the capacitor electrode, the ground conductor, and the power supply conductor further promotes these. Also,
High-speed binder removal makes these more visible.

【0010】(b)焼結開始前後の問題 導体にAgを用いると、昇温中にAgがグリーンシート
内に拡散していく。拡散したAgは、グリーンシート内
のガラスの軟化点を下げ、焼結開始温度を下げる。この
ため大面積のAg導体パターンの存在は、その部分の焼
結を他より早め、結果として焼成完了後に変形を生じ
る。特にコンデンサ部のようにグリーンシート上下に大
面積パターンが存在するときには、その部分で顕著であ
る。
(B) Problems before and after the start of sintering When Ag is used for the conductor, Ag diffuses into the green sheet during the temperature rise. The diffused Ag lowers the softening point of the glass in the green sheet and lowers the sintering start temperature. For this reason, the presence of a large-area Ag conductor pattern accelerates the sintering of that portion more than others, and as a result, deformation occurs after firing is completed. In particular, when a large area pattern exists above and below the green sheet as in the capacitor section, it is remarkable in that area.

【0011】(c)グリーンシート作製時の問題 グリーンシートの作製に際しては、原料スラリーをキャ
リヤフィルム上に塗布しシート状に成形し、これを乾燥
する。この乾燥の際、バインダ樹脂が移動し、キャリヤ
フィルム側の樹脂量が減る。この結果、グリーンシート
の厚さ方向の成形密度が不均一となり、反り等の焼成変
形を生じる。
(C) Problems during production of green sheet When producing a green sheet, the raw material slurry is applied onto a carrier film, formed into a sheet, and dried. During this drying, the binder resin moves and the amount of resin on the carrier film side decreases. As a result, the forming density of the green sheet in the thickness direction becomes non-uniform, and firing deformation such as warpage occurs.

【0012】これら(a)〜(c)の要因から、基板中
央に大面積Ag導体パターンを設けると、各要因が助長
しあって各種基板欠陥を生じるものであると知見され
た。
From these factors (a) to (c), it has been found that when a large area Ag conductor pattern is provided in the center of the substrate, the respective factors promote each other to cause various substrate defects.

【0013】ところで、(a)の対策としては脱バイン
ダ工程を長時間かけて行うことが考えられる。しかし、
この方法は量産性、コストアップの点できわめて不利で
実際的でない。
By the way, as a countermeasure against (a), it is possible to perform the binder removal process for a long time. But,
This method is extremely disadvantageous in terms of mass productivity and cost increase and is not practical.

【0014】また、(b)の対策としては、粗粒化する
などAg粉体の活性を落としたり、シートのガラスの軟
化点をあげる等が考えられるが、導体抵抗を上昇させた
り、焼結性や焼結マッチング性を低下させ、実用化でき
ない。
As measures against (b), the activity of the Ag powder may be lowered by coarsening, or the softening point of the glass of the sheet may be increased, but the conductor resistance may be increased or the sintering may be performed. Properties and sintering matching properties are deteriorated and it cannot be put to practical use.

【0015】さらに(c)の対策としては、グリーンシ
ートの表裏交互にパターンを印刷して、これを積層する
ことも考えられるが、表裏管理は量産上労力を要し、工
程増を招き実際的でない。
Further, as a measure of (c), it is conceivable to alternately print the patterns on the front and back of the green sheet and stack them, but the front and back management requires labor in mass production and leads to an increase in the number of steps, which is practical. Not.

【0016】また、積層体に荷重板を載せて焼成するこ
とも考えられるが、きわめて長時間の脱バインダ時間を
要し、荷重板と基板との離型性を考える必要があるな
ど、これも実際的でない。
It is also conceivable that a load plate is placed on the laminate and fired, but it takes an extremely long time to remove the binder and it is necessary to consider the releasability between the load plate and the substrate. Not practical.

【0017】[0017]

【課題を解決するための手段】そこで、本発明者らは、
上記(a)〜(c)の諸要因が互いに打ち消すような大
面積パターンの配置があるのではないかとの着想を持つ
に至り、実験の結果下記(1)〜(6)の本発明に到達
した。
Therefore, the present inventors have
We came to the idea that there may be a large-area pattern arrangement in which the above-mentioned factors (a) to (c) cancel each other out, and as a result of experiments, we reached the inventions (1) to (6) below. did.

【0018】(1)絶縁材料のグリーンシートに導体材
料のパターンを形成して積層し、1000℃以下で焼成
して、複数の絶縁層間に導体パターンを形成した多層配
線基板において、前記導体パターンは、内部配線パター
ンとそれより広巾の大面積導体パターンとを有するとと
もに、Agを主成分とし、この大面積導体パターンを、
多層配線基板の一方の主面から、基板の全厚tの0.1
t〜0.4tの位置に設けた多層配線基板。
(1) In a multilayer wiring board in which a conductor material pattern is formed and laminated on a green sheet of an insulating material and baked at 1000 ° C. or less to form a conductor pattern between a plurality of insulating layers, the conductor pattern is , An internal wiring pattern and a large-area conductor pattern wider than the internal wiring pattern, and having Ag as a main component, this large-area conductor pattern is
From one main surface of the multilayer wiring board, the total thickness t of the board is 0.1
A multilayer wiring board provided at a position of t to 0.4t.

【0019】(2)前記大面積パターンを0.10t〜
0.35tの位置に設けた上記(1)の多層配線基板。
(2) The large area pattern is 0.10 t
The multilayer wiring board according to (1) above, which is provided at a position of 0.35 t.

【0020】(3)前記大面積導体パターンは、前記主
面の面積の30%以上を占めるものである上記(1)ま
たは(2)の多層配線基板。
(3) The multilayer wiring board according to (1) or (2) above, wherein the large-area conductor pattern occupies 30% or more of the area of the main surface.

【0021】(4)前記大面積導体パターンは、2層以
上の絶縁層上に形成された複数のコンデンサ電極パター
ンである上記(1)ないし(3)のいずれかの多層配線
基板。
(4) The multilayer wiring board according to any one of (1) to (3), wherein the large-area conductor pattern is a plurality of capacitor electrode patterns formed on two or more insulating layers.

【0022】(5)前記絶縁材料は、ガラス粉と耐火セ
ラミック粉とを含むか、結晶化ガラス粉を含む上記
(1)〜(4)のいずれかの多層配線基板。
(5) The multilayer wiring board according to any one of the above (1) to (4), wherein the insulating material contains glass powder and refractory ceramic powder or crystallized glass powder.

【0023】(6)上記(1)〜(5)のいずれかの多
層配線基板を製造するに当たり、前記各グリーンシート
の表面側に前記パターンを形成し、各グリーンシートの
表面と裏面とが互いに接するように積層して焼成する多
層配線基板の製造方法。
(6) In manufacturing the multilayer wiring board according to any one of (1) to (5), the pattern is formed on the front surface side of each green sheet, and the front surface and the back surface of each green sheet are mutually formed. A method for manufacturing a multilayer wiring board, which is laminated so as to be in contact with each other and fired.

【0024】(7)前記大面積パターンが中央より下方
に位置するようにして焼成する上記(6)の多層配線基
板の製造方法。
(7) The method for manufacturing a multilayer wiring board according to (6), wherein the large area pattern is fired so as to be located below the center.

【0025】[0025]

【作用】(i) 反りの減少 (a)の脱バインダ時の不均一なバインダ分解と、
(c)のグリーンシート中のバインダの不均一分布は、
グリーンシートの表裏方向を揃えて積層して焼成する
と、セッタ側下方に凸の状態の反りを生じる。中心より
下方側の大面積Ag導体パターンの存在は、(b)の作
用によりこの反りを打ち消す。
[Operation] (i) Warpage reduction (a) Non-uniform binder decomposition during binder removal,
The non-uniform distribution of the binder in the green sheet (c) is
When the green sheets are stacked with the front and back directions aligned and fired, a warp in a convex state is generated downward on the setter side. The presence of the large-area Ag conductor pattern on the lower side of the center cancels this warp by the action of (b).

【0026】(ii)剥離・クラックの防止 (a)の脱バインダ時にバインダ樹脂の分解は基板全体
で均一には進行せず、図3に示されるように、基板のほ
ぼ下半分セッタ側にバインダ樹脂の未分解残留域が存在
する。残留域を図中斜線で示す。脱バインダ工程中期以
降にもこの残留域は縮小はせず、残留バインダ樹脂濃度
の低下の形でバインダ分解が進行する。このため残留域
の外縁部では脱バインダ行程中は常にバインダ樹脂の濃
度勾配が存在する。バインダ分解に伴ってセラミック成
形体の収縮があるため、濃度勾配は内部ストレスの原因
となり、図3に示されるバインダ残留域の外縁部(基板
中央付近とセッタ側基板下部)では脱バインダ工程中強
いストレスに曝される。この領域に大面積の導体パター
ンを設けると剥離、クラックが発生し易くなる。逆にこ
の領域(バインダ残留域の外縁部)を避ければ剥離、ク
ラックを防止できる。具体的には、基板の上部表面近く
(脱バインダ工程初期に急速に分解進行、以後低濃度)
および残留域内部(穏やかで均一に近い分解)になる。
ただし基板上部表面近くにAg導体を大面積にわたって
設けると前述の基板反りの問題が生じる。
(Ii) Prevention of peeling and cracking Decomposition of the binder resin does not proceed uniformly over the entire substrate during the removal of the binder of (a), and as shown in FIG. There is an undecomposed residual area of resin. The residual area is indicated by diagonal lines in the figure. Even after the middle stage of the binder removal process, the residual area does not shrink, and the binder decomposition proceeds in the form of a decrease in the residual binder resin concentration. Therefore, at the outer edge of the residual region, there is always a concentration gradient of the binder resin during the binder removal process. Since the ceramic molded body shrinks as the binder decomposes, the concentration gradient causes internal stress and is strong during the binder removal process at the outer edge of the binder residual area (near the center of the substrate and the lower part of the setter side substrate) shown in FIG. Exposed to stress. If a large-area conductor pattern is provided in this area, peeling and cracks are likely to occur. On the contrary, peeling and cracking can be prevented by avoiding this area (outer edge of binder remaining area). Specifically, near the upper surface of the substrate (decomposition progresses rapidly at the beginning of the binder removal process, then low concentration)
And inside the residual zone (degradation near gentle and uniform).
However, when the Ag conductor is provided over a large area near the upper surface of the substrate, the above-mentioned problem of substrate warpage occurs.

【0027】[0027]

【具体的構成】以下、本発明の具体的構成について詳細
に説明する。図1には、本発明の多層配線基板1の1例
が示される。図1の多層配線基板1は、それぞれ導体パ
ターン3を有し、絶縁材料のグリーンシートから形成さ
れた6枚の絶縁層2を積層一体化して形成されている。
[Specific Structure] The specific structure of the present invention will be described in detail below. FIG. 1 shows an example of a multilayer wiring board 1 of the present invention. The multilayer wiring board 1 of FIG. 1 has conductor patterns 3 respectively, and is formed by laminating and integrating six insulating layers 2 formed of green sheets of an insulating material.

【0028】この例では、最上層の直下3層の絶縁層2
には導体パターン3が、信号配線、コイル導体等の内部
配線パターン4として形成されている。そして、その下
の2層の絶縁層2上には、導体パターン3が、大面積導
体パターン5として形成されており、これらがコンデン
サ電極61、65を構成してコンデンサ部6が内蔵され
ている。
In this example, three insulating layers 2 immediately below the uppermost layer are used.
The conductor pattern 3 is formed as an internal wiring pattern 4 such as a signal wiring or a coil conductor. The conductor pattern 3 is formed as a large-area conductor pattern 5 on the underlying two insulating layers 2, and these form the capacitor electrodes 61 and 65, and the capacitor portion 6 is built therein. ..

【0029】このような場合、大面積導体パターン5
は、通常100〜200μm 程度以下の内部配線パター
ンの配線巾より、概ね10倍以上広いものである。また
大面積導体パターン6は、絶縁層全面に設けられていて
も、その一部に設けられていても、図示のように複数個
相互に離間部をもって設けられていてもよいが、その面
積の絶縁層1層当りの総計は、基板主面11、15の面
積の30%以上、特に40%以上存在することが好まし
い。このような場合、本発明の実効はきわめて高いもの
となる。なお、コンデンサ部6を一方の主面15から
0.1t〜0.4tの領域内に設ける場合、2層ないし
3層以上設けられる各コンデンサ電極層の1層あたりの
総計面積は、基板主面11、15の面積の90%程度以
下であることが好ましい。
In such a case, the large-area conductor pattern 5
Is approximately 10 times or more wider than the wiring width of the internal wiring pattern, which is usually about 100 to 200 μm or less. The large-area conductor pattern 6 may be provided on the entire surface of the insulating layer, a part thereof, or a plurality of spaced-apart portions as shown in the drawing. The total amount per insulating layer is preferably 30% or more, and particularly preferably 40% or more of the area of the main surfaces 11, 15 of the substrate. In such a case, the effectiveness of the present invention is extremely high. When the capacitor section 6 is provided within a region of 0.1t to 0.4t from the one main surface 15, the total area per layer of each of the capacitor electrode layers of 2 to 3 or more layers is the main surface of the substrate. It is preferably about 90% or less of the area of 11, 15.

【0030】このような大面積導体パターン5は、基板
1の厚さをtとしたとき、一方の主面15から、0.1
t〜0.4t(有効数値1桁)、より好ましくは0.1
0t〜0.35t(有効数字2桁)の位置に配置され
る。この領域に大面積導体パターン6を存在させずに他
の領域に存在させたときには、反り、剥離、クラックが
臨界的に増大してしまう。
Such a large-area conductor pattern 5 has a thickness of 0.1 mm from one main surface 15 when the thickness of the substrate 1 is t.
t to 0.4t (effective digit 1 digit), more preferably 0.1
It is arranged at a position of 0t to 0.35t (two significant digits). If the large-area conductor pattern 6 is not present in this region but is present in another region, warping, peeling, and cracking will increase critically.

【0031】また、大面積導体パターン5は、図示のコ
ンデンサ電極61、65のように、コンデンサ部6を構
成する1層あるいは2層以上の絶縁層2に、2層ないし
3層以上形成されているとき、本発明の欠陥防止効果は
倍加する。従って、コンデンサ部6、より具体的にはコ
ンデンサ部6のコンデンサ電極61、65の両最外面
が、一方の主面15からともに0.1t〜0.4tの領
域内に存在することが好ましい。
Further, the large-area conductor pattern 5 is formed by two or three or more layers on one or more insulating layers 2 constituting the capacitor section 6 like the capacitor electrodes 61, 65 shown in the figure. When it exists, the defect prevention effect of the present invention is doubled. Therefore, it is preferable that both the outermost surfaces of the capacitor portion 6, more specifically the capacitor electrodes 61 and 65 of the capacitor portion 6, both be within the range of 0.1t to 0.4t from the one main surface 15.

【0032】このようにコンデンサ部6を一方の主面か
ら0.1t〜0.4tの領域内に設けたときには本発明
の実効は生じるので、他の領域にさらにアース電極等の
大面積導体を配置することも許容される。ただし、一方
の主面15から0.1t未満までと、0.4t超の領域
に存在する大面積導体パターンの総計面積は、0.1t
〜0.4tの領域内の大面積パターンの総計面積の50
%以下、特に0〜30%とすることが好ましい。
As described above, the effect of the present invention occurs when the capacitor portion 6 is provided within the area of 0.1t to 0.4t from one main surface, so that a large area conductor such as an earth electrode is further provided in the other area. Arrangement is also allowed. However, the total area of the large-area conductor patterns existing in the area from one main surface 15 to less than 0.1 t and more than 0.4 t is 0.1 t.
50 of the total area of the large area pattern within the area of 0.4 t
% Or less, particularly preferably 0 to 30%.

【0033】このように、0.1t〜0.4tの領域内
に大面積導体パターンを形成することにより、図1に示
されるように、その上方に、コイル、信号配線等の内部
配線パターン4を形成することができる。この結果、基
板主面面積を小さくすることができ、基板サイズが小型
化する。また、このようにコンデンサ部の上方にコイル
部を設ければ基板内にコンデンサ部とコイル部等とを並
列配置することがなくなるので、結果としてコイルの巻
きターン数を増加することもできる。また、コンデンサ
部の上方に信号配線部を設ければ、コンデンサ部に分断
されることなく、自由に信号配線を引き回すことがで
き、配線や回路設計上の自由度ができる。これらから、
特性の高い小型の配線基板が実現するという副次的な効
果も生じる。
By forming the large-area conductor pattern in the region of 0.1t to 0.4t in this manner, the internal wiring pattern 4 such as a coil or a signal wiring is formed above the large-area conductor pattern as shown in FIG. Can be formed. As a result, the area of the main surface of the substrate can be reduced, and the size of the substrate can be reduced. Further, by providing the coil section above the capacitor section in this way, the capacitor section and the coil section are not arranged in parallel in the substrate, and as a result, the number of winding turns of the coil can be increased. Further, if the signal wiring portion is provided above the capacitor portion, the signal wiring can be freely routed without being divided by the capacitor portion, and the degree of freedom in wiring and circuit design can be increased. From these,
There is also a side effect of realizing a small wiring board having high characteristics.

【0034】本発明において導体材料は、比抵抗の小さ
いAgを主成分とする。Agの融点は960℃であるの
で、焼成は1000℃以下、特に800〜950℃で焼
成を行うことが好ましい。Agとしては、銀の含有量が
90重量%以上のもの、特に純度99.9重量%以上の
純銀、あるいはこれに5重量%程度以下のPd等を含有
させたものを用いることが好ましい。このように、特に
純銀を用いることにより比抵抗をきわめて小さくするこ
とができる。導体パターンの形成方法としては、導体ペ
ーストの印刷または転写を行う等の方法が一般的であ
る。
In the present invention, the conductor material is mainly composed of Ag having a small specific resistance. Since the melting point of Ag is 960 ° C., the firing is preferably performed at 1000 ° C. or lower, particularly at 800 to 950 ° C. As Ag, it is preferable to use silver having a silver content of 90% by weight or more, particularly pure silver having a purity of 99.9% by weight or more, or Pd containing about 5% by weight or less of Pd. As described above, the specific resistance can be extremely reduced by using pure silver. As a method of forming the conductor pattern, a method of printing or transferring a conductor paste is generally used.

【0035】導体ペーストにてパターンを形成する場
合、用いる銀粉等の導体粉の平均粒径(異方性のある時
には長軸径)は、0.5〜20μm 程度とするのが好ま
しい。粒径が小さすぎると、導体ペースト中の無機成分
の含有量が低下し、緻密なパターンを形成できなくなっ
てくる。また粒径が大きすぎると、スクリーン印刷、転
写法等によるパターンの形成が困難となってくる。ま
た、銀粉の形状等には特に制約はないが、その一部また
は全部を鱗片状のものとしてもよい。導体ペースト中の
導体粉(銀粉)の含有量は、60〜90重量%、特に7
0〜85重量%とするのが好ましい。含有量が少ない
と、比抵抗が減少したり、焼成後のパターンの一部が断
線したりする。また大きすぎると、ペーストの粘度が増
大し、パターン形成が困難となってくる。
When forming a pattern with a conductor paste, it is preferable that the conductor powder such as silver powder to be used has an average particle diameter (major axis diameter when anisotropic) of about 0.5 to 20 μm. If the particle size is too small, the content of the inorganic component in the conductor paste decreases, and it becomes impossible to form a dense pattern. If the particle size is too large, it becomes difficult to form a pattern by screen printing, a transfer method or the like. The shape of the silver powder is not particularly limited, but a part or all of the silver powder may be scale-shaped. The content of the conductor powder (silver powder) in the conductor paste is 60 to 90% by weight, especially 7
It is preferably from 0 to 85% by weight. If the content is too small, the specific resistance may be reduced, or a part of the pattern after firing may be broken. On the other hand, if it is too large, the viscosity of the paste will increase, making pattern formation difficult.

【0036】導体ペーストには、ガラスフリットを添加
することもできる。導体ペーストに含有させるガラスフ
リットは、700〜850に軟化点を有するガラスを用
いることが好ましい。用いるガラスフリットの組成には
特に制限はないが、特に下記の組成が好ましい。
A glass frit can be added to the conductor paste. As the glass frit contained in the conductor paste, it is preferable to use glass having a softening point of 700 to 850. The composition of the glass frit used is not particularly limited, but the following composition is particularly preferable.

【0037】 SiO2 :50〜70重量% Al23 :6〜10重量% アルカリ土類金属酸化物の1種以上:18〜30重量%SiO 2 : 50 to 70% by weight Al 2 O 3 : 6 to 10% by weight One or more alkaline earth metal oxides: 18 to 30% by weight

【0038】この場合、アルカリ土類金属酸化物として
は、SrO、CaOおよびMgOの1種〜3種が好まし
い。またZrO2 等が含有されていてもよい。ガラスフ
リットの平均粒径には特に制限はないが、通常、0.5
〜2.0μm 程度のものを用いる。
In this case, as the alkaline earth metal oxide, 1 to 3 kinds of SrO, CaO and MgO are preferable. Further, ZrO 2 or the like may be contained. The average particle size of the glass frit is not particularly limited, but usually 0.5
Approximately 2.0 μm is used.

【0039】導体ペースト中のガラスフリットの含有量
は1〜10重量%が好ましい。また、ガラスフリット
は、導体粉に対して2〜10重量%含まれることが好ま
しい。導体ペーストには、銀粉等の導体粉とガラスフリ
ットの他、ビヒクルが含まれる。ビヒクルとしては、エ
チルセルロース、ポリビニルブチラール、メタクリル樹
脂、ブチルメタアクリレート等のバインダ、テルピネオ
ール、ブチルカルビトール、ブチルカルビトールアセテ
ート等の溶剤、その他各種分散剤、活性剤、可塑剤等が
挙げられ、これらのうち任意のものが目的に応じて適宜
選択される。ビヒクルの添加量は、ペースト中、10〜
20重量%程度とすることが好ましい。
The content of glass frit in the conductor paste is preferably 1 to 10% by weight. Further, the glass frit is preferably contained in an amount of 2 to 10% by weight with respect to the conductor powder. The conductor paste contains conductor powder such as silver powder and glass frit, as well as a vehicle. Examples of the vehicle include ethyl cellulose, polyvinyl butyral, methacrylic resin, a binder such as butyl methacrylate, a solvent such as terpineol, butyl carbitol, and butyl carbitol acetate, and other various dispersants, activators, plasticizers, and the like. Any one of them is appropriately selected according to the purpose. The amount of vehicle added is 10 to 10 in the paste.
It is preferably about 20% by weight.

【0040】このような導体ペーストは焼成後の厚さが
5〜20μm 程度、特に8〜150μm 程度となるよう
に成膜することが好ましい。成膜方法は公知のスクリー
ン印刷法、転写法などによればよい。なお、大面積導体
パターン以外の内部配線パターンの配線巾は100〜2
00μm 程度である。
It is preferable to form such a conductor paste so that the thickness after firing is about 5 to 20 μm, particularly about 8 to 150 μm. The film formation method may be a known screen printing method, transfer method, or the like. The wiring width of the internal wiring patterns other than the large area conductor pattern is 100 to 2
It is about 00 μm.

【0041】導体ペーストのパターンを形成するグリー
ンシートは、第1の態様では、絶縁材料として、ガラス
と、酸化物の耐火セラミックとを含有する。酸化物耐火
セラミックとしては、例えばAl23 、R2 Ti2
7 (Rはランタノイド元素の1種以上)、Ca2 Nb2
7 、MgTiO3 、SrZrO3 、TiO2 、SnO
2 ・TiO2 、ZrTiO4 、Ba2 Ti920、Sr
2 Nb27 、CaTiO3 、SrTiO3 、SrSn
3 等の1種以上を挙げることができる。この場合、用
いる酸化物は、化学量論組成から多少偏倚した組成であ
ってもよく、偏倚した組成のものとの混合物、あるいは
偏倚した組成のもの同志の混合物であってもよい。
In the first aspect, the green sheet forming the pattern of the conductor paste contains glass and an oxide refractory ceramic as an insulating material. Examples of oxide refractory ceramics include Al 2 O 3 and R 2 Ti 2 O.
7 (R is one or more of the lanthanide elements), Ca 2 Nb 2
O 7 , MgTiO 3 , SrZrO 3 , TiO 2 , SnO
2・ TiO 2 , ZrTiO 4 , Ba 2 Ti 9 O 20 , Sr
2 Nb 2 O 7 , CaTiO 3 , SrTiO 3 , SrSn
One or more of O 3 and the like can be mentioned. In this case, the oxide used may have a composition that is slightly deviated from the stoichiometric composition, or may be a mixture with a deviated composition or a mixture of deviated compositions with each other.

【0042】グリーンシート中の酸化物セラミックの含
有量は20〜40重量%とするのが好ましい。多すぎる
と焼結性が悪化してくる。また、少なすぎると誘電体基
板の抗析強度が低下してくる。また酸化物セラミック粉
の平均粒径は0.5〜3μm程度が好ましい。平均粒径
が小さすぎると、シート形成が困難となり、また大きす
ぎると強度不足となってくる。
The content of the oxide ceramic in the green sheet is preferably 20 to 40% by weight. If it is too large, the sinterability will deteriorate. On the other hand, if the amount is too small, the dielectric strength of the dielectric substrate will decrease. The average particle size of the oxide ceramic powder is preferably about 0.5 to 3 μm. If the average particle size is too small, it becomes difficult to form a sheet, and if it is too large, the strength becomes insufficient.

【0043】ガラス粉としては、軟化点が700〜80
0℃程度のガラスを用いることが好ましい。軟化点が高
すぎると、好適温度での焼成が困難となり、軟化点が低
すぎると、シート成形時のバインダーが抜けにくく、絶
縁性に問題が出る。
The glass powder has a softening point of 700-80.
It is preferable to use glass at about 0 ° C. If the softening point is too high, firing at a suitable temperature will be difficult, and if the softening point is too low, the binder will be hard to come off at the time of forming the sheet, resulting in a problem of insulation.

【0044】用いるガラス粉の組成に特に制限はない
が、前記の範囲の焼成温度で高強度のグリーンシートが
得られる等の点から下記の組成が好ましい。
The composition of the glass powder to be used is not particularly limited, but the following composition is preferable from the viewpoint that a high-strength green sheet can be obtained at a firing temperature within the above range.

【0045】 SiO2 :50〜70重量% Al23 :6〜10重量% アルカリ土類金属酸化物の1種以上:18〜30重量% B23 :0〜5重量%SiO 2 : 50 to 70% by weight Al 2 O 3 : 6 to 10% by weight One or more alkaline earth metal oxides: 18 to 30% by weight B 2 O 3 :: 0 to 5% by weight

【0046】アルカリ土類金属酸化物としては、Sr
O、CaOおよびMgOの1種以上、特に前記3種を併
用することが好ましい。
As the alkaline earth metal oxide, Sr
It is preferable to use one or more of O, CaO and MgO in combination, especially the above three.

【0047】また、ガラスの平均粒径にも特に制限はな
いが通常成形性等を考慮して1〜3μm 程度のものを用
いる。グリーンシート中のガラスの含有量は40〜60
重量%とするのが好ましい。含有量が少なすぎると焼結
性が悪化し、多すぎると抗析強度が低下してくる。
The average particle size of the glass is not particularly limited, but usually one having a particle size of about 1 to 3 μm is used in consideration of moldability and the like. The content of glass in the green sheet is 40-60
It is preferably set to wt%. If the content is too small, the sinterability will deteriorate, and if it is too large, the electro-deposition strength will decrease.

【0048】絶縁材料としては、熱処理により微結晶が
析出する結晶化ガラスを用いることもできる。この場合
には、アノーサイト(CaAl2 Si28 )、セルジ
アン(BaAl2 Si28 )、ネフェリン(NaAl
SiO4 )、スフェン(CaTiSiO5 )、コージェ
ライト(Mg2 Al2 Si515)、スポジュメン(L
iAlSi26 )等のケイ酸塩あるいはアルミノケイ
酸塩を析出するガラス組成物を用いる。
As the insulating material, it is possible to use crystallized glass in which fine crystals are precipitated by heat treatment. In this case, anorthite (CaAl 2 Si 2 O 8 ), Sergian (BaAl 2 Si 2 O 8 ), nepheline (NaAl
SiO 4 ), sufen (CaTiSiO 5 ), cordierite (Mg 2 Al 2 Si 5 O 15 ), spodumene (L
A glass composition that deposits a silicate such as iAlSi 2 O 6 ) or an aluminosilicate is used.

【0049】このような誘電体材料は、焼結前にビヒク
ルを加えてスラリーとされる。ビヒクルとしては、エチ
ルセルロース、ポリビニルブチラール、メタクリル樹
脂、ブチルメタアクリレート等のバインダ、テルピネオ
ール、ブチルカルビトール、ブチルカルビトールアセテ
ート、アセテート、トルエン、アルコール、キシレン等
の溶剤、その他各種分散剤、活性剤、可塑剤等が挙げら
れ、これらのうち任意のものが目的に応じて適宜選択さ
れる。ビヒクルの添加量は、酸化物セラミックとガラス
の合計量あるいは結晶化ガラス100重量部に対し、6
5〜85重量%程度とすることが好ましい。
Such a dielectric material is made into a slurry by adding a vehicle before sintering. As the vehicle, a binder such as ethyl cellulose, polyvinyl butyral, methacrylic resin, butyl methacrylate, terpineol, butyl carbitol, butyl carbitol acetate, acetate, toluene, alcohol, xylene and other solvents, various other dispersants, activators, plasticizers Examples thereof include agents, and any of these is appropriately selected according to the purpose. The amount of vehicle added is 6 with respect to the total amount of oxide ceramics and glass or 100 parts by weight of crystallized glass.
It is preferably about 5 to 85% by weight.

【0050】本発明の多層配線基板は、以下のようにし
て製造される。まず、前述の導体ペーストを作製する。
同時に、前述のスラリーを用い、例えばドクターブレー
ド法により、絶縁材料のグリーンシートを所定枚数作製
する。次いで、グリーンシート上にパンチングマシーン
や金型プレスを用いてスルーホールを形成し、その後、
導体ペーストを各グリーンシート上に、例えばスクリー
ン印刷法により印刷し、所定の導体パターンもを形成す
るとともに、これをスルーホール内に充填する。このよ
うな場合、通常は、基板ごとのパターンを複数個アレイ
状に配列したパターンを大寸法のグリーンシート上に形
成する。
The multilayer wiring board of the present invention is manufactured as follows. First, the above-mentioned conductor paste is prepared.
At the same time, using the above-mentioned slurry, a predetermined number of green sheets of insulating material are produced by, for example, the doctor blade method. Next, a through hole is formed on the green sheet by using a punching machine or a die press, and then,
The conductor paste is printed on each green sheet by, for example, a screen printing method to form a predetermined conductor pattern and fill the through holes. In such a case, usually, a pattern in which a plurality of patterns for each substrate are arranged in an array is formed on a large-sized green sheet.

【0051】次いで、各グリーンシートを重ね合せ、熱
プレス(約40〜120℃、50〜1000Kgf/cm2)を
加えてグリーンシートの積層体とし、脱バインダー処
理、切断用溝の形成等を行う。この後、グリーンシート
の積層体を通常空気中で、前記の温度で焼成、一体化す
る。そして、これを通常チップ化して多層配線基板を得
る。そして、必要に応じ外部導体用ペーストを印刷し、
焼成して外部導体を形成する。
Next, the green sheets are superposed on each other, and hot press (about 40 to 120 ° C., 50 to 1000 Kgf / cm 2 ) is added to form a green sheet laminate, and debinding process and formation of grooves for cutting are carried out. .. After that, the laminate of the green sheets is fired and integrated in normal air at the above temperature. Then, this is formed into a normal chip to obtain a multilayer wiring board. Then, print the external conductor paste if necessary,
The outer conductor is formed by firing.

【0052】このような場合、グリーンシートにスクリ
ーン印刷等する際には、キャリヤフィルムにてグリーン
シートを支持した状態で、その表面に導体ペーストのパ
ターンを形成する。そして、キャリヤフィルムより剥離
した後、各グリーンシートの表面と、キャリヤフィルム
側裏面とが互いに接するように、その表裏方向を揃えて
積層する。このようにすれば、シートの表裏管理が不要
となり、量産上きわめて有利である。また、Agによる
セッタ汚染もなくなる。
In such a case, when screen printing or the like is performed on the green sheet, the pattern of the conductor paste is formed on the surface of the green sheet while the green sheet is supported by the carrier film. After peeling from the carrier film, the front and back directions of the green sheets are laminated so that the front surface and the back surface on the carrier film side are in contact with each other. This makes it unnecessary to manage the front and back of the sheet, which is extremely advantageous in mass production. Further, the setter contamination due to Ag is also eliminated.

【0053】焼成は、積層体をセッタ上に載置して行
う。この場合、焼成に際しては、前記の大面積導体パタ
ーン5が0.1t〜0.4tに位置する側の主面15側
をセッタ側に置く。従って、焼成の際にコンデンサ部6
等の大面積導体パターン5が中心より下方に位置しさえ
すれば、積層の際の積層順は、コンデンサ部6が上方側
に位置してもよい。このようにして、荷重板を必要とす
ることなく、高速の脱バインダと昇温を行っても、欠陥
のない基板を得ることができる。
The firing is performed by placing the laminate on a setter. In this case, during firing, the main surface 15 side on which the large-area conductor pattern 5 is located at 0.1t to 0.4t is placed on the setter side. Therefore, when firing, the capacitor portion 6
As long as the large-area conductor pattern 5 such as is located below the center, the stacking order at the time of stacking may be such that the capacitor portion 6 is located above. In this way, a defect-free substrate can be obtained without the need for a load plate even when high-speed binder removal and temperature increase are performed.

【0054】なお、焼成は空気中にて、前記の焼成温度
で5分〜15分間保持することによればよく、また脱バ
インダ工程の昇温スピードは8〜15℃/分、その他の
昇温スピードは15〜20℃/分程度とすればよい。
It should be noted that the firing may be carried out by holding in air at the above firing temperature for 5 minutes to 15 minutes, and the rate of temperature rise in the binder removal step is 8 to 15 ° C./minute and other temperature rises. The speed may be about 15 to 20 ° C./minute.

【0055】[0055]

【実施例】以下、本発明の具体的実施例を挙げ本発明を
さらに詳細に説明する。 実施例1 純度99.9%、平均粒径1μm の銀粉92.7重量
%、平均粒径1μm の球状Pd粉0.94重量%および
ガラス粉6.4重量%を用意した。ガラス粉としては、
SiO2 :53.05重量%、SrO:36.04重量
%、Al23 :10.91重量%の組成の平均粒径1
μm のものを用いた。このガラスの軟化点は845℃で
ある。これらの混合物にビヒクルを添加し、3本ロール
で混練して内部導体ペーストとした。
EXAMPLES The present invention will be described in more detail with reference to specific examples of the present invention. Example 1 92.7% by weight of silver powder having a purity of 99.9% and an average particle size of 1 μm, 0.94% by weight of spherical Pd powder having an average particle size of 1 μm and 6.4% by weight of glass powder were prepared. As glass powder,
SiO 2: 53.05 wt%, SrO: 36.04 wt%, Al 2 O 3: 10.91 average particle diameter of 1 weight percent of the composition
The one with μm was used. The softening point of this glass is 845 ° C. The vehicle was added to these mixtures, and the mixture was kneaded with a three-roll mill to obtain an internal conductor paste.

【0056】これとは別にガラス粒子60重量%と、A
23 粒子40重量%との絶縁材料を用意した。そし
てこの絶縁材料にビヒクル添加し、ボールミルで混合し
てスラリー化してスラリーを得た。ガラス粒子の組成
は、SiO2 :62重量%、Al23 :8重量%、B
23 :4重量%、SrO:19重量%、CaO:4重
量%、MgO:3重量%であり、軟化点は815℃であ
った。
Separately, 60% by weight of glass particles and A
An insulating material containing 40% by weight of 1 2 O 3 particles was prepared. Then, a vehicle was added to this insulating material and mixed by a ball mill to form a slurry to obtain a slurry. The composition of the glass particles is as follows: SiO 2 : 62% by weight, Al 2 O 3 : 8% by weight, B
2 O 3 : 4 wt%, SrO: 19 wt%, CaO: 4 wt%, MgO: 3 wt%, and the softening point was 815 ° C.

【0057】このスラリーを用い、ドクターブレード法
により、65mm×56mm、厚さ70μm と180μm の
2種のグリーンシートを作製した。このグリーンシート
のうち180μm 厚10枚と70μm 厚1枚の計11枚
を用いて、コンデンサ内蔵の多層配線基板用の積層体を
形成した。より具体的には、180μm 厚のグリーンシ
ートを10枚用意し、このうち8枚の表面には、焼結後
のパターン巾が100μm 、パターン面積計が基板主面
面積の15%となるように内部配線パターンを形成し
た。また、このうち1枚は無印刷とした。さらに、この
うちの1枚と70μm 厚のものには、その表面に、図1
に示されるようなコンデンサ電極61、65用の大面積
導体パターンを、その面積が、焼成チップ化後、基板主
面面積の60%となるように形成した。なお、各導体パ
ターンの焼結後の厚さは12μm とした。
Using this slurry, two kinds of green sheets having a size of 65 mm × 56 mm and a thickness of 70 μm and 180 μm were prepared by a doctor blade method. Of the green sheets, a total of 11 sheets, each having a thickness of 180 μm and one having a thickness of 70 μm, were used to form a laminated body for a multilayer wiring board with a built-in capacitor. More specifically, 10 green sheets with a thickness of 180 μm were prepared, and the pattern width after sintering was 100 μm on the surface of 8 of them, and the pattern area meter was 15% of the main surface area of the substrate. An internal wiring pattern was formed. In addition, one of them was not printed. In addition, one of these and the one with a thickness of 70 μm have
The large area conductor pattern for the capacitor electrodes 61 and 65 as shown in FIG. 6 was formed so that the area thereof would be 60% of the area of the main surface of the substrate after firing into chips. The thickness of each conductor pattern after sintering was 12 μm.

【0058】そして、大面積導体パターン担持グリーン
シートのうち、下方に180μm 厚、上方に70μm 厚
のものがくるように積層してコンデンサ部とし、これを
計8枚の180μm 厚の内部配線パターン担持グリーン
シート間の所定の位置に介在させ、最上層として無印刷
180μm 厚グリーンシートを積層して一体化した。こ
の際、当然のことながら、各グリーンシートの表裏を揃
えて積層を行った。
Then, among the large area conductor pattern carrying green sheets, one having a thickness of 180 μm at the bottom and one having a thickness of 70 μm at the top is laminated to form a capacitor section, and a total of eight 180 μm-thick internal wiring pattern carriers are carried. An unprinted 180 μm thick green sheet was laminated and integrated as the uppermost layer by interposing it at a predetermined position between the green sheets. At this time, as a matter of course, the front and back of each green sheet were aligned and laminated.

【0059】これにより、70μm 厚のグリーンシート
で形成されるコンデンサ部が内蔵された積層体が形成さ
れたサンプルC〜Iを得た。表1には、サンプルC〜I
におけるコンデンサ部の70μm 厚グリーンシートの積
層位置が示される。なお、上下する導体パターン間は所
定のスルーホールで接続した。
As a result, samples C to I were obtained in which a laminate having a built-in capacitor portion formed of a green sheet having a thickness of 70 μm was formed. Table 1 shows samples C to I.
The stacking position of the 70 μm thick green sheet of the capacitor part in FIG. The upper and lower conductor patterns were connected by predetermined through holes.

【0060】これとは別に、計9枚の180μm 厚の内
部配線パターン担持グリーンシートを積層した上に、上
記のコンデンサ部を積層したサンプルBを得た。また、
計10枚の180μm 厚の内部配線パターン担持グリー
ンシートを積層した上に、無印刷180μm 厚グリーン
シートを積層して、コンデンサ部を設けないサンプルA
も作製した。さらに、2枚の大面積導体パターン担持グ
リーンシートの厚さをともに70μm として、これらを
積層した上に、8枚の内部配線パターン担持180μm
厚グリーンシートと、最上層無印刷180μm 厚グリー
ンシートを積層したサンプルJを作製した。
Separately from this, a total of nine 180 μm-thick internal wiring pattern-carrying green sheets were laminated, and sample B was obtained by laminating the above capacitor portion. Also,
Sample A with no capacitor part, by stacking a total of 10 180 μm thick green sheets carrying internal wiring patterns on top of the unprinted 180 μm thick green sheets
Also made. Furthermore, the two large-area conductor pattern-carrying green sheets each have a thickness of 70 μm, and these are stacked on top of each other.
Sample J was prepared by stacking a thick green sheet and an uppermost unprinted 180 μm thick green sheet.

【0061】このようにして積層体サンプルA〜Jを作
製した後、これを最下層がセッタに接するように載置し
て、空気中で焼成した。焼成温度プログラムは下記のと
おりである。
After the laminated body samples A to J were produced in this manner, the laminated body samples A to J were placed so that the lowermost layer was in contact with the setter, and fired in the air. The firing temperature program is as follows.

【0062】 100〜150℃ 9分 150〜350℃ 15分 350〜700℃ 15分 700〜900℃ 15分 900℃ 12分 900℃〜室温 30分100 to 150 ° C. 9 minutes 150 to 350 ° C. 15 minutes 350 to 700 ° C. 15 minutes 700 to 900 ° C. 15 minutes 900 ° C. 12 minutes 900 ° C. to room temperature 30 minutes

【0063】焼成後のサンプルB〜Cの厚さは1.45
mmであり、各サンプルの横方向寸法は60mmであった。
各サンプルをそのままの状態で平板上に載置し、基板の
反りを測定した。反り量aは、図2に示されるように、
下に凸に反った場合、基板載置面から端部上端μm での
距離aから、基板厚さtを減じた値である。なお、下に
凸を正の符号、上に凸に反ったときは負の符号がつく。
各サンプル計20個の平均反り量aを表1に示す。
The thickness of samples B to C after firing was 1.45.
mm, and the lateral dimension of each sample was 60 mm.
Each sample was placed on a flat plate as it was, and the warpage of the substrate was measured. The warpage amount a is as shown in FIG.
In the case where the substrate is warped downward, it is a value obtained by subtracting the substrate thickness t from the distance a at the upper end μm of the edge from the substrate mounting surface. In addition, the downward convex is a positive sign, and the upward convex is a negative sign.
Table 1 shows the average warpage amount a of 20 samples in total.

【0064】次いで、各サンプルをチップ化して、多層
配線基板を得た。各基板端面の内部クラックの発生状態
を光学顕微鏡で観察した。基板サンプル100個あたり
何個のサンプルに内部クラックが発生したかを表1に示
す。
Next, each sample was chipped to obtain a multilayer wiring board. The state of occurrence of internal cracks on the end surface of each substrate was observed with an optical microscope. Table 1 shows how many samples per 100 substrate samples had internal cracks.

【0065】また、各基板における下方大面積導体パタ
ーンの平均下面位置と、上方大面積導体パターンの平均
上面位置とを測定した。結果を表1に示す。
The average lower surface position of the lower large-area conductor pattern and the average upper surface position of the upper large-area conductor pattern on each substrate were measured. The results are shown in Table 1.

【0066】[0066]

【表1】 [Table 1]

【0067】表1に示される結果から、本発明の効果が
明らかである。
From the results shown in Table 1, the effect of the present invention is clear.

【0068】実施例2 絶縁材料を、SiO2 35wt% 、CaO 6wt% 、S
rO 8wt% 、Al23 12wt% 、ZrO2 10w
t% 、PbO 26%、B23 3wt% の組成の結晶
化ガラスにかえた他は、実施例1と同様にして各サンプ
ルを作製した。結果を表2に示す。
Example 2 Insulating materials were SiO 2 35 wt%, CaO 6 wt%, S
rO 8wt%, Al 2 O 3 12wt%, ZrO 2 10w
Each sample was produced in the same manner as in Example 1 except that the crystallized glass having the composition of t%, PbO 26%, and B 2 O 3 3 wt% was used. The results are shown in Table 2.

【0069】[0069]

【表2】 [Table 2]

【0070】表2に示される結果から本発明の効果が明
らかである。
From the results shown in Table 2, the effect of the present invention is clear.

【0071】なお、実施例1、2において、焼成プログ
ラム中、150〜350℃の脱バインダ工程時間を15
分から40分にすると各サンプルともクラック発生率は
0/100となり、反り量aも半分以下となった。
In Examples 1 and 2, the binder removal step time of 150 to 350 ° C. was set to 15 during the firing program.
From 40 minutes to 40 minutes, the rate of crack occurrence was 0/100 in each sample, and the warpage amount a was also half or less.

【0072】[0072]

【発明の効果】本発明によれば、反りがきわめて小さ
く、クラックや剥離がきわめて少ない多層配線基板が短
い焼成時間で得られる。
According to the present invention, it is possible to obtain a multi-layer wiring board having a very small warpage and a small number of cracks and peelings in a short baking time.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の多層配線基板の1例を示す断面図であ
る。
FIG. 1 is a cross-sectional view showing an example of a multilayer wiring board of the present invention.

【図2】多層配線基板の反り量の測定方法を示す正面図
である。
FIG. 2 is a front view showing a method for measuring a warp amount of a multilayer wiring board.

【図3】多層配線基板の焼成時のバインダ樹脂の分解状
況を説明するための図である。
FIG. 3 is a diagram for explaining a decomposition state of a binder resin when firing a multilayer wiring board.

【符号の説明】[Explanation of symbols]

1 多層配線基板 2 絶縁層 3 導体パターン 4 大面積導体パターン 5 内部配線パターン 6 コンデンサ部 61、65 コンデンサ電極 1 Multilayer Wiring Board 2 Insulating Layer 3 Conductor Pattern 4 Large Area Conductor Pattern 5 Internal Wiring Pattern 6 Capacitor Section 61, 65 Capacitor Electrode

─────────────────────────────────────────────────────
─────────────────────────────────────────────────── ───

【手続補正書】[Procedure amendment]

【提出日】平成4年5月18日[Submission date] May 18, 1992

【手続補正1】[Procedure Amendment 1]

【補正対象書類名】図面[Document name to be corrected] Drawing

【補正対象項目名】図3[Name of item to be corrected] Figure 3

【補正方法】変更[Correction method] Change

【補正内容】[Correction content]

【図3】 [Figure 3]

Claims (7)

【特許請求の範囲】[Claims] 【請求項1】 絶縁材料のグリーンシートに導体材料の
パターンを形成して積層し、1000℃以下で焼成し
て、複数の絶縁層間に導体パターンを形成した多層配線
基板において、 前記導体パターンは、内部配線パターンとそれより広巾
の大面積導体パターンとを有するとともに、Agを主成
分とし、 この大面積導体パターンを、多層配線基板の一方の主面
から、基板の全厚tの0.1t〜0.4tの位置に設け
た多層配線基板。
1. A multilayer wiring board in which a conductor material pattern is formed on a green sheet of an insulating material, laminated, and fired at 1000 ° C. or less to form a conductor pattern between a plurality of insulating layers. In addition to having an internal wiring pattern and a large-area conductor pattern wider than that, the main component is Ag, and the large-area conductor pattern is formed from one main surface of the multilayer wiring board to a total thickness t of 0.1 t A multilayer wiring board provided at a position of 0.4t.
【請求項2】 前記大面積パターンを0.10t〜0.
35tの位置に設けた請求項1の多層配線基板。
2. The large area pattern is formed from 0.10t to 0.
The multilayer wiring board according to claim 1, which is provided at a position of 35t.
【請求項3】 前記大面積導体パターンは、前記主面の
面積の30%以上を占めるものである請求項1または2
の多層配線基板。
3. The large area conductor pattern occupies 30% or more of the area of the main surface.
Multi-layer wiring board.
【請求項4】 前記大面積導体パターンは、2層以上の
絶縁層上に形成された複数のコンデンサ電極パターンで
ある請求項1ないし3のいずれかの多層配線基板。
4. The multilayer wiring board according to claim 1, wherein the large-area conductor pattern is a plurality of capacitor electrode patterns formed on two or more insulating layers.
【請求項5】 前記絶縁材料は、ガラス粉と耐火セラミ
ック粉とを含むか、結晶化ガラス粉を含む請求項1〜4
のいずれかの多層配線基板。
5. The insulating material contains glass powder and refractory ceramic powder, or contains crystallized glass powder.
Any of the multilayer wiring board.
【請求項6】 請求項1〜5のいずれかの多層配線基板
を製造するに当たり、前記各グリーンシートの表面側に
前記パターンを形成し、各グリーンシートの表面と裏面
とが互いに接するように積層して焼成する多層配線基板
の製造方法。
6. In manufacturing the multilayer wiring board according to claim 1, the patterns are formed on the front surface side of each green sheet, and the green sheets are laminated so that the front surface and the back surface of each green sheet are in contact with each other. A method for manufacturing a multilayer wiring board, which is baked by firing.
【請求項7】 前記大面積パターンが中央より下方に位
置するようにして焼成する請求項6の多層配線基板の製
造方法。
7. The method of manufacturing a multilayer wiring board according to claim 6, wherein the large-area pattern is fired so as to be located below the center.
JP10922692A 1992-04-02 1992-04-02 Multilayer wiring board and method of manufacturing the same Expired - Fee Related JP3372050B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10922692A JP3372050B2 (en) 1992-04-02 1992-04-02 Multilayer wiring board and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10922692A JP3372050B2 (en) 1992-04-02 1992-04-02 Multilayer wiring board and method of manufacturing the same

Publications (2)

Publication Number Publication Date
JPH05283864A true JPH05283864A (en) 1993-10-29
JP3372050B2 JP3372050B2 (en) 2003-01-27

Family

ID=14504807

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10922692A Expired - Fee Related JP3372050B2 (en) 1992-04-02 1992-04-02 Multilayer wiring board and method of manufacturing the same

Country Status (1)

Country Link
JP (1) JP3372050B2 (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6217990B1 (en) 1997-05-07 2001-04-17 Denso Corporation Multilayer circuit board having no local warp on mounting surface thereof
JP2002290040A (en) * 2001-03-23 2002-10-04 Kyocera Corp Method of manufacturing ceramic board
US7239013B2 (en) 2002-07-18 2007-07-03 Hitachi Chemical Co., Ltd. Multilayer wiring board, method for producing the same, semiconductor device and radio electronic device
JP2009218240A (en) * 2008-03-07 2009-09-24 Ngk Spark Plug Co Ltd Multiple-patterning board
JP2010251516A (en) * 2009-04-15 2010-11-04 Hitachi Automotive Systems Ltd Method of manufacturing multilayer ceramic substrate, and air meter using multilayer ceramic substrate

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6217990B1 (en) 1997-05-07 2001-04-17 Denso Corporation Multilayer circuit board having no local warp on mounting surface thereof
JP2002290040A (en) * 2001-03-23 2002-10-04 Kyocera Corp Method of manufacturing ceramic board
US7239013B2 (en) 2002-07-18 2007-07-03 Hitachi Chemical Co., Ltd. Multilayer wiring board, method for producing the same, semiconductor device and radio electronic device
US7592250B2 (en) 2002-07-18 2009-09-22 Hitachi Chemical Company, Ltd. Multilayer wiring board, manufacturing method thereof, semiconductor device, and wireless electronic device
JP2009218240A (en) * 2008-03-07 2009-09-24 Ngk Spark Plug Co Ltd Multiple-patterning board
JP4560099B2 (en) * 2008-03-07 2010-10-13 日本特殊陶業株式会社 Multi-chip substrate
JP2010251516A (en) * 2009-04-15 2010-11-04 Hitachi Automotive Systems Ltd Method of manufacturing multilayer ceramic substrate, and air meter using multilayer ceramic substrate

Also Published As

Publication number Publication date
JP3372050B2 (en) 2003-01-27

Similar Documents

Publication Publication Date Title
US7381283B2 (en) Method for reducing shrinkage during sintering low-temperature-cofired ceramics
KR20020070483A (en) Method of manufacturing ceramic multi-layer substrate, and unbaked composite laminated body
JPH1075060A (en) Method for manufacturing multi-layer glass/ceramic substrate
JP3372050B2 (en) Multilayer wiring board and method of manufacturing the same
KR100674843B1 (en) Method for manufacturing LTCC substrate having minimized deimension change, and LTCC substrate thus obtained
JPH10308584A (en) Ceramic multilayered board and its manufacture
JPH05190375A (en) Manufacture of copper multilayer ceramics substrate and copper paste used therefor
JP4610114B2 (en) Manufacturing method of ceramic wiring board
JP2004022706A (en) Method for manufacturing ceramic multilayered substrate
JPH07249869A (en) Glass ceramic multilayer circuit board and its manufacture
US6280829B1 (en) Ceramic composition for use in forming electronic components
JPH11330705A (en) Substrate containing capacitor and manufacture thereof
JP4028810B2 (en) Manufacturing method of multilayer wiring board
JP2005039164A (en) Method for manufacturing glass ceramic wiring board
JP3909189B2 (en) Manufacturing method of glass ceramic substrate
KR100511063B1 (en) Method of manufacturing ceramic laminated body
JP3825224B2 (en) Manufacturing method of glass ceramic substrate
JPH09312476A (en) Method of manufacturing multilayer ceramic wiring board
JP3850245B2 (en) Manufacturing method of glass ceramic substrate
JP3850243B2 (en) Manufacturing method of glass ceramic substrate
JP2002353626A (en) Multilayer wiring board and method of manufacturing the same
JP3988087B2 (en) Multilayer wiring board
JP2004146701A (en) Method for manufacturing glass ceramic substrate
JP3909192B2 (en) Manufacturing method of glass ceramic substrate
JP3990535B2 (en) Manufacturing method of glass ceramic substrate

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20001205

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071122

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081122

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091122

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101122

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees