KR100525212B1 - 탄성 계수가 낮은 유전체 재료의 열팽창을 조절하기 위한 연결 구조를 포함한 집적회로 - Google Patents
탄성 계수가 낮은 유전체 재료의 열팽창을 조절하기 위한 연결 구조를 포함한 집적회로 Download PDFInfo
- Publication number
- KR100525212B1 KR100525212B1 KR10-2002-7017781A KR20027017781A KR100525212B1 KR 100525212 B1 KR100525212 B1 KR 100525212B1 KR 20027017781 A KR20027017781 A KR 20027017781A KR 100525212 B1 KR100525212 B1 KR 100525212B1
- Authority
- KR
- South Korea
- Prior art keywords
- connection structure
- integrated circuit
- connection
- layer
- thermal expansion
- Prior art date
Links
- 239000003989 dielectric material Substances 0.000 title 1
- 239000012212 insulator Substances 0.000 claims abstract description 18
- 239000002184 metal Substances 0.000 claims description 42
- 238000000034 method Methods 0.000 claims description 13
- WYTGDNHDOZPMIW-RCBQFDQVSA-N alstonine Natural products C1=CC2=C3C=CC=CC3=NC2=C2N1C[C@H]1[C@H](C)OC=C(C(=O)OC)[C@H]1C2 WYTGDNHDOZPMIW-RCBQFDQVSA-N 0.000 claims description 2
- 239000000463 material Substances 0.000 abstract description 8
- 238000010008 shearing Methods 0.000 abstract 2
- 230000008859 change Effects 0.000 description 11
- 230000010354 integration Effects 0.000 description 9
- 238000004519 manufacturing process Methods 0.000 description 9
- 239000000758 substrate Substances 0.000 description 6
- 230000000694 effects Effects 0.000 description 5
- 239000012141 concentrate Substances 0.000 description 4
- 150000004767 nitrides Chemical class 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 239000004020 conductor Substances 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 230000004323 axial length Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000001010 compromised effect Effects 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000005489 elastic deformation Effects 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 230000005012 migration Effects 0.000 description 1
- 238000013508 migration Methods 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000005382 thermal cycling Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/528—Geometry or layout of the interconnection structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Geometry (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Coupling Device And Connection With Printed Circuit (AREA)
Abstract
낮은 탄성 계수를 갖고 상이한 열팽창 계수를 갖는 재료들 사이에 배치되는 절연체를 관통하는 비아 및/또는 소자 접속부의 손상은 연결 구조에 구부러진 부분을 형성함으로써 방지할 수 있다. 연결 구조의 구부러진 부분은 비아 또는 소자 접속부에 인접하는 연결 구조의 길이를 열팽창 계수의 차이에 따라 제한한다. 따라서, 연결 구조는 전단력이 발생되는 것을 제한하고 연결 구조가 좁은 폭으로 인하여 휠 수 있도록 하여 전단력을 경감시킴으로써, 전단력이 비아 또는 소자 접속부에 집중되는 것을 방지할 수 있다. 본 발명은 연결 구조의 직선형 세그먼트의 길이를 제한하는 설계 규칙으로서 실현되는 것이 바람직하다.
Description
본 발명은, 개괄적으로는, 집적 회로 및 그 패키징에 관한 것이며, 더 구체적으로는, 비아(via)를 구비한 금속 연결 구조에 관한 것이다.
반도체 집적 회로 장치에서의 최근 경향으로서, 제조상의 경제성과 장치 성능 개선 및 그로부터 유도되는 기능성 개선이라는 양 관점에서 집적 밀도 및 복잡성이 증가하고 있다. 이는, 칩 및 패키지 레벨에서 연결 회로의 복잡성을 증가시키고, 그러한 연결 구조를 더 작은 크기 및 더 정교한 피치로 제조하게 한다. 또한, 신호 라인들 사이의 인접성 증가는 주어진 유전 상수의 절연체를 이용하는 경우에 용량성 커플링을 증가시킨다. 따라서, 산화물 및 질화물과 같이 과거에 이용했던 절연 재료는 흔히 현재 및 미래의 집적회로 장치에 적합하지 않다.
집적 밀도 및 스위칭 주파수의 증가는 집적 회로 칩으로부터 방산되어야 하는 열량을 증가시키고, 칩 및 회로 패키지의 큰 온도 변화(excursions)는 종종 발생하고 있다. 또한, 상당량의 열 싸이클링이 제조 시에 발생하여, 흔히, 제조 수율을 상당히 감소시킨다. 산화물 및 질화물이 칩 배선층에서 절연체로서 사용되는 경우, 금속 연결부는 칩의 반도체 기판과 거의 동일한 온도로 팽창 및 수축하도록 제약된다. 즉, 비교적 높은 탄성 계수의 절연체에 부착된 금속은 온도변화에 따라 팽창 및 수축되는 칩과 같이 탄력적으로 변형될 것이다.
이러한 경우, 금속과 절연체 및/또는 칩 사이의 열팽창 계수(CIE)의 차이로 인한 전단 응력(shear stresses)은 연결부의 길이 전체에 비교적 균일하게 분포되며, 비아(비아를 통해 배선 레벨들 사이의 접속부가 만들어질 수 있음), 및 종래의 특징 크기 규정(regimes)에 적합한 치수를 갖는 능동 소자와의 콘택트를 포함한 연결부 구조 도처에서 탄성 변형의 범위 내에 상당히 남아 있다. 그러나, 집적 밀도가 증가함에 따라, 비아 및 장치 콘택트의 물리적인 치수도 크기가 축소되어야 하고, 손상 없이 전단력을 거의 견딜 수 없다. 따라서, 금속 연결부는 거의 제약받지 않아서, 열 변화 동안 칩과 함께 팽창 및 수축된다. 금속 연결부의 치수 변화에 대한 제약 감소는 비아 및 장치 콘택트에서 전단력을 집중시킨다.
또한, 온도 변화에 따른 금속의 치수 변화는 금속 연결부의 치수에 따라 증가하며 이에 따라 전단력이 증가한다. 역설적으로, 칩의 기능성 증가가 설계 시 흔히 칩의 상이한 영역에서 상이한 기능을 갖고 있고 긴 연결부가 그러한 섹션들 사이에 필요하기 때문에, 많은 금속 연결부의 길이가 집적 밀도의 상승에 따라 증가하게 되는 경향이 있다.
집적 밀도가 커지면 연결 피치(interconnect pitch)가 세밀해지고, 탄성 계수가 작은 절연체를 사용함으로써 금속과 반도체 재료의 열팽창 계수의 차이에 의하여 전단력이 비아와 접속부에 집중되는 경향이 나타난다. 동시에, 비아 및 접속부의 크기도 집적 밀도가 증가함에 따라 작아지는데, 이는 전단력에 대한 저항 능력을 감소시킨다. 또한, 집적 밀도가 증가함에 따라 금속 연결 구조의 길이도 커지는데, 이는 전단력의 크기를 증가시키고 전단력이 비아와 소자 접속부에 더욱 집중되도록 한다. 이 전단력은 소자가 작동 중인 경우의 반복적 온도 변화에 의하여만 발생하는 것이 아니라 제조 공정 및 번인(burn-in) 공정 중에도 발생하기 때문에 칩이 완성되기 이전에 비아가 손상되는 경우가 적지 않게 일어난다. 따라서, 이제까지 알려진 전단력을 제한하는 수단이 현재 및 장래의 집적 밀도를 뒷받침하지 못하는 상황 하에서 전단력이 적절하게 제한되지 않는다면 제조 수율 또는 신뢰성이 떨어질 수 있다.
전술한 목적 및 다른 목적, 양태 및 이점은 다음 도면들을 참조하여 기재된 본 발명의 바람직한 실시예에 대한 상세한 설명에 의하여 보다 잘 이해될 수 있을 것이다.
도 1a는 본 발명이 해결하고자 하는 문제점이 나타나 있는 금속 패드 및 연결 구조의 평면도이며,
도 1b는 도 1a에 도시된 구조에서 나타날 수 있는 대표적인 유형의 손상을 도시하는 단면도이고,
도 2a는 본 발명의 제1 실시예에 따른 금속 패드 및 연결 구조의 일례를 도시하는 평면도이며,
도 2b는 본 발명의 제2 실시예에 따른 금속 패드 및 연결 구조의 일례를 도시하는 평면도이다.
따라서, 본 발명의 목적은 집적 회로 칩 및/또는 패키지가 온도 변화에 따라 변형되는 경우에 발생하는 전단력을 경감시키는 연결 구조를 제공하고자 하는 것이다.
본 발명의 다른 목적은 탄성 계수가 작은 절연체를 사용하는 경우에 비아와 소자 접속부 등의 금속 연결 구조의 손상을 방지할 수 있는 금속 연결 구조의 설계 방식을 제공하고자 하는 것이다.
본 발명의 상기 목적 및 다른 목적을 달성하기 위하여, 연결 구조와, 이 연결 구조의 열팽창 계수와 상이한 열팽창 계수를 갖는 층으로서, 연결 구조로부터 이 층의 탄성 계수보다 작은 탄성 계수를 갖는 절연체로서 분리되어 있는 층과, 연결 구조와 층을 절연체를 관통하여 접속시키는 적어도 1개의 비아 접속부를 포함하는 집적 회로가 제공되는데, 연결 구조는 그 길이 방향을 따라 방향이 변경되며, 접속부에 인접하는 연결 구조의 중심축 방향 길이는 연결 구조 및 층의 각각 상이한 열팽창 계수에 따라 제한된다.
도면, 더 구체적으로, 도 1a를 참조하면, 전단 응력(shear stresses)에 의해, 도 1b에 도시한 손상과 유사한 방식으로 파손될 가능성이 큰 금속 패드 및 연결부 구조(10)가 평면도로 도시된다. 이들 도면은 “관련 기술”이라고 표시되어 있으며, 이들 설명도(illustrations)는 본 발명을 나타내는 것은 아니지만, 본 발명이 해결하고자 하는 과제에 대한 이해를 용이하게 하기 위한 것으로서, 이들 도면 중의 어느 부분도 본 발명과 관련하여 선행 기술로서 인정되는 것은 아니다.
보다 구체적으로, 도 1a는 비교적 넓은 직사각형의 금속 패드(12)와, 비아 또는 소자 접속부에서 종단된 비교적 긴 금속 연결 구조(14)를 나타내고 있다. 금속 패드 및 연결 구조는 절연체(22)(도 1b 참조) 상에 형성되어 있는데, 이 절연체는 (금속과 레지스트(resist) 사이의 접촉을 방지하거나, 이와 달리 제조를 용이하게 하기 위한) 미트레이드 캡 층(mitrade cap layer)(24) 및/또는 접합층(28)을 포함할 수 있으며, 이 접합층은 금속 패드 및 연결 구조의 재료와는 다른 열팽창 계수를 갖는 다른 층, 즉, 기판(20)을 덮고 있다. (비록 본 발명을 실현하는 데 중요한 것은 아니지만, 본 발명이 속하는 기술 분야에서 잘 알려져 있는 바와 같이, 금속 연결부(14)는 추가의 절연층(30)에 형성된 홈(recess)에, 바람직하게는, 하드 마스크(32)를 사용하여, 다마신 구조(damascene structure)로서 제조되는 것이 바람직하다.) 온도 변화에 따라, 금속(14), 절연체(22) 및 그 하부 재료(20)는 서로 다른 비율로 팽창 및 수축하여, 치수가 상이해진다.
확대될 전단력은, 본 발명이 속하는 분야에서 숙련된 자에게 잘 알려져 있는 바와 같이, 치수의 차이와 금속 및 하부 재료의 탄성 계수의 함수이다. (유기 절연체의 낮은 탄성 계수는 전단력의 확대에 대해 큰 영향을 미치지 못한다.) 치수의 차이 및 확대된 전단력은, 금속 패드를 기판에 연결하는 가장 가까운 비아(via)(또는, 그와 같이 연결되지 않은 경우, 금속 패드의 중앙)로부터 금속 패드와 이격되어 있는 비아까지의 거리 이상으로 연장된 금속 연결 구조의 길이와 같이 증가된 거리 이상으로 증가할 것이다. 또한, 전단력은 중앙으로부터 외부로 증가하는 패드의 치수 이상으로 확대될 것이고, 넓은 패드의 가장자리 근처에 비아가 연결되는 경우에 중요할 수 있다. 절연체가 금속에 비해 높은 탄성 계수를 갖고, 하부 층, 즉, 기판에 필적하는 경우, 전단력은, 산화물 및 질화물을 구비한 경우와 같이, 패드의 치수 및 금속 연결부 구조의 길이 전체에 분포될 것이고, 금속은 하부 재료의 치수 변화에 맞추도록 제약된다. 그러나, 절연체의 탄성 계수가 기판, 특히, 금속 패드가 다수의 비아를 구비한 기판에 부착되는 하부 층 또는 금속의 탄성 계수에 비해 낮은 경우, 절연체는 금속과 하부 재료 사이에서 확대된 치수 차이에 의해 탄력적으로 변형될 것이고, 전단력은 비교적 단단한 비아 또는 금속과 하부 층을 연결하는 소자 접속부에 집중될 것이다.
이들 힘은 특정 온도 및 주어진 거리에 대해 비아 또는 접속부 재료를 비탄력적으로 변형할 수 있을 정도로 충분히 크거나, 심지어 재료의 항복점에 도달할 수 있을 정도로 충분히 커질 수도 있다. 후자의 경우, 접속부의 비아는 한 번의 큰 온도 변화에 의해 파괴될 수도 있다. 전자의 경우, 비탄력적 변형은 피로(fatigue)에 필적할 만한 효과(피로와 관련된 소정의 아티팩트 및 기타 알려진 효과가 관찰되지 않았기 때문에, 수백 원자 직경만큼이나 작은 단면 직경을 갖는 도체에서 이 효과가 발생하는 메커니즘은 결정되지 않았음)를 가져와, 더 작은 온도 변화에서 예측할 수 없을 정도의 많은 파괴를 야기할 수 있다. 이러한 파괴(28)의 예시적인 형태가 도 1b에 도시되어 있으며, 이 경우, 전단력 파괴의 사선 방향 특성은 금속 라인(14)이 부착되어 있는 비아(16)에 나타난다.
도 1b로부터 알 수 있는 바와 같이, 실제로 적용할 수 있는 방법으로서 비아 또는 접속 구조체(16)를 변경하는 것으로는 이러한 파손을 방지할 수 없다. 예를 들어, 비아 또는 접속부의 가로 방향 치수는 집적 밀도에 대응하는 특징 크기에 의해 제한되며, 비아의 높이를 증가시키는 것은 단지 비아 내부의 다른 지점에 전단력을 집중시키거나, 비아가 금속 연결 구조 및 하부 층(20)과 각각 접속하는 코너부(예를 들어, 참조부호(25 및/또는 26))에 인장 응력을 발생시킬 뿐이다. 비아의 높이 감소 또는 경도 증가는, 역으로, 연결 구조(14)에 힘을 집중시켜 비아 부근에서 파손을 발생시킬 수 있다. 비아와 같은 접속부의 강도를 증가시키는 일부 공정 기술이 알려져 있으나, 전단력은 임의의 경우에 발생하며, 연결 구조의 소정 위치에 결함을 가져올 수 있다.
도 2a를 참조하면, 본 발명의 제 1 실시예의 평면도가 도시되어 있다. 패드(12)와 비아(16)의 상대적인 배치는 도 1a에 도시된 것과 같다. 그러나, 본 발명의 경우에, 길게 연장된 금속 연결 구조(24)는 1개 이상의 방향 전환부 또는 굴곡부를 포함한다. 연결 구조(24)의 총 길이가 구조(14)에 비해 다소 증가하지만, 굴곡부(26)들 사이의 세그먼트는 축소되며, 각 세그먼트의 길이 전체에 대해 중심축 상에서 발생하는 전단력은 감소한다. 더욱이, 금속 구조는 좁은 폭 전체에 대해 측방으로 탄력적으로 구부러질 수 있으므로, 세그먼트의 각각의 중심축의 상이한 방향은 발생한 전단 응력을 경감한다. 이러한 효과의 조합은 전단력의 전달 및 비아 또는 소자 접속부(16)에서의 힘의 집중을 방지한다.
도 2a에 도시된 실시예에서, 방향 전환부 또는 굴곡부(26)를 형성하기 위해서는, 패드(12)로의 접속부가 도 1a의 것과는 다른 위치에 형성되어야 한다. 이러한 변경은 대개의 경우 소자의 설계 시에 고려될 수 있지만, 도 2b에 도시된 본 발명의 제 2 실시예는, 접속부 위치를 도 1a의 경우와 동일한 위치로 유지할 수 있다. 도 2a에 도시된 바와 같이, 패드(12)와 비아(16)의 상대적인 배치는 도 1a의 경우와 동일하게 유지되어 있다.
도 2b에 도시된 실시예의 경우에는, 연결 구조(24)가 맨더링(meandering) 또는 서펜타인(serpentine) 형태로 구성된다. 이 형태는, 도 2a의 실시예와 비교하여, 방향 전환부 또는 굴곡부의 수를 증가시키며 세그먼트의 길이를 감소시키지만, 연결 구조의 길이를 더 이상 크게 증가시키지는 않는다. (도 2a 및 도 2b의 연결 구조가 금속 재료로 이루어져 있기 때문에 연결 구조 증가에 따른 저항의 증가는 최소로 유지되며, 문제가 된다고 판단되는 경우에는 대체로 단면적을 늘려서 적절하게 줄이거나 없앨 수 있다. 이와 관련하여, 연결 구조의 두께는 연결 구조의 피치를 손상시키지 않고 증가시킬 수 있다. 앞에서 시사한 다마신 전도체는, 금속 이동(metal migration)에 대한 강도, 부착력 및 저항 증가를 위해 바람직하다.) 도 2a에 도시된 실시예와 관련하여, 전단력은 축소된 연결 구조 세그먼트의 길이만큼 작아지고, 연결 구조 세그먼트의 중심축 방향의 변화 및 좁은 폭을 가로질러 탄력적으로 변형될 수 있는 연결 구조의 기능 때문에 경감되며, 전단력이 비아 또는 소자 접속부(16)에 집중되는 것도 방지된다. 금속화(metallization)를 실현하는 데에는 어떠한 공정 변경도 필요하지 않다.
도 1b에 도시한 파손과 유사한 실험적으로 측정된 중대한 파손 가능성이 있는 일부 집적 회로 설계 부분에는, 본 발명의 실시를 요구하는 설계 규칙과 같이 본 발명을 실시하는 것이 바람직하다. 즉, 현 시점에서는, 유사한 치수의 비아 및 연결 구조를 구비한 회로에서 어떠한 비아 결함도 나타나지 않는 것으로 관찰되는 길이보다 더 긴 길이를 갖는 모든 연결 구조에 대해 본 발명을 적용하는 것이 바람직하다. 다른 방안으로서, 파손이 발생할 가능성은, 실험적으로 결정될 수 있는 연결 구조의 길이, 예상되는 가장 큰 온도 변화, 금속 및 하부 층의 CTE 및 탄성 계수, 비아 또는 소자 접속부의 치수와 금속학적 특성 등에 기초한 비교적 단순한 계산으로 쉽게 예측될 수 있다. 실제 문제로서는, 이들 인자 중 마지막 3개의 인자는 주어진 재료와 설계 상의 최소 특징 크기 규정의 조합과 실질적으로 동일할 것이다. 따라서, 임의의 주어진 설계에 대한 관심 매개변수는 임의의 주어진 연결 구조의 길이이며, 설계 규칙은 소정 길이보다 긴 모든 연결 구조에 대하여 본 발명의 적용을 요구할 수 있도록 단순화될 수 있다. 또한, 최대 및 최소의 연결 구조 세그먼트 길이에 대한 요건을 부과하는 것도 바람직할 수 있으나, 이러한 요건은 대체로 덜 중요한 것으로 생각된다.
전술한 사항의 관점에서, 본 발명은 온도 변화로 인한 비아의 손상을 완전히 피할 수 있는 낮은 탄성 계수의 절연체를 포함하는 집적 회로 설계에 대한 연결 구조 및 접지 규칙을 제공한다는 것을 알 수 있다. 본 발명은, 제조 수율 및 신뢰성이 상당히 개선되면서, 제조 공정을 변화시킬 필요가 없기 때문에 제조 공정에 관해 추가 비용 없이 구현될 수 있다. 따라서, 본 발명은, 칩의 기능 증가에 의해 요구될 수 있는 연결 구조 길이의 증가를 적용하는 집적 밀도 및 설계를 지원한다.
본 발명에 따른 연결 구조는, 방향의 변경이 연결 구조의 길이 내에서 이루어지고, 비아 또는 소자 접속부와의 연결부를 포함한 임의의 직선형 세그먼트의 길이가 제한되는 한, 임의의 형태를 취할 수 있다. 연결 구조는 세그먼트로 이루어질 필요도 없으며, 곡선형 연결 구조도 역시 연결 구조의 손상을 방지하는 데 효과적일 것이다. 본 발명의 원칙은 집적 회로 칩의 연결 층에 가장 유리하게 적용되는 것으로 생각되지만, 소자 층 또는 칩 패키지 구조의 임의의 레벨에도 적용될 수 있다.
본 발명은 하나의 바람직한 실시예에 기초하여 기재되었지만, 본 발명이 속한 분야에서 숙련된 기술을 가진 사람은 후술하는 청구의 범위에 기재된 사상과 범위 내에서 본 발명을 변형하여 적용할 수 있을 것이다.
Claims (10)
- 연결 구조,상기 연결 구조의 열팽창 계수와는 상이한 열팽창 계수를 갖는 층 - 상기 층과 상기 연결 구조는 상기 층의 탄성 계수보다 작은 탄성 계수를 갖는 절연체에 의하여 분리되어 있음 - 과,상기 절연체를 관통하여 상기 연결 구조와 상기 층을 접속시키는 적어도 1개의 비아 접속부를 포함하는 집적 회로로서,상기 연결 구조는 그 길이 내에서 방향을 변경하고, 상기 접속부에 인접한 상기 연결 구조의 중심축 길이는 상기 연결 구조 및 상기 층의 각각의 상이한 열팽창 계수에 따라 제한되고,상기 연결 구조는 2개의 대향하는 선단을 포함하고, 상기 2개의 대향하는 선단 사이에 마련된 중간부를 더 포함하고,상기 2개의 대향하는 선단은 주 연장 방향을 갖고,상기 중간 부분은 두 방향에서 상기 2개의 대향하는 선단 이상으로 연장된 서펜타인(serpentine)으로서 형성되며, 상기 두 방향은 서로 반대이고 상기 연결 구조의 상기 2개의 대향하는 선단의 주 연장 방향에 수직인집적 회로.
- 제 1 항에 있어서,상기 연결 구조는 소정의 각도로 연결되는 2개의 세그먼트를 포함하는집적 회로.
- 삭제
- 제 1 항에 있어서,상기 연결 구조는 상기 비아 접속부와 금속 패드를 연결하는집적 회로.
- 제 4 항에 있어서,상기 금속 패드와 상기 층을 접속시키는 추가의 비아 접속부를 포함하는집적 회로.
- 제 1 항에 있어서,상기 연결 구조는 절연층 내에 홈의 형태로 형성되는집적 회로.
- 제 2 항에 있어서,상기 연결 구조는 절연층 내에 홈의 형태로 형성되는집적 회로.
- 삭제
- 제 4 항에 있어서,상기 연결 구조는 절연층 내에 홈의 형태로 형성되는집적 회로.
- 제 5 항에 있어서,상기 연결 구조는 절연층 내에 홈의 형태로 형성되는집적 회로.
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US60453400A | 2000-06-27 | 2000-06-27 | |
| US09/604,534 | 2000-06-27 | ||
| PCT/US2001/020354 WO2002001632A2 (en) | 2000-06-27 | 2001-06-27 | Interconnection for accomodating thermal expansion for low elastic modulus dielectrics |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20030020308A KR20030020308A (ko) | 2003-03-08 |
| KR100525212B1 true KR100525212B1 (ko) | 2005-11-01 |
Family
ID=24419978
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2002-7017781A KR100525212B1 (ko) | 2000-06-27 | 2001-06-27 | 탄성 계수가 낮은 유전체 재료의 열팽창을 조절하기 위한 연결 구조를 포함한 집적회로 |
Country Status (5)
| Country | Link |
|---|---|
| EP (1) | EP1374302A2 (ko) |
| JP (1) | JP2004507883A (ko) |
| KR (1) | KR100525212B1 (ko) |
| TW (1) | TW529148B (ko) |
| WO (1) | WO2002001632A2 (ko) |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0499063B1 (en) * | 1991-01-22 | 2005-09-28 | Nec Corporation | Resin sealed semiconductor integrated circuit comprising a wiring layer |
| JP3332456B2 (ja) * | 1992-03-24 | 2002-10-07 | 株式会社東芝 | 半導体装置の製造方法及び半導体装置 |
| US5358733A (en) * | 1993-01-08 | 1994-10-25 | United Microelectronics Corporation | Stress release metallization for VLSI circuits |
| JP3152180B2 (ja) * | 1997-10-03 | 2001-04-03 | 日本電気株式会社 | 半導体装置及びその製造方法 |
-
2001
- 2001-06-27 KR KR10-2002-7017781A patent/KR100525212B1/ko not_active IP Right Cessation
- 2001-06-27 TW TW090115596A patent/TW529148B/zh not_active IP Right Cessation
- 2001-06-27 JP JP2002505678A patent/JP2004507883A/ja active Pending
- 2001-06-27 WO PCT/US2001/020354 patent/WO2002001632A2/en not_active Application Discontinuation
- 2001-06-27 EP EP01953389A patent/EP1374302A2/en not_active Withdrawn
Also Published As
| Publication number | Publication date |
|---|---|
| JP2004507883A (ja) | 2004-03-11 |
| TW529148B (en) | 2003-04-21 |
| KR20030020308A (ko) | 2003-03-08 |
| WO2002001632A2 (en) | 2002-01-03 |
| WO2002001632A3 (en) | 2003-10-23 |
| EP1374302A2 (en) | 2004-01-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100449463B1 (ko) | Ｃｏｆ용 테이프 캐리어 및 이를 사용한 ｃｏｆ-구조의반도체 장치 | |
| US7768118B2 (en) | Semiconductor device | |
| US20060162959A1 (en) | Electronic assembly having multi-material interconnects | |
| KR100486404B1 (ko) | 가요성 배선 기판 및 그 제조 방법, 필름 캐리어,테이프형상 반도체 장치, 반도체 장치, 회로 기판 및,전자 기기 | |
| US8592987B2 (en) | Semiconductor element comprising a supporting structure and production method | |
| JP2006080556A (ja) | 集積回路キャリヤ | |
| US20080217770A1 (en) | Mounting configuration of electronic component | |
| US7485006B2 (en) | Memory module, socket and mounting method providing improved heat dissipating characteristics | |
| US6072230A (en) | Exposed leadframe for semiconductor packages and bend forming method of fabrication | |
| EP0912997B1 (en) | Rf power package with a dual ground | |
| KR100525212B1 (ko) | 탄성 계수가 낮은 유전체 재료의 열팽창을 조절하기 위한 연결 구조를 포함한 집적회로 | |
| US6831368B2 (en) | Semiconductor device and method of manufacturing the same | |
| US10211118B2 (en) | Semiconductor module | |
| US10256201B2 (en) | Bonding pad structure having island portions and method for manufacturing the same | |
| KR20050037384A (ko) | 반도체 장치 및 그 제조 방법, 전자 모듈 및 전자 기기 | |
| EP1544914A2 (en) | Semiconductor device and method of manufacturing thereof | |
| JP4610008B2 (ja) | 半導体装置 | |
| US20030122258A1 (en) | Current crowding reduction technique using slots | |
| EP4184559A1 (en) | Integrated circuit package with serpentine conductor and method of making | |
| US8415802B2 (en) | Strip conductor structure for minimizing thermomechanical loads | |
| KR20040081173A (ko) | 회로 칩의 단자를 외부 기준 전위에 도전 접속하는 장치 | |
| KR100290790B1 (ko) | 반도체 소자의 정전기 방지 구조 및 그 제조방법 | |
| KR20000063735A (ko) | 밀집도가 높은 패드 | |
| JP2017045757A (ja) | 電子回路モジュールおよびその製造方法 | |
| JPH06275762A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| N231 | Notification of change of applicant | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| LAPS | Lapse due to unpaid annual fee |