KR100520832B1 - Plasma display panel - Google Patents

Plasma display panel Download PDF

Info

Publication number
KR100520832B1
KR100520832B1 KR10-2003-0071499A KR20030071499A KR100520832B1 KR 100520832 B1 KR100520832 B1 KR 100520832B1 KR 20030071499 A KR20030071499 A KR 20030071499A KR 100520832 B1 KR100520832 B1 KR 100520832B1
Authority
KR
South Korea
Prior art keywords
electrode
discharge
sustain
scan
partition wall
Prior art date
Application number
KR10-2003-0071499A
Other languages
Korean (ko)
Other versions
KR20050036044A (en
Inventor
문영섭
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR10-2003-0071499A priority Critical patent/KR100520832B1/en
Publication of KR20050036044A publication Critical patent/KR20050036044A/en
Application granted granted Critical
Publication of KR100520832B1 publication Critical patent/KR100520832B1/en

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20Constructional details
    • H01J11/22Electrodes, e.g. special shape, material or configuration
    • H01J11/24Sustain electrodes or scan electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/10AC-PDPs with at least one main electrode being out of contact with the plasma
    • H01J11/12AC-PDPs with at least one main electrode being out of contact with the plasma with main electrodes provided on both sides of the discharge space
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20Constructional details
    • H01J11/34Vessels, containers or parts thereof, e.g. substrates
    • H01J11/36Spacers, barriers, ribs, partitions or the like
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J9/00Apparatus or processes specially adapted for the manufacture, installation, removal, maintenance of electric discharge tubes, discharge lamps, or parts thereof; Recovery of material from discharge tubes or lamps
    • H01J9/02Manufacture of electrodes or electrode systems

Abstract

본 발명은 방전셀 당 방전갭을 다수개 마련하여 방전효율을 향상시킬 수 있는 플라즈마 디스플레이 패널에 관한 것이다. The present invention relates to a plasma display panel which can improve a discharge efficiency by providing a plurality of discharge gaps per discharge cell.

본 발명은 격벽에 의해 방전공간이 구획되는 방전셀들이 매트릭스 형태로 형성된 플라즈마 디스플레이 패널에 있어서, 상기 방전셀은 제1 대각선 방향으로 마주보는 제1 및 제2 스캔전극과; 상기 제1 대각선 방향과 교차하는 제2 대각선 방향으로 마주보는 제1 및 제2 서스테인전극과; 상기 스캔전극 및 서스테인전극은 투명전극 및 상기 투명전극에 구동신호를 공급하는 버스전극을 포함하고, 상기 버스전극은 상기 격벽과 중첩되게 형성되는 주버스전극과; 상기 주버스전극에서 돌출되어 상기 투명전극과 접속되는 보조버스전극을 구비하는 것을 특징으로 한다.The present invention provides a plasma display panel in which discharge cells in which discharge spaces are partitioned by partitions are formed in a matrix form, the discharge cells comprising: first and second scan electrodes facing each other in a first diagonal direction; First and second sustain electrodes facing each other in a second diagonal direction crossing the first diagonal direction; The scan electrode and the sustain electrode include a transparent electrode and a bus electrode for supplying a driving signal to the transparent electrode, wherein the bus electrode includes a main bus electrode formed to overlap the partition wall; And an auxiliary bus electrode protruding from the main bus electrode and connected to the transparent electrode.

Description

플라즈마 디스플레이 패널{PLASMA DISPLAY PANEL} Plasma Display Panel {PLASMA DISPLAY PANEL}

본 발명은 플라즈마 디스플레이 패널에 관한 것으로 특히, 방전셀 당 방전갭을 다수개 마련하여 방전효율을 향상시킬 수 있는 플라즈마 디스플레이 패널에 관한 것이다. The present invention relates to a plasma display panel, and more particularly, to a plasma display panel which can improve discharge efficiency by providing a plurality of discharge gaps per discharge cell.

플라즈마 디스플레이 패널(Plasma Display Panel : 이하 "PDP"라 함)은 He+Xe, Ne+Xe 또는 He+Ne+Xe 등의 불활성 혼합가스의 방전시 발생하는 147nm의 자외선에 의해 형광체를 발광시킴으로써 문자 또는 그래픽을 포함한 화상을 표시하게 된다. 이러한 PDP는 박막화와 대형화가 용이할 뿐만 아니라 최근의 기술 개발에 힘입어 크게 향상된 화질을 제공한다. 특히, 3전극 교류 면방전형 PDP는 방전시 표면에 벽전하가 축적되며 방전에 의해 발생되는 스퍼터링으로부터 전극들을 보호하기 때문에 저전압 구동과 장수명의 장점을 가진다.Plasma Display Panels (hereinafter referred to as "PDPs") are characterized by emitting phosphors by 147 nm ultraviolet rays generated during discharge of an inert mixed gas such as He + Xe, Ne + Xe or He + Ne + Xe. An image containing graphics is displayed. Such a PDP is not only thin and easy to enlarge, but also greatly improved in quality due to recent technology development. In particular, the three-electrode AC surface discharge type PDP has advantages of low voltage driving and long life because wall charges are accumulated on the surface during discharge and protect the electrodes from sputtering caused by the discharge.

도 1 및 도 2에 도시된 PDP의 방전셀은 상부기판(10)상에 형성되는 서스테인전극쌍, 즉 스캔전극(Y) 및 서스테인전극(Z)과, 하부기판(18)상에 형성되는 데이터전극(X)을 구비한다. The discharge cells of the PDP shown in FIGS. 1 and 2 include a pair of sustain electrodes formed on the upper substrate 10, that is, scan electrodes Y and sustain electrodes Z, and data formed on the lower substrate 18. An electrode X is provided.

서스테인전극쌍의 스캔전극(Y)과 서스테인전극(Z) 각각은 투명전극(12Y,12Z)과, 투명전극(12Y,12Z)의 선폭보다 작은 선폭을 가지며 투명전극의 일측 가장자리에 형성되는 버스전극(13Y,13Z)을 포함한다. 투명전극(12Y,12Y)은 통상 인듐 틴 옥사이드(Indium Tin Oxide : ITO)로 상부기판(10) 상에 형성된다. 버스전극(13Y,13Z)은 통상 크롬(Cr) 등의 금속으로 격벽(24)과 중첩되게 투명전극(12Y,12Z) 상에 형성되어 저항이 높은 투명전극(12Y,12Z)에 의한 전압강하를 줄이는 역할을 한다. Each of the scan electrode Y and the sustain electrode Z of the sustain electrode pair has a line width smaller than the line widths of the transparent electrodes 12Y and 12Z and the transparent electrodes 12Y and 12Z and is formed at one edge of the transparent electrode. (13Y, 13Z). The transparent electrodes 12Y and 12Y are usually formed on the upper substrate 10 by indium tin oxide (ITO). The bus electrodes 13Y and 13Z are usually made of metal such as chromium (Cr) and formed on the transparent electrodes 12Y and 12Z so as to overlap the partition wall 24, thereby reducing the voltage drop caused by the transparent electrodes 12Y and 12Z having high resistance. It serves to reduce.

서스테인전극쌍(Y,Z)이 형성되는 상부기판(10)에는 상부 유전체층(14)과 보호막(16)이 형성된다. 상부 유전체층(14)은 플라즈마 방전시 발생된 벽전하가 축적된다. 보호막(16)은 플라즈마 방전시 발생된 스퍼터링에 의한 상부 유전체층(14)의 손상을 방지하고 아울러 2차 전자의 방출 효율을 높이게 한다. 보호막(16)으로는 통상 산화마그네슘(MgO)이 이용된다. An upper dielectric layer 14 and a passivation layer 16 are formed on the upper substrate 10 on which the sustain electrode pairs Y and Z are formed. The upper dielectric layer 14 accumulates wall charges generated during plasma discharge. The passivation layer 16 prevents damage to the upper dielectric layer 14 due to sputtering generated during plasma discharge and increases emission efficiency of secondary electrons. As the protective film 16, magnesium oxide (MgO) is usually used.

데이터전극(X)은 스캔전극(Y) 및 서스테인전극(Z)과 교차되는 방향으로 형성된다. 데이터전극(X)이 형성된 하부기판(18)상에는 벽전하 축적을 위한 하부 유전체층(22)이 형성된다. 하부 유전체층(22) 상에는 격벽(24)이 형성되며, 하부 유전체층(22)과 격벽(24)의 표면에는 형광체(26)가 도포된다. 격벽(24)은 데이터전극(X)과 나란하게 형성되며 방전에 의해 생성된 자외선 및 가시광선이 인접한 방전셀에 누설되는 것을 방지한다. 형광체(26)는 플라즈마 방전시 발생된 자외선에 의해 여기되어 적색, 녹색 또는 청색 중 어느 하나의 가시광선을 발생하게 된다. 상/하부기판(10)(18)과 격벽(24) 사이에 마련된 방전공간에는 가스방전을 위한 불활성 가스가 주입된다. The data electrode X is formed in a direction crossing the scan electrode Y and the sustain electrode Z. A lower dielectric layer 22 for wall charge accumulation is formed on the lower substrate 18 on which the data electrode X is formed. The partition wall 24 is formed on the lower dielectric layer 22, and the phosphor 26 is coated on the surfaces of the lower dielectric layer 22 and the partition wall 24. The partition wall 24 is formed in parallel with the data electrode X and prevents ultraviolet rays and visible rays generated by the discharge from leaking into the adjacent discharge cells. The phosphor 26 is excited by ultraviolet rays generated during plasma discharge to generate visible light of any one of red, green, and blue. Inert gas for gas discharge is injected into the discharge space provided between the upper and lower substrates 10 and 18 and the partition wall 24.

이러한 구조의 방전셀은 데이터전극(X)과 서스테인전극(Y) 간의 대향방전에 의해 선택된 후 서스테인전극쌍(Y,Z)간의 면방전에 의해 방전을 유지하게 된다. 이러한 방전셀에서는 유지방전시 발생되는 자외선에 의해 형광체(26)가 발광함으로써 가시광이 셀 외부로 방출되게 된다. 이 결과, 방전셀들은 방전이 유지되는 기간을 조절하여 계조를 구현하게 되고, 그 방전셀들이 매트릭스 형태로 배열된 PDP는 화상을 표시하게 된다.The discharge cell of this structure is selected by the counter discharge between the data electrode X and the sustain electrode Y, and then sustains the discharge by the surface discharge between the sustain electrode pairs Y and Z. In such a discharge cell, the fluorescent material 26 emits light by ultraviolet rays generated during sustain discharge, so that visible light is emitted to the outside of the cell. As a result, the discharge cells adjust the period during which the discharge is maintained to implement gray scale, and the PDP in which the discharge cells are arranged in a matrix form displays an image.

종래 PDP는 도 3에 도시된 바와 같이 평행하게 배열된 스캔전극(Y)과 서스테인전극(Z)에 의해 마련된 방전 갭에서 표시광이 주로 출사된다. 그러나, 각 방전셀 당 방전갭이 하나 밖에 없으므로 상대적으로 전체 효율이 저하된다.In the conventional PDP, display light is mainly emitted from a discharge gap provided by scan electrodes Y and sustain electrodes Z arranged in parallel as shown in FIG. 3. However, since there is only one discharge gap for each discharge cell, the overall efficiency decreases relatively.

따라서, 본 발명의 목적은 방전셀 당 방전갭을 다수개 마련하여 방전효율을 향상시킬 수 있는 플라즈마 디스플레이 패널에 관한 것이다. Accordingly, an object of the present invention is to provide a plasma display panel which can improve the discharge efficiency by providing a plurality of discharge gaps per discharge cell.

상기 목적을 달성하기 위하여, 본 발명에 따른 플라즈마 디스플레이 패널은 제1 기판과 격벽을 사이에 두고 대향하는 제2 기판 상에 형성되는 서스테인전극쌍을 구비하며, 상기 서스테인전극쌍은 제1 방향으로 서로 마주보는 다수의 스캔전극과, 상기 제1 방향과 교차하는 제2 방향으로 서로 마주보는 다수의 서스테인전극을 구비하는 것을 특징으로 한다.In order to achieve the above object, the plasma display panel according to the present invention includes a pair of sustain electrodes formed on a second substrate facing each other with the first substrate and the partition wall interposed therebetween, and the pair of sustain electrodes are mutually aligned in a first direction. And a plurality of scan electrodes facing each other, and a plurality of sustain electrodes facing each other in a second direction crossing the first direction.

상기 다수의 스캔전극은 대각선방향으로 마주보는 제1 및 제2 스캔전극을 포함하며, 상기 다수의 서스테인전극은 상기 대각선 방향과 교차하는 방향으로 마주보는 제1 및 제2 서스테인전극을 포함하는 것을 특징으로 한다.The plurality of scan electrodes may include first and second scan electrodes facing in a diagonal direction, and the plurality of sustain electrodes may include first and second sustain electrodes facing in a direction crossing the diagonal direction. It is done.

상기 제1 스캔전극과 제1 서스테인전극은 제1 방전갭을 사이에 두고 상하로 마주보며, 상기 제2 스캔전극과 제2 서스테인전극은 제1 방전갭과 나란한 제2 방전갭을 사이에 두고 상하로 마주보며, 상기 제1 스캔전극과 제2 서스테인전극은 제3 방전갭을 사이에 두고 좌우로 마주보며, 상기 제2 스캔전극과 제1 서스테인전극은 제3 방전갭과 나란한 제4 방전갭을 사이에 두고 좌우로 마주보는 것을 특징으로 한다.The first scan electrode and the first sustain electrode face up and down with a first discharge gap therebetween, and the second scan electrode and the second sustain electrode face up and down with a second discharge gap parallel to the first discharge gap. The first scan electrode and the second sustain electrode face each other with the third discharge gap interposed therebetween, and the second scan electrode and the first sustain electrode have the fourth discharge gap parallel to the third discharge gap. It is characterized by facing left and right in between.

상기 다수의 스캔전극들과 다수의 서스테인전극들 각각은 상기 제1 기판 상에 형성되는 투명전극과, 상기 투명전극에 구동신호를 공급하는 버스전극을 포함하는 것을 특징으로 한다.Each of the plurality of scan electrodes and the plurality of sustain electrodes includes a transparent electrode formed on the first substrate and a bus electrode supplying a driving signal to the transparent electrode.

상기 버스전극은 상기 격벽과 중첩되게 형성되는 주버스전극과, 상기 주버스전극에서 돌출되어 상기 투명전극과 접속되는 보조버스전극을 포함하는 것을 특징으로 한다.The bus electrode may include a main bus electrode formed to overlap the partition wall, and an auxiliary bus electrode protruding from the main bus electrode and connected to the transparent electrode.

상기 격벽은 상기 주버스전극과 중첩되는 제1 격벽과, 상기 제1 격벽과 수직하며 상기 데이터전극과 나란한 제2 격벽을 포함하는 것을 특징으로 한다.The partition wall includes a first partition wall overlapping the main bus electrode, and a second partition wall perpendicular to the first partition wall and parallel to the data electrode.

상기 보조버스전극은 상기 투명전극을 대각선 방향으로 가로질러 형성되는 것을 특징으로 한다.The auxiliary bus electrode may be formed to cross the transparent electrode in a diagonal direction.

상기 보조버스전극은 상기 격벽에 의해 마련된 방전공간을 대각선 방향으로 가로질러 형성되는 것을 특징으로 한다.The auxiliary bus electrode may be formed to cross a discharge space provided by the partition wall in a diagonal direction.

상기 다수의 스캔전극들과 상기 서스테인전극들 중 어느 하나의 전극들은 상기 보조버스전극과 나란한 방향으로 모서리 부분이 제거되는 것을 특징으로 한다.An edge portion of one of the plurality of scan electrodes and the sustain electrodes is removed in a direction parallel to the auxiliary bus electrode.

상기 플라즈마 디스플레이 패널은 상기 세로격벽과 나란한 데이터전극을 추가로 구비하는 것을 특징으로 한다.The plasma display panel may further include a data electrode parallel to the vertical partition wall.

상기 데이터전극은 상기 격벽에 의해 마련된 방전공간을 가로지르는 스캔전극에 포함되는 보조버스전극과 대향하는 것을 특징으로 한다.The data electrode may face the auxiliary bus electrode included in the scan electrode crossing the discharge space provided by the partition wall.

상기 데이터전극은 상기 격벽에 의해 마련된 방전공간의 일측에 형성되는 스캔전극에 포함되는 보조버스전극의 시작부분 및 끝부분과 대향하는 것을 특징으로 한다.The data electrode may be opposed to a start portion and an end portion of an auxiliary bus electrode included in a scan electrode formed at one side of a discharge space provided by the partition wall.

상기 목적 외에 본 발명의 다른 목적 및 특징들은 첨부도면을 참조한 실시예에 대한 설명을 통하여 명백하게 드러나게 될 것이다.Other objects and features of the present invention in addition to the above objects will become apparent from the description of the embodiments with reference to the accompanying drawings.

이하, 도 4 내지 도 8을 참조하여 본 발명의 바람직한 실시예에 대하여 설명하기로 한다. Hereinafter, exemplary embodiments of the present invention will be described with reference to FIGS. 4 to 8.

도 4는 본 발명에 따른 PDP를 나타내는 평면도이며, 도 5는 도 4에서 선"Ⅰ-Ⅰ'"를 따라 절취한 PDP를 나타내는 단면도이다.4 is a plan view illustrating a PDP according to the present invention, and FIG. 5 is a cross-sectional view illustrating a PDP cut along the line "I-I '" in FIG. 4.

도 4 및 도 5에 도시된 PDP의 방전셀은 서스테인전극쌍, 제1 및 제2 스캔전극(Y1,Y2) 과 제1 및 제2 서스테인전극(Z1,Z2)이 형성된 상부기판(110)과, 데이터전극(X)이 형성된 하부기판(118)을 구비한다.The discharge cells of the PDP shown in FIGS. 4 and 5 include an upper substrate 110 having sustain electrode pairs, first and second scan electrodes Y1 and Y2, and first and second sustain electrodes Z1 and Z2. And a lower substrate 118 having a data electrode X formed thereon.

제1 및 제2 스캔전극(Y1,Y2)과 제1 및 제2 서스테인전극(Z1,Z2) 각각은 투명전극(112Y,112Z)과, 버스전극(113Y,113Z)을 포함한다. Each of the first and second scan electrodes Y1 and Y2 and the first and second sustain electrodes Z1 and Z2 includes transparent electrodes 112Y and 112Z and bus electrodes 113Y and 113Z.

투명전극(112Y,112Z)은 통상 인듐 틴 옥사이드(Indium Tin Oxide : ITO)로 상부기판(110) 상에 형성된다. 제1 및 제2 스캔전극(Y1,Y2)의 투명전극(112Y)은 대각선 방향으로 마주보며, 제1 및 제2 서스테인전극(Z1,Z2)의 투명전극(112Z)은 다른 대각선 방향으로 마주본다. 즉, 제1 스캔전극(Y1)의 투명전극과 제1 서스테인전극(Z1)의 투명전극은 도 6에 도시된 바와 같이 제1 방전갭(W1)을 사이에 두고 상하로 마주보며, 제2 스캔전극(Y2)의 투명전극과 제2 서스테인전극(Z2)의 투명전극은 제2 방전갭(W2)을 사이에 두고 상하로 마주보며, 제1 스캔전극(Y1)의 투명전극과 제2 서스테인전극(Z2)의 투명전극은 제3 방전갭(W3)을 사이에 두고 좌우로 마주보며, 제2 스캔전극(Y2)의 투명전극과 제1 서스테인전극(Z1)의 투명전극은 제4 방전갭(W4)을 사이에 두고 좌우로 마주본다. 이러한 투명전극(112Y,112Z)에는 패드(도시하지 않음)를 통해 공급되는 구동전압이 주버스전극(113a,113c)과 연결된 보조버스전극(113b,113d)을 통해 공급된다.The transparent electrodes 112Y and 112Z are usually formed on the upper substrate 110 by indium tin oxide (ITO). The transparent electrodes 112Y of the first and second scan electrodes Y1 and Y2 face each other in a diagonal direction, and the transparent electrodes 112Z of the first and second sustain electrodes Z1 and Z2 face each other in a diagonal direction. . That is, the transparent electrode of the first scan electrode Y1 and the transparent electrode of the first sustain electrode Z1 face up and down with the first discharge gap W1 interposed therebetween, as shown in FIG. 6, and the second scan. The transparent electrode of the electrode Y2 and the transparent electrode of the second sustain electrode Z2 face up and down with the second discharge gap W2 interposed therebetween, and the transparent electrode and the second sustain electrode of the first scan electrode Y1 are face to face. The transparent electrode of Z2 faces left and right with the third discharge gap W3 interposed therebetween, and the transparent electrode of the second scan electrode Y2 and the first sustain electrode Z1 have a fourth discharge gap ( Facing from side to side with W4) in between. The driving voltages supplied through the pads (not shown) are supplied to the transparent electrodes 112Y and 112Z through the auxiliary bus electrodes 113b and 113d connected to the main bus electrodes 113a and 113c.

한편, 보조버스전극(113b,113d)의 형성방향과 반대방향으로 마주보는 투명전극(112Y,112Z)은 도 6에 도시된 바와 같이 모서리 부분이 제거되어 각 방전갭(W1,W2,W3,W4,W5,W6)이 동일하도록 한다. 이에 따라, 투명전극(112Y,112Z)의 모서리부분에 벽전하가 집중되는 것이 방지되어 각 투명전극(112Y,112Z)에 축적되는 벽전하의 양이 동일해지므로 방전특성이 균일해진다.On the other hand, the transparent electrodes 112Y and 112Z facing each other in the opposite direction to the formation directions of the auxiliary bus electrodes 113b and 113d have their edges removed, so that the discharge gaps W1, W2, W3, and W4 are removed. , W5, W6) are the same. As a result, wall charges are prevented from concentrating on the corners of the transparent electrodes 112Y and 112Z, so that the amount of wall charges accumulated in each of the transparent electrodes 112Y and 112Z is the same, resulting in uniform discharge characteristics.

버스전극(113Y,113Z)은 통상 크롬(Cr) 등의 금속으로 투명전극(112Y,112Z) 상에 형성되어 저항이 높은 투명전극(112Y,112Z)에 의한 전압강하를 줄이는 역할을 한다. 이러한 버스전극(113Y,113Z)은 가로격벽(124a)과 중첩되는 주버스전극(113a,113c)과, 주버스전극(113a,113c)과 연결되는 보조버스전극(113b,113d)을 포함한다. 즉, 스캔전극(Y)의 주버스전극(113a)은 스캔전극(Y)의 투명전극(112Y)을 사선방향으로 가로지르는 보조버스전극(113b)과 연결되고, 서스테인전극(Z)의 주버스전극(113c)은 서스테인전극(Z)의 투명전극(112Z)을 사선방향으로 가로지르는 보조버스전극(113d)과 연결된다.The bus electrodes 113Y and 113Z are made of metal such as chromium (Cr), and are formed on the transparent electrodes 112Y and 112Z to reduce voltage drop caused by the transparent electrodes 112Y and 112Z having high resistance. The bus electrodes 113Y and 113Z include main bus electrodes 113a and 113c overlapping the horizontal partition wall 124a and auxiliary bus electrodes 113b and 113d connected to the main bus electrodes 113a and 113c. That is, the main bus electrode 113a of the scan electrode Y is connected to the auxiliary bus electrode 113b crossing the transparent electrode 112Y of the scan electrode Y in an oblique direction, and the main bus of the sustain electrode Z. The electrode 113c is connected to the auxiliary bus electrode 113d crossing the transparent electrode 112Z of the sustain electrode Z in an oblique direction.

서스테인전극쌍(Y,Z)이 형성되는 상부기판(110)에는 상부 유전체층(114)과 보호막(116)이 형성된다. 상부 유전체층(114)은 플라즈마 방전시 발생된 벽전하가 축적된다. 보호막(116)은 플라즈마 방전시 발생된 스퍼터링에 의한 상부 유전체층(114)의 손상을 방지하고 아울러 2차 전자의 방출 효율을 높이게 한다. 보호막(116)으로는 통상 산화마그네슘(MgO)이 이용된다. The upper dielectric layer 114 and the passivation layer 116 are formed on the upper substrate 110 on which the sustain electrode pairs Y and Z are formed. The upper dielectric layer 114 accumulates wall charges generated during plasma discharge. The passivation layer 116 prevents damage to the upper dielectric layer 114 due to sputtering generated during plasma discharge and increases emission efficiency of secondary electrons. As the protective film 116, magnesium oxide (MgO) is usually used.

데이터전극(X)은 하부기판(118) 상에 세로격벽(124b)과 나란하게 형성된다.The data electrode X is formed parallel to the vertical partition wall 124b on the lower substrate 118.

데이터전극(X) 중 기수(우수)번째 데이터전극은 방전셀의 중심부를 가로지르는 스캔전극(Y)의 보조버스전극(113b)과 중첩되고, 방전셀의 외곽부에 위치하는 서스테인전극(Z)의 보조버스전극(113d)과 중첩된다. 이에 따라, 기수(우수)번째 데이터전극(X)을 포함하는 방전셀은 그 방전셀의 중심에 위치하는 스캔전극(Y)에 의해 방전셀의 중심에서 어드레스방전이 일어나게 되므로 상대적으로 어드레스방전특성이 향상된다.The odd-numbered data electrode of the data electrode X overlaps the auxiliary bus electrode 113b of the scan electrode Y that crosses the center of the discharge cell, and the sustain electrode Z is positioned at the outer portion of the discharge cell. Overlap with the auxiliary bus electrode 113d. Accordingly, in the discharge cell including the odd-numbered data electrode X, the address discharge occurs at the center of the discharge cell by the scan electrode Y positioned at the center of the discharge cell, so that the address discharge characteristics are relatively low. Is improved.

데이터전극(X) 중 우수(기수)번째 데이터전극은 방전셀의 중심부를 가로지는 서스테인전극(Z)의 보조버스전극(113d)과 중첩되고, 방전셀의 외곽부에 위치하는 스캔전극(Y)의 보조버스전극(113b)과 중첩된다. 이에 따라, 우수(기수)번째 데이터전극(X)을 포함하는 방전셀은 그 방전셀의 외곽에 위치하는 스캔전극(Y)에 의해 방전셀의 외곽에서 어드레스방전이 일어나게 된다.The even (odd) data electrode of the data electrodes X overlaps the auxiliary bus electrode 113d of the sustain electrode Z crossing the center of the discharge cell, and is located in the outer portion of the discharge cell. Overlap with the auxiliary bus electrode 113b. Accordingly, in the discharge cell including the even (odd) -th data electrode X, the address discharge occurs at the outer edge of the discharge cell by the scan electrode Y positioned at the outer side of the discharge cell.

데이터전극(X)이 형성된 하부기판(118)상에는 벽전하 축적을 위한 하부 유전체층(122)이 형성된다. 하부 유전체층(122) 상에는 격벽(124)이 형성되며, 하부 유전체층(122)과 격벽(124)의 표면에는 형광체(126)가 도포된다. The lower dielectric layer 122 for wall charge accumulation is formed on the lower substrate 118 on which the data electrode X is formed. The partition wall 124 is formed on the lower dielectric layer 122, and the phosphor 126 is coated on the surfaces of the lower dielectric layer 122 and the partition wall 124.

격벽(124)은 방전에 의해 생성된 자외선 및 가시광선이 인접한 방전셀에 누설되는 것을 방지한다. 이러한 격벽은 데이터전극(X)과 나란한 세로격벽(124b)과, 세로격벽(124b)과 교차하는 가로격벽(124a)을 포함하는 폐쇄형태로 형성된다. 가로 격벽(124a)은 투명전극(112Y,112Z)과 일부 중첩되고 주버스전극(113a,113c)과 중첩되게 형성되어 스캔전극(서스테인전극)의 투명전극과 서스테인전극(스캔전극)의 주버스전극 간의 오방전을 방지하게 된다.The partition wall 124 prevents ultraviolet rays and visible rays generated by the discharge from leaking into adjacent discharge cells. The partition wall is formed in a closed shape including a vertical partition wall 124b parallel to the data electrode X and a horizontal partition wall 124a intersecting the vertical partition wall 124b. The horizontal partition wall 124a partially overlaps the transparent electrodes 112Y and 112Z and overlaps with the main bus electrodes 113a and 113c so that the transparent electrode of the scan electrode (sustain electrode) and the main bus electrode of the sustain electrode (scan electrode) are formed. To prevent the mis-discharge of the liver.

형광체(126)는 플라즈마 방전시 발생된 자외선에 의해 여기되어 적색, 녹색 또는 청색 중 어느 하나의 가시광선을 발생하게 된다. 상/하부기판(110)(118)과 격벽(124) 사이에 마련된 방전공간에는 가스방전을 위한 불활성 가스가 주입된다. The phosphor 126 is excited by ultraviolet rays generated during plasma discharge to generate visible light of any one of red, green, and blue. Inert gas for gas discharge is injected into the discharge space provided between the upper and lower substrates 110 and 118 and the partition wall 124.

이러한 PDP는 도 7에 도시된 바와 같이 전화면을 초기화시키기 위한 초기화기간(RPD), 셀을 선택하기 위한 어드레스 기간(APD) 및 선택된 셀의 방전을 유지시키기 위한 서스테인기간(SPD)으로 나누어 구동된다. This PDP is driven by being divided into an initialization period (RPD) for initializing the full screen, an address period (APD) for selecting a cell, and a sustain period (SPD) for maintaining the discharge of the selected cell, as shown in FIG. .

초기화기간에는 제1 및 제2 스캔전극(Y1,Y2)에 리셋펄스(RP)가 공급된다. 리셋펄스(RP)는 램프파 형태로 셋업(Set-up)시 전압이 증가하는 상승 램프파형 형태이고 셋다운(Set-down) 시에는 전압이 감소하는 하강 램프 파형 형태를 가진다. 셋업 시 전화면의 셀들내에 셋업방전이 일어난다. 이 셋업방전에 의해 데이터전극(X)과 제1 및 제2 서스테인전극(Z1,Z2) 상에는 정극성 벽전하가 쌓이게 되며, 제1 및 제2 스캔전극(Y1,Y2) 상에는 부극성의 벽전하가 쌓이게 된다. In the initialization period, the reset pulse RP is supplied to the first and second scan electrodes Y1 and Y2. The reset pulse RP has a ramp wave form in which a rising ramp waveform increases in voltage during set-up and a falling ramp waveform in which voltage decreases in set-down. During setup, setup discharges occur in the cells of the full screen. This setup discharge causes positive wall charges to accumulate on the data electrode X and the first and second sustain electrodes Z1 and Z2, and negative wall charges on the first and second scan electrodes Y1 and Y2. Will accumulate.

셋다운시 상승 램프파형의 피크전압보다 낮은 정극성 전압에서 떨어지는 하강 램프파형이 제1 및 제2 스캔전극들(Y1,Y2)에 동시에 인가된다. 하강 램프파형은 셀들 내에 미약한 소거방전을 일으킴으로써 과도하게 형성된 벽전하를 일부 소거시키게 된다. 이 셋다운방전에 의해 어드레스 방전이 안정되게 일어날 수 있을 정도의 벽전하가 셀들 내에 균일하게 잔류된다. The falling ramp waveform falling from the positive voltage lower than the peak voltage of the rising ramp waveform during the set down is applied to the first and second scan electrodes Y1 and Y2 simultaneously. The falling ramp waveform causes some of the overcharged wall charges by causing a slight erase discharge in the cells. By this set-down discharge, the wall charges such that the address discharge can be stably generated remain uniformly in the cells.

어드레스기간에는 제1 및 제2 스캔전극(Y1,Y2)의 주버스전극(13a,13c)을 통해 공급되는 부극성 스캔펄스(scan)가 보조버스전극(13b,13d)과 연결된 제1 및 제2 스캔전극들(Y1,Y2)의 투명전극에 순차적으로 인가됨과 동시에 스캔펄스(scan)에 동기되어 데이터전극들(X)에 정극성의 데이터펄스(data)가 인가된다. 이 스캔펄스(scan)와 데이터펄스(data)의 전압차와 초기화기간에 생성된 벽전압이 더해지면서 데이터펄스(data)가 인가되는 셀 내에는 어드레스 방전이 발생된다. 어드레스방전에 의해 선택된 셀들 내에는 서스테인전압이 인가될 때 방전이 일어날 수 있게 하는 정도의 벽전하가 형성된다. In the address period, the first and second negative scan pulses (scan) supplied through the main bus electrodes 13a and 13c of the first and second scan electrodes Y1 and Y2 are connected to the auxiliary bus electrodes 13b and 13d. The positive data pulse data is applied to the data electrodes X in synchronization with the scan pulse scan while being sequentially applied to the transparent electrodes of the two scan electrodes Y1 and Y2. As the voltage difference between the scan pulse and the data pulse and the wall voltage generated in the initialization period are added, an address discharge is generated in the cell to which the data pulse is applied. In the cells selected by the address discharge, wall charges are formed such that a discharge can occur when a sustain voltage is applied.

제1 및 제2 서스테인전극(Z1,Z2)에는 초기화기간의 셋다운기간과 어드레스기간 동안에 정극성 직류전압(Zdc)이 공급된다. 이 직류전압(Zdc)은 셋다운기간에 제1 및 제2 서스테인전극(Z1,Z2)과 제1 및 제2 스캔전극(Y1,Y2) 사이에 셋다운방전이 일어나게 함과 아울러 어드레스기간에 제1 및 제2 스캔전극(Y1,Y2)과 제1 및 제2 서스테인전극(Z1,Z2) 사이에 방전이 크게 일어나지 않도록 제1 및 제2 서스테인전극(Z1,Z2)과 제1 및 제2 스캔전극(Y1,Y2) 사이 또는 제1 및 제2 서스테인전극(Z1,Z2)과 데이터전극(X) 사이의 전압차를 설정하게 된다. The positive and negative DC voltages Zdc are supplied to the first and second sustain electrodes Z1 and Z2 during the setdown period and the address period of the initialization period. The DC voltage Zdc causes a setdown discharge between the first and second sustain electrodes Z1 and Z2 and the first and second scan electrodes Y1 and Y2 in the setdown period and the first and second periods in the address period. The first and second sustain electrodes Z1 and Z2 and the first and second scan electrodes (1 and Z2) are disposed so that a discharge does not occur largely between the second scan electrodes Y1 and Y2 and the first and second sustain electrodes Z1 and Z2. The voltage difference between Y1 and Y2 or between the first and second sustain electrodes Z1 and Z2 and the data electrode X is set.

서스테인기간에는 제1 및 제2 스캔전극들(Y1,Y2)과 제1 및 제2 서스테인전극들(Z1,Z2)에 교번적으로 서스테인펄스(sus)가 인가된다. 이 때, 제1 스캔전극(Y1)과 제1 및 제2 서스테인전극(Z1,Z2) 사이에 전위차가 발생되고, 제2 스캔전극(Y2)은 제1 및 제2 서스테인전극(Z1,Z2) 사이에 전위치가 발생된다. 이에 따라, 어드레스방전에 의해 선택된 셀은 셀 내의 벽전압과 서스테인펄스(sus)가 더해지면서 매 서스테인펄스(sus)가 인가될 때 마다 제1 스캔전극(Y1)과 제1 및 제2 서스테인전극(Z1,Z2) 사이와, 제2 스캔전극(Y2)과 제1 및 제2 서스테인전극(Z1,Z2) 사이에 서스테인방전 즉, 표시방전이 일어나게 된다. 즉, 제1 및 제2 스캔전극(Y1,Y2)과 제1 및 제2 서스테인전극(Z1,Z2)에 의해 마련된 적어도 두개 이상의 방전갭 사이에서 도 8에 도시된 바와 같이 서스테인방전이 일어나게 된다. In the sustain period, a sustain pulse su is alternately applied to the first and second scan electrodes Y1 and Y2 and the first and second sustain electrodes Z1 and Z2. At this time, a potential difference is generated between the first scan electrode Y1 and the first and second sustain electrodes Z1 and Z2, and the second scan electrode Y2 includes the first and second sustain electrodes Z1 and Z2. All positions are generated in between. Accordingly, in the cell selected by the address discharge, the first scan electrode Y1 and the first and second sustain electrodes (S1) are applied every time the sustain pulse sus is applied while the wall voltage and the sustain pulse sus in the cell are added. Sustain discharge, that is, display discharge, occurs between Z1 and Z2 and between the second scan electrode Y2 and the first and second sustain electrodes Z1 and Z2. That is, a sustain discharge occurs as shown in FIG. 8 between at least two discharge gaps provided by the first and second scan electrodes Y1 and Y2 and the first and second sustain electrodes Z1 and Z2.

상술한 바와 같이, 본 발명에 따른 플라즈마 디스플레이 패널은 표시광이 주로 출사되는 방전갭이 적어도 두개 이상 마련됨으로써 상대적으로 발광갭이 넓어져 발광효율이 상승된다. 또한, 방전공간의 중심에 위치하는 스캔전극으로 인해 어드레스특성이 향상되고, 서스테인방전에 도움을 주므로 서스테인전압이 상대적으로 낮아진다. 뿐만 아니라, 어드레스방전과 서스테인방전특성이 향상되므로 전체적인 구동마진이 향상된다.As described above, the plasma display panel according to the present invention is provided with at least two discharge gaps in which the display light is mainly emitted, so that the light emitting gap is widened, thereby increasing the luminous efficiency. In addition, the scan electrode positioned at the center of the discharge space improves the address characteristic and helps sustain discharge, thereby lowering the sustain voltage. In addition, the address discharge and sustain discharge characteristics are improved, thereby improving the overall driving margin.

이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.Those skilled in the art will appreciate that various changes and modifications can be made without departing from the technical spirit of the present invention. Therefore, the technical scope of the present invention should not be limited to the contents described in the detailed description of the specification but should be defined by the claims.

도 1은 종래 플라즈마 디스플레이 패널을 나타내는 평면도이다.1 is a plan view illustrating a conventional plasma display panel.

도 2는 도 1에 도시된 플라즈마 디스플레이 패널을 나타내는 단면도이다.FIG. 2 is a cross-sectional view illustrating the plasma display panel shown in FIG. 1.

도 3은 도 1에 도시된 플라즈마 디스플레이 패널의 서스테인방전현상을 나타내는 평면도이다.3 is a plan view illustrating a sustain discharge phenomenon of the plasma display panel illustrated in FIG. 1.

도 4는 본 발명에 따른 플라즈마 디스플레이 패널을 나타내는 평면도이다.4 is a plan view showing a plasma display panel according to the present invention.

도 5는 도 4에서 선"Ⅰ-Ⅰ'"를 따라 절취한 플라즈마 디스플레이 패널을 나타내는 단면도이다.FIG. 5 is a cross-sectional view illustrating the plasma display panel taken along the line "I-I '" in FIG.

도 6은 도 4에 도시된 투명전극을 상세히 나타내는 평면도이다.FIG. 6 is a plan view illustrating in detail the transparent electrode illustrated in FIG. 4.

도 7은 도 4에 도시된 플라즈마 디스플레이 패널의 구동파형을 나타내는 파형도이다.FIG. 7 is a waveform diagram illustrating driving waveforms of the plasma display panel illustrated in FIG. 4.

도 8은 도 7에 도시된 플라즈마 디스플레이 패널의 서스테인방전현상을 나타내는 평면도이다.FIG. 8 is a plan view illustrating a sustain discharge phenomenon of the plasma display panel illustrated in FIG. 7.

< 도면의 주요 부분에 대한 부호의 설명 ><Description of Symbols for Main Parts of Drawings>

X : 데이터전극 Y : 스캔전극X: Data electrode Y: Scan electrode

Z : 서스테인전극 10,110 : 상부기판Z: sustain electrode 10,110: upper substrate

12Y,12Z,112Y,112Z : 투명전극 13Y,13Z,113Y,113Z : 버스전극12Y, 12Z, 112Y, 112Z: transparent electrode 13Y, 13Z, 113Y, 113Z: bus electrode

14,22,114,122 : 유전체층 16,116 : 보호막14,22,114,122: dielectric layer 16,116 protective film

18,118 : 하부기판 24,124 : 격벽18,118: lower substrate 24,124: bulkhead

26,126 : 형광체 26,126 phosphor

Claims (12)

격벽에 의해 방전공간이 구획되는 방전셀들이 매트릭스 형태로 형성된 플라즈마 디스플레이 패널에 있어서, In a plasma display panel in which discharge cells in which discharge spaces are partitioned by partition walls are formed in a matrix form, 상기 방전셀은 The discharge cell 제1 대각선 방향으로 마주보는 제1 및 제2 스캔전극과; First and second scan electrodes facing each other in a first diagonal direction; 상기 제1 대각선 방향과 교차하는 제2 대각선 방향으로 마주보는 제1 및 제2 서스테인전극과; First and second sustain electrodes facing each other in a second diagonal direction crossing the first diagonal direction; 상기 스캔전극 및 서스테인전극은 투명전극 및 상기 투명전극에 구동신호를 공급하는 버스전극을 포함하고, The scan electrode and the sustain electrode include a transparent electrode and a bus electrode for supplying a driving signal to the transparent electrode. 상기 버스전극은 상기 격벽과 중첩되게 형성되는 주버스전극과; The bus electrode may include a main bus electrode formed to overlap the partition wall; 상기 주버스전극에서 돌출되어 상기 투명전극과 접속되는 보조버스전극을 구비하는 것을 특징으로 하는 플라즈마 디스플레이 패널.And an auxiliary bus electrode protruding from the main bus electrode and connected to the transparent electrode. 삭제delete 제 1 항에 있어서,The method of claim 1, 상기 제1 스캔전극과 제1 서스테인전극은 제1 방전갭을 사이에 두고 상하로 마주보며,The first scan electrode and the first sustain electrode face up and down with a first discharge gap therebetween, 상기 제2 스캔전극과 제2 서스테인전극은 제1 방전갭과 나란한 제2 방전갭을 사이에 두고 상하로 마주보며,The second scan electrode and the second sustain electrode face up and down with a second discharge gap parallel to the first discharge gap interposed therebetween. 상기 제1 스캔전극과 제2 서스테인전극은 제3 방전갭을 사이에 두고 좌우로 마주보며,The first scan electrode and the second sustain electrode face left and right with a third discharge gap therebetween, 상기 제2 스캔전극과 제1 서스테인전극은 제3 방전갭과 나란한 제4 방전갭을 사이에 두고 좌우로 마주보는 것을 특징으로 하는 플라즈마 디스플레이 패널. And the second scan electrode and the first sustain electrode face each other from side to side with a fourth discharge gap parallel to a third discharge gap interposed therebetween. 삭제delete 삭제delete 제 1 항에 있어서,The method of claim 1, 상기 격벽은 The partition wall 상기 주버스전극과 중첩되는 제1 격벽과, A first partition wall overlapping the main bus electrode; 상기 제1 격벽과 수직하며 상기 데이터전극과 나란한 제2 격벽을 포함하는 것을 특징으로 하는 플라즈마 디스플레이 패널. And a second partition wall perpendicular to the first partition wall and parallel to the data electrode. 제 1 항에 있어서,The method of claim 1, 상기 보조버스전극은 상기 투명전극을 대각선 방향으로 가로질러 형성되는 것을 특징으로 하는 플라즈마 디스플레이 패널.And the auxiliary bus electrode is formed to cross the transparent electrode in a diagonal direction. 제 7 항에 있어서,The method of claim 7, wherein 상기 보조버스전극은 상기 격벽에 의해 마련된 방전공간을 대각선 방향으로 가로질러 형성되는 것을 특징으로 하는 플라즈마 디스플레이 패널.And the auxiliary bus electrode is formed to cross a discharge space provided by the partition wall in a diagonal direction. 제 1 항에 있어서,The method of claim 1, 상기 다수의 스캔전극들과 상기 서스테인전극들 중 어느 하나의 전극들은 상기 보조버스전극과 나란한 방향으로 모서리 부분이 제거되는 것을 특징으로 하는 플라즈마 디스플레이 패널.And at least one of the plurality of scan electrodes and one of the sustain electrodes has edges removed in parallel with the auxiliary bus electrodes. 제 6 항에 있어서,The method of claim 6, 상기 세로격벽과 나란한 데이터전극을 추가로 구비하는 것을 특징으로 하는 플라즈마 디스플레이 패널.And a data electrode parallel to the vertical partition wall. 제 10 항에 있어서,The method of claim 10, 상기 데이터전극은 상기 격벽에 의해 마련된 방전공간을 가로지르는 스캔전극에 포함되는 보조버스전극과 대향하는 것을 특징으로 하는 플라즈마 디스플레이 패널.And the data electrode faces an auxiliary bus electrode included in a scan electrode crossing a discharge space provided by the partition wall. 제 10 항에 있어서,The method of claim 10, 상기 데이터전극은 상기 격벽에 의해 마련된 방전공간의 일측에 형성되는 스캔전극에 포함되는 보조버스전극의 시작부분 및 끝부분과 대향하는 것을 특징으로 하는 플라즈마 디스플레이 패널.And the data electrode is opposite to a start portion and an end portion of an auxiliary bus electrode included in a scan electrode formed on one side of a discharge space provided by the partition wall.
KR10-2003-0071499A 2003-10-14 2003-10-14 Plasma display panel KR100520832B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2003-0071499A KR100520832B1 (en) 2003-10-14 2003-10-14 Plasma display panel

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2003-0071499A KR100520832B1 (en) 2003-10-14 2003-10-14 Plasma display panel

Publications (2)

Publication Number Publication Date
KR20050036044A KR20050036044A (en) 2005-04-20
KR100520832B1 true KR100520832B1 (en) 2005-10-12

Family

ID=37239327

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2003-0071499A KR100520832B1 (en) 2003-10-14 2003-10-14 Plasma display panel

Country Status (1)

Country Link
KR (1) KR100520832B1 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100686821B1 (en) * 2005-04-27 2007-02-26 삼성에스디아이 주식회사 Plasma display panel
KR100686822B1 (en) * 2005-04-27 2007-02-26 삼성에스디아이 주식회사 Plasma display panel

Also Published As

Publication number Publication date
KR20050036044A (en) 2005-04-20

Similar Documents

Publication Publication Date Title
JP3641240B2 (en) Plasma display panel and driving method thereof
KR20020062656A (en) Ac type plasma display panel capable of high definition high brightness image display, and a method of driving the same
KR100520832B1 (en) Plasma display panel
KR100700516B1 (en) Plasma Display Panel
KR100482332B1 (en) Plasma display panel
KR100705812B1 (en) Negative sustain driving method for plasma display panel
KR100555306B1 (en) Plasma display panel
KR100469697B1 (en) Plasma Display Panel
KR100489875B1 (en) Plasma display panel
KR100505984B1 (en) Plasma display panel
KR100670297B1 (en) Plasma display panel
KR100456142B1 (en) Plasma display panel and fabricating mehtod thereof
KR100366939B1 (en) Electrodes in Plasma Display Panel
KR20030026777A (en) Plasma display panel
KR100389020B1 (en) Plasma Display Panel
KR100351465B1 (en) Plasma Display Panel and Method Of Driving The Same
KR100499081B1 (en) Plasma display panel
KR100505985B1 (en) Plasma display panel
KR100366946B1 (en) Plasma Display Panel
KR100581932B1 (en) Plasma display panel
KR100581931B1 (en) Plasma display panel
KR100697006B1 (en) Plasma Display Panel
KR100489275B1 (en) Plasma display panel
KR100421488B1 (en) Plasma Display Panel
KR100421485B1 (en) Plasma display panel and driving method thereof

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090929

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee