KR100518601B1 - 과온도 보호 회로 및 방법 - Google Patents

과온도 보호 회로 및 방법 Download PDF

Info

Publication number
KR100518601B1
KR100518601B1 KR10-2003-0082641A KR20030082641A KR100518601B1 KR 100518601 B1 KR100518601 B1 KR 100518601B1 KR 20030082641 A KR20030082641 A KR 20030082641A KR 100518601 B1 KR100518601 B1 KR 100518601B1
Authority
KR
South Korea
Prior art keywords
current
voltage
protection circuit
column
temperature
Prior art date
Application number
KR10-2003-0082641A
Other languages
English (en)
Other versions
KR20050048898A (ko
Inventor
이종행
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR10-2003-0082641A priority Critical patent/KR100518601B1/ko
Publication of KR20050048898A publication Critical patent/KR20050048898A/ko
Application granted granted Critical
Publication of KR100518601B1 publication Critical patent/KR100518601B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H5/00—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal non-electric working conditions with or without subsequent reconnection
    • H02H5/04—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal non-electric working conditions with or without subsequent reconnection responsive to abnormal temperature
    • H02H5/042—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal non-electric working conditions with or without subsequent reconnection responsive to abnormal temperature using temperature dependent resistors
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H3/00—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal electric working condition with or without subsequent reconnection ; integrated protection
    • H02H3/006—Calibration or setting of parameters
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H7/00—Emergency protective circuit arrangements specially adapted for specific types of electric machines or apparatus or for sectionalised protection of cable or line systems, and effecting automatic switching in the event of an undesired change from normal working conditions
    • H02H7/20—Emergency protective circuit arrangements specially adapted for specific types of electric machines or apparatus or for sectionalised protection of cable or line systems, and effecting automatic switching in the event of an undesired change from normal working conditions for electronic equipment
    • H02H7/205—Emergency protective circuit arrangements specially adapted for specific types of electric machines or apparatus or for sectionalised protection of cable or line systems, and effecting automatic switching in the event of an undesired change from normal working conditions for electronic equipment for controlled semi-conductors which are not included in a specific circuit arrangement

Landscapes

  • Semiconductor Integrated Circuits (AREA)
  • Amplifiers (AREA)

Abstract

트리밍을 해야 할 필요가 없고 사용자가 외부에서 가변저항을 조절하여 한계온도를 설정할 수 있으며 저전압 동작이 가능한 과온도 보호 회로 및 이 회로에서의 과온도 보호 방법이 개시된다. 상기 과온도 보호 회로는, 기준전류 생성부, 전류미러, 제1열전압 생성부, 제2열전압 생성부, 비교기를 구비하는 것을 특징으로 한다. 상기 기준전류 생성부는 외부에서 조절가능하며 온도증가에 따라 증가하는 기준전류를 생성한다. 상기 전류미러는 제1기준전압에 연결되고, 상기 기준전류를 미러링하여 제1전류 및 제2전류를 생성한다. 상기 제1열전압 생성부는 상기 전류미러와 제2기준전압에 연결되고, 상기 전류미러로부터 상기 제1전류를 수신하여 온도증가에 따라 증가하는 제1열전압을 생성한다. 상기 제2열전압 생성부는 상기 전류미러와 상기 제2기준전압에 연결되고, 상기 전류미러로부터 상기 제2전류를 수신하여 온도증가에 따라 감소하는 제2열전압을 생성한다. 상기 비교기는 상기 제1열전압과 상기 제2열전압을 비교하여 과온도 검출(thermal detect) 신호를 생성한다. 상기 기준전류는 상기 기준전류 생성부에 연결되는 외부의 가변저항의 값을 변화시켜 조절될 수 있다.

Description

과온도 보호 회로 및 방법{Thermal protection circuit and method}
본 발명은 반도체 집적회로에 관한 것으로, 특히 MOSFET 전력증폭기를 위한 과온도 보호 회로(thermal protection circuit)에 관한 것이다.
범용 MOSFET 전력증폭기는 고출력을 생성하기 위해 일정한 동작전압에서 매우 큰 전류를 구동해야 하며 또한 고효율을 얻기 위해서는 작은 온(ON) 저항을 갖는 MOSFET를 사용해야 한다. 그런데 MOSFET 전력증폭기의 동작중에 고열이 발생하면 MOSFET의 파괴가 초래될 수 있다. 또한 MOSFET 전력증폭기의 출력단이 전원전압단 또는 접지전압단과 숏트되는 경우에도 MOSFET에서 전류폭주(current runaway) 현상으로 인해 고열이 발생하고 MOSFET의 파괴가 초래될 수 있다.
따라서 고열에 의한 MOSFET의 물리적인 파괴를 방지하고자 과온도 보호 회로(thermal protection circuit)가 사용된다. 일반적으로 과온도 보호 회로는 온도에 대하여 음의 계수(negative coefficient)를 갖는 소자와 온도에 대하여 양의 계수(positive coefficient)를 갖는 소자의 특성을 이용하여 설계된다. 과온도 보호 회로에서의 과온도 보호 방식은, 공정(process) 특성에 따라 설정된 한계온도(limit temperature)에서 음의 계수를 갖는 소자로부터 출력되는 전압과 양의 계수를 갖는 소자로부터 출력되는 전압이 교차되도록 하여 이 교차점을 검출하는 방식이다.
종래의 과온도 보호 회로의 일예가 미국특허 US5,497,285에 개시되어 있으며 종래의 과온도 보호 회로의 다른 일예가 미국특허 US6,266,221에 개시되어 있다.
도 1은 미국특허 US5,497,285에 개시된 과온도 보호 회로의 회로도이다. 도 1에 도시된 종래의 과온도 보호 회로는 MOSFET들(40-46,51,52,54,55,100-107) 및 푸르브 패드들(probe pad)(60-64)을 포함하여 구성된다.
도 1에 도시된 과온도 보호 회로에서는 노드(50)의 온도계수를 0으로 설정하기 위해 푸르브 패드들(probe pad)(60-64)을 이용하여 MOSFET들(42-46)을 푸르빙(probing)한다. MOSFET(54)가 선형(linear) 조건에서 동작할 때, 온도 변화에 대하여 노드(53)의 전압, 즉 MOSFET(54)의 Vgs(게이트와 소오스간의 전압)과 MOSFET(54)의 Vth(문턱전압)을 비교하여 그 비교결과에 따라 MOSFET(54)의 Ids(전류)를 온 또는 오프함으로써 셧다운(Shutdown) 동작을 한다.
그런데 도 1에 도시된 회로의 단점은, 첫째 노드(50)의 온도계수를 0으로 하기 위해 푸르부 패드들(60-64)을 이용하여 트리밍(trimming)해야 한다는 점이고 둘째 셧다운 온도(shutdown temperature), 즉 한계온도(limit temperature)가 노드(53)의 전압과 MOSFET(54)의 Vth(문턱전압)에 의해 고정 설정된다는 점이다.
도 2는 미국특허 US6,266,221에 개시된 과온도 보호 회로의 회로도이다. 도 2에 도시된 과온도 보호 회로는 열 램프 발생기(thermal ramp generator)(5), 미분기(differentiator)(15), 비교기(comparator)(20), 및 바이폴라 트랜지스터들(8,18)을 구비한다. 열 램프 발생기(5)는 다이오드들(6,7) 및 바이폴라 트랜지스터들(9,10)을 포함하여 구성된다. 미분기(15)는 연산증폭기(16) 및 저항들(R1-R4)을 포함하여 구성된다. 비교기(20)는 연산증폭기(17)를 포함하여 구성된다.
도 2에 도시된 과온도 보호 회로는 열 램프 발생기(5) 내의 1개의 다이오드(6)의 접합(juntion) 전압(VT1)의 온도특성과 직렬로 연결된 다수개의 다이오드들(7)의 접합전압(VT2)의 온도특성이 다르다는 점을 이용한다. 다시말해 접합 전압(VT1)의 기울기(온도변화에 대한 VT1의 변화)와 접합전압(VT2)의 기울기(온도변화에 대한 VT2의 변화)가 다른 점을 이용한다.
접합 전압(VT1)과 접합 전압(VT2)는 미분기(15)로 입력되고 미분기(15)에 의해 두 전압 간의 차이전압(Vdif)이 구해진다. 이 차이전압(Vdif)은 비교기(20)로 입력되고 비교기(20)에 의해 기준전압(Vref)과 차이전압(Vdif)이 비교되어 과온도 검출(thermal detect) 신호(Vterm)가 발생된다.
그런데 도 2에 도시된 회로의 단점은 다이오드들이 직렬로 연결됨으로 인해 동작 전원전압의 마진이 부족하여 저전압 동작에 한계가 있다는 점이다.
따라서 본 발명이 이루고자하는 기술적 과제는, 트리밍을 해야 할 필요가 없고 사용자가 외부에서 가변저항을 조절하여 한계온도를 설정할 수 있으며 저전압 동작이 가능한 과온도 보호 회로를 제공하는 데 있다.
본 발명이 이루고자하는 다른 기술적 과제는, 상기 과온도 보호 회로에서의 과온도 보호 방법을 제공하는 데 있다.
상기 기술적 과제를 달성하기 위한 본 발명에 따른 과온도 보호 회로는, 기준전류 생성부, 전류미러, 제1열전압 생성부, 제2열전압 생성부, 비교기를 구비하는 것을 특징으로 한다.
상기 기준전류 생성부는 외부에서 조절가능하며 온도증가에 따라 증가하는 기준전류를 생성한다. 상기 전류미러는 제1기준전압에 연결되고, 상기 기준전류를 미러링하여 제1전류 및 제2전류를 생성한다. 상기 제1열전압 생성부는 상기 전류미러와 제2기준전압에 연결되고, 상기 전류미러로부터 상기 제1전류를 수신하여 온도증가에 따라 증가하는 제1열전압을 생성한다. 상기 제2열전압 생성부는 상기 전류미러와 상기 제2기준전압에 연결되고, 상기 전류미러로부터 상기 제2전류를 수신하여 온도증가에 따라 감소하는 제2열전압을 생성한다. 상기 비교기는 상기 제1열전압과 상기 제2열전압을 비교하여 과온도 검출(thermal detect) 신호를 생성한다. 상기 기준전류는 상기 기준전류 생성부에 연결되는 외부의 가변저항의 값을 변화시켜 조절될 수 있다.
바람직한 일실시예에 따르면, 상기 기준전류 생성부는, 상기 전류미러에 일단이 연결되고 상기 가변저항에 타단이 연결되며 게이트에는 온도변화에 무관하게 일정한 전압이 인가되는 모스 트랜지스터를 구비한다.
바람직한 일실시예에 따르면 상기 전류미러는, 상기 제1기준전압에 일단이 연결되고 상기 기준전류 생성부에 타단이 연결되며 상기 타단으로부터 상기 기준전류가 흐르는 제1모스 트랜지스터, 상기 제1기준전압에 일단이 연결되고 상기 제1열전압 생성부에 타단이 연결되며 상기 타단으로부터 상기 제1전류가 흐르는 제2모스 트랜지스터, 및 상기 제1기준전압에 일단이 연결되고 상기 제2열전압 생성부에 타단이 연결되며 상기 타단으로부터 상기 제2전류가 흐르는 제3모스 트랜지스터를 구비한다.
바람직한 일실시예에 따르면 상기 제1열전압 생성부는, 상기 제1전류가 입력되는 입력노드와 상기 제2기준전압 사이에 직렬연결되는 제1모스 트랜지스터 및 제2모스 트랜지스터를 구비하고, 상기 제1 및 제2모스 트랜지스터들의 게이트들에는 상기 입력노드가 공통 연결되고 상기 제1 및 제2모스 트랜지스터들 간의 접속노드로부터 상기 제1열전압이 출력된다.
바람직한 일실시예에 따르면 상기 제2열전압 생성부는, 상기 제2전류가 입력되는 입력노드에 에미터가 연결되고 베이스와 콜렉터가 상기 제2기준전압에 공통 연결되는 바이폴라 트랜지스터를 구비한다.
상기 다른 기술적 과제를 달성하기 위한 본 발명에 따른 과온도 보호 방법은, 온도증가에 따라 증가하는 기준전류를 생성하는 단계, 상기 기준전류를 미러링하여 제1전류 및 제2전류를 생성하는 단계, 상기 제1전류를 수신하여 온도증가에 따라 증가하는 제1열전압을 생성하는 단계, 상기 제2전류를 수신하여 온도증가에 따라 감소하는 제2열전압을 생성하는 단계, 및 상기 제1열전압과 상기 제2열전압을 비교하여 과온도 검출(thermal detect) 신호를 생성하는 단계를 구비하는 것을 특징으로 한다.
상기 본 발명에 따른 과온도 보호 방법은 외부의 가변저항의 값을 변화시켜 상기 기준전류를 조절하는 단계를 더 구비한다.
본 발명과 본 발명의 동작 상의 잇점 및 본 발명의 실시에 의하여 달성되는 목적을 충분히 이해하기 위해서는 본 발명의 바람직한 실시예를 예시하는 첨부 도면 및 첨부 도면에 기재된 내용을 참조하여야만 한다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 설명함으로써, 본 발명을 상세히 설명한다. 각 도면에 제시된 동일한 참조부호는 동일한 부재를 나타낸다.
도 3은 본 발명의 일실시예에 따른 과온도 보호 회로를 나타내는 회로도이다.
도 3을 참조하면, 본 발명의 일실시예에 따른 과온도 보호 회로는, 기준전류 생성부(31), 전류미러(33), 제1열전압(thermal voltage) 생성부(35), 제2열전압 생성부(37), 및 비교기(39)를 구비한다.
기준전류 생성부(31)는 외부에서 조절가능하며 온도증가에 따라 증가하는 기준전류(Iref)를 생성한다. 기준전류 생성부(31)는 전류미러(33)에 드레인이 연결되고 외부의 가변저항(Rv)에 소오스가 연결되며 게이트에는 온도변화에 무관하게 일정한 전압(Va)이 인가되는 엔모스 트랜지스터(MN5)로 구성된다. 기준전류(Iref)는 외부의 가변저항(Rv)의 값을 변화시켜 조절될 수 있다.
전류미러(33)는 제1기준전압, 즉 전원전압(VDD)에 연결되고, 기준전류(Iref)를 미러링하여 제1전류(I1) 및 제2전류(I2)를 생성한다. 전류미러(33)는 제1 내지 제3피모스 트랜지스터(PM4,PM5,PM6)를 포함하여 구성된다. 제1피모스 트랜지스터(PM4)는 전원전압(VDD)에 소오스가 연결되고 기준전류 생성부(31)에 드레인과 게이트가 공통 연결되며 드레인에 기준전류(Iref)가 흐른다. 제2피모스 트랜지스터(PM5)는 전원전압(VDD)에 소오스가 연결되고 제1열전압 생성부(35)에 드레인이 연결되고 게이트가 제1피모스 트랜지스터(PM4)의 게이트에 연결된다. 제3피모스 트랜지스터(PM6)는 전원전압(VDD)에 소오스가 연결되고 제2열전압 생성부(37)에 드레인이 연결되며 게이트가 제1피모스 트랜지스터(PM4)의 게이트에 연결된다.
이에 따라 제2피모스 트랜지스터(PM5)의 드레인에 기준전류(Iref)에 비례하는 제1전류(I1)가 흐르고 제3피모스 트랜지스터(PM6)의 드레인에 기준전류(Iref)에 비례하는 제2전류(I2)가 흐른다.
제1열전압 생성부(35)는 전류미러(33)와 제2기준전압, 즉 접지전압(GND)에 연결되고, 전류미러(33)로부터 제1전류(I1)를 수신하여 온도증가에 따라 증가하는 제1열전압(Vn1)을 생성한다. 제1열전압 생성부(35)는 제1전류(I1)가 입력되는 입력노드와 접지전압(GND) 사이에 직렬연결되는 제1엔모스 트랜지스터(MN6) 및 제2엔모스 트랜지스터(MN7)를 포함하여 구성된다. 제1 및 제2엔모스 트랜지스터들(MN6,MN7)의 게이트들에는 제1전류(I1)가 입력되는 상기 입력노드가 공통 연결되고 제1 및 제2엔모스 트랜지스터들(MN6,MN7) 간의 접속노드로부터 제1열전압(Vn1)이 출력된다.
제2열전압 생성부(37)는 전류미러(33)와 접지전압(GND)에 연결되고, 전류미러(33)로부터 제2전류(I2)를 수신하여 온도증가에 따라 감소하는 제2열전압(Vn2)을 생성한다. 제2열전압 생성부(37)는 제2전류(I2)가 입력되는 입력노드에 에미터가 연결되고 베이스와 콜렉터가 접지전압(GND)에 공통 연결되는 바이폴라 트랜지스터(Q1)로 구성된다.
비교기(39)는 제1열전압(Vn1)과 제2열전압(Vn2)을 비교하여 과온도 검출(thermal detect) 신호(DETECT)를 생성한다. 비교기(39)는 연산증폭기로 구성된다.
이하 상기 본 발명에 따른 과온도 보호 회로의 동작 및 과온도 보호 방법이 좀더 설명된다. 본 발명에 따른 과온도 보호 회로는 온도에 대하여 양의 계수(positive coefficient)를 갖는 제1열전압 생성부(35)의 특성과 온도에 대하여 음의 계수(negative coefficient)를 갖는 제2열전압 생성부(37)의 특성을 이용한다. 즉 본 발명에 따른 과온도 보호 회로는, 도 4에 도시된 바와 같이 공정(process) 특성에 따라 설정된 한계온도(limit temperature)(Tlimit)에서 제1열전압 생성부(35)의 출력전압인 온도증가에 따라 증가하는 제1열전압(Vn1)과 제2열전압 생성부(37)의 출력전압인 온도증가에 따라 감소하는 제2열전압(Vn2)이 교차되도록 하여 이 교차점을 검출한다.
기준전류(Iref)는 아래의 수학식 1로 표현된다.
Iref = [Va-(Vgs-Vth)]/Rv
수학식 1에서 Va는 기준전류 생성부(31)의 엔모스 트랜지스터(MN5)의 게이트 전압을 나타내며 온도변화에 무관하게 일정한 전압이다. Vgs는 엔모스 트랜지스터(MN5)의 게이트와 소오스 간의 전압을 나타내고 Vth는 엔모스 트랜지스터(MN5)의 문턱전압을 나타낸다. Rv는 엔모스 트랜지스터(MN5)의 소오스에 연결되는 외부의 가변저항을 나타낸다. 수학식 1에서 알 수 있듯이 기준전류(Iref)는 외부의 가변저항(Rv)의 값을 변화시켜 조절될 수 있다.
제1전류(I1) 및 제2전류(I2)는 기준전류(Iref)에 비례하는 전류이며 전류미러(33)의 제1 내지 제3피모스 트랜지스터(PM4,PM5,PM6)의 크기가 동일할 경우에는 제1전류(I1) 및 제2전류(I2)는 기준전류(Iref)와 동일해 진다. 엔모스 트랜지스터(MN5)의 문턱전압(Vth)은 온도 증가에 따라 감소하고 따라서 기준전류(Iref)는 온도 증가에 따라 증가하고 또한 제1전류(I1) 및 제2전류(I2)도 온도 증가에 따라 증가한다. 제1전류(I1)가 온도 증가에 따라 증가하면 제1열전압(Vn1)은 증가하고 반면에 제2전류(I2)가 온도 증가에 따라 증가하면 제2열전압(Vn1)은 미소하게 로그 스케일(log scale)로 증가된다.
제1열전압(Vn1)은 제1전류(I1)에 의해 바이어스(bias)되고, 제1열전압 생성부(35)내의 제2엔모스 트랜지스터(MN7)은 드레인과 소오스간의 전압(Vds)이 게이트와 소오스간의 전압(Vgs)으로부터 문턱전압(Vth)을 뺀 값(Vgs-Vth) 보다 작으므로 선형(linear) 영역에서 동작한다. 따라서 제2엔모스 트랜지스터(MN7)를 통해 흐르는 전류(Ids)는 다음 수학식 2로 표현된다.
Ids = K*(W/L)*[(Vgs-Vth)*Vds-0.5*Vds²]
≒ K*(W/L)*(Vgs-Vth)*Vds
수학식 2로부터 Vds 즉 제1열전압(Vn1)은 다음 수학식 3으로 표현된다.
Vn1 = Vds ≒ I1*L/(W*[K*(Vgs-Vth)])
수학식 2와 수학식 3에서 W는 MN7의 채널 폭(channel width)을 나타내고 L은 MN7의 채널 길이(channel length)를 나타낸다. Vgs는 MN7의 게이트와 소오스 간의 전압을 나타내고 Vth는 MN7의 문턱전압을 나타내고 Vds는 MN7의 드레인과 소오스 간의 전압을 나타낸다. K는 MN7의 디바이스 콘덕턴스(device transconductance)를 나타낸다. I1은 Ids와 동일하다.
한편 제1열전압 생성부(35)내의 제1엔모스 트랜지스터(MN6)의 게이트와 소오스간의 전압(Vgs)는 다음 수학식 4로 표현된다.
Vgs = Vth + √[Ids*W/(L*K)]
수학식 4에서 W는 MN6의 채널 폭(channel width)을 나타내고 L은 MN6의 채널 길이(channel length)를 나타낸다. Vth는 MN6의 문턱전압을 나타내고 K는 MN6의 디바이스 콘덕턴스(device transconductance)를 나타낸다. Ids는 I1과 동일하다. 수학식 4에서 알 수 있듯이 MN6의 Vgs는, Ids가 적을 때에는 Vth에 의해 결정되고 Ids가 많을 때에는 K에 의해 결정된다. 본 발명에서는 Ids가 많이 흐르도록 설계된다.
이때 K는 온도에 대하여 음의 계수(negative coefficient)를 갖고 (-Vth)는 온도에 대하여 양의 계수(positive coefficient)를 갖는다. 즉 K는 온도증가에 따라 감소하고 (-Vth)는 온도증가에 따라 증가한다. 따라서 수학식 3의 Vn1은 온도에 대하여 양의 계수(positive coefficient)를 갖는다. 즉 Vn1은 도 4에 도시된 바와 같이 온도증가에 따라 증가한다.
제2열전압(Vn2)은 다음 수학식 5로 표현된다.
Vn2 = Vt*ln(I2/Ico)
수학식 5에서 Vt는 제2열전압 생성부(37)내의 바이폴라 트랜지스터(Q1)의 문턱전압을 나타내고 Ico는 바이폴라 트랜지스터(Q1)의 콜렉터 전류를 나타낸다. Vn2는 바이폴라 트랜지스터(Q1)의 에미터와 베이스 간의 접합전위에 해당하며 온도에 대하여 음의 계수(negative coefficient)를 갖는다. 즉 Vn2는 도 4에 도시된 바와 같이 온도증가에 따라 감소한다.
Vn1과 Vn2는 비교기(39)에 입력되고 비교기(39)에 의해 서로 비교되어 과온도 검출(thermal detect) 신호(DETECT)가 생성된다. 즉 도 4에 도시된 바와 같이 설정된 한계온도(Tlimit) 점에서 Vn1과 Vn2는 교차하게 되고 Vn1이 Vn2보다 커지면 과온도 검출 신호(DETECT)는 논리"하이"에서 논리"로우"로 변한다. 과온도 검출 신호(DETECT)가 논리"로우"가 되면 한계온도(Tlimit) 이상의 과온도가 검출된 것으로 간주된다.
한편 한계온도(Tlimit)는 상술한 바와 같이 외부의 가변저항(Rv)을 변화시켜 기준전류(Iref), 제1전류(I1) 및 제2전류(I2)를 변화시킴으로써 Vn1의 DC 전압을 이동시켜 가변설정될 수 있다.
이상 도면과 명세서에서 최적 실시예들이 개시되었다. 여기서 특정한 용어들이 사용되었으나, 이는 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.
상술한 바와 같이 본 발명에 따른 과온도 보호 회로 및 방법은 트리밍을 해야 할 필요가 없고 사용자가 외부에서 가변저항을 조절하여 한계온도를 설정할 수 있으며 또한 저전압 동작이 가능한 장점을 갖는다.
본 발명의 상세한 설명에서 인용되는 도면을 보다 충분히 이해하기 위하여 각 도면의 간단한 설명이 제공된다.
도 1은 종래의 과온도 보호 회로의 회로도이다.
도 2는 다른 종래의 과온도 보호 회로의 회로도이다.
도 3은 본 발명의 일실시예에 따른 과온도 보호 회로를 나타내는 회로도이다.
도 4는 도 3의 회로에서 제1열전압(Vn1) 및 제2열전압(Vn2)의 온도 특성을 나타내는 도면이다.

Claims (14)

  1. 외부에서 조절가능하며 온도증가에 따라 증가하는 기준전류를 생성하는 기준전류 생성부;
    제1기준전압에 연결되고, 상기 기준전류를 미러링하여 제1전류 및 제2전류를 생성하는 전류미러;
    상기 전류미러와 제2기준전압에 연결되고, 상기 전류미러로부터 상기 제1전류를 수신하여 온도증가에 따라 증가하는 제1열전압을 생성하는 제1열전압 생성부;
    상기 전류미러와 상기 제2기준전압에 연결되고, 상기 전류미러로부터 상기 제2전류를 수신하여 온도증가에 따라 감소하는 제2열전압을 생성하는 제2열전압 생성부; 및
    상기 제1열전압과 상기 제2열전압을 비교하여 과온도 검출(thermal detect) 신호를 생성하는 비교기를 구비하는 것을 특징으로 하는 과온도 보호 회로.
  2. 제1항에 있어서, 상기 기준전류는 상기 기준전류 생성부에 연결되는 외부의 가변저항의 값을 변화시켜 조절되는 것을 특징으로 하는 과온도 보호 회로.
  3. 제2항에 있어서, 상기 기준전류 생성부는,
    상기 전류미러에 일단이 연결되고 상기 가변저항에 타단이 연결되며 게이트에는 온도변화에 무관하게 일정한 전압이 인가되는 모스 트랜지스터를 구비하는 것을 특징으로 하는 과온도 보호 회로.
  4. 제1항에 있어서, 상기 전류미러는,
    상기 제1기준전압에 일단이 연결되고 상기 기준전류 생성부에 타단이 연결되며 상기 타단으로부터 상기 기준전류가 흐르는 제1모스 트랜지스터;
    상기 제1기준전압에 일단이 연결되고 상기 제1열전압 생성부에 타단이 연결되며 상기 타단으로부터 상기 제1전류가 흐르는 제2모스 트랜지스터; 및
    상기 제1기준전압에 일단이 연결되고 상기 제2열전압 생성부에 타단이 연결되며 상기 타단으로부터 상기 제2전류가 흐르는 제3모스 트랜지스터를 구비하는 것을 특징으로 하는 과온도 보호 회로.
  5. 제4항에 있어서, 상기 제1 내지 제3모스 트랜지스터는 피모스 트랜지스터인 것을 특징으로 하는 과온도 보호 회로.
  6. 제4항에 있어서, 상기 제1기준전압은 전원전압인 것을 특징으로 하는 과온도 보호 회로.
  7. 제1항에 있어서, 상기 제1열전압 생성부는,
    상기 제1전류가 입력되는 입력노드와 상기 제2기준전압 사이에 직렬연결되는 제1모스 트랜지스터 및 제2모스 트랜지스터를 구비하고,
    상기 제1 및 제2모스 트랜지스터들의 게이트들에는 상기 입력노드가 공통 연결되고 상기 제1 및 제2모스 트랜지스터들 간의 접속노드로부터 상기 제1열전압이 출력되는 것을 특징으로 하는 과온도 보호 회로.
  8. 제7항에 있어서, 상기 제1 및 제2모스 트랜지스터는 엔모스 트랜지스터인 것을 특징으로 하는 과온도 보호 회로.
  9. 제7항에 있어서, 상기 제2기준전압은 접지전압인 것을 특징으로 하는 과온도 보호 회로.
  10. 제1항에 있어서, 상기 제2열전압 생성부는,
    상기 제2전류가 입력되는 입력노드에 에미터가 연결되고 베이스와 콜렉터가 상기 제2기준전압에 공통 연결되는 바이폴라 트랜지스터를 구비하는 것을 특징으로 하는 과온도 보호 회로.
  11. 제10항에 있어서, 상기 제2기준전압은 접지전압인 것을 특징으로 하는 과온도 보호 회로.
  12. 제1항에 있어서, 상기 비교기는 연산증폭기인 것을 특징으로 하는 과온도 보호 회로.
  13. 온도증가에 따라 증가하는 기준전류를 생성하는 단계;
    상기 기준전류를 미러링하여 제1전류 및 제2전류를 생성하는 단계;
    상기 제1전류를 수신하여 온도증가에 따라 증가하는 제1열전압을 생성하는 단계;
    상기 제2전류를 수신하여 온도증가에 따라 감소하는 제2열전압을 생성하는 단계; 및
    상기 제1열전압과 상기 제2열전압을 비교하여 과온도 검출(thermal detect) 신호를 생성하는 단계를 구비하는 것을 특징으로 하는 과온도 보호 방법.
  14. 제13항에 있어서,
    외부의 가변저항의 값을 변화시켜 상기 기준전류를 조절하는 단계를 더 구비하는 것을 특징으로 하는 과온도 보호 방법.
KR10-2003-0082641A 2003-11-20 2003-11-20 과온도 보호 회로 및 방법 KR100518601B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2003-0082641A KR100518601B1 (ko) 2003-11-20 2003-11-20 과온도 보호 회로 및 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2003-0082641A KR100518601B1 (ko) 2003-11-20 2003-11-20 과온도 보호 회로 및 방법

Publications (2)

Publication Number Publication Date
KR20050048898A KR20050048898A (ko) 2005-05-25
KR100518601B1 true KR100518601B1 (ko) 2005-10-04

Family

ID=37247506

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2003-0082641A KR100518601B1 (ko) 2003-11-20 2003-11-20 과온도 보호 회로 및 방법

Country Status (1)

Country Link
KR (1) KR100518601B1 (ko)

Also Published As

Publication number Publication date
KR20050048898A (ko) 2005-05-25

Similar Documents

Publication Publication Date Title
JP7488438B2 (ja) トランジスタ電力スイッチのための電流感知及び制御
US6479975B1 (en) MOS current sense circuit
US5039878A (en) Temperature sensing circuit
US5245523A (en) Power delivery circuit with current detection
JP2760594B2 (ja) 温度閾値検知回路
US6384586B1 (en) Regulated low-voltage generation circuit
US5739712A (en) Power amplifying circuit having an over-current protective function
JP4012472B2 (ja) 電界効果トランジスタ内の電流を並列検知する回路
US8319560B2 (en) Switched active bias control and power-on sequencing circuit for an amplifier
US7902912B2 (en) Bias current generator
US6661713B1 (en) Bandgap reference circuit
KR0136121B1 (ko) 과열 검출 회로
US6630859B1 (en) Low voltage supply band gap circuit at low power process
US7723975B2 (en) Current detecting circuit
US20180074532A1 (en) Reference voltage generator
US7642840B2 (en) Reference voltage generator circuit
US7629785B1 (en) Circuit and method supporting a one-volt bandgap architecture
JP4658699B2 (ja) 最大電圧検出回路及び最小電圧検出回路
US7368784B2 (en) Thermal protection device for an integrated power MOS
KR100518601B1 (ko) 과온도 보호 회로 및 방법
KR20000075637A (ko) 전류 리미터 회로
JP6666716B2 (ja) 温度検出回路及びそれを用いた回路装置
JP2003177828A (ja) 定電流回路
JP3680513B2 (ja) 電流検出回路
KR0153049B1 (ko) 정전류회로

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080904

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee