KR100518435B1 - 다중 주파수 디지털 트랜시버의 주파수별 송신 출력 제어장치 - Google Patents

다중 주파수 디지털 트랜시버의 주파수별 송신 출력 제어장치 Download PDF

Info

Publication number
KR100518435B1
KR100518435B1 KR10-2002-0078598A KR20020078598A KR100518435B1 KR 100518435 B1 KR100518435 B1 KR 100518435B1 KR 20020078598 A KR20020078598 A KR 20020078598A KR 100518435 B1 KR100518435 B1 KR 100518435B1
Authority
KR
South Korea
Prior art keywords
frequency
digital
value
power
board
Prior art date
Application number
KR10-2002-0078598A
Other languages
English (en)
Other versions
KR20040051654A (ko
Inventor
강형창
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR10-2002-0078598A priority Critical patent/KR100518435B1/ko
Publication of KR20040051654A publication Critical patent/KR20040051654A/ko
Application granted granted Critical
Publication of KR100518435B1 publication Critical patent/KR100518435B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04W—WIRELESS COMMUNICATION NETWORKS
    • H04W52/00—Power management, e.g. TPC [Transmission Power Control], power saving or power classes
    • H04W52/04—TPC
    • H04W52/38—TPC being performed in particular situations
    • H04W52/42—TPC being performed in particular situations in systems with time, space, frequency or polarisation diversity
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B7/00—Radio transmission systems, i.e. using radiation field
    • H04B7/02—Diversity systems; Multi-antenna system, i.e. transmission or reception using multiple antennas
    • H04B7/04—Diversity systems; Multi-antenna system, i.e. transmission or reception using multiple antennas using two or more spaced independent antennas
    • H04B7/0491—Diversity systems; Multi-antenna system, i.e. transmission or reception using multiple antennas using two or more spaced independent antennas using two or more sectors, i.e. sector diversity
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04W—WIRELESS COMMUNICATION NETWORKS
    • H04W52/00—Power management, e.g. TPC [Transmission Power Control], power saving or power classes
    • H04W52/04—TPC
    • H04W52/30—TPC using constraints in the total amount of available transmission power
    • H04W52/34—TPC management, i.e. sharing limited amount of power among users or channels or data types, e.g. cell loading
    • H04W52/346—TPC management, i.e. sharing limited amount of power among users or channels or data types, e.g. cell loading distributing total power among users or channels
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04W—WIRELESS COMMUNICATION NETWORKS
    • H04W88/00—Devices specially adapted for wireless communication networks, e.g. terminals, base stations or access point devices
    • H04W88/08—Access point devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Transmitters (AREA)

Abstract

본 발명은 다중 디지털 트랜시버에 있어서, 특히 주파수별 감쇠기 값, 현재의 온도, 현재 호 접속자 수를 이용하여 적응적으로 송신 출력을 제어할 수 있도록 한 것이다.
본 발명에 따른 다중 주파수 디지털 트랜시버의 주파수별 송신 출력 제어 장치는, 송신 채널 데이터 및 현재 호 접속자 수 정보를 전달하는 제어 보드와; 상기 제어보드로부터 채널 데이터 및 주파수별 호 접속자 수를 포함하는 제어신호를 수신하여 섹터별 주파수를 상향 변조하여 송출하고 루프백되는 주파수별 감쇠기 값을 검출하는 파워 모니터링부를 구비한 섹터별 디지털 트랜시버 보드와; 상기 디지털 트랜시버 보드로부터 전달되는 송신 신호를 고전력 증폭하는 고전력 증폭부와; 상기 고전력 증폭부에 의해 증폭된 송신 출력을 루프백하여 상기 디지털 트랜시버 보드로 전달하는 커플러를 포함하는 것을 특징으로 한다.

Description

다중 주파수 디지털 트랜시버의 주파수별 송신 출력 제어 장치{Control appatatus for transmit output each frequency assignments of multi-FA digital transceiver}
본 발명은 다중 주파수 디지털 트랜시버에 있어서, 특히 주파수별로 송신 출력을 제어할 수 있도록 한 다중 주파수 디지털 트랜시버의 주파수별 송신 출력 제어 장치에 관한 것이다.
도 1은 종래 일 채널 트랜시버의 송신 출력 제어 장치를 나타낸 구성도이다.
도 1을 참조하면, 송신 채널 데이터를 수신하는 제어 보드(110)와, 다수개가 구성되어 보드당 하나의 주파수를 송신하는 다수개의 트랜시버 보드(120)와, 선형 증폭부(Liner Power Amp)(130), 선형 증폭된 송신 신호를 밴드패스 필터링시켜 안테나(150)로 송출하는 프런트 엔드(Front-end)(140)와 상기 프런트 엔드(140)로부터 송출되는 신호를 커플링시켜 추출하는 커플러(160)와, 상기 추출된 송신 신호의 전력을 주파수/섹터별로 감지하여 상기 제어보드(110)로 제어신호를 전달하는 다수개의 파워 모니터링 보드(170)로 구성된다.
상기와 같은 종래 기지국 송신 출력 제어 장치에 대하여 첨부된 도면을 참조하여 설명하면 다음과 같다.
도 1을 참조하면, 제어보드(110)는 송신 채널 데이터를 수신하여 다수개의 트랜시버 보드(120) 각각에 주파수별로 전달하며, 다수개의 트랜시버 보드(120)는 주파수별로 송신 신호로 상향 변조하여 송신한다. 선형 증폭부(130)는 상기 트랜시버 보드(120)에서 출력되는 변조된 신호를 선형 증폭하여 프런트 엔드(140)로 전달하며, 프런트 엔드(140)는 상기 증폭된 변조된 신호를 대역 필터링하여 안테나(150)로 송출하게 된다.
이때, 커플러(160)는 상기 프런트 엔드(140)의 송신 출력을 루프백하여 주파수별로 커플링된 송신 출력을 파워 모니터링 보드(170)에 전달하고, 파워 모니터링 보드(170)는 커플러(160)로부터 입력된 송신 출력을 디지털 값으로 변환하고 제곱을 취하여 전력 레벨로 변환한다. 그리고 상기 주파수 값과 내부의 룩업 테이블을 참조하여 각 온도별 레퍼런스 레벨로 변환하여 상위 제어보드(110)에 보고하고, 제어보드(110)는 상기 트랜시버의 감쇠기 값으로 활용하여, 기지국 송신 출력 제어를 수행하게 된다.
즉, 2FA/3Sector를 기준으로 하는 기존의 시스템은 별도의 모니터링 보드(170)가 시스템에 실장되어 기지국 출력을 입력받는다. 이때 아날로그 신호를 파워 모니터링 보드(170)에서 디지털 신호로 변환하여 이를 전력 레벨로 변환하기 위해 제곱을 하여 전력 레벨을 구하고, 상기 전력 레벨을 기 설정된 각 온도별 기준 레벨로 변환하여 상위 제어보드(110)로 보고하게 된다. 이를 통해 트랜시버의 감쇠기의 값을 조정하게 된다.
그러나, 종래에는 기지국 송신 출력을 검출하기 위해 주파수별 신호를 프런트 엔드 즉, 밴드패스필터 다음 단에서 혼합(MUX)된 신호를 루프백하여 추출하였으며, 또 모니터링 만을 위한 보드를 별도로 구비하여 루프백된 송신 전력 값을 계산하게 되었다. 또한 트랜시버 보드 1장당 1FA(Frequency Assignment)만을 수용하여 시스템 전체적으로 2FA 일 경우 2장이 필요하게 된다.
또한 전력 제어를 위한 인자가 온도와 송신 출력으로서, 기지국 송신 출력을 제어하기 위한 인자로는 불충분하다.
본 발명은 상기한 문제를 해결하기 위해 안출된 것으로서, 디지털 트랜시버 보드 내에 파워 모니터링부를 구비하여, 각 트랜시버 보드 당 두 개 이상의 주파수를 수용하는 한편, 주파수별 감쇠기 값을 조정할 수 있도록 한 다중 주파수 디지털 트랜시버의 주파수별 송신 출력 제어 장치를 제공함에 그 목적이 있다.
다른 특징은 고 전력 증폭부의 후단으로부터 신호가 혼합되기 전의 신호를 루프백 받아서, 주파수별 감쇠기 값과, 온도 센서의 현재 온도 값, 현재 호 접속자 수를 이용하여 주파수별 감쇠 값을 상위 제어보드로 전달함으로써, 송신 전력을 조정할 수 있도록 한 다중 주파수 디지털 트랜시버의 주파수별 송신 출력 제어 장치를 제공함에 그 목적이 있다.
상기한 목적 달성을 위한 본 발명에 따른 다중 주파수 디지털 트랜시버의 주파수별 송신 출력 제어 장치는,
송신 채널 데이터의 송신 경로 상에 하나 이상의 주파수를 수용하고 각 주파수별 송신 출력을 제어하는 인자로 송신 출력의 주파수별 파워 값, 현재의 온도, 현재 호 접속자 수를 이용하여 송신 전력의 감쇠 정도를 조절하기 위한 감쇠기 값을 상위 제어보드에 전달하는 섹터별 디지털 트랜시버 보드를 포함하는 것을 특징으로 한다.
바람직하게, 상기 섹터별 디지털 트랜시버 보드는 상기 송신 출력을 고 전력 증폭하는 고 전력 증폭기의 후단에서 루프백받아, 송신 출력의 주파수별 파워 값을 검출하는 파워 모니터링부를 포함하는 것을 특징으로 한다.
그리고, 본 발명 실시 예에 따른 다중 주파수 디지털 트랜시버의 주파수별 송신 출력 제어 장치는,
송신 채널 데이터 및 현재 호 접속자 수 정보를 전달하는 제어 보드와; 상기 제어보드로부터 채널 데이터 및 주파수별 호 접속자 수를 포함하는 제어신호를 수신하여 섹터별 주파수를 상향 변조하여 송출하고 루프백되는 주파수별 감쇠기 값을 검출하는 파워 모니터링부를 구비한 섹터별 디지털 트랜시버 보드와; 상기 디지털 트랜시버 보드로부터 전달되는 송신 신호를 고전력 증폭하는 고전력 증폭부와; 상기 고전력 증폭부에 의해 증폭된 송신 출력을 루프백하여 상기 디지털 트랜시버 보드로 전달하는 커플러를 포함하는 것을 특징으로 한다.
바람직하게, 상기 디지털 트랜시버 보드는 제어보드로부터 채널 데이터 및 제어 신호를 수신하는 링크부와; 링크부에 수신된 채널 데이터의 디지털 신호를 결합 및 평균 레벨로 만드는 디지털신호결합/CFR부와; 전체 신호의 왜곡에 대해 보상하기 위한 전치 왜곡부와; 주파수를 상향 변환하는 주파수 상향 변환부와; 커플러로부터 루프백되는 주파수를 하향 변환하는 주파수 하향 변환부와; 상기 주파수 하향 변환부의 출력을 디지털 신호로 변환하여 상기 전치 왜곡부에 전달하는 제 1아날로그/디지털 변환부와; 상기 제 1아날로그/디지털 변환부의 출력에 따라 상기 전치 왜곡부의 송신 출력 왜곡을 조절하는 디지털 신호 프로세서와; 주파수별 파워 값을 검출하는 파워 모니터링부와; 호 접속자 수와 주파수별 파워 값, 현재 온도 값을 이용하여 파워 제어를 위한 감쇠기 값을 상기 제어보드로 출력하는 호스트 CPU를 포함하는 것을 특징으로 한다.
바람직하게, 상기 파워 모니터링부는 시분할된 주파수별 로컬 주파수를 주파수 하향 변환부로 출력하는 PLL부와; 상기 주파수 하향 변환부에 의해 변환된 중간 주파수를 디지털 값으로 변환하는 제 2아날로그/디지털 변환부와; 상기 디지털 변환된 값과 매칭되는 주파수별 파워 값을 상기 호스트 CPU에 출력하는 FPGA 모듈을 포함하는 것을 특징으로 한다.
이하 첨부된 도면을 참조하여 설명하면 다음과 같다.
도 2는 본 발명 실시 예에 따른 다중 주파수 트랜시버의 주파수별 송신 출력 제어 장치의 구성도이다.
도 2를 참조하면, 송신 채널 데이터 및 현재 호 접속자 수를 입력받아 채널 데이터 및 제어신호를 출력하는 제어 보드(210)와; 상기 제어보드로부터 채널 데이터와 제어신호를 수신하여 섹터별 주파수를 상향 변조하여 송출하고 루프백되는 주파수별 송신 출력을 검출하는 파워 모니터링부(270)를 구비한 디지털 트랜시버 보드(220)와; 상기 디지털 트랜시버 보드(220)로부터 전달되는 송신 신호를 고 전력 증폭하는 고전력 증폭부(230)와; 상기 고전력 증폭된 신호를 밴드패스 필터링하여 안테나(250)로 송출하는 프런트 엔드(240)와; 상기 고전력 증폭부(230)의 송신 출력을 루프백하여 상기 디지털 트랜시버 보드(220)로 전달하는 커플러(260)를 포함하는 것을 특징으로 한다.
그리고, 상기 디지털 트랜시버 보드(260)는 도 3에 도시된 바와 같이, 채널 데이터 및 제어 신호를 수신하는 링크부(221)와, 채널 데이터를 입력받아 디지털 신호의 결합 및 평균 레벨로 만드는 디지털신호결합/CFR부(222)와, 전체 신호의 왜곡을 보상하기 위한 전치 왜곡부(223)와, 주파수를 상향 변환하는 주파수 상향 변환부(224)와, 커플러(250)로부터 루프백되는 주파수를 하향 변환하는 주파수 하향 변환부(225)와, 전체 주파수를 하향시켜 주기 위한 로컬 주파수를 출력하는 제 1PLL부(226)와, 상기 주파수 하향 변환부(225)의 출력을 디지털 신호로 변환하여 상기 전치 왜곡부(222)에 전달하는 제 1아날로그/디지털 변환부(ADC)(227)와, 상기 제 1아날로그/디지털 변환부(227)의 출력에 따라 상기 전치 왜곡부(222)의 송신 출력 왜곡을 조절하는 디지털 신호 프로세서(228)와, 주파수별 파워 값을 검출하는 파워 모니터링부(270)와, 호 접속자수와 주파수별 파워 값, 온도 값을 이용하여 파워 제어를 위한 감쇠기(attenuator) 값을 출력하는 호스트 중앙 처리부(229)를 포함하는 구성이다.
그리고, 상기 파워 모니터링부(270)는 시분할된 주파수별 로컬 주파수를 주파수 하향 변환부(225)로 출력하는 제 2PLL부(225)와, 상기 주파수 하향 변환부(225)에 의해 변환된 중간 주파수를 디지털 값으로 변환하는 제 2아날로그/디지털 변환부(272)와, 상기 디지털 변환된 값과 매칭되는 주파수별 파워 값을 상기 호스트 CPU(229)에 출력하는 FPGA(Field Programmable Gate Array) 모듈(273)로 구성된다.
상기와 같은 본 발명에 따른 다중 주파수 트랜시버의 주파수별 송신 출력 제어 장치에 대하여 첨부된 도면을 참조하여 설명하면 다음과 같다.
도 2를 참조하면, 제어보드(210)는 송신 채널 데이터 및 현재 호 접속자 수 정보를 수신하여 각 섹터별 디지털 트랜시버 보드(220)에 전달한다. 이때, 제어보드(210)는 호 접속자 수가 포함된 제어 신호와 채널 데이터를 디지털 트랜시버 보드(220)에 전달하게 된다.
상기 디지털 트랜시버 보드(220)는 다수개로 구성되어 실시 예로서, 섹터별로 각각 하나의 보드가 할당되며, 각각의 디지털 트랜시버 보드 당 하나의 섹터를 수용함으로써, 하나의 디지털 트랜시버 보드마다 2FA, 4FA, 8FA 등으로 수용할 수 있다.
여기서, 기존 시스템에서 각 주파수(FA)별 송신 출력이 달라지는 가장 큰 원인으로는 채널의 데이터 양과 트랜시버 보드의 RF 소자의 특성에 차이가 나기 때문이다. 하지만 본 발명과 같은 다중 주파수를 수용하는 상기 디지털 트랜시버 보드에서는 주파수 특성만이 나타나고 채널의 트래픽(traffic) 용량을 고려하면 되며, 소자의 특성 차이가 발생하지 않게 된다.
그리고, 디지털 트랜시버 보드(220)는 디지털 신호 결합, 전치 왜곡 보상 및 주파수 상향 변환을 수행하여 고전력 증폭부(230)에 전달하고, 고전력 증폭부(230)는 송신 신호를 고 전력 증폭하고 프런트 엔드(240)로 출력하며, 프런트 엔드(240)는 고 전력 증폭된 신호를 대역 필터링을 한 후 안테나(250)를 통해 송출하게 된다.
이때, 커플러(260)는 상기 고전력 증폭부(230)의 출력을 루프백하여 커플링하고, 커플링된 신호를 상기 디지털 트랜시버 보드(220)에 전달하게 됨으로써, 상기 디지털 트랜시버 보드(220)에서 송신 출력에 따른 전치 왜곡을 보상하고 주파수별 감쇠기 값을 파워 모니터링부(270)에 의해 검출하여 상기 제어 보드(210)로 전달하여, 주파수별 감쇠 정도를 조절하게 된다.
구체적으로, 디지털 트랜시버 보드(220)의 동작에 대하여 도 3을 참조하여 설명하면 다음과 같다.
디지털 트랜시버 보드(220)는 링크부(221), 디지털 신호 결합/CFR부(222), 디지털 전치 왜곡부(223), 주파수 상향 변환부(224), 주파수 하향 변환부(225), 제 1PLL부(226), 제 1아날로그/디지털 변환부(ADC)(227), 디지털 신호 프로세서(228), 파워 모니터링부(270), 호스트 CPU(229)로 구성된다.
상기 링크부(221)는 제어보드(210)로부터 전달되는 채널 데이터 및 호 접속자 수 정보를 갖는 제어 신호를 수신하여 전달하며, 디지털 신호 결합/CFR부(222)는 입력되는 채널 데이터들을 결합하고 CFR(Crest Factor Reduction)부에 의해 입력 신호의 가장 큰 신호를 압축하거나 역 위상을 주어 일정 규격의 크기로 디지털 적으로 만들어서 전송한다. 이는 종단 파워 증폭부의 피크/평균비율(Peak/Average Ratio)을 작게 만들어 주므로, 파워 증폭부의 효율을 증대시켜 준다.
그리고, 디지털 전치 왜곡부(223)는 전체 송신 신호의 왜곡 정도에 따라 이를 보상해 주며, 주파수 상향 변환부(224)는 고주파수로 상향 변환하여 고 전력 증폭부(230)로 출력한다.
그리고, 주파수 하향 변환부(224)는 고 전력 증폭부(230)의 전력 증폭된 출력을 커플러(260)를 통해서 루프백받고, 제 1PLL부(226)의 로컬 주파수에 의해서 전체 송신 출력에 대한 중간 주파수로 변환하며, 중간 주파수 변환된 신호는 제 1아날로그/디지털 변환부(227)에 의해 디지털 신호로 변환되어 디지털 전치 왜곡부(223)로 전달된다.
이때, 디지털 신호 프로세서(228)는 기 저장된 매핑 테이블 값과 상기 제 1아날로그/디지털 변환부(227)의 출력 DC 값을 비교하여 매칭된 값으로 디지털 전치 왜곡부(223)의 전치 왜곡 보상을 수행하게 된다.
한편, 파워 모니터링부(270)는 제 2PLL부(271), 제 2아나로그/디지털 변환부(272), FPGA 모듈(273)로 구성되며, 제 2PLL부(271)는 주파수 하향 변환부(225)에 시 분할되어 루프백되는 고주파 신호에 대해 주파수별 로컬 주파수를 각각 출력함으로써, 특정 중간 주파수로 변환된 주파수가 출력된다. 그러면 제 2아날로그/디지털 변환부(272)는 상기 주파수별 중간 주파수 신호를 디지털 값으로 변환하여 FPGA 모듈(273)로 출력하게 된다.
여기서, 다중 채널 주파수에 대해 일정한 중간 주파수로 변환될 수 있도록, 제 2PLL부(271)는 시간 분할된 특정 주파수별 로컬 주파수를 각각 조정하여 출력하고, 주파수 하향 변환부(225)에서 각 채널별 조정된 로컬 주파수에 의해 일정한 중간 주파수로 변환시켜 준다. 이로써, 제 2아날로그/디지털 변환부(272)에서는 특정 채널의 주파수의 디지털 값만을 출력하게 된다.
FPGA 모듈(273)은 각 주파수별 디지털 값에 해당하는 주파수별 파워 값으로 호스트 CPU(229)에 출력하고, 호스트 CPU(229)는 파워 제어를 위한 감쇠기 값으로 제어보드(210)에 출력하게 되는데, 이때, 감쇠기(attenuator)의 인자로 상기 주파수별 파워 값, 온도 센서(229a)에 검출된 현재의 온도 값, 호 접속자 수를 이용하여 송신 출력의 감쇠 값을 계산하고, 계산된 값을 링크부(221)를 통해서 상기 제어보드(210)로 출력하게 된다. 즉, 주파수별 고 증폭된 송신 출력, 현재의 온도, 호 접속자 수를 이용한 함수를 만들고 룩업 테이블로 가지고 상기 인자들과 매칭되는 감쇠기 값을 출력함으로써, 접속자 수에 따른 송신 출력의 감쇠 정도, 주파수/섹터별로 송신 출력을 보상하게 된다. 다시 말하면, 상기 주파수별 고 전력 증폭된 송신 출력과 현재의 온도, 호 접속자 수에 해당되는 인자들과 매칭되는 감쇠기 값을 룩업 테이블로 찾아 출력하게 된다. 즉, 주파수별 송신 출력과 온도에 따라 매칭되는 감쇠기 값을 구할 수 있으며, 상기 감쇠기 값은 다시 호 접속자 수에 따른 송신 출력의 오프 셋을 보상해 줄 수 있는 값으로 룩업 테이블에서 찾을 수 있게 된다.
여기서, 가입자 수당 얼마 만큼의 오프셋이 발생하는지 실험을 통해 룩업 테이블에 저장된다. 이는 호 접속자 수에 따른 송신 출력의 오프셋을 보상해 주게 된다.
이로써, 제어보드(210)는 상기 디지털 트랜시버 보드(220)의 주파수별 감쇠기 값에 의해 송신 출력을 가감하면서 보상하게 된다.
즉, 제어보드(210)는 감쇠기 값에 의해 감쇠기에서의 종단 출력이 정규 출력 보다 크게 움직이면 그 역 방향으로 감쇠기가 더 크게 출력 신호를 감쇠하며, 출력이 정규 출력보다 작게 움직이면 그 역 방향으로 감쇠기의 감쇠가 적게 이루어짐으로써 트랜시버의 출력을 일정하게 유지토록 한다.
상술한 바와 같이 본 발명에 따른 다중 주파수 디지털 트랜시버의 주파수별 송신 출력 제어 장치에 의하면, 별도의 파워 모니터링을 위한 보드를 구비하지 않고 독자적인 파워 제어가 가능함으로써, 기지국 원가를 절감할 수 있다.
또한 호 접속자 수, 온도 값, 주파수 파워를 감쇠기 인자로 하기 때문에, 주파수별로 보다 정확한 파워 제어가 가능한 효과가 있다.
도 1은 종래 일 채널 트랜시버의 송신 출력 제어 장치를 나타낸 구성도.
도 2는 본 발명 실시 예에 따른 다중 주파수 트랜시버의 주파수별 송신 출력 제어 장치를 나타낸 구성도.
도 3은 본 발명 도 2의 디지털 트랜시버 보드의 상세 구성도.
<도면의 주요부분에 대한 부호의 설명>
210...제어보드 220...디지털 트랜시버
230...고 전력 증폭부 240...프런트 엔드
260...커플러 270...파워 모니터링부
221...링크부 222...디지털 신호결합/CFR부
223...디지털 전치 왜곡부 224...주파수 상향 변환부
225...주파수 하향 변환부 226,271...PLL부
227,272...아날로그/디지털변환부 228...디지털 신호 프로세서
229...호스트 CPU 229a...온도센서
273...FPGA 모듈

Claims (5)

  1. 삭제
  2. 삭제
  3. 송신 채널 데이터 및 현재 호 접속자 수 정보를 전달하는 제어 보드와;
    상기 제어보드로부터 채널 데이터 및 주파수별 호 접속자 수를 포함하는 제어신호를 수신하여 섹터별 주파수를 상향 변조하여 송출하고, 루프백되는 주파수별 파워 값을 검출하는 파워 모니터링부를 구비하고, 상기 검출된 주파수별 파워 값과 온도센서의 온도 값과 상기 제어보드로부터 수신된 주파수별 호 접속자수를 이용한 룩업 테이블에 매칭되는 감쇠기 값을 상기 제어보드로 출력하여 송신 전력을 조정하는 디지털 트랜시버 보드와;
    상기 디지털 트랜시버 보드로부터 전달되는 송신 신호를 고전력 증폭하는 고전력 증폭부와;
    상기 고전력 증폭부에 의해 증폭된 송신 출력을 루프백하여 상기 디지털 트랜시버 보드로 전달하는 커플러를 포함하는 것을 특징으로 하는 다중 주파수 디지털 트랜시버의 주파수별 송신 출력 제어 장치.
  4. 제 3항에 있어서,
    상기 디지털 트랜시버 보드는 제어보드로부터 채널 데이터 및 제어 신호를 수신하는 링크부와; 링크부에 수신된 채널 데이터의 디지털 신호를 결합 및 평균 레벨로 만드는 디지털신호결합/CFR(Crest Factor Reduction)부와; 전체 신호의 왜곡에 대해 보상하기 위한 전치 왜곡부와; 주파수를 상향 변환하는 주파수 상향 변환부와; 커플러로부터 루프백되는 주파수를 하향 변환하는 주파수 하향 변환부와; 상기 주파수 하향 변환부의 출력을 디지털 신호로 변환하여 상기 전치 왜곡부에 전달하는 제 1아날로그/디지털 변환부와; 상기 제 1아날로그/디지털 변환부의 출력에 따라 상기 전치 왜곡부의 송신 출력 왜곡을 조절하는 디지털 신호 프로세서와; 주파수별 파워 값을 검출하는 파워 모니터링부와; 호 접속자 수와 주파수별 파워 값, 온도 값을 이용하여 파워 제어를 위한 감쇠기 값을 상기 제어보드로 출력하는 호스트 CPU를 포함하는 것을 특징으로 하는 다중 주파수 디지털 트랜시버의 주파수별 송신 출력 제어 장치.
  5. 제 4항에 있어서,
    상기 파워 모니터링부는 시분할된 주파수별 로컬 주파수를 주파수 하향 변환부로 출력하는 PLL부와; 상기 주파수 하향 변환부에 의해 변환된 중간 주파수를 디지털 값으로 변환하는 제 2아날로그/디지털 변환부와; 상기 디지털 변환된 값과 매칭되는 주파수별 파워 값을 상기 호스트 CPU에 출력하는 FPGA 모듈을 포함하는 것을 특징으로 하는 다중 주파수 디지털 트랜시버의 주파수별 송신 출력 제어 장치.
KR10-2002-0078598A 2002-12-11 2002-12-11 다중 주파수 디지털 트랜시버의 주파수별 송신 출력 제어장치 KR100518435B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2002-0078598A KR100518435B1 (ko) 2002-12-11 2002-12-11 다중 주파수 디지털 트랜시버의 주파수별 송신 출력 제어장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2002-0078598A KR100518435B1 (ko) 2002-12-11 2002-12-11 다중 주파수 디지털 트랜시버의 주파수별 송신 출력 제어장치

Publications (2)

Publication Number Publication Date
KR20040051654A KR20040051654A (ko) 2004-06-19
KR100518435B1 true KR100518435B1 (ko) 2005-09-29

Family

ID=37345473

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-0078598A KR100518435B1 (ko) 2002-12-11 2002-12-11 다중 주파수 디지털 트랜시버의 주파수별 송신 출력 제어장치

Country Status (1)

Country Link
KR (1) KR100518435B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100733092B1 (ko) * 2005-09-09 2007-06-27 엘지노텔 주식회사 다중 ｆａ를 사용하는 통신시스템의 적응형 ｃｆｒ
KR100700102B1 (ko) * 2005-12-27 2007-03-28 엘지노텔 주식회사 디지털 트랜시버의 일정한 ｐａｒ 유지방법
KR100761536B1 (ko) 2006-09-26 2007-09-27 에스케이 텔레콤주식회사 씨디엠에이(ｃｄｍａ) 이동통신망에서의 역방향 전력제어파라미터 값의 선택 방법

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980048979A (ko) * 1996-12-19 1998-09-15 정장호 송신출력레벨을 자동으로 조정하는 기능을 구비한 이동통신시스템 기지국의 송신회로
KR100395499B1 (ko) * 2001-09-05 2003-08-25 한국전자통신연구원 통신시스템의 전력합성장치 및 그 방법
KR100417410B1 (ko) * 2001-06-19 2004-02-05 엘지전자 주식회사 이동 통신 시스템의 송신 전력 측정 및 제어 장치
KR20040038261A (ko) * 2002-10-31 2004-05-08 주식회사 현대시스콤 이동통신시스템에서 기지국의 출력 전력 조정 장치
KR20040046307A (ko) * 2002-11-27 2004-06-05 엘지전자 주식회사 이동통신 기지국의 주파수별 송신 출력 레벨 제어 장치 및방법
KR20040050455A (ko) * 2002-12-10 2004-06-16 엘지전자 주식회사 기지국의 송신 출력 보상 장치 및 방법

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980048979A (ko) * 1996-12-19 1998-09-15 정장호 송신출력레벨을 자동으로 조정하는 기능을 구비한 이동통신시스템 기지국의 송신회로
KR100237424B1 (ko) * 1996-12-19 2000-01-15 서평원 송신출력레벨을 자동으로 조정하는 기능을 구비한 이동통신시스템 기지국의 송신회로
KR100417410B1 (ko) * 2001-06-19 2004-02-05 엘지전자 주식회사 이동 통신 시스템의 송신 전력 측정 및 제어 장치
KR100395499B1 (ko) * 2001-09-05 2003-08-25 한국전자통신연구원 통신시스템의 전력합성장치 및 그 방법
KR20040038261A (ko) * 2002-10-31 2004-05-08 주식회사 현대시스콤 이동통신시스템에서 기지국의 출력 전력 조정 장치
KR20040046307A (ko) * 2002-11-27 2004-06-05 엘지전자 주식회사 이동통신 기지국의 주파수별 송신 출력 레벨 제어 장치 및방법
KR20040050455A (ko) * 2002-12-10 2004-06-16 엘지전자 주식회사 기지국의 송신 출력 보상 장치 및 방법

Also Published As

Publication number Publication date
KR20040051654A (ko) 2004-06-19

Similar Documents

Publication Publication Date Title
US8009076B2 (en) Intermediate frequency receiving circuit and intermediate frequency receiving method
CN100505558C (zh) 低功率高线性接收机中利用旁路转换的射频信号偏置控制
US7551688B2 (en) Waveforms for envelope tracking transmitter
AU6902000A (en) Automatic gain control loop for frequency conversion of quadrature signals
CN100539755C (zh) 在通信装置中降低上行链路压缩模式监测的方法和设备
CN1282143A (zh) 具有负载调整以控制相邻和相间信道功率的功率放大电路
KR20010063369A (ko) 이동통신 기지국의 ｒｆ블록
EP1026833B1 (en) Portable mobile terminal and transmission unit with power control
CN114513216A (zh) 射频系统及电子设备
CN109962721A (zh) 一种用于软件无线电收发机的射频前端电路
AU2646001A (en) Transmitter circuit with frequency self-optimization
CN114337722A (zh) 一种耦合集成器件、射频系统和终端设备
KR100518435B1 (ko) 다중 주파수 디지털 트랜시버의 주파수별 송신 출력 제어장치
GB2381162A (en) Wireless transmitter and device for mobile station
CN213094162U (zh) 一种动态调节的射频放大电路
CN112187189A (zh) 一种动态调节的射频放大电路
JPH1051252A (ja) 無線機及び無線機の利得制御回路
KR100516670B1 (ko) 다중 채널 디지털 트랜시버의 출력 자동 보상 장치
CN101689835B (zh) 发射机中改进的前馈降噪
KR101182035B1 (ko) 복수안테나를 구비한 원격 기지국 유닛 및 양방향 광 무선네트워크
KR100295828B1 (ko) 타워-탑 방식 기지국의 트랜시버 송신 종단장치
WO2003003591A2 (en) Transmitter circuit architecture for reducing in-band noise in point to multipoint communication
JP2001203591A (ja) 送信装置
KR200232445Y1 (ko) 주파수 변환 방식을 이용한 인-빌딩용 이동통신 중계시스템의 도우너 모듈
JPH07336268A (ja) デュアルモード無線機

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100830

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee