CN114337722A - 一种耦合集成器件、射频系统和终端设备 - Google Patents
一种耦合集成器件、射频系统和终端设备 Download PDFInfo
- Publication number
- CN114337722A CN114337722A CN202111667382.XA CN202111667382A CN114337722A CN 114337722 A CN114337722 A CN 114337722A CN 202111667382 A CN202111667382 A CN 202111667382A CN 114337722 A CN114337722 A CN 114337722A
- Authority
- CN
- China
- Prior art keywords
- radio frequency
- signal
- circuit
- coupling
- frequency band
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000008878 coupling Effects 0.000 title claims abstract description 124
- 238000010168 coupling process Methods 0.000 title claims abstract description 124
- 238000005859 coupling reaction Methods 0.000 title claims abstract description 124
- 238000001914 filtration Methods 0.000 claims abstract description 41
- 238000012545 processing Methods 0.000 claims abstract description 20
- 230000006855 networking Effects 0.000 claims abstract description 18
- 238000005070 sampling Methods 0.000 claims abstract description 15
- 238000000034 method Methods 0.000 claims abstract description 10
- 230000008569 process Effects 0.000 claims abstract description 6
- 230000005540 biological transmission Effects 0.000 claims description 22
- 230000003321 amplification Effects 0.000 claims description 10
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 10
- 230000002093 peripheral effect Effects 0.000 claims description 7
- 238000010586 diagram Methods 0.000 description 18
- 230000009977 dual effect Effects 0.000 description 10
- 230000006870 function Effects 0.000 description 9
- 238000002955 isolation Methods 0.000 description 8
- 238000001514 detection method Methods 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 4
- 238000004458 analytical method Methods 0.000 description 3
- 101150016835 CPL1 gene Proteins 0.000 description 2
- 101100468774 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) RIM13 gene Proteins 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 2
- 238000004891 communication Methods 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 101710110695 Probable chorismate pyruvate-lyase 2 Proteins 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000010365 information processing Effects 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
- 238000007726 management method Methods 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- 230000011664 signaling Effects 0.000 description 1
- 230000006641 stabilisation Effects 0.000 description 1
- 238000011105 stabilization Methods 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 230000007723 transport mechanism Effects 0.000 description 1
Images
Abstract
本申请实施例公开了一种耦合集成器件、射频系统和终端设备。所述耦合集成器件包括:射频输入接口,用于接收第一网络制式与第二网络制式非独立组网下第一预设频段的射频信号;第一耦合器,与所述射频输入接口耦合,用于采样所述第一预设频段的射频信号对应的反馈接收FBRX信号;滤波电路,与所述第一耦合器的输出端相连,用于对所述FBRX信号执行滤波处理;耦合输出接口,与所述滤波电路的输出端相连,用于输出滤波处理后的所述FBRX信号。本申请实施例提供的方案用于解决耦合器所采集的反馈信号中存在较强干扰的问题。
Description
技术领域
本申请实施例涉及信息处理领域,尤指一种耦合集成器件、射频系统和终端设备。
背景技术
随着5G技术的成熟,各运营商和设备厂商正在全国建立5G网络,5G网络初期以NSA(Non Stand Alone,非独立)和SA(Stand Alone,独立)组网,能够与LTE(Long TermEvolution,长期演进)同覆盖,用户实现ENDC(E-UTRA-NR Dual Connectivity,E-UTRA(Evolved-UMTS Terrestrial Radio Access,进化的UMTS(Universal MobileTelecommunications System,通用移动通信系统)陆地无线接入)到NR(New Radio,新无线电通信)的双连接。
在终端设备工作在ENDC模式时,终端设备可以利用耦合器作为FBRX(FeedbackReceiver,反馈信号接收器)从天线采集反馈信号,并使用该反馈信号对射频芯片发送的射频信号进行检测与控制。
在实际应用中,采用耦合器所采集的反馈信号中存在较强的干扰信号,因此如何降低反馈信号中的干扰是亟待解决的问题。
发明内容
为了解决上述任一技术问题,本申请实施例提供了一种耦合集成器件、射频系统和终端设备。
为了达到本申请实施例目的,本申请实施例提供了一种耦合集成器件,包括:
射频输入接口,用于接收第一网络制式与第二网络制式非独立组网下第一预设频段的射频信号;
第一耦合器,与所述射频输入接口耦合,用于采样所述第一预设频段的射频信号对应的反馈接收FBRX信号;
滤波电路,与所述第一耦合器的输出端相连,用于对所述FBRX信号执行滤波处理;
耦合输出接口,与所述滤波电路的输出端相连,用于输出滤波处理后的所述FBRX信号。
一种射频系统,包括:
射频收发器件,用于输出第一网络制式与第二网络制式非独立组网下第一预设频段的射频信号和第二预设频段的射频信号;
功率放大集成器件,包括第一发射通路和第二发射通路,所述第一发射通路用于对所述第一预设频段的射频信号进行放大及滤波处理,所述第二发射通路同于对所述第二预设频段的射频信号放大及滤波处理;
第一耦合电路,与所述第一发射通路耦合,用于采样所述第一预设频段的射频信号对应的FBRX信号;
第二耦合电路,与所述第二发射通路耦合,用于采样所述第二预设频段的射频信号对应的FBRX信号;
其中,所述第一耦合电路与所述第二耦合电路中的至少一者中包括滤波电路,所述滤波电路用于降低所述第二预设频段的射频信号对所述第一预设频段的射频信号对应的FBRX信号的干扰,或者,降低所述第一预设频段的射频信号对所述第二预设频段的射频信号对应的FBRX信号的干扰。
一种终端设备,其特征在于,设置有上文任一所述的射频系统。
上述技术方案中的一个技术方案具有如下优点或有益效果:
能够选择接收所需频段的信号,实现频段可选择接收,与相关技术中耦合器使用不同耦合系数进行信号接收相比,能够准确接收所需频段的信号,减少干扰信号的存在,提高输出的FBRX信号的准确性。
本申请实施例的其它特征和优点将在随后的说明书中阐述,并且,部分地从说明书中变得显而易见,或者通过实施本申请实施例而了解。本申请实施例的目的和其他优点可通过在说明书、权利要求书以及附图中所特别指出的结构来实现和获得。
附图说明
附图用来提供对本申请实施例技术方案的进一步理解,并且构成说明书的一部分,与本申请实施例的实施例一起用于解释本申请实施例的技术方案,并不构成对本申请实施例技术方案的限制。
图1为相关技术中5G网络中SA与NSA架构示意图;
图2为相关技术中基于Phase 7LE架构的ENDC B3-N41双连接的应用示意图;
图3为相关技术中耦合器的原理示意图;
图4为本申请实施例提供的耦合集成器件的示意图;
图5为图4所示耦合集成器件的另一示意图;
图6为图5所示耦合集成器件的管脚示意图;
图7为本申请实施例提供的射频模组的示意图;
图8为本申请实施例提供的射频模组的应用示意图;
图9为本申请实施例提供的射频模组的另一应用示意图;
图10为本申请实施例提供的射频模组中FBRX信号的处理示意图。
具体实施方式
为使本申请实施例的目的、技术方案和优点更加清楚明白,下文中将结合附图对本申请实施例的实施例进行详细说明。需要说明的是,在不冲突的情况下,本申请实施例中的实施例及实施例中的特征可以相互任意组合。
5G网络架构的选项分为独立组网(standalone,SA)和非独立组网(Non-Standalone,NSA)两组。其中选项1,2,5,6是独立组网,选项3,4,7,8是非独立组网;非独立组网的选项3,4,7还有不同的子选项;在这些选项中,选项1早已在4G结构中实现,选项6和选项8仅是理论存在的部署场景。
图1为相关技术中5G网络中SA与NSA架构示意图。如图1所示,连接手机、基站和核心网的各有一条实线和一条虚线。其中虚线代表控制面,实线代表用户面。用户面和控制面是可以完全分离的。其中,控制面用于发送管理、调度资源所需的信令的通道,用户面用于发送用户具体的数据通道。
以选项2为例,SA的核心架构在于,核心网的控制面与用户面皆通过5G基站连接手机。
以选项3为例,选项3的基站连接的核心网是4G核心网,控制面锚点都在4G,从图示看选项3的数据分流控制点在4G基站上,也就是说,4G不但要负责控制管理,还要负责把从核心网下来的数据分为两路,一路自己发给手机,另一路分流到5G去发给手机。其中,NSA的重大特性是实现ENDC双连接,就是手机能同时跟4G和5G都进行通信,通常会有一个主连接和一个从连接。
下面以Phase 7LE射频方案为例进行介绍,但本方案适用于任何可能存在的双发场景。
图2为相关技术中基于Phase 7LE架构的ENDC B3-N41双连接的应用示意图。如图2所示,使用一个功率放大器PA-MID(Power Amplifier,功率放大器)实现ENDC双发功能,该PA-MID内部包含有一个MB PA和一个HB PA,两个PA可以同时工作。以B3-N41 ENDC为例,两路信号由不同的PIN脚输出,且每路信号都有独立的CPL(coupler,耦合器)进行FBRX检测,最终通过射频开关单元SP4T合路后,输入到波形发生器(Transciver)。
从图2所示结构可以看出,CPL1和CPL2所接收的反馈信号的输入接口只有一个。
在实现本申请过程中,对图2所示结构进行了技术分析,发现图2所示结构至少存在如下问题,包括:
在终端设备工作在Phase 7LE架构ENDC双连接模式时,如图2所示,射频链路中,同时存在着ENDC B3信号和ENDC N41信号。
在执行射频信号发射过程中,会进行FBRX检测,且会在不同帧的不同slot(时隙)对ENDC B3和ENDC N41轮流进行检测,即每次只检测一种信号,其中每次检测的时间为20us。
当对ENDC B3信号FBRX检测时,ENDC N41信号仍然存在,如果ENDC B3 FBRX路径与ENDC N41路径隔离度不够,以隔离度为40dB例,则会造成ENDC N41信号泄露到ENDC B3FBRX路径。
以具体应用场景为例进行说明:
该应用场景中,ENDC B3信号的功率为0dBm,ENDC N41信号功率为26dBm,由于CPL的耦合系数多数为-20db至-30dB之间,此处以射频模组所使用的耦合器的耦合系数为-25dB为例,其中,ENDC B3 FBRX路径与ENDC N41路径隔离度为40dB。
由于ENDC B3信号的功率为0dBm,耦合器的耦合系数为-25dB,则ENDC B3信号对应的耦合器CPL1采样到的反馈信号FBRXB3的功率为-25dBm。
由于ENDC B3 FBRX路径与ENDC N41路径隔离度为40dB,则泄露到ENDC B3 FBRX路径的ENDC N41信号为干扰信号FBRX干扰,干扰信号FBRX干扰的功率为-14dBm。
通过信号功率的数值对比可知,干扰信号FBRX干扰的功率远远大于反馈信号FBRXB3的功率,表示干扰信号远大于需要的信号,则会对需要的信号造成干扰,影响FBRX信号接收端的工作。
在实际应用中,如果FBRX信号接收端受到干扰,会带来如下不良影响,包括:
1、ILPC(Inner Loop Power Control,内环功率控制)接收机收到的功率大于正常功率,使得ILPC接收机执行控制操作所输出的功率值小于预期值。
2、ILPC接收机解调得到的接收信号质量变差,影响输出信号质量。例如,在DPD(Digital Pre-Distortion,数字预失真)处理过程中,可以根据FBRX信号对发送(TX)信号进行提前预失真操作。当FBRX信号本身就是失真时,通过FBRX信号调整得到TX信号也会是失真的,且在检测中则呈现为ACLR(Adjacent Channel Leakage Ratio,邻信道信号泄露比)和EVM(Error Vector Magnitude,误差向量幅度)指标恶化。
3、若FBRX干扰过大,会造成ILPC接收机阻塞,如果超过其接收能力上限,则会影响ILPC接收机正常使用。
基于上述分析,本申请实施例提供如下解决方案,包括:
本申请实施例提供一种耦合集成器件,能够有效降低反馈信号中的干扰信号。该耦合集成器件是基于相关技术中的耦合器改进得到的。
图3为相关技术中耦合器的原理示意图。如图3所示,耦合器是一种通用的微波/毫米波部件,可用于信号的隔离、分离和混合,如功率的监测、源输出功率稳幅、信号源隔离、传输和反射的扫频测试等。主要技术指标有方向性、驻波比、耦合度、插入损耗。在耦合器处理不同频段信号时,其主要差别在于耦合系数不同。通过调整耦合器设计,可以得到不同耦合系数的CPL。
图4为本申请实施例提供的耦合集成器件的示意图。如图4所示,所述耦合集成器件包括:
射频输入接口,用于接收第一网络制式与第二网络制式非独立组网下第一预设频段的射频信号;
第一耦合器,与所述射频输入接口耦合,用于采样所述第一预设频段的射频信号对应的反馈接收FBRX信号;
滤波电路,与所述第一耦合器的输出端相连,用于对所述FBRX信号执行滤波处理;
耦合输出接口,与所述滤波电路的输出端相连,用于输出滤波处理后的所述FBRX信号。
网络制式可以包括2G、3G、4G、5G以及未来的6G等。第二网络制式包括两种组网方式,如上文所介绍的5G。
该滤波电路所使用的滤波器用于保留所需的频段的信号,过滤掉干扰信号,可以为带通滤波器、低通滤波器和高通滤波器,
从图4所示结构可以看出,与图3所示的耦合器相比,本申请实施例提供的耦合集成器件增设有滤波电路,该滤波电路能够实现对耦合器所采集的FBRX信号进行滤波处理,过滤掉干扰信号,保留所需频段的反馈信号,作为处理后的FBRX信号。
以图2所示应用场景为例,该耦合集成器件可以应用于ENDC B3信号路径的反馈信号的处理。采用图3所示结构处理时,在耦合器采集得到ENDC B3信号的反馈信号后,由于存在ENDC N41泄漏到ENDC B3信号路径的干扰信号,利用滤波器保留ENDC B3信号对应频段的信号,过滤掉除ENDC B3信号对应频段之外的信号,从而将干扰信号过滤掉,减少ENDC B3信号对应的FBRX信号中的干扰信号。
同理,也可以应用于ENDC N41信号路径的反馈信号的处理。利用带通滤波器保留ENDC N41信号对应频段的信号,过滤掉除ENDC N41信号对应频段之外的信号,减少ENDCN41信号对应的FBRX信号中的干扰信号。
以图2所示应用场景可以看出,采用图4所示的耦合集成器件进行FBRX信号的采集,能够选择接收所需频段的信号,实现频段可选择接收,与图3所示的耦合器用不同耦合系数进行信号接收相比,本申请实施例提供的耦合集成器件能够准确接收所需频段的信号,减少干扰信号的存在,提高输出的FBRX信号的准确性。
在一个示例性实施例中,所述滤波电路包括直通支路和滤波支路,所述耦合集成器件还包括:
第一开关电路,所述第一开关电路的输入端与所述第一耦合器的输出端相连,所述第一开关电路的输出端与所述直通支路和所述滤波支路的输入端相连;
第二开关电路,所述第二开关电路的输入端与所述直通支路和所述滤波支路的输出端相连,所述第二开关电路的输出端与所述耦合输出端相连。
该第一开关电路和第二开关电路中至少一个为天线开关。
上述直通支路为控制第一耦合器采集的反馈信号直接输出至耦合输出端口;上述滤波电路为将第一耦合器采集的反馈信号经过滤波处理后再通过耦合输出端口输出。
该第一开关电路第二开关电路控制不同支路的选通,实现对滤波电路中滤波功能的启用的控制,满足不同的信号处理需求。
在一个示例性实施例中,所述滤波支路包括N个不同频段的滤波器,其中,N为大于或等于1的整数;
所述第一开关电路包括N+1个输出端,其中N个输出端与所述N个带通滤波器的输入端一一对应连接,另一个输出端与所述直通支路的输入端连接;
所述第二开关电路包括N+1个输入端,其中N个输入端与所述N个带通滤波器的输出端一一对应连接,另一个输入端与所述直通支路的输出端连接。
图5为图4所示耦合集成器件的另一示意图。如图5所示,以滤波电路中滤波支路所使用的滤波器为带通滤波器为例进行说明,所述耦合集成器件设置有4种频段对应的带通滤波器,上述4个带通滤波器允许通过的频段依次为B1频段的信号、B3频段的信号、B39频段的信号和N41频段的信号。
以图2所示应用场景为例,当耦合集成器件设置在ENDC B3射频路径上,第一天线开关和第二天线开关均与允许通过B3频段信号的带通滤波器相连;同理,当耦合集成器件设置在ENDC N41射频路径上,第一天线开关和第二天线开关均与允许通过N41频段的信号的带通滤波器相连。
通过设置多个波器,可以提高耦合集成器件的适用范围,且通过设置对应的天线开关,可以根据应用场景需要完成频段的设置,使用方便,且产品成本低,具有良好的市场应用前景。
在一个示例性实施例中,所述耦合集成器件还包括:
RFFE接口,与所述第一开关电路和所述第二开关电路相连,用于接收路径切换信号,其中所述路径切换信号用于控制所述第一开关电路和所述第二开关电路选通所述直通支路或所述滤波支路中一个或多个滤波器。
通过RFFE接口接收的路径切换信号可以实现对第一开关电路和第二开关电路的选通,达到根据实际需要动态选择的目的。
以图2所示场景为例,当该耦合集成器件设置在N41的射频路径时,如果当前网络制式为5G,进行具体说明:
如果射频信号为NSA双连接模式下的射频信号,该路径切换信号用于控制第一开关电路和第二开关电路选通滤波支路中的N41对应的滤波器;
如果射频信号为SA下的射频信号,该路径切换信号用于控制第一开关电路和第二开关电路选通直通支路。
从上例可以看出,通过RFFE接口接收路径切换信号,可以实现根据实际应用场景实现对射频路径的切换,满足不同应用场景的信号传输需要,提高设备的功能集成性。
在一个示例性实施例中,所述第二开关电路,还用于在所述滤波支路存在多个滤波器被选通时,将所述多个滤波器输出的信号进行合路处理。
在滤波电路中可以为保留某一所需频段的射频信号设置至少两个滤波器进行滤波处理,即:为该预设频段设置有m个滤波器,第一开关单元将第一耦合器处理得到的信号分别发送给m个滤波器,在经m个滤波器处理后,第二开关单元将m个滤波器滤波处理得到的反馈信号进行合路处理,得到该预设频段滤波处理后的FBRX信号,其中,m为大于或等于2的整数。
在一个示例性实施例中,所述射频输入接口还用于接收所述第二网络制式独立组网下第二预设频段的射频信号;
若所述射频输入接口用于接收所述第一预设频段的射频信号,则所述第一开关电路选通所述滤波支路中与所述第一预设频段对应的滤波器;
若所述射频输入接口用于接收所述第二预设频段的射频信号,则所述第一开关电路选通所述直通支路。
其中,第一预设频段和第二预设频段可以为不同的频段,或者,可以为相同的频段。
以图2所示应用场景为例,第一预设频段和第二预设频段均为N41频段。虽然二者频段相同,但二者是在5G不同组网模式下发送的射频信号。
当5G组网模式为NSA下ENDC双连接时,ENDC B3路径和ENDC N41路径均处于工作状态,因此ENDC B3路径上存在ENDC N41泄露的信号,造成对ENDC B3对应的FBRX信号的干扰,因此可以使用滤波电路中滤波支路进行处理,过滤掉ENDC N41泄露的干扰信号,保留ENDCB3对应的FBRX信号。
当5G组网模式为SA时,不存在NSA模式下ENDC双连接,ENDC B3射频路径处于工作状态,而ENDC N41射频路径不处于工作状态,因此,ENDC B3射频路径上不存在泄露。因此,在SA模式时,耦合集成器件设置在ENDC B3射频路径时,因此可以使用滤波电路中直通支路进行处理,将第一耦合器处理得到的ENDC B3信号对应的FBRX信号直接输出至耦合输出接口。
从上述分析可知,本申请实施例提供的耦合集成器件不但在NSA模式下能够降低FBRX信号中的干扰,还能在SA模式下完成FBRX信号的正常传输。
在一个示例性实施例中,所述耦合集成器件还包括:
射频输出接口,与所述射频输入接口相连,用于输出所述射频信号;
所述第一耦合器通过所述射频输入接口与所述射频输出接口之间的连接线与所述射频输入接口耦合。
如图5所示,所述耦合集成器件设置有射频输入接口RFin和射频输出接口RFout,射频输出接口RFout可以将射频输入接口RFin接收的射频信号直接通过天线输出。
以图2所示应用场景为例,当耦合集成器件设置在ENDC B3射频路径上,射频输出接口将射频输入接口采集的ENDC B3信号通过ENDC B3信号对应的天线输出;同理,当耦合集成器件设置在ENDC N41射频路径上,射频输出接口将射频输入接口采集的ENDC N41信号通过ENDC N41信号对应的天线输出。
图6为图5所示耦合集成器件的管脚示意图。如图6所示,耦合集成器件的第2、7和10管脚分别为射频输入管脚、耦合输出管脚和射频输出管脚;其中:
耦合集成器件通过射频输入管脚与射频芯片相连,从射频芯片获取射频信号,实现射频输入接口的功能;
耦合集成器件通过耦合输出管脚与射频开关单元相连,为射频开关单元提供反馈信号,实现耦合输出接口的功能;
耦合集成器件通过射频输出管脚与天线相连,通过天线将射频信号输出,实现射频输出接口的功能。
结合耦合集成器件的管脚的设置可知,本申请实施例提供的耦合集成器件不但能够实现频段的选择,还具有原有射频信号输出的功能,与相关技术中的耦合器具有兼容性。
图7为本申请实施例提供的射频模组的示意图。如图7所示,所述射频模组包括:
射频收发器件,用于输出第一网络制式与第二网络制式非独立组网下第一预设频段的射频信号和第二预设频段的射频信号;
功率放大集成器件,包括第一发射通路和第二发射通路,所述第一发射通路用于对所述第一预设频段的射频信号进行放大及滤波处理,所述第二发射通路同于对所述第二预设频段的射频信号放大及滤波处理;
第一耦合电路,与所述第一发射通路耦合,用于采样所述第一预设频段的射频信号对应的FBRX信号;
第二耦合电路,与所述第二发射通路耦合,用于采样所述第二预设频段的射频信号对应的FBRX信号;
其中,所述第一耦合电路与所述第二耦合电路中的至少一者中包括滤波电路,所述滤波电路用于降低所述第二预设频段的射频信号对所述第一预设频段的射频信号对应的FBRX信号的干扰,或者,降低所述第一预设频段的射频信号对所述第二预设频段的射频信号对应的FBRX信号的干扰。
在上述系统中,第一预设频段和第二预设频段不同。
上述射频系统中通过设置过滤电路,降低一个射频通路对应的射频信号对另一射频通路的射频信号对应的FBRX信号的干扰,使得FBRX信号的准确度能够得到明显提升。
在所述第一耦合电路与所述第二耦合电路中的一个设置有滤波电路时,以第一耦合电路设置有滤波电路为例进行说明,所述第一耦合电路和所述第二耦合电路具体结构如下:
所述第一耦合电路包括上文任一所述的耦合集成器件,所述耦合集成器件与所述第一发射通路耦合,用于采样所述第一预设频段的射频信号对应的FBRX信号;
所述第二耦合电路包括第二耦合器,所述第二耦合器集成于所述功率放大集成器件,所述第二耦合器与所述第二发射通路耦合,用于采样所述第二预设频段的射频信号对应的FBRX信号。
在所述第一耦合电路与所述第二耦合电路均设置有滤波电路时,所述第一耦合电路和所述第二耦合电路具体结构如下:
所述第一耦合电路包括上文任一所述的耦合集成器件,所述耦合集成器件与所述第一发射通路耦合,用于采样所述第一预设频段的射频信号对应的FBRX信号;
所述第二耦合电路包括上文任一所述的的耦合集成器件,所述耦合集成器件与所述第二发射通路耦合,用于采样所述第二预设频段的射频信号对应的FBRX信号。
在一个示例性实施例中,所述第一耦合电路和第二耦合电路中一个设置在射频芯片内部,另一个设置在射频芯片的外围电路。
图8为本申请实施例提供的射频系统的应用示意图。如图8所示,ENDC B3射频路径上的耦合电路设置在射频芯片内部,ENDC N41射频路径上的耦合电路设置在射频芯片的外围电路,。
在一个示例性实施例中,所述第一耦合电路和第二耦合电路均设置在射频芯片的外围电路;
图9为本申请实施例提供的射频系统的另一应用示意图。如图9所示,在ENDC N41射频路径的耦合电路和ENDC B3射频路径的耦合电路均设置有射频芯片的外围电路。
由于耦合集成器件中增设了滤波电路以及相应的控制逻辑。相比于相关技术中的耦合器,面积有大幅度增加,且设计较为复杂,因此想要将耦合集成器件放置在外围电路。
在一个示例性实施例中,所述射频系统还包括合路开关,所述合路开关包括:
第一输入端,与所述第一耦合电路的输出端连接;
第二输入端,与所述第二耦合电路的输出端连接;
输出端,与所述射频收发器件连接;
所述合路开关用于将所述第一预设频段的射频信号对应的FBRX信号和所述第二预设频段的射频信号对应的FBRX信号进行合路处理后输出至所述射频收发器件。
将第一耦合电路和第二耦合电路输出的两路FBRX信号进行合路处理,作为射频收发器件的反馈信号。射频收发器件可以根据该反馈信号对第一预设频段的射频信号和第二预设频段的射频信号进行功率控制。
在一个示例性实施例中,所述功率放大集成器件设置有发射端口、至少两个不同频段的辅助发射端口、第三开关电路和至少两个不同频段的天线端口;其中:
发射电路,与所述发射端口和至少一个辅助发射端口连接,用于对来自发射端口的多个频段信号中的第一预设频段的射频信号和第二预设频段的射频信号分别进行放大处理并通过各自的辅助发射端口输出;
第三开关电路,第三开关电路的多个第一端分别与发射电路和至少两个不同频段的辅助发射端口连接,第三开关电路的第二端与至少两个不同频段的天线端口连接,用于选择导通发射电路、第一预设频段的辅助发射端口与第一预设频段的天线端口之间的第一射频通路;以及,选择导通发射电路、第二预设频段的辅助发射端口与第二预设频段的天线端口之间的第二射频通路。
其中,该发射端口可以为多个,可以包括低频发射端口(LB RFIN)、中频发射端口(MB RFIN)和高频发射端口(HB RFIN)中的至少一个。
以图9所示应用场景为例进行说明:
所述功率放大集成器件设置有中频发射端口和高频发射端口,通过中频发射端口接收B3频段的射频信号,经中频射频软件MB SW由B3频段的滤波器处理后输出;同理,通过高频发射端口接收N41频段的射频信号,经高频射频软件HB SW由N41频段的滤波器处理后输出;
所述功率放大集成器件利用内置的天线开关选通B3频段的滤波器和N41频段的滤波器,将滤波处理后的B3频段的射频信号和N41频段的射频信号通过所述功率放大集成器件利用内置的合路开关通过不同的天线端口输出。
在一个示例性实施例中,所述射频模组还包括:
第一天线,与所述第一射频通路相连;
第二天线,与所述第二射频通路相连。
以图9所示电路为例进行说明,第一耦合电路设置在ENDC B3信号的射频路径上,与ENDC B3天线相连;第二耦合电路设置在在ENDC N41信号的射频路径上,与ENDC N41天线相连。
图10为本申请实施例提供的射频系统中FBRX信号的处理示意图。如图10所示,利用本申请实施例提供的耦合集成器件来采集FBRX信号,从而对发射信号进行检测与控制,具体实现方式如下:
1、发射信号由波形发生器TX产生,通过数字功率放大器(GDIGtx)和模拟功率放大器(Gtx)后由天线发射。
2、利用耦合集成器件的射频输入接口对TX信号进行采样,并经内部处理后,通过耦合输出接口输出FBRX信号。
3、FBRX信号通过模拟功率放大器(GFBRX)和数字功率放大器(GDIG)后,进入ILPC接收机。
4、ILPC接收机通过检测FBRX信号的大小、质量,并反馈到发射信号数字功率放大器(GDIGtx)来完成功率控制,其中上述功率控制包含对信号大小和/或信号质量的控制。
其中,在FBRX检测过程中,首先会进行FBRX校准,具体实现方式如下:
1、固定发射信号PReference,并通过外接仪器检测TX信号输出功率TXmeasure。
2、利用耦合集成器件对TX信号采样,得到FBRXCPL。
3、FBRXCPL通过已知增益的GFBRX和GDIG进入ILPC接收机,得到FBRXILPC。
4、通过FBRX校准,可以得到PReference与TXmeasure、FBRXCPL、FBRXILPC一一对应的关系,最终完成功率控制。
采用上文所述结构的耦合集成器件能够有效降低所输出的FBRX信号中的干扰信号,降低FBRX信号接收端所受到干扰,能够带来如下优势,包括:
1、ILPC接收机收到的功率在正常功率范围内,保证ILPC接收机执行控制操作所输出的功率值符合预期值。
2、保证ILPC接收机解调得到的接收信号质量,有效保障ILPC接收机输出的信号质量。例如,在DPD处理过程中,可以根据FBRX信号对发送(TX)信号进行提前预失真操作。可以有效避免因FBRX信号失真造成基于FBRX信号调整得到TX信号失真的情况的发生,保证CLR和EVM指标处于合理范围。
3、减少因FBRX干扰过大所造成ILPC接收机阻塞的发生,保证ILPC接收机所接收的功率在其接收能力范围内,保证ILPC接收机正常使用。
本申请实施例提供一种终端设备,设置上文任一所述的射频模组。
其中,该终端设备可以为如手机、智能手表或智能家电设备等。
综上所述,基于现有方案存在的问题及缺陷,本申请实施例提供的方案信号通过耦合器采样,再通过一个天线开关将信号传输到不同的滤波器或者直通,经过带通滤波器抑制干扰信号后,再由另一个天线开关合成一路输出;其中天线开关的切换由射频软件控制。另外,通过配置不同的带通滤波器,适应任意ENDC组合,改善其隔离度问题
进一步的,由于射频信号射频路径之间的隔离度改善效果与带通滤波器对阻带的抑制息息相关,如ENDC B3带通滤波器在ENDC B3 FBRX工作时对阻带(ENDC N41频段)抑制度40dB,隔离度则相应增加40dB。
本领域普通技术人员可以理解,上文中所公开方法中的全部或某些步骤、系统、装置中的功能模块/单元可以被实施为软件、固件、硬件及其适当的组合。在硬件实施方式中,在以上描述中提及的功能模块/单元之间的划分不一定对应于物理组件的划分;例如,一个物理组件可以具有多个功能,或者一个功能或步骤可以由若干物理组件合作执行。某些组件或所有组件可以被实施为由处理器,如数字信号处理器或微处理器执行的软件,或者被实施为硬件,或者被实施为集成电路,如专用集成电路。这样的软件可以分布在计算机可读介质上,计算机可读介质可以包括计算机存储介质(或非暂时性介质)和通信介质(或暂时性介质)。如本领域普通技术人员公知的,术语计算机存储介质包括在用于存储信息(诸如计算机可读指令、数据结构、程序模块或其他数据)的任何方法或技术中实施的易失性和非易失性、可移除和不可移除介质。计算机存储介质包括但不限于RAM、ROM、EEPROM、闪存或其他存储器技术、CD-ROM、数字多功能盘(DVD)或其他光盘存储、磁盒、磁带、磁盘存储或其他磁存储装置、或者可以用于存储期望的信息并且可以被计算机访问的任何其他的介质。此外,本领域普通技术人员公知的是,通信介质通常包含计算机可读指令、数据结构、程序模块或者诸如载波或其他传输机制之类的调制数据信号中的其他数据,并且可包括任何信息递送介质。
Claims (16)
1.一种耦合集成器件,其特征在于,包括:
射频输入接口,用于接收第一网络制式与第二网络制式非独立组网下第一预设频段的射频信号;
第一耦合器,与所述射频输入接口耦合,用于采样所述第一预设频段的射频信号对应的反馈接收FBRX信号;
滤波电路,与所述第一耦合器的输出端相连,用于对所述FBRX信号执行滤波处理;
耦合输出接口,与所述滤波电路的输出端相连,用于输出滤波处理后的所述FBRX信号。
2.根据权利要求1所述的耦合集成器件,其特征在于,所述滤波电路包括直通支路和滤波支路,所述耦合集成器件还包括:
第一开关电路,所述第一开关电路的输入端与所述第一耦合器的输出端相连,所述第一开关电路的输出端与所述直通支路和所述滤波支路的输入端相连;
第二开关电路,所述第二开关电路的输入端与所述直通支路和所述滤波支路的输出端相连,所述第二开关电路的输出端与所述耦合输出端相连。
3.根据权利要求2所述的耦合集成器件,其特征在于,所述滤波支路包括N个不同频段的滤波器,其中,N为大于或等于1的整数;
所述第一开关电路包括N+1个输出端,其中N个输出端与所述N个带通滤波器的输入端一一对应连接,另一个输出端与所述直通支路的输入端连接;
所述第二开关电路包括N+1个输入端,其中N个输入端与所述N个带通滤波器的输出端一一对应连接,另一个输入端与所述直通支路的输出端连接。
4.根据权利要求3所述的耦合集成器件,其特征在于,所述耦合集成器件还包括:
RFFE接口,与所述第一开关电路和所述第二开关电路相连,用于接收路径切换信号,其中所述路径切换信号用于控制所述第一开关电路和所述第二开关电路选通所述直通支路或所述滤波支路中一个或多个滤波器。
5.根据权利要求3或4所述的耦合集成器件,其特征在于,所述射频输入接口还用于接收所述第二网络制式独立组网下第二预设频段的射频信号;
若所述射频输入接口用于接收所述第一预设频段的射频信号,则所述第一开关电路选通所述滤波支路中与所述第一预设频段对应的滤波器;
若所述射频输入接口用于接收所述第二预设频段的射频信号,则所述第一开关电路选通所述直通支路。
6.根据权利要求4所述的耦合集成器件,其特征在于:
所述第二开关电路,还用于在所述滤波支路存在多个滤波器被选通时,将所述多个滤波器输出的信号进行合路处理。
7.根据权利要求1所述的耦合集成器件,其特征在于,所述耦合集成器件还包括:
射频输出接口,与所述射频输入接口相连,用于输出所述射频信号;
所述第一耦合器通过所述射频输入接口与所述射频输出接口之间的连接线与所述射频输入接口耦合。
8.一种射频系统,其特征在于,包括:
射频收发器件,用于输出第一网络制式与第二网络制式非独立组网下第一预设频段的射频信号和第二预设频段的射频信号;
功率放大集成器件,包括第一发射通路和第二发射通路,所述第一发射通路用于对所述第一预设频段的射频信号进行放大及滤波处理,所述第二发射通路同于对所述第二预设频段的射频信号放大及滤波处理;
第一耦合电路,与所述第一发射通路耦合,用于采样所述第一预设频段的射频信号对应的FBRX信号;
第二耦合电路,与所述第二发射通路耦合,用于采样所述第二预设频段的射频信号对应的FBRX信号;
其中,所述第一耦合电路与所述第二耦合电路中的至少一者中包括滤波电路,所述滤波电路用于降低所述第二预设频段的射频信号对所述第一预设频段的射频信号对应的FBRX信号的干扰,或者,降低所述第一预设频段的射频信号对所述第二预设频段的射频信号对应的FBRX信号的干扰。
9.根据权利要求8所述的射频系统,其特征在于:
所述第一耦合电路包括如权利要求1-7任一项所述的耦合集成器件,所述耦合集成器件与所述第一发射通路耦合,用于采样所述第一预设频段的射频信号对应的FBRX信号。
10.根据权利要求9所述的射频系统,其特征在于:
所述第二耦合电路包括如权利要求1-7任一项所述的耦合集成器件,所述耦合集成器件与所述第二发射通路耦合,用于采样所述第二预设频段的射频信号对应的FBRX信号。
11.根据权利要求9所述的射频系统,其特征在于:
所述第二耦合电路包括第二耦合器,所述第二耦合器集成于所述功率放大集成器件,所述第二耦合器与所述第二发射通路耦合,用于采样所述第二预设频段的射频信号对应的FBRX信号。
12.根据权利要求9所述的射频系统,其特征在于:
所述第一耦合电路和第二耦合电路均设置在射频芯片的外围电路;
或者,
所述第一耦合电路和第二耦合电路中一个设置在射频芯片内部,另一个设置在射频芯片的外围电路。
13.根据权利要求8所述的射频系统,其特征在于,所述射频系统还包括合路开关,所述合路开关包括:
第一输入端,与所述第一耦合电路的输出端连接;
第二输入端,与所述第二耦合电路的输出端连接;
输出端,与所述射频收发器件连接;
所述合路开关用于将所述第一预设频段的射频信号对应的FBRX信号和所述第二预设频段的射频信号对应的FBRX信号进行合路处理后输出至所述射频收发器件。
14.根据权利要求8所述的射频系统,其特征在于,所述功率放大集成器件设置有发射端口、至少两个不同频段的辅助发射端口、第三开关电路和至少两个不同频段的天线端口;其中:
发射电路,与所述发射端口和至少两个辅助发射端口连接,用于对第一预设频段的射频信号和第二预设频段的射频信号分别进行放大滤波处理并通过各自的辅助发射端口输出;
第三开关电路,第三开关电路的多个第一端分别与所述发射电路和至少两个不同频段的辅助发射端口连接,开关电路的第二端与至少两个不同频段的天线端口连接,用于选择导通发射电路、第一预设频段的辅助发射端口与第一预设频段的天线端口之间的第一射频通路;以及,选择导通发射电路、第二预设频段的辅助发射端口与第二预设频段的天线端口之间的第二射频通路。
15.根据权利要求8或14所述的射频系统,其特征在于,所述射频系统还包括:
第一天线,与所述第一发射通路相连;
第二天线,与所述第二发射通路相连。
16.一种终端设备,其特征在于,设置有权利要求8至14任一所述的射频系统。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202111667382.XA CN114337722A (zh) | 2021-12-31 | 2021-12-31 | 一种耦合集成器件、射频系统和终端设备 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202111667382.XA CN114337722A (zh) | 2021-12-31 | 2021-12-31 | 一种耦合集成器件、射频系统和终端设备 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN114337722A true CN114337722A (zh) | 2022-04-12 |
Family
ID=81021422
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202111667382.XA Pending CN114337722A (zh) | 2021-12-31 | 2021-12-31 | 一种耦合集成器件、射频系统和终端设备 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN114337722A (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN115065375A (zh) * | 2022-05-20 | 2022-09-16 | Oppo广东移动通信有限公司 | 射频功率放大电路、射频系统及无线通信设备 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111277296A (zh) * | 2020-02-25 | 2020-06-12 | Oppo广东移动通信有限公司 | 射频电路、射频芯片和电子设备 |
CN112187297A (zh) * | 2020-09-27 | 2021-01-05 | Oppo广东移动通信有限公司 | 射频L-PA Mid器件、射频收发系统和通信设备 |
CN112769447A (zh) * | 2020-12-31 | 2021-05-07 | 维沃移动通信有限公司 | 射频电路及电子设备 |
-
2021
- 2021-12-31 CN CN202111667382.XA patent/CN114337722A/zh active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111277296A (zh) * | 2020-02-25 | 2020-06-12 | Oppo广东移动通信有限公司 | 射频电路、射频芯片和电子设备 |
CN112187297A (zh) * | 2020-09-27 | 2021-01-05 | Oppo广东移动通信有限公司 | 射频L-PA Mid器件、射频收发系统和通信设备 |
CN112769447A (zh) * | 2020-12-31 | 2021-05-07 | 维沃移动通信有限公司 | 射频电路及电子设备 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN115065375A (zh) * | 2022-05-20 | 2022-09-16 | Oppo广东移动通信有限公司 | 射频功率放大电路、射频系统及无线通信设备 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101599790B (zh) | 一种微功率智能光纤无线覆盖系统 | |
US8918060B2 (en) | 2G, 2.5G RF loopback arrangement for mobile device self-testing | |
US20180331704A1 (en) | Radio-frequency circuit with multiple antennas nd radio-frequency signal processing method | |
CN106464392A (zh) | 具有改善的线性度的rf收发器前端模块 | |
US20150043620A1 (en) | Mobile communication terminal | |
CN109756319B (zh) | 一种载波聚合装置及终端设备 | |
WO2023011288A1 (zh) | 信号处理系统和方法 | |
CN107017917B (zh) | 一种td-lte三频自动识别的功放方法和装置 | |
CN114337722A (zh) | 一种耦合集成器件、射频系统和终端设备 | |
CN108075846B (zh) | 一种基站干扰检测方法及装置 | |
CN114513216A (zh) | 射频系统及电子设备 | |
CN110365369B (zh) | 一种支持长距离传输的电力载波通信系统 | |
CN114301492A (zh) | 多路选择器件、控制方法、射频系统及无线通信设备 | |
CN217010858U (zh) | 一种射频电路和电子设备 | |
CN114710180A (zh) | 一种射频处理电路控制方法、射频系统及无线通信设备 | |
CN113630146B (zh) | 一种用于射频传导测试的线路切换系统及方法 | |
US10333577B2 (en) | Mobile terminal and system with multichannel transceiver | |
CN115208429A (zh) | 一种射频系统 | |
CN114389638B (zh) | 一种功率放大器模组、控制方法、终端及计算机存储介质 | |
CN114448463B (zh) | 一种功率放大器模组、控制方法、终端及计算机存储介质 | |
CN219181529U (zh) | 一种l频段信号收发设备 | |
CN112751578B (zh) | 射频elna器件和射频系统 | |
CN115378458A (zh) | 一种射频系统 | |
CN215498936U (zh) | 一种变频接收装置 | |
CN208424353U (zh) | 一种应用于数字光分布的NB-IoT射频前端电路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |