KR100515375B1 - 반도체 소자의 트렌치 형성 방법 - Google Patents

반도체 소자의 트렌치 형성 방법 Download PDF

Info

Publication number
KR100515375B1
KR100515375B1 KR10-2003-0001409A KR20030001409A KR100515375B1 KR 100515375 B1 KR100515375 B1 KR 100515375B1 KR 20030001409 A KR20030001409 A KR 20030001409A KR 100515375 B1 KR100515375 B1 KR 100515375B1
Authority
KR
South Korea
Prior art keywords
oxide film
trench
forming
liner
liner oxide
Prior art date
Application number
KR10-2003-0001409A
Other languages
English (en)
Other versions
KR20040064116A (ko
Inventor
박건욱
Original Assignee
동부아남반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부아남반도체 주식회사 filed Critical 동부아남반도체 주식회사
Priority to KR10-2003-0001409A priority Critical patent/KR100515375B1/ko
Publication of KR20040064116A publication Critical patent/KR20040064116A/ko
Application granted granted Critical
Publication of KR100515375B1 publication Critical patent/KR100515375B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76232—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls
    • H01L21/76235—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls trench shape altered by a local oxidation of silicon process step, e.g. trench corner rounding by LOCOS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Element Separation (AREA)

Abstract

반도체 소자의 트렌치를 형성하는 방법에 관한 것으로, 그 목적은 보이드가 형성되지 않고 트렌치가 완전히 매립되도록 트렌치 산화막을 형성하는 방법을 제공하는 것이다. 본 발명에 따른 반도체 소자의 트렌치 형성 방법은, a) 반도체 기판 상에 패드 산화막과 실리콘 산화막을 형성하는 단계; b) 상기 실리콘 산화막, 패드 산화막 및 목적하는 소정 깊이의 반도체 기판을 건식 식각하여 트렌치를 형성하는 단계; c) 상기 트렌치의 내벽에 열확산 공정으로 산소 분자를 침투시켜 제1 라이너산화막을 형성하는 단계; d) 상기 제1 라이너산화막을 제거한 후, 상기 트렌치의 내벽에 다시 열확산 공정을 수행하여 제2 라이너산화막을 형성하되, 상기 제2 라이너산화막 상부 표면의 측벽과 바닥면이 만나는 모서리 부분이 곡면으로 형성되도록 하는 단계; 및 e) 상기 제2 라이너산화막 상에 상기 트렌치의 내부를 매립하도록 절연막을 형성하는 단계를 포함하는 것을 특징으로 한다.

Description

반도체 소자의 트렌치 형성 방법 {A method for forming a trench in semiconductor device}
본 발명은 반도체 소자의 제조 방법에 관한 것으로, 더욱 상세하게는 반도체 소자에서 활성영역 간을 절연하는 필드영역으로서 형성된 트렌치의 내부를 보이드 없이 절연물질로 매립하는 방법에 관한 것이다.
반도체 소자의 격리 구조로서, 얕은 트렌치 격리(Shallow Trench Isolation: STI) 구조가 많이 사용되고 있다. 트렌치 격리 구조에서는 반도체 기판 내에 트렌치를 형성하고, 그 내부에 절연물질을 충진시킴으로써 필드 영역의 크기를 목적한 트렌치의 크기로 제한하기 때문에 반도체 소자의 미세화에 유리하다.
그러면 종래 트렌치 격리 구조 제조 방법에 대해 간략히 설명한다. 도 1a 내지 1d는 종래 트렌치 격리 구조 제조 방법을 도시한 단면도이다.
먼저, 도 1a에 도시된 바와 같이, 실리콘 기판(1) 상에 패드 산화막(2)을 200Å 정도 증착하고, 그 위에 실리콘 산화막(3)을 2000Å 정도 증착한 후, 그 상부에 감광막을 도포하고 노광하여 트렌치로 예정된 영역의 상부에 해당하는 감광막만을 제거하여 감광막 패턴(4)을 형성한다.
다음, 도 1b에 도시된 바와 같이, 감광막 패턴(4)을 마스크로 하여 노출된 실리콘 산화막(3), 패드 산화막(2) 및 목적하는 소정 깊이의 실리콘 기판(1)을 건식 식각하여 실리콘 기판(1) 내에 트렌치(100)를 형성한 다음, 감광막 패턴(4)을 제거하고 세정 공정을 수행한다.
이때, 형성되는 트렌치(100)의 측벽과 바닥면이 만나는 모서리에서는 수직에 가까운 각이 발생하게 되는데, 이 각을 줄여서 모서리를 완만하게 만드는 것은 거의 불가능하다.
다음, 도 1c에 도시된 바와 같이, 트렌치(100)의 내벽에 열확산 공정에 의해 라이너산화막(5)을 형성한다.
이때, 라이너산화막(5)은 통상적인 열확산 공정에 의해 트렌치의 실리콘 기판(1) 표면(도 1c에서 점선으로 도시)을 중심으로 하여 실리콘 기판(1)의 안쪽으로 약 60%의 두께로 형성되고, 실리콘 기판의 바깥쪽으로 약 40%의 두께로 형성된다.
이러한 라이너산화막(5) 형성을 위한 열확산 공정 중에 트렌치(100)의 측벽과 바닥면이 만나는 모서리 부분의 각이 작을수록 산소 분자들이 실리콘 기판 안으로 침투하기가 어려워지는데, 수직에 가까운 모서리 각을 가진 상태에서는 산소 분자들의 침투가 용이하지 않은 상태이다.
따라서, 실리콘 기판(1)의 안쪽으로 위치하는 라이너산화막(5)의 하부 표면은 트렌치의 모서리 부분에서 완만한 곡선을 이루지만, 실리콘 기판(1) 바깥쪽으로 위치하는 라이너산화막(5)의 상부 표면은 열확산 공정 전의 수직에 가까운 모서리 각을 그대로 유지하고 있다.
다음, 도 1d에 도시된 바와 같이, 라이너산화막(5)을 포함하여 실리콘 산화막(3)의 상부 전면에 트렌치(100)를 충분히 매립시키도록 필드 산화막(6)을 두껍게 증착한다.
필드 산화막(6)은 도 1d의 점선으로 도시한 것과 같은 표면 상태를 가지면서 증착되기 때문에, 수직에 가까운 모서리 각을 가지는 라이너산화막(5) 상부에 필드 산화막(6)을 형성하다 보면 트렌치의 내부가 완전히 매립되지 않고 보이드(200)가 형성되는 문제점이 있었다.
이러한 보이드(200)가 심할 경우에는 이후 필드 산화막(6)의 평탄화를 위한 화학기계적 연마시 그 보이드(200)가 노출되어 평탄화가 어려워지는 문제점이 있었다.
또한, 평탄화 후 보이드가 노출되어 있다가 후속 공정에서 전극 형성용으로 증착하는 폴리실리콘이 보이드로 들어가면 누설전류가 발생하여 소자의 오동작을 유발하고, 인접하는 소자가 서로 접합하여 단락되는 등 소자에 치명적인 악영향을 미치는 문제점이 있었다.
이러한 문제점들은 트렌치의 폭이 좁아지면서 더욱 심화된다.
상기 문제점을 해결하기 위한 본 발명의 목적은, 트렌치 형성 시에 보이드가 형성되지 않고 트렌치를 완전히 매립할 수 있는 반도체 소자의 트렌치 형성 방법을 제공하기 위한 것이다.
상기한 바와 같은 목적을 달성하기 위하여, 본 발명에서는 트렌치의 내벽에 형성한 제1 라이너산화막을 습식 식각으로 제거한 후 다시 제2 라이너산화막을 열성장시킴으로써, 제2 라이너산화막의 상부 표면이 완만한 곡선 모양의 모서리를 가지도록 하며, 그 위에 필드 산화막을 형성하여 트렌치의 내부를 보이드 없이 완전히 매립하는 것을 특징으로 한다.
즉, 본 발명에 따른 반도체 소자의 트렌치 형성 방법은, a) 반도체 기판 상에 패드 산화막과 실리콘 산화막을 형성하는 단계; b) 상기 실리콘 산화막, 패드 산화막 및 목적하는 소정 깊이의 반도체 기판을 건식 식각하여 트렌치를 형성하는 단계; 상기 트렌치의 내벽에 열확산 공정으로 산소 분자를 침투시켜 제1 라이너산화막을 형성하는 단계; d) 상기 제1 라이너산화막을 제거한 후, 상기 트렌치의 내벽에 다시 열확산 공정을 수행하여 제2 라이너산화막을 형성하되, 상기 제2 라이너산화막 상부 표면의 측벽과 바닥면이 만나는 모서리 부분이 곡면으로 형성되도록 하는 단계; 및 e) 상기 제2 라이너산화막 상에 상기 트렌치의 내부를 매립하도록 절연막을 형성하는 단계를 포함하는 것을 특징으로 한다.
이하, 본 발명의 실시예에 따른 반도체 소자 제조 방법에 대해 도 2a 내지 도 2d를 참조하여 설명한다. 도 2a 내지 도 2d는 본 발명의 실시예에 따른 반도체 소자의 트렌치 형성 방법을 도시한 단면도이다.
먼저, 도 2a에 도시된 바와 같이, 반도체 기판(11) 상에 패드 산화막(12)을 얇게 증착하고, 패드 산화막(12) 위에 실리콘 산화막(13)을 증착한 후, 실리콘 산화막(13) 상에 감광막을 도포하고 노광하여 트렌치로 예정된 영역의 상부에 해당하는 감광막만을 제거하여 감광막 패턴(14)을 형성한다.
이때, 패드 산화막(12)은 실리콘 산화막(13)과의 스트레스 차이를 완화하여 스트레스가 반도체 기판(11)에 그대로 전달되는 것을 억제하기 위해 선택적으로 증착하는 것으로서, 100∼300Å 정도의 두께로 얇게 증착하는 것이 바람직하며, 일 예로서 200Å 두께로 증착할 수 있다.
상기 실리콘 산화막(13)은 산화막과의 선택비가 큰 재료이므로 후속공정인 필드 산화막의 화학기계적 연마 공정에서 종료층 역할을 하며 보통 1000∼3000Å 정도의 두께로 증착하는 것이 바람직하고, 일 예로서 2000Å 두께로 증착할 수 있다.
다음으로, 도 2b에 도시된 바와 같이, 감광막 패턴(14)을 마스크로 하여 노출된 실리콘 산화막(13), 패드 산화막(12) 및 목적하는 소정 이의 반도체 기판(11)을 건식 식각하여 트렌치(100)를 형성한 후, 감광막 패턴(15)을 제거하고 세정 공정을 수행한다.
이때, 실리콘 산화막(13)과 반도체 기판(11)의 식각율이 서로 다르기 때문에 각각의 건식 식각 시 공정조건을 달리 하며, 따라서 건식 식각을 두 단계로 나누어 수행한다.
다음으로, 도 2c에 도시된 바와 같이, 트렌치(100)의 내벽에 열확산 공정에 의해 제1 라이너산화막(15)을 형성한다.
이때, 제1 라이너산화막(15)은 통상적인 열확산 공정에 의해 트렌치의 반도체 기판(11) 표면(도 2c에서 점선으로 도시)을 중심으로 하여 반도체 기판(11)의 안쪽으로 약 60%의 두께로 형성되고, 반도체 기판(11)의 바깥쪽으로 약 40%의 두께로 형성된다.
상기 제1 라이너산화막(15) 형성을 위한 열확산 공정 중에 트렌치(100)의 측벽과 바닥면이 만나는 모서리 부분의 각이 작을수록 산소 분자들이 반도체 기판 안으로 침투하기가 어려워지는데, 수직에 가까운 모서리 각을 가진 상태에서는 산소 분자들의 침투가 용이하지 않은 상태이다.
따라서, 반도체 기판(11)의 바깥쪽으로 위치하는 제1 라이너산화막(15)의 상부 표면은 트렌치의 모서리 부분에서 열확산 공정 전의 수직에 가까운 모서리 각을 그대로 유지하고 있지만, 반면에 반도체 기판(11)의 안쪽으로 위치하는 제1 라이너산화막(15)의 하부 표면은 완만한 곡선을 이루고 있다.
다음으로, 도 2d에 도시된 바와 같이, 제1 라이너산화막(15)을 습식 식각으로 제거한다. 그러면, 제1 라이너산화막(15)이 제거된 만큼 트렌치가 넓어지며, 트렌치의 모서리 부분(도 2d에서 점선원으로 도시)은 이전에 존재하던 제1 라이너산화막(15)의 하부 표면을 따라 완만한 곡선을 가지게 된다.
다음으로, 도 2e에 도시된 바와 같이, 트렌치의 내벽에 다시 열확산 공정을 수행하여 제2 라이너산화막(16)을 형성한다. 이때, 제2 라이너산화막(16)은 하부 면의 완만한 곡선을 유지하면서 성장되므로 제2 라이너산화막(16) 모서리 부분의 상부 면 역시 완만한 곡선을 이루게 된다.
다음으로, 도 2f에 도시된 바와 같이, 제2 라이너산화막(16)을 포함하여 실리콘 산화막(13)의 상부 전면에 트렌치(100)를 충분히 매립시키도록 필드 산화막(17)을 두껍게 증착한다.
상기 필드 산화막(17)은 도 2f의 점선으로 도시한 것과 같은 표면 상태를 가지면서 증착되며, 모서리 부분이 완만한 곡선을 이루는 제2 라이너산화막(16) 상부에 필드 산화막(17)을 증착하기 때문에 보이드 없이 트렌치의 내부를 완전히 매립할 수 있다.
이후에는 실리콘 산화막(13)이 노출될 때까지 필드 산화막(17)을 화학기계적 연마하여 평탄화시킴으로써, 트렌치 격리 공정을 완료한다.
본 발명에 따르면, 트렌치의 내벽에 형성한 제1 라이너산화막을 습식 식각으로 제거한 후 다시 제2 라이너산화막을 열성장시킴으로써, 제2 라이너산화막의 상부 표면이 완만한 곡선 모양의 모서리를 가지도록 하며, 따라서 그 위에 형성되는 필드 산화막이 트렌치의 내부를 보이드 없이 완전히 매립할 수 있다.
따라서, 보이드 형성으로 인한 누설전류 또는 단락에 기인한 소자의 신뢰성 감소 요인의 발생을 방지하고, 소자의 수율을 형상시킬 수 있다.
도 1a 내지 1d는 종래 반도체 소자의 트렌치 형성 방법을 도시한 단면도이다.
도 2a 내지 도 2f는 본 발명의 실시예에 따른 반도체 소자의 트렌치 형성 방법을 도시한 단면도이다.

Claims (6)

  1. a) 반도체 기판 상에 패드 산화막과 실리콘 산화막을 형성하는 단계;
    b) 상기 실리콘 산화막, 패드 산화막 및 목적하는 소정 깊이의 반도체 기판을 건식 식각하여 트렌치를 형성하는 단계;
    c) 상기 트렌치의 내벽에 열확산 공정으로 산소 분자를 침투시켜 제1 라이너산화막을 형성하는 단계;
    d) 상기 제1 라이너산화막을 제거한 후, 상기 트렌치의 내벽에 다시 열확산 공정을 수행하여 제2 라이너산화막을 형성하되, 상기 제2 라이너산화막 상부 표면의 측벽과 바닥면이 만나는 모서리 부분이 곡면으로 형성되도록 하는 단계; 및
    e) 상기 제2 라이너산화막 상에 상기 트렌치의 내부를 매립하도록 절연막을 형성하는 단계
    를 포함하는 반도체 소자의 트렌치 형성 방법.
  2. 제1항에 있어서,
    상기 a) 단계의 반도체 기판은 실리콘웨이퍼인 것을 특징으로 하는 반도체 소자의 트렌치 형성 방법.
  3. 제2항에 있어서,
    상기 d) 단계에서는, 상기 제1 라이너산화막을 습식 식각으로 제거하는 것을 특징으로 하는 반도체 소자의 트렌치 형성 방법.
  4. 삭제
  5. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 e) 단계에서는, 상기 실리콘 산화막 및 상기 트렌치의 내부를 포함한 상부 전면에 상기 트렌치의 내부를 매립하도록 산화막을 형성한 후, 상기 실리콘 산화막이 노출될 때까지 상기 산화막을 화학기계적 연마하는 것을 특징으로 하는 반도체 소자의 트렌치 형성 방법.
  6. 제5항에 있어서,
    상기 실리콘 산화막은 1000∼3000Å 두께로 증착하는 것을 특징으로 하는 반도체 소자의 트렌치 형성 방법.
KR10-2003-0001409A 2003-01-09 2003-01-09 반도체 소자의 트렌치 형성 방법 KR100515375B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2003-0001409A KR100515375B1 (ko) 2003-01-09 2003-01-09 반도체 소자의 트렌치 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2003-0001409A KR100515375B1 (ko) 2003-01-09 2003-01-09 반도체 소자의 트렌치 형성 방법

Publications (2)

Publication Number Publication Date
KR20040064116A KR20040064116A (ko) 2004-07-16
KR100515375B1 true KR100515375B1 (ko) 2005-09-14

Family

ID=37354784

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2003-0001409A KR100515375B1 (ko) 2003-01-09 2003-01-09 반도체 소자의 트렌치 형성 방법

Country Status (1)

Country Link
KR (1) KR100515375B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100729017B1 (ko) * 2006-01-05 2007-06-14 주식회사 케이이씨 반도체소자의 분리 구조 제조방법

Also Published As

Publication number Publication date
KR20040064116A (ko) 2004-07-16

Similar Documents

Publication Publication Date Title
US20060014361A1 (en) Method for forming device isolation layer of semiconductor device
KR100515375B1 (ko) 반도체 소자의 트렌치 형성 방법
KR20010046153A (ko) 반도체장치의 트렌치 구조의 소자분리막 형성방법
KR100529667B1 (ko) 반도체 소자의 트렌치 형성 방법
US7294555B2 (en) Method of forming trench in semiconductor device using polish stop layer and anti-reflection coating
US20050136619A1 (en) Semiconductor devices and methods of forming a trench in a semiconductor device
KR100979230B1 (ko) 반도체 소자의 얕은 트랜치 소자분리막 형성방법
KR100596876B1 (ko) 반도체 소자의 소자 분리막 형성 방법
KR100829375B1 (ko) 반도체 소자의 트렌치 형성 방법
KR0172240B1 (ko) 반도체 소자의 소자분리 방법
KR20040049871A (ko) 반도체 소자의 트렌치 산화막 형성 방법
KR100478488B1 (ko) 반도체 소자 및 그 제조 방법
KR100478501B1 (ko) 반도체 소자 및 반도체 소자의 트렌치 형성 방법
KR100567872B1 (ko) 반도체 제조 장치에서의 소자 분리막 형성 방법
KR19990051399A (ko) 반도체 장치의 소자분리방법
KR100478500B1 (ko) 반도체 소자 및 반도체 소자의 트렌치 형성 방법
KR0168122B1 (ko) 반도체 소자의 제조방법
KR100478484B1 (ko) 반도체 소자의 트렌치 형성 방법
KR100829369B1 (ko) 반도체 소자의 소자 분리막 형성 방법
KR100355875B1 (ko) 반도체 소자 분리 방법
KR100829366B1 (ko) 반도체 소자의 트렌치 및 트렌치 형성 방법
US7429518B2 (en) Method for forming shallow trench isolation of semiconductor device
KR20050069427A (ko) 소자 분리막 형성 방법
KR20070060341A (ko) 반도체 소자의 소자분리막 형성방법
KR19990000070A (ko) 반도체소자의 소자분리막 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110809

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20120827

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee