KR100508749B1 - Etching equipment for semiconductor device manufacturing and etching method using the same - Google Patents
Etching equipment for semiconductor device manufacturing and etching method using the same Download PDFInfo
- Publication number
- KR100508749B1 KR100508749B1 KR10-1998-0020288A KR19980020288A KR100508749B1 KR 100508749 B1 KR100508749 B1 KR 100508749B1 KR 19980020288 A KR19980020288 A KR 19980020288A KR 100508749 B1 KR100508749 B1 KR 100508749B1
- Authority
- KR
- South Korea
- Prior art keywords
- chamber
- etching
- wafer
- analysis
- load lock
- Prior art date
Links
- 238000005530 etching Methods 0.000 title claims abstract description 193
- 238000000034 method Methods 0.000 title claims abstract description 119
- 239000004065 semiconductor Substances 0.000 title claims abstract description 26
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 24
- 238000004458 analytical method Methods 0.000 claims abstract description 101
- 238000004380 ashing Methods 0.000 claims abstract description 57
- 230000002159 abnormal effect Effects 0.000 claims description 23
- 238000001312 dry etching Methods 0.000 claims description 22
- 239000002245 particle Substances 0.000 claims description 7
- 230000000694 effects Effects 0.000 abstract description 2
- 235000012431 wafers Nutrition 0.000 description 148
- 229920002120 photoresistant polymer Polymers 0.000 description 13
- 229910052581 Si3N4 Inorganic materials 0.000 description 8
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 8
- 229920005591 polysilicon Polymers 0.000 description 8
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 8
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 7
- 229910021342 tungsten silicide Inorganic materials 0.000 description 7
- 238000010586 diagram Methods 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000011109 contamination Methods 0.000 description 1
- 239000012495 reaction gas Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67011—Apparatus for manufacture or treatment
- H01L21/67017—Apparatus for fluid treatment
- H01L21/67063—Apparatus for fluid treatment for etching
- H01L21/67069—Apparatus for fluid treatment for etching for drying etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/3065—Plasma etching; Reactive-ion etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67011—Apparatus for manufacture or treatment
- H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
- H01L21/67207—Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
- H01L21/67739—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations into and out of processing chamber
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Plasma & Fusion (AREA)
- Drying Of Semiconductors (AREA)
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
Abstract
본 발명은 다수의 식각챔버가 구비되는 반도체장치 제조용 식각설비 및 이를 이용한 식각방법에 관한 것이다.The present invention relates to an etching apparatus for manufacturing a semiconductor device having a plurality of etching chambers and an etching method using the same.
본 발명에 따른 반도체장치 제조용 식각설비는, 식각공정이 진행될 웨이퍼가 대기하는 제 1 로드락챔버, 상기 제 1 로드락챔버와 인접하게 설치되며, 서로 상이한 식각공정이 진행되는 다수의 식각챔버, 상기 제 1 로드락챔버와 인접하게 설치되며, 애싱공정이 진행되는 애싱챔버. 상기 제 1 로드락챔버와 인접하게 설치된 분석챔버 및 상기 제 1 로드락챔버 내부에 구비되며, 상기 웨이퍼를 이송시키는 웨이퍼이송용 로봇아암을 구비하여 이루어지며, 본 발명에 따른 반도체장치 제조용 식각설비를 이용한 식각방법은, 상기 식각챔버 내부에서 식각공정이 진행된 웨이퍼를 상기 분석챔버 내부로 이송시켜 분석공정을 진행하는 것을 특징으로 한다.The etching apparatus for manufacturing a semiconductor device according to the present invention includes a first load lock chamber in which a wafer to be etched is waiting, adjacent to the first load lock chamber, and a plurality of etching chambers in which different etching processes are performed. An ashing chamber installed adjacent to the first load lock chamber and undergoing an ashing process. It is provided with an analysis chamber installed adjacent to the first load lock chamber and the first load lock chamber, the robot arm for wafer transfer to transfer the wafer, using an etching facility for manufacturing a semiconductor device according to the present invention The etching method may include transferring the wafer, which has been etched in the etching chamber, into the analysis chamber to perform an analysis process.
따라서, 하나의 식각설비 내부에서 식각공정을 진행할 수 있으므로 웨이퍼가 설비를 이동하는 과정에 로스타임이 발생하고, 웨이퍼가 오염되는 문제점을 해결할 수 있고, 하나의 식각설비에 다수의 식각챔버가 구비됨으로서 식각설비가 차지하는 점유면적을 줄일 수 있는 효과가 있다.Therefore, since the etching process can be performed in one etching facility, a loss time occurs during the process of moving the wafer and the wafer is contaminated, and a plurality of etching chambers are provided in one etching facility. It has the effect of reducing the occupied area occupied by etching equipment.
Description
본 발명은 반도체장치 제조용 식각설비 및 이를 이용한 식각방법에 관한 것으로서, 보다 상세하게는 다수의 식각챔버가 구비되는 반도체장치 제조용 식각설비 및 이를 이용한 식각방법에 관한 것이다.The present invention relates to an etching apparatus for manufacturing a semiconductor device and an etching method using the same, and more particularly, to an etching apparatus for manufacturing a semiconductor device having a plurality of etching chambers and an etching method using the same.
통상, 반도체장치 제조공정에서는 특정막이 형성된 웨이퍼 상에 포토레지스트 패턴(Photoresist pattern)를 형성한 후, 상기 포토레지스트 패턴을 마스크(Mask)로 사용하여 식각공정을 진행함으로서 웨이퍼 상에 특정 패턴을 형성하고 있다.In a semiconductor device manufacturing process, a photoresist pattern is formed on a wafer on which a specific film is formed, and then a specific pattern is formed on the wafer by performing an etching process using the photoresist pattern as a mask. have.
또한, 일련의 반도체장치 제조공정이 수행된 웨이퍼를 전면식각함으로서 웨이퍼 상에 존재하는 불필요한 막, 패턴 등을 제거함으로서 웨이퍼를 재생하고 있다.In addition, the wafer is regenerated by removing the unnecessary films, patterns, and the like present on the wafer by etching the wafer on which the series of semiconductor device manufacturing processes have been performed.
종래의 반도체장치 제조용 식각설비에는 도1에 도시된 바와 같이 산화막, 질화규소막(SiN Film)을 식각할 수 있는 제 1 식각설비(10)가 설치되어 있다.In the etching apparatus for manufacturing a conventional semiconductor device, as shown in FIG. 1, a first etching apparatus 10 capable of etching an oxide film and a silicon nitride film (SiN film) is provided.
그리고, 상기 제 1 식각설비(10)와 소정간격 이격된 위치에 포토레지스트를 제거하는 애싱(Ashing)공정이 진행되는 애싱설비(12)가 설치되어 있다.In addition, an ashing facility 12 in which an ashing process for removing the photoresist is provided at a position spaced apart from the first etching facility 10 by a predetermined distance.
또한, 상기 애싱설비(12)와 소정간격 이격된 위치에 텅스텐실리사이드막(WSi film) 및 폴리실리콘막(Polysilicon film)을 식각할 수 있는 제 2 식각설비(14)가 설치되어 있다.In addition, a second etching facility 14 capable of etching a tungsten silicide film (WSi film) and a polysilicon film (Polysilicon film) is provided at a position spaced apart from the ashing facility (12).
따라서, 도2에 도시된 바와 같이 폴리실리콘막(22), 텅스텐실리사이드막(24), 질화규소막(26), 산화막(28) 및 포토레지스트 패턴(30)이 순차적으로 형성된 랏(Lot)단위의 25장의 웨이퍼(20)가 적재된 카세트(Cassette)는 작업자 등에 의해서 제 1 식각설비(10)와 인접한 위치로 이동된다. 이어서, 제 1 식각설비(10)와 인접한 위치로 이동된 카세트에 적재된 25장의 웨이퍼(20) 가운데 한 장의 웨이퍼(20)는 로봇아암(도시되지 않음) 등의 이송수단에 의해서 제 1 식각설비(10) 내부에 투입된다. 상기 제 1 식각설비(10) 내부에서는 포토레지스트 패턴(30)을 마스크로 사용한 1차 식각공정이 진행됨으로서 도3에 도시된 바와 같이 포토레지스트 패턴(30)에 의해서 마스킹되지 않은 산화막(28) 및 질화규소막(26)은 제거된다. 그리고, 상기 1차 식각공정이 진행된 웨이퍼(20)는 로봇아암 등의 이송수단에 의해서 제 1 식각설비(10) 내부에서 방출되어 카세트에 적재된다. 그리고, 상기 도2에 도시된 바와 같이 다수의 막(22, 24, 26, 28) 및 포토레지스트 패턴(30)이 형성된 24 장의 잔여 웨이퍼(20)는 연속적으로 전술한 바와 같이 1차 식각공정이 진행된 후, 상기 카세트에 순차적으로 적재된다.Therefore, as shown in FIG. 2, the polysilicon film 22, the tungsten silicide film 24, the silicon nitride film 26, the oxide film 28, and the photoresist pattern 30 are sequentially formed in a lot unit. A cassette on which 25 wafers 20 are loaded is moved to a position adjacent to the first etching facility 10 by an operator or the like. Subsequently, one of the 25 wafers 20 loaded in the cassette moved to the position adjacent to the first etching facility 10 is one wafer 20 by a transfer means such as a robot arm (not shown). (10) It is injected inside. As shown in FIG. 3, the first etching process using the photoresist pattern 30 as a mask is performed in the first etching facility 10, so that the oxide layer 28 is not masked by the photoresist pattern 30. The silicon nitride film 26 is removed. The wafer 20 subjected to the primary etching process is discharged from the first etching facility 10 by a transfer means such as a robot arm and loaded into the cassette. As shown in FIG. 2, the 24 residual wafers 20 in which the plurality of films 22, 24, 26, 28 and the photoresist pattern 30 are formed are continuously subjected to the first etching process as described above. After proceeding, the cassettes are sequentially loaded.
그리고, 상기 1차 식각공정이 수행된 랏단위의 25장의 웨이퍼(20)가 적재된 상기 카세트는 작업자 등에 의해서 애싱설비(12)와 인접한 위치로 이동된다. 그리고, 상기 카세트에 적재된 랏단위의 25장의 웨이퍼(20) 가운데 한 장의 웨이퍼(20)는 로봇아암 등의 이송수단에 의해서 애싱설비(12) 내부로 투입된다. 상기 애싱설비(12) 내부에서는 도4에 도시된 바와 같이 웨이퍼(20) 상에 존재하는 포토레지스트 패턴(30)을 제거하는 애싱공정이 진행된다. 그리고, 상기 애싱공정이 진행된 웨이퍼(20)는 로봇아암 등의 이송수단에 의해서 애싱설비(12) 내부에서 방출되어 카세트에 적재된다. 그리고, 상기 도3에 도시된 바와 같은 패턴(30, 28, 26)이 형성된 24 장의 잔여 웨이퍼(20)는 연속적으로 애싱설비(12) 내부에 투입되어 상기 애싱공정이 진행된 후, 순차적으로 상기 카세트에 적재된다.In addition, the cassette on which 25 wafers 20 in a lot unit in which the primary etching process is performed is loaded is moved to a position adjacent to the ashing facility 12 by an operator or the like. Then, one of the wafers 20 of the twenty-five wafers 20 loaded in the cassette is introduced into the ashing facility 12 by a transfer means such as a robot arm. Inside the ashing facility 12, an ashing process for removing the photoresist pattern 30 existing on the wafer 20 is performed as shown in FIG. Then, the wafer 20 subjected to the ashing process is discharged from the ashing facility 12 by a transfer means such as a robot arm and loaded in a cassette. Then, 24 remaining wafers 20 having patterns 30, 28, and 26 formed thereon as shown in FIG. 3 are continuously introduced into the ashing facility 12, and the ashing process is performed. Is loaded on.
마지막으로, 상기 애싱공정이 진행된 후 도4에 도시된 바와 같은 패턴이 형성된 랏단위의 25장의 웨이퍼(20)가 적재된 상기 다른 카세트는 작업자 등에 의해서 제 2 식각설비(14)와 인접한 위치로 이동된다. 그리고, 상기 카세트에 적재된 랏단위의 웨이퍼(20) 가운데 한 장의 웨이퍼(20)는 로봇아암 등의 이송수단에 의해서 제 2 식각설비(14) 내부로 투입된다. 상기 제 2 식각설비(14) 내부에서는 도5에 도시된 바와 같이 산화막(28) 및 질화규소막(26)에 의해서 마스킹되지 않은 텅스텐실리사이드막(24) 및 폴리실리콘막(22)을 제거하는 2차 식각공정이 진행된다. 그리고, 상기 2차 식각공정이 진행된 웨이퍼(20)는 로봇아암 등의 이송수단에 의해서 제 2 식각설비(14) 내부에서 방출되어 카세트에 적재된다. 상기 도4에 도시된 바와 같은 패턴이 형성된 24장의 잔여 웨이퍼(20)는 연속적으로 전술한 바와 같이 2차 식각공정이 진행된 후, 상기 카세트에 적재된다. 그리고, 상기 2차 식각공정이 진행된 랏단위의 웨이퍼가 적재된 상기 카세트는 작업자 등의 이송수단에 의해서 후속공정설비로 이동된다.Finally, after the ashing process is performed, the other cassette loaded with 25 wafers 20 in a lot unit having a pattern as shown in FIG. 4 is moved to a position adjacent to the second etching facility 14 by an operator or the like. do. One of the wafers 20 of the lot 20 loaded in the cassette is introduced into the second etching facility 14 by a transfer means such as a robot arm. Inside the second etching facility 14, as shown in FIG. 5, the secondary tungsten silicide film 24 and the polysilicon film 22 which are not masked by the oxide film 28 and the silicon nitride film 26 are removed. The etching process is in progress. The wafer 20 subjected to the secondary etching process is discharged from the inside of the second etching facility 14 by a transfer means such as a robot arm and loaded into the cassette. 24 remaining wafers 20 having a pattern as shown in FIG. 4 are sequentially loaded as described above, and then stacked in the cassette. Then, the cassette on which the wafer of the lot unit in which the secondary etching process is performed is loaded is moved to a subsequent process facility by a transfer means such as an operator.
그러나, 상기 1차 식각공정, 애싱공정 및 2차 식각공정은 랏단위의 웨이퍼(20)가 적재된 카세트가 서로 소정간격 이격된 제 1 식각설비(10), 애싱설비(12) 및 제 2 식각설비(14)를 이동하며 공정이 진행됨에 따라 로스타임(Loss time)이 발생되었다.However, the first etching process, the ashing process and the second etching process, the first etching facility 10, the ashing facility 12 and the second etching where the cassettes loaded with the wafers 20 in units of lots are spaced apart from each other by a predetermined interval. Loss time occurred as the process progressed while moving the facility 14.
또한, 상기 카세트가 작업자 등에 의해서 제 1 식각설비(10)에서 애싱설비(12)로 애싱설비(12)에서 제 2 식각설비(14)로 이동하는 과정에 카세트에 적재된 웨이퍼는 주변환경 등의 오염원에 노출되어 오염되는 문제점이 있었다.In addition, the wafer loaded in the cassette during the process of moving the cassette from the first etching facility 10 to the ashing facility 12 from the ashing facility 12 to the second etching facility 14 by an operator or the like may be used. There was a problem of being exposed to the source of contamination.
그리고, 상기 제 1 식각설비(10), 애싱설비(12) 및 제 2 식각설비(14)가 서로 소정간격 이격되어 작업공간 내부에 위치되어 있음으로 인해서 식각설비가 반도체 작업공간 내부에 차지하는 점유면적이 과도한 문제점이 있었다.Since the first etching facility 10, the ashing facility 12, and the second etching facility 14 are positioned in the work space at predetermined intervals from each other, the occupied area occupied by the etching facility in the semiconductor work space. There was this excessive problem.
본 발명의 목적은, 다수의 웨이퍼가 적재된 카세트가 제 1 식각설비, 애싱설비 및 제 2 식각설비 등의 식각설비를 이동하는 과정에 로스타임이 발생되고, 오염원에 의해서 오염되는 것을 방지할 수 있는 반도체장치 제조용 식각설비 및 이를 이용한 식각방법을 제공하는 데 있다.An object of the present invention is to prevent the loss of time is generated during the process of moving the etching facilities, such as the first etching facility, ashing facility and the second etching facility, the cassette loaded with a plurality of wafers, can be prevented from being contaminated by the pollution source There is provided an etching apparatus for manufacturing a semiconductor device and an etching method using the same.
본 발명의 다른 목적은, 식각설비가 반도체 작업공간 내에 차지하는 점유면적을 줄일 수 있는 반도체장치 제조용 식각설비를 제공하는 데 있다.Another object of the present invention is to provide an etching apparatus for manufacturing a semiconductor device which can reduce the area occupied by the etching apparatus in the semiconductor workspace.
상기 목적을 달성하기 위한 본 발명에 따른 반도체장치 제조용 식각설비는, 건식식각공정이 진행될 웨이퍼가 대기하는 제 1 로드락챔버와, 상기 제 1 로드락챔버와 인접하게 설치되며, 서로 상이한 건식식각공정이 진행되는 다수의 식각챔버와, 상기 제 1 로드락챔버와 인접하게 설치되며, 애싱공정이 진행되는 애싱챔버와, 상기 제 1 로드락챔버 내부에 구비되며, 상기 웨이퍼를 이송시키는 웨이퍼이송용 로봇아암와, 상기 다수의 식각챔버 중 제 1 식각챔버와 인접하게 설치되어 주사전자현미경(Scaning Electron Microscope), 파티클카운터(Particle counter) 및 두께측정기를 포함하며, 상기 제 1 식각챔버 내부에서 건식식각공정이 진행된 웨이퍼의 정상 및 비정상 여부를 분석하는 분석챔버와, 상기 분석챔버와 인접한 위치에 상기 분석챔버 내부에서 진행된 분석공정의 분석결과에 따라 비정상으로 판단된 웨이퍼가 대기하는 비상대기챔버를 포함할 수 있다.Etching apparatus for manufacturing a semiconductor device according to the present invention for achieving the above object, the first load lock chamber, the wafer is to be waiting for the dry etching process, and is installed adjacent to the first load lock chamber, different dry etching process A plurality of etching chambers, the first load lock chamber adjacent to each other, an ashing chamber through which an ashing process is performed, and a robot arm for transferring a wafer, the wafer arm being provided inside the first load lock chamber; And a scanning electron microscope, a particle counter, and a thickness meter installed adjacent to the first etching chamber among the plurality of etching chambers, wherein the dry etching process is performed in the first etching chamber. An analysis chamber for analyzing whether a wafer is normal or abnormal, and an analysis performed in the analysis chamber at a position adjacent to the analysis chamber Defined in accordance with the analysis result may include an emergency air chamber of the wafer is determined as an abnormal atmosphere.
그리고, 상기 분석챔버에는 상기 분석결과에 따라 알람을 발생시킬 수 있는 알람발생장치가 더 구비되고, 상기 분석챔버에는 상기 분석결과에 따라 상기 식각챔버, 애싱챔버, 웨이퍼 이송용로봇아암 등의 식각설비 전체의 동작을 정지시키는 인터로크기능이 더 구비될 있다.The analysis chamber may further include an alarm generating device capable of generating an alarm according to the analysis result, and the analysis chamber may include an etching facility such as the etching chamber, the ashing chamber, and the wafer arm robot arm according to the analysis result. An interlock function for stopping the whole operation may be further provided.
또한, 상기 제 1 로드락챔버 내부에 상기 웨이퍼를 특정방향으로 정렬시키는 정렬기가 더 구비될 수 있고, 상기 제 1 로드락챔버와 인접하여 상기 웨이퍼가 투입되는 제 2 로드락챔버 및 상기 웨이퍼가 방출되는 제 3 로드락챔버가 더 구비될 수 있다.In addition, the first load lock chamber may further include an aligner for aligning the wafer in a specific direction, the second load lock chamber and the wafer is inserted into the adjacent adjacent to the first load lock chamber and the wafer is discharged The third load lock chamber may be further provided.
그리고, 상기 제 1 로드락챔버와 제 2 로드락챔버 사이에 로딩용 로봇아암이 설치되고, 상기 제 1 로드락챔버와 제 3 로드락챔버 사이에 언로딩용 로봇아암이 구비될 수 있다.In addition, a loading robot arm may be installed between the first load lock chamber and the second load lock chamber, and an unloading robot arm may be provided between the first load lock chamber and the third load lock chamber.
그리고, 본 발명에 따른 반도체장치 제조용 식각챔버를 이용한 식각방법은, 건식식각공정이 진행될 웨이퍼가 대기하는 제 1 로드락챔버와, 상기 제 1 로드락챔버와 인접하게 설치되며 서로 상이한 건식식각공정이 진행되는 다수의 식각챔버와, 상기 제 1 로드락챔버와 인접하게 설치되며 애싱공정이 진행되는 애싱챔버와, 상기 다수의 식각챔버 중 제 1 식각챔버와 인접하게 설치되어 주사전자현미경(Scanning Electron Microscope), 파티클카운터(Particle counter) 및 두께측정기를 포함하며 상기 제 1 식각챔버 내부에서 건식식각공정이 진행된 웨이퍼의 정상 및 비정상 여부를 분석하는 분석챔버와, 상기 분석챔버와 인접한 위치에 상기 분석챔버 내부에서 진행된 분석공정의 분석결과에 따라 비정상으로 판단된 웨이퍼가 대기하는 비상대기챔버를 포함하는 반도체장치 제조용 식각설비를 이용한 식각방법에 있어서, 상기 제 1 식각챔버 내부에 1번 웨이퍼를 투입하여 1차 건식식각공정을 진행하는 단계와, 상기 1번 웨이퍼를 상기 분석챔버 내부로 이송시켜 분석공정을 진행하고, 상기 제 1 식각챔버 내부에 2번 웨이퍼를 투입하여 1차 건식식각공정을 진행하는 단계와, 상기 1번 웨이퍼에 대한 분석결과가 정상이면, 상기 1번 웨이퍼를 상기 다수의 식각챔버 가운데 제 2 식각챔버로 이송시켜 2차 건식식각공정을 진행하고, 상기 분석결과가 비정상이면, 상기 1번 웨이퍼를 상기 비상대기챔버로 이송시키고, 상기 제 1 식각챔버 내부의 2번 웨이퍼를 상기 분석챔버 내부에 투입하여 분석공정을 진행하고, 상기 제 1 식각챔버 내부에 3번 웨이퍼를 투입하여 1차 건식식각공정을 진행하는 단계와, 상기 분석챔버 내부의 2번 웨이퍼에 대한 분석결과가 정상이면, 상기 2번 웨이퍼를 상기 제 2 식각챔버 내부로 이송시켜 2차 건식식각공정을 진행하고, 상기 분석챔버 내부의 2번 웨이퍼에 대한 분석결과가 비정상이면 식각설비를 인터로크시키는 단계를 포함할 수 있다.In addition, an etching method using an etching chamber for manufacturing a semiconductor device according to the present invention includes a first load lock chamber in which a wafer to be subjected to a dry etching process is waiting, and adjacent to the first load lock chamber, and different dry etching processes are provided. A plurality of etching chambers, which are installed adjacent to the first load lock chamber and an ashing chamber where an ashing process is performed, and are installed adjacent to a first etching chamber of the plurality of etching chambers, are scanning electron microscopes. An analysis chamber including a particle counter and a thickness meter and analyzing a normal and abnormal state of a wafer subjected to a dry etching process in the first etching chamber, and an inside of the analysis chamber at a position adjacent to the analysis chamber. Semiconductor including an emergency standby chamber waiting for the wafer determined to be abnormal according to the analysis results of the analysis process proceeded in An etching method using an etching apparatus for manufacturing a device, comprising: performing a first dry etching process by inserting a first wafer into the first etching chamber, and transferring the first wafer into the analysis chamber to perform an analytical process Proceeding to the first dry etching process by inserting the second wafer into the first etching chamber, and if the analysis result of the first wafer is normal, the first wafer is placed in the plurality of etching chambers. The second dry etching process is performed by transferring to the second etching chamber, and if the analysis result is abnormal, the wafer 1 is transferred to the emergency standby chamber, and the wafer 2 inside the first etching chamber is transferred to the analysis chamber. Carrying out the analytical process by inserting it into the inside, and injecting the wafer 3 times into the first etching chamber to perform the first dry etching process; If the analysis result of the wiper is normal, the wafer 2 is transferred into the second etching chamber to perform the second dry etching process. If the analysis result of the wafer 2 inside the analysis chamber is abnormal, the etching apparatus is removed. Interlocking.
이하, 본 발명의 구체적인 실시예를 첨부한 도면을 참조하여 상세히 설명한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.
도3은 본 발명에 따른 반도체장치 제조용 식각설비의 일 실시예를 나타내는 구성도이다.3 is a block diagram showing an embodiment of an etching apparatus for manufacturing a semiconductor device according to the present invention.
도3을 참조하면, 식각공정이 진행될 웨이퍼가 대기하는 제 1 로드락챔버(40)가 구비되어 있다. 상기 제 1 로드락챔버(40) 소정영역에는 특정위치의 웨이퍼를 다른 위치로 이송시킬 수 있는 웨이퍼이송용 로봇아암(42)이 설치되어 있다. 또한, 상기 제 1 로드락챔버(40) 다른 소정영역에는 로딩스테이지(Loading stage) 및 언로딩스테이지(Unloading stage)가 구비되며, 상기 로딩스테이지 상에 위치된 웨이퍼를 특정방향으로 정렬시키는 정렬기(56)가 설치되어 있다.Referring to FIG. 3, a first load lock chamber 40 in which a wafer to be etched is waiting is provided. In the predetermined region of the first load lock chamber 40, a wafer transfer robot arm 42 capable of transferring a wafer at a specific position to another position is provided. In addition, a loading stage and an unloading stage are provided in another predetermined region of the first load lock chamber 40, and an aligner for aligning a wafer located on the loading stage in a specific direction ( 56) is installed.
그리고, 상기 제 1 로드락챔버(40)와 인접하여 제 1 식각챔버(44), 애싱챔버(46), 제 2 식각챔버(48) 및 분석챔버(50)가 구비되어 있다. 상기 제 1 식각챔버(44) 내부에서는 반응가스를 이용하여 웨이퍼 상부의 산화막(28) 및 질화규소막(26)을 식각하는 1차 식각공정이 진행될 수 있도록 되어 있으며, 상기 애싱챔버(46) 내부에서는 웨이퍼 상에 존재하는 포토레지스트 성분을 제거할 수 있도록 되어 있고, 상기 제 2 식각챔버(48) 내부에서는 웨이퍼 상부의 텅스텐실리사이드막(24) 및 폴리실리콘막(22)을 식각하는 2차 식각공정이 진행될 수 있도록 되어 있다.In addition, a first etching chamber 44, an ashing chamber 46, a second etching chamber 48, and an analysis chamber 50 are provided adjacent to the first load lock chamber 40. In the first etching chamber 44, a first etching process of etching the oxide layer 28 and the silicon nitride layer 26 on the wafer using a reaction gas may be performed. In the ashing chamber 46, the first etching process may be performed. The photoresist component existing on the wafer can be removed, and a secondary etching process for etching the tungsten silicide film 24 and the polysilicon film 22 on the wafer is performed inside the second etching chamber 48. It is intended to proceed.
또한, 상기 분석챔버(50) 내부에는 주사전자현미경(Scanning Electron Microscope), 파티클카운터(Particle Counter) 및 두께측정기 등의 분석장치가 구비됨으로서 상기 제 1 식각챔버(44) 및 제 2 식각챔버(48) 내부에서 진행된 1차 식각공정 및 2차 식각공정의 식각결과를 분석할 수 있도록 되어 있다. 그리고, 상기 분석챔버(50)에는 상기 분석챔버(50) 내부에서 진행된 분석결과에 따라 알람(Alarm)을 발생시킬 수 있는 알람발생장치(도시되지 않음)와 상기 제 1 식각챔버(44), 애싱챔버(46), 제 2 식각챔버(48) 및 웨이퍼이송용 로봇아암(64) 등의 식각설비 전체의 동작을 정지시키는 인터로크(Interlock) 기능이 구비되어 있다.In addition, an analysis device such as a scanning electron microscope, a particle counter, and a thickness meter is provided inside the analysis chamber 50, so that the first etching chamber 44 and the second etching chamber 48 are provided. ) It is possible to analyze the etching results of the primary etching process and the secondary etching process. The analysis chamber 50 includes an alarm generating device (not shown) and the first etching chamber 44 and ashing capable of generating an alarm according to an analysis result performed in the analysis chamber 50. An interlock function for stopping the operation of the entire etching facility, such as the chamber 46, the second etching chamber 48, and the wafer transfer robot arm 64, is provided.
그리고, 상기 분석챔버(50)와 인접한 위치에 상기 분석챔버(50) 내부에서 진행된 분석공정의 분석결과에 따라 비정상 웨이퍼가 대기하는 비상대기챔버(52)가 더 구비되어 있다. 상기 분석챔버(50)와 비상대기챔버(52) 사이에는 비상용 로봇아암(54)이 구비되어 있다.Further, an emergency standby chamber 52 is further provided at a position adjacent to the analysis chamber 50 to wait for an abnormal wafer according to the analysis result of the analysis process performed in the analysis chamber 50. An emergency robot arm 54 is provided between the analysis chamber 50 and the emergency standby chamber 52.
그리고, 상기 제 1 로드락챔버(40)와 제 2 로드락챔버(58)가 로딩용 로봇아암(60)을 개재하여 서로 연결되어 있고, 상기 제 1 로드락챔버(40)와 제 3 로드락챔버(62)가 언로딩용 로봇아암(64)을 개재하여 서로 연결되어 있다.The first load lock chamber 40 and the second load lock chamber 58 are connected to each other via the loading robot arm 60, and the first load lock chamber 40 and the third load lock are connected to each other. The chambers 62 are connected to each other via the robot arm 64 for unloading.
또한, 상기 제 2 로드락챔버(58)와 식각공정이 진행될 다수의 웨이퍼가 적재된 로딩카세트(Loading cassette)가 위치되는 로딩에리어(Loading area : 66)가 연결되어 있고, 상기 제 3 로드락챔버(62)와 식각공정이 진행된 다수의 웨이퍼가 적재되는 언로딩카세트(Unloading cassette)가 위치되는 언로딩에리어(Unloading area : 68)가 연결되어 있다.In addition, the second load lock chamber 58 and a loading area 66 in which a loading cassette in which a plurality of wafers to be etched are loaded are placed are connected, and the third load lock chamber is connected. Reference numeral 62 is connected to an unloading area 68 in which an unloading cassette on which a plurality of wafers subjected to an etching process are loaded is located.
이하, 도7을 참조하여 전술한 본 발명에 따른 반도체장치 제조용 식각설비의 구성에 대한 작용 및 본 발명에 따른 반도체장치 제조용 식각설비를 이용한 식각방법을 설명한다.Hereinafter, referring to FIG. 7, the operation of the etching apparatus for manufacturing a semiconductor device according to the present invention and the etching method using the etching apparatus for manufacturing a semiconductor device according to the present invention will be described.
먼저, S2단계에서 도2에 도시된 바와 같이 폴리실리콘막(22), 텅스텐실리사이드막(24), 질화규소막(26), 산화막(28) 및 포토레지스트 패턴(30)이 순차적으로 형성되어 있으며, 1번 내지 25번의 순서가 정해진 랏(Lot) 단위의 25장의 웨이퍼(20)가 적재된 로딩카세트가 작업자 등에 의해서 로딩에리어(66)에 로딩(Loading)된다. First, in step S2, as shown in FIG. 2, the polysilicon film 22, the tungsten silicide film 24, the silicon nitride film 26, the oxide film 28, and the photoresist pattern 30 are sequentially formed. A loading cassette loaded with 25 wafers 20 in a lot unit of 1 to 25 ordered lots is loaded into the loading area 66 by an operator or the like.
그리고, S4단계에서 로봇아암(도시되지 않음) 등의 이동수단에 의해서 상기 로딩카세트에 적재된 25장의 웨이퍼 가운데 1번 웨이퍼는 제 2 로드락챔버(58) 내부로 투입된 후, 로딩용 로봇아암(60)에 의해서 제 1 로드락챔버(40) 내부의 정렬기(56)의 로딩스테이지 상에 위치된다. 상기 정렬기(56)의 로딩스테이지 상에서는 1번 웨이퍼를 일방향으로 정렬시키는 정렬공정이 진행된다.Then, in step S4, one of the 25 wafers loaded on the loading cassette by a moving means such as a robot arm (not shown) is introduced into the second load lock chamber 58, and then the loading robot arm ( 60 is positioned on the loading stage of the aligner 56 within the first load lock chamber 40. On the loading stage of the aligner 56, an alignment process of aligning the wafer 1 in one direction is performed.
다음으로, S6단계에서 상기 정렬기(56)에서 정렬된 1번 웨이퍼는 웨이퍼이송용 로봇아암(42)에 의해서 제 1 식각챔버(44) 내부에 투입되고, 상기 로딩카세트에 적재된 2번 웨이퍼는 전술한 바와 같이, 제 2 로드락챔버(58)를 통과하여 제 1 로드락챔버(40) 내부의 정렬기(56)의 로딩스테이지 상에 위치되어 정렬된다. 상기 제 1 식각챔버(44) 내부에서는 도3에 도시된 바와 같이, 1번 웨이퍼(20) 상의 포토레지스트 패턴(30)에 의해서 마스킹되지 않은 산화막(28) 및 질화규소막(26)을 제거하는 1차 식각공정이 진행된다.Next, in step S6, the first wafer aligned in the aligner 56 is introduced into the first etching chamber 44 by the wafer transfer robot arm 42, and the second wafer loaded in the loading cassette is loaded. As described above, the second load lock chamber 58 passes through and is positioned and aligned on the loading stage of the aligner 56 inside the first load lock chamber 40. As shown in FIG. 3, the first etching chamber 44 removes the unmasked oxide film 28 and the silicon nitride film 26 by the photoresist pattern 30 on the first wafer 20. A secondary etching process is in progress.
이어서, S8단계에서 상기 제 1 식각챔버(44) 내부에서 1차 식각공정이 진행된 1번 웨이퍼는 웨이퍼이송용 로봇아암(42)에 의해서 분석챔버(50) 내부로 이송되고, 정렬기(56)에서 정렬된 2번 웨이퍼는 웨이퍼이송용 로봇아암(42)에 의해서 제 1 식각챔버(44) 내부로 이송되고, 상기 로딩카세트에 적재된 3번 웨이퍼는 전술한 바와 같이, 제 2 로드락챔버(58)를 통과하여 제 1 로드락챔버(40) 내부의 정렬기(56)의 로딩스테이지 상에 위치되어 정렬된다. 상기 분석챔버(50) 내부에서는 주사전자현미경, 파티클카운터 및 두께측정기 등을 사용하여 상기 1차 식각공정의 정상 및 비정상 여부를 분석하는 분석공정이 진행된다. 상기 제 1 식각챔버(44) 내부에서는 2번 웨이퍼에 대한 1차 식각공정이 진행되고, 상기 정렬기(56)에서는 3번 웨이퍼에 대한 정렬공정이 진행된다.Subsequently, in step S8, the first wafer, which is subjected to the first etching process in the first etching chamber 44, is transferred into the analysis chamber 50 by the wafer transfer robot arm 42, and in the aligner 56. The aligned wafer 2 is transferred into the first etching chamber 44 by the wafer transfer robot arm 42, and the wafer 3 loaded in the loading cassette is the second load lock chamber 58 as described above. It is positioned on the loading stage of the aligner 56 in the first load lock chamber 40 through the alignment. In the analysis chamber 50, an analysis process for analyzing whether the primary etching process is normal or abnormal using a scanning electron microscope, a particle counter, and a thickness meter is performed. In the first etching chamber 44, a first etching process of the second wafer is performed, and an alignment process of the third wafer is performed in the sorter 56.
다음으로, S10단계에서 상기 분석챔버(50) 내부에서 진행된 1번 웨이퍼에 대한 분석결과의 정상 및 비정상 유무를 판단한다.Next, in step S10, it is determined whether the analysis result of the first wafer that is advanced in the analysis chamber 50 is normal or abnormal.
이어서, 상기 S10단계에서 분석챔버(50) 내부에서 진행된 1번 웨이퍼에 대한 분석결과가 정상이면, S20단계에서 상기 1번 웨이퍼는 웨이퍼이송용 로봇아암(42)에 의해서 애싱챔버(46) 내부로 이송되며, 상기 2번 웨이퍼는 제 1 식각챔버(44) 내부에서 대기하고, 상기 3번 웨이퍼는 정렬기(56)의 로딩스테이지에서 대기한다. 상기 애싱챔버(46) 내부에서는 도4에 도시된 바와 같이, 웨이퍼(20) 상에 존재하는 포토레지스트 패턴(30)을 제거하는 애싱공정이 진행된다.Subsequently, if the analysis result of the first wafer which is advanced in the analysis chamber 50 in the step S10 is normal, the first wafer is transferred into the ashing chamber 46 by the wafer transfer robot arm 42 in the step S20. The second wafer waits inside the first etching chamber 44, and the third wafer waits on the loading stage of the aligner 56. Inside the ashing chamber 46, an ashing process is performed to remove the photoresist pattern 30 existing on the wafer 20, as shown in FIG.
그리고, S10단계에서 상기 분석챔버(50) 내부에서 진행된 1번 웨이퍼에 대한 분석결과가 비정상일 경우, S12 단계에서 분석챔버(50) 내부의 상기 1번 웨이퍼는 비상용 로봇아암(54)에 의해서 비상대기챔버(52)로 이송되어 대기한다. 이어서, S14단계에서 상기 제 1 식각챔버(44) 내부에서 1차 식각공정이 진행된 상기 2번 웨이퍼는 웨이퍼이송용 로봇아암(42)에 의해서 분석챔버(50) 내부로 투입된다. 상기 분석챔버(50) 내부에서는 상기 1번 웨이퍼와 동일한 방법으로 상기 1차 식각공정의 정상유무를 분석하는 분석공정이 진행되며, 상기 2번 웨이퍼에 대한 분석공정이 진행되는 동안 정렬기(56)의 3번 웨이퍼는 제 1 식각챔버(44) 내부로 이송되어 1차 식각공정이 진행되고, 로딩카세트에 적재된 4번 웨이퍼는 정렬기(56)의 정렬스테이지 상에 전술한 바와 같이 위치되어 정렬된다. 다음으로, S16단계에서 상기 분석챔버(50) 내부에서 진행된 2번 웨이퍼에 대한 분석결과의 정상 및 비정상 유무를 판단한다. 상기 S16단계에서 진행된 2번 웨이퍼에 대한 분석결과가 정상이면, S20단계에서 상기 2번 웨이퍼는 웨이퍼이송용 로봇아암(42)에 의해서 애싱챔버(46) 내부로 이송되어 애싱공정이 진행되고, 상기 3번 웨이퍼는 제 1 식각챔버(44) 내부에서 대기하고, 상기 4번 웨이퍼는 정렬기(56)의 로딩스테이지에서 대기한다. 또한, 상기 S16단계에서 진행된 2번 웨이퍼에 대한 분석결과가 비정상이면, S18단계에서 분석챔버(50)에 구비된 알람발생장치는 알람을 발생시키며 웨이퍼이송용 로봇아암(42), 제 1 식각챔버(44), 애싱챔버(46) 및 제 2 식각챔버(48) 등의 모든 식각설비는 인터로크된다.In addition, when the analysis result of the first wafer that is advanced in the analysis chamber 50 in step S10 is abnormal, the first wafer in the analysis chamber 50 in the step S12 is emergency by the emergency robot arm 54. Transfer to the standby chamber 52 to wait. Subsequently, in step S14, the second wafer having the first etching process performed in the first etching chamber 44 is introduced into the analysis chamber 50 by the wafer transfer robot arm 42. In the analysis chamber 50, an analysis process for analyzing whether the first etching process is normal or not is performed in the same manner as the wafer 1, and the aligner 56 is performed while the analysis process for the wafer 2 is in progress. Wafer 3 is transferred into the first etching chamber 44 and the first etching process is performed, and wafer 4 loaded in the loading cassette is positioned and aligned on the alignment stage of the aligner 56 as described above. do. Next, in step S16, it is determined whether the analysis result of the wafer No. 2 performed in the analysis chamber 50 is normal and abnormal. If the analysis result of the wafer No. 2 proceeded in step S16 is normal, the wafer No. 2 is transferred into the ashing chamber 46 by the wafer transfer robot arm 42 in step S20, and the ashing process is performed. The first wafer waits inside the first etching chamber 44, and the fourth wafer waits on the loading stage of the aligner 56. In addition, if the analysis result for the wafer No. 2 proceeded in step S16 is abnormal, the alarm generating device provided in the analysis chamber 50 in step S18 generates an alarm and the wafer transfer robot arm 42, the first etching chamber ( 44, all etching facilities such as the ashing chamber 46 and the second etching chamber 48 are interlocked.
다음으로, S22단계에서 상기 애싱챔버(46) 내부에서 애싱공정이 진행된 1번 웨이퍼는 웨이퍼이송용 로봇아암(42)에 의해서 제 2 식각챔버(48) 내부로 이송되고, 제 1 식각챔버(44) 내부의 2번 웨이퍼는 웨이퍼이송용 로봇아암(42)에 의해서 애싱챔버(46) 내부로 이송되고, 정렬기(56)의 로딩스테이지의 3번 웨이퍼는 제 1 식각챔버(44) 내부로 이송되고, 카세트에 적재된 4번 웨이퍼는 전술한 바와 같이, 정렬기(56)의 로딩스테이지 상에 위치되어 정렬된다. 상기 제 2 식각챔버(48) 내부에서는 도5에 도시된 바와 같이, 웨이퍼(20) 상에 형성된 텅스텐실리사이드막(24) 및 폴리실리콘막(22)을 제거하는 2차 식각공정이 진행되고, 상기 애싱챔버(46) 내부에서는 애싱공정이 진행되고, 상기 제 1 식각챔버(44) 내부에서는 1차 식각공정이 진행되고, 상기 정렬기(56)의 로딩스테이지 상에서는 정렬공정이 진행된다.Next, in step S22, the first wafer, the ashing process of which is performed in the ashing chamber 46, is transferred to the second etching chamber 48 by the wafer transfer robot arm 42, and the first etching chamber 44. Wafer No. 2 inside is transferred into the ashing chamber 46 by the wafer transfer robot arm 42, Wafer No. 3 of the loading stage of the aligner 56 is transferred into the first etching chamber 44, The wafer 4 loaded in the cassette is positioned and aligned on the loading stage of the aligner 56, as described above. As shown in FIG. 5, in the second etching chamber 48, a secondary etching process of removing the tungsten silicide layer 24 and the polysilicon layer 22 formed on the wafer 20 is performed. An ashing process is performed in the ashing chamber 46, a primary etching process is performed in the first etching chamber 44, and an alignment process is performed on the loading stage of the aligner 56.
이어서, S24단계에서 상기 제 2 식각챔버(48) 내부에서 2차 식각공정이 진행된 1번 웨이퍼는 웨이퍼이송용 로봇아암(42)에 의해서 분석챔버(50) 내부로 이송되고, 상기 애싱챔버(46) 내부의 2번 웨이퍼는 웨이퍼이송용 로봇아암(42)에 의해서 제 2 식각챔버(48) 내부로 이송되고, 상기 제 1 식각챔버(44) 내부의 3번 웨이퍼는 웨이퍼이송용 로봇아암(42)에 의해서 애싱챔버(46) 내부로 이송되고, 상기 로딩카세트에 적재된 5번 웨이퍼는 전술한 바와 같이, 정렬기(56)의 로딩스테이지 상에 위치되어 정렬된다. 상기 분석챔버(50) 내부에서는 주사전자현미경, 파티클카운터 및 두께측정기 등을 사용하여 상기 2차 식각공정의 정상 및 비정상 여부를 분석하는 분석공정이 진행되고, 상기 제 2 식각챔버(48) 내부에서는 2차 식각공정이 진행되고, 상기 애싱챔버(46) 내부에서는 애싱공정이 진행되고, 상기 제 1 식각챔버(44) 내부에서는 1차 식각공정이 진행된다.Subsequently, in step S24, the first wafer, which has undergone the second etching process in the second etching chamber 48, is transferred into the analysis chamber 50 by the wafer transfer robot arm 42, and the ashing chamber 46. The second wafer inside is transferred into the second etching chamber 48 by the wafer transfer robot arm 42, and the third wafer inside the first etching chamber 44 is transferred by the wafer transfer robot arm 42. The wafer 5, which is transferred into the ashing chamber 46 and loaded into the loading cassette, is positioned and aligned on the loading stage of the aligner 56, as described above. In the analysis chamber 50, an analysis process of analyzing whether the secondary etching process is normal or abnormal using a scanning electron microscope, a particle counter, and a thickness meter is performed, and in the second etching chamber 48, A secondary etching process is performed, an ashing process is performed in the ashing chamber 46, and a primary etching process is performed in the first etching chamber 44.
이어서, S26단계에서 상기 분석챔버(50) 내부에서 진행된 1번 웨이퍼에 대한 분석공정의 분석결과의 정상 및 비정상 유무를 판단한다.Subsequently, in step S26, it is determined whether the analysis result of the analysis process for the wafer No. 1 performed in the analysis chamber 50 is normal and abnormal.
다음으로, 상기 S26단계에서 수행된 1번 웨이퍼에 대한 분석공정의 분석결과가 정상이면, S36단계에서 상기 분석챔버(50) 내부의 1번 웨이퍼는 웨이퍼이송용 로봇아암(60)에 의해서 정렬기(56)의 언로딩스테이지 상으로 이송된 후, 언로딩용 로봇아암(64)에 의해서 제 3 로드락챔버(62)로 이동되고 로봇아암에 의해서 언로딩에리어(68)의 언로딩카세트에 적재된다. 상기 1번 웨이퍼가 언로딩되는 동안 제 2 식각챔버(48) 내부의 2번 웨이퍼, 애싱챔버(46) 내부의 3번 웨이퍼, 제 1 식각챔버(44) 내부의 4번 웨이퍼 및 정렬기(56)의 로딩스테이지 상의 5번 웨이퍼는 대기한다.Next, if the analysis result of the analysis process for the wafer No. 1 performed in step S26 is normal, in step S36 the wafer No. 1 inside the analysis chamber 50 is aligned by the robot arm 60 for wafer transfer. After being transported onto the unloading stage of 56, it is moved to the third load lock chamber 62 by the unloading robot arm 64 and loaded into the unloading cassette of the unloading area 68 by the robot arm. . While the wafer 1 is unloaded, the wafer 2 in the second etching chamber 48, the wafer 3 in the ashing chamber 46, the wafer 4 in the first etching chamber 44, and the aligner 56 Wafer # 5 on the loading stage of) waits.
다음으로, S26단계에서 분석챔버 내부에서 진행된 1번 웨이퍼에 대한 분석결과가 비정상일 경우, S28단계에서 분석챔버(50) 내부의 1번 웨이퍼는 비상용 로봇아암(54)에 의해서 비상대기챔버(52) 내부로 이송되어 대기한다. 이어서, S30단계에서 상기 제 2 식각챔버(48) 내부의 2번 웨이퍼는 웨이퍼이송용 로봇아암(42)에 의해서 분석챔버(50) 내부로 이동된다. 상기 분석챔버(50) 내부에서는 상기 1번 웨이퍼와 동일한 방법으로 상기 2차 식각공정의 정상유무를 분석하는 분석공정이 진행되며, 상기 2번 웨이퍼에 대한 분석공정이 진행되는 동안 애싱챔버(46) 내부의 3번 웨이퍼는 웨이퍼이송용 로봇아암(42)에 의해서 제 2 식각챔버(48) 내부로 이송되어 2차 식각공정이 진행되며, 제 1 식각챔버(44) 내부의 4번 웨이퍼는 웨이퍼이송용 로봇아암(42)에 의해서 애싱챔버(46) 내부로 이송되어 애싱공정이 진행되며, 정렬기(56)의 로딩스테이지 상의 5번 웨이퍼는 웨이퍼이송용 로봇아암(42)에 의해서 제 1 식각챔버(44) 내부로 이송되어 1차 식각공정이 진행되고, 로딩카세트의 6번 웨이퍼는 전술한 바와 같이, 정렬기(56)의 로딩스테이지 상에 위치되어 정렬된다. 다음으로, S32단계에서 상기 분석챔버(52) 내부에서 진행된 2번 웨이퍼에 대한 분석결과의 정상 및 비정상 유무를 판단한다. 상기 S32단계에서 2번 웨이퍼에 대한 분석결과가 정상이면, S36단계가 수행됨으로서 상기 2번 웨이퍼는 웨이퍼이송용 로봇아암(64)에 의해서 정렬기(56)의 언로딩스테이지 상에 위치된 후, 언로딩용 로봇아암(64)에 의해서 제 3 식각챔버(62)를 경유하여 언로딩에리어(68)의 언로딩카세트에 적재된다. 상기 2번 웨이퍼가 언로딩되는 동안 제 2 식각챔버(48) 내부의 3번 웨이퍼, 애싱챔버(46) 내부의 4번 웨이퍼, 제 1 식각챔버(44) 내부의 5번 웨이퍼 및 정렬기(56)의 로딩스테이지 상의 6번 웨이퍼는 대기한다. 그리고, 상기 S32단계에서 수행된 2번 웨이퍼에 대한 분석공정의 분석결과가 비정상이면, S34단계가 수행됨으로서 상기 분석챔버(50)에 구비된 알람발생장치는 알람을 발생시키며 웨이퍼이송용 로봇아암(64), 제 1 식각챔버(44), 애싱챔버(46) 및 제 2 식각챔버(48) 등의 모든 식각설비는 인터로크된다.Next, when the analysis result for the wafer 1 which is advanced in the analysis chamber in step S26 is abnormal, in step S28 the wafer 1 inside the analysis chamber 50 by the emergency robot arm 54 in the emergency standby chamber 52 ) It is transferred to the inside and waits. Subsequently, in step S30, the second wafer in the second etching chamber 48 is moved into the analysis chamber 50 by the wafer transfer robot arm 42. In the analysis chamber 50, an analysis process for analyzing whether the secondary etching process is normal or not is performed in the same manner as the wafer 1, and the ashing chamber 46 is performed while the analysis process for the wafer 2 is in progress. The wafer 3 inside is transferred to the second etching chamber 48 by the wafer transfer robot arm 42, and the secondary etching process is performed. The wafer 4 inside the first etching chamber 44 is a wafer transfer robot. The arm 42 is transferred into the ashing chamber 46 and the ashing process is performed. The wafer 5 on the loading stage of the aligner 56 is transferred to the first etching chamber 44 by the wafer transfer robot arm 42. The first etching process is carried out and the wafer 6 of the loading cassette is positioned and aligned on the loading stage of the aligner 56 as described above. Next, in step S32, it is determined whether the analysis result of the wafer No. 2 performed in the analysis chamber 52 is normal and abnormal. If the analysis result of the wafer 2 in step S32 is normal, step S36 is performed so that the wafer 2 is placed on the unloading stage of the aligner 56 by the wafer transfer robot arm 64, and then unloaded. The loading robot arm 64 is loaded into the unloading cassette of the unloading area 68 via the third etching chamber 62. While wafer 2 is unloaded, wafer 3 in the second etching chamber 48, wafer 4 in the ashing chamber 46, wafer 5 in the first etching chamber 44 and the aligner 56 Wafer No. 6 on the loading stage of the wafer waits. And, if the analysis result of the analysis process for the wafer 2 performed in step S32 is abnormal, the step S34 is performed, the alarm generating device provided in the analysis chamber 50 generates an alarm and the wafer arm robot arm 64 ), The first etching chamber 44, the ashing chamber 46 and the second etching chamber 48 are all interlocked.
또한, 제 1 식각챔버(44), 애싱챔버(46), 제 2 식각챔버(48) 내부의 후속 웨이퍼는 웨이퍼이송용 로봇아암(42)에 의해서 정렬기(56)의 언로딩스테이지 상에 위치된 후, 전술한 바와 같이 제 3 로드락챔버(62)를 통과하여 언로딩에리어(68)의 언로딩카세트에 순차적으로 적재된다.Further, the subsequent wafers in the first etching chamber 44, the ashing chamber 46 and the second etching chamber 48 are located on the unloading stage of the aligner 56 by the wafer transfer robot arm 42. Then, as described above, it is sequentially loaded in the unloading cassette of the unloading area 68 through the third load lock chamber 62.
따라서, 본 발명에 의하면 하나의 식각설비 내부에서 식각공정을 진행할 수 있으므로 종래와 같이 웨이퍼가 설비를 이동하는 과정에 로스타임이 발생하고, 웨이퍼가 오염되는 문제점을 해결할 수 있는 효과가 있다.Therefore, according to the present invention, since the etching process can be performed in one etching facility, there is an effect of solving the problem that a loss time occurs in the process of moving the wafer and the wafer is contaminated as in the prior art.
또한, 하나의 식각설비에 다수의 식각챔버가 구비됨으로서 종래와 같이 식각설비가 차지하는 점유면적을 줄일 수 있는 효과가 있다.In addition, since a plurality of etching chambers are provided in one etching facility, the area occupied by the etching facility may be reduced as in the related art.
이상에서 본 발명은 기재된 구체예에 대해서만 상세히 설명되었지만 본 발명의 기술사상 범위 내에서 다양한 변형 및 수정이 가능함은 당업자에게 있어서 명백한 것이며, 이러한 변형 및 수정이 첨부된 특허청구범위에 속함은 당연한 것이다.Although the present invention has been described in detail only with respect to the described embodiments, it will be apparent to those skilled in the art that various modifications and variations are possible within the technical scope of the present invention, and such modifications and modifications are within the scope of the appended claims.
도1은 종래의 반도체장치 제조용 식각설비의 개략적인 구성도이다.1 is a schematic configuration diagram of an etching apparatus for manufacturing a conventional semiconductor device.
도2 내지 도5는 일반적인 반도체장치 제조용 식각설비의 작용을 설명하기 위한 공정단면도들이다.2 to 5 are cross-sectional views illustrating processes of an etching apparatus for manufacturing a general semiconductor device.
도6은 본 발명에 따른 반도체장치 제조용 식각설비의 일 실시예를 나타내는 구성도이다.6 is a block diagram showing an embodiment of an etching apparatus for manufacturing a semiconductor device according to the present invention.
도7은 본 발명에 따른 반도체장치 제조용 식각설비를 이용한 식각방법을 설명하기 위한 흐름도이다.7 is a flowchart illustrating an etching method using an etching facility for manufacturing a semiconductor device according to the present invention.
※도면의 주요부분에 대한 부호의 설명※ Explanation of symbols for main parts of drawing
10 : 제 1 식각설비 12 : 애싱설비10: first etching equipment 12: ashing equipment
14 : 제 2 식각설비 20 : 웨이퍼14: second etching equipment 20: wafer
22 : 폴리실리콘막 24 : 텅스텐실리사이드막22 polysilicon film 24 tungsten silicide film
26 : 질화규소막 28 : 산화막26 silicon nitride film 28 oxide film
30 : 포토레지스트 패턴 40 : 제 1 로드락챔버30: photoresist pattern 40: first load lock chamber
42 : 웨이퍼이송용 로봇아암 44 : 제 1 식각챔버42: robot arm for wafer transfer 44: first etching chamber
46 : 애싱챔버 48 : 제 2 식각챔버46: ashing chamber 48: second etching chamber
50 : 분석챔버 52 : 비상대기챔버50: analysis chamber 52: emergency standby chamber
54 : 비상용 로봇아암 56 : 정렬기54: emergency robot arm 56: aligner
58 : 제 2 로드락챔버 60 : 로딩용 로봇아암58: second load lock chamber 60: robot arm for loading
62 : 제 3 로드락챔버 64 : 언로딩용 로봇아암62: 3rd load lock chamber 64: robot arm for unloading
66 : 로딩에리어 68 : 언로딩에리어66: loading area 68: unloading area
Claims (8)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-1998-0020288A KR100508749B1 (en) | 1998-06-01 | 1998-06-01 | Etching equipment for semiconductor device manufacturing and etching method using the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-1998-0020288A KR100508749B1 (en) | 1998-06-01 | 1998-06-01 | Etching equipment for semiconductor device manufacturing and etching method using the same |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20000000605A KR20000000605A (en) | 2000-01-15 |
| KR100508749B1 true KR100508749B1 (en) | 2005-11-21 |
Family
ID=19538093
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-1998-0020288A KR100508749B1 (en) | 1998-06-01 | 1998-06-01 | Etching equipment for semiconductor device manufacturing and etching method using the same |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100508749B1 (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2008060079A1 (en) * | 2006-11-16 | 2008-05-22 | Woo-Hung Cho | Aging container having a plug for rising prevention |
| CN108695213B (en) * | 2013-09-26 | 2022-03-18 | 应用材料公司 | Hybrid platform-based apparatus, system, and method for substrate processing |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05251392A (en) * | 1992-03-05 | 1993-09-28 | Nec Kyushu Ltd | Reactive ion etching device |
| JPH06302557A (en) * | 1993-04-15 | 1994-10-28 | Nec Yamaguchi Ltd | Dry-etching apparatus |
| JPH0964132A (en) * | 1995-08-29 | 1997-03-07 | Hitachi Ltd | Semiconductor analyzer |
| US6090718A (en) * | 1996-12-17 | 2000-07-18 | Denso Corporation | Dry etching method for semiconductor substrate |
| KR20020070255A (en) * | 1999-07-27 | 2002-09-05 | 어플라이드 머티어리얼즈 인코포레이티드 | Multiple stage cleaning for plasma etching chambers |
-
1998
- 1998-06-01 KR KR10-1998-0020288A patent/KR100508749B1/en not_active IP Right Cessation
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05251392A (en) * | 1992-03-05 | 1993-09-28 | Nec Kyushu Ltd | Reactive ion etching device |
| JPH06302557A (en) * | 1993-04-15 | 1994-10-28 | Nec Yamaguchi Ltd | Dry-etching apparatus |
| JPH0964132A (en) * | 1995-08-29 | 1997-03-07 | Hitachi Ltd | Semiconductor analyzer |
| US6090718A (en) * | 1996-12-17 | 2000-07-18 | Denso Corporation | Dry etching method for semiconductor substrate |
| KR20020070255A (en) * | 1999-07-27 | 2002-09-05 | 어플라이드 머티어리얼즈 인코포레이티드 | Multiple stage cleaning for plasma etching chambers |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20000000605A (en) | 2000-01-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0826231B1 (en) | Integrated semiconductor wafer processing system | |
| US20060201423A1 (en) | Coating/developing device and method | |
| US6358676B1 (en) | Method for reworking photoresist | |
| US20030084918A1 (en) | Integrated dry-wet processing apparatus and method for removing material on semiconductor wafers using dry-wet processes | |
| US20070023683A1 (en) | Vacuum processing apparatus and vacuum processing method | |
| KR100789683B1 (en) | Apparatus for processing substrate and method of doing the same | |
| KR100508749B1 (en) | Etching equipment for semiconductor device manufacturing and etching method using the same | |
| US20090191723A1 (en) | Method of performing lithographic processes | |
| US20060112978A1 (en) | Apparatus and method for wet-treating wafers | |
| JPH09106978A (en) | Semiconductor manufacturing device | |
| KR100568867B1 (en) | Semiconductor manufacture device sensing coordinates of wafer and device sensing coordinates of wafer therefor | |
| US6228776B1 (en) | Ashing process by adjusting etching endpoint and orderly stepped positioning silicon wafer | |
| Hattori | Particle reduction in VLSI manufacturing | |
| WO2003041149A1 (en) | Integrated dry-wet processing apparatus and method for removing material on semiconductor wafers using dry-wet processes | |
| US6792693B2 (en) | Wafer dryer system for PRS wet bench | |
| KR0181911B1 (en) | Semiconductor wafer diagnosis equipment | |
| KR0168353B1 (en) | Inspection method of non-pattern wafer | |
| KR20010036708A (en) | Multi-chamber for manufacturing semiconductor device | |
| KR100512849B1 (en) | A device for positioning of wafer cassette carrier with safety lock and method thereof | |
| KR100488194B1 (en) | Semiconductor device manufacturing equipment | |
| JPH01278037A (en) | Manufacture of semiconductor device | |
| KR20030094903A (en) | Equipment for transfer wafer in photo process system using semiconductor manufacture device | |
| KR100203899B1 (en) | Removing method of photoresist | |
| KR100247462B1 (en) | Semiconductor photoresist film removal device using plasma | |
| KR19980065181A (en) | Wafer Sorter of Semiconductor Equipment |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| LAPS | Lapse due to unpaid annual fee |