JPH0964132A - Semiconductor analyzer - Google Patents
Semiconductor analyzerInfo
- Publication number
- JPH0964132A JPH0964132A JP7219368A JP21936895A JPH0964132A JP H0964132 A JPH0964132 A JP H0964132A JP 7219368 A JP7219368 A JP 7219368A JP 21936895 A JP21936895 A JP 21936895A JP H0964132 A JPH0964132 A JP H0964132A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- chamber
- semiconductor wafer
- semiconductor substrate
- etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Other Investigation Or Analysis Of Materials By Electrical Means (AREA)
- Sampling And Sample Adjustment (AREA)
- Investigating And Analyzing Materials By Characteristic Methods (AREA)
- Investigating Or Analysing Materials By Optical Means (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明は半導体検査技術に関し、
特に半導体基板や半導体基板上に形成された薄膜の金属
汚染の検査に適用して有効な技術に関する。The present invention relates to semiconductor inspection technology,
In particular, the present invention relates to a technique effectively applied to the inspection of metal contamination of a semiconductor substrate or a thin film formed on the semiconductor substrate.
【０００２】[0002]
【従来の技術】半導体装置の製造ラインでは超クリーン
化、自動化が急速に推進されている。これにつれて、汚
染発生源の中で、環境や作業者に起因するものが減少す
る一方で、プロセス装置からの発塵（具体的には、チャ
ンバ内の余剰堆積物の再飛散、搬送機構からの発塵、装
置動作時における構成部品からの発塵、クリーニング／
メンテナンス時の発塵など）が相対的に比重を増してき
ている。そして、汚染対策としては、各装置ごとにプロ
セス起因の付着汚染を定期的に管理し、クリーニング頻
度を高めて不良品の大量発生を未然に防止している。こ
のような付着汚染の管理には、半導体基板上の付着汚染
を抽出、計測し評価把握する技術の確立が必須のものに
なる。2. Description of the Related Art Ultra-cleaning and automation are being rapidly promoted in semiconductor device manufacturing lines. Along with this, pollution sources due to the environment and workers are reduced, while dust generated from the process equipment (specifically, re-scattering of excess deposits in the chamber and from the transfer mechanism). Dust generation, dust generation from components during device operation, cleaning /
(Dust generated during maintenance, etc.) is relatively increasing in specific gravity. As a measure against contamination, the adhered contamination due to the process is regularly managed for each device, and the cleaning frequency is increased to prevent a large amount of defective products from occurring. In order to control such adhered pollution, it is essential to establish a technique for extracting, measuring, evaluating and grasping the adhered pollution on the semiconductor substrate.
【０００３】なお、半導体基板に付着した汚染の分析、
測定技術を詳しく記載している例としては、たとえば、
株式会社プレスジャーナル発行、「月刊 Semiconductor
World」1994年 8月号（平成 6年 7月20日発行）、P109
〜P112がある。Incidentally, analysis of contamination adhering to the semiconductor substrate,
Examples of detailed measurement techniques include, for example:
Published by Press Journal, "Monthly Semiconductor
World ”August 1994 issue (issued July 20, 1994), P109
There is ~ P112.
【０００４】このような付着汚染の検査の中で、半導体
基板自体あるいは半導体基板に形成された薄膜の金属汚
染の有無を検査するには、先ず、半導体基板の表面や薄
膜を除去して金属汚染を抽出し、次に、これを分析装置
にかける手順がとられる。In order to inspect the semiconductor substrate itself or a thin film formed on the semiconductor substrate for the presence or absence of metal contamination in the inspection of such adhesion contamination, first, the surface of the semiconductor substrate or the thin film is removed to remove the metal contamination. Is extracted and then applied to an analyzer.
【０００５】ここで、半導体基板上に形成される絶縁膜
は酸化シリコン膜（ＳｉＯ2 膜）と窒化シリコン膜（Ｓ
ｉ3 Ｎ4 膜）などがあるが、これらの薄膜や半導体基板
そのものの表面を除去するには、膜種などに応じた最適
の除去技術が適用される。The insulating film formed on the semiconductor substrate is a silicon oxide film (SiO 2 film) and a silicon nitride film (S).
i 3 N 4 film), etc., but in order to remove the thin film and the surface of the semiconductor substrate itself, an optimum removal technique according to the film type is applied.
【０００６】[0006]
【発明が解決しようとする課題】このようなとき、半導
体基板の表面や分析対象となる薄膜の種類からその場で
最適な除去技術を選択していたのでは、もし適用される
除去技術が実行される装置が近くにない場合には分析自
体が不可能になる。At this time, if the optimum removal technique is selected on the spot from the surface of the semiconductor substrate and the kind of the thin film to be analyzed, if the removal technique to be applied is executed. The analysis itself is not possible if the device to be tested is not nearby.
【０００７】また、薄膜などの除去は可能であったとし
ても、その場で半導体基板を持ち運んで分析を行ってい
たのでは、分析時に付着した金属汚染のために正確な汚
染の程度を把握することができなくなる。Even if the thin film or the like can be removed, if the semiconductor substrate is carried on the spot for analysis, the accurate degree of contamination can be grasped due to the metal contamination adhered during the analysis. Can't do it.
【０００８】そこで、本発明の目的は、半導体基板の表
面や半導体基板に形成された膜の種類を問わず、これを
除去することのできる技術を提供することにある。Therefore, an object of the present invention is to provide a technique capable of removing the surface of a semiconductor substrate or the type of a film formed on the semiconductor substrate regardless of the type of the film.
【０００９】本発明の他の目的は、半導体基板に付着し
た金属汚染を正確に分析することのできる技術を提供す
ることにある。Another object of the present invention is to provide a technique capable of accurately analyzing metal contamination attached to a semiconductor substrate.
【００１０】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。The above and other objects and novel features of the present invention will be apparent from the description of this specification and the accompanying drawings.
【００１１】[0011]
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
次のとおりである。SUMMARY OF THE INVENTION Among the inventions disclosed in the present application, the outline of a representative one will be briefly described.
It is as follows.
【００１２】すなわち、本発明による半導体分析装置
は、半導体基板が取り入れられるロードロックチャンバ
と、半導体基板の表面または半導体基板に形成された薄
膜をドライエッチング技術およびベーパーエッチング技
術でそれぞれ除去する第１および第２のエッチングチャ
ンバにより構成され、ロードロックチャンバ内の半導体
基板がこれらのエッチングチャンバの何れかに導入され
る処理チャンバと、処理チャンバでの処理終了後の半導
体基板上に存在している金属汚染の抽出を行う抽出チャ
ンバと、抽出された金属粒子の分析を行う分析部とを有
することを特徴とするものである。That is, the semiconductor analyzer according to the present invention includes a load lock chamber in which a semiconductor substrate is taken in and a first and a first thin film removal methods, respectively, for removing the surface of the semiconductor substrate or the thin film formed on the semiconductor substrate by a dry etching technique and a vapor etching technique. A processing chamber configured by a second etching chamber, in which the semiconductor substrate in the load lock chamber is introduced into any one of these etching chambers, and metal contamination existing on the semiconductor substrate after the processing in the processing chamber is completed. The present invention is characterized by having an extraction chamber for performing extraction of the metal and an analysis unit for analyzing the extracted metal particles.
【００１３】[0013]
【作用】上記のような構成の半導体分析装置によれば、
含まれた金属汚染の分析対象である酸化シリコン膜、窒
化シリコン膜および半導体基板の表面の何れをも除去す
ることができるドライエッチング技術による第１のエッ
チングチャンバとベーパーエッチングによる第２のエッ
チングチャンバとが設けられているので、膜種などを問
うことなく金属分析を行うことが可能になる。According to the semiconductor analyzer having the above-mentioned structure,
A first etching chamber by a dry etching technique and a second etching chamber by a vapor etching capable of removing any of a silicon oxide film, a silicon nitride film and a surface of a semiconductor substrate, which are analysis targets of contained metal contamination. Since it is provided, it becomes possible to perform metal analysis regardless of the film type.
【００１４】また、外的雰囲気から遮断された状態で半
導体基板から金属粒子が抽出されてこれが分析されるの
で、分析時に新たに金属汚染が付着するおそれがなくな
り、当初から半導体基板に付着している金属汚染を正確
に分析することができる。Further, since the metal particles are extracted from the semiconductor substrate and analyzed in a state of being shielded from the external atmosphere, there is no possibility of newly attaching metal contamination during the analysis, and the metal particles are attached to the semiconductor substrate from the beginning. Accurate analysis of existing metal contamination is possible.
【００１５】[0015]
【実施例】以下、本発明の実施例を図面に基づいて詳細
に説明する。Embodiments of the present invention will be described below in detail with reference to the drawings.
【００１６】図１は本発明による半導体分析装置の一実
施例を示す説明図である。FIG. 1 is an explanatory view showing an embodiment of a semiconductor analyzer according to the present invention.
【００１７】本実施例における半導体分析装置には、内
部を外的雰囲気に開放しないで半導体ウエハ（半導体基
板）１を取り入れるために、ロードロックチャンバ２が
設けられている。The semiconductor analyzer according to the present embodiment is provided with a load lock chamber 2 for taking in the semiconductor wafer (semiconductor substrate) 1 without opening the inside to the external atmosphere.
【００１８】このロードロックチャンバ２の次工程位置
には、ロードロックチャンバ２に導入された半導体ウエ
ハ１の表面、あるいはこの半導体ウエハ１に形成された
酸化シリコン膜または窒化シリコン膜、つまり薄膜をエ
ッチングするための処理チャンバ３が設けられている。
すなわち、処理チャンバ３はドライエッチング技術が適
用される第１のエッチングチャンバ３ａおよびベーパー
エッチング技術が適用される第２のエッチングチャンバ
３ｂで構成され、これらはロードロックチャンバ２の両
側にそれぞれ設けられている。したがって、第１のエッ
チングチャンバ３ａでは半導体ウエハ１に形成された窒
化シリコン膜または半導体ウエハ１の表面がエッチング
され、第２のエッチングチャンバ３ｂでは半導体ウエハ
１に形成された酸化シリコン膜がエッチングされる。な
お、ドライエッチングあるいはベーパーエッチングで薄
膜などが除去された後には、これに含まれていた金属汚
染、たとえば金属微粒子あるいは金属汚染物質が半導体
ウエハ１上に残留する。At the next process position of the load lock chamber 2, the surface of the semiconductor wafer 1 introduced into the load lock chamber 2 or the silicon oxide film or silicon nitride film formed on the semiconductor wafer 1, that is, a thin film is etched. There is provided a processing chamber 3 for
That is, the processing chamber 3 is composed of a first etching chamber 3a to which a dry etching technique is applied and a second etching chamber 3b to which a vapor etching technique is applied, and these are provided on both sides of the load lock chamber 2, respectively. There is. Therefore, the silicon nitride film formed on the semiconductor wafer 1 or the surface of the semiconductor wafer 1 is etched in the first etching chamber 3a, and the silicon oxide film formed on the semiconductor wafer 1 is etched in the second etching chamber 3b. . After the thin film is removed by dry etching or vapor etching, metal contamination contained therein, for example, metal fine particles or metal contaminants remain on the semiconductor wafer 1.
【００１９】第１のエッチングチャンバ３ａにはたとえ
ばフッ硝酸からなるエッチングガスＧが導入されるガス
導入口３ａ1 、および導入されたエッチングガスＧが排
出される排気口３ａ2 が設けられている。また、第２の
エッチングチャンバ３ｂにはたとえばフッ酸溶液のベー
パーＶが導入されるベーパー導入口３ｂ1 、およびこの
ベーパーＶが排出される排気口３ｂ2 が設けられてい
る。The first etching chamber 3a is provided with a gas inlet 3a 1 into which an etching gas G made of hydrofluoric nitric acid is introduced, and an exhaust port 3a 2 from which the introduced etching gas G is discharged. Further, the second etching chamber 3b is provided with, for example, a vapor introduction port 3b 1 into which the vapor V of the hydrofluoric acid solution is introduced, and an exhaust port 3b 2 from which the vapor V is discharged.
【００２０】除去対象に応じて半導体ウエハ１をロード
ロックチャンバ２から第１または第２のエッチングチャ
ンバ３ａ，３ｂの何れかに選択的に導入するために、こ
れらのチャンバ３ａ，３ｂ間での半導体ウエハ１の受け
渡しを行う搬送ロボット４がロボット室５に設置されて
いる。したがって、半導体ウエハ１は搬送ロボット４に
よりロボット室５を経由して第１または第２のエッチン
グチャンバ３ａ，３ｂに搬入される。In order to selectively introduce the semiconductor wafer 1 from the load lock chamber 2 into either the first or second etching chamber 3a, 3b depending on the object to be removed, the semiconductor between these chambers 3a, 3b A transfer robot 4 that transfers the wafer 1 is installed in a robot chamber 5. Therefore, the semiconductor wafer 1 is loaded into the first or second etching chamber 3a, 3b by the transfer robot 4 via the robot chamber 5.
【００２１】処理チャンバ３の次工程位置には、この処
理チャンバ３で除去処理の終了した半導体ウエハ１上に
存在している金属汚染を抽出液を用いて回収する抽出チ
ャンバ６が設けられている。なお、半導体ウエハ１は前
記した搬送ロボット４により第１または第２のエッチン
グチャンバ３ａ，３ｂから再びロボット室５を経由して
この抽出チャンバ６に搬入されるようになっている。At the next process position of the processing chamber 3, there is provided an extraction chamber 6 for recovering the metal contamination existing on the semiconductor wafer 1 which has been removed by the processing chamber 3 by using an extraction liquid. . The semiconductor wafer 1 is loaded into the extraction chamber 6 from the first or second etching chamber 3a or 3b again via the robot chamber 5 by the above-mentioned transfer robot 4.
【００２２】そして、抽出チャンバ６において抽出され
た金属汚染の分析を行うために、抽出チャンバ６に隣接
して分析部７が設置されている。この分析部７にはたと
えば原子吸光分析装置が用いられており、回収された抽
出液中の金属汚染を原子化して金属固有の波長の光の吸
収量を測定することで分析、定量が行われる。In order to analyze the metal contamination extracted in the extraction chamber 6, an analysis unit 7 is installed adjacent to the extraction chamber 6. An atomic absorption spectrometer, for example, is used in the analysis unit 7, and the analysis and quantification are performed by atomizing the metal contamination in the recovered extract and measuring the absorption amount of light having a wavelength peculiar to the metal. .
【００２３】このような半導体分析装置では、半導体ウ
エハ１を汚染している金属汚染は次のようにして測定さ
れる。In such a semiconductor analyzer, the metal contamination contaminating the semiconductor wafer 1 is measured as follows.
【００２４】半導体ウエハ１に形成された窒化シリコン
膜に含まれる金属汚染や半導体ウエハ１の表面に付着し
た金属汚染の抽出、分析を行う場合には、ロードロック
チャンバ２に導入された半導体ウエハ１は搬送ロボット
４によって第１のエッチングチャンバ３ａに搬入され
る。また、酸化シリコン膜中の金属汚染の抽出、分析を
行う場合には、第２のエッチングチャンバ３ｂに搬入さ
れる。When the metal contamination contained in the silicon nitride film formed on the semiconductor wafer 1 and the metal contamination attached to the surface of the semiconductor wafer 1 are to be extracted and analyzed, the semiconductor wafer 1 introduced into the load lock chamber 2 is extracted. Is carried into the first etching chamber 3a by the transfer robot 4. Further, when the metal contamination in the silicon oxide film is to be extracted and analyzed, it is carried into the second etching chamber 3b.
【００２５】第１のエッチングチャンバ３ａにはガス導
入口３ａ1 からフッ硝酸のエッチングガスＧが導入され
ており、ドライエッチング技術によって半導体ウエハ１
の窒化シリコン膜あるいは半導体ウエハ１自体の表面が
除去される。そして、エッチング後の半導体ウエハ１上
には除去された窒化シリコン膜などに含まれていた金属
汚染が残留する。また、第２のエッチングチャンバ３ｂ
にはベーパー導入口３ｂ1 からフッ酸溶液のベーパーＶ
が導入され、ベーパーエッチング技術によって半導体ウ
エハ１の酸化シリコン膜が除去されて同様に金属汚染が
残留する。An etching gas G of hydrofluoric / nitric acid is introduced into the first etching chamber 3a through the gas inlet 3a 1 , and the semiconductor wafer 1 is formed by the dry etching technique.
The silicon nitride film or the surface of the semiconductor wafer 1 itself is removed. The metal contamination contained in the removed silicon nitride film and the like remains on the semiconductor wafer 1 after etching. In addition, the second etching chamber 3b
The vapor V of the hydrofluoric acid solution from the vapor inlet 3b 1
Is introduced, the silicon oxide film on the semiconductor wafer 1 is removed by the vapor etching technique, and metal contamination remains similarly.
【００２６】金属汚染の残留している半導体ウエハ１は
搬送ロボット４によって第１または第２のエッチングチ
ャンバ３ａ，３ｂから抽出チャンバ６に搬送される。こ
こでは、半導体ウエハ１上に抽出液が滴下され、この抽
出液で疎水性を有する半導体ウエハ１表面をスキャンす
ることによって金属粒子が液中に取り込まれる。The semiconductor wafer 1 remaining with metal contamination is transferred from the first or second etching chamber 3a, 3b to the extraction chamber 6 by the transfer robot 4. Here, the extraction liquid is dropped on the semiconductor wafer 1, and the surface of the semiconductor wafer 1 having hydrophobicity is scanned with this extraction liquid to incorporate the metal particles into the liquid.
【００２７】そして、金属粒子を回収した抽出液は分析
部７に送られ、ここで金属評価が行われる。前述のよう
に、金属評価は原子吸光分析装置により金属粒子を原子
化して金属固有の波長の光の吸収量を測定することによ
り行われる。なお、金属汚染の抽出された後の半導体ウ
エハ１は、搬送ロボット４により抽出チャンバ６から再
びロードロックチャンバ２に戻され、装置外へ取り出さ
れる。The extract from which the metal particles have been collected is sent to the analysis section 7 where the metal is evaluated. As described above, the metal evaluation is performed by atomizing the metal particles with an atomic absorption spectrometer and measuring the absorption amount of light having a wavelength peculiar to the metal. The semiconductor wafer 1 from which metal contamination has been extracted is returned from the extraction chamber 6 to the load lock chamber 2 by the transfer robot 4 and taken out of the apparatus.
【００２８】このように、本発明の実施例に示す半導体
分析装置によれば、含まれた金属粒子の分析対象である
酸化シリコン膜、窒化シリコン膜および半導体ウエハ１
の表面の何れをも除去することができるようにドライエ
ッチング技術が適用される第１のエッチングチャンバ３
ａとベーパーエッチング技術が適用される第２のエッチ
ングチャンバ３ｂとが設けられているので、膜種などを
問わず金属分析を行うことが可能になる。As described above, according to the semiconductor analyzer of the embodiment of the present invention, the silicon oxide film, the silicon nitride film, and the semiconductor wafer 1 which are the analysis targets of the contained metal particles.
A first etching chamber 3 to which a dry etching technique is applied so as to be able to remove any of the surfaces of the
Since a and the second etching chamber 3b to which the vapor etching technique is applied are provided, metal analysis can be performed regardless of the film type and the like.
【００２９】また、外的雰囲気から遮断された状態で半
導体ウエハ１から金属汚染が抽出されてこれが分析され
るので、分析時に新たに金属汚染が付着するおそれがな
く、当初から半導体ウエハ１に付着している金属汚染を
正確に分析することが可能になる。Further, since metal contamination is extracted from the semiconductor wafer 1 and is analyzed in a state of being shielded from the external atmosphere, there is no possibility of new metal contamination being attached at the time of analysis, and the metal contamination is initially attached to the semiconductor wafer 1. It is possible to accurately analyze the metal contamination that occurs.
【００３０】以上、本発明者によってなされた発明をそ
の実施例に基づき具体的に説明したが、本発明は前記実
施例に限定されるものではなく、その要旨を逸脱しない
範囲で種々変更可能であることは言うまでもない。Although the invention made by the present inventor has been specifically described based on the embodiments, the present invention is not limited to the embodiments and various modifications can be made without departing from the scope of the invention. Needless to say.
【００３１】たとえば、本発明の実施例においては、検
査対象として半導体ウエハ１が用いられているが、これ
に限定されるものではなく、半導体ウエハ１が所定のサ
イズに切り出された半導体チップを適用することもでき
る。For example, in the embodiment of the present invention, the semiconductor wafer 1 is used as the inspection object, but the present invention is not limited to this, and a semiconductor chip cut into a predetermined size from the semiconductor wafer 1 is applied. You can also do it.
【００３２】また、分析部７には、たとえば溶液化した
金属汚染をプラズマ中に導入してイオン化し、分析する
ＩＣＰ−ＭＳ( 誘導結合プラズマ質量分析装置−Induct
ively Coupled Plasma Mass Spectrometer) など、原子
吸光分析装置以外の他の金属分析装置を用いることも可
能である。Further, in the analysis unit 7, for example, ICP-MS (Inductively Coupled Plasma Mass Spectrometer-Induct) for introducing solutionized metal contamination into plasma to ionize and analyze it.
It is also possible to use a metal analyzer other than the atomic absorption spectrometer such as a collectively coupled plasma mass spectrometer).
【００３３】[0033]
【発明の効果】本願において開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば以
下のとおりである。The effects obtained by typical ones of the inventions disclosed in the present application will be briefly described as follows.
【００３４】(1).すなわち、本発明の半導体分析装置に
よれば、含まれた金属汚染の分析対象である酸化シリコ
ン膜、窒化シリコン膜および半導体基板の表面の何れを
も除去することができるドライエッチング技術による第
１のエッチングチャンバとベーパーエッチングによる第
２のエッチングチャンバとが設けられているので、膜種
などを問うことなく金属分析を行うことが可能になる。(1) That is, according to the semiconductor analyzer of the present invention, it is possible to remove any of the silicon oxide film, the silicon nitride film, and the surface of the semiconductor substrate, which are the analysis targets of the contained metal contamination. Since the first etching chamber based on the dry etching technique and the second etching chamber based on the vapor etching are provided, it becomes possible to perform metal analysis regardless of the film type.
【００３５】(2).また、外的雰囲気から遮断された状態
で半導体基板から金属汚染が抽出されてこれが分析され
るので、分析時に新たに金属汚染が付着するおそれがな
くなり、当初から半導体基板に付着している金属汚染を
正確に分析することが可能になる。(2) In addition, since the metal contamination is extracted from the semiconductor substrate and is analyzed in a state of being shielded from the external atmosphere, there is no possibility of newly attaching the metal contamination at the time of the analysis, and the semiconductor substrate is not removed from the beginning. It is possible to accurately analyze the metal contamination attached to the.
【図１】本発明の一実施例による半導体分析装置を示す
説明図である。FIG. 1 is an explanatory diagram showing a semiconductor analyzer according to an embodiment of the present invention.
１ 半導体ウエハ（半導体基板） ２ ロードロックチャンバ ３ 処理チャンバ ３ａ 第１のエッチングチャンバ ３ａ1 ガス導入口 ３ａ2 排気口 ３ｂ 第２のエッチングチャンバ ３ｂ1 ベーパー導入口 ３ｂ2 排気口 ４ 搬送ロボット ５ ロボット室 ６ 抽出チャンバ ７ 分析部 Ｇ エッチングガス Ｖ ベーパー1 Semiconductor Wafer (Semiconductor Substrate) 2 Load Lock Chamber 3 Processing Chamber 3a First Etching Chamber 3a 1 Gas Inlet 3a 2 Exhaust 3b Second Etching Chamber 3b 1 Vapor Inlet 3b 2 Exhaust 4 Transfer Robot 5 Robot Room 6 Extraction chamber 7 Analysis part G Etching gas V Vapor
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 // Ｇ０１Ｎ 21/31 Ｇ０１Ｎ 1/28 Ｘ ─────────────────────────────────────────────────── ─── Continuation of the front page (51) Int.Cl. 6 Identification code Office reference number FI technical display location // G01N 21/31 G01N 1/28 X
Claims (3)
クチャンバと、 前記半導体基板の表面または前記半導体基板に形成され
た薄膜をドライエッチング技術およびベーパーエッチン
グ技術でそれぞれ除去する第１および第２のエッチング
チャンバにより構成され、前記ロードロックチャンバ内
の前記半導体基板がこれらのエッチングチャンバの何れ
かに導入される処理チャンバと、 前記処理チャンバでの処理終了後の前記半導体基板上に
存在している金属汚染の抽出を行う抽出チャンバと、 抽出された前記金属汚染の分析を行う分析部とを有する
ことを特徴とする半導体分析装置。1. A load lock chamber in which a semiconductor substrate is introduced, and first and second etching chambers for removing a surface of the semiconductor substrate or a thin film formed on the semiconductor substrate by a dry etching technique and a vapor etching technique, respectively. A processing chamber configured to introduce the semiconductor substrate in the load lock chamber into any one of these etching chambers; and extracting metal contamination existing on the semiconductor substrate after the processing in the processing chamber is completed. A semiconductor analysis device, comprising: an extraction chamber for performing the above; and an analysis unit for analyzing the extracted metal contamination.
て、前記薄膜は酸化シリコン膜および窒化シリコン膜で
あることを特徴とする半導体分析装置。2. The semiconductor analysis device according to claim 1, wherein the thin film is a silicon oxide film and a silicon nitride film.
において、前記分析部には原子吸光分析装置またはＩＣ
Ｐ−ＭＳが用いられていることを特徴とする半導体分析
装置。3. The semiconductor analyzer according to claim 1 or 2, wherein the analysis section has an atomic absorption spectrometer or an IC.
A semiconductor analyzer, wherein P-MS is used.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7219368A JPH0964132A (en) | 1995-08-29 | 1995-08-29 | Semiconductor analyzer |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7219368A JPH0964132A (en) | 1995-08-29 | 1995-08-29 | Semiconductor analyzer |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0964132A true JPH0964132A (en) | 1997-03-07 |
Family
ID=16734328
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7219368A Pending JPH0964132A (en) | 1995-08-29 | 1995-08-29 | Semiconductor analyzer |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0964132A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100508749B1 (en) * | 1998-06-01 | 2005-11-21 | 삼성전자주식회사 | Etching equipment for semiconductor device manufacturing and etching method using the same |
-
1995
- 1995-08-29 JP JP7219368A patent/JPH0964132A/en active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100508749B1 (en) * | 1998-06-01 | 2005-11-21 | 삼성전자주식회사 | Etching equipment for semiconductor device manufacturing and etching method using the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TW495863B (en) | System and method for cleaning semiconductor fabrication equipment | |
| TW473771B (en) | In-situ monitoring plasma etching apparatus, its in-situ monitoring method, and in-situ cleaning method for removing residues in a plasma etching chamber | |
| JP3298974B2 (en) | Thermal desorption gas analyzer | |
| KR101242246B1 (en) | Apparatus for measuring impurities on wafer and Method for measuring impurities on wafer | |
| EP0727659A3 (en) | Method and apparatus for analyzing minute foreign substances, and process for manufacturing semiconductor or LCD elements | |
| KR100263512B1 (en) | Method of impurity analysis in silicon wafer | |
| JP2001208743A (en) | Method for evaluating concentration of metal impurity in silicon wafer | |
| US20080318343A1 (en) | Wafer reclaim method based on wafer type | |
| JP6515843B2 (en) | Inspection apparatus and inspection method for surface adhesion | |
| KR100254015B1 (en) | Method for analysis of impurity of semiconductor substrate | |
| JPH0964132A (en) | Semiconductor analyzer | |
| Phillips et al. | The impact of surface analysis technology on the development of semiconductor wafer cleaning processes | |
| JPH09145564A (en) | Method for analyzing contamination of inside of hole | |
| JP2004335955A (en) | METHOD FOR DETECTING CONCENTRATION OF Cu ON SILICON SUBSTRATE | |
| JPH0964133A (en) | Detecting method of cu concentration in semiconductor substrate | |
| Buhrer | Application of vapor phase decomposition/total reflection X-ray fluorescence in the silicon semiconductor manufacturing environment | |
| Horn | Applications of ICP-MS in semiconductor industry | |
| Diebold | Calibration issues for total reflection x‐ray fluorescence analysis of surface metallic contamination on silicon | |
| KR100504642B1 (en) | Valuating device for particle weight and dip cleaning system and valuating method for particle adhesive weight | |
| JPH02272359A (en) | Method for measuring quantity of impurity on wafer surface | |
| CN101363780A (en) | Method for manufacturing detection chip for measuring and checking numbers of particles and defects on chip | |
| JPS63268252A (en) | Estimation method for gettering capability of strained wafer | |
| Casper et al. | Semiconductor Yield Enhancement through Particle Control | |
| JPH10339691A (en) | Method for measuring surface impurities | |
| JP3612245B2 (en) | Method for analyzing impurity concentration of substrate |