KR100506887B1 - 패드 구동 용량을 자동으로 조절하는 출력 버퍼 - Google Patents

Abstract

본 발명은 반도체 회로 기술에 관한 것으로, 특히 출력 버퍼에 관한 것이며, 원하는 라이징 타임과 폴링 타임을 자동적으로 조절할 수 있는 출력 버퍼를 제공하는데 그 목적이 있다. 본 발명은 패드를 풀업/풀다운 구동하기 위한 출력 버퍼에 있어서, 상기 패드에 병렬로 연결되어 상기 패드를 풀업 구동하기 위한 다수의 풀업 수단; 상기 패드에 병렬로 연결되어 상기 패드를 풀다운 구동하기 위한 다수의 풀다운 수단; 상기 패드의 출력 신호의 라이징 타임 및 폴링 타임을 검출하여 각각 기준 타임과 비교하기 위한 슬루 검출 수단; 및 입력 신호 및 상기 슬루 검출 수단의 출력에 응답하여 인에이블되는 상기 풀업 수단 및 상기 풀다운 수단의 수를 조절하기 위한 제어 수단을 구비한다.

Description

패드 구동 용량을 자동으로 조절하는 출력 버퍼{A output buffer automatically controlling pad driving capacity}

본 발명은 반도체 회로 기술에 관한 것으로, 특히 출력 버퍼에 관한 것이며, 더 자세히는 패드(pad) 구동 용량(drive capacity)을 자동으로 조절하는 출력 버퍼에 관한 것이다.

반도체 소자에서 출력 버퍼는 패드(pad)를 소정의 전압 레벨로 구동하기 위한 것으로, 그 출력단에 패드가 연결된다. 따라서, 칩 설계시 패드에 연결되는 부하 즉, 출력 부하를 예상하여 일정 수준 이상의 구동 능력을 갖도록 하고 있다.

첨부된 도면 도 1은 종래기술에 따른 출력 버퍼의 회로도로서, 입력단(IN)에 연결된 인버터(INV)와, 공급전원과 출력단 사이에 제공되는 풀업 PMOS(P1)와, 접지전원과 출력단 사이에 제공되는 풀다운 NMOS(N1)로 구성된다. 인버터(INV)의 출력이 풀업 PMOS(P1)와 풀다운 NMOS(N1)의 게이트에 인가되며, 출력단에는 패드(PAD)가 연결된다.

도 1에 도시된 바와 같이 종래에는 인버터(INV)와 CMOS 인버터 즉, 인버터 2단으로 출력 버퍼를 구현하였다.

이 경우, 입력단(IN)에 논리 하이가 인가되면 풀업 PMOS(P1)가 턴온되어 패드(PAD)를 하이 레벨로 구동하고, 입력단(IN)에 논리 로우가 인가되면 풀다운 NMOS(N1)가 턴온되어 패드(PAD)를 로우로 구동한다.

상기와 같은 종래의 출력 버퍼는 패드를 구동하는 풀업 PMOS 및 풀다운 NMOS의 크기가 설계값으로 고정되기 때문에 출력 부하가 변화하면 사용자가 원하는 일정한 구동 용량을 얻을 수 없었다. 즉, 출력 부하가 예상치보다 작아지거나 커지면 일정한 라이징 타임과 폴링 타임을 유지할 수 없었다.

본 발명은 상기와 같은 종래기술의 문제점을 해결하기 위하여 제안된 것으로, 특히 원하는 라이징 타임과 폴링 타임을 자동적으로 조절할 수 있는 출력 버퍼를 제공하는데 그 목적이 있다.

상기의 기술적 과제를 달성하기 위하여 본 발명은, 패드를 풀업/풀다운 구동하기 위한 출력 버퍼에 있어서, 상기 패드에 병렬로 연결되어 상기 패드를 풀업 구동하기 위한 다수의 풀업 수단; 상기 패드에 병렬로 연결되어 상기 패드를 풀다운 구동하기 위한 다수의 풀다운 수단; 상기 패드의 출력 신호의 라이징 타임 및 폴링 타임을 검출하여 각각 기준 타임과 비교하기 위한 슬루 검출 수단; 및 입력 신호 및 상기 슬루 검출 수단의 출력에 응답하여 인에이블되는 상기 풀업 수단 및 상기 풀다운 수단의 수를 조절하기 위한 제어 수단을 구비한다.

바람직하게, 상기 슬루 검출 수단은 상기 패드의 출력 신호의 라이징 타임을 검출하기 위한 라이징 타임 검출기; 상기 패드의 출력 신호의 폴링 타임을 검출하기 위한 폴링 타임 검출기; 상기 라이징 타임 검출기의 출력과 기준 라이징 타임을 비교하기 위한 제1 비교기; 및 상기 폴링 타임 검출기의 출력과 기준 폴링 타임을 비교하기 위한 제2 비교기를 구비한다.

바람직하게, 상기 다수의 풀업 수단으로 상기 제어 수단의 출력에 각각 게이트 제어받는 PMOS 트랜지스터를 사용한다.

바람직하게, 상기 다수의 풀다운 수단으로 상기 제어 수단의 출력에 각각 게이트 제어받는 NMOS 트랜지스터를 사용한다.

이하, 본 발명이 속한 기술분야에서 통상의 지식을 가진 자가 본 발명을 보다 용이하게 실시할 수 있도록 하기 위하여 본 발명의 바람직한 실시예를 소개하기로 한다.

첨부된 도면 도 2는 본 발명의 일 실시예에 따른 출력 버퍼를 도시한 것으로, 이하 이를 참조하여 설명한다.

본 실시예 따른 출력 버퍼는 패드(PAD)를 풀업 구동하기 위한 n개의 풀업 PMOS(P1, P1, …, Pn)와, 패드(PAD)를 풀다운 구동하기 위한 n개의 풀다운 NMOS(N1, N2, …, Nn)와, 패드(PAD)의 라이징 타임과 폴링 타임을 검출하여 기준 타임과 비교하기 위한 슬루 검출기(20)와, 슬루 검출기(20)의 출력과 입력단(IN)에 인가된 신호를 입력으로 하여 풀업 PMOS 및 풀다운 NMOS 각각의 게이트를 제어하기 위한 제어 로직(21)을 구비한다.

첨부된 도면 도 3은 상기 도 2의 슬루 검출기의 블록 구성을 도시한 것으로서, 슬루 검출기는 패드(PAD) 출력을 입력으로 하여 그 신호의 라이징 타임을 검출하기 위한 라이징 타임 검출기(30)와, 패드(PAD) 출력을 입력으로 하여 그 신호의 폴링 타임을 검출하기 위한 폴링 타임 검출기(31)와, 라이징 타임 검출기(30)의 출력과 기준 라이징 타임을 비교하기 위한 비교기(32)와, 폴링 타임 검출기(31)의 출력과 기준 폴링 타임을 비교하기 위한 비교기(33)로 구성된다.

이하, 상기 도 2 및 도 3을 참조하여 본 실시예에 따른 출력 버퍼의 동작을 설명한다.

우선, 패드(PAD)에 병렬로 연결된 n개의 풀업 PMOS(P1, P1, …, Pn) 및 n개의 풀다운 NMOS(N1, N2, …, Nn)의 초기 동작은 제어 로직(21)에 사용자가 세팅한 값에 의해 동작하게 된다. 즉, n개의 트랜지스터 중 일부만이 턴온되어 패드(PAD)를 구동하도록 한다.

그 다음에, 슬루 검출기(20)에서 패드(PAD) 출력의 라이징 타임 및 폴링 타임을 검출하여 기준 라이징 타임 및 기준 폴링 타임과 비교하여 그 비교값을 제어 로직(21)에 알려준다.

제어 로직(21)은 입력단(IN)에 인가된 입력 신호의 전압 레벨에 따라 풀업 또는 풀다운 구동을 선택하고, 슬루 검출기(20)에서 검출된 패드(PAD) 출력의 라이징 타임 및 폴링 타임이 기준 라이징 타임 및 폴링 타임에 비해 긴 경우에는 풀업 PMOS 및 풀다운 NMOS 하나를 더 턴온 시킨다. 반대로 슬루 검출기(20)에서 검출된 패드(PAD) 출력의 라이징 타임 및 폴링 타임이 기준 라이징 타임 및 폴링 타임에 비해 짧은 경우에는 풀업 PMOS 및 풀다운 NMOS 하나를 턴오프 시킨다.

예컨대, 슬루 검출기(20)에서 검출된 패드(PAD) 출력의 라이징 타임이 기준 라이징 타임에 비해 길다는 것은 풀업 구동 용량이 패드(PAD)의 부하에 비해 모자란다는 것을 의미하므로 풀업 구동 용량을 증대시켜 주는 것이다.

이와 같은 동작을 반복하여 사용자가 원하는 기준 라이징 타임 및 기준 폴링 타임과 일치되는 슬루 타임으로 패드(PAD)를 구동시킬 수 있게 된다.

이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.

전술한 본 발명은 출력 부하 변경시에도 자동으로 패드 구동 용량을 맞출 수 있어 칩을 재설계할 필요가 없도록 하며, 이로 인하여 사용자가 원하는 슬루 타임으로 패드를 구동할 수 있는 효과가 있다. 또한, 같은 이유로 과도 구동에 의한 태그를 감소시키는 효과가 있다.

도 1은 종래기술에 따른 출력 버퍼의 회로도.

도 2는 본 발명의 일 실시예에 따른 출력 버퍼의 회로도.

도 3은 상기 도 2의 슬루 검출기의 회로도.

* 도면의 주요 부분에 대한 부호의 설명

20 : 슬루 검출기

21 : 제어 로직

Claims (4)

1. 전원단과 패드 사이에 별령접속되어 상기 패드를 풀업 구동시키기 위한 복수의 풀업 수단;

   상기 패드와 접지단 사이에 병렬접속되어 상기 패드를 풀다운 구동시키기 위한 복수의 풀다운 수단;

   상기 패드로 출력되는 출력신호의 라이징 타임과 폴링 타임을 검출하고, 검출된 상기 라이징 타임과 상기 폴링 타임을 각각 기준 라이징 타임과 기준 폴링 타임과 비교하는 슬루 검출 수단; 및

   입력신호와 상기 슬루 검출 수단의 출력신호에 응답하여 인에이블되는 상기 풀업 수단과 상기 풀다운 수단의 수를 함께 조절하여 상기 패드의 구동용량을 조절하기 위한 제어수단;

   을 포함하는 출력 버퍼.
2. 제 1 항에 있어서, 상기 슬루 검출 수단은,

   상기 패드의 출력신호의 라이징 타임을 검출하는 라이징 타임 검출기;

   상기 패드의 출력신호의 폴링 타임을 검출하는 폴링 타임 검출기;

   상기 라이징 타임 검출기를 통해 검출된 라이징 타임과 기준 라이징 타임을 비교하는 제1 비교기; 및

   상기 폴링 타임 검출기를 통해 검출된 폴링 타임과 기준 폴링 타임을 비교하는 제2 비교기;

   를 포함하는 출력 버퍼.
3. 제 1 항 또는 제 2 항에 있어서,

   상기 복수의 풀업 수단은 각각이 상기 제어수단의 출력에 의해 인에이블되는 PMOS 트랜지스터로 이루어진 출력 버퍼.
4. 제 1 항 또는 제 2 항에 있어서,

   상기 복수의 풀다운 수단은 각각이 상기 제어수단의 출력에 의해 인에이블되는 NMOS 트랜지스터로 이루어진 출력 버퍼.