KR100505401B1 - 반도체 소자의 표면처리방법 - Google Patents

Abstract

본 발명은 질화막 표면의 수분을 완전히 제거하여 포토레지스트막 패턴의 리프팅 현상을 방지할 수 있는 반도체 소자의 표면처리 방법을 제공한다.

본 발명에 따라 반도체 기판 상에 질화막을 형성하고 질화막 표면을 세정한 후, 질화막 표면을 탈수 베이킹하여 질화막 표면의 수분을 완전히 제거한다. 그런 다음, 질화막 상부에 접착물질을 형성한다. 본 실시예에서, 탈수 베이킹은 접착오븐에서 200 내지 300℃의 온도에서 90 내지 120초 동안 진행하고, 접착물질은 접착오븐에서 100 내지 120℃의 온도로 도포하여 형성한다.

Description

반도체 소자의 표면처리 방법{Method of processing surface for semiconductor device}

본 발명은 반도체 소자의 표면처리 방법에 관한 것으로, 특히 질화막 표면의 수분을 완전히 제거할 수 있는 반도체 소자의 표면처리 방법에 관한 것이다.

일반적으로 질화막을 증착한 후에 파티클(particle)이 기준치 이상인 경우, 중수(DI water)에 의한 스크러빙 세정(scrubbling cleaning)으로 질화막에 대한 표면처리를 진행한다.

그러나, 질화막의 증착 후 세정전까지의 지연시간이 길어질 경우, 질화막의 표면이 친수성으로 변화되어 세정후 중수가 완전히 건조되지 않는다. 도 1a는 이때의 질화막(11)의 상태를 나타낸 도면으로서, 도 1a에 도시된 바와 같이, 질화막 (11)의 표면에 물점(water spot; WS)이 발생된다. 이러한 물점(WS)은 수분을 함유하기 때문에, 질화막(11)의 표면 주위보다 부풀어 오르게 된다. 또한, 이 상태에서 접착오븐(adhesion oven)에서 약 100℃로 HMDS와 같은 접착물질(12)을 질화막(11) 상부에 도포시키면 물점(WS) 영역에서 수분이 증발되면서 접착물질(12)의 도포가 이루어지지 않는다.

이에 따라, 질화막(11)을 패터닝하기 위하여 접착물질(12) 상부에 포토레지스트막 패턴(13)을 형성하게 되면, 도 1b에 도시된 바와 같이, 포토레지스트막 패턴(13)의 붕괴가 야기되고, 이러한 패턴붕괴는 물점(WS)에 의한 저부 노칭 (botton notching)에 의해 더욱더 심해지고 패턴의 리프팅 현상이 발생된다. 결과로서, 별도의 세정공정이 요구될 뿐만 아니라 패턴 수정을 위한 추가적인 공정이 진행되어야 하므로, 소자의 수율이 저하된다.

따라서, 본 발명은 상기한 종래의 문제점을 해결하기 위한 것으로서, 질화막 표면의 수분을 완전히 제거하여 포토레지스트막 패턴의 리프팅 현상을 방지할 수 있는 반도체 소자의 표면처리 방법을 제공함에 그 목적이 있다.

상기한 본 발명의 목적을 달성하기 위하여, 본 발명에 따라 반도체 기판 상에 질화막을 형성하고 질화막 표면을 세정한 후, 질화막 표면을 탈수 베이킹하여 질화막 표면의 수분을 완전히 제거한다. 그런 다음, 질화막 상부에 접착물질을 형성한다.

본 실시예에서, 탈수 베이킹은 접착오븐에서 200 내지 300℃의 온도에서 90 내지 120초 동안 진행하고, 접착물질은 접착오븐에서 100 내지 120℃의 온도로 도포하여 형성한다.

이하, 첨부된 도면을 참조하여 본 발명의 실시예를 설명한다.

도 2a 내지 도 2e는 본 발명의 실시예에 따른 반도체 소자의 표면처리 방법을 설명하기 위한 단면도이다.

도 2a를 참조하면, 반도체 기판(20) 상에 질화막(21)을 형성하고, 질화막 (21) 표면의 파티클을 제거하기 위하여 중수에 의한 스크러빙 세정을 진행한다. 이때, 질화막(21)이 표면이 친수성으로 변화되어, 도 2b에 도시된 바와 같이, 질화막 (21)의 표면에 물점(WS)이 발생된다. 그런 다음, 도 2c에 도시된 바와 같이, 도 2b 구조의 기판을 접착오픈에서 200 내지 300℃, 바람직하게 250℃의 온도에서 90초 내지 120초동안 이상, 탈수 베이킹 (dehydrazation baking)을 실시하여, 질화막(21) 표면의 물점(WS)에 잔류하는 수분을 충분히 증발시킨다.

그런 다음, 도 2d에 도시된 바와 같이, 접착오븐에서 100 내지 120℃의 온도로 질화막(21) 상부에 HMDS와 같은 접착물질(22)을 도포한 후, 도 2e에 도시된 바와 같이, 접착물질(22) 상부에 질화막(21)을 패터닝하기 위한 포토레지스트막 패턴(23)을 형성한다. 즉, 탈수베이킹에서 질화막(21) 표면의 물점이 완전히 제거되기 때문에, 접착물질(22)의 도포가 용이하게 이루어질 뿐만 아니라, 포토레지스트막 패턴(23)의 붕괴가 발생되지 않는다.

상기한 본 발명에 의하면, 접착물질의 증착전에 접착오븐에서 질화막 표면에 대한 탈수 베이킹을 진행하여 수분을 완전히 제거한 후 후속 공정을 진행하기 때문에, 패턴 붕괴가 방지된다. 이에 따라, 별도의 세정공정및 추가적인 공정이 요구되지 않고, 소자의 수율이 향상되는 효과를 얻을 수 있다.

또한, 본 발명은 상기 실시예에 한정되지 않고, 본 발명의 기술적 요지를 벗어나지 않는 범위내에서 다양하게 변형시켜 실시할 수 있다.

도 1a 및 도 1b는 종래의 반도체 소자의 표면처리에 따른 문제점을 나타낸 단면도.

도 2a 내지 도 2e는 본 발명의 실시예에 따른 반도체 소자의 표면처리 방법을 설명하기 위한 단면도.

(도면의 주요 부분에 대한 부호의 설명)

20 : 반도체 기판 21 : 질화막

22 : 접착물질 23 : 포토레지스트막 패턴

WS : 물점

Claims (3)

1. 반도체 기판 상에 질화막을 형성하는 단계;

   상기 질화막 표면을 세정하는 단계;

   상기 질화막 표면을 탈수 베이킹하여 상기 질화막 표면의 수분을 완전히 제거하는 단계; 및

   상기 질화막 상부에 접착물질을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 표면처리 방법.
2. 제 1 항에 있어서, 상기 탈수 베이킹은 접착오븐에서 200 내지 300℃의 온도에서 90 내지 120초 동안 진행하는 것을 특징으로 하는 반도체 소자의 표면처리 방법.
3. 제 1 항 또는 제 2 항에 있어서, 상기 접착물질은 접착오븐에서 100 내지 120℃의 온도로 도포하여 형성하는 것을 특징으로 하는 반도체 소자의 표면처리 방법.