KR100502665B1 - 슬루레이터 제어를 위한 데이터 출력드라이버 - Google Patents

슬루레이터 제어를 위한 데이터 출력드라이버 Download PDF

Info

Publication number
KR100502665B1
KR100502665B1 KR10-2003-0051069A KR20030051069A KR100502665B1 KR 100502665 B1 KR100502665 B1 KR 100502665B1 KR 20030051069 A KR20030051069 A KR 20030051069A KR 100502665 B1 KR100502665 B1 KR 100502665B1
Authority
KR
South Korea
Prior art keywords
output driver
pull
output
signal
driver
Prior art date
Application number
KR10-2003-0051069A
Other languages
English (en)
Other versions
KR20050011990A (ko
Inventor
이동욱
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR10-2003-0051069A priority Critical patent/KR100502665B1/ko
Publication of KR20050011990A publication Critical patent/KR20050011990A/ko
Application granted granted Critical
Publication of KR100502665B1 publication Critical patent/KR100502665B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4096—Input/output [I/O] data management or control circuits, e.g. reading or writing circuits, I/O drivers or bit-line switches 
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003—Modifications for increasing the reliability for protection
    • H03K19/00346—Modifications for eliminating interference or parasitic voltages or currents
    • H03K19/00361—Modifications for eliminating interference or parasitic voltages or currents in field effect transistor circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003—Modifications for increasing the reliability for protection
    • H03K19/00369—Modifications for compensating variations of temperature, supply voltage or other physical parameters
    • H03K19/00384—Modifications for compensating variations of temperature, supply voltage or other physical parameters in field effect transistor circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Databases & Information Systems (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Logic Circuits (AREA)
  • Electronic Switches (AREA)
  • Dram (AREA)

Abstract

본 발명은 출력신호의 슬루레이터가 공정변화 및 온도변화에 영향을 받지 않고 일정하게 유지될 수 있는 데이터 출력드라이버를 제공하기 위한 것으로, 이를 위해 본 발명은 입력신호가 제1 레벨로 입력되는 경우 상기 출력단을 풀업시키기 위한 풀업신호를 출력하는 제1 출력드라이버; 상기 입력신호가 제2 레벨로 입력되는 경우 상기 출력단을 풀다운시키기 위한 풀다운신호를 출력하는 제2 출력드라이버; 상기 풀업신호 또는 상기 풀다운신호에 응답하여 상기 출력단을 풀업시키거나 풀다운시키는 제3 출력드라이버; 상기 제1 출력드라이버의 출력단과 접지전압 사이에 구비되며, 상기 풀업신호의 슬류레이트를 조절하기 위한 제1 캐패시터; 상기 제2 출력드라이버의 출력단과 전원전압 사이에 구비되며, 상기 풀다운신호의 슬류레이트를 조절하기 위한 제2 캐패시터; 상기 입력신호의 제1 레벨에 턴온되어 상기 제1 캐패시터와 상기 제1 출력드라이버의 출력단을 연결하는 제1 스위치; 및 상기 입력신호의 제2 레벨에 턴온되어 상기 제2 캐패시터와 상기 제2 출력드라이버의 출력단을 연결하는 제2 스위치를 구비하는 것을 특징으로 하는 데이터 출력드라이버를 제공한다.

Description

슬루레이터 제어를 위한 데이터 출력드라이버{DATA OUTPUT DRIVER FOR SLEW RATE CONTROL}
본 발명은 반도체 집적회로에 관한 것으로, 특히 반도체 장치에서 데이터를 출력하기 위한 데이터 출력드라이버에 관한 것이다.
반도체 장치는 통상적으로 데이터를 처리하는 코어영역과 외부의 다른 반도체 장치와 데이터를 주고 받는 데이터 입출력영역으로 나눌 수 있다. 코어영역은 반도체 장치의 고유한 동작을 하기 위해 로직회로가 구비되는 영역이다. 코어영역에서는 최소한의 면적으로 최대한 많은 회로를 집적시키기 위해서 기술적으로 가능한 로직회로를 이루는 모스트랜지스터의 드라이빙 능력은 최대한으로 작게 형성된다.
데이터 입출력영역은 데이터 입력버퍼와 데이터 출력드라이버가 구비되는데, 데이터 입력버퍼는 외부에서 전달되는 데이터 신호를 버퍼링하여 코어영역으로 전달하며, 데이터 출력드라이버는 코어영역에서 전달되는 데이터신호를 입력받아 증폭하고 외부의 다른 반도체 장치에 정확하게 전달될 수 있도록 출력라인을 드라이빙하는 역할을 한다.
도1은 종래기술에 의한 데이터 출력드라이버의 회로도이다.
도1을 참조하여 살펴보면, 데이터 출력드라이버는 출력단(x3)을 풀업시키기 위해 입력신호(IN)를 입력받아 풀업신호(UP)를 출력하는 제1 출력드라이버(20)와, 출력단(x3)을 풀다운시키기 위해 입력신호(IN)를 입력받아 풀다운신호(DN)를 출력하는 제2 출력드라이버(30)와, 풀업신호(UP) 또는 풀다운신호(DN)를 입력받아 출력단(x3)을 풀업 또는 풀다운시키는 제3 출력드라이버(10)를 구비한다.
제1 출력드라이버(20)는 저항(R1)과, 입력신호(IN)을 게이트로 입력받고 전원전압(VDD)과 저항(R1)의 일측에 연결된 피모스트랜지스터(P1)와, 입력신호(IN)을 게이트로 입력받고 접지전압(VSS)과 저항(R1)의 타측에 연결된 앤모스트랜지스터(N1)를 구비하며, 저항(R1)의 일측단을 통해 풀업신호(UP)를 전달하게 된다.
제2 출력드라이버(30)는 저항(R2)과, 입력신호(IN)를 게이트로 입력받고 전원전압(VDD)과 저항(R2)의 일측에 연결된 피모스트랜지스터(P2)와, 입력신호(IN)을 게이트로 입력받고 접지전압(VSS)과 저항(R2)의 타측에 연결된 앤모스트랜지스터(N2)를 구비하며, 저항(R2)의 타측단을 통해 풀다운신호(DN)를 전달하게 된다.
여기서 저항(R1,R2)는 각각 출력단(x3)을 풀업시키거나 풀다운시킬 때의 슬루레이터(slew rate, dVout/dt)를 조절하기 위한 것이다.
제3 출력드라이버(10)는 풀업신호(UP)를 입력받아 출력단(x3)을 풀업시키기 위한 폴업드라이버용 앤모스트랜지스터(P0)와, 풀다운신호(DN)을 입력받아 출력단(x3)을 풀다운시키기 위한 풀다운드라이버용 피모스트랜지스터(N0)를 구비한다.
이하에서 도1을 참조하여 종래기술에 의한 데이터 출력드라이버의 동작을 살펴본다.
먼저 입력신호(IN)가 하이레벨로 입력되면, 제1 출력드라이버(20)의 피모스트랜지스터(P1)와 제2 출력드라이버(30)의 피모스트랜지스터(P2)는 턴오프되고, 제1 출력드라이버(20)의 앤모스트랜지스터(N1)와 제2 출력드라이버(30)의 앤모스트랜지스터(N2)는 턴온된다.
이 때 노드(x1)에 존재하는 기생 캐패시턴스(parasitic capacitance)를 C_UP, 앤모스트랜지스터(N1)의 턴온저항을 R_N1 이라고 가정하면, 노드(x1)는 시상수(time constant) τ1 = (R1+R_N1) ×C_UP에 의해 접지전압(VSS) 레벨까지 전하가 방전된다. 이 시상수 τ1에 의한 방전시간에 따라서 풀업드라이버용 피모스트랜지스터(P0)가 일정한 슬류레이트를 가지고, 출력단(x3)의 노드를 전원전압(VDD) 레벨까지 풀업시키게 된다.
한편, 입력신호(IN)가 로우레벨로 입력되면, 제1 출력드라이버(20)의 앤모스트랜지스터(N1)와 제2 출력드라이버(30)의 앤모스트랜지스터(N2)는 턴오프되고, 제1 출력드라이버(20)의 피모스트랜지스터(P1)와 제2 출력드라이버(30)의 피모스트랜지스터(P2)는 턴온된다.
이 때 노드(x2)에 존재하는 기생 캐패시턴스(parasitic capacitance)를 C_DN, 피모스트랜지스터(N2)의 턴온저항을 R_P2 이라고 가정하면, 노드(x2)는 시상수 τ2 = (R2+R_P2) ×C_DN에 의해 전원전압(VDD) 레벨까지 전하가 충전된다. 이 시상수 τ2에 의한 충전시간에 따라서 풀다운드라이버용 앤모스트랜지스터(N0)가 일정한 슬류레이트를 가지고, 출력단(x3)의 노드를 접지전압(VSS) 레벨까지 풀다운시키게 된다.
즉, 종래기술에 의한 데이터 출력드라이버에서는 출력단(x3)을 풀업시킬 때에는 저항(R1)소자가 출력단(x3)에 인가되는 신호의 슬류레이트를 조절하고, 출력단(x3)을 풀다운시킬 때에는 저항(R2)소자가 출력단(x3)에 인가되는 신호의 슬류레이트를 조절하게 되는 것이다.
그러나 소자의 특성상 저항은 반도체 제조공정 상태와 온도변화에 민감하기 때문에 저항소자를 이용하여 출력신호의 슬류레이트를 조절하게 되면, 데이터 출력드라이버에서 출력되는 신호의 슬류레이트가 변할 수 있다. 특히 점점 더 반도체 장치 사이에 주고받는 데이터 신호의 입출력 동작이 고속화되는 상황에서는 약간의 온도 변화와 공정 변화만으로도 데이터 출력드라이버의 특성은 달라질 수 있는 데, 데이터 출력드라이버가 저항소자를 이용하여 출력신호의 슬류레이트를 조절하게 되면 출력신호의 슬루레이터 특성변화는 더욱 심해지게 된다.
데이터 출력드라이버에서 출력되는 출력신호의 슬류레이트 변화가 심하게 되면 반도체 장치간에 데이터를 고속으로 입출력할 수 없어 시스템전체의 속도 저하를 발생시키게 되는 것이다.
본 발명은 상기의 문제점을 해결하기 위해 제안된 것으로 출력신호의 슬루레이터가 공정변화 및 온도변화에 영향을 받지 않고 일정하게 유지될 수 있는 데이터 출력드라이버를 제공함을 목적으로 한다.
상기의 과제를 달성하기 위해 본 발명은 입력신호가 제1 레벨로 입력되는 경우 상기 출력단을 풀업시키기 위한 풀업신호를 출력하는 제1 출력드라이버; 상기 입력신호가 제2 레벨로 입력되는 경우 상기 출력단을 풀다운시키기 위한 풀다운신호를 출력하는 제2 출력드라이버; 상기 풀업신호 또는 상기 풀다운신호에 응답하여 상기 출력단을 풀업시키거나 풀다운시키는 제3 출력드라이버; 상기 제1 출력드라이버의 출력단과 접지전압 사이에 구비되며, 상기 풀업신호의 슬류레이트를 조절하기 위한 제1 캐패시터; 상기 제2 출력드라이버의 출력단과 전원전압 사이에 구비되며, 상기 풀다운신호의 슬류레이트를 조절하기 위한 제2 캐패시터; 상기 입력신호의 제1 레벨에 턴온되어 상기 제1 캐패시터와 상기 제1 출력드라이버의 출력단을 연결하는 제1 스위치; 및 상기 입력신호의 제2 레벨에 턴온되어 상기 제2 캐패시터와 상기 제2 출력드라이버의 출력단을 연결하는 제2 스위치를 구비하는 것을 특징으로 하는 데이터 출력드라이버를 제공한다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시 할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부된 도면을 참조하여 설명하기로 한다.
도2는 본 발명의 바람직한 실시예에 따른 데이터 출력드라이버의 회로도이다.
도2를 참조하여 살펴보면, 본 실시예에 따른 데이터 출력드라이버는 입력신호(IN)가 하이레벨로 입력되는 경우 출력단(x6)을 풀업시키기 위한 풀업신호(UP)를 출력하는 제1 출력드라이버(200)와, 입력신호(IN)가 로우레벨로 입력되는 경우 출력단(x6)을 풀다운시키기 위한 풀다운신호(DN)를 출력하는 제2 출력드라이버(300)와, 풀업신호(UP) 또는 풀다운신호(DN)에 응답하여 출력단(x6)을 풀업시키거나 풀다운시키는 제3 출력드라이버(100)와, 제1 출력드라이버(200)의 출력단(x4)과 접지전압(VSS) 사이에 구비되며, 풀업신호(UP)의 슬류레이트를 조절하기 위한 제1 캐패시터(C1)와, 제2 출력드라이버(300)의 출력단(x5)과 전원전압(VDD) 사이에 구비되며, 풀다운신호(DN)의 슬류레이트를 조절하기 위한 제2 캐패시터(C2)를 구비한다.
또한, 본 실시예에 따른 데이터 출력드라이버는 입력신호(IN)가 하이레벨인 경우에 턴온되어 제1 캐패시터(C1)와 제1 출력드라이버(200)의 출력단(x4)을 연결하는 스위치역할을 하는 앤모스트랜지스터(N5)와, 입력신호(IN)가 로우레벨인 경우에 턴온되어 제2 캐패시터(C2)와 제2 출력드라이버(300)의 출력단(x5)을 연결하는 스위치역할을 하는 피모스트랜지스터(P5)를 더 구비한다.
또한 제1 출력드라이버(200)는 입력신호(IN)를 게이트로 입력받으며, 전원전압(VDD)과 제1 출력드라이버(200)의 출력단을 연결하는 피모스트랜지스터(P4)와, 입력신호(IN)를 게이트로 입력받으며, 접지전압(VSS)과 제1 출력드라이버(200)의 출력단(x4)을 연결하는 앤모스트랜지스터(N4)를 구비한다.
제2 출력드라이버(300)는 입력신호(IN)를 게이트로 입력받으며, 전원전압(VDD)과 제2 출력드라이버(300)의 출력단(x5)을 연결하는 피모스트랜지스터(P5)와, 입력신호(IN)를 게이트로 입력받으며, 접지전압(VSS)과 제2 출력드라이버(300)의 출력단(x5)을 연결하는 앤모스트랜지스터(N6)를 구비한다.
또한, 제3 출력드라이버(100)는 풀업신호(UP)를 입력받아 출력단(x6)에 전원전압(VDD)을 전달하는 풀업드라이버용 피모스트랜지스터(P3)와, 풀다운신호(DN)를 입력받아 출력단(x6)에 접지전압(VSS)을 전달하는 풀다운드라이버용 앤모스트랜지스터(N3)를 구비한다.
이하에서는 도2를 참조하여 본 실시예에 따른 데이터 출력드라이버의 동작을 살펴본다.
먼저 입력신호(IN)가 하이레벨로 입력되면, 제1 출력드라이버(200)의 피모스트랜지스터(P4)와 제2 출력드라이버(300)의 피모스트랜지스터(P6)는 턴오프되고, 제1 출력드라이버(200)의 앤모스트랜지스터(N4)와 제2 출력드라이버(300)의 앤모스트랜지스터(N6)는 턴온된다. 또한 제1 캐패시터(C1)을 제1 출력드라이버(200)의 출력단(x4)과 연결하는 앤모스트랜지스터(N5)는 턴온되고, 제2 캐패시터(C2)와 제2 출력드라이버(300)의 출력단(x5)과 연결하는 피모스트랜지스터(P5)는 턴오프된다.
따라서 노드(x4)에 인가된 전압은 모스트랜지스터(N4)를 통해 접지전압으로 방전된다. 이 때 노드(x4)에 존재하는 기생 캐패시턴스를 C_UP, 앤모스트랜지스터(N4,N5)의 턴온저항을 각각 R_N4 라고 가정하면, 노드(x4)의 전압레벨은 시상수 τ3 = R_N4 ×(C_UP+ C1)에 의해 접지전압(VSS) 레벨까지 전하가 방전된다. 여기서 앤모스트랜지스터(N5)에 의한 턴온저항 R_N5은 생략하였다.
이 시상수 τ3에 의해 정해지는 방전시간에 따라서 풀업드라이버용 피모스트랜지스터(P3)가 일정한 슬류레이트를 가지고, 출력단(x6)의 노드를 전원전압(VDD) 레벨까지 풀업시키게 된다.
따라서 캐패시터(C1)의 크기를 조절하면, 출력단(x6)의 노드에 인가되는 전압레벨이 상승할 때의 슬루레이터를 조절할 수 있게 된다.
한편, 입력신호(IN)가 로우레벨로 입력되면, 제1 출력드라이버(200)의 앤모스트랜지스터(N4)와 제2 출력드라이버(300)의 앤모스트랜지스터(N6)는 턴오프되고, 제1 출력드라이버(200)의 피모스트랜지스터(P4)와 제2 출력드라이버(300)의 피모스트랜지스터(P6)는 턴온된다. 또한 제1 캐패시터(C1)을 제1 출력드라이버(200)의 출력단(x4)과 연결하는 앤모스트랜지스터(N5)는 턴오프되고, 제2 캐패시터(C2)와 제2 출력드라이버(300)의 출력단(x5)과 연결하는 피모스트랜지스터(P5)는 턴온된다.
이 때 노드(x5)에 존재하는 기생 캐패시턴스를 C_DN, 피모스트랜지스터(P6,P5)의 턴온저항을 각각 R_P6라고 가정하면, 노드(x5)는 시상수 τ4 = R_P6 ×(C_DN+C2)에 의해 전원전압(VDD)레벨까지 전하가 충전된다. 여기서 피모스트랜지스터(P5)에 의한 턴온저항 R_P5은 생략하였다.
이 시상수 τ4에 의해 정해지는 충전시간에 따라서 풀다운드라이버용 앤모스트랜지스터(N3)가 일정한 슬류레이트를 가지고, 출력단(x6)의 노드를 접지전압(VSS) 레벨까지 풀다운시키게 된다.
따라서 캐패시터(C2)의 크기를 조절하면, 출력단(x6)의 노드에 인가되는 전압레벨이 하강 할 때의 슬루레이터를 조절할 수 있게 된다.
본 발명에 의해서 종래의 저항을 이용하여 데이터의 출력드라이버의 슬류레이트를 조절하는 방식과는 달리, 캐패시터는 그 소자 특성상 공정변화나 온도변화에 둔감하기 때문에 캐패시터를 이용하여 슬루레이터를 조정하게 되면, 공정변화나 온도변화에 관계없이 일정한 슬류레이트로 신호가 출력되는 데이터 출력드라이버를 구현할 수 있게 되는 것이다.
특히 디디알 메모리 장치같은 반도체 장치는 데이터를 SSTL(Series Stub Terminated Logic)레벨로 데이터를 주고 받기 때문에 데이터 출력드라이버의 슬루레이터가 더욱 중요하게 되는데, 본 발명에 의한 데이터 출력드라이버를 사용하게되면, 공정변화나 동작온도의 변화에 따른 슬루레이터의 변화가 줄어들게 되어 디디알 메모리 장치의 성능을 향상시킬 수 있게 되는 것이다.
도3은 발명의 바람직한 제2 실시예에 따른 데이터 출력드라이버의 회로도이다.
도3을 참조하여 살펴보면, 제2 실시예에 따른 데이터 출력드라이버는 입력신호(IN)가 하이레벨로 입력되는 경우 출력단(x9)을 풀업시키기 위한 풀업신호(UP)를 출력하는 제1 출력드라이버(400)와, 입력신호(IN)가 로우레벨로 입력되는 경우 출력단(x9)을 풀다운시키기 위한 풀다운신호(DN)를 출력하는 제2 출력드라이버(500)와, 풀업신호(UP) 또는 풀다운신호(DN)에 응답하여 출력단(x9)을 풀업시키거나 풀다운시키는 제3 출력드라이버(600)와, 제1 출력드라이버(400)의 출력단(x7)과 접지전압(VSS) 사이에 구비되며, 풀업신호(UP)의 슬류레이트를 조절하기 위한 제1 캐패시터(C4)와, 제2 출력드라이버(500)의 출력단(x8)과 전원전압(VDD) 사이에 구비되며, 풀다운신호(DN)의 슬류레이트를 조절하기 위한 제2 캐패시터(C5)와, 제1 출력드라이버(400)의 출력단(x7)과 전원전압(VDD) 사이에 구비되며, 풀업신호(UP)의 슬류레이트를 조절하기 위한 제3 캐패시터(C4)와, 제2 출력드라이버(500)의 출력단(x8)에 구비되어 풀다운신호(DN)의 슬류레이트를 조절하기 위한 제4 캐패시터(C6)를 구비한다.
또한, 제2 실시예에 따른 데이터 출력드라이버는 입력신호(IN)가 하이레벨인 경우에 턴온되어 제3 캐패시터(C3)와 제1 출력드라이버(400)의 출력단(x7)을 연결하는 스위치역할을 하는 피모스트랜지스터(P9)와, 입력신호(IN)가 로우레벨인 경우에 턴온되어 제4 캐패시터(C6)와 제2 출력드라이버(500)의 출력단(x8)을 연결하는 스위치(N11)역할을 하는 앤모스트랜지스터(N11)를 더 구비한다.
도3에 도시된 제2 실시예에 따른 데이터 출력드라이버는 도2에 도시된 데이터 출력드라이버에서 추가적으로 캐패시터(C3,C6)와 모스트랜지스터(P9,N11)이 더 구비된 것이다. 모스트랜지스터(N8,N9,P10,P11)와 캐패시터(C4,C5)에 관한 동작은 도2에 도시된 데이터 출력드라이버와 같은 동작을 하므로 그에 관한 설명은 생략한다.
먼저 입력신호(IN)가 하이레벨로 입력되면, 제1 출력드라이버(400)의 피모스트랜지스터(P8,P9)와 제2 출력드라이버(500)의 피모스트랜지스터(P10,P11)는 턴오프되고, 제1 출력드라이버(400)의 앤모스트랜지스터(N8,N9)와 제2 출력드라이버(500)의 앤모스트랜지스터(N10,N11)는 턴온된다.
따라서 노드(x8)에 인가된 전압은 모스트랜지스터(N10)를 통해 접지전압(VSS)으로 방전된다. 이 때 노드(x8)에 존재하는 기생 캐패시턴스를 C_DN, 앤모스트랜지스터(N10,N11)의 턴온저항을 각각 R_N10라고 가정하면, 노드(x8)의 전압레벨은 시상수 τ5 = R_N10 ×(C_DN+ C1)에 의해 접지전압(VSS) 레벨까지 전하가 방전된다. 여기서 앤모스트랜지스터(N11)에 의한 턴온저항 R_N11은 생략하였다.
이 시상수 τ5에 의해 정해지는 방전시간에 따라서 풀다운드라이버용 앤모스트랜지스터(N7)가 일정한 비율로 턴오프된다. 따라서 캐패시터(C6)의 크기를 조절하면, 모스트랜지스터(N7)이 턴오프되는 시간을 조절할 수 있게 되는 것이다.
한편, 입력신호(IN)가 로우레벨로 입력되면, 제2 출력드라이버(400)의 앤모스트랜지스터(N10,N11)와 제1 출력드라이버(300)의 앤모스트랜지스터(N8,N9)는 턴오프되고, 제1 출력드라이버(400)의 피모스트랜지스터(P8,P9)와 제2 출력드라이버(500)의 피모스트랜지스터(P10,P11)는 턴온된다.
이 때 노드(x7)에 존재하는 기생 캐패시턴스를 C_UP, 피모스트랜지스터(P8,P9)의 턴온저항을 각각 R_P8라고 가정하면, 노드(x7)는 시상수 τ6 = R_P8 ×(C_UP+C3)에 의해 전원전압(VDD) 레벨까지 전하가 충전된다. 여기서 피모스트랜지스터(P9)에 의한 턴온저항 R_P9은 생략하였다.
이 시상수 τ6에 의해 정해지는 충전시간에 따라서 풀다운드라이버용 피모스트랜지스터(P7)가 일정한 비율로 턴오프된다. 따라서 캐패시터(C7)의 크기를 조절하면, 모스트랜지스터(P7)이 턴오프되는 시간을 조절할 수 있게 되는 것이다.
따라서 제2 실시예에 따른 데이터 출력드라이버는 캐패시터(C3,C5)를 더 추가함으로서, 드리이빙용 피모스트랜지스터(P7)와 앤모스트랜지스터(N7)가 드라이빙동작을 하지 않게 되어 턴오프되는 시간도 조절할 수 있다.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
본 발명에 의한 데이터 출력드라이버를 반도체 장치의 데이터 출력부에 구비하게 되면, 출력되는 데이터신호의 슬류레이트가 반도체 제조공정상의 특성변화 및 동작시 온도변화등에 영향을 받지 않아서 고속으로 데이터를 출력시키는 것이 가능하게 되어 시스템 전체의 속도 향상을 기대할 수 있다.
도1은 종래기술에 의한 데이터 출력드라이버의 회로도.
도2는 본 발명의 바람직한 실시예에 따른 데이터 출력드라이버의 회로도.
도3은 발명의 바람직한 제2 실시예에 따른 데이터 출력드라이버의 회로도.
* 도면의 주요부분에 대한 부호설명
P0 ~ P11 : 피모스트랜지스터
N0 ~ N11 : 앤모스트랜지스터
R1 ~ R2 : 저항
C1 ~ C6 : 캐패시터

Claims (7)

  1. 삭제
  2. 입력신호를 입력받아 출력단을 풀업 또는 풀다운시키는 데이터 출력드라이버에 있어서,
    상기 입력신호가 제1 레벨로 입력되는 경우 상기 출력단을 풀업시키기 위한 풀업신호를 출력하는 제1 출력드라이버;
    상기 입력신호가 제2 레벨로 입력되는 경우 상기 출력단을 풀다운시키기 위한 풀다운신호를 출력하는 제2 출력드라이버;
    상기 풀업신호 또는 상기 풀다운신호에 응답하여 상기 출력단을 풀업시키거나 풀다운시키는 제3 출력드라이버;
    상기 제1 출력드라이버의 출력단과 접지전압 사이에 구비되며, 상기 풀업신호의 슬류레이트를 조절하기 위한 제1 캐패시터;
    상기 제2 출력드라이버의 출력단과 전원전압 사이에 구비되며, 상기 풀다운신호의 슬류레이트를 조절하기 위한 제2 캐패시터;
    상기 입력신호의 제1 레벨에 턴온되어 상기 제1 캐패시터와 상기 제1 출력드라이버의 출력단을 연결하는 제1 스위치; 및
    상기 입력신호의 제2 레벨에 턴온되어 상기 제2 캐패시터와 상기 제2 출력드라이버의 출력단을 연결하는 제2 스위치
    를 구비하는 것을 특징으로 하는 데이터 출력드라이버.
  3. 제 2 항에 있어서,
    상기 제1 출력드라이버는
    상기 입력신호를 게이트로 입력받으며, 상기 전원전압과 상기 제1 출력드라이버의 출력단을 연결하는 제1 피모스트랜지스터; 및
    상기 입력신호를 게이트로 입력받으며, 상기 접지전압과 상기 제1 출력드라이버의 출력단을 연결하는 제1 앤모스트랜지스터를 구비하는 것을 특징으로 하는 데이터 출력드라이버.
  4. 제 3 항에 있어서,
    상기 제2 출력드라이버는
    상기 입력신호를 게이트로 입력받으며, 상기 전원전압과 상기 제2 출력드라이버의 출력단을 연결하는 제2 피모스트랜지스터; 및
    상기 입력신호를 게이트로 입력받으며, 상기 접지전압과 상기 제2 출력드라이버의 출력단을 연결하는 제2 앤모스트랜지스터를 구비하는 것을 특징으로 하는 데이터 출력드라이버.
  5. 제 5 항에 있어서,
    제3 출력드라이버는
    상기 풀업신호를 입력받아 상기 데이터 출력드라이버의 출력단에 상기 전원전압을 전달하는 풀업드라이버용 제3 피모스트랜지스터; 및
    상기 풀다운신호를 입력받아 상기 데이터 출력드라이버의 출력단에 상기 접지전압을 전달하는 풀다운드라이버용 제3 앤모스트랜지스터를 구비하는 것을 특징으로 하는 데이터 출력드라이버.
  6. 제 1 항에 있어서,
    상기 제1 출력드라이버의 출력단과 상기 전원전압 사이에 구비되며, 상기 풀업신호의 슬류레이트를 조절하기 위한 제3 캐패시터; 및
    상기 제2 출력드라이버의 출력단에 구비되어 상기 풀다운신호의 슬류레이트를 조절하기 위한 제4 캐패시터를 더 구비하는 것을 특징으로 하는 데이터 출력드라이버.
  7. 제 6 항에 있어서,
    상기 입력신호의 제2 레벨에 턴온되어 상기 제3 캐패시터와 상기 제1 출력드라이버의 출력단을 연결하는 제3 스위치; 및
    상기 입력신호의 제1 레벨에 턴온되어 상기 제4 캐패시터와 상기 제2 출력드라이버의 출력단을 연결하는 제4 스위치를 더 구비하는 것을 특징으로 하는 데이터 출력드라이버.
KR10-2003-0051069A 2003-07-24 2003-07-24 슬루레이터 제어를 위한 데이터 출력드라이버 KR100502665B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2003-0051069A KR100502665B1 (ko) 2003-07-24 2003-07-24 슬루레이터 제어를 위한 데이터 출력드라이버

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2003-0051069A KR100502665B1 (ko) 2003-07-24 2003-07-24 슬루레이터 제어를 위한 데이터 출력드라이버

Publications (2)

Publication Number Publication Date
KR20050011990A KR20050011990A (ko) 2005-01-31
KR100502665B1 true KR100502665B1 (ko) 2005-07-21

Family

ID=37223907

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2003-0051069A KR100502665B1 (ko) 2003-07-24 2003-07-24 슬루레이터 제어를 위한 데이터 출력드라이버

Country Status (1)

Country Link
KR (1) KR100502665B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100706576B1 (ko) * 2005-08-01 2007-04-13 삼성전자주식회사 슬루율이 제어된 출력 구동회로

Also Published As

Publication number Publication date
KR20050011990A (ko) 2005-01-31

Similar Documents

Publication Publication Date Title
US6236239B1 (en) Output buffer circuit achieving stable operation and cost reduction
KR100468728B1 (ko) 반도체 집적회로의 온-칩 터미네이터, 그 제어 회로 및 그제어 방법
US20110128037A1 (en) Data output circuit
US6897688B2 (en) Input/output buffer having analog and digital input modes
CN110660431A (zh) 第四代双倍数据率内存的输入输出驱动器
US6281729B1 (en) Output driver with improved slew rate control
US20070176650A1 (en) High-speed, low-power input buffer for integrated circuit devices
US8471590B2 (en) Calibrating resistance for integrated circuit
US7956654B2 (en) Predriver and output driver circuit using the same
JP2003087110A (ja) 半導体回路装置
US20090243667A1 (en) Output driving device
US20070205819A1 (en) Delay circuit with constant delay time regardless of process condition or voltage variation and pulse generator using the same
US6278306B1 (en) Method for an output driver with improved slew rate control
US6366139B1 (en) Method for an output driver with improved impedance control
US7795905B2 (en) On die termination (ODT) circuit having improved high frequency performance
US7466182B2 (en) Level shift circuit
US6967501B1 (en) Impedance-matched output driver circuits having enhanced predriver control
KR100502665B1 (ko) 슬루레이터 제어를 위한 데이터 출력드라이버
US7759994B2 (en) Skew signal generation circuit and semiconductor memory device having the same
US6529060B2 (en) Semiconductor integrated circuit device with voltage interface circuit
KR100219559B1 (ko) 신호라인 구동회로 및 이를 구비하는 반도체장치
US6087887A (en) Signal routing circuits having selective high impedance and low impedance output states
JP3878419B2 (ja) 半導体集積回路
US5822260A (en) Semiconductor memory device
JP2003008423A (ja) バスインターフェイス回路

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100624

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee