KR100500855B1 - 연산장치의연산방법,기억매체및연산장치 - Google Patents

연산장치의연산방법,기억매체및연산장치 Download PDF

Info

Publication number
KR100500855B1
KR100500855B1 KR1019970070927A KR19970070927A KR100500855B1 KR 100500855 B1 KR100500855 B1 KR 100500855B1 KR 1019970070927 A KR1019970070927 A KR 1019970070927A KR 19970070927 A KR19970070927 A KR 19970070927A KR 100500855 B1 KR100500855 B1 KR 100500855B1
Authority
KR
South Korea
Prior art keywords
code
node
output
value
higher priority
Prior art date
Application number
KR1019970070927A
Other languages
English (en)
Other versions
KR19980064395A (ko
Inventor
고지 히라이리
Original Assignee
소니 가부시끼 가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 소니 가부시끼 가이샤 filed Critical 소니 가부시끼 가이샤
Publication of KR19980064395A publication Critical patent/KR19980064395A/ko
Application granted granted Critical
Publication of KR100500855B1 publication Critical patent/KR100500855B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/74—Selecting or encoding within a word the position of one or more bits having a specified value, e.g. most or least significant one or zero detection, priority encoders
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/02—Comparing digital values
    • G06F7/026—Magnitude comparison, i.e. determining the relative order of operands based on their numerical value, e.g. window comparator
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
    • G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
    • G06F7/50—Adding; Subtracting
    • G06F7/505—Adding; Subtracting in bit-parallel fashion, i.e. having a different digit-handling circuit for each denomination
    • G06F7/506—Adding; Subtracting in bit-parallel fashion, i.e. having a different digit-handling circuit for each denomination with simultaneous carry generation for, or propagation over, two or more stages
    • G06F7/508—Adding; Subtracting in bit-parallel fashion, i.e. having a different digit-handling circuit for each denomination with simultaneous carry generation for, or propagation over, two or more stages using carry look-ahead circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
    • G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
    • G06F7/544—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices for evaluating functions by calculation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2207/00—Indexing scheme relating to methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F2207/506—Indexing scheme relating to groups G06F7/506 - G06F7/508
    • G06F2207/5063—2-input gates, i.e. only using 2-input logical gates, e.g. binary carry look-ahead, e.g. Kogge-Stone or Ladner-Fischer adder

Abstract

순서의존성이 있는 판단의 계열구조를 병렬처리가능한 불확정부호바이너리 트리로 변환하는 수법·개념을 도입하여, 보다 간결한 구성으로 보다 빠른 연산처리가 가능한 연산장치의 연산방법, 기록매체 및 연산장치를 제공하는 것을 목적으로 한다. 순서의존성이 있는 판단의 계열구조를, 의존입출력을 가지지 않는 판단 노드를 리프로 하며, 상위우선결정노드를 리프 이외의 다른 노드로 하는 바이너리 트리구조로 변환하는 경우에, 의존입출력을 가진 판단 노드를, 내포판단 노드와 불확정부호발생노드를 구비한 의존입출력을 가지지 않는 판단 노드로 치환한다.

Description

연산장치의 연산방법, 기억매체 및 연산장치
본 발명은, 병렬처리 가능한 연산장치의 연산방법, 이 방법을 컴퓨터 프로그램으로서 기억한 기억매체, 및 연산장치에 관하여, 특히, 그대로는 병렬처리가 불가능한 순서의존성이 있는 판단의 계열을 포함한 문제를, 병렬처리가 가능한 불확정부호 바이너리 트리로 변환하는 수법·개념을 도입하여, 더 간결한 회로구성으로, 또한 보다 빠른 연산처리를 가능하도록 한 연산장치의 연산방법, 기억매체 및 연산장치에 관한 것이다.
또 본 발명은, 임의의 R진수 또는 2진수의 비교, 가산, 감산, 차의 절대치연산 등의 연산을 병렬로 처리하는 연산장치의 연산방법, 이 방법을 컴퓨터 프로그램으로서 기억한 기억매체, 및 연산장치에 관하여, 특히, 그대로는 병렬처리가 불가능한 순서의존성이 있는 판단의 계열을 포함한 문제를, 병렬처리가 가능한 바이너리 트리로 변환하는 수법·개념을 도입하여, 보다 간결한 회로구성으로, 또한, 보다 빠른 연산처리를 가능하도록 한 연산장치의 연산방법, 기억매체 및 연산장치에 관한 것이다.
본 명세서의 전반에서는, 그대로는 병렬처리가 불가능한 순서의존성이 있는 판단의 계열을 포함한 문제를, 병렬처리가 가능한 불확정부호 바이너리 트리로 변환하는 수법·개념에 대하여 개시를 행하지만, 이 수법·개념을 적용하는 연산장치로서, 여기에서는, 프라이어리티엔코더를 받아 들인다. 종래의 프라이어리티엔코더의 일례로서, 입력을 비트0에서 비트7까지의 8비트입력으로 하고, 출력을 유효출력 1비트 및 수치출력 3비트의 4비트출력으로 한 프라이어리티엔코더(제1의 종래예)의 진리값표를 도 65에 나타낸다.
여기에, 프라이어리티엔코더와는, 입력데이터의 MSB(왼쪽 끝)에서 LS(오른쪽 끝)의 방향으로 1비트씩 보고 있을 때, 최초에 "1" 로 되어 있는 비트의 위치(자리)를 2진수의 수치로서 돌리는 함수의 회로이다. 8비트입력의 경우, 돌리는 숫자는 "7"∼"0" 이며, 출력은 3비트로 충분하다. 그러나, 입력비트가 전부 "0" 인 경우(무효한 경우)와 입력비트에 1개라도 1이 포함되는 경우(유효한 경우)를 구별하므로, 다시 유효비트가 되는 것을 더하여, 합계 4비트출력으로 한다.
예를 들면, 입력이,
00110101, 00111111, 00100000
의 경우, 어떠한 것도 5비트가 최초의 1이므로, 출력은 1101("유효" 또는"5")로 된다. 그리고, 여기에서는, MSB(왼쪽 끝)기울기인 만큼, 우선순위가 높다고 가정하고 있다. 그러나, 반대의 경우에서도 본질적으로 차이는 없다. 이야기를 간단하게 하기 위해 본 명세서에서는, 시종, MSB기울기인만큼, 우선순위가 높다고 가정한다.
프라이어리티엔코더의 이와 같은 기능은, 복수의 선택지의 속에서 1개의 것을 선택해 내는 것과 같은 때, 이른바 조정을 행하는 것과 같은 때에 필요로 된다. 예를 들면 버스결합된 복수의 기능 유니트가, 동시에 버스에 대하여 출력을 행하려고 하는 경우, 프라이어리티엔코더로서 조정이 행해진다.
도 66은, 프라이어리티엔코더MPE에 의한 버스SB의 조정을 설명하는 디지탈장치의 구성도이다. 같은 그림의 디지탈 장치에서는, 1개의 버스SB에 대하여 8개의 기능유니트MU0∼MU7이 스위칭수단SW0∼SW7을 통하여 접속되어 있고, 프라이어리티엔코더MPE의 출력에 따라서 스위칭수단SW0∼SW7의 개폐제어를 행하여, 8개의 기능 유니트MU0∼MU7의 버스접속제어를 행하고 있다. 즉, 프라이어리티엔코더MPE는, 각 기능유니트의 버스사용요구RQ0∼RQ7를 입력으로 하고, 버스사용을 허가하는 기능유니트의 번호를 출력한다. 프라이어리티엔코더MPE가 출력하는 기능유니트번호는 데코더MDC로써 해석되고, 스위칭 수단SW0∼SW7을 제어하는 버스접속제어신호CBC0∼CBC7로 된다.
또, 도 67에는 일본국 특개평8-147142호 공보에 개시되어 있는 「프라이어리티검출용카운터장치」의 부분회로인 8비트입력의 프라이어리티엔코더의 구성도를 나타낸다. 그리고, 본 종래예의 공보에서는 입력비트예의 선두에서 늘어선 "0" 의 수를 빨리 계측하는 것으로서 개시되어 있다. 여기에서 의론의 대상으로 되어 있는 프라이어리티엔코더와, 기능은 정확하게는 동등하지 않지만, 수치출력의 반전을 취하면 동질의 것으로 된다.
본 종래예의 8비트 프라이어리티엔코더의 구성은, 높이=3의 바이너리 트리로 모델화 되고, 이 바이너리 트리의 깊이3의 노드ND01, ND23, ND45 및 ND67는, 각각, 입력데이터의 내의 2비트를 입력하여 이 비트열이 "01", "00"으로 되는 것을 검색하는 것으로, 논리곱 게이트회로 및 논리합 게이트회로를 구비하고 있다. 또, 바이너리 트리의 깊이 2의 노드ND03 및 ND47는, 셀렉터, 논리곱 게이트회로 및 논리합 게이트회로를 구비하고, 셀렉터는 논리곱 게이트회로의 출력에 따라서 비트열의 "00", "01"을 선택적으로 식별하고, 논리곱 게이트회로는 입력의 한 쪽이, 모두 "0" 이고 입력의 다른 쪽이 모두 "0"이 아닌 것을, 논리합 게이트회로는 모두 "0" 으로 되는 것을 각각 검출한다. 그리고, 바이너리 트리의 깊이1의 노드ND07는, 2개의 셀렉터, 및, 논리곱 게이트회로 및 논리합 게이트회로를 구비하고, 깊이2의 노드와 같이 기능한다.
[사용할 어구의 설명]
또, 본 명세서의 후반에서는, 그대로는 병렬처리가 불가능한 순서의존성이 있는 판단의 계열을 포함하는 문제를, 병렬처리가 가능한 바이너리 트리로 변환하는 수법·개념에 대하여 개시를 행하지만, 이 수법·개념을 적용하는 연산장치로서, 여기에서는, 논리회로를 바이너리 트리형으로 형성함으로써 실현되는 비교기, 가산기, 감산기 및 차이 절대치 연산기 등을 받아들인다. 이것에 대하여 논한다. 그래서 앞서, 본 명세서에 있어서 빈번하게 사용하는 「바이너리 트리」라는 어구를 바르게 정의해 둔다.
이와나미(岩波) 정보과학사전에 의하면, 각 노드에 있어서 리프(leaf)가 2개 이하인 순서트리를「바이너리 트리」라고 한다.(이와나미정보과학사전, 이와나미서점, 1990, p.550)또 특히, 트리의 높이가 노드의 개수 N의 대수(log2n)에 거의 같도록 치우침이 적은 바이너리 트리를 「평형 바이너리 트리」라고 한다.(같은 문헌 p.683) 그리고, 평형 바이너리 트리의 특별한 경우로서, 높이 h의 바이너리 트리에 있어서, 깊이 i(0≥i＜h)의 노드가 2i개 존재하며, 깊이 h의 노드가 왼쪽을 채워 늘어서 있을 때, 이것을 「완전 바이너리 트리」라고 한다(동일 문헌 p.550).
평형 바이너리 트리는, 트리의 높이가 리프의 개수의 대상과 거의 같다고 하는 성질을 가지며, 어떤 리프도 거의 같은 깊이로 존재한다. 또, 완전 바이너리 트리에서는, 임의의 2개의 리프의 높이의 차는 1이하이다. 이 성질은 고속연산장치를 실현하는 중에서 중요하다. 바이너리 트리형태에 논리회로를 형성하고, 트리의 리프를 입력, 트리의 루트를 출력으로 하는 연산장치에서는 트리의 높이는 크리티컬패스의 단수를 나타낸다.
완전 바이너리 트리의 논리회로에서는, 어떤 입력(리프)에서도 거의 같은 단수로 출력(루트)에 이른다. 따라서, 입력으로부터 출력에 이르는 다른 경로의 단수와 비교하여, 뛰어나게 긴 크리티컬패스는 존재하지 않는다. 이 성질을 응용하여, 완전 바이너리 트리형태로 논리회로를 구성하고, 고속연산장치를 표현하는 방법이 알려져 있다.
그리고, 본 명세서에 있어서 빈번하게 사용하는 「바이너리 트리」라고 하는 말은, 특히 설명이 없는 한「완전 바이너리 트리」를 의미하고 있다. 평형 바이너리 트리가 아니라, 리프의 높이가 각각 상위하게 한 바이너리 트리를 말하는 경우에는「치우침이 있는 바이너리 트리」라고 하도록 한다.
[종래의 바이너리 트리형 논리회로]
먼저, 종래의 바이너리 트리형 논리회로에 의한 연산장치의 제2의 종래예로서, 특개평6-28158호 공보에 개시되어 있는 「자리올림선견가산방법과 그 장치」를 받아들인다. 이 공보에서는, 일반적인 자리빌림선견가산(BLC:Binary Look-ahead Carry)의 개량방식에 의한 BLC가산기, 및 블록자리올림선견가산(BLCA:Block Carry Look Ahead)의 개량방식에 의한 BLCA가산기에 대하여 개시가 되어 있다.
도 68은, 특개평6-28158호 공보에 개시된 BLC가산의 개량방식에 따른 8비트BLC의 가산기에 있어서 각 비트의 자리올림생성부분(BLC어레이)을 구체적으로 나타낸 구성도이다.
여기에서, 8비트BLC가산기에 입력된 가수(加數) X 및 피가수(被加數) Y를, 각각
X=X7 X6X…X1 X10, Y=Y7 Y6 …Y1 Y10
으로 하고, X7과 Y7은 부호로 한다. 또, Ci-1(i=0∼7)를 비트i로의 자리올림입력으로 하고, 최하위비트(비트0)로의 자리올림입력을 C-1로 하며, 당해 8비트BLC가산기의 자리올림출력을 C7으로 한다. 또, i자리에서 자리올림이 발생하는 것을 나타내는 자리올림생성함수를 Gi로 하고, I자리가 하위의 자리에서 오는 자리올림 Ci-1을 상위로 전달하는 것을 나타내는 자리올림전반함수를 Pi로 한다.
도 68의 8비트BLC의 가산기에서는, 가수 X 및 피가수 Y가 자리올림생성·전반함수생성부(502)DP 입력되고, 자리올림생성함수 Gi 및 자리올림전반함수 Pi가 8쌍 생성된다. 그리고, -1비트의 자리올림생성함수로 보여지는 자리올림입력 Cin을 더하여, 합계 9쌍의 자리올림생성함수 및 자리올림전반함수 G0, P0∼G7, P7 및 Cin를 자리올림생성부(501)로 입력한다. 단, 이 때, -1비트의 자리올림전반함수는 0이다. 자리올림생성부(501)에서 출력된 자리올림C-1∼C7은, 각 비트의 자리올림전반함수 P0∼P7와 함께, 합생성부(500)에 입력되어 합 S0∼S7이 생성된다.
자리올림생성·전반함수생성부(502)는, 가수 Xi 및 피가수 Yi를 입력하고, 자리생성함수 Gi 및 자리올림생성함수 Pi를 생성하는 8개의 입력셀IC0∼IC7과, 1개의 더미셀ICD을 병렬로 구비한다. 도 69 (A)에 본 종래예의 입력셀의 회로도를 나타낸다. 같은 그림에 있어서, 입력셀IC은, 가수 Xi 및 피가수 Yi의 논리곱을 취하여 자리올림생성함수 Gi를 출력하는 AND게이트회로 GA51와, 가수 Xi 및 피가수 Yi의 논리합을 취하여 자리생성전반함수 Pi를 출력하는 OR게이트회로GO051를 구비한 구성이다. 그리고, 더미셀ICD은 구동능력을 높히는 버퍼셀이다.
또 자리올림생성부(501)는, 9×4의 셀매트릭스로서 구성되고, 제1열째는 -1비트째를 더미셀 CCD1-1로 하며 0비트째∼7비트째를 자리올림생성셀 CC10∼CC17로 하는 구성으로, 제2열째는 -1비트째 및 0비트째를 더미셀CCD2-1, CCD20로 하며 1비트째∼7비트째를 자리올림생성셀CC21∼CC27로 하는 구성으로, 제3열째는 -1비트째∼2비트째를 더미셀 CCD3-1∼CCD32로 하며 3비트째∼7비트째를 자리올림생성셀 CC33∼CC37로하는 구성으로, 그리고, 제4열째는 -1비트째∼6비트째를 더미셀 CCD4-1∼CCD46로 하며 7비트째를 자리올림생성셀 CC47로 하는 구성으로 각각 구성되어 있다. 도 69 (B)에 본 종래예의 자리올림생성셀의 회로도를 나타낸다. 같은 그림에 있어서, 자리올림생성셀 CC, 자리올림전반함수 Pi와 자리올림생성함수 Gj와의 논리곱을 취한 값에 대하여 또한 자리올림생성함수 Gj와의 논리합을 취하는 복합 논리게이트회로 GC51와, 자리올림전반함수 Pi 및 Pj의 논리곱을 취하는 AND게이트회로 G52를 구비한 구성이다.
또한, 합생성부(500)는, 도 69(c)에 나타낸 바와 같이,자리올림생성부(501)에서 출력된 자리올림 Ci-1과 자리올림전반함수 Pi와의 배타적 논리합을 취하여 합Si을 출력하는 EXOR게이트회로GX5i를, 8개 병렬로 구비한 구성이다.
본 종래예의 8비트 BLC가산기는, 이와 같이, 자리올림입력 Cin을 최하위비트의 1비트하의 자리올림생성함수로 보는 것으로, 자리올림생성부(501)의 구성을 보다 간략화하고, 지연시간 및 소비전력을 감소시키는 것이다.
다음에, 종래의 바이너리 트리형 논리회로에 의한 연산장치의 제3의 종래예로서, N비트부호가진 2진수 비교기에 대하여 설명한다. 도 70은, 부호있는 2진수X 및 Y
X=Xn Xn-1…X1 X0, Y=Yn Yn-1…Y1 Y0
를 입력하여 최종적인 결론{Greater Than, Less Than, Equal}을 출력하는 N비트부호가진 2진수비교기의 구성도이다.
N비트부호가진 2진수 비교기는, 같은 그림에 나타낸 바와 같이, 주로 2개의 구성요소를 구비한 구성으로 되어 있다. 1개는 부호없는2진수 X' 및 Y'
X'=Xn-1…X1 X0, Y'=Yn-1…Y1 Y0
를 입력하여 일시적인 결론{Greater Than, Less Than, Equal}을 출력하는(N-1)비트 부호없는 2진수 비교기(600)이며, 다른 하나는 (N-1)비트 부호없는 2진수 비교기의 일시적인 결론과 부호가진 2진수 X 및 Y의 부호비트Xn, Yn,와에서 최종적인 결론을 출력하는 부호판정회로(601)이다. 그리고, 부호가진 2진수X 및 Y에서는, 그 MSB(Most Significant Bit:최상위비트)Xn 및 Yn가 부호를 나타내고 있다. MSB=0일 때는 플러스의 수, MSB=1일 때는 마이너스의 수이다.
이와 같이, 본 종래예의 부호가진 2진수 비교기에서는, MSB이외의 입력비트를 (N-1)비트 부호없는 2진수 비교기(600)에 입력하여 일시적인 비교결과를 최초에 얻는다. 이 일시적인 비교결과와 부호가진 2진수 X 및 Y의 MSB를 부호판정회로(601)에 입력하여, 최종적인 비교결과를 얻는다.
또, 부호판정회로(601)에서 행해지는 내용은 이하와 같다.
(a) 부호가진 2진수 X 및 Y의 MSB가 상이한 경우:
부호가진 2진수 X 및 Y의 어느 한쪽은 마이너스이다.
따라서, 일시적인 비교결과에 관하지 않고, 대소의 결론을 출력한다.
(b) 부호가진 2진수 X 및 Y의 MSB가 같은 경우:
부호가진 2진수 X 및 Y는 모두 플러스이거나, 모두 마이너스이다.
결론은, 제(N-1)비트에서 제0비트까지의 입력으로서 구한다, 일시적인 비교결과에 의존한다.
따라서, 일시적인 비교결을 최종결과로서 출력한다.
다음에, 종래의 바이너리 트리형 논리회로에 의한 연상장치의 제4의 종래예로서, 감산기에 대하여 설명한다. 종래의 감산기에 있어서 사용되고 있는 수법은, 기본으로 되는 논리식으로서 크게 2개로 나뉘어진다. 제1의 수법은 1비트 2진수의 감산의 정의에 의한 것이며, 제2의 수법은 X-Y의 감산에 있어서 X에 Y의 2의 보수를 가산하는 것이다.
먼저, 감산기의 제1의 수법에 있어서는, 2개의 1비트 2진수(X,Y)와 외부자리빌림(Borrow)입력 Bin에 의한 감산을, 다음과 같이 정의한다. 그리고, 본 명세서에 있어서는, 논리합을 +연산자로, 논리곱을 ·연산자로, 부정을 ^연산자로, 배타적 논리합을 (+)로 각각 표기한다.
차D=X-Y-Bin=X(+)Y(+)Bin(mod2)
외부자리빌림출력Bout=
^X·Y+Y·Bin+Bin·^X
또, 수학식 1의 진리값표는 도 71 (A)에 나타낸 것과 같이 된다.
한편, 감산기의 제2의 수법은, 「X-Y」로 하는 연산이 「X+(Y의 2의 보수)」라고 하는 연산과 등가인 것에 주목하여, 가산기를 응용하여 감산기로 하는 것이다. Y의 2의 보수는, Y의 전비트를 반전한 것에 1을 가산함으로서 얻어진다. 1을 가산하는 것은 가산기의 외부자리입력 Cin을 1로 하면 좋다. 즉 ^Cin=Bin이다. 따라서 1비트 2진수의 경우, 논리식에 의한 감산의 정의는, 다음과 같이 된다.
차D=X(+) ^Y(+) ^Cin=X(+) Y(+) Cin
외부자리빌림출력 ^Bout=
X·^Y+^Y·^Cin+^Cin·X
또, 수학식 2의 진리값표는 도 71 (B)에 나타낸 것과 같이 된다. 또, 가사니(500)에 의하여 실현한 구성예는 도 72에 나타낸 바와 같이 된다.
수학식 1과 수학식 2를 비교한 경우, 차D의 논리식은 완전히 같고, 외부자리빌림출력Bout의 논리식은, 같은 논리함수를수학식 1에서는 플러스 논리출력에 의하여, 수학식 2에서는 마이너스 논리출력에 의하여 각각 나타낸 것이다. 따라서, 논리회로에서 실현하는 것을 생각한 경우, 수학식 1과 수학식 2과에서는 게이트수·지연의 점에 있어서는 차이는 없다. 이 때문에 종래의 감산기에 있어서는, 특히 이점을 찾아낼 수 없는 수학식 1의 정의에 의한 가산기는 그다지 사용되고 있지 않고, 수학식 2의 정의에 의한 감산기와 같이, 이미 잘 알려진 가산기를 이용하여 감산기를 실현하는 방법이 간단하며, 일반적으로 널리 이용되고 있다.
다음에, 종래의 바이너리 트리형 논리회로에 의한 연산장치의 제5의 종래예로서, 차의 절대치연산을 행하는 연산장치에 대하여 설명한다. 2진수의 경우에 한하지 않고, 임의의 N진수의 비마이너스의 수 X,Y의 차(X-Y)의 절대치 X-Y를 구하는 방법으로서, 다음과 같은 방법이 알려져 있다.
차의 절대치연산의 제1의 방법은, X와 Y를 비교하여, 큰 쪽에서 작은 쪽을 끄는 것이다. 또 제2의 방법은, (X-Y)의 감산과 (Y-X)의 감산을 동시에 계산하여, 결과가 플러스인 쪽을 절대치로 하는 것이다. 또한 제3의 방법은, (X-Y)의 감산을 행하며, 이 감산의 결과가 플러스였다면 그것을 절대치로 하며, 또 이 감산의 결과가 마이너스였다면 부호를 반전하여 절대치로 하는 것이다.
2진수에 있어서 차의 절대치연산으로서 잘 행해지는 방법은, 제2 및 제3의 방법이다. 도 73은 제2의 방법에 의한 차의 절대치 연산기의 구성도이다. 2개의 감산기(511, 512)에 의하여 각각 (X-Y)의 감산과 (Y-X)의 감산을 동시에 계산하여, (X-Y)의 감산결과의 부호에 따라서 셀렉터(513)에 의하여 결과가 플러스인 쪽을 절대치로서 선택한다.
또, 도 74는 제3의 방법에 의한 차의 절대치 연산기의 구성도이다. 1개의 감산기(521)와 1개의 인크리멘트(+1연산기)를 내부에 포함한 2의 보수화기(補數化器)(522), 및, 필요한 비트폭을 가진 1개의 셀렉터(523)로 구성된다. 감산기(521)에 의한 (X-Y)의 감산을 행하며, 한쪽에서 2의 보수화기(522)에 의하여 이 감산의 결과의 2의 보수를 생성해 두고, 셀렉터(523)에서는, 감산기(521)에 의한 연산결과의 부호에 따라서, 감산결과가 플러스였다면 감산기(521)의 차출력을 절대치로 하고, 또 이 감산결과가 마이너스였다면 2의 보수화기(522)의 2의 보수출력을 부호를 절대치로 한다. 그리고, 감산결과가 마이너스인 경우, 부호를 반전하기 위해 감산결과의 2의 보수를 생성하지만, 2의 보수는 데이터의 모든 비트를 반전한 후, 인크리멘트에서 1을 더함으로써 얻어진다.
먼저, 상기 제1의 종래예(프라이어리티엔코더)에 대하여 고찰한다. 반도체집적회로의 집적밀도는 매년 계속 향상하고 있으며, 현재에는, 많은 기능유니트를 가지는 것이 가능하게 되었다. 이후도 빠른 병렬처리를 실현하기 위해, 집적밀도의 향상에 맡춰서, 기능유니트의 수도 많아져 가는 것은 확실하다. 이러한 배경에서, 조정기능을 가진 프라이어리티엔코더는, 키디바이스의 하나라는 것이 가능하고, 그 현실에 있어서는, 특히 고속성이 중요한 사정이다.
다음에, 상기 제2의 종래예(8비트 BLC가산기)에 대하여 설명한다. BLC가산기 등의 바이너리 트리형 논리회로에 의한 연산장치에 있어서는, 대체로,
(Gi, Pi)@(Gj, Pj)
=(Gi+(Pi*Gj), Pi*Pj)
와 같은 의미를 가진 연산자 "@" 를 정의하고 있다. 즉, 제2의 종래예의 8비트BLC가산기에서는, 이 연산자 "@" 를 논리회로에서 실현하며, 이것을 요구로 한 바이너리 트리를 사용하고 있다. 연산자@를 실현하는 구체적인 논리회로는 도 69 (B)로 된다.
그러나, 이 연산자 "@" 는, 도 69 (B)에서도 명백하듯이, 논리함수(Gi+(Pi*Gj)), 즉, 복합 논리게이트회로GA51(AND-OR게이트회로)의 논리함수를 포함하고 있다. 최근, 연산장치에 있어서 고속화의 수법으로서, 트랜스미션게이트에서 논리를 구축하는 방법이 주목되고 있다. 예를 들면, 문헌(마키노(牧野), 스즈키(鈴木), 모리나카(森中) 외 「CG에 적용한 기능을 286MHz, 64비트부동소수점승산기」, 전자정보통신학회 기술연구보고ICD95-146, pp. 13-20, 1995)에 있어서는, 복합 논리게이트회로보다도 트랜스미션게이트에서 구축된 논리장치의 쪽이 고속인 것을 서술하고 있다. 또, 복합 논리게이트회로는, 부하의 구동기능이 작게 배선용량의 증가에 달하다. 따라서, 종래의 바이너리 트리형 논리회로에 의한 연산장치는, 스탠다드셀 등에 의하여 구축된 연산장치에는 맞지 않다는 사정이 있다.
또, 특히 제2의 종래예의 8비트 BLC가산기는, 연산자@의 논리회로를 어레이형으로 배치하여 각 비트에의 자리올림신호를 생성하는, 이른바 BLC어레이이며, 어부자리올림입력 Cin을 -1비트의 입력으로 보고, blc어레이에도 제-1행째를 배설하고 있으므로, 게이트수가 많고 면적도 커진다는 사정이 있었다.
또, 상기 제3의 종래예(N비트 부호있음 2진수 비교기)의 바이너리형 논리회로에 의한 연산장치에 있어서는, MSB이외의 입력비트를 (N-1)비트 부호없음 2진수 비교기(600)에 입력하여 일시적인 비교결과를 얻은 후, 이 일시적인 비교결과와 부호가진 2진수X 및 Y의 MSB를 부호판정회로(601)에 입력하여 최종적인 비교결과를 얻지만, (N-1)비트 부호없는 2진수 비교기(600)에 있어서 입력단의 논리회로는, 게이트수가 많게 복잡하며, 또한, 부호없는 2진수 비교기의 후단에 부호판정회로를 종속접속하여 실현되므로, 부호판정회로(601)의 분만큼 지연을 증가시켜 버린다는 사정이 있었다.
다음에, 상기 제4의 종래예(감산기)에 대하여 고찰하면, 2의 보수를 이용하는 종래의 감산기의 과제를 논하는 경우, 논점은 크게 2개로 나뉘어진다. 하나는 감산기의 핵을 이루는 가산기에 관한 사항과. 다른 하나는 가산기를 감산기를 할 때에 생기는 사항이다. 전자의 사항은 가산기자체에 관한 사항이므로 여기에서는 생략하고, 후자, 즉 가산기를 감산기로 할 때에 생기는 사항에 대하여 고찰한다.
가산기의 구성방법은 CLA, BCLA, CSelectAddeer, CSkipAdder등 여러 가지 있다. 그러나, 2인 보수의 주어지는 방법은 이러한 구성방법에는 의존하지 않는다. 가산기를 감산기로 하는 경우는, 도 72에 나타낸 바와 같이, Y의 전비트를 반전한 것을 가산기(500)의 Y입력에, 자리빌림입력 Bin을 반전한 것을 가산기(500)의 자리올림입력 Cin에 각각 더하면 좋다. 즉, 가산기와 감산기의 차이는 입력 Y과 입력 Cin에 인버터(부정논리게이트회로)가 붙는지 아닌지라는 점만이 있다. 따라서, 종래의 감산기에서는, 가산기에 인버터를 추가하므로 게이트수 및 신호전반지연이 모두 증가해 버린다는 사정이 있었다.
다음에, 상기 제5의 종래예(차의 절대치연산을 행하는 연산장치)에 대하여 고찰하면, 상기 3개의 방법 중, 먼저, 제2의 방법에 의한 절대치연산장치는, 도 73에 나타낸 바와 같이, 2개의 감산기(511, 512)와 필요한 비트폭을 가진 1개의 셀렉터(513)로 구성된다. 이 제2의 방법에 의한 차의 절대치 연산기가 우수한 점은, 연산속도가 빠른 것이다. 감산을 병렬로 행하므로, CLA, BLCA형의 감산기를 이용한 경우, 연산시간은 데이터 비트폭N의 대수(log2N)에 비례한다. 그러나, 결점으로서, 2개의 감산기가 필요하고 게이트수가 많다는 사정도 있다.
또, 제3의 방법에 의한 절대치 연산기는, 도 74에 나타낸 바와 같이, 1개의 감산기(521)와 1개의 2인 보수화기(522), 및, 필요한 비트폭을 가진 1개의 셀렉터(523)로 구성된다. 이 제3의 방법에 의한 차의 절대치 연산기가 우수한 점은, 하드웨어양이 적다는 것이다. 인크리멘트는 CLA. BCLA형의 감산기와 비교하여, 반 이하의 트랜지스터수로 실현할 수 있다. 2개의 감산기가 필요한 제2의 방법과 비교하여 하드웨어양은 분명히 적다. 그러나, 결점으로서 제3의 방법에 의한 차의 절대치 연산기는 연산지연이 크고, 느리다. 결국, CLA, BCLA형의 감산기의 지연은 데이터비트폭N의 대수(log2N)에 비례하며, 빠른 CLA, BCLA형 인크리멘트의 지연도 또 데이터비트폭N의 대수 (log2N)에 비례하므로, 감산의 결과을 인크리멘트에 입력하는 것을 생각하면, 종합적인 지연은 (2×log2N)에 비례하게 된다. 따라서, 분명히, 제2의 방법에 의한 차의 절대치 연산기와 비교하여 제3의 방법에 의한 차의 절대치 연산기의 신호전반지연은 커진다.
본 발명은, 상기 종래의 상정에 감안하여 이루어진 것으로서, 상기 제1의 종래예에 있어서 고속성의 요망이라고 하는 사정에 가만하여 이루어진 것으로서, 그대로는 병렬처리가 불가능한 순서의존성이 있는 판단의 계열을 포함하는 문제를, 병렬처리가 가능한 바이너리 트리로 변환하는 수법·개념을 도입하여, 보다 간결한 회로구성이고 보다 빠른 프라이어리티엔코더 등의 연산처리가 가능한 연산장치의 연산방법, 기억매체 및 연산장치를 제공하는 것을 목적으로 하고 있다.
또, 본 발명의 다른 목적은, 그대로는 병렬처리가 불가능한 순서의존성이 있는 판단의 계열을 포함하는 문제를, 병렬처리가 불가능한 바이너리 트리로 변환하는 수법·개념을 도입하여, 보다 간결한 회로구성으로, 비교, 가산, 감산, 혹은 차의절대치연산 등의 연산에 대하여 보다 빠른 처리가 가능한 연산처리가 가능한 연산장치의 연산방법, 기억매체 및 연산장치를 제공하는 것이다.
상기 문제를 해결하기 위하여, 본 발명의 연산장치의 연산방법은, 순서의존성이 있는 판단의 계열을 포함한 문제를, 의존입출력을 가지지 않는 판단처리를 리프로 하며, 상위 우선결정처리를 상기 리프 이외의 다른 노드로 하는 바이너리 트리로 모델화하여 푸는 연산장치의 연산방법으로서, 상기 의존입출력을 가지지 않는 판단처리는, 상기 판단에 대응하여, R진수 또는 논리치 정보의 수량인 단수 또는 복수의 데이터입력에 따라서, 상기 데이터입력이 유효하게 된 시점에 소정의 판단을 실행하며, 임시 결론으로서 "확정할 수 없다" 의미인 불확정부호 "Q" 와 수량을 일원화한 형식의 부호를 출력하며, 상기 상위 우선결정처리는, 상기 판단의 계열에 대응하는 2개의 의존입출력을 가지지 않는 판단처리의 임시 결론 또는 상단에 있어서 2개의 상위 우선결정처리의 임시 결론을 입력으로 하며, 상위의 의존입출력을 가지지 않는 판단처리의 임시 결론 또는 상위에 있는 상위 우선결정처리의 임시 결론이 불확정부호 "Q" 가 아닌 경우에는 이 상위의 의존입출력을 가지지않는 판단처리의 임시 결론 또는 상위에 있는 상위 우선결정처리의 임시 결론을 임시 결론으로 하며, 상위의 의존입출력을 가지지 않는 판단처리의 임시 결론 또는 상위에 있는 상위 우선결정처리의 임시 결론이 불확정부호 "Q" 인 경우에는 하위의 의존입출력을 가지지 않는 판단처리의 임시 결론 또는 하위에 있는 상위 우선결정처리의 임시 결론을 임시결론으로서 출력하며, 상기 바이너리 트리의 리프로 되는 모든 판단처리, 및, 상기 바이너리 트리에 있어서 같은 깊이에 있는 모든 상위 우선결정처리를, 각각 병렬로 처리하며, 상기 바이너리 트리의 루트로 되는 상위 우선결정처리의 임시 결론을 상기 문제의 결론으로 하는 것이다.
또, 본 발명의 연산장치의 연산방법은, R진수 또는 논리치 정보의 수량인 단수 또는 복수의 데이터입력과 "유효" 또는 "무효"의 2치 정보인 의존입력에 따라서, 상기 데이터입력 및 상기 의존입력이 함께 유효하게 된 시점에서 소정의 판단을 실행하며, R진수 또는 논리치 정보의 수량인 결론출력과 "유효" 또는 "무효"의 2치 정보인 의존출력을 출력하는 의존입출력을 가진 판단 노드를 N개(N은 임의의 정수수)구비하며, 상기 의존입출력을 가진 판단 노드사이에 상대적인 순서관계가 존재하며, 최상위의 의존입출력을 가진 판단 노드의 상기 의존입력이 언제나 "유효"이며, 보다 상위에 위치한 의존입출력을 가진 판단 노드의 상기 의존출력이 이 의존입출력을 가진 판단 노드의 1개 하위에 위치하는 의존입출력을 가진 판단 노드의 상기 의존입출력으로서 접속됨으로써 구성되는 순서의존성이 있는 판단의 계열구조로 모델화할 수 있는 모든 문제를, R진수 또는 논리치 정보의 수량인 단수 또는 복수의 데이터입력에 따라서, 상기 데이터입력이 유효하게 된 시점에서 소정의 판단을 실행하며, 임시 결론으로서 "확정할 수 없다" 의미인 불확정부호 "Q" 와 수량을 일원화한 형식의 부호를 출력하는 의존입출력을 가지지 않는 판단 노드를 N개 구비하며, 상기 N개의 의존입출력을 가지지 않는 판단 노드를 리프로 하는 바이너리 트리 구조로, 변환하는 연산장치의 연산방법으로서, 상기 의존입출력을 가진 판단 노드를, R진수 또는 논리치 정보의 수량인 단수 또는 복수의 데이터입력과 언제나 유효인 의존입력에 따라서, 상기 데이터입력이 유효하게 된 시점에서 소정의 판단을 실행하며, R진수 또는 논리치 정보의 수량인 결론출력과 유효 또는 무효의 2값정보의 의존출력을 출력하는 의존입출력을 가진 내포(內包)판단 노드와, 상기 내포판단 노드의 의존출력이 "유효" 로 됐을 때에 불확정부호 "Q"를 출력하는 불확정부호발생노드를 구비하며, 당해 의존입출력을 가지지 않는 판단 노드의 임시 결론으로서 상기 불확정부호 "Q" 와 수량을 일원화한 형식의 부호를 출력하는 의존입출력을 가지지 않는 판단 노드로 치환하는 것이다.
또, 본 발명의 연산장치의 연산방법은, R진수 또는 논리치 정보의 수량인 단수 또는 복수의 데이터입력과 "유효" 또는 "무효"의 2치 정보인 의존입력에 따라서, 상기 데이터입력 및 상기 의존입력이 함께 유효가 된 시점에서 소정의 판단을 실행하고, R진수 또는 논리치 정보의 수량인 논리출력과 "유효" 또는 "무효"의 2치 정보인 의존출력을 출력하는 의존입출력을 가진 판단 노드를 N개(N은 임의의 정수수) 구비하고, 상기 의존입출력을 가진 판단 노드 사이에 상대적인 순서관계가 존재하며, 최상위의 의존입출력을 가진 판단 노드의 상기 의존입력이 언제나 유효이며, 보다 상위에 위치하는 의존입출력을 가진 판단 노드의 상기 의존출력이 이 의존입출력을 가진 판단 노드의 1개 하위에 위치하는 의존입출력을 가진 판단 노드의 상기 의존입력으로서 접속되므로 구성되는 순서의존성이 있는 판단의 계열구조로 모델화할 수 있는 모든 문제를, R진수 또는 논리치 정보의 수량인 단수 또는 복수의 데이터입력에 따라서, 상기 데이터입력이 유효가 된 시점에서 소정의 판단을 실행하며, 임시 결론으로서 "확정할 수 없다" 의미인 불확정부호 "Q" 와 수량을 일원화한 형식의 부호를 출력하는 N개의 의존입출력을 가지지 않는 판단 노드와, 상기 판단의 계열에 대응하는 2개의 의존입출력을 가지지않는 판단 노드의 임시 결론 또는 당해 상위 우선결정노드의 상단에 있어서 2개의 상위 우선결정노드의 임시결론을 입력하고, 상위의 의존입출력을 가지지 않는 판단 노드의 임시결론 또는 상위에 있는 상위 우선결정노드의 임시 결론이 불확정부호 "Q" 가 아닌 경우에는 이 상위의 의존입출력을 가지지 않는 판단 노드의 임시 결론 또는 상위에 있는 상위 우선결정노드의 임시 결론을 당해 상위 우선결정노드의 임시 결론으로 하며, 상위의 의존입출력을 가지지 않는 판단 노드의 임시 결론 또는 상위에 있는 상위 우선결정노드의 임시 결론이 불확정부호 "Q" 인 경우에는 하위의 의존입출력을 가지지 않는 판단 노드의 임시 결론 또는 하위에 있는 상위 우선결정노드의 임시 결론을 당해 상위 우선결정노드의 임시 결론으로서 출력하는 상위 우선결정노드를 구비하며, 상기 의존입출력을 가지지 않는 판단 노드를 리프로 하며, 상기 상위 우선결정노드를 상기 리프 이외의 다른 노드로 하는 바이너리 트리구조로, 변환하는 연산장치의 연산방법으로서, 상기 의존입출력을 가진 판단 노드를, R진수 또는 논리치 정보의 수량인 단수 또는 복수의 데이터입력과 언제나 "유효" 인 의존입력에 따라서, 상기 데이터입력이 유효가 된 시점에서 소정의 판단을 실행하며, R진수 또는 논리치 정보의 수량인 결론출력과 "유효" 또는 "무효"의 2치 정보인 의존출력을 출력하는 의존입출력을 가진 내포판단 노드와, 상기 내포판단 노드의 의존출력이 유효가 된 때에 불확정부호 "Q"를 출력하는 불확정부호발생노드를 구비하며, 당해 의존입출력을 가지지 않는 판단 노드의 임시 결론으로서 상기 불확정부호 "Q" 와 수량을 일원화한 형식의 부호를 출력하는 의존입출력을 가지지 않는 판단 노드로 치환하는 것이다.
n비트 2진수의 데이터입력에 대하여, 최상위비트에서 최하위비트의 방향으로 최초에 "1" 또는 "0" 인 비트위치를, 또는 최상위비트에서 최하위비트의 방향에 "1" 또는 "0" 이 연속하는 수를 각각 2진수 수치로서 출력하는 프라이어리티엔코더기능을, 의존입출력을 가지지 않는 판단처리를 리프로 하며, 상위 우선결정처리를 상기 리프 이외의 다른 노드로 하는 바이너리 트리로 모델화하여 푸는 연산장치의 연산방법으로서, 상기 의존입출력을 가지지 않는 판단처리는, 상기 데이터입력의 각 비트에 대응하여, 1비트의 데이터입력에 따라서, 상기 데이터입력이 유효가 된 시점에서 소정의 판단을 실행하며, 임시 결론으로서 "확정할 수 없다" 의미인 불확정부호 "Q" 와 수량을 일원화한 형식의 부호를 출력하며, 상기 상위 우선결정처리는, 상기 데이터입력의 각 비트에 대응하는 2개의 의존입출력을 가지지 않는 판단처리의 임시 결론 또는 상단에 있어서 2개의 상위 우선결정처리의 임시 결론을 입력으로 하며, 상위의 의존입출력을 가지지 않는 판단처리의 임시 결론 또는 상위에 있는 상위 우선결정처리의 임시 결론이 불확정부호 "Q" 가 아닌 경우에는 이 상위의 의존입출력을 가지지 않는 판단처리의 임시 결론 또는 상위에 있는 상위 우선결정처리의 임시 결론을 임시 결론으로 하며, 상위의 의존입출력을 가지지 않는 판단처리의 임시 결론 또는 상위에 있는 상위 우선결정처리의 결론이 불확정부호 "Q" 인 경우에는 하위의 의존입출력을 가지지 않는 판단처리의 임시 결론 또는 하위에 있는 상위 우선결정처리의 임시 결론을 임시 결론으로서 출력하며, 상기 바이너리 트리의 리프로 되는 모든 판단처리, 및 상기 바이너리 트리에 있어서 같은 깊이에 있는 모든 상위 우선결정처리를, 각각 병렬로 처리하며, 상기 바이너리 트리의 루트로 되는 상위 우선결정노드의 임시 결론을 상기 프라이어리티엔코더의 결론으로 하는 것이다.
본 발명의 연산장치의 연산방법은, 순서의존성이 있는 판단의 계열을 포함하는 문제를, 이 판단에 대응하는 판단처리를 리프로 하는 바이너리 트리로 모델화하여 푸는 연산장치의 연산방법으로서, 상기 판단처리는, 1또는 복수개의 입력정보에 따른 판단결과로서 "참", "거짓". 및 "참 또는 거짓의 어느 쪽도 아니다, 또는 모른다"의 어느 것인가를 출력하여, 상기 판단처리를 병렬로 처리하는 것이다.
또, 본 발명의 연산장치의 연산방법은, 상기 연산장치가 임의의 R진수에 있어서 2수의 비교를 행하는 것으로서, 이 2수의 각 자리에 대해서의 비교판단이 상기 순서의존성이 있는 판단의 계열을 형성하는 경우에, 상기 판단처리는, 동위 자리의 2수의 차의 결과가 플러스가 될 때에 "참 또는 거짓"을, 이 결과가 마이너스가 될 때에 "거짓 또는 참"을, 이 결과가 제로가 될 때에 "참 또는 거짓의 어느 쪽도 아니다, 또는 모른다"를, 각각 출력하는 것이다.
또, 본 발명의 연산장치의 연산방법은, 상기 연산장치가 임의의 R진수에 있어서 2수의 가산을 행하는 것으로서, 각 자리에 있어서 자리올림의 존부판단이 상기 순서의존성이 있는 판단의 계열을 형성하는 경우에, 상기 판단처리는, 동위 자리의 2수의 합의 결과가 R이상이 될 때에 "참 또는 거짓"을, 이 결과가 (R-2)가 될 때에 "거짓 또는 참"을, 이 결과가 (R-1)이 될 때에 "참 또는 거짓의 어느 쪽도 아니다, 또는 모른다"를, 각각 출력하는 것이다.
또, 본 발명의 연산장치의 연산방법은, 상기 연산장치가 임의의 R진수에 있어서 2수의 감산을 행하는 것으로서, 각 자리에 있어서 자리빌림의 존부판단이상기 순서의존성이 있는 판단의 계열을 형성하는 경우에, 상기 판단처리는, 동위 자리의 2수의 차의 결과가 마이너스가 될 때에 "참 또는 거짓"을, 이 결과가 플러스가 될 때에 "거짓 또는 참"을, 이 결과가 제로가 될 때에 "참 또는 거짓의 어느 쪽도 아니다, 또는 모른다"를, 각각 출력하는 것이다.
또, 본 발명의 연산장치의 연산방법은, 상기 연산장치가 임의의 R진수에 있어서 2수 (X,Y)의 차의 절대치를 구하는 것으로서, 상기 판단처리는, 동위 자리의 2수의 차 (X-Y)의 결과가 마이너스가 될 때에 "참"을 의미하는 값의 부호 "Y"를, 이 결과가 플러스가 될 때에 "거짓"을 의미하는 값의 부호 "N"을, 이 결과가 제로가 될 때에 "참 또는 거짓의 어느 쪽도 아니다, 또는 모른다"를 의미하는 값의 부호 "Q"를 당해 노드의 판단결과로서 출력하는 것이다.
또, 본 발명의 연산장치의 연산방법은, 순서의존성이 있는 판단의 계열을 포함하는 문제를, 이 판단에 대응하는 판단처리를 리프로 하며, 상위 우선결정처리를 상기 리프 이외의 다른 노드로 하는 바이너리 트리로 모델화하여 푸는 연산장치의 연산방법으로서, 상기 판단처리는, 1 또는 복수개의 입력정보에 따른 판단결과로서 "참", "거짓", 및 "참 또는 거짓의 어느 쪽도 아니다, 또는 모른다"의 어느 것인가를 출력하며, 상기 상위 우선결정처리는, 상기 판단의 계열에 대응하는 2개의 판단처리의 판단결과 또는 상단에 있어서 2개의 상위 우선결정처리의 판단결과를 입력으로 하며, 상위의 판단처리 또는 상위에 있는 상위 우선결정처리의 판단결과가 "참" 또는 "거짓" 인 경우에는 이 상위의 판단처리 또는 상위에 있는 상위 우선결정처리의 판단결과를 출력하며, 상위의 판단처리 또는 상위에 있는 상위 우선결정처리의 판단결과가 "참 또는 거짓의 어느 쪽도 아니다, 또는 모른다"의 경우에는 하위의 판단처리 또는 하위에 있는 상위 우선결정처리의 판단결과를 출력하며,
상기 바이너리 트리의 리프로 되는 모든 판단처리, 및, 상기 바이너리 트리에 있어서 같은 깊이에 있는 모든 상위 우선결정처리를, 각각 병렬로 처리하는 것이다.
또, 본 발명의 연산장치의 연산방법은, 상기 판단결과인 "참"을 값의 부호 "Y"로, "거짓"을 값의 부호 "N"으로, "참 또는 거짓의 어느 쪽도 아니다, 또는 모른다"를 값의 부호 "Q"로 각각 할 때, 상기 상위 우선결정처리는, 상기 상위의 판단처리의 판단결과에 기인하는 부호 Ti∈{Y,N,Q} 및 상기 하위의 판단처리의 판단결과에 기인하는 부호 Tj∈{Y,N,Q}의 2개의 부호에서 1개의 부호 Tij∈{Y,N,Q}를 이끄는 K연산자로서 주어지고, 부호 Ti가 부호 Tj에 대하여 우월한 관계에 있는 경우에, 상기 K연산자는, 상기 부호 Ti가 값의 부호 "Y" 또는 값의 부호 "N" 인 경우에는 이 값의 부호 "Y" 또는 값의 부호 "N"을 상기 부호 Tij가 취하는 값의 부호로 하며, 상기 부호 Ti가 값의 부호 "Q" 인 경우에는 상기 부호 Tj가 취하는 값의 부호를 상기 부호 Tij가 취하는 값의 부호로 하는 것이다.
또, 본 발명의 연산장치의 연산방법은, 상기 판단결과인 "참"을 값의 부호 "Y"로, "거짓"을 값의 부호 "N"으로, "참 또는 거짓의 어느 쪽도 아니다. 또는 모른다"를 값의 부호 "Q"로 각각 할 때, 상기 상위 우선결정처리는, 상기 상위의 판단처리의 판단결과에 기인하는 부호 Ti∈{Y,N,Q} 및 상기 하위의 판단처리의 판단결과에 기인하는 부호 Tj∈{Y,N,Q}의 2개의 부호에서 1개의 부호 Tij∈{Y,N,Q}를 이끄는 K연산자로서 주어지고, 부호 Ti가 부호 Tj에 대하여 우월한 관계에 있는 경우에, 임의의 부호 X가, 상기 값의 부호 "Y"를 {11}, 상기 값의 부호 "N"을 {10}, 상기 값의 부호 "Q"를 {0*}(여기에, "*" 는 돈트케어)로 하는 2비트 2진수(X,1,X,0)로 할당되어, 논리합을 +연산자로, 논리곱을 ·연산자로, 부정을 ^연산자로 각각 표기할 때, 상기 K연산자는,
Ti KTJ=Tij
(Ti,1 Ti,0)K(Tj,1, Tj,0)=(Tij,1, Tij,0)
=(Ti,1+Tj,1, Ti,1·Ti,0+^Ti,1·Tj,0)
으로서 주어지는 것이다.
본 발명의 연산장치의 연산방법은, 임의의 R진수에 있어서 n자리의 2수(X,Y)의 차의 절대치를, 제1자리에서 제g자리(g=1∼n)까지의 판단처리를 리프로하며, 상기 리프 이외의 다른 노드를 상위 우선결정처리로 하는 n개의 바이너리 트리가 모두 채워 넣은 n개1열의 판단처리 및 n행m열(m은 log2n을 넘는 최소의 정수)의 상위 우선결정처리에 의한 매트릭스로서 모델화하여 구하는 연산장치의 연산방법으로서, 상기 판단처리는, 동위 자리의 2수의 차(X-Y)의 결과가 마이너스가 될 때에 "참"을 의미하는 값의 부호 "Y"를, 이 결과가 플러스가 될 때에 "거짓"을 의미하는 값의 부호 "N"을, 이 결과가 제로가 될 때에, "참 또는 거짓의 어느 쪽도 아니다, 또는 모른다"를 의미하는 값의 부호 "Q"를 판단결과로서 출력하고, 상기 상위 우선결정처리는, 상기 판단의 계열에 대응하는 2개의 판단처리의 판단결과 또는 상단에 있어서 2개의 상위 우선결정처리의 판단결과를 입력으로 하며, 상위의 판단처리 또는 상위에 있는 상위 우선결정처리의 판단결과가 "참" 또는 "거짓" 인 경우에는 이 상위의 판단처리 또는 상위에 있는 상위 우선결정처리의 판단결과를 출력하며, 상위의 판단처리 또는 상위에 있는 상위 우선결정처리의 판단결과가 "참 또는 거짓의 어느 쪽도 아니다, 또는 모른다"의 경우에는 하위의 판단처리 또는 하위에 있는 상위 우선결정처리의 판단결과를 출력하며, 상기 n개1열의 판단처리 및 n행m열의 상위 우선결정처리에 의한 매트릭스를 구성하는 각 열의 구성요소를, 각각 동시에 처리하여, 상기 제m열의 각 상위 우선결정처리에서 각 자리의 자리빌림을 생성하는 것이다.
또, 본 발명의 연산장치의 연산방법은, 상기 제n행제m열의 상위 우선결정처리에서 생성된 최상위자리의 자리빌림 생성결과에 따라서, 상기 2수의 차(Xa-Yb)의 결과에 대하여 부호를 판정하는 부호판정스텝과, 상기 부호판정스텝의 부호판정의 결과, 마이너스인 경우 혹은 마이너스 또는 제로의 경우에는, 상기 제m열의 상위 우선결정처리군의 내, 상기 제n행의 상위 우선결정처리를 제외한 상위 우선결정처리의 출력부호에 대하여, 값의 부호 "Q"를 값의 부호 "Q"로, 값의 부호 "Y"를 값의 부호 "N"으로, 값의 부호 "N"을 값의 부호 "Y"로 각각 치환하며, 플러스 도는 제로의 경우 혹은 플러스인 경우에는, 상기 치환을 행하지 않고 그대로 하는 부호치환스텝과, 상기 부호치환스텝후에, 상기 치환결과 도는 상기 상위 우선결정처리의 출력부호에 대하여. 값의 부호 "Q"를 값의 부호 "N"으로 치환하여 각 자리의 자리빌림을 얻는 제2부호치환스텝을 구비한 것이다.
또 본 발명의 컴퓨터에 의하여 독취가능한 기억매체는, 청구항 2 기재의 연산장치의 연산방법을 컴퓨터에 실행시키기 위한 프로그램으로서 기억한 것이다.
또, 본 발명의 컴퓨터에 의하여 독취가능한 기억매체는, 청구항 3 기재의 연산장치의 연산방법을 컴퓨터에 실행시키기 위한 프로그램으로서 기억한 것이다.
또, 본 발명의 컴퓨터에 의하여 독취가능한 기억매체는, 청구항 5 기재의 연산장치의 연산방법을 컴퓨터에 실행시키기 위한 프로그램으로서 기억한 것이다.
또, 본 발명의 컴퓨터에 의하여 독취가능한 기억매체는, 청구항 6 기재의 연산장치의 연산방법을 컴퓨터에 실행시키기 위한 프로그램으로서 기억한 것이다.
또, 본 발명의 컴퓨터에 의하여 독취가능한 기억매체는, 청구항 7 기재의 연산장치의 연산방법을 컴퓨터에 실행시키기 위한 프로그램으로서 기억한 것이다.
또, 본 발명의 컴퓨터에 의하여 독취가능한 기억매체는, 청구항 8 기재의 연산장치의 연산방법을 컴퓨터에 실행시키기 위한 프로그램으로서 기억한 것이다.
또, 본 발명의 컴퓨터에 의하여 독취가능한 기억매체는, 청구항 9 기재의 연산장치의 연산방법을 컴퓨터에 실행시키기 위한 프로그램으로서 기억한 것이다.
또, 본 발명의 컴퓨터에 의하여 독취가능한 기억매체는, 청구항 10 기재의 연산장치의 연산방법을 컴퓨터에 실행시키기 위한 프로그램으로서 기억한 것이다.
또, 본 발명의 컴퓨터에 의하여 독취가능한 기억매체는, 청구항 13 기재의 연산장치의 연산방법을 컴퓨터에 실행시키기 위한 프로그램으로서 기억한 것이다.
또, 본 발명의 컴퓨터에 의하여 독취가능한 기억매체는, 청구항 14 기재의 연산장치의 연산방법을 컴퓨터에 실행시키기 위한 프로그램으로서 기억한 것이다.
또, 본 발명의 연산장치는, 순서의존성이 있는 판단의 계열을 포함한 문제를 푸는 연산장치로서, 상기 판단에 대응하여, R진수 또는 논리치 정보의 수량인 단수 또는 복수의 데이터입력에 따라서, 상기 데이터입력이 유효하게 된 시점에서 소정의 판단을 실행하며, 임시 결론으로서 확정할 수 없다는 의미인 불확정부호 "Q" 와 수량을 일원화한 형식의 부호를 출력하는 의존입출력을 가지지 않는 판단 노드와, 상기 판단의 계열에 대응하는 2개의 의존입출력을 가지지 않는 판단 노드의 임시 결론 또는 상단에 있어서 2개의 상위 우선결정노드의 임시 결론을 입력으로 하며, 상위의 의존입출력을 가지지 않는 판단 노드의 임시 결론 또는 상위에 있는 상위 우선결정노드의 임시 결론이 불확정부호 "Q" 가 아닌 경우에는 이 상위의 의존입출력을 가지지 않는 판단 노드의 임시 결론 또는 상위에 있는 상위 우선결정노드의 임시 결론을 임시 결론으로 하며, 상위의 의존입출력을 가지지 않는 판단 노드의 임시 결론 또는 상위에 있는 상위 우선결정노드의 임시 결론이 불확정부호 "Q" 인 경우에는 하위의 의존입출력을 가지지 않는 판단 노드의 임시 결론 또는 하위에 있는 상위 우선결정노드의 임시 결론을 임시 결론으로서 출력하는 상위 우선결정노드를 구비하며, 상기 문제를, 상기 의존입출력을 가지지 않는 판단 노드를 리프로 하며, 상기 상위 우선결정노드를 상기 리프 이외의 다른 노드로 하는 바이너리 트리로 모델화하여, 상기 리프로 되는 모든 판단 노드, 및 상기 바이너리 트리에 있어서 같은 깊이에 있는 모든 상위 우선결정노드를, 각각 동시에 처리하여, 상기 바이너리 트리의 뿌리로 되는 상위 우선결정노드의 임시 결론을 상기 문제의 결론으로 한다.
또, 본 발명의 연산장치는, R진수 또는 논리치 정보의 수량인 단수 또는 복수의 데이터입력과 "유효" 또는 "무효"의 2치 정보인 의존입력에 따라서, 상기 데이터입력 및 상기 의존입력이 함께 유효하게 된 시점에서 소정의 판단을 실행하며, R진수 또는 논리치 정보의 수량인 결론출력과 "유효" 또는 "무효"의 2치 정보인 의존출력을 출력하는 의존입출력을 가진 판단 노드를 N개(N은 임의의 정수) 구비하며, 상기 의존입출력을 가진 판단 노드 사이에 상대적인 순서관계가 존재하며, 최상위의 의존입출력을 가진 판단 노드의 상기 의존입력이 언제나 유효이며, 보다 상위에 위치한 의존입출력을 가진 판단 노드의 상기 의존출력이 이 의존입출력을 가진 판단 노드의 1개 하위에 위치한 의존입출력을 가진 판단 노드의 상기 의존입력으로서 접속됨으로서 구성되는 순서의존성이 있는 판단의 계열구조를, R진수 또는 논리치 정보의 수량인 단수 또는 복수의 데이터입력에 따라서, 상기 데이터입력이 유효하게 된 시점에서 소정의 판단을 실행하며, 임시 결론으로서 "확정할 수 없다"는 의미인 불확정부호 "Q" 와 수량을 일원화한 형식의 부호를 출력하는 의존입출력을 가지지 않는 판단 노드를 N개 구비하며, 상기 N개의 의존입출력을 가지지 않는 판단 노드를 리프로 하는 바이너리 트리구조로, 변환하여 구성하는 연산장치로서, 상기 의존입출력을 가진 판단 노드를, R진수 또는 논리치 정보의 수량인 단수 또는 복수의 데이터입력과 언제나 "유효" 인 의존입력에 따라서, 상기 데이터입력이 유효하게 된 시점에서 소정의 판단을 실행하며, R진수 또는 논리치 정보의 수량인 결론출력과 "유효" 또는 "무효"의 2치 정보인 의존출력을 출력하는 의존입출력을 가진 내포판단 노드와, 상기 내포판단 노드의 의존출력이 "유효" 하게 된 때에 불확정부호 "Q"를 출력하는 불확정부호발생노드를 구비하며, 임시 결론으로서 불확정부호 "Q" 와 수량을 일원화한 형식의 부호를 출력하는 의존입출력을 가지지 않는 판단 노드로 치환했다.
또, 본 발명의 연산장치는, R진수 또는 논리치 정보의 수량인 단수 또는 복수의 데이터입력과 "유효" 또는 "무효"의 2치 정보인 의존입력에 따라서, 상기 데이터입력 및 상기 의존입력이 함께 유효하게 된 시점에서 소정의 판단을 실행하며, R진수 또는 논리치 정보의 수량인 결론출력과 "유효" 또는 "무효"의 2치 정보인 의존출력을 출력하는 의존입출력을 가진 판단 노드를 N개(N은 임의의 정수) 구비하며, 상기 의존입출력을 가진 판단 노드사이에 상대적인 순서관계가 존재하며, 최상위의 의존입출력을 가진 판단 노드의 상기 의존입력이 언제나 "유효" 이며, 보다 상위에 위치하는 의존입출력을 가진 판단 노드의 상기 의존출력이 이 의존입출력을 가진 판단 노드의 1개 하위에 위치하는 의존입출력을 가진 판단 노드의 상기 의존입력으로서 접속됨으로서 구성되는 순서의존성이 있는 판단의 계열구조를, R진수 또는 논리치 정보의 수량인 단수 또는 복수의 데이터입력에 따라서, 상기 데이터입력이 유효하게 된 시점에서 소정의 판단을 실행하며, 임시결론으로서 "확정할 수 없다" 의미인 불확정부호 "Q" 와 수량을 일원화한 형식의 부호를 출력하는 N개의 의존입출력을 가지지 않는 판단 노드와, 상기 판단의 계열에 대응하는 2개의 의존입출력을 가지지 않는 판단 노드의 임시 결론 또는 상단에 있어서 2개의 상위 우선결정노드의 임시결론을 입력으로 하며, 상위의 의존입출력을 가지지 않는 판단 노드의 임시 결론 또는 상위에 있는 상위 우선결정노드의 임시 결론이 불확정부호 "Q" 가 아닌 경우에는 이 상위의 의존입출력을 가지지 않는 판단 노드의 임시 결론 또는 상위에 있는 상위 우선결정노드의 임시 결론을 임시 결론으로 하며, 상위의 의존입출력을 가지지 않는 판단 노드의 임시 결론 또는 상위에 있는 상위 우선결정노드의 임시 결론이 불확정부호 "Q" 인 경우에는 하위의 의존입출력을 가지지 않는 판단 노드의 임시 결론 또는 하위에 있는 상위 우선결정노드의 임시 결론을 임시 결론으로서 출력하는 상위 우선결정노드를 구비하며, 상기 의존입출력을 가지지 않는 판단 노드를 리프로 하며, 상기 상위 우선결정노드를 상기 리프 이외의 다른 노드로 하는 바이너리 트리 구조로, 변환하여 구성하는 연산장치로서, 상기 의존입출력을 가진 판단 노드를, R진수 또는 논리치 정보의 수량인 단수 또는 복수의 데이터입력과 언제나 "유효" 인 의존입력에 따라서, 상기 데이터입력이 유효하게 된 시점에서 소정의 판단을 실행하며, R진수 또는 논리치 정보의 수량인 결론출력과 "유효" 또는 "무효"의 2치 정보인 의존출력을 출력하는 의존입출력을 가진 내포판단 노드와, 상기 내포판단 노드의 의존출력이 유효하게 되었을 때에 불확정부호 "Q"를 출력하는 불확정부호 발생노드를 구비하며, 임시 결론으로서 상기 불확정부호 "Q" 와 수량을 일원화한 형식의 부호를 출력하는 의존입출력을 가지지 않는 판단 노드로 치환했다.
또, 본 발명의 연산장치는, n비트 2진수의 데이터입력에 대하여 최상위비트에서 최하위비트의 방향에서 최초에 "1" 또는 "0" 인 비트위치를 2진수 수치로서 출력하는 프라이어리티엔코더기능을 구비한 연산장치로서, 상기 데이터입력의 각 비트에 대응하여, 1비트의 데이터입력에 따라서, 상기 데이터입력이 유효하게 된 시점에서 소정의 판단을 실행하며, 임시 결론으로서 "확정할 수 없다" 의미인 불확정부호 "Q" 와 수량을 일원화한 형식의 부호를 출력하는 의존입출력을 가지지 않는 판단 노드와, 상기 데이터입력의 각 비트에 대응하는 2개의 의존입출력을 가지지 않는 판단 노드의 결론 또는 상단에 있어서 2개의 상위 우선결정노드의 임시 결론으로 하여, 상위의 의존입출력을 가지지 않는 판단 노드의 임시 결론 또는 상위에 있는 상위 우선결정노드의 임시 결론이 불확정부호 "Q" 가 아닌 경우에는 이 상위의 의존입출력을 가지지 않는 판단 노드의 임시 결론 또는 상위에 있는 상위 우선결정노드의 임시 결론을 임시 결론으로 하며, 상위의 의존입출력을 가지지 않는 판단 노드의 임시 결론 또는 상위에 있는 상위 우선결정노드의 임시 결론이 불확정부호"Q" 인 경우에는 하위의 의존입출력을 가지지 않는 판단 노드의 임시 결론 또는 하위에 있는 상위 우선결정노드의 임시 결론을 임시 결론으로서 출력하는 상위 우선결정노드를 구비하며, 상기 프라이어리티엔코더기능을, 상기 리프 이외의 다른 노드로 하는 바이너리 트리로 모델화하여. 상기 리프로 되는 모든 판단 노드, 및, 상기 바이너리 트리에 있어서 같은 깊이에 있는 모든 상위 우선결정노드를, 각각 동시에 처리하며, 상기 바이너리 트리의 루트로 되는 상위 우선결정노드의 임시 결론을 상기 프라이어리티엔코더의 결론으로 한다.
또, 본 발명의 연산장치는, 상기 바이너리 트리는 리프로 되는 상기 판단 노드를 n개 구비하며, 상기 바이너리 트리의 리프를 제외한 높이m(m은 log2n을 넘는 최소의 정수)의 부분바이너리 트리는, 깊이m의 노드로 되는 상기 상위 우선결정노드를 Nm(Nm은 n/2를 넘는 최소의 정수)개, 깊이s(s는 s=1∼m-1의 정수)의 노드로 되는 상기 상위 우선결정노드를 Ns(Ns는 Ns+1/2를 넘는 최소의 정수)개, 각각 구비하며, 상기 판단 노드는, 대응하는 상기 데이터입력의 비트신호선이며, 상기 부분바이너리 트리의 깊이m의 노드로 되는 하위에 의하여 제pm번째(pm=1∼Nm)의 상위 우선결정노드는, 상기 데이터입력의 제(2×pm-2)비트신호선 및 제(2×pm-1)비트 신호선을 각각 제0비트입력 및 제1비트입력으로 하며, 상기 제0비트입력 및 제1비트입력의 논리합을 취하여 제1비트출력으로서 출력하는 논리합수단과, 상기 제1비트입력을 제0비트출력으로서 출력하는 접속선을 구비하며, 상기 부분바이너리 트리의 깊이s의 노드로 되는 하위에 의하여 제ps번째(ps=1∼Ns)의 상위 우선결정노드는, 상기 부분바이너리 트리의 깊이(s=1)의 노드로 되는 제(2×ps-1)번째의 상위 우선결정노드의 제0비트에서 제(m-s)비트출력을 각각 하위의 제0비트입력에서 제(m-s)비트입력으로 하며, 상기 부분바이너리 트리의 깊이(s+1)의 노드로 되는 제(2×ps)번째의 상위 우선결정노드의 제0비트출력에서 제(m-s)비트출력을 각각 상위의 제0비트입력에서 제(m-s)비트입력으로 하며, 상기 하위의 제(m-s)비트입력 및 상기 상위의 제(m-s)비트입력의 논리합을 취하여 제(m-s+1) 비트출력으로서 출력하는 논리합수단과, 상기 상위의 제(m-s)비트입력을 제(m-s)비트출력으로서 출력하는 접속선과, (m-s+1)개의 선택수단을 구비하며, 하위에서 제q번째(q=1∼m-s+1)의 선택수단은, 상기 상위의 제(m-s)비트를 선택입력으로 하며, 이 선택입력이 "참" 일 때에 상기 상위의 제(q-1)비트입력을, 이 선택입력이 "거짓" 일 때에 상기 하위의 제(q-1)비트입력을 각각 선택하여 제(q-1)비트출력으로서 출력한다.
또, 본 발명의 연산장치는, n비트 2진수의 데이터입력에 대하여 최상위비트에서 최하위비트의 방향에서 최초에 "1" 또는 "0" 인 비트위치를 2진수 수치로서 출력하는 프라이어리티엔코더기능을 구비한 연산장치로서, 당해 연산장치는, 높이m(m은 log2n을 넘는 최소의 정수)의 바이너리트로 모델화되며, 상기 바이너리 트리는, 깊이m의 노드를 Nm(Nm은 n/2m를 넘는 최소의 정수)개, 깊이s(s는 s=1∼m-1의 정수)의 노드를 Ns(Ns는 Ns+1/2를 넘는 최소의 정수)개, 각각 구비하여, 상기 바이너리 트리의 깊이m의 하위에서 제pm번째(pm=1∼Nm)의 노드는, 상기 데이터입력의 제(2×pm-2)비트신호선 및 제(2×pm-1)비트신호선을 각각 제0비트입력 및 제1비트입력으로 하며, 상기 제0비트입력 및 제1비트입력의 논리합을 취하여 제1비트출력으로서 출력하는 논리합수단과, 상기 제1비트입력을 제0비트출력으로서 출력하는 졉속선을 구비하며, 상기 바이너리 트리의 깊이s의 하위에서 제ps번째(ps=1∼Ns)의 노드는, 상기 바이너리 트리의 깊이(s+1)의 제(2×ps-1)번째의 노드의 제0비트출력에서 제(m-s)비트출력을 각각 하위의 제0비트입력에서 제(m-s)비트입력으로 하여, 상기 바이너리 트리의 깊이(s+1)의 제(2×ps)번째의 노드의 제0비트출력에서 제(m-s)비트출력을 각각 상위의 제0비트입력에서 제(m-s)비트입력으로 하여, 상기 하위의 제(m-s)비트입력 및 상기 상위의 제(m-s)비트입력의 논리합을 취하여 제(m-s+1)비트출력으로서 출력하는 논리합수단과, 상기 상위의 제(m-s)비트입력을 제(m-s)비트출력으로서 출력하는 접속선과,
(m-s+1)개의 선택수단을 구비하여, 하위에서 제q번째(q=1∼m-s+1)의 선택수단은, 상기 상위의 제(m-s)비트를 선택입력으로 하며, 이 선택입력이 "참" 일 때에 상기 상위의 제(q-1)비트입력을, 이 선택입력이 "거짓" 일 때에 상기 하위의 제(q-1)비트입력을 각각 선택하여 제(q-1)비트출력으로서 출력한다.
또, 본 발명의 연산장치는, n비트 2진수의 데이터입력에 대하여 최상위비트에서 최하위비트의 방향에 "1" 또는 "0" 이 연속하는 수를 2진수 수치로서 출력하는 프라이어리티엔코더기능을 구비한 연산장치로서, 상기 데이터입력의 각 비트에 대응하여, 1비트의 데이터입력에 따라서, 상기 데이터입력이 유효하게 된 시점에서 소정의 판단을 실행하며, 임시 결론으로서 "확정할 수 없다" 는 의미인 불확정부호 "Q" 와 수량을 일원화한 형식의 부호를 출력하는 의존입출력을 가지지 않는 판단 노드와, 상기 데이터입력의 각 비트에 대응하는 2개의 의존입출력을 가지지 않는 판단 노드의 임시 결론 또는 상단에 있어서 2개의 상위 우선결정노드의 임시 결론을 입력으로 하여, 상위의 의존입출력을 가지지 않는 판단 노드의 임시 결론 또는 상위에 있는 상위 우선결정노드의 임시 결론이 불확정부호 "Q" 가 아닌 경우에는 이 상위의 의존입출력을 가지지 않는 판단 노드의 임시 결론 또는 상위에 있는 상위 우선결정노드의 임시 결론을 임시 결론으로 하며, 상위의 의존입출력을 가지지 않는 판단 노드의 임시 결론 또는 상위에 있는 상위 우선결정노드의 임시 결론이 불확정부호 "Q" 인 경우에는 하위의 의존입출력을 가지지 않는 판단 노드의 임시 결론 또는 하위에 있는 상위 우선결정노드의 임시 결론을 임시 결론으로서 출력하는 상위 우선결정노드를 구비하여, 상기 프라이어리티엔코더기능을, 상기 의존입출력을 가지지 않는 판단 노드를 리프로하며, 상기 상위 우선결정노드를 상기 리프 이외의 다른 노드로 하는 바이너리 트리로 모델화화여, 상기 리프로 되는 모든 판단 노드, 및, 상기 바이너리 트리에 있어서 같은 깊이에 있는 모든 상위 우선결정노드를, 각각 동시에 처리하여, 상기 바이너리 트리의 루트로 되는 상위 우선결정노드의 임시 결론을 상기 프라이어리티엔코더의 결론으로 한다.
또, 본 발명의 연산장치는, 상기 바이너리 트리는, 리프로 되는 상기 판단 노드를 n개 구비하며, 상기 바이너리 트리의 리프를 제외한 높이m는(m은 log2n을 넘는 최소의 정수)의 부분바이너리 트리는, 깊이m의 노드로 되는 상기 상위 우선결정노드를 Nm(Nm은 n/2를 넘는 최소의 정수)개, 깊이s(s는 s=1∼m-1의 정수)의 노드로 되는 상기 상위 우선결정노드를 Ns(Ns는 Ns+1/2를 넘는 최소의 정수)개, 각각 구비하며, 상기 판단 노드는, 대응하는 상기 데이터입력의 비트신호선이며, 상기 부분바이너리 트리의 깊이m의 노드로 되는 하위에서 제pm번째(pm=1∼Nm)의 상위 우선결정노드는, 상기 데이터입력의 제(2×pm-2)비트신호선 및 제(2×pm-1)비트신호선을 각각 제0비트입력 및 제1비트입력으로 하며, 상기 제0비트입력 및 제1비트입력의 논리합을 취하여 제1비트출력으로서 출력하는 논리합수단과, 상기 제1비트입력의 부정을 취하여 제0비트출력으로서 출력하는 부정논리수단을 구비하며, 상기 부분바이너리 트리의 깊이s의 노드로 되는 하위에서 제ps번째(ps=1∼Ns)의 상위 우선결정노드는, 상기 부분바이너리 트리의 깊이(s+1)의 노드로 되는 제(2×ps-1)번째의 상위 우선결정노드의 제0비트출력에서 제(m-s)비트출력을 각각 하위의 제0비트입력에서 제(m-s)비트입력으로 하며, 상기 하위의 제(m-s)비트입력 및 상기 하위의 제(m-s)비트입력의 논리합을 취하여 제(m-s+1)비트출력으로서 출력하는 논리합수단과, 상기 상위의 제(m-s)비트입력의 부정을 취하여 제(m-s)비트출력으로서 출력하는 부정논리수단과, (m-s+1)개의 선택수단을 구비하며, 하위에서 제q번째(q=1∼m-s+1)의 선택수단은, 상기 상위의 제(m-s)비크를 선택입력으로 하며, 이 선택입력이 "참" 일 때에 상기 상위의 제(q-1)비트입력을, 이 선택입력이 "거짓" 일 때에 상기 하위의 제(q-1)비트입력을 각각 선택하여 제(q-1)비트출력으로서 출력한다.
또, 본 발명의 연산장치는, n비트 2진수의 데이터입력에 대하여 최상위비트에서 최하위비트의 방향에 "1" 또는 "0" 이 연속하는 수를 2진수 수치로서 출력하는 프라이어리티엔코더기능을 구비한 연산장치로서, 당해 연산장치는, 높이m(m은 log2n을 넘는 최소의 정수)의 바이너리 트리로 모델화되며, 상기 바이너리 트리는, 깊이m의 노드를 Nm(Nm은 n/2를 넘는 최소의 정수)개, 깊이s(s는 s=1∼m-1의 정수)의 노드를 Ns(Ns는 Ns+1/2를 넘는 최소의 정수)개, 각각 구비하며, 상기 바이너리 트리의 깊이m의 하위에서 제pm번째(pm=1∼Nm)의 노드는, 상기 데이터입력의 제(2×pm-2)비트신호선 및 제(2×pm-1)비트신호선을 각각 제0비트입력 및 제1비트입력으로 하며, 상기 제0비트입력 및 제1비트입력의 논리합을 취하여 제1비트출력으로서 출력하는 논리합수단과, 상기 제1비트입력의 부정을 취하여 제0비트출력으로서 출력하는 부정논리수단을 구비하며, 상기 바이너리 트리의 깊이s의 하위에서 제ps번째(ps=1∼Ns)의 노드는, 상기 바이너리 트리의 깊이(s+1)의 제(2×ps-1)번째의 노드의 제0비트출력에서 제(m-s)비트출력을 각각 하위의 제0비트입력에서 제(m-s)비트입력으로 하며, 상기 바이너리 트리의 깊이(s+1)의 제(2×ps)번째의 노드의 제0비트출력에서 제(m-s)비트출력을 각각 상위의 제0비트입력에서 제(m-s)비트입력으로 하며, 상기 하위의 제(m-s)비트입력 및 상기 상위의 제(m-s)비트입력의 논리합을 취하여 제(m-s+1)비트출력으로서 출력하는 논리합수단과, 상기 상위의 제(m-s)비트입력의 부정을 취하여 제(m-s)비트출력으로서 출력하는 부정논리수단과, (m-s+1)개의 선택수단을 구비하여, 하위에서 제q번째(q=1∼m-s+1)의 선택수단은, 상기 상위의 제(m-s)비트를 선택입력으로 하며, 이 선택입력이 "참" 일 때에 상기 상위의 제(q-1)비트입력을, 이 선택입력이 "참" 일 때에 상기 하위의 제(q-1)비트입력을 각각 선택하여 제(q-1)비트출력으로서 출력한다.
또, 본 발명의 연산장치는, 순서의존성이 있는 판단의 계열을 포함하는 문제를 푸는 연산장치로서, 상기 판단에 대응하여, 1 또는 복수개의 입력정보에 따른 판단결과로서 "참", "거짓", 및, "참 또는 거짓의 어느쪽도 아니다, 또는 모른다"의 어느 것인가를 출력하는 판단 노드를 구비하며, 상기 문제를, 상기 판단 노드를 리프로 하는 바이너리 트리로 모델화하여, 상기 리프로 되는 모든 판단 노드를 동시에 처리하는 것이다.
또, 본 발명의 연산장치는, 상기 연산장치가 임의의 R진수에 있어서 2수의 비교를 행하는 것으로서, 이 2수의 각 자리에 대해서의 비교판단이 상기 순서의존성이 있는 판단의 계열을 형성하는 경우에, 상기 판단 노드는, 동위 자리의 2수의 결과가 플러스가 될 때에 "참 또는 거짓"을, 이 결과가 마이너스가 될 때에 "거짓 또는 참"을 , 이 결과가 제로가 될 때에 "참 또는 거짓의 어느 쪽도 아니다, 또는 모른다"를, 각각 출력하는 것이다.
또, 본 발명의 연산장치는, 상기 연산장치가 임의의 R진수에 있어서 2수의 가산을 행하는 것으로서, 각 자리에 있어서 자리올림의 존부판단이 상기 순서의존성이 있는 판단의 계열을 형성하는 경우에, 상기 판단 노드는, 동위 자리의 2수의 합의 결과가 R이상이 될 때에 "참 또는 거짓"을, 이 결과가 (R-2)가 될 때에 "거짓 또는 참"을, 이 결과가 (R-1)이 될 때에 "참 또는 거짓의 어느 쪽도 아니다, 또는 모른다"를, 각각 출력하는 것이다.
또, 본 발명의 연산장치는, 상기 연산장치가 임의의 R진수에 있어서 2수의 감산을 행하는 것으로서, 각 자리에 있어서 자리빌림의 존부판단이 순서의존성이 있는 판단의 계열을 형성하는 경우에, 상기 판단 노드는, 동위 자리의 2수의 차의 결과가 마이너스가 될 때에 "참 또는 거짓"을, 이 결과가 플러스가 될 때에 "거짓 또는 참"을, 이 결과가 제로가 될 때에 "참 또는 거짓의 어느 쪽도 아니다, 또는 모른다"를, 각각 출력하는 것이다.
또, 본 발명의 연산장치는, 순서의존성이 있는 판단의 계열을 포함하는 문제를 푸는 연산장치로서, 상기 판단에 대응하여, 1 또는 복수개의 입력정보에 따른 결과로서 "참", "거짓", 및, "참 또는 거짓의 어느 쪽도 아니다, 또는 모른다"의 어느 것인가를 출력하는 판단 노드와, 상기 판단의 계열에 대응하는 2개의 판단 노드의 판단결과 또는 상단에 있어서 2개의 상위 우선결정노드의 판단결과를 입력으로 하여, 상위의 판단 노드 또는 상위에 있는 상위 우선결정노드의 판단결과가 "참" 또는 "거짓" 인 경우에는 이 상위의 판단 노드 또는 상위에 있는 상위 우선결정노드의 판단결과를 출력하며, 상위의 판단 노드 또는 상위에 있는 상위 우선결정노드의 판단결과가 "참 또는 거짓의 어느 쪽도 아니다, 또는 모른다"의 경우에는 하위의 판단 노드 또는 하위에 있는 상위 우선결정노드의 판단결과를 출력하는 상위 우선결정노드를 구비하며, 상기 문제를, 상기 판단 노드를 리프로하여, 상기 상위 우선결정노드를 상기 리프 이외의 다른 노드로 하는 바이너리 트리로 모델화하여, 상기 리프로 되는 모든 판단 노드, 및, 상기 바이너리 트리에 있어서 같은 깊이에 있는 모든 상위 우선결정노드를, 각각 동시에 처리하는 것이다.
또, 본 발명의 연산장치는, 상기 연산장치가 임의의 R진수에 있어서 2수의 비교를 행하는 것으로서, 이 2수의 각 자리에 대해서의 비교판단이 상기 순서의존성이 있는 판단의 계열을 형성하는 경우에, 상기 판단 노드는, 동위 자리의 2수의 차의 결과가 플러스가 될 때에 "참 또는 거짓"을, 이 결과가 마이너스가 될 때에 "거짓 또는 참"을, 이 결과가 제로가 될 때에 "참 또는 거짓의 어느 쪽도 아니다, 또는 모른다"를, 각각 출력하는 것이다.
또, 본 발명의 연산장치는, 상기 연산장치가 임의의 R진수에 있어서 2수의 가산을 행하는 것으로서, 각 자리에 있어서 자리올림의 존부판단이 상기 순서의존성이 있는 판단의 계열을 형성하는 경우에, 상기 판단 노드는, 동위 자리의 2수의 합의 결과가 R이상이 될 때에 "참 또는 거짓"을, 이 결과가 (R-2)가 될 때에 "거짓 또는 참"을, 이 결과가 (R-1)이 될 때에 "참 또는 거짓의 어느 쪽도 아니다, 또는 모른다"를, 각각 출력하는 것이다.
또, 본 발명의 연산장치는, 상기 연산장치가 임의의 R진수에 있어서 2수의 감산을 행하는 것으로서, 각 자리에 있어서 자리빌림의 존부판단이 순서의존성이 있는 판단의 계열을 형성하는 경우에, 상기 판단 노드는, 동위 자리의 2수의 차의 결과가 마이너스가 될 때에 "참 또는 거짓"을, 이 결과가 플러스가 될 때에 "거짓 또는 참"을, 이 결과가 제로가 될 때에 "참 또는 거짓의 어느 쪽도 아니다, 또는 모른다"를, 각각 출력하는 것이다.
또, 본 발명의 연산장치는, 순서의존성이 있는 판단의 계열에 있어서 판단이 n개일 때에, 상기 바이너리 트리는, 리프로 되는 상기 판단 노드를 n개 구비하며 상기 바이너리 트리의 리프를 제외한 높이m(m은 log2n을 넘는 최소의 정수)의 부분바이너리 트리는, 높이m의 노드로 되는 상기 상위 우선결정노드를 Nm(Nm은 n/2를 넘는 최소의 정수)개, 깊이s(s는 s=1∼m-1의 정수)의 노드로 되는 상기 상위 우선결정노드를 Ns(Ns는 Ns+1/2를 넘는 최소의 정수)개, 각각 구비하는 것이다.
또, 본 발명의 연산장치는, 상기 판단결과인 "참"을 값의 부호 "Y"로, "거짓"을 값의 부호 "N"으로, "참 또는 거짓의 어느 쪽도 아니다, 또는 모른다"를 값의 부호 "Q"로 각각 할 때, 상기 상위 우선결정노드는, 상기 상위의 판단 노드의 판단결과에 기인하는 부호 Ti∈{Y,N,Q} 및 상기 하위의 판단 노드의 판단결과에 기인하는 부호 Tj∈{Y,N,Q}를 이끄는 K연산자로서 주어지며, 부호 Ti가 부호 Tj에 대하여 우월한 관계에 있는 경우에, 상기 K연산자는, 상기 부호 Ti가 값의 부호 "Y" 또는 값의 부호 "N" DSL 경우에는 이 값의 부호 "Y" 또는 값의 부호 "N"을 상기 부호 Tij가 취하는 값의 부호로 하며, 상기 부호 Ti가 값의 부호 "Q" 인 경우에는 상기 부호Tj가 취하는 값의 부호를 상기 부호Tij가 취하는 값의 부호로 하는 것이다.
또, 본 발명의 연산장치는, 상기 판단결과인 "참"을 값의 부호 "Y"로, "거짓"을 값의 부호 "N"으로, "거짓 또는 참의 어느 쪽도 아니다, 또는 모른다"를 값의 부호 "Q"로 각각 할 때, 상기 상위 우선결정노드는, 상기 상위의 판단 노드의 판단결과에 기인하는 부호 Ti∈{Y,N,Q} 및 상기 하위의 판단 노드의 판단결과에 기인하는 부호 Tj∈{Y,N,Q}의 2개의 부호에서 1개의 부호 Tij∈{Y,N,Q}를 이끄는 K연산자로서 주어지며, 부호 Ti가 부호 Tj에 대하여 우월한 관계에 있는 경우에, 임의의 부호 X가, 상기 값의 부호 "Y"를 {11}, 상기 값의 부호 "N"을 {10}, 상기 값의 부호 "Q"를 {0*}(여기에, "*" 는 돈트케어)로 하는 2비트 2진수(X,1, X,0)으로 할당되어, 논리합을 +연산자로, 논리곱을 ·연산자로, 부정을 ^연산자로 각각 표기할 때, 상기 K연산자는,
Ti KTj=Tij
(Ti,1, Ti,0)K(Tj,1, Tj,0)=(Tij,1, Tij,0)
=(Ti,1,+Tj,1, Ti,1·Ti,0+^Ti,1·Tj,0)
으로서 주어지는 것이다.
또, 본 발명의 연산장치는, 상기 상위 우선결정노드는 상기 부호 Ti,1 및 상기 부호 Tj,1의 논리합을 취하여 부호 Tij,1로서 출력하는 논리합수단과, 상기 부호 Ti,1가 "1" 을 취할 때 상기 부호 Ti,0를, 상기 부호 Ti,1가 "0" 을 취할 때 상기 부호 Tj,0를, 각각 선택하여 부호 Tij,0로서 출력하는 선택수단을 구비하는 것이다.
또, 본 발명의 연산장치는, 순서의존성이 있는 판단의 계열에 있어서 판단을 n개로 하여, 상기 바이너리 트리의 리프를 제외한 높이m(m은 log2n을 넘는 최소의 정수)의 부분바이너리 트리가, 깊이m이 노드로 되는 상기 상위 우선결정노드를 Nm(Nm은 n/2를 넘는 최소의 정수)개, 깊이s(s는 s=1∼m-1의 정수)의 노드로 되는 상기 상위 우선결정노드를 Ns(Ns는 Ns+1/2를 넘는 최소의 정수)개, 각각 구비할 때에, 상기 부분바이너리 트리의 상기 깊이m-p(p는 p=0∼m-1의 짝수)이 노드로 되는 상위 우선결정노드는, 상기 부호 Ti,1 및 상기 부호 Tj,1의 부정논리합을 취하여 부호 ^Tij,1로서 출력하는 부정논리합수단과, 상기 부호 Ti,1가 "1" 을 취할 때 상기 부호 Ti,0를, 상기 부호 Ti,1가 "0" 을 취할 때 상기 부호 Tj,0를, 각각 선택한 것의 부정을 취하여 ^부호 Tij,0로서 출력하는 제2선택수단을 구비하며, 상기 부분바이너리 트리의 상기 깊이m-q(q는 q=1∼m-1의 홀수)의 노드로 되는 상위 우선결정노드는, 상기 부호 ^Ti,1 및 상기 부호 ^Tj,1의 부정논리곱을 추하여 부호 Tij,1로서 출력하는 부정논리곱수단과, 상기 부호 ^Ti,1가 "0" 을 취할 때 상기 부호 ^Ti,0를, 상기 부호 ^Ti,1가 "1" 을 취할 때 상기 부호 ^Tj,0를 각각 선택한 것의 부정을 취하여 부호 Tij,0로서 출력하는 제3선택수단을 구비하는 것이다.
또, 본 발명의 연산장치는, 상기 판단결과인 "참"을 값의 부호 "Y"로, "거짓"을 값의 부호 "N"으로, "참 또는 거짓의 어느 쪽도 아니다, 또는 모른다"를 값의 부호 "Q"로 각각 할 때, 상기 상위 우선결정노드는, 상기 상위의 판단 노드의 판단결과에 기인하는 부호 Ti∈{Y,N,Q} 및 상기 하위의 판단 노드의 판단결과에 기인하는 부호 Tj∈{Y,N,Q}의 2개의 부호에서 1개의 부호Tij∈{Y,N,Q}를 이끄는 K연산자로서 주어지며, 부호 Ti가 부호 Tj에 대하여 우월한 관계에 있는 경우에, 임의의 부호 X가, 상기 값의 부호 "Y"를 {00}, 상기 값의 부호 "N"을 {11}, 상기 값의 부호 "Q"를 {10}으로 하며, {01}을 사용금지(값의 부호 F)로 하는 2비트 2진수(X,1, X,0)으로 할당되어, 논리합을 +연산자로, 논리곱을 ·연산자로, 부정을 ^연산자로 각각 표기할 때, 상기 K연산자는,
Ti KTj=Tij
(Ti,1, Ti,0)K(Tj,1, Tj,0)=(Tij,1, Tij,0)
=(Ti,0,+Tj,1,· Ti,1, Ti,0+Ti,1·Tj,0)
으로서 주어지는 것이다.
또, 본 발명의 연산장치는, 상기 상위 우선결정노드는 상기 부호 Ti,1 및 상기 부호 Tj,1의 논리곱과 상기 부호 Ti,0와의 논리합을 취하여 부호 Tij,1로서 출력하는 제1의 복합논리게이트수단과, 상기 부호 Ti,1 및 상기 부호 Tj,0의 논리곱과 상기 부호 Ti,0와의 논리합을 취하여 부호 Tij,0로서 출력하는 제2의 복합논리게이트수단을 구비하는 것이다.
또, 본 발명의 연산장치는, 순서의존성이 있는 판단의 계열에 있어서 판단을 n개로 하며, 상기 바이너리 트리의 리프를 제외한 높이m(m은 log2n을 넘는 최소의 정수)의 부분바이너리 트리가, 깊이m의 노드로 되는 상기 상위 우선결정노드를 Nm(Nm은 n/2를 넘는 최소의 정수)개, 깊이s(s는 s=1∼m-1의 정수)의 노드로 되는 상기 상위 우선결정노드를 Ns(Ns는 Ns+1/2를 넘는 최소의 정수)개, 각각 구비할 때에, 상기 부분바이너리 트리의 상기 깊이 m-p(p는 p=0∼m-1의 짝수)의 노드로 되는 상위 우선결정노드는, 상기 부호 Ti,1 및 상기 부호 Tj,1의 논리곱과 상기 부호 Ti,0와의 부정논리합을 취하여 부호^Tij,1로서 출력하는 제3의 복합논리게이트수다노가, 상기 부호 Ti,1 및 상기 부호 Tj,0의 논리곱과 상기 부호 Ti,0와의 부정논리합을 취하여 부호 ^Tij,0로서 출력하는 제4의 복합논리게이트수단을 구비하며, 상기 부분바이너리 트리의 상기 깊이 m-q(q는 q=1∼m-1의 홀수)의 노드로 되는 상위 우선결정노드는, 상기 부호 ^Ti,0 및 상기 부호 ^Tj,1의 논리합과 상기 부호 ^Ti,0와의 부정논리곱을 취하여 부호 Tij,1로서 출력하는 제5의 복합논리게이트수단과, 상기 부호 ^Ti,1 및 상기부호 ^Tj,0의 논리합과 상기 부호 ^Ti,0와의 부정논리곱을 취하여 부호 Tij,0로서 출력하는 제6의 복합논리게이트수단을 구비하는 것이다.
또, 본 발명의 연산장치는, 상기 판단결과인 "참"을 값의 부호 "Y"로, "거짓"을 값의 부호 "N"으로, "참 또는 거짓의 어느 쪽도 아니다, 또는 모른다"를 값의 부호 "Q"로 각각 할 때, 상기 상위 우선결정노드는, 상기 상위의 판단 노드의 판단결과에 기인하는 부호 Ti∈{Y,N,Q} 및 상기 하위의 판단 노드의 판단결과에 기인하는 부호 Tj∈{Y,N,Q}의 2개의 부호에서 1개의 부호Tij∈{Y,N,Q}를 이끄는 K연산자로서 주어지며, 부호 Ti가 부호 Tj에 대하여 우월한 관계에 있는 경우에, 임의의 부호 X가, 상기 값의 부호 "Y"를 {01}, 상기 값의 부호 "N"을 {10}, 상기 값의 부호 "Q"를 {11}로 하며, {00}을 사용금지(값의 부호 F)로 하는 2비트 2진수(X,1, X,0)으로 할당되어, 논리합을 +연산자로, 논리곱을 ·연산자로, 부정을 ^연산자로 각각 표기할 때, 상기 K연산자는,
Ti KTj=Tij
(Ti,1, Ti,0)K(Tj,1, Tj,0)=(Tij,1, Tij,0)
=(^Ti,0,+Tj,1,· Ti,1, ^Ti,1+Ti,0·Tj,0)
로서 주어지고, 상기 상위 우선결정노드는, 상기 부호 Ti,1 및 상기 부호 Tj,1의 논리곱과 상기 부호 ^Ti,0의 논리합을 취해 부호 Tij,1로서 출력하는 제7의 복합논리게이트수단과, 상기 부호 Ti,0 및 상기 부호 Tj,0의 논리곱과 상기 부호 ^Ti,1과의 논리합을 취해 부호 Tij,0로서 출력하는 제8의 복합논리게이트수단을 구비하는 것이다.
또, 본 발명의 연산장치는 상기 판단결과인 "참"을 값의 부호 "Y"로, "거짓"을 값의 부호 "N"으로, "참 또는 거짓의 어느쪽도 아니다. 또는 모른다"를 값의 부호 "Q"로 각각 할 때, 상기 상위 우선결정노드는, 상기 상위의 판단 노드의 판단결과에 기인하는 부호 Ti∈｛Y,N,Q｝ 및 상기 하위의 판단 노드의 판단결과에 기인하는 부호 Tj∈｛Y,N,Q｝의 2개의 부호로부터 하나의 부호 Tj∈｛Y,N,Q｝를 유도하는 K연산자로서 주어지고, 부호 Ti가 부호 Tj에 대하여 우월하는 관계에 있는 경우에, 임의의 부호 X가 상기 값의 부호 "Y"를｛0,0｝, 상기 값의 부호 "N"을｛1,0｝, 상기 값의 부호 "Q"를｛1,1｝로 하고,｛0,1｝을 사용금지(값의 부호 "F")로 하는 2비트 2진수(X,1, X,0)로 할당되고, 논리합을 +연산자로, 논리곱을 ·연산자로, 부정을 ^연산자로 각각 표기할 때, 상기 K연산자는,
Ti KTj=Tij
(Ti,1, Ti,0) K (Tj,1, Tj,0)=(Tij,1, Tij,0)
=(Ti,1 ·(^Ti,0+Tj,1), Ti,0 · Tj,0)
로서 주어지고, 상기 상위 우선결정노드는, 상기 부호 ^Ti,0 및 상기 부호 Tj,1의 논리합과 상기 부호 Ti,1와의 논리곱을 취해 부호 Tij,1로서 출력하는 제9의 복합논리게이트수단과, 상기 부호 Ti,0 및 상기 부호 Tj,0의 논리곱을 취해 부호 Tij,0로서 출력하는 논리곱수단을 구비하는 것이다.
또, 본 발명의 연산장치는, 상기 연산장치가 n비트 2진수에 있어서의 2수(Xa, Yb)의 비교를 행하는 것으로서, 이 2수의 각 자리(Xai, Ybi ; i=0∼n-1)에 대한 비교판단이 상기 순서의존성이 있는 판단의 계열을 형성하는 경우에, 상기 판단 노드는 상기 자리값 Xai 및 상기 자리값 Ybi의 배타적 논리합을 취해 부호 Ti,1로서 출력하는 배타적 논리합수단과, 상기 자리값 Xai을 부호 Ti,0로서 출력하는 접속수단을 구비하는 것이다.
또, 본 발명의 연산장치는, 상기 상위 우선결정노드는, 상기 부호 Ti,1 및 상기 부호 Tj,1의 논리합을 취해 부호 Tij,1로서 출력하는 논리합수단과, 상기 부호 Ti,1가 "1" 을 취할 때 상기 부호 Ti,0를, 상기 부호 Ti,1가 "0" 을 취할 때 상기 부호 Tj,0를, 각각 선택하여 부호 Tij,0로서 출력하는 선택수단을 구비하고, 상기 바이너리 트리의 루트로 되는 상위 우선결정노드의 출력이 Q={0*}이면 「2수(Xa, Yb)는 동일함」으로, 이 출력이 Y={11}이면 「2수(Xa, Yb)는 대소관계 Xa〉Yb를 가짐」으로, 이 출력이 N={10}이면 「2수(Xa, Yb)는 대소관계 Xa〈Yb를 가짐」으로, 각각 해석하는 것이다.
또, 본 발명의 연산장치는 상기 바이너리 트리의 리프를 제외하는 높이 m(m는 log2n을 넘는 최소의 정수)의 부분 바이너리 트리가, 깊이 m의 노드로 되는 상기 상위 우선결정노드를 Nm(Nm은 n/2를 넘는 최소의 정수)개, 깊이 s(s는 s=1∼m-1의 정수)의 노드로 되는 상기 상위 우선결정노드를 Ns(Ns는 Ns+1/2를 넘는 최소의 정수)개, 각각 구비할 때에, 상기 부분 바이너리 트리의 상기 깊이 m-p(p는 p=0∼m-1의 짝수)의 노드로 되는 상위 우선결정노드는, 상기 부호 Ti,1 및 상기 부호 Tj,1의 부정논리합을 취해 부호 ^Tij,1로서 출력하는 부정논리합수단과, 상기 부호 Ti,1가 "1" 을 취할 때 상기 부호 Ti,o을, 상기 부호 Ti,1가 "0" 을 취할 때 상기 부호 Tj,o을, 각각 선택한 것의 부정을 취해 부호 ^Tij,o로서 출력하는 제2의 선택수단을 구비하고, 상기 부분 바이너리 트리의 상기 깊이 m-q(q=1∼m-1의 홀수)의 노드로 되는 상위 우선결정노드는, 상기 부호 ^Ti,1 및 상기 부호 ^Tj,1의 부정논리곱을 취해 부호 Tij,1로서 출력하는 부정논리곱수단과, 상기 부호 ^Ti,1가 "0" 을 취할 때 상기 부호 ^Ti,o을, 상기 부호 ^Ti,1이 "1" 을 취할 때 상기 부호 ^Tj,o을, 각각 선택한 것의 부정을 취해 부호 Tij,o으로서 출력하는 제3의 선택수단을 구비하고, m이 짝수의 경우에는, 상기 바이너리 트리의 루트로 되는 상위 우선결정노드의 출력이Q={0*}이면 「2수(Xa, Yb)는 동일함」으로, 이 출력이 Y={11} 이면 「2수(Xa, Yb)는 대소관계 Xa〉Yb를 가짐」으로, 이 출력이 N={10}이면「2수(Xa, yb)는 대소관계 Xa〈Yb를 가짐」으로, 각각 해석하고, m이 홀수의 경우에는, 상기 바이너리 트리의 루트로 되는 상위 우선결정노드의 출력이 Q={1*}이면 「2수(Xa, Yb)는 동일함」으로, 이 출력이 Y={0 0}이면 「2수(Xa, Yb)는 대소관계 Xa〉Yb를 가짐」으로, 이 출력이 N={0 1}이면 「2수(Xa, Yb)는 대소관계 Xa〈Yb를 가짐」으로, 각각 해석하는 것이다.
또, 본 발명의 연산장치는, 상기 연산장치가 부호가 있는 n비트 2진수에 있어서의 2수(Xa, Yb)의 비교를 행하는 경우에, 상기 2수의 MSB(Most Significant Bit)에 대한 비교판단을 행하는 판단 노드는, 상기 자리값 Xan-1을 자리값 Ybn-1으로서, 상기 자리값 Ybn-1을 자리값 Xan-1으로서, 각각 취급하는 것이다.
또, 본 발명의 연산장치는, 상기 연산장치가 n비트 2진수에 있어서의 2수(Xa, Yb)의 비교를 행하는 것으로서, 이 2수의 각 자리(Xai, Ybi ; i=0∼n-1에 대한 비교판단이 상기 순서의존성이 있는 판단의 계열을 형성하는 경우에, 상기 판단 노드는, 상기 자리값 Xai 및 상기 자리값 Ybi의 부정의 부정논리곱을 취해 부호 Ti,1로서 출력하는 부정논리곱수단과, 상기 자리값 Xai 및 상기 자리값 Ybi의 부정의 부정논리합을 취해 부호 Ti,0로서 출력하는 부정논리합수단을 구비하는 것이다.
또, 본 발명의 연산장치는, n비트 2진수에 있어서의 2수(Xa, Yb)의 가산에 있어서의 이 2수의 각 자리(Xai, Ybi ; i=0∼n-1)에 대한 자리올림의 존부판단이 상기 순서의존성이 있는 판단의 계열을 형성하는 경우에, 상기 판단 노드는, 상기 자리값 Xai 및 상기 자리값 Ybi의 배타적 부정논리합을 취해 부호 Ti,1로서 출력하는 배타적 부정논리합수단과, 상기 자리값 Xai을 부호 Ti,0로서 출력하는 접속수단, 또는, 상기 자리값 Ybi를 부호 Ti,0로서 출력하는 접속수단을 구비하는 것이다.
또, 본 발명의 연산수단은, 상기 2수의 LSB(Least Significant Bit)에 대한 자리올림의 존부판단을 행하는 판단 노드는, 상기 자리값 Xa0 및 상기 자리값 Yb0의 부정논리합을 취하는 부정논리합수단과, 상기 자리값 Xa0 및 상기 자리값 Yb0의 부정논리곱을 취하는 부정논리곱수단과, 당해 연산장치에의 자리올림입력이 "1" 을 취할 때 상기 부정논리합수단의 출력을, 이 자리올림입력이 "0" 을 취할 때 상기 부정논리곱수단의 출력을, 각각 선택한 것의 부정을 취해 부호 T0,0로서 출력하는 선택수단을 구비하고, 부호 T0,1를 출력하지 않는 것이다.
또, 본 발명의 연산장치는, 상기 상위 우선결정노드중, 상기 2수의 LSB에 대한 자리올림의 존부판단을 행하는 판단 노드가 본래 출력할 부호 T0,1에 기인하지 않는 상위 우선결정노드는, 상기 부호 Ti,1 및 상기 부호 Tj,1의 논리합을 취해 부호 Tij,1로서 출력하는 논리합수단과, 상기 부호 Ti,1가 "1" 을 취할때 상기 부호 Ti,0를, 상기 부호 Ti,1가 "0" 을 취할 때 상기 부호 Tj,0을, 각각 선택하여, 부호 Tij,0로서 출력하는 선택수단을 구비하고, 상기 상위 우선결정노드중, 상기 2수의 LSB에 대한 자리올림의존부판단을 행하는 판단 노드가 본래 출력할 부호 T0,1에 기인하는 상위 우선결정노드는, 상기 부호 Ti,1가 "1" 을 취할 때 상기 부호 Ti,0을, 상기 부호 Ti,1가 "0" 을 취할 때 상기 부호 Tj,0를 각각 선택하여 부호 Tij,0로서 출력하는 선택수단을 구비하고, 부호 Tij,1를 출력하지않고, 상기 바이너리 트리의 루트로 되는 상위 우선결정노드의 출력부호 Tij,0가 "1" 이면 「자리올림출력 있음」으로, 이 출력부호 Tij,0이 "0" 이면 「자리올림출력 없음」으로 각각 해석하는 것이다.
또, 본 발명의 연산장치는, 상기 바이너리 트리의 리프를 제외하는 높이 m(m은 log2n을 넘는 최소의 정수)의 부분 바이너리 트리가, 깊이 m의 노드로 되는 상기 상위 우선결정노드를 Nm(Nm은 n/2를 넘는 최소의 정수)개, 깊이 s(s는s=1∼m-1의 정수)의 노드로 되는 상기 상위 우선결정노드를 Ns(Ns는 Ns+1/2을 넘는 최소의 정수)개, 각각 구비할 때에, 상기 부분 바이너리 트리의 상기 깊이 m-p(p는 p=0∼m-1의 짝수)의 노드로 되는 상위 우선결정노드중, 상기 2수의 LSB에 대한 자리올림의 존부판단을 행하는 판단 노드가 본래 출력할 부호 T0,1에 기인하지 않는 상위 우선결정노드는, 상기 부호 Ti,1 및 상기 부호 Tj,1의 부정 논리합을 취해 부호 ^Tij,1로서 출력하는 부정논리합수단과, 상기 부호 Ti,1가 "1" 을 취할 때 상기 부호 Ti,0를, 상기 부호 Ti,1가 "0" 을 취할 때 상기 부호 Tj,0를, 각각 선택한 것의 부정을 취해 부호 ^Tij,0으로 출력하는 제2 선택수단을 구비하고, 상기 부분 바이너리 트리의 상기 깊이 m-q(q는 q=1∼m-1의 홀수)의 노드로 되는 상위 우선결정노드 중,상기 2수의 LSB에 대한 자리올림의 존부판단을 행하는 판단 노드가 본래 출력할 부호 T0,1에 기인하지 않는 상위 우선결정노드는, 상기 부호 ^Ti,1 및 상기 부호 ^Tj,1의 부정논리곱을 취해 부호 Tij,1로서 출력하는 부정논리곱수단과, 상기 부호 ^Ti,1가 "0" 을 취할 때 상기 부호 ^Ti,0을, 상기 부호 ^Ti,1가 "1" 을 취할 때 상기 부호 ^Tj,0을, 각각 선택한 것의 부정을 취해 부호 Tij,0으로서 출력하는 제3 선택수단을 구비하고, 상기 부분 바이너리 트리의 상기 깊이 m-p(p는 p=0∼m-1의 짝수)의 노드로 되는 상위 우선결정노드중, 상기 2수의 LSB에 대한 자리올림의 존부 판단을 행하는 판단 노드가 본래 출력할 부호 T0,1에 기인하는 상위 우선결정노드는, 상기 부호 Ti,1가 "1" 을 취할 때 상기 부호 Ti,0을, 상기 부호 Ti,1가 "0" 을 취할 때 상기 부호 Tj,0을, 각각 선택한 것의 부정을 취해 부호 ^Tij,0로서 출력하는 제2 선택수단을 구비하고, 부호 Tij,1를 출력하지 않고, 상기 부분 바이너리 트리의 상기 깊이 m-q(q는 q=1∼m-1의 홀수)의 노드로 되는 상위 우선결정노드중, 상기 2수의 LSB에 대한 자리올림의 존부판단을 행하는 판단 노드가 본래 출력할 부호 T0,1에 기인하는 상위 우선결정노드는, 상기 부호 ^Ti,1가 "0" 을 취할 때 상기 부호 ^Ti,0을, 상기 부호 ^Ti,1가 "1" 을 취할 때 상기 부호 ^Tj,0을 각각 선택한 것의 부정을 취해 부호 Tij,0로서 출력하는 제3 선택수단을 구비하고, 부호 Tij,1을 출력하지 않고, m이 짝수의 경우에는, 상기 바이너리 트리의 루트로 되는 상위 우선결정노드의 출력부호 Tij,0가 "1" 이면 「자리올림출력 있음」으로, 이 출력부호 Tij,0가 "0" 이면 「자리올림출력 없음」으로 각각 해석하고, m이 홀수의 경우에는, 상기 바이너리 트리의 루트로 되는 상위결정노드의 출력부호 ^Tij,0가 "0" 이면 「자리올림출력 있음」으로, 이 출력부호 ^Tij,0가 "1" 이면 「자리올림출력 없음」으로, 각각 해석하는 것이다.
또, 본 발명의 연산장치는, n비트 2진수에 있어서의 2수(Xa, Yb)의 가산에 있어서의 이 2수의 각 자리(Xai, Ybi ; i=0∼n-1)에 대한 자리올림의 존부판단이 상기 순서의존성이 있는 판단의 계열을 형성하는 경우에, 상기 판단 노드는, 상기 자리값 Xai 및 상기 자리값 Ybi의 부정논리곱을 취해 부호 Ti,1로서 출력하는 부정논리곱수단과, 상기 자리값 Xai 및 상기 자리값 Ybi의 부정논리합을 취해 부호 Ti,0로서 출력하는 부정논리합수단을 구비하는 것이다.
또, 본발명의 연산장치는, n비트 2진수에 있어서의 2수(Xa, Yb)에 있어서의 이 2수의 각 자리(Xai, Ybi ; i=0∼n-1)에 대한 자리올림의 존부판단이 상기 순서의존성이 있는 판단의 계열을 형성하는 경우에 있어서, 상기 바이너리 트리를, 상기 2수의 각 자리 Xaj, Ybj(j=0∼n-2)에 대한 자리올림의 존부판단을 행하는 판단 노드를 리프로서 구성하고, 상기 바이너리 트리의 리프를 제외한 높이 m(m은 log2n을 넘는 최소의 정수)의 부분 바이너리 트리가, 깊이 m의 노드로 되는 상기 상위 우선결정노드를 Nm(Nm은 n/2를 넘는 최소의 정수)개, 깊이 s(s는 s=1∼m-1의 정수)의 노드로 되는 상기 상위 우선결정노드를 Ns(Ns는 Ns+1/2를 넘는 최소의 정수)개, 각각 구비할 때에, 상기 2수의 LSB에 대한 자리올림의 존부판단을 행하는 판단 노드는, 상기 자리값 Xa0 및 상기 자리값 Yb0의 부정논리합을 취하는 부정논리합수단과, 상기 자리값 Xa0 및 상기 자리값 Yb0의 부정논리곱을 취하는 부정논리곱수단과, 당해 연산장치에의 자리올림입력이 "1" 을 취할 때 상기 부정논리합수단의 출력을, 이 자리올림입력이 "0" 을 취할 때 상기 부정논리곱수단의 출력을, 각각 선택한 것의 부정을 취해 부호 T0,0으로서 출력하는 선택수단을 구비하고, 부호 T0,1을 출력하지 않고, 상기 2수의 각 자리 Xak, Ybk(k=1∼n-1)에 대한 자리올림의 존부판단을 행하는 판단 노드는, 상기 자리값 Xaj 및 상기 자리값 Ybj의 배타적 부정논리합을 취해 부호 Tj,l로서 출력하는 배타적 부정논리합수단과, 상기 자리값 Xaj를 부호 Tj,0로서 출력하는 접속수단, 또는, 상기 자리값 Ybj를 부호 Tj,0으로서 출력하는 접속수단을 구비하고, 상기 상위 우선결정노드중, 상기 2수의 LSB에 대한 자리올림의 존부판단을 행하는 판단 노드가 본래 출력할 부호 T0,1에 기인하는 상위 우선결정노드는, 상기 부호 Ti,1가 "1" 을 취할 때 상기 부호 Ti,0을, 상기 부호Ti,1가 "0" 을 취할 때 상기 부호 Tj,0를, 각각 선택하여 부호 Tij,0으로서 출력하는 선택수단을 구비하고, 부호 Tij,1를 출력하지 않고, 상기 상위 우선결정노드중, 상기 2수의 LSB에 대한 자리올림의 존부판단을 행하는 판단 노드가 본래 출력할 부호 T0,1에 기인하지 않는 상위 우선결정노드는, 상기 부호 Ti,1 및 상기 부호 Tj,1의 논리합을 취해 부호 Tij,1로서 출력하는 논리합수단과, 상기 부호 Ti,1가 "1" 을 취할 때 상기 부호 Ti,0를, 상기 부호 Ti,1가 "0" 을 취할 때 상기 부호 Tj,0를, 각각 선택하여 부호 Tij,0로서 출력하는 선택수단을 구비하고, 상기 바이너리 트리의 리프의 수가 2의 누승(累乘)이 아닌 경우에는, 상기 2수의 LSB에 대한 자리올림의 존부판단을 행하는 판단 노드에 대응하는 상위 우선결정노드를, 이 판단 노드가 출력하는 부호 T0,0를 그대로 전반(傳搬)시키는 더미노드로 하고, 상기 2수의 MSB에 대한 자리올림의 존부판단을 행하는 판단 노드의 출력부호 Tn-1,1의 부정과, 상기 바이너리 트리의 루트로 되는 상위 우선결정노드의 출력부호 Tij,0과의 배타적 논리합을 취해, 상기 2수의 MSB에 대한 합의 결과로 하는 배타적 논리합수단을 구비하는 것이다.
또, 본 발명의 연산장치는, n비트 2진수에 있어서의 2수(Xa, Yb)의 가산에 있어서의 이 2수의 각 자리(Xai, Ybi;i=0∼n-1)에 대한 자리올림의 존부판단이 상기 순서의존성이 있는 판단의 계열을 형성하는 경우로서, 상기 바이너리 트리를, 상기 2수의 각 자리 Xaj, Ybj(j=0∼n-2)에 대한 자리올림의 존부판단을 행하는 판단 노드를 리프로서 구성하고, 상기 바이너리 트리의 리프를 제외하는 높이 m(m은 log2n을 넘는 최소의 정수)의 부분 바이너리 트리가, 깊이 m의 노드로 되는 상기 상위 우선결정노드를 Nm(Nm은 n/2를 넘는 최소의 정수)개, 깊이 s(s는 s=1∼m-1의 정수)의 노드로 되는 상기 상위 우선결정노드를 Ns(Ns는Ns+1/2를 넘는 최소의 정수)개, 각각 구비할때에, 상기 2수의 LSB에 대한 자리올림의 존부판단을 행하는 판단 노드는, 상기 자리값 Xa0 및 상기 자리값 Yb0의 부정논리합을 취하는 부정논리합수단과, 상기 자리값 Xa0 및 상기 자리값 Yb0의 부정논리곱을 취하는 부정논리곱수단과, 당해 연산장치에의 자리올림입력이 "1" 을 취할 때 상기 부정논리합수단의 출력을, 이 자리올림입력이 "0" 을 취할 때 상기 부정논리곱수단의 출력을, 각각 선택한 것의 부정을 취해 부호 T0,0로서 출력하는 선택수단을 구비하고, 부호 T0,l을 출력하지 않고, 상기 2수의 각 자리 Xak, Ybk(k=1∼n-1)에 대한 자리올림의 존부판단을 행하는 판단 노드는, 상기 자리값 Xaj 및 상기 자리값 Ybj의 배타적 부정논리합을 취해 부호 Tj,l로서 출력하는 배타적 부정논리합수단과, 상기 자리값 Xaj을 부호 Tj,0로서 출력하는 접속수단, 또는, 상기 자리값 Ybj을 부호 Tj,0로서 출력하는 접속수단을 구비하고, 상기 부분 바이너리 트리의 상기 깊이 m-p(p는 p=0∼m-1의 짝수)의 노드로 되는 상위 우선결정노드중, 상기 2수의 LSB에 대한 자리올림의 존부판단을 행하는 판단 노드가 본래 출력할 부호 T0,l에 기인하지 않는 상위 우선결정노드는, 상기 부호 Ti,l 및 상기 부호 Tj,l의 부정논리합을 취해 부호 ^Tij,l로서 출력하는 부정논리합수단과, 상기 부호 Ti,l이 "1" 을 취할 때 상기 부호 Ti,0를, 상기 부호 Ti,l가 "0" 을 취할 때 상기 부호 Tj,0를, 각각 선택한 것의 부정을 취해 부호 ^Tij,0로서 출력하는 제2 선택수단을 구비하고, 상기 부분 바이너리 트리의 상기 깊이 m-q(q 는 q=1∼m-1의 홀수)의노드로 되는 상위 우선결정노드중, 상기 2수의 LSB에 대한 자리올림의 존부판단을 행하는 판단 노드가 본래 출력할 부호 T0,l에 기인하지 않는 상위 우선결정노드는, 상기 부호 ^Ti,l 및 상기 부호 ^Tj,l의 부정논리곱을 취해 부호 Tij,l로서 출력하는 부정논리곱수단과, 상기 부호 ^Ti,l가 "0" 을 취할 때 상기 부호 ^Ti,0를, 상기 부호 ^Ti,l가 "1" 을 취할 때 상기 부호 ^Tj,0를, 각각 선택한 것의 부정을 취해 부호 Tij,0로서 출력하는 제3의 선택수단을 구비하고, 상기 부분 바이너리 트리의 상기 깊이 m-p(p는 p=0∼m-l의 짝수)의노드로 되는 상위 우선결정노드중, 상기 2수의 LSB에 대한 자리올림의 존부판단을 행하는 판단 노드가 본래 출력할 부호 T0,l에 기인하는 상위 우선결정노드는, 상기 부호 Ti,l가 "1" 을 취할 때 상기 부호 Ti,0를, 상기 부호 Ti,l가 "0" 을 취할 때 상기 부호 Tj,0를, 각각 선택한 것의 부정을 취해 부호 ^Tij,0로서 출력하는 제2선택수단을 구비하고, 부호 Tij,l를 출력하지 않고, 상기 부분 바이너리 트리의 상기 깊이 m-q(q는 q=1∼m-1)의 노드로 되는 상위 우선결정노드중, 상기 2수의 LSB에 대한 자리올림의 존부판단을 행하는 판단 노드가 출력할 부호 T0,l에 기인하는 상위 우선결정노드는, 상기 부호 ^Ti,l가 "0" 을 취할 때 상기 부호 ^Ti,0를, 상기 부호 ^Ti,l가 "1" 을 취할 때 상기 부호 ^Tj,0를 각각 선택한 것의 부정을 취해 부호 Tij,0로서 출력하는 제3 선택수단을 구비하고, 부호 Tij,l를 출력하지 않고, 상기 바이너리 트리의 리프의 수가 2의 누승이 아닌 경우에는, 상기 2수의 LSB에 대한 자리올림의 존부판단을 행하는 판단 노드에 대응하는 상위 우선결정노드를, 이 판단 노드가 출력하는 부호 T0,0를 반전하여 전반시키는 더미노드로 하고, m이 짝수의 경우에는, 상기 2수의 MSB에 대한 자리올림의 존부판단을 행하는 판단 노드의 출력부호 Tn-l,l의 부정과, 상기 바이너리 트리의 루트로 되는 상위 우선결정노드의 출력부호 Tij,0와의 배타적 논리합을 취하고, 상기 2수의 MSB에 대한 합의 결과로 하는 배타적 논리합수단을 구비하고, m이 홀수인 경우에는, 상기 2수의 MSB에 대한 자리올림의 존부판단을 행하는 판단 노드의 출력부호 Tn-l,l의 부정과, 상기 바이너리 트리의 루트로 되는 상위 우선결정노드의 출력부호 ^Tij,0의 부정과의 배타적 논리합을 취하고, 상기 2수의 MSB에 대한 합의 결과로 하는 배타적 논리합수단을 구비하는 것이다.
또, 본 발명의 연산장치는, n비트 2진수에 있어서의 2수(Xa, Yb)의 가산에 있어서의 이 2수의 각 자리(Xai, Ybi ; i=0∼n-1)에 대한 자리올림의 존부판단이 순서의존성이 있는 판단의 계열을 형성하는 경우에, 상기 2수의 각 자리값 Xai, Ybi에 따라서 동위자리의 합의 결과가 2이상으로 될 때에 "참 또는 거짓"을, 이 결과가 제로로 될 때에 "거짓 또는 참"을, 이 결과가 1로 될 때에 "참 또는 거짓의 어느 쪽도 아니다. 또는, 모른다"를, 판단결과로서 각각 출력하는 n개의 판단 노드와, 행이 상기 2수의 각 자리에 대응하는 n행 m열(m은 log2n을 넘는 최소의 정수)의 상위 우선결정노드매트릭스를 구비하고, 상기 제1 열의 상위 우선결정노드군은, 제0 자리의 판단 노드의 판단결과를 그대로 전반시키는 더미노드로서의 제0행의 상위 우선결정노드와, 제hl-l 자리의 판단 노드 및 제hl 자리의 판단 노드(hl=1∼n-1)의 판단결과를 입력으로 하고, 제hl 자리의 판단 노드의 판단결과가 "참" 또는 "거짓" 인 경우에는 이 h1 자리의 판단 노드의 판단결과를 출력하고, 제hl 자리의 판단 노드의 판단결과가 "참 또는 거짓의 어느 쪽도 아니다. 또는, 모른다"의 경우에는 제hl-l 자리의 판단 노드의 판단결과를 출력하는 제hl행의 상위 우선 결정노드를 구비하고, 상기 제k 열의 상위 우선결정노드군(k=2∼m)는, 제0 행으로부터 제2k-1-1 행까지의 상위 우선결정노드의 판단결과를 각각 그대로 전반시키는 더미노드로서의 제0 행으로부터 제2k-1-1 행까지의 상위 우선결정노드와, 제hk-2k-1행의 상위 우선결정노드 및 제hk 행의 상위 우선결정노드(hk=2k-1∼n-1)의 판단결과를 입력으로 하고, 제hk 행의 상위 우선결정노드의 판단결과가 "참" 또는 "거짓" 인 경우에는 이 hk 행의 상위 우선결정노드의 판단결과를 출력하고, 제hk행의 상위 우선결정노드의 판단결과가 "참 또는 거짓의 어느 쪽도 아니다. 또는, 모른다"의 경우에는 제hk-2k-1행의 상위 우선결정노드의 판단결과를 출력하는 제hk행의 상위 우선결정노드를 구비하고, 상기 n개의 판단 노드, 및, 상기 각 열의 상위 우선결정노드군을, 각각 동시에 처리하는 것이다.
또, 본 발명의 연산장치는, 상기 판단결과인, "참"을 값의 부호 "Y"로,"거짓"을 값의 부호 "N"으로, "참 또는 거짓의 어느 쪽도 아니다. 또는, 모른다"를, 값의 부호 "Q"로 각각 할 때, 상기 상위 우선결정노드는, 상위의 판단 노드의 판단결과에 기인하는 부호 Ti∈{Y,N,Q} 및 하위의 판단 노드의 판단 결과에 기인하는 부호 Ti∈{Y,N,Q}의 2개의 부호로부터 1개의 부호 Ti∈{Y,N,Q}를 유도하는 K연산자로서 주어지고, 부호 Ti가 부호 Tj에 대항여 우월하는 관계에 있는 경우에, 상기 K연산자는, 상기 부호 Ti가 값의 부호 "Y" 또는 값의 부호 "N" 인 경우에는 이 값의 부호 "Y" 또는 값의 부호 "N"을 상기 부호 Tij가 취하는 값의 부호로 하고, 상기 부호 Ti가 값의 부호 "Q" 인 경우에는 상기 부호 Tj가 취하는 값의 부호를 상기 부호 Tij가 취하는 값의 부호로 하는 것이다.
또, 본 발명의 연산장치는, 상기 판단결과인 "참"을 값의 부호 "Y"로, "거짓"을 값의 부호 "N"으로, "참 또는 거짓의 어느 쪽도 아니다. 또는, 모른다"를, 값의 부호 "Q"로 각각 할 때, 상기 상위 우선결정노드는, 상위의 판단 노드의 판단결과에 기인하는 부호 Ti∈{Y,N,Q} 및 하위의 판단 노드의 판단결과에 기인하는 부호 Ti∈{Y,N,Q}의 2개의 부호로부터 1개의 부호 Tij∈{Y,N,Q}를 유도하는 K연산자로서 주어지고, 부호 Ti가 부호 Tj에 대하여 우월하는 관계에 있는 경우에, 임의의 부호 X가, 상기 값의 부호 "Y"를 {ll}, 상기 값의 부호 "N"을 {10}, 상기 값의 부호를 {0*}(여기에, "*" 는 돈트케어)로 하는 2비트 2진수(X,l, X,0)로 할당되고, 논리합을 +연산자로, 논리곱을 ·연산자로, 부정을 ^연산자로 각각 표기할 때, 상기 K연산자는,
Ti KTj=Tij
(Ti,l,Ti0)K(Tjl,Tj0)=(Tij,l,Tij,0)
=(Ti,l+Tj,l,Ti,l·Ti,0+^Ti,l·Tj,0)
으로서 주어진다.
또, 본 발명의 연산장치는, 상기 제1 자리로부터 제n-1까지의 판단 노드는, 상기 자리값 Xai 및 상기 자리값 Ybi의 배타적 부정논리합을 취해 부호 Ti,l로서 출력하는 배타적 부정논리합수단과, 상기 자리값 Xai을 부호 Ti,0로서 출력하는 접속수단, 또는, 상기 자리값 Ybi을 부호 Ti,0로서 출력하는 접속수단, 또는, 상기 자리값 Ybi을 부호 Ti,0로서 출력하는 접속수단을 구비하고, 상기 제0 자리의 판단 노드는, 상기 자리값 Xa0 및 상기 자리값 Yb0의 부정논리합을 취하는 부정논리합수단과, 상기 자리값 Xa0 및 상기 자리값 Yb0의 부정논리합을 취하는 부정논리합수단과, 상기 자리값 Xa0 및 상기 자리값 Yb0의 부정논리곱을 취하는 부정논리곱수단과, 당해 연산장치에의 자리올림입력이 "1" 을 취할 때 상기 부정논리합수단의 출력을, 이 자리올림입력이 "0" 을 취할 때 상기 부정논리곱수단의 출력을, 각각 선택한 것의 부정을 취하고, 부호 T0,0로서 출력하는 선택수단을 구비하고, 부호 T0,l를 출력하지 않고, 상기 더미노드를 제외하는 상기 상위 우선결정노드중, 상기 제0자리의 판단 노드가 본래 출력할 부호 T0,l에 기인하지 않는 상위 우선결정노드는, 상기 부호 Ti,l 및 상기 부호 Tj,l의 논리합을취해 부호 Tij,l로서 출력 하는 논리합수단과, 상기 부호 Ti,l가 "l" 을 취할 때 상기 부호 Ti,0를, 상기 부호 Ti,l가 "0" 을 취할 때 상기 부호 Tj,0를, 각각 선택하여 부호 Tij,0로서 출력하는 선택수단을 구비하고, 상기 더미노드를 제외하는 상위 우선결정노드중, 상기 제0 자리의 판단 노드가 본래 출력할 부호 T0,l에 기인하는 상위 우선결정노드는, 상기 부호 Ti,l가 "1" 을 취할 때 상기 부호 Ti,0를 , 상기 부호 Ti,l가 "0" 을 취할 때 상기 부호 Tj,0를, 각각 선택하여, 부호 Tij,0로서 출력하는 선택수단을 구비하고, 부호 Tij,l를 출력하지 않고, 상기 제m 열의 제0 행으로부터 제n-1 행까지의 상위 우선결정노드의 출력부호 Tij,0를 각각 제1 자리로부터 제n-1 자리까지 및 당해 연산장치의 자리올립출력으로서, 당해 출력부호 Tij,0가 "1" 이면 「자리올림출력 있음」으로, 이 출력부호 Tij,0이 "0" 이면 「자리올림출력 없음」으로 각각 해석하는 것이다.
또, 본 발명의 연산장치는, 상기 자리값 Xa0 및 상기 자리값 Yb0의 배타적 논리합을 취하는 제0 자리의 배타적 논리합수단과, 상기 제0 자리의 배타적 논리합수단의 출력과 당해 연산장치에의 자리올림입력과의 배타적 논리합을 취해 제0 자리의 합의 결과로 하는 제0 행의 배타적 논리합수단과, 상기 제1 자리로부터 제n-1 자리까지의 판단 노드의 출력부호 Ti,l의 부정과 상기 제m 열의 제0 행으로부터 제n-2 행까지의 상위 우선결정노드의 출력부호 Tij,0와의 각각의 배타적 논리합을 취해 제1 자리로부터 제n-1 자리까지의 합의 결과로 하는 제1 행으로부터 제n-1 행까지의 배타적 논리합수단을 구비한 합생성수단을 구비하는 것이다.
또, 본 발명의 연산장치는, 상기 제1 자리로부터 제n-1 자리까지의 판단 노드는, 상기 자리값 Xai 및 상기 자리값 Ybi의 배타적 부정논리합을 취해 부호 Ti,l로서 출력하는 배타적 부정논리합수단과, 상기 자리값 Xai을 부호 Ti,0로서 출력하는 접속수단, 또는, 상기 자리값 Ybi을 부호 Ti,0로서 출력하는 접속수단을 구비하고, 상기 제0 자리의 판단 노드는, 상기 자리값 Xa0 및 상기 자리값 Yb0의 부정논리합을 취하는 부정논리합수단과, 상기 자리값 Xa0 및 상기 자리값 Yb0의 부정논리곱을 취하는 부정논리곱수단과, 당해 연산장치에의 자리올림입력이 "1" 을 취할 때 상기 부정논리합수단의 출력을, 이 자리올림입력이 "0" 을 취할 때 상기 부정논리곱수단의 출력을, 각각 선택한 것의 부정을 취해 부호 T0,0로서 출력하는 선택수단을 구비하고, 부호 T0,l를 출력하지 않고, 상기 제1 열 제0 행의 상위 우선결정노드 및 상기 제k 열의 제0 행으로부터 제2k-1-1 행까지의 상위 우선결정노드(k=2∼m)는, 제0 자리의 판단 노드의 판단 결과 및 제0 행으로부터 제2k-1-1 행까지의 상위 우선결정노드의 판단결과를 각각 반전하여 전반시키는 더미노드로 하고, 상기 더미노드를 제외하는 제m-p 열(p는 p=0∼m-1의 짝수)의 상위 우선결정노드중, 상기 제0 자리의 판단 노드가 본래 출력해야한 부호 T0,l에 기인하지 않는 상위 우선결정노드는, 상기 부호 Ti,l 및 상기 부호 Tj,l의 부정논리합을 취해 부호 ^Tij,l로서 출력하는 부정논리합수단과, 상기 부호 Ti,l가 "1" 을 취할 때 상기 부호 Ti,0를, 상기 부호 Ti,l가 "0" 을 취할 때 상기 부호 Tj,0를 , 각각 선택한 것의 부정을 취해 부호 ^Tij,0로서 출력하는 제2 선택수단을 구비하고, 상기 더미노드를 제외하는 제m-q 열(q는 q=1∼m-1의 홀수)의 상위 우선결정노드중, 상기 제0 자리의 판단 노드가 본래 출력할 부호 T0,l에 기인하지 않는 상위 우선결정노드는, 상기 부호 ^Ti,l 및 상기 부호 ^Tj,l의 부정논리곱을 취해 부호 Tij,l로서 출력하는 부정논리곱수단과, 상기 부호 ^Ti,l가 "0" 을 취할 때 상기 부호 ^Ti,0 를, 상기 부호 ^Ti,l가 "1" 을 취할 때 상기 부호 ^Tj,0를, 각각 선택한 것의 부정을 취해 부호 Tij,0로서 출력하는 제3 선택수단을 구비하고, 상기 더미노드를 제외하는 제m-p 열(p는 p=0∼m-1의 짝수)의 상위 우선결정노드중, 상기 제0 자리의 판단 노드가 본래 출력할 부호 T0,l에 기인하는 상위 우선결정노드는, 상기 부호 Ti,l가 "1" 을 취할 때 상기 부호 Ti,0를, 상기 부호 Ti,l가 "0" 을 취할 때 상기 부호 Tj,0를, 각각 선택한 것의 부정을 취해 부호 ^Tij,0로서 출력하는 제2 선택수단을 구비하고, 부호 Tij,l를 출력하지 않고, 상기 더미노드를 제외하는 제m-q 열(q는 q=1∼m-1의 홀수)의 상위 우선결정노드중, 상기 제0 자리의 판단 노드가 본래 출력할 부호 T0,l에 기인하는 상위 우선결정노드는, 상기 부호 ^Ti,l가 "0" 을 취할 때 상기 부호 ^Ti,0를, 상기 부호 ^Ti,l가 "1" 을 취할 때 상기 부호 ^Tj,0를, 각각 선택한 것의 부정을 취해 부호 Tij,0로서 출력하는 제3 선택수단을 구비하고, 부호 Tij,l를 출력하지 않고, m이 짝수인 경우에는, 상기 제 m열의 제0 행으로부터 제n-1 행까지의 상위 우선결정노드의 출력부호 Tij,0를 각각 제1 자리로부터 제n-1 자리까지 및 당해 연산장치의 자리올림출력으로서, 이 출력부호 Tij,0가 "1" 이면 「자리올림출력 있음」으로, 이 출력부호 Tij,0가 "0" 이면 「자리올림출력 없음」으로, 각각 해석하고, m이 홀수인 경우에는, 상기 제m 열의 제0 행으로부터 제n-1 행까지의 상위 우선결정노드의 출력부호 ^Tij,0를 각각 제1 자리로부터 제n-1 자리까지 및 당해 연산장치의 자리올림출력으로서, 이 출력부호 ^Tij,0가 "0" 이면 「자리올림출력 있음」으로, 이 출력부호 ^Tij,0가 "1" 이면「자리올림출력 없음」으로, 각각 해석하는 것이다.
또, 본 발명의 연산장치는, 상기 자리값 Xa0 및 상기 자리값 Yb0의 배타적 논리합을 취하는 제0 자리의 배타적 논리합수단과, m이 짝수인 경우에는, 상기 제0 자리의 배타적 논리합수단의 출력과 당해 연산장치에의 자리올림입력과의 배타적 논리합을 취해 제0 자리의 합의 결과로 하는 제0 행의 배타적 논리합수단과, 상기 제1 자리로부터 제n-1 자리까지의 판단 노드의 출력부호 Ti,l의 부정과 상기 제m 열의 제0 행으로부터 제n-2 행까지의 상위 우선결정노드의 출력부호 Tij,0와의 각각의 배타적 논리합을 취해 제1 자리로부터 제n-1 자리까지의 합의 결과로 하는 제1 행으로부터 제n-1 행까지의 배타적 논리합수단을 구비한 합생성수단을 구비항고, m이 홀수인 경우에는, 상기 제0 자리의 배타적 논리합수단의 출력과 당해 연산장치에의 자리올림입력과의 배타적 논리합을 취해 제0 자리의 합의 결과로 하는 제0 행의 배타적 논리합수단과, 상기 제1 자리로부터 제n-1 자리까지의 판단 노드의 출력부호 Ti,l의 부정과 상기 제m 열의 제0 행으로부터 제n-2 행까지의 상위 우선결정노드의 출력부호 ^Tij,0의 부정과의 각각의 배타적 논리합을 취해 제1 자리로부터 제n-1 자리까지의 합의 결과로 하는 제1 행으로부터 제n-1 행까지의 배타적 논리합수단을 구비한 합생성수단을 구비하는 것이다.
또, 본 발명의 연산장치는, n비트 2진수에 있어서의 2수(Xa, Yb)의 가산에 있어서의 이 2수의 각 자리(Xai, Ybi ; i=0∼n-1)에 대한 자리올림의 존부판단이 순서의존성이 있는 판단의 계열을 형성하는 경우에, 상기 2수의 각 자리값 Xai, Ybi에 따라서 동위자리의 합의 결과가 2이상으로 될 때에 "참 또는 거짓"을, 이 결과가 제로로 될 때에 "거짓 또는 참"을, 이 결과가 1로 될 때에 "참 또는 거짓의 어느 쪽도 아니다. 또는, 모른다"를, 판단결과로서 각각 출력하는 n개의 판단 노드와, 행이 상기 2수의 각 홀수자리에 대응하는 n/2행 m열(m은 log2n을 넘는 최소의 정수)의 상위 우선결정노드매트릭스를 구비하고, 상기 제1 열의 상위 우선결정노드군은, 제h1-1 자리의 판단 노드 및 제h1 자리의 판단 노드(h1=1∼n-1의 홀수)의 판단결과를 입력으로 하고, 제h1 자리의 판단 노드의 판단결과가 "참" 또는 "거짓" 인 경우에는 이 h1 자리의 판단 노드의 판단결과를 출력하고, 제h1 자리의 판단 노드의 판단결과가 "참 또는 거짓의 어느 쪽도 아니다. 또는, 모른다"의 경우에는 제h1-1 자리의 판단 노드의 판단결과를 출력하는 제h1 행의 상위결정노드를 구비하고, 상기 제k 열의 상위 우선결정노드군(k=2∼m)은, 제1로부터 제2k-1-1까지의 홀수행의 상위 우선결정노드의 판단결과를 각각 그대로 전반시키는 더미노드로서의 제1로부터 제2k-1-1까지의 홀수행의 상위 우선결정노드와, 제hk-2k-1행의 상위 우선결정노드 및 제hk 행의 상위 우선결정노드(hk=2k-1∼n-1의 홀수)의 판단결과를 입력으로 하고, 제hk 행의 상위 우선결정노드의 판단결과가 "참" 또는 "거짓" 인 경우에는 이 hk행의 상위 우선결정노드의 판단결과를 출력하고, 제hk 행의 상위 우선결정노드의 판단결과가 "참 또는 거짓의 어느 쪽도 아니다. 또는, 모른다"의 경우에는 제hk-2k-1행의 상위 우선결정노드의 판단결과를 출력하는 제hk 행의 상위 우선결정노드를 구비하고, 상기 n개의 판단 노드, 및, 상기 각 열의 상위 우선결정노드군을 , 각각 동시에 처리하는 것이다.
또, 본 발명의 연산장치는, 상기 판단결과인 "참"을 값의 부호 "Y"로, "거짓"을 값의 부호 "N"으로, "참 또는 거짓의 어느 쪽도 아니다. 또는, 모른다"를, 값의 부호 "Q"로 각각 하면, 상기 상위우선결정노드는, 상위의 판단 노드의 판단결과에 기인하는 부호 Ti∈{Y,N,Q} 및 하위의 판단 노드의 판단 결과에 기인하는 부호 Ti∈{Y,N,Q}의 2개의 부호로부터 1개의 부호 Tij∈{Y,N,Q}를 유도하는 K연산자로서 주어지고, 부호 Ti가 부호 Tj에 대하여 우월하는 관계에 있는 경우에, 상기 K연산자는, 상기 부호 Ti가 값의 부호 "Y" 또는 값의 부호 "N" 인 경우에는 이 값의 부호 "Y" 또는 값의 부호 "N"을 상기 부호 Tij가 취하는 값의 부호로 하고, 상기 부호 Ti가 값의 부호 "Q" 인 경우에는 상기 부호 Tj가 취하는 값의 부호를 상기 부호 Tij가 취하는 값의 부호로 하는 것이다.
또, 본 발명의 연산장치는, 상기 판단결과인 "참"을 값의 부호 "Y"로, "거짓"을 "N"으로, "참 또는 거짓의 어느 쪽도 아니다. 또는, 모른다"를, 값의 부호 "Q"로 각각 하면, 상기 상위 우선결정노드는, 상위의 판단 노드의 판단결과에 기인하는 부호 Ti∈{Y,N,Q} 및 하위의 판단결과에 기인하는 부호 Ti∈{Y,N,Q}의 2개의 부호로부터 1개의 부호 Tij∈{Y,N,Q}를 유도하는 K연산자로서 주어지고, 부호 Ti가 부호 Tj에 대하여 우월하는 관계에 있는 경우에, 임의의 부호 X가, 상기 값의 부호 "Y"를 {11}, 상기 값의 부호 "N"을 {10}, 상기 값의 부호 를 {0 *} (여기에, "*" 는 돈트케어)으로 하는 2비트 2진수(X,1, X,0)로 할당되고, 논리합을 +연산자로, 논리곱을 ·연산자로, 부정을 ^연산자로 각각 표기할 때, 상기 K연산자는,
Ti KTj=Tij
(Ti,l, Ti,0) K (Tj,l, Tj,0)=(Tij,l, Tij,0)
=(Ti,l + Tj,l, Ti,l·Ti,0 + ^Ti,l·Tj,0)
로서 주어지는 것이다.
또, 본 발명의 연산장치는, 상기 제1 자리로부터 제n-1 자리까지의 판단 노드는, 상기 자리값 Xai 및 상기 자리값 Ybi의 배타적 부정논리합을 취해 부호 Ti,l로서 출력하는 배타적 부정논리합수단과, 상기 자리값 Xai를 부호 Ti,0로서 출력하는접속수단, 또는, 상기 자리값 Ybi을 부호 Ti,0로서 출력하는 접속수단을 구비하고, 상기 제0 자리의 판단 노드는, 상기 자리값 Xa0 및 상기 자리값 Yb0의 부정논리합을 취하는 부정논리합수단과, 상기 자리값 Xa0 및 상기 자리값 Yb0의 부정논리곱을 취하는 부정논리곱수단과, 당해 연산장치에의 자리올림입력이 "1" 을 취할 때 상기 부정논리합수단의 출력을, 이 자리올림입력이 "0" 을 취할 때 상기 부정논리곱수단의 출력을, 각각 선택한 것의 부정을 취해 부호 T0,0로서 출력하는 선택수단을 구비하고, 부호 T0,l을 출력하지 않고, 상기 더미노드를 제외하는 상기 상위 우선결정노드중, 상기 제0 자리의 판단 노드가 본래 출력할 부호 T0,l에 기인하지 않는 상위 우선결정노드는, 상기 부호 Ti,l 및 상기 부호 Tj,l의 논리합을 취해 부호 Tij,l로서 출력하는 논리합수단과, 상기 부호 Ti,l가 "1" 을 취할 때 상기 부호 Ti,0를, 상기 부호 Ti,l가 "0" 을 취할 때 상기 부호 Tj,0를, 각각 선택하여 부호 Tij,0로서 출력하는 선택수단을 구비하고, 상기 더미노드를 제외하는 상위 우선결정노드중, 상기 제0 자리의 판단 노드가 본래 출력할 부호 T0,l에 기인하는 상위 우선결정노드는, 상기 부호 Ti,l가 "1" 을 취할 때 상기 부호 Ti,0를, 상기 부호 Ti,l가 "0" 을 취할 때 상기 부호 Tj,0를, 각각 선택하여 부호 Tij,0로서 출력하는 선택수단을 구비하고, 부호 Tij,l를 출력하지 않고, 상기 제m 열의 제n-1행의 상위 우선결정노드의 출력부호 Tij,0를 당해 연산장치의 자리올림출력으로서, 이 출력부호 Tij,0가 "1" 이면 「자리올림출력 있음」으로, 이 출력부호 Tij,0가 "0" 이면 「자리올림출력 없음」으로 각각 해석하고, 상기 연산장치는, 상기 자리값 Xa0 및 상기 자리값 Yb0의 배타적 논리합을 취하는 제0 자리의 배타적 논리합수단과, 합생성수단을 구비하고, 상기 합생성수단은, 상기 제0 자리의 배타적 논리합수단의 출력과 당해 연산장치에의 자리올림입력과의 배타적 논리합을 취해 제0 자리의 합의 결과로 하는 제0 자리의 합의 결과로 하는 제0 행의 배타적 논리합수단과, 상기 제0 자리의 판단 노드의 출력부호 T0,0와, 제1 자리의 판단 노드의 출력부호 Tl,l의 부정과의 배타적 논리합을 취해 제1 자리의 합의 결과로 하는 제1 행의 배타적 논리합수단과, 상기 제f 자리의 판단 노드(f=2∼n-1까지의 짝수)의 출력부호 Tf,l이 "1" 을 취할 때 이 행에의 입력자리값 Xaf 또는 Ybf을, 상기 출력부호 Tf,l가 "0"을 취할 때 상기 제f-1 행의 상위 우선결정노드의 출력부호를, 각각 선택하여 제f+1 자리에의 자리올림으로서 출력하는 제f 행의 자리올림생성수단과, 상기 제f 자리의 판단 노드의 출력부호 Tf,l의 부정과 상기 제f-1 행의 상위 우선결정노드의 출력부호와의 배타적 논리합을 취해 제f 자리의 합의 결과로 하는 제f 행의 배타적 논리합수단과, 상기 제f+1 자리의 출력부호 Tf+1,1의 부정과 상기 제f 행의 자리올림생성수단의 출력과의 배타적 논리합을 취해 제f+1 자리의 합의 결과로 하는 제f+1 행의 배타적 논리합수단을 구비하는 것이다.
또, 본 발명의 연산장치는, 상기 제1 자리로부터 제n-1 자리까지의 판단 노드는, 상기 자리값 Xai 및 상기 자리값 Ybi의 배타적 부정논리합을 취해 부호 Ti,l로서 출력하는 배타적 부정논리합수단과, 상기 자리값 Xai을 부호 Ti,0로서 출력하는 접속수단, 또는, 상기 자리값 Ybi을 부호 Ti,0로서 출력하는 접속수단을 구비하고, 상기 제0 자리의 판단 노드는, 상기 자리값 Xa0 및 상기 자리값 Yb0의 부정논리합을 취하는 부정논리합수단과, 상기 자리값 Xa0 및 상기 자리값 Yb0의 부정논리곱을 취하는 부정논리곱수단과, 당해 연산장치에의 자리올림입력이 "1" 을 취할 때 상기 부정논리합수단의 출력을, 이 자리올림입력이 "0" 을 취할 때 상기 부정논리곱수단의 출력을, 각각 선택한 것의 부정을 취해 부호 T0,0로서 출력하는 선택수단을 구비하고, 부호 T0,l를 출력하지 않고, 상기 제k 열의 제1부터 제2k-1-1까지의 홀수행의 상위 우선결정노드는, (k=2∼m)는, 제1부터 제2k-1-1까지의 홀수행의 상위 우선결정노드의 판단결과를 각각 반전하여 전반시키는 더미노드로 하고, 상기 더미노드를 제외하는 제m-p 열(p는 p=0∼m-1의 짝수)의 상위 우선결정노드중, 상기 제0 자리의 판단 노드가 본래 출력할 부호 T0,l에 기인하지 않는 상위 우선결정노드는, 상기 부호 Ti,l 및 상기 부호 Tj,l의 부정논리합을 취해 부호 ^Tij,1로서 출력하는 부정논리합수단과, 상기 부호 Ti,l가 "1" 을 취할 때 상기 부호 Ti,0를, 상기 부호 Ti,l가 "0" 을 취할 때 상기 부호 Tj,0를, 각각 선택한 것의 부정을 취해 부호 ^Tij,0로서 출력하는 선택수단을 구비하고, 상기 더미노드를 제외하는 제m-q 열(q는 q=1∼m-1의 홀수)의 상위 우선결정노드중, 상기 제0 자리의 판단 노드가 본래 출력할 부호 T0,l에 기인하지 않는 상위 우선결정노드는, 상기 부호 ^Ti,l 및 상기 부호 ^Tj,l의 부정논리곱을 취해 부호 Tij,l로서 출력하는 부정논리곱수단과, 상기 부호 ^Ti,l가 "0" 을 취할 때 상기 부호 ^Ti,0를, 상기 부호 ^Ti,l가 "1" 을 취할 때 상기 부호 ^Tj,0를, 각각 선택한 것의 부정을 취해 부호 Tij,0로서 출력하는 제3 선택을 구비하고, 상기 더미노드를 제외하는 제m-p 열(p는 p=0∼m-1의 짝수)의 상위 우선결정노드중, 상기 제0 자리의 판단 노드가 본래 출력할 부호 T0,l에 기인하는 상위우선결정노드는, 상기 부호 Ti,l가 "1" 을 취할 때 상기 부호 Ti,0를, 상기 부호 Ti,l가 "0" 을 취할때 상기 부호 Tj,0를, 각각 선택한 것의 부정을 취해 부호 ^Tij,0로서 출력하는 제2 선택수단을 구비하고, 부호 Tij,l를 출력하지 않고, 상기 더미노드를 제외하는 제m-q 열(q는 q=1∼m-1의 홀수)의 상위 우선결정노드중, 상기 제0 자리의 판단 노드가 본래 출력할 부호 T0,l에 기인하는 상위 우선결정노드는, 상기 부호 ^Ti,l가 "0" 을 취할 때 상기 부호 ^Ti,0를, 상기 부호 ^Ti,l가 "1" 을 취할 때 상기 부호 ^Tj,0를 , 각각 선택한 것의 부정을 취해 부호 Tij,0로서 출력하는 제3 선택수단을 구비하고, 부호 Tij,l를 출력하지 않고, m이 짝수인 경우에는, 상기 제m 열의 제n-1 행의 상위 우선결정노드의 출력부호 Tij,0를 당해 연산장치의 자리올림출력으로서, 이 출력부호 Tij,0가 "1" 이면 「자리올림출력 있음」으로, 이 출력부호 Tij,0가 "0" 이면 「자리올림출력 없음」으로, 각각 해석하고, m이 홀수인 경우에는, 상기 제m 열의 제n-1 행의 상위 우선결정노드의 출력부호 ^Tij,0의 부정을 취한 부호 Tij,0를 당해 연산 장치의 자리올림출력으로서, 이 출력부호Tij,0가 "1" 이면 「자리올림출력 있음」으로, 이 출력부호 Tij,0이 "0" 이면 「자리올림출력 없음」으로, 각각 해석하고, 상기 연산장치는, 상기 자리값 Xa0 및 상기 자리값 Yb0의 배타적 논리합을 취하는 제0 자리의 배타적 논리합수단과, 합생성수단을 구비하고, 상기 합생성수단은, m이 짝수인 경우에는 상기 제0 자리의 배타적 논리합수단의 출력과 당해 연산수단에의 자리올림입력과의 배타적 논리합을 취해 제0 자리의 합의 결과로 하는 제0 행의 배타적 논리합수단과, 상기 제0 자리의 판단 노드의 출력부호 T0,0와 제1 자리의 판단 노드의 출력부호 Tl,l의 부정과의 배타적 논리합을 취해 제1 자리의 합의 결과로 하는 제1행의 배타적 논리합수단과, 상기 제f 행의 판단 노드(f=2∼n-1까지의 짝수)의 출력부호 Tf,l가 "1"을 취할 때 이 행에의 입력자리값 Xaf 또는 Ybf를, 상기 출력부호 Tf,1가 "0" 을 취할 때 상기 제f-1 행의 상위 우선결정노드의 출력부호를, 각각 선택하여 제f+1 자리에의 자리올림으로서 출력하는 제f 행의 자리올림생성수단과, 상기 제f 자리의 판단 노드의 출력부호 Tf,l의 부정과 상기 제f-1 행의 상위 우선결전노드의 출력부호와의 배타적 논리합을 취해 제f 자리의 합의 결과로 하는 제f 행의 배타적 논리합수단과, 상기 제f+1 자리의 판단 노드의 출력부호 Tf+l,l의 부정과 상기 제f 행의 자리올림생성수단의 출력과의 배타적 논리합을 취해 제f+1 자리의 합의 결과로 하는 제f+1 행의 배타적 논리합수단을 구비하고, m이 홀수인 경우에는, 상기 제0 자리의 배타적 논리합수단의 출력과 당해 연산장치에의 자리올림입력과의 배타적 논리합을 취해 제0 자리의 결과로 하는 제0 행의 배타적 논리합수단과, 상기 제0 자리의 판단 노드의 출력부호 T0,0와 제1 자리의 판단 노드의 출력부호 Tl,l의 부정과의 배타적 논리합을 취해 제1 자리의 합의 결과로 하는 제1 행의 배타적 논리합수단과, 상기 제f 자리의 판단 노드(f=2∼n-1까지의 짝수)의 출력부호 Tf,l가 "1" 을 취할 때 이 행에의 입력자리값 Xaf 또는 Ybf을, 상기 출력부호 Tf,l가 "0"을 취할 때 상기 제f-1 행의 상위 우선결정노드의 출력부호의 부정을, 각각 산택하여 제f+1 자리에의 자리올림으로서 출력하는 제f 행의 자리올림생성수단과, 상기 제f 자리의 판단 노드의 출력부호 Tf,l의 부정과 상기 제f-1 행의 상위 우선결정노드의 출력부호의 부정과의 배타적 논리합을 취해 제f 자리의 합의 결과로 하는 제f 행의 배타적 논리합수단과,상기 제f+1 자리의 판단 노드의 출력부호 Tf+l,l의 부정과 상기 제f 행의 자리올림생성수단의 출력과의 배타적 논리합을 취해 제f+1 자리의 합의 결과로 하는 제f+1 행의 배타적 논리합수단을 구비하는 것이다.
또, 본 발명의 연산장치는, 상기 제1 자리로부터 제n-1 자리까지의 판단 노드는, 상기 자리값 Xai 및 상기 자리값 Ybi의 배타적 부정논리합을 취해 부호 Ti,l로서 출력하는 배타적 부정논리합수단과, 상기 자리값 Xai을 부호 Ti,0로서 출력하는 접속수단, 또는, 상기 자리값 Ybi을 부호 Ti,0로서 출력하는 접속수단을 구비하고, 상기 제0 자리의 판단 노드는, 상기 자리값 Xa0 및 상기 자리값 Yb0의 부정논리합을 취하는 부정논리합수단과, 상기 자리값 Xa0 및 상기 자리값 Yb0의 부정논리곱을 취하는 부정논리곱수단과, 당해 연산장치에의 자리올림입력이 "1" 을 취할 때 상기 부정논리합수단의 출력을, 이 자리올림입력이 "0" 을 취할 때 상기 부정논리곱수단의 출력을, 각각 선택한 것의 부정을 취해 부호 T0,0로서 출력하는 선택수단을 구비하고, 부호 T0,l를 출력하지 않고, 상기 더미노드를 제외하는 상기 상위 우선결정노드중, 상기 제0 자리의 판단 노드가 본래 출력할 부호 T0,l에 기인하지 않는 상위 우선결정노드는, 상기 부호 Ti,l 및 상기 부호 Tj,l의 논리합을 취해 부호 Tij,1로서 출력하는 논리합수단과, 상기 부호 Ti,l가 "1" 을 취할 때 상기 부호 Ti,0를, 상기 부호 Ti,l가 "0" 을 취할 때 상기 부호 Tj,0를, 각각 선택하여 부호 Tij,0로서 출력하는 선택수단을 구비하고, 상기 더미노드를 제외하는 상위 우선결정노드중, 상기 제0 자리의 판단 노드가 본래 출력할 부호 T0,l에 기인하는 상위 우선결정노드는, 상기 부호 Ti,l이 "1" 을 취할 때 상기 부호 Ti,0를, 상기 부호 Ti,l가 "0" 을 취할 때 상기 부호 Tj,0를, 각각 선택하여 부호 Tij,0로서 출력하는 선택수단을 구비하고,상기 더미노드를 제외하는 제m-p 열(p는 p=0∼m-1의 짝수)의 상위 우선결정노드중, 상기 제0 자리의 판단 노드가 본래 출력할 부호 T0,l에 기인하는 상위 우선결정노드는, 상기 부호 Ti,l가 "1" 을 취할 때 상기 부호 Ti,0를, 상기 부호 Ti,l가 "0" 을 취할 때 상기 부호 Tj,0를, 각각 선택하여 부호 Tij,0로서 출력하는 선택수단을 구비하고, 부호 Tij,l를 출력하지 않고, 상기 제m 열의 제n-1 행의 상위 우선결정노드의 출력부호 Tij,0를 당해 연산장치의 자리올림출력으로서, 이 출력부호 Tij,0가 "1" 이면 「자리올림출력 있음」으로, 이 출력부호 Tij,0가 "0" 이면「자리올림출력 없음」으로, 각각 해석하고, 상기 연산장치는, 상기 자리값 Xa0 및 상기 자리값 Yb0의 배타적 논리합을 취하는 제0 자리의 배타적 논리합수단과, 합생성수단을 구비하고, 상기 합생성수단은, 상기 제0 자리의 배타적 논리합수단의 출력과 당해 연산수단에의 자리올림입력과의 배타적 논리합을 취해 제0 자리의 합의 결과로 하는 제0 행의 배타적 논리합수단과, 상기 제0 자리의 판단 노드의 출력부호 T0,0와 제1 자리의 판단 노드의 출력부호 Tl,l의 부정과의 배타적 논리합을 취해 제1 자리의 합의 결과로 하는 제1행의 배타적 논리합수단과, 상기 제f 행의 판단 노드(f=2∼n-1까지의 짝수)의 출력부호 Tf,l가 "1" 을 취할 때 이 행에의 입력자리값 Xaf 또는 Ybf를, 상기 출력부호 Tf,1가 "0" 을 취할 때 상기 제f-1 행의 상위 우선결정노드의 출력부호를, 각각 선택한 것의 부정을 취해 제f+1 자리에의 자리올림으로서 출력하는 제f 행의 자리올림생성수단과, 상기 제f 자리의 판단 노드의 출력부호 Tf,l과 상기 제f-1 행의 상위 우선결전노드의 출력부호와의 배타적 부정논리합을 취해 제f 자리의 합의 결과로 하는 제f 행의 배타적 부정논리합수단과, 상기 제f+1 자리의 판단 노드의 출력부호 Tf+l,l과 상기 제f 행의 자리올림생성수단의 출력과의 배타적 논리합을 취해 제f+1 자리의 합의 결과로 하는 제f+1 행의 배타적 논리합수단을 구비하는 것이다.
또, 본 발명의 연산장치는, 상기 제1 자리로부터 제n-1 자리까지의 판단 노드는, 상기 자리값 Xai 및 상기 자리값 Ybi의 배타적 부정논리합을 취해 부호 Ti,l로서 출력하는 배타적 부정논리합수단과, 상기 자리값 Xai을 부호 Ti,0로서 출력하는 접속수단, 또는, 상기 자리값 Ybi을 부호 Ti,0로서 출력하는 접속수단을 구비하고, 상기 제0 자리의 판단 노드는, 상기 자리값 Xa0 및 상기 자리값 Yb0의 부정논리합을 취하는 부정논리합수단과, 상기 자리값 Xa0 및 상기 자리값 Yb0의 부정논리곱을 취하는 부정논리곱수단과, 당해 연산장치에의 자리올림입력이 "1" 을 취할 때 상기 부정논리합수단의 출력을, 이 자리올림입력이 "0" 을 취할 때 상기 부정논리곱수단의 출력을, 각각 선택한 것의 부정을 취해 부호 T0,0로서 출력하는 선택수단을 구비하고, 부호 T0,l를 출력하지 않고, 상기 더미노드를 제외하는 상기 상위 우선결정노드중, 상기 제0 자리의 판단 노드가 본래 출력할 부호 T0,l에 기인하지 않는 상위 우선결정노드는, 상기 부호 Ti,l 및 상기 부호 Tj,l의 논리합을 취해 부호 Tij,1로서 출력하는 논리합수단과, 상기 부호 Ti,l가 "1" 을 취할 때 상기 부호 Ti,0를, 상기 부호 Ti,l가 "0" 을 취할 때 상기 부호 Tj,0를, 각각 선택하여 부호 Tij,0로서 출력하는 선택수단을 구비하고, 상기 더미노드를 제외하는 상위 우선결정노드중, 상기 제0 자리의 판단 노드가 본래 출력할 부호 T0,l에 기인하는 상위 우선결정노드는, 상기 부호 Ti,l가 "1" 을 취할 때 상기 부호 Ti,0를, 상기 부호 Ti,l가 "0" 을 취할 때 상기 부호 Tj,0를, 각각 선택하고 부호 Tij,0로서 출력하는 선택수단을 구비하고, 부호 Tij,l를 출력하지 않고, 상기 제m 열의 제n-1 행의 상위 우선결정노드의 출력부호 Tij,0를 당해 연산장치의 자리올림출력으로서, 이 출력부호 Tij,0가 "0" 이면 「자리올림출력 있음」으로, 이 출력부호 Tij,0가 "0" 이면 「자리올림출력 없음」으로, 각각 해석하고, 상기 연산장치는, 상기 자리값 Xa0 및 상기 자리값 Yb0의 배타적 논리합을 취하는 제0 자리의 배타적 논리합수단과, 합생성수단을 구비하고, 상기 합생성수단은, 상기 제0 자리의 배타적 논리합수단의 출력과 당해 연산장치에의 자리올림입력과의 배타적 논리합을 취해 제0 자리의 합의 결과로 하는 제0 행의 배타적 논리합수단과, 상기 제0 자리의 판단 노드의 출력부호 T0,0와 제1 자리의 판단 노드의 출력부호 Tl,l의 부정과의 배타적 논리합을 취해 제1 자리의 합의 결과로 하는 제1행의 배타적 논리합수단과, 상기 제f 자리의 판단 노드(f=2∼n-1까지의 짝수)의 출력부호 Tf,l와 이 행에의 입력자리 값 Xaf 또는 Ybf와의 부정논리곱을 취하는 부정논리곱수단과, 상기 제f+1 자리의 판단 노드의 출력부호 Tf+l,l와 상기 부정논리곱술단의 출력과의 배타적 논리합을 취해 제f+1 행의 제0 피선택신호를 출력하는 배타적 논리합수단과, 상기 제f 자리의 판단 노드의 출력부호 Tf,l와 상기 제f+1 행의 제0 피선택신호와의 배타적 부정논리합을 취해 제f+1 행의 제1 피선택신호를 출력하는 배타적 부정논리합수단과,상기 제f자리의 판단 노드의 출력부호 Tf,l와 상기 제f-1 행의 상위 우선결정노드의 출력부호와의 배타적 부정논리합을 취해 제f 자리의 합의 결과로 하는 제f 행의 배타적 부정논리합수단과, 상기 제f-1 행의 상위 우선결정노드의 출력부호가 "1" 을 취할 때 상기 제f+1 행의 제1 피선택신호를, 이 출력부호가 "0" 을 취할 때 상기 제f+1 행의 피선택신호를, 각각 선택한 것의 부정을 취해 제f+1 자리의 합의 결과로 하는 제f+1 행의 합생성선택수단을 구비하는 것이다.
또, 본 발명의 연산장치는, n비트 2진수에 있어서의 2수의 감산(Xa-Yb)에 있어서의 각 자리(Xai , Ybi ; i=0∼n-1)에 대한 자리빌림의 존부판단이 순서의존성이 있는 판단의 계열을 형성하는 경우에, 상기 판단 노드는, 상기 자리값 Xai 및 상기 자리값 Ybi의 배타적 논리합을 취해 부호 Ti,l로서 출력하는 배타적 논리합수단과, 상기 자리값 Ybi을 부호 Ti,0로서 출력하는 접속수단을 구비하는 것이다.
또, 본 발명의 연산장치는, 상기 2수의 LSB(Least Significant Bit)에 대한 자리빌림의 존부판단을 행하는 판단 노드는, 상기 자리값 Xa0의 부정인 ^Xa0 및 상기 자리값 Yb0의 부정논리합을 취하는 부정논리합수단과, 상기 자리값 Xa0의 부정인 ^Xa0 및 상기 자리값 Yb0의 부정논리곱을 취하는 부정논리곱수단과, 당해 연산장치에의 자리빌림입력이 "1" 을 취할 때 상기 부정논리합수단의 출력을, 이 자리빌림입력이 "0" 을 취할 때 상기 부정논리곱수단의 출력을, 각각 선택한 것의 부정을 취해 부호 T0,0로서 출력하는 선택수단을 구비하고, 부호 T0,l를 출력하지 않는 것이다.
또, 본 발명의 연산장치는, 상기 상위 우선결정노드중, 상기 2수의 LSB에 대한 자리올림의 존부판단을 행하는 판단 노드가 본래 출력할 부호 T0,1에 기인하지 않는 상위 우선결정노드는, 상기 부호 Ti,1 및 상기 부호 Tj,1의 논리합을 취해 부호 Tij,1로서 출력하는 논리합수단과, 상기 부호 Ti,1가 "1" 을 취할 때 상기 부호 Ti,0를, 상기 부호 Ti,1가 "0" 을 취할 때 상기 부호 Tj,0을, 각각 선택하여, 부호 Tij,0로서 출력하는 선택수단을 구비하고, 상기 상위 우선결정노드중, 상기 2수의 LSB에 대한 자리빌림의존부판단을 행하는 판단 노드가 본래 출력할 부호 T0,1에 기인하는 상위 우선결정노드는, 상기 부호 Ti,1가 "1" 을 취할 때 상기 부호 Ti,0을, 상기 부호 Ti,1가 "0" 을 취할 때 상기 부호 Tj,0를 각각 선택하여 부호 Tij,0로서 출력하는 선택수단을 구비하고, 부호 Tij,1를 출력하지않고, 상기 바이너리 트리의 루트로 되는 상위 우선결정노드의 출력부호 Tij,0가 "1" 이면 「자리빌림출력 있음」으로, 이 출력부호 Tij,0이 "0" 이면 「자리올림출력 없음」으로 각각 해석하는 것이다.
또, 본 발명의 연산장치는, 상기 바이너리 트리의 리프를 제외하는 높이 m(m은 log2n을 넘는 최소의 정수)의 부분 바이너리 트리가, 깊이 m의 노드로 되는 상기 상위 우선결정노드를 Nm(Nm은 n/2를 넘는 최소의 정수)개, 깊이 s(s는s=1∼m-1의 정수)의 노드로 되는 상기 상위 우선결정노드를 Ns(Ns는 Ns+1/2을 넘는 최소의 정수)개, 각각 구비할 때에, 상기 부분 바이너리 트리의 상기 깊이 m-p(p는 p=0∼m-1의 짝수)의 노드로 되는 상위 우선결정노드중, 상기 2수의 LSB에 대한 자리빌림의 존부판단을 행하는 판단 노드가 본래 출력할 부호 T0,1에 기인하지 않는 상위 우선결정노드는, 상기 부호 Ti,1 및 상기 부호 Tj,1의 부정논리합을 취해 부호 ^Tij,1로서 출력하는 부정논리합수단과, 상기 부호 Ti,1가 "1" 을 취할 때 상기 부호 Ti,0를, 상기 부호 Ti,1가 "0" 을 취할 때 상기 부호 Tj,0를, 각각 선택한 것의 부정을 취해 부호 ^Tij,0으로서 출력하는 제2 선택수단을 구비하고, 상기 부분 바이너리 트리의 상기 깊이 m-q(q는 q=1∼m-1의 홀수)의 노드로 되는 상위 우선결정노드중,상기 2수의 LSB에 대한 자리빌림의 존부판단을 행하는 판단 노드가 본래 출력할 부호 T0,1에 기인하지 않는 상위 우선결정노드는, 상기 부호 ^Ti,1 및 상기 부호 ^Tj,1의 부정논리곱을 취해 부호 Tij,1로서 출력하는 부정논리곱수단과, 상기 부호 ^Ti,1가 "0" 을 취할 때 상기 부호 ^Ti,0을, 상기 부호 ^Ti,1가 "1" 을 취할 때 상기 부호 ^Tj,0을, 각각 선택한 것의 부정을 취해 부호 Tij,0으로서 출력하는 제3 선택수단을 구비하고, 상기 부분 바이너리 트리의 상기 깊이 m-p(p는 p=0∼m-1의 짝수)의 노드로 되는 상위 우선결정노드중, 상기 2수의 LSB에 대한 자리빌림의 존부판단을 행하는 판단 노드가 본래 출력할 부호 T0,1에 기인하는 상위 우선결정노드는, 상기 부호 Ti,1가 "1" 을 취할 때 상기 부호 Ti,0를, 상기 부호 Ti,1가 "0" 을 취할 때 상기 부호 Tj,0을 , 각각 선택한 것의 부정을 취해 부호 ^Tij,0로서 출력하는 제2 선택수단을 구비하고, 부호 Tij,1를 출력하지 않고, 상기 부분 바이너리 트리의 상기 깊이 m-q(q는 q=1∼m-1의 홀수)의 노드로 되는 상위 우선결정노드중, 상기 2수의 LSB에 대한 자리빌림의 존부판단을 행하는 판단 노드가 본래 출력할 부호 T0,1에 기인하는 상위 우선결정노드는, 상기 부호 ^Ti,1가 "0" 을 취할 때 상기 부호 ^Ti,0를, 상기 부호 ^Ti,1가 "1" 을 취할 때 상기 부호 ^Tj,0을 각각 선택한 것의 부정을 취해 부호 Tij,0로서 출력하는 제3 선택수단을 구비하고, 부호 Tij,1를 출력하지 않고, m이 짝수의 경우에는, 상기 바이너리 트리의 루트로 되는 상위 우선결정노드의 출력부호 Tij,0가 "1" 이면 「자리빌림출력 있음」으로, 이 출력부호 Tij,0가"0"이면 「자리빌림출력 없음」으로 각각 해석하고, m이 홀수인 경우에는, 상기 바이너리 트리의 루트로 되는 상위결정노드의 출력부호 ^Tij,0가 "0" 이면 「자리빌림출력 있음」으로, 이 출력부호 ^Tij,0가 "1" 이면 「자리빌림출력 없음」으로, 각각 해석하는 것이다.
또, 본 발명의 연산장치는, n비트 2진수에 있어서의 2수의 감산(Xa-Yb)에 있어서의 각 자리(Xai, Ybi ; i=0∼n-1)에 대한 자리빌림의 존부판단이 순서의존성이 있는 판단의 계열을 형성하는 경우에, 상기 2수의 각 자리값 Xai, Ybi에 따라서 동위자리의 2수의 차이의 결과가 마이너스로 될 때에 "참 또는 거짓"을, 이 결과가 플러스로 될 때에 "거짓 또는 참"을, 이 결과가 제로로 될 때에 "참 또는 거짓의 어느쪽도 아니다. 또는, 모른다"를, 각각 판단결과로서 출력하는 n개의 판단 노드와, 행이 상기 2수의 각 자리에 대응하는 n행 m열(m은 log2n을 넘는 최소의 정수)의 상위 우선결정노드의 매트릭스를 구비하고, 상기 제1열의 상위 우선결정노드군은, 제0 자리의 판단 노드의 판단결과를 그대로 전반시키는 더미노드로서의 제0행의 상위 우선결정노드와, 제hl-l 자리의 판단 노드 및 제hl 자리의 판단 노드(hl=1∼n-1)의 판단결과를 입력으로 하고, 제hl 자리의 판단 노드의 판단결과가 "참" 또는 "거짓" 인 경우에는 이 h1 자리의 판단 노드의 판단결과를 결과로 하고, 제hl 자리의 판단 노드의 판단결과가 "참 또는 거짓의 어느쪽도 아님, 또는 알지 못함" 의 경우에는 제hl-l 자리의 판단 노드의 판단결과를 결과로 하여 출력하는 제hl 행의 상위 우선결정노드를 구비하고, 상기 제k 열의 상위 우선결정노드군(k=2∼m)은, 제0 행으로부터 제2k-1-1행까지의 상위 우선결정노드의 판단결과를 각각 그대로 전반시키는 더미노드로서의 제0행으로부터 제2k-1-1행까지의 상위 우선결정노드와, 제hk-2k-1행의 상위 우선결정노드 및 제hk행의 상위 우선결정노드(hk=2k-1∼n-1)의 판단결과를 입력으로 하고, 제hk행의 상위 우선결정노드의 판단결과가 "참" 또는 "거짓" 인 경우에는 이 hk행의 상위 우선결정노드의 판단결과를 결과로 하고, 제hk행의 상위 우선결정노드의 판단결과가 "참 또는 거짓의 어느 쪽도 아니다. 또는, 모른다"의 경우에는 제hk-2k-1행의 상위 우선결정노드의 판단결과를 결과로 하여 출력하는 제hk행의 상위 우선결정노드를 구비하고, 상기 n개의 판단 노드, 및, 상기 각 열의 상위 우선결정노드군을, 각각 동시에 처리하는 것이다.
또, 본 발명의 연산장치는, 상기 판단결과인 "참"을 값의 부호 "Y"로, "거짓"을 값의 부호 "N"으로, "참 또는 거짓의 어느 쪽도 아니다. 또는, 모른다"를, 값의 부호 "Q"로 각각 할 때, 상기 상위 우선결정노드는, 상위의 판단 노드의 판단결과에 기인하는 부호 Ti∈{Y,N,Q} 및 하위의 판단 노드의 판단결과에 기인하는 부호 Ti∈{Y,N,Q}의 2개의 부호로부터 1개의 부호 Tij∈{Y,N,Q}를 유도하는 K연산자로서 주어지고, 부호 Ti가 부호 Tj에 대하여 우월하는 관계에 있는 경우에, 상기 K연산자는, 상기 부호 Ti가 값의 부호 "Y" 또는 값의 부호 "N" 인 경우에는 이 값의 부호 "Y" 또는 값의 부호 "N"을 상기 부호 Tij가 취하는 값의 부호로 하고, 상기 부호 Ti가 값의 부호 "Q" 인 경우에는 상기 부호 Tj가 취하는 값의 부호를 상기 부호 Tij가 취하는 값의 부호로 하는 것이다.
또, 본 발명의 연산장치는, 상기 판단결과인 "참"을 값의 부호 "Y"로, "거짓"을 "N"으로, "참 또는 거짓의 어느 쪽도 아니다. 또는, 모른다"를, 값의 부호 "Q"로 각각 하면, 상기 상위 우선결정노드는, 상위의 판단 노드의 판단결과에 기인하는 부호 Ti∈{Y,N,Q} 및 하위의 판단 노드의 판단결과에 기인하는 부호 Ti∈{Y,N,Q}의 2개의 부호로부터 1개의 부호 Tij∈{Y,N,Q}를 유도하는 K연산자로서 주어지고, 부호 Ti가 부호 Tj에 대하여 우월하는 관계에 있는 경우에, 임의의 부호 X가, 상기 값의 부호 "Y"를 {11}, 상기 값의 부호 "N"을 {10}, 상기 값의 부호 를 {0 *} (여기에, "*" 는 돈트케어)으로 하는 2비트 2진수(X,1, X0)로 할당되고, 논리합을 +연산자로, 논리곱을 ·연산자로, 부정을 ^연산자로 각각 표기할 때, 상기 K연산자는,
Ti KTj=Tij
(Ti,l, Ti,0) K (Tj,l, Tj,0)=(Tij,l, Tij,0)
=(Ti,l + Tj,l, Ti,l·Ti,0 + ^Ti,l·Tj,0)
로서 주어지는 것이다.
또, 본 발명의 연산장치는, 상기 제1 자리로부터 제n-1 자리까지의 판단 노드는, 상기 자리값 Xai 및 상기 자리값 Ybi의 배타적 논리합을 취해 부호 Ti,l로서 출력하는 배타적 부정논리합수단과, 상기 자리값 Ybi를 부호 Ti,0로서 출력하는 접속수단을 구비하고, 상기 제0 자리의 판단 노드는, 상기 자리값 Xa0의 부정인 ^Xa0 및 상기 자리값 Yb0의 부정논리합을 취하는 부정논리합수단과, 상기 자리값 Xa0의 부정인 ^Xa0 및 상기 자리값 Yb0의 부정논리곱을 취하는 부정논리곱수단과, 당해 연산장치에의 자리올림입력이 "1" 을 취할 때 상기 부정논리합수단의 출력을, 이 자리빌림입력이 "0" 을 취할 때 상기 부정논리곱수단의 출력을, 각각 선택한 것의 부정을 취해 부호 T0,0로서 출력하는 선택수단을 구비하고, 부호 T0,l을 출력하지 않고, 상기 더미노드를 제외하는 상기 상위 우선결정노드중, 상기 제0 자리의 판단 노드가 본래 출력할 부호 T0,l에 기인하지 않는 상위 우선결정노드는, 상기 부호 Ti,l 및 상기 부호 Tj,l의 논리합을 취해 부호 Tij,l로서 출력하는 논리합수단과, 상기 부호 Ti,l가 "1" 을 취할 때 상기 부호 Ti,0를, 상기 부호 Ti,l가 "0" 을 취할 때 상기 부호 Tj,0를, 각각 선택하여 부호 Tij,0로서 출력하는 선택수단을 구비하고, 상기 더미노드를 제외하는 상위 우선결정노드중, 상기 제0 자리의 판단 노드가 본래 출력할 부호 T0,l에 기인하는 상위 우선결정노드는, 상기 부호 Ti,l가 "1"을 취할 때 상기 부호 Ti,0를, 상기 부호 Ti,l가 "0" 을 취할 때 상기 부호 Tj,0를, 각각 선택하여 부호 Tij,0로서 출력하는 선택수단을 구비하고, 부호 Tij,l를 출력하지 않고, 상기 제m 열의 제0 행으로부터 제n-1 행까지의 상위 우선결정노드의 출력부호 Tij,0를 각각 제1 자리로부터 제n-1 자리까지 및 당해 연산장치의 자리빌림출력으로서, 이 출력부호 Tij,0가 "1" 이면 「자리올림출력 있음」으로, 이 출력부호 Tij,0가 "0" 이면 「자리올림출력 없음」으로 각각 해석하는 것이다.
또, 본 발명의 연산장치는, 상기 자리값 Xa0 및 상기 자리값 Yb0의 배타적 논리합을 취하는 제0 자리의 배타적 논리합수단과, 상기 제0 자리의 배타적 논리합수단의 출력과 당해 연산장치에의 자리올림입력과의 배타적 논리합을 취해 제0 자리의 차(差)의 결과로 하는 제0 행의 배타적 논리합수단과, 상기 제1 자리로부터 제n-1 자리까지의 판단 노드의 출력부호 Ti,l과 상기 제m 열의 제0 행으로부터 제n-2 행까지의 상위 우선결정노드의 출력부호 Tij,0와의 각각의 배타적 논리합을 취해 제1 자리로부터 제n-1 자리까지의 차의 결과로 하는 제1 행으로부터 제n-1 행까지의 배타적 논리합수단을 구비한 차생성수단을 구비하는 것이다.
또, 본 발명의 연산장치는, 상기 제1 자리로부터 제n-1 자리까지의 판단 노드는, 상기 자리값 Xai 및 상기 자리값 Ybi의 배타적 부정논리합을 취해 부호 Ti,l로서 출력하는 배타적 부정논리합수단과, 상기 자리값 Xai을 부호 Ti,0로서 출력하는 접속수단을 구비하고, 상기 제0 자리의 판단 노드는, 상기 자리값 Xa0의 부정인 ^Xa0 및 상기 자리값 Yb0의 부정논리합을 취하는 부정논리합수단과, 상기 자리값 Xa0의 부정인 ^Xa0 및 상기 자리값 Yb0의 부정논리곱을 취하는 부정논리곱수단과, 당해 연산장치에의 자리올림입력이 "1" 을 취할 때 상기 부정논리합수단의 출력을, 이 자리빌림입력이 "0" 을 취할 때 상기 부정논리곱수단의 출력을, 각각 선택한 것의 부정을 취해 부호 T0,0로서 출력하는 선택수단을 구비하고, 부호 T0,l를 출력하지 않고, 상기 제1 열 제0 행의 상위 우선결정노드 및 상기 제k 열의 제0 행으로부터제2k-1-1행까지의 상위 우선결정노드(k=2∼m)는, 제0 자리의 판단 노드의 판단결과 및 제0 행으로부터제2k-1-1까지의 상위 우선결정노드의 판단결과를 각각 반전하여 전반시키는 더미노드로 하고, 상기 더미노드를 제외하는 제m-p 열(p는 p=0∼m-1의 짝수)의 상위 우선결정노드중, 상기 제0 자리의 판단 노드가 본래 출력할 부호 T0,l에 기인하지 않는 상위 우선결정노드는, 상기 부호 Ti,l 및 상기 부호 Tj,l의 부정논리합을 취해 부호 ^Tij,1로서 출력하는 부정논리합수단과, 상기 부호 Ti,l가 "1" 을 취할 때 상기부호 Ti,0를, 상기 부호 Ti,l가 "0" 을 취할 때 상기 부호 Tj,0를, 각각 선택한 것의 부정을 취해 부호 ^Tij,0로서 출력하는 선택수단을 구비하고, 상기 더미노드를 제외하는 제m-q 열(q는 q=1∼m-1의 홀수)의 상위 우선결정노드중, 상기 제0 자리의 판단 노드가 본래 출력할 부호 T0,l에 기인하지 않는 상위 우선결정노드는, 상기 부호 ^Ti,l 및 상기 부호 ^Tj,l의 부정논리곱을 취해 부호 Tij,l로서 출력하는 부정논리곱수단과, 상기 부호 ^Ti,l가 "0" 을 취할 때 상기 부호 ^Ti,0를, 상기 부호 ^Ti,l가 "1" 을 취할 때 상기 부호 ^Tj,0를, 각각 선택한 것의 부정을 취해 부호 Tij,0로서 출력하는 제3 선택을 구비하고, 상기 더미노드를 제외하는 제m-p 열(p는 p=0∼m-1의 짝수)의 상위 우선결정노드 중, 상기 제0 자리의 판단 노드가 본래 출력할 부호 T0,l에 기인하는 상위 우선결정노드는, 상기 부호 Ti,l가 "1" 을 취할 때 상기 부호 Ti,0를, 상기 부호 Ti,l가 "0" 을 취할 때 상기 부호 Tj,0를, 각각 선택한 것의 부정을 취해 부호 ^Tij,0로서 출력하는 제2 선택수단을 구비하고, 부호 Tij,l를 출력하지 않고, 상기 더미노드를 제외하는 제m-q 열(q는 q=1∼m-1의 홀수)의 상위 우선결정노드중, 상기 제0 자리의 판단 노드가 본래 출력할 부호 T0,l에 기인하는 상위 우선결정노드는, 상기 부호 ^Ti,l가 "0" 을 취할 때 상기 부호 ^Ti,0를, 상기 부호 ^Ti,l가 "1" 을 취할 때 상기 부호 ^Tj,0를 , 각각 선택한 것의 부정을 취해 부호 Tij,0로서 출력하는 제3 선택수단을 구비하고, 부호 Tij,l를 출력하지 않고, m이 짝수인 경우에는, 상기 제m 열의 제0 행으로부터 제n-1 행까지의 상위 우선결정노드의 출력부호 Tij,0를 각각 제1 자리로부터 제n-1 행까지 및 당해 연산장치의 자리빌림출력으로서, 이 출력부호 Tij,0가 "1" 이면 「자리올림출력 있음」으로, 이 출력부호 Tij,0가 "0" 이면 「자리올림출력 없음」으로, 각각 해석하고, m이 홀수인 경우에는, 상기 제m 열의 제0 행으로부터 제n-1 행까지의 상위 우선결정노드의 출력부호 ^Tij,0를 각각 제1 행으로부터 제n-1 자리까지 및 당해 연산장치의 자리빌림출력으로서, 이 출력부호 ^Tij,0가 "0" 이면 「자리빌림출력 있음」으로, 이 출력부호 ^Tij,0이 "1" 이면 「자리빌림출력 없음」으로, 각각 해석하는 것이다.
또, 본 발명의 연산장치는, 상기 자리값 Xa0 및 상기 자리값 Yb0의 배타적 논리합을 취하는 제0 자리의 배타적 논리합수단과, m이 짝수인 경우에는, 상기 제0 자리의 배타적 논리합수단의 출력과 당해 연산장치에의 자리빌림입력과의 배타적 논리합을 취해 제0 자리의 차의 결과로 하는 제0 행의 배타적 논리합수단과, 상기 제1 자리로부터 제n-1자리까지의 판단 노드의 출력부호 Ti,l와 상기 제m 열의 제0 행으로부터 제n-2 행까지의 상위 우선결정노드의 출력부호 Tij,0와의 각각의 배타적 논리합을 취해 제1 자리로부터 제n-1 자리까지의 차의 결과로 하는 제1 행으로부터 제n-1 행까지의 배타적 논리합수단을 구비한 차생성수단을 구비항고, m이 홀수인 경우에는, 상기 제0 자리의 배타적 논리합수단의 출력과 당해 연산장치에의 자리빌림입력과의 배타적 논리합을 취해 제0 자리의 차의 결과로 하는 제0 행의 배타적 논리합수단과, 상기 제1 자리로부터 제n-1 자리까지의 판단 노드의 출력부호 Ti,l과 상기 제m 열의 제0 행으로부터 제n-2 행까지의 상위 우선결정노드의 출력부호 ^Tij,0의 부정과의 각각의 배타적 논리합을 취해 제1자리로부터 제n-1 자리까지의 차의 결과로 하는 제1 행으로부터 제n-1 행까지의 배타적 논리합수단을 구비한 차생성수단을 구비하는 것이다.
또, 본 발명의 연산장치는, n비트 2진수에 있어서의 2수의 감산(Xa-Yb)에 있어서의 각 자리(Xai, Ybi ; i=0∼n-1)에 대한 자리빌림의 존부판단이 순서의존성이 있는 판단의 계열을 형성하는 경우에, 상기 2수의 각 자리값 Xai, Ybi에 따라서 동위자리의 2수의 차이의 결과가 마이너스로 될 때에 "참 또는 거짓"을, 이 결과가 플러스로 될 때에 "거짓 또는 참"을, 이 결과가 제로로 될 때에 "참 또는 거짓의 어느쪽도 아니다. 또는, 모른다"를, 각각 판단결과로서 출력하는 n개의 판단 노드와, 행이 상기 2수의 각 홀수자리에 대응하는 n/2행 m열(m은 log2n을 넘는 최소의 정수)의 상위 우선결정노드의 매트릭스를 구비하고, 상기 제1열의 상위 우선결정노드군은, 제hl-l 자리의 판단 노드 및 제hl 자리의 판단 노드(hl=1∼n-1의 홀수)의 판단결과를 입력으로 하고, 제hl 자리의 판단 노드의 판단결과가 "참" 또는 "거짓"인 경우에는 이 h1 자리의 판단 노드의 판단결과를 결과로 하고, 제hl 자리의 판단 노드의 판단결과가 "참 또는 거짓의 어느 쪽도 아니다, 또는 모른다"의 경우에는 제hl-l 자리의 판단 노드의 판단결과를 결과로 하여 출력하는 제hl 행의 상위 우선결정노드를 구비하고, 상기 제k 열의 상위 우선결정노드군(k=2∼m)은, 제1로부터 제2k-1-1까지의 홀수행의 상위 우선결정노드의 판단결과를 각각 그대로 전반시키는 더미노드로서의 제1로부터 제2k-1-1까지의 홀수행의 상위 우선결정노드와, 제hk-2k-1행의 상위 우선결정노드 및 제hk 행의 상위 우선결정노드(hk=2k-1∼n-1의 홀수)의 판단결과를 입력으로 하고, 제hk행의 상위 우선결정노드의 판단결과가 "참" 또는 "거짓" 인 경우에는 이 hk 행의 상위 우선결정노드의 판단결과를 결과로 하고, 제hk 행의 상위 우선결정노드의 판단결과가 "참 또는 거짓의 어느 쪽도 아니다. 또는, 모른다"의 경우에는 제hk-2k-1행의 상위 우선결정노드의 판단결과를 결과로 하여 출력하는 제hk 행의 상위 우선결정노드를 구비하고, 상기 n개의 판단 노드, 및, 상기 각 열의 상위 우선결정노드군을, 각각 동시에 처리하는 것이다.
또, 본 발명의 연산장치는, 상기 판단결과인 "참"을 값의 부호 "Y"로, "거짓"을 값의 부호 "N"으로, "참 또는 거짓의 어느 쪽도 아니다. 또는, 모른다"를, 값의 부호 "Q"로 각각 할 때, 상기 상위 우선결정노드는, 상위의 판단 노드의 판단결과에 기인하는 부호 Ti∈{Y,N,Q} 및 하위의 판단 노드의 판단결과에 기인하는 부호 Ti∈{Y,N,Q}의 2개의 부호로부터 1개의 부호 Tij∈{Y,N,Q}를 유도하는 K연산자로서 주어지고, 부호 Ti가 부호 Tj에 대하여 우월하는 관계에 있는 경우에, 상기 K연산자는, 상기 부호 Ti가 값의 부호 "Y" 또는 값의 부호 "N" 인 경우에는 이 값의 부호 "Y" 또는 값의 부호 "N"을 상기 부호 Tij가 취하는 값의 부호로 하고, 상기 부호 Ti가 값의 부호 "Q" 인 경우에는 상기 부호 Tj가 취하는 값의 부호를 상기 부호 Tij가 취하는 값의 부호로 하는 것이다.
또, 본 발명의 연산장치는, 상기 판단결과인 "참"을 값의 부호 "Y"로, "거짓"을 "N"으로, "참 또는 거짓의 어느 쪽도 아니다. 또는, 모른다"를, 값의 부호 "Q"로 각각 하면, 상기 상위 우선결정노드는, 상위의 판단 노드의 판단결과에 기인하는 부호 Ti∈{Y,N,Q} 및 하위의 판단 노드의 판단결과에 기인하는 부호 Ti∈{Y,N,Q}의 2개의 부호로부터 1개의 부호 Tij∈{Y,N,Q}를 유도하는 K연산자로서 주어지고, 부호 Ti가 부호 Tj에 대하여 우월하는 관계에 있는 경우에, 임의의 부호 X가, 상기 값의 부호 "Y"를 {11}, 상기 값의 부호 "N"을 {10}, 상기 값의 부호 를 {0 *} (여기에, "*" 는 돈트케어)으로 하는 2비트 2진수(X,1, X0)로 할당되고, 논리합을 +연산자로, 논리곱을 ·연산자로, 부정을 ^연산자로 각각 표기할 때, 상기 K연산자는,
Ti KTj=Tij
(Ti,l, Ti,0) K (Tj,l, Tj,0)=(Tij,l, Tij,0)
=(Ti,l + Tj,l, Ti,l·Ti,0 + ^Ti,l·Tj,0)
로서 주어지는 것이다.
또, 본 발명의 연산장치는, 상기 제1 자리로부터 제n-1 자리까지의 판단 노드는, 상기 자리값 Xai 및 상기 자리값 Ybi의 배타적 부정논리합을 취해 부호 Ti,l로서 출력하는 배타적 부정논리합수단과, 상기 자리값 Ybi를 부호 Ti,0로서 출력하는접속수단을 구비하고, 상기 제0 자리의 판단 노드는, 상기 자리값 Xa0의 부정인 ^Xa0 및 상기 자리값 Yb0의 부정논리합을 취하는 부정논리합수단과, 상기 자리값 Xa0의 부정인 ^Xa0 및 상기 자리값 Yb0의 부정논리곱을 취하는 부정논리곱수단과, 당해 연산장치에의 자리빌림입력이 "1" 을 취할 때 상기 부정논리합수단의 출력을, 이 자리빌림입력이 "0" 을 취할 때 상기 부정논리곱수단의 출력을, 각각 선택한 것의 부정을 취해 부호 T0,0로서 출력하는 선택수단을 구비하고, 부호 T0,l을 출력하지 않고, 상기 더미노드를 제외하는 상기 상위 우선결정노드중, 상기 제0 자리의 판단 노드가 본래 출력할 부호 T0,l에 기인하지 않는 상위 우선결정노드는, 상기 부호 Ti,l 및 상기 부호 Tj,l의 논리합을 취해 부호 Tij,l로서 출력하는 논리합수단과, 상기 부호 Ti,l가 "1" 을 취할 때 상기 부호 Ti,0를, 상기 부호 Ti,l가 "0"을 취할 때 상기 부호 Tj,0를, 각각 선택하여 부호 Tij,0로서 출력하는 선택수단을 구비하고, 상기 더미노드를 제외하는 상위 우선결정노드중, 상기 제0 자리의 판단 노드가 본래 출력할 부호 T0,l에 기인하는 상위 우선결정노드는, 상기 부호 Ti,l가 "1" 을 취할 때 상기 부호 Ti,0를, 상기 부호 Ti,l가 "0" 을 취할 때 상기 부호 Tj,0를, 각각 선택하여 부호 Tij,0로서 출력하는 선택수단을 구비하고, 부호 Tij,l를 출력하지 않고, 상기 제m 열의 제n-1 행의 상위 우선결정노드의 출력부호 Tij,0를 당해 연산장치의 자리빌림출력으로서, 이 출력부호 Tij,0가 "1" 이면 「자리빌림출력 있음」으로, 이 출력부호 Tij,0가 "0" 이면 「자리빌림출력 없음」으로 각각 해석하고, 상기 연산장치는, 상기 자리값 Xa0 및 상기 자리값 Yb0의 배타적 논리합을 취하는 제0 자리의 배타적 논리합수단과, 합생성수단을 구비하고, 상기 합생성수단은, 상기 제0 자리의 배타적 논리합수단의 출력과 당해 연산장치에의 자리빌림입력과의 배타적 논리합을 취해 제0 자리의 차의 결과로 하는 제0 자리의 합의 결과로 하는 제0 행의 배타적 논리합수단과, 상기 제0 자리의 판단 노드의 출력부호 T0,0와, 제1 자리의 판단 노드의 출력부호 Tl,l과의 배타적 논리합을 취해 제1 자리의 차의 결과로 하는 제1 행의 배타적 논리합수단과, 상기 제f 자리의 판단 노드(f=2∼n-1까지의 짝수)의 출력부호 Tf,l가 "1" 을 취할 때 이 행에의 입력자리값 Ybf을, 상기 출력부호 Tf,l가 "0" 을 취할 때 상기 제f-1 행의 상위 우선결정노드의 출력부호를, 각각 선택하여 제f+1 자리에의 자리빌림으로서 출력하는 제f 행의 자리빌림생성수단과, 상기 제f 자리의 판단 노드의 출력부호 Tf,l과 상기 제f-1 행의 상위 우선결정노드의 출력부호와의 배타적 논리합을 취해 제f 자리의 차의 결과로 하는 제f 행의 배타적 논리합수단과, 상기 제f+1 자리의 판단 노드의출력부호 Tf+1,1과 상기 제f 행의 자리빌림생성수단의 출력과의 배타적 논리합을 취해 제f+1 자리의 차의 결과로 하는 제f+1 행의 배타적 논리합수단을 구비하는 것이다.
또, 본 발명의 연산장치는, 상기 제1 자리로부터 제n-1 자리까지의 판단 노드는, 상기 자리값 Xai 및 상기 자리값 Ybi의 배타적 부정논리합을 취해 부호 Ti,l로서 출력하는 배타적 부정논리합수단과, 상기 자리값 Ybi을 부호 Ti,0로서 출력하는 접속수단을 구비하고, 상기 제0 자리의 판단 노드는, 상기 자리값 Xa0의 부정인 ^Xa0 및 상기 자리값 Yb0의 부정논리합을 취하는 부정논리합수단과, 상기 자리값 Xa0의 부정인 ^Xa0 및 상기 자리값 Yb0의 부정논리곱을 취하는 부정논리곱수단과, 당해 연산장치에의 자리발림입력이 "1" 을 취할 때 상기 부정논리합수단의 출력을, 이 자리빌림입력이 "0" 을 취할 때 상기 부정논리곱수단의 출력을, 각각 선택한 것의 부정을 취해 부호 T0,0로서 출력하는 선택수단을 구비하고, 부호 T0,l를 출력하지 않고, 상기 제k 열의 제1부터 제2k-1-1까지의 홀수행의 상위 우선결정노드는,(k=2∼m)는, 제1부터 제2k-1-1까지의 홀수행의 상위 우선결정노드의 판단결과를 각각 반전하여 전반시키는 더미노드로 하고, 상기 더미노드를 제외하는 제m-p 열(p는 p=0∼m-1의 짝수)의 상위 우선결정노드중, 상기 제0 자리의 판단 노드가 본래 출력할 부호 T0,l에 기인하지 않는 상위 우선결정노드는, 상기 부호 Ti,l 및 상기 부호 Tj,l의 부정논리합을 취해 부호 ^Tij,1로서 출력하는 부정논리합수단과, 상기 부호 Ti,l가 "1" 을 취할 때 상기 부호 Ti,0를, 상기 부호 Ti,l가 "0" 을 취할 때 상기 부호 Tj,0를, 각각 선택한 것의 부정을 취해 부호 ^Tij,0로서 출력하는 선택수단을 구비하고, 상기 더미노드를 제외하는 제m-q 열(q는 q=1∼m-1의 홀수)의 상위 우선결정노드중, 상기 제0 자리의 판단 노드가 본래 출력할 부호 T0,l에 기인하지 않는 상위 우선결정노드는, 상기 부호 ^Ti,l 및 상기 부호 ^Tj,l의 부정논리곱을 취해 부호 Tij,l로서 출력하는 부정논리곱수단과, 상기 부호 ^Ti,l가 "0" 을 취할 때 상기 부호 ^Ti,0를, 상기 부호 ^Ti,l가 "1" 을 취할 때 상기 부호 ^Tj,0를, 각각 선택한 것의 부정을 취해 부호 Tij,0로서 출력하는 제3 선택을 구비하고, 상기 더미노드를 제외하는 제m-p 열(p는 p=0∼m-1의 짝수)의 상위 우선결정노드중, 상기 제0 자리의 판단 노드가 본래 출력할 부호 T0,l에 기인하는 상위 우선결정노드는, 상기 부호 Ti,l가 "1" 을 취할 때 상기 부호 Ti,0를, 상기 부호 Ti,l가 "0" 을 취할 때 상기 부호 Tj,0를, 각각 선택한 것의 부정을 취해 부호 ^Tij,0로서 출력하는 제2 선택수단을 구비하고, 부호 Tij,l를 출력하지 않고, 상기 더미노드를 제외하는 제m-q 열(q는 q=1∼m-1의 홀수)의 상위 우선결정노드중, 상기 제0자리의 판단 노드가 본래 출력할 부호 T0,l에 기인하는 상위 우선결정노드는, 상기 부호 ^Ti,l가 "0" 을 취할 때 상기 부호 ^Ti,0를, 상기 부호 ^Ti,l가 "1" 을 취할 때 상기 부호 ^Tj,0를 , 각각 선택한 것의 부정을 취해 부호 Tij,0로서 출력하는 제3 선택수단을 구비하고, 부호 Tij,l를 출력하지 않고, m이 짝수인 경우에는, 상기 제m 열의 제n-1 행의 상위 우선결정노드의 출력부호 Tij,0를 당해 연산장치의 자리빌림출력으로서, 이 출력부호 Tij,0가 "1" 이면 「자리빌림출력 있음」으로, 이 출력부호 Tij,0가 "0" 이면 「자리빌림출력 없음」으로, 각각 해석하고, m이 홀수인 경우에는, 상기 제m 열의 제n-1 행의 상위 우선결정노드의 출력부호 ^Tij,0를 당해 연산장치의 자리빌림출력으로서, 이 출력부호 ^Tij,0가 "0" 이면 「자리빌림출력 있음」으로, 이 출력부호 ^Tij,0가 "1" 이면 「자리빌림출력 없음」으로, 각각 해석하고, 상기 연산장치는, 상기 자리값 Xa0 및 상기 자리값 Yb0의 배타적 논리합을 취하는 제0 자리의 배타적 논리합수단과, 차생성수단을 구비하고, 상기 차생성수단은, m이 짝수인 경우에는 상기 제0 자리의 배타적 논리합수단의 출력과 당해 연산장치에의 자리빌림입력과의 배타적 논리합을 취해 제0 자리의차의 결과로 하는 제0 행의 배타적 논리합수단과, 상기 제0 자리의 판단 노드의 출력부호 T0,0와 제1 자리의 판단 노드의 출력부호 Tl,l과의 배타적 논리합을 취해 제1 자리의 차의 결과로 하는 제1행의 배타적 논리합수단과, 상기 제f 행의 판단 노드(f=2∼n-1까지의 짝수)의 출력부호 Tf,l가 "1" 을 취할 때 이 행에의 입력자리값 Ybf를, 상기 출력부호 Tf,1가 "0" 을 취할 때 상기 제f-1 행의 상위 우선결정노드의 출력부호를, 각각 선택하여 제f+1 자리에의 자리빌림으로서 출력하는 제f 행의 자리빌림생성수단과, 상기 제f 자리의 판단 노드의 출력부호 Tf,l와 상기 제f-1 행의 상위 우선결전노드의 출력부호와의 배타적 논리합을 취해 제f 자리의 차의 결과로 하는 제f 행의 배타적 논리합수단과, 상기 제f+1 자리의 판단 노드의 출력부호 Tf+l,l와 상기 제f 행의 자리빌림생성수단의 출력과의 배타적 논리합을 취해 제f+1 자리의 차의 결과로 하는 제f+1 행의 배타적 논리합수단을 구비하고, m이 홀수인 경우에는, 상기 제0 자리의 배타적 논리합수단의 출력과 당해 연산장치에의 자리빌림입력과의 배타적 논리합을 취해 제0 자리의 결과로 하는 제0 행의 배타적 논리합수단과, 상기 제0 자리의 판단 노드의 출력부호 T0,0와 제1 자리의 판단 노드의 출력부호 Tl,l와의 배타적 논리합을 취해 제1 자리의 차의 결과로 하는 제1 행의 배타적 논리합수단과, 상기 제f 자리의 판단 노드(f=2∼n-1까지의 짝수)의 출력부호 Tf,l가 "1" 을 취할 때 이 행에의 입력자리값 Ybf을, 상기 출력부호 Tf,l가 "0" 을 취할 때 상기 제f-1 행의 상위 우선결정노드의 출력부호의 부정을, 각각 산택하여 제f+1 자리에의 자리빌림으로서 출력하는 제f 행의 자리빌림생성수단과, 상기 제f 자리의 판단 노드의 출력부호 Tf,l와 상기 제f-1 행의 상위 우선결정노드의 출력부호의 부정과의 배타적 논리합을 취해 제f 자리의 차의 결과로 하는 제f 행의 배타적 논리합수단과, 상기 제f+1 자리의 판단 노드의 출력부호 Tf+l,l와 상기 제f 행의 자리빌림생성수단의 출력과의 배타적 논리합을 취해 제f+1 자리의 차의 결과로 하는 제f+1 행의 배타적 논리합수단을 구비하는 것이다.
또, 본 발명의 연산장치는, n비트 2진수에 있어서의 2수(Xa, Yb)의 차의 절대치를 구하는 연산장치로서, 상기 2수의 각 자리값Xai, Ybi (i=1∼n-1)에 따라서동위자리의 2수의 차(Xai-Ybi)의 결과가 마이너스로 될 때에 "참"을 의미하는 값의 부호 "Y"를, 이 결과가 플러스로 될 때에 "거짓"을 의미하는 값의 부호 "N"을, 이 결과가 제로로 될 때에 "참 또는 거짓의 어느 쪽도 아니다. 또는, 모른다"를, 의미하는 값의 부호 "Q"를 판단결과로서 출력하는 판단 노드를 구비하고, 행이 상기 2수의 각 자리에 대응하는 n행m열(m은 log2n을 넘는 최소의 정수)의 상위 우선결정노드의 매트릭스와, 차의 절대치연산에 있어서의 각 자리의 자리빌림을 생성하는 자리빌림생성부를 구비하고, 상기 제1 열의 상위 우선결정노드군은, 제0 자리의 판단 노드의 판단결과를 그대로 선반시키는 더미노드로서의 제0 행의 상위 우선결정노드와, 제hl-l 자리의 판단 노드 및 제hl 자리의 판단 노드(hl=1∼n-1)의 판단결과를 입력으로 하고, 제h1 자리의 판단 노드의 판단결과가 "참" 또는 "거짓" 인 경우에는 이 h1 자리의 판단 노드의 판단결과를 결과로 하고, 제h1 자리의 판단 노드의 판단결과가 "참 또는 거짓의 어느 쪽도 아니다. 또는, 모른다"의 경우에는 제h1-1 자리의 판단 노드의 판단결과를 결과로 하여출력하는 제h1 행의 상위결정노드를 구비하고, 상기 제k 열의 상위 우선결정노드군(k=2∼m)은, 제0 행으로부터 제2k-1-1까지의 상위 우선결정노드의 판단결과를 각각 그대로 전반시키는 더미노드로서의 제0 행으로부터 제2k-1-1까지의 상위 우선결정노드와, 제hk-2k-1행의 상위 우선결정노드 및 제hk 행의 상위 우선결정노드(hk=2k-1∼n-1)의 판단결과를 입력으로하고, 제hk 행의 상위 우선결정노드의 판단결과가 "참" 또는 "거짓" 인 경우에는 이 hk행의 상위 우선 결정노드의 판단결과를 결과로 하고, 제hk 행의 상위 우선결정노드의 판단결과가 "참 또는 거짓의 어느쪽도 아니다. 또는, 모른다"의 경우에는 제hk-2k-1행의 상위 우선결정노드의 판단결과를 결과로 하여 출력하는 제hk 행의 상위 우선결정노드를 구비하고, 상기 자리빌림생성부는, 상기 n-1 행 제m 열의 상위 우선결정노드로부터 생성된 제n-1 자리의 자리빌림 생성 결과에 따라서, 상기 2수의 차(Xa-Yb)의 결과에 대하여 부호를 판정하는 부호판정수단과, 상기 부호판정수단의 부호판정의 결과, 마이너스의 경우 또는 마이너스 또는 제로의 경우에는, 상기 제m 열의 상위 우선결정노드군중, 상기 제n-1 행의 상위 우선결정노드를 제외한 제0 행으로부터 제n-2 행까지의 상위 우선결정노드의 출력부호에 대하여, 값의 부호 "Q"를 값의 부호 "Q"로, 값의 부호 "Y"를 값의 부호 "N"으로, 값의 부호 "N"을 값의 부호 "Y"로 각각 치환(置換)하고, 플러스 또는 제로의 경우 또는 플러스의 경우에는, 상기 치환을 행하지 않고 그대로 하는 제0 행으로부터 제n-2 행까지의 부호치환수단과, 상기 제0 행으로부터 제n-2 행까지의 부호치환수단의 출력에 대하여, 각각 값의 부호 "Q"를 값의 부호 "N"으로 치환하여 각 자리빌림을 얻는 제0 행으로부터 제n-2 까지의 제2 부호치환수단을 구비하고, 상기 n개의 판단 노드, 상기 각 열의 상위 우선결정노드군, 및, 상기 제0 행으로부터 제n-2 행까지의 부호치환수단 및 제2 부호치환수단을, 각각 동시에 처리하는 것이다.
또, 본 발명의 연산장치는, 상기 상위 우선결정노드는 상위의 판단 노드의 판단결과에 기인하는 부호 Ti∈{Y,N,Q} 및 하위의 판단 노드의 판단결과에 기인하는 부호 Ti∈{Y,N,Q}의 2개의 부호로부터 1개의 부호 Tij∈{Y,N,Q}를 유도하는 K연산자로서 주어지고, 상기 K연산자는, 상기 부호 Ti가 값의 부호 "Y" 또는 값의 부호 "N" 인 경우에는 이 값의 부호 "Y" 또는 값의 부호 "N"을 상기 부호 Tij가 취하는 값의 부호로 하고, 상기 부호 Ti가 값의 부호 "Q" 인 경우에는 상기 부호 Tj가 취하는 값의 부호를 상기 부호 Tij가 취하는 값의 부호로 하는 것이다.
또, 본 발명의 연산장치는, 상기 상위 우선결정노드는 상위의 판단 노드의 판단결과에 기인하는 부호 Ti∈{Y,N,Q} 및 하위의 판단 노드의 판단결과에 기인하는 부호 Ti∈{Y,N,Q}의 2개의 부호로부터 1개의 부호 Tij∈{Y,N,Q}를 유도하는 K연산자로서 주어지고, 부호 Ti가 부호 Tj에 대하여 우월하는 관계에 있는 경우에, 임의의 부호 X가, 상기 값의 부호 "Y"를 {11}, 상기 값의 부호 "N"을 {10}, 상기 값의 부호를 {0 *} (여기에, "*" 는 돈트케어)으로 하는 2비트 2진수(X,1, X0)로 할당되고, 논리합을 +연산자로, 논리곱을 ·연산자로, 부정을 ^연산자로 각각 표기할 때, 상기 K연산자는,
Ti KTj=Tij
(Ti,l, Ti,0) K (Tj,l, Tj,0)=(Tij,l, Tij,0)
=(Ti,l + Tj,l, Ti,l·Ti,0 + ^Ti,l·Tj,0)
로서 주어지는 것이다.
또, 본 발명의 연산장치는, 상기 판단 노드는 상기 자리값 Xai 및 상기 자리값 Ybi의 배타적 부정논리합을 취해 부호 Ti,l로서 출력하는 배타적 부정논리합수단과, 상기 자리값 Ybi을 부호 Ti,0로서 출력하는 접속수단을 구비하고, 상기 더미노드를 제외하는 상위 우선결정노드는, 상기 부호 Ti,l 및 상기 부호 Tj,l의 논리합을 취해 부호 Tij,l로서 출력하는 논리합수단과, 상기 부호 Ti,l가 "1" 을 취할 때 상기 부호 Ti,0를, 상기 부호 Ti,l가 "0" 을 취할 때 상기 부호 Tj,0를 각각 선택하여 부호 Tij,0로서 출력하는 선택수단을 구비하고, 상기 부호판정수단은, 상기 제n-1 행 제m 열의 상위 우선결정노드로부터의 출력부호 Tij가 값의 부호 "Y" 일 때 "참", 값의 부호 "Q" 또는 "N" 일 때 "거짓", 또는 이 출력부호 Tij가 값의 부호 "Y" 또는 "Q" 일 때 "참", 값의 부호 "N" 일 때 "거짓" 으로 되는 부호판정신호를 출력하고, 상기 제0 행으로부터 제n-2 행까지의 부호치환수단은, 상기 부호판정수단으로부터의 부호판정신호와 상기 제0 행으로부터 제n-2 행까지의 상위 우선결정노드의 출력부호 Tij,0와의 배타적 논리합을 각각 취하는 배타적 논리합수단을 구비하고, 상기 제0 행으로부터 제n-2 행까지의 제2 부호치환수단은, 상기 제0 행으로부터 제n-2 행까지의 부호치환수단의 출력과 상기 제0 행으로부터 제n-2 행까지의 상위 우선결정노드의 출력부호 Tij,l와의 논리곱을 각각 취하는 논리곱수단을 구비하고, 당해 연산장치는, 상기 제0 자리의 판단 노드의 출력부호 Ti,l를 차의 절대치의 결과로 하는 지속수단과, 상기 제1자리로부터 제n-1 자리까지의 판단 노드의 출력부호 Ti,l와 상기 제0 행으로부터 제n-2 행까지의 제2 부호치환수단의 출력과의 각각의 배타적 논리합을 취해 제1 자리로부터 제n-1 자리까지의 차의 절대치의 결과로 하는 제1 행으로부터 제n-1 행까지의 배타적 논리합수단을 구비한 차생성수단을 구비하는 것이다.
또, 본 발명의 연산장치는, 상기 연산장치가 부호있는 n비트 2진수에 있어서의 2수(Xa,,Yb)의 차의 절대치연산을 구하는 경우에, 상기 2수의 MSB(Most Significant Bit)에 대한 비교판단을 행하는 판단 노드는,상기 자리값 Xan-1을 자리값 Yn-1으로서, 상기 자리값 Ybn-1을 자리값 Xan-1으로서, 각각 취급하는 것이다.
본 발명의 연산장치 및 그 연산방법에서는, 순서의존성이 있는 판단의 계열을 포함하는 문제를 해결함에 있어서, 상기 문제를, 의존입출력을 갖지 않는 판단 노드를 리프로 하고, 상위 우선결정노드를 리프이외의 다른 노드로 하는 바이너리 트리(binary tree)로 모델화하여, 병렬로 처리하고, 바이너리 트리의 루트로 되는 상위 우선결정노드의 임시결론을 상기 문제의 결론으로 한다.
또, 본 발명의 연산장치 및 그 연산방법은, 의존입출력을 가지는 판단 노드사이에 상대적인 순서관계가 존재하고, 최상위의 의존입출력을 가지는 판단 노드의 의존입력이 항상 "유효" 이고, 보다 상위에 위치하는 의존입출력을 가지는 판단 노드의 의존출력이 이 의존입출력을 가지는 판단 노드의 하나 하위에 위치하는 의존입출력을 가지는 판단 노드의 의존입출력으로서 접속됨으로써 구성되는 순서의존성이 있는 판단의 계열구조를, 의존입출력을 갖지 않는 판단노들를 리프로 하고, 상위 우선결정노드를 리프이외의 다른 노드로 하는 바이너리 트리구조로 변환하는 경우에, 의존입출력을 가지는 판단 노드를, 내포판단 노드와 불확정부호발생노드를 구비한 의존입출력을 갖지 않는 판단 노드로 치환한다.
순서의존성이 있는 판단의 계열구조는, 인간의 논리곱 사고에 있어서 빈번하게 보여지는 것이고, 이 계열구조에서는, 복수의 결정이 정해진 순서로 행할 필요가 있어, 병렬처리가 불가능하다. 이와 같은 구조를 그대로 처리시퀀스로 치환하여 처리프로그램 등을 실현한 경우, 그 처리시간은, 각 판단처리의 처리 시간의 판단처리개수를 n으로 한 경우에는, 최악의 경우 n개분의 합으로 되어 매우 긴 것으로 된다. 또, 이 계열구조를 그대로 논리회로에 치환하여 연산회로를 실현한 경우에도, 당해 연산장치의 크리티컬패스 단계는 매우 긴 것으로 된다. 본 발명에 의해, 순서의존성이 있는 판단의 계열구조를 바이너리 트리구조로 변환하면, 그 처리시간은 기껏해야 log2n을 넘는 최소의 정수개분의 합으로 됨으로써 고속으로 처리하는 것이 가능하게 되고, 또 효율 좋게 병렬처리 가능한 고속연산장치를 실현하는 것도 가능하다.
본 발명의 연산처리 및 그 연산방법에서는, 순서의존성이 있는 판단의 계열을 포함하는 문제를 해결함에 있어서, 판단에 대응하여, 1 또는 복수개의 입력정보에 따르는 판단결과로서 "참", "거짓", 및, "참 또는 거짓의 어느 쪽도 아니다. 또는, 모른다"의 어느 하나를 출력하는 판단 노드 또는 판단처리를 리프로 하는 바이너리 트리로 모델화하고, 리프로 되는 모든 판단 노드 또는 판단처리를 병렬적으로 처리한다.
또, 본 발명의 연산장치 및 그 연산방법에서는, 임의의 R진수 n자리에 있어서의 2수의 비교를 행할 때의 이 2수의 각 자리에 대한 비교판단이 순서의존성이 있는 판단의 계열을 형성하는 경우에 적용하는 것이 가능하다. 비교의 3치부호생성질문에 의해 생성되는 3치부호를 3치부호 바이너리 트리에 입력하도록 구성하면, 즉, 바이너리 트리의 리프로 되는 각 판단 노드를, 동위자리의 2수의 차의 결과가 플러스로 될 때에 "참 또는 거짓"을, 이 결과가 마이너스로 될 때에 "거짓 또는 참"을, 이 결과가 제로로 될 때에 "참 또는 거짓의 어느 쪽도 아니다. 또는, 모른다"를, 각각 출력하도록 구성하면, 정확한 비교결과를 얻을 수 있다. 즉, 비교의 3치부호생성질문은 2진수에 한정되지 않고 임의의 R진수에 적응가능하고, 비교의 3치부호생성질문을 응용함으로써, 임의의 R진수의 비교프로그램 또는 비교기를 유도하는 것이 가능하게 된다. 또 종래, 오더 O(n)의 시간에서 처리되고 있던 것이, 대수(對數)오더(log2n)의 시간에서 처리가 가능하게 된다.
또, 본 발명의 연산장치 및 그 연산방법에서는, 임의의 R진수 n자리에 있어서의 2수의 가산을 행할 때의 각 자리에 있어서의 자리올림의 존부판단이 상기 순서의존성이 있는 판단의계열을 형성하는 경우에 적용하는 것이 가능하다. 합의 3치부호생성질문에 의해 생성되는 3치부호를 바이너리 트리에 입력하도록 구성하면, 즉, 바이너리 트리의 리프로 되는 각 판단 노드를, 동위자리의 2수의 합의 결과가 R이상으로 될 때에 "참 또는 거짓"을, 이 결과가 (R-2)로 될 때에 "거짓 또는 참"을, 이 결과가 (R-1)로 될 때에 "참 또는 거짓의 어느 쪽도 아니다. 또는, 모른다"를, 각각 출력하도록 구성하면, 가산에 있어서의 자리올림을 선견(先見)할 수 있다. 즉, 합의 3치부호생성질문은 2진수에 한정되지 않고 임의의 R진수에 적응가능하고, 합의 3치부호생성질문을 도입함으로써, 임의의 R진수의 가산프로그램 또는 가산기를 유도하는 것이 가능하게 된다. 또 종래, 오더 O(n)의 시간에서 처리되고 있던 것이, 대수(對數)오더(log2n)의 시간에서 처리가 가능하게 된다.
또, 본 발명의 연산장치 및 그 연산방법에서는, 임의의 R진수 n자리에 있어서의 2수의 감산에 대하여, 각 자리에 있어서의 자리빌림의 존부판단이 순서의존성이 있는 판단의계열을 형성하는 경우에, 이 판단결과를 포함하는 문제를 해결함에 있어서, 판단에 대응하여, 1 또는 복수개의 입력정보에 따라서, 동위자리의 2수의 차의 결과가 마이너스로 될 때에 "참 또는 거짓"을, 이 결과가 플러스로 될 때에 "거짓 또는 참"을, 이 결과가 제로로 될 때에 "참 또는 거짓의 어느 쪽도 아니다. 또는, 모른다"를, 각각 당해 노드의 판단결과로서 출력하는 판단 노드를 구비하고, 상기 문제를, 상기 판단 노드를 리프로 하는 바이너리 트리로 모델화하여, 병렬로 처리한다. 즉, 차의 3치부호생성질문은, 2진수에 한정되지 않고 임의의 R진수에 적응가능하고, 차의 3치부호생성질문을 도입함으로써, 임의의 R진수의 감산프로그램 또는 감산기를 유도하는 것이 가능하게 된다. 왜냐 하면, 예를 들면 감산기의 경우에는, 다치논리회로나 아날로그회로와 같은 R진표현이 가능한 회로 방식을 사용하고, 이 3치부호생성질문에 따르는 것 같은 3치부호 생성회로를 실현할 수 있으면, 나중에는 가산기에 있어서의 BLC어레이에 상당하는 3치부호 바이너리 트리의 BLB어레이(본 명세서에서는, 가산기에 있어서의 자리올림선견가산(BLC ; Binary Look-ahead Carry)방식으로 배우고, BLB ; Binarry Look-ahead Borrow)방식, BLB어레이로 칭해 사용함)에 의해, 각 자리에의 자리빌림을 생성할 수 있기 때문이다. 차생성을 위해, (Xi-Yi-Bi)를 실현하는 회로(그 R진수에 있어서의 1자리분의 감산기)를 별도로 준비하고, 이 것과 조합하면, R진수감산기로 된다. 또 종래, 오더 O(n)의 시간에서 처리되고 있던 것이, 대수(對數)오더(log2n)의 시간에서 처리가 가능하게 된다.
본 발명의 연산처리 및 그 연산방법에서는, 순서의존성이 있는 판단의 계열을 포함하는 문제를 해결함에 있어서, 판단에 대응하여, 1 또는 복수개의 입력정보에 따르는 판단결과로서 "참", "거짓", 및, "참 또는 거짓의 어느 쪽도 아니다. 또는, 모른다"의 어느 하나를 출력하는 판단 노드 또는 판단처리를 리프로 하고, 상위의 판단결과가 "참" 또는 "거짓" 이라고 확실히 한 것인 경우에는 이 상위의 판단 결과를 출력으로 하고, 상위의 판단결과가 "참 또는 거짓의 어느 쪽도 아니다. 또는, 모른다" 라는 애매한 경우에는 하위의 판단결과를 출력하는 상위 우선결정노드 또는 상위 우선결정처리를 리프이외의 다른 노드로 하는 3치부호 바이너리 트리로 모델화하고, 리프로 되는 모든 판단 노드 또는 판단처리, 및, 3치부호 바이너리 트리에 있어서 동일깊이에 있는 모든 상위 우선결정노드 또는 모든 상위 우선결정처리를, 각각 병렬적으로 처리한다.
예를 들면, 순서의존성이 있는 판단의 계열에 있어서의 판단이 n개일 때에는, 3치부호 바이너리 트리는, 판단 노드를 n개 구비하고, 이 바이너리 트리의 리프를 제외하는 높이 m(m은 log2n을 넘는 최소의 정수)의 부분 바이너리 트리는, 깊이 m의 노드로 되는 상위 우선결정노드를 Nm(Nm은 n/2를 넘는 최소의 정수)개, 깊이 s(s는 s=1∼m-1의 정수)의 노드로 되는 상위 우선결정노드를 Ns(Ns는 Ns+1/2를 넘는 최소의 정수)개, 각각 구비하여 구성된다. 이와 같은 3치부호 바이너리 트리라고 하는 개념의 도입에 의해, 순서의존성이 있는 n개의 판단의 계열구조를 깊이m의 완전 바이너리 트리 형태의 구조로 변환할 수 있고, 비교, 가산 등의 처리시간의 오더를 O(log2n)으로 할 수 있어, 보다 고속으로 처리하는 것이 가능하게 된다.
또, 본 발명의 연산장치 및 그 연산방법에서는,"참"을 "Y", "거짓"을 "N", "참 또는 거짓의 어느 쪽도 아니다. 또는, 모른다"를, "Q" 라고 하는 부호로 할당 할 때, 상위 우선결정노드 또는 상위 우선결정처리의 기능을, 상위의 판단결과에 기인하는 부호 Ti∈{Y,N,Q} 및 하위의 판단결과에 기인하는 부호 Ti∈{Y,N,Q}의 2개의 부호로부터 1개의 부호 Tij∈{Y,N,Q}를 유도하는 K연산자로서 정의하고, 부호 Ti가 부호 Tj에 대하여 우월하는 관계에 있는 경우에, 상기 K연산자를, 부호 Ti가 "Y" 또는 "N" 인 경우에는 그대로"Y" 또는 "N"을 부호 Tij가 취하는 값으로 하고, 부호 Ti가 "Q" 인 경우에는 부호 Tj가 취하는 값을 부호 Tij가 취하는 값으로 한다고 정의한다. 이와 같이, K연산자를 도입함으로써, 3치 바이너리 트리의 구성요소인 상위 우선결정노드 또는 상위 우선결정처리의 기능을 대수적으로 취급하는것이 가능하게 된다. 또, 이로써 K연산자가 결합측을 충족시키는 것이 명백하게 되고, 3치부호 바이너리 트리가 유도하는 결론이 정확한 것도 직접적으로 증명된다.
또한, 본 발명의 연산장치 및 그 연산방법에서는, 3치부호의 2진수표현으로서,"Y"를 {11}, "N"을 {10}, "Q"를 {0 *} (여기에, "*" 는 돈트케어)으로 하는 2비트 2진수(X,1, X,0)로 할당되는 경우에, K연산자를 실현하는 2치논리함수를
Ti KTj=Tij
(Ti,l, Ti,0) K (Tj,l, Tj,0)=(Tij,l, Tij,0)
=(Ti,l + Tj,l, Ti,l·Ti,0 + ^Ti,l·Tj,0)
으로서 정의한다. 이와 같이, 적당한 2진수표현을 3치부호에 할당함으로써, K연산자를 불대수(代數)의 함수 「K논리함수」로서 유도하는 것이 가능하게 된다. 또, K논리함수를 실현하는 K논리회로를 완전 바이너리 트리상에 형성함으로써, 3치부호 바이너리 트리의 개념을 2진수 논리회로에서 실현할 수 있다. 3치부호 바이너리 트리에서 실현하고 싶은 처리의 내용을 충분히 고려하고, 적절한 3치부호 생성회로를 이 3치부호 바이너리 트리의 리프로 함으로써, 여러 가지의 연산장치를 간단히 유도하는 것이 가능하게 된다.
또, 본 발명의 컴퓨터에 의해 독취가능한 기억매체에서는, 상기 연산장치의 연산방법이 컴퓨터에 실행시키기 위한 프로그램으로서 기억되어 있다. 이 프로그램은, 불확정부호 바이너리 트리라고 하는 개념의 도입에 의해, 순서의존성이 있는 n개의 판단의 계열구조를 깊이 m의 완전 바이너리 트리상의 구조를 실현하는 것이고, 각종 연산의 처리시간의 오더를 O(log2n)으로 할 수 있고, 보다 고속처리가 가능한 처리프로그램으로 되어 있다.
또, 본 발명의 컴퓨터에 의해 독취가능한 기억매체에서는, 상기 연산장치의 연산방법이 컴퓨터에 실행시키기 위한 프로그램으로서 기억되어 있다. 이 프로그램은, 3치부호 바이너리 트리라고 하는 개념의 도입에 의해, 순서의존성이 있는 n개의 판단 의 계열구조를 깊이 m의 완전 바이너리 트리상의 구조를 실현하는 것이고, 각종 연산의 처리시간의 오더를 O(log2n)으로 할 수 있고, 보다 고속처리가 가능한 처리프로그램으로 되어 있다.
또한, 본 발명의 컴퓨터에 의해 독취가능한 기억매체에서는, 차의 절대치연산을 행하는 연산장치의 연산 방법이 컴퓨터에 실행시키기 위한 프로그램으로서 기억되어 있다. 이 프로그램은, 상기 N자리의 감산프로그램에 부호치환프로그램이 부가되었다고 등가이고, 감산처리시간의 오더 O(log2n)에 부호치환프로그램의 정수시간이 부가되었을 뿐으로, 보다 고속처리가 가능한 처리프로그램으로 되어 있다.
또, 본 발명의 연산장치 및 그 연산방법에서는, n비트 2진수의 데이터입력에 대하여, 최상위비트로부터 최하위비트의 방향에서 최초로 "1" 또는 "0" 인 비트위치를, 또는, 최상위비트로부터 최하위비트의 방향에 "1" 또는 "0" 이 연속하는 수를 각각 2진수 수치로서 출력하는 프라이어리티 엔코드 기능을 실현하는 경우에, 이 프라이어리티 엔코드 기능을, 의존입출력을 갖지 않는 판단 노드를 리프로 하고, 상위 우선결정노드를 상기 리프이외의 다른 노드로 하는 바이너리 트리로 모델화하여, 병렬로 처리하고, 바이너리 트리의 루트로 되는 상위 우선결정노드의 임시결론을 프라이어리티 엔코드의 결론으로 한다.
종래의 프라이어리티엔코더는, 순서의존성이 있는 판단의 계열구조를 갖기 위해 저속이라고 하는 결점을 갖고 있었지만, 본 발명에 의한 프라이어리티엔코더는 불확정부호 바이너리 트리구조에 의한 병렬처리에 의해 보다 고속이다. 그리고, 프라이어리티 엔코드 기능을 가지는 불확정부호 바이너리 트리는 추상적인 구조도이므로, 이것을 논리회로이외의 실현주체(기계(어레이프로세서의 구성)나 컴퓨터 프로그램 등)에도 적응하는 것이 가능하다.
또, 본 발명의 연산장치에서는, 높이 m(m은 log2n을 넘는 최소의 정수)의 불확정부호 바이너리 트리로 모델화하고, 바이너리 트리의 깊이 m의 각 노드를, 논리합수단과 접속선 또는 부정논리수단과로 실현하고, 다른 깊이 s의 노드를, 논리합수단, 접속선 또는 부정논리수단, 및, (m-s+1)개의 선택수단으로 실현하고 있으므로, 매우 간단하게 연산장치를 구성할 수 있고, 또, 신호전반지연이 입력비트폭수의 대수에 비례하므로, 다입력비트라도, 고속동작이 가능하다.
또, 본 발명의 연산장치에서는, 상위 우선결정노드에 있어서, 논리합수단에 의해 부호 Ti,l 및 부호 Tj,l의 논리합을 취해 부호 Tij,l로서 출력하고, 선택수단에 의해, 부호 Ti,l가 "1" 을 취할 때 부호 Ti,0를, "0" 을 취할 때 부호 Tj,0를 각각 선택하여 부호 Tij,0로서 출력한다. 이와 같이, K이론함수를, 논리합수단 및 선택수단에 의한 논리회로에서 실현함으로써, 3치부호 바이너리 트리를 논리회로에서 실현한다.
또, {00, 01, 11,10}={Q, Q, Y, N}할당에 있어서의 K논리회로에서는 복합 논리게이트회로가 아니고 선택수단(실렉터)이 사용되고 있다. 따라서, 본 발명에 의한 바이너리 트리의 논리회로는, 상기 「종래의 기술」에서 설명한 바와 같은 복합 논리게이트회로에 의한 불리한 측면을 갖지 않는다. 또한, 문헌(마키노(牧野), 스즈키(鈴木), 모리나카(森中),외, 「GG에 적합한 기능을 가지는 286MHz, 64비트부동소수점승산기」, 전자정보통신학회 기술연구보고ICD95-146,pp.14-15,1995)에도 기술되어 있는 바와 같이. 실렉터는 트랜스밋션게이트에서 간단히 구축할 수 있다. 이와 같은 구성의 실렉터는, 종래의 바이너리 트리를 구성하고 있는 논리회로를 트랜스밋션게이트에서 구축한 것과 비교하여, 단순하고 빠르다. 또, 실렉터는 부하구동능력을 제어하기 쉬우므로, 스탠더드셀설계에도 유리하다.
또, 본 발명의 연산장치에서는, 3치부호 바이너리 트리의 리프를 제외하는 높이 m의 부분 바이너리 트리를 구성하는 상위 우선결정노드에 있어서, 플러스 논리입력·플러스 논리출력의 논리회로가 다단으로 종속접속되어 있는 구조를, 플러스 논리입력·마이너스 논리출력의 단(PN단)과 마이너스 논리입력·플러스 논리출력의 단(NP단)이 교대로 접속되는 구조로 변환하는, 이른바 극성최적화를 행한 논리회로구조도 제안한다. 극성최적화한 구조에 의해, 긴 트랜지스터를 삭감할 수 있고, 연산장치를 회로면적 및 동작속도의 점에서 개선할 수 있다.
또, 본 발명의 연산장치 및 그 연산방법에서는, 3치부호의 2진수표현으로서,"Y"를 {0 0}, "N"을 {11}, "Q"를 {10}으로 하고, {0 1}을 사용금지 "F" 로 하는 2비트 2진수(X,1, X,0)로 할당되는 경우에, K연산자를 실현하는 2치논리함수를
Ti KTj=Tij
(Ti,l, Ti,0) K (Tj,l, Tj,0)=(Tij,l, Tij,0)
=(Ti,0 + Ti,l· Tj,l,Ti,0 + Ti,l·Tj,0)
으로서 정의한다. 이와 같이, 적당한 2진수표현을 3치부호에 할당함으로써, K연산자를 불대수(代數)의 다른 K논리함수로서도 유도하는 것이 가능하게 된다.
또, 본 발명의 연산장치 및 그 연산방법에서는, 3치부호의 2진수표현으로서,"Y"를 {0 1}, "N"을 {10}, "Q"를 {11}로 하고, {0 0}을 사용금지 "F" 로 하는 2비트 2진수(X,1, X,0)로 할당되는 경우에, K연산자를 실현하는 2치논리함수를
Ti KTj=Tij
(Ti,l, Ti,0) K (Tj,l, Tj,0)=(Tij,l, Tij,0)
=(^Ti,0 + Ti,l,· Tj,l, ^Ti,l + Ti,0·Tj,0)
으로서 정의한다. 이와 같이, 적당한 2진수표현을 3치부호에 할당함으로써, K연산자를 불대수(代數)의 다른 K논리함수로서도 유도하는 것이 가능하게 된다.
또, 본 발명의 연산장치 및 그 연산방법에서는, 3치부호의 2진수표현으로서,"Y"를 {0 0}, "N"을 {10}, "Q"를 {11}로 하고, {0 1}을 사용금지 "F" 로 하는 2비트 2진수(X,1, X,0)로 할당되는 경우에, K연산자를 실현하는 2치논리함수를
Ti KTj=Tij
(Ti,l, Ti,0) K (Tj,l, Tj,0)=(Tij,l, Tij,0)
=(Ti,l·(^Ti,0 + Tj,l), Ti,0·Tj,0)
으로서 정의한다. 이와 같이, 적당한 2진수표현을 3치부호에 할당함으로써, K연산자를 불대수(代數)의 다른 K논리함수로서도 유도하는 것이 가능하게 된다.
여기서, {0 0, 0 1, 11, 10}={Y, F, Q, N}에 있어서의 K논리회로에서는, 상위 우선결정노드로서, 제1의 복합논리게이트수단에 의해, 부호 Ti,l 및 부호 Tj,l의 논리곱과 부호 Ti,0과의 논리합을 취해 부호 Tij,l로서 출력하고, 제2의 복합논리게이트수단에 의해, 부호 Ti,l 및 부호 Tj,0의 논리곱과 부호 Ti,0과의 논리합을 취해 부호 Tij,0로서 출력한다.
또, {0 0, 0 1, 11, 10}={F, Y, N, Q}할당이나, {0 0, 0 1, 11, 10}={Y, F, Q, N}할당에 있어서도, 마찬가지로, K논리함수는, 단일 또는 2개의 복합논리게이트수단에 의한 논리회로에 의해 실현할 수 있다. 따라서, 설계자가 실현하고 싶은 처리를 충분히 고려하여 적절한 3치부호생성질문을 정의하면, 나중에는 가장 형편이 좋은 3치부호 바이너리 트리의 계통을 선택하면 된다. 즉, 처리내용에 맞춘 계통을 선택하여, 적절한 어3치부호 바이너리 트리상의 연산회로를 실현하는 것이 가능하게 된다.
또, 본 발명의 연산장치에서는, n비트 2진수(Xa, Yb)의 비교에 있어서, 이 2수의 각 자리(Xai, Ybi ; i=0∼n-1)에 대한 비교판단이 순서의존성이 있는 판단의 계열을 형성하는 경우에, 판단 노드는, 배타적 논리합수단에 의해, 자리값 Xai 및 자리값 Ybi의 배타적 논리합을 취해 부호 Ti,l로서 출력하고, 접속수단에 의해 자리값 Xai을 부호 Ti,0로서 출력한다. 이와 같이, 바이너리 트리의 리프로 되는 판단 노드에 의해 비교에 있어서의 3치부호를 생성하도록 구성함으로써, 2진수의 비교기를 실현할 수 있다.
또, 본 발명의 연산장치에서는, {0 0, 0 1, 11, 10}={Q, Q, Y, N}할당에 있어서의 K논리회로로서, 상위 우선결정노드를, 부호 Tij,l를 출력하는 논리합수단, 및, 부호 Tij,0를 출력하는 선택수단으로 실현하고, 바이너리 트리의 루트로 되는 상위 우선결정노드의 출력이 Q={0 *}이면 「2수(Xa, Yb)는 동일함」으로, 이 출력이 Y={11}이면 「2수(Xa, Yb)는 대소관계 Xa〉Yb를 가짐」으로, 이 출력이 N={10}이면「2수(Xa, Yb)는 대소관계 Xa〈Yb를 가짐」으로, 각각 해석한다. 이와 같이, 본 발명에 의한 부호없는 2진수를 비교하는 연산장치는, 종래의 바이너리 트리상의 비교기에 대하여, 단순하고 고속화에 유리하다. 즉, 전술한 바와 같이, 본 발명의 비교기는 복합 논리게이트회로(또는 복합 논리게이트회로의 논리함수)를 갖지 않고, 복합 논리게이트회로의 불리한 측면을 가지고 있지 않기 때문이다. 또, 3치부호를 생성하는 입력단의 논리회로도 단순하고, 보다 적은 게이트수(트랜지스터수)로 실현가능하다.
또한, 본 발명의 연산장치에서는, 부호 있는 n비트 2진수에 있어서의 2수(Xa, Yb)의 비교에 있어서, 2수의 MSB에 대한 비교판단을 행하는 판단 노드는, 자리값 Xan-1을 자리값 Ybn-1으로서, 자리값 Ybn-1을 자리값 Xan-1으로서, 각각 취급하고, 다른 자리의 판단 노드에 있어서의 Xai, Ybi의 취급과 역으로 한다. 이와 같이, 본 발명에서는, MSB의 X, Y 입력을 교환함으로써 부호 없는 2진수비교기를 부호 있는 2진수 비교기로 교환할 수 있어, 부호판정회로를 필요로 하지 않는 부호있는 2진수비교기를 실현할 수 있다. 따라서, 본 발명의 부호 있는 2진수비교기는, 종래의 부호 있는 2진수비교기와 비교해서 부호판정회로가 없는 만큼, 지연이 작다. 그리고, 이 변환방법은, 3치부호 바이너리 트리의 개념에 의해 도출된 것이지만, 일반의 부호 없는 2진수비교기에도 적응가능하다.
또, 본 발명의 연산장치에서는, n비트 2진수에 있어서의 2수(Xa, Yb)의 가산에 있어서의 이 2수의 각 자리(Xai, Ybi ;=0∼n-1)에 대한 자리올림의 존부판단이 상기 순서의존성이 있는 판단의 계열을 형성하는 경우에, 판단 노드는, 배타적 부정논리합수단에 의해, 자리값 Xai 및 자리값 Ybi의 배타적 부정논리합을 취해 부호 Ti,l로서 출력하고, 접속수단에 의해, 자리값 Xai 또는 자리값 Ybi을 부호 Ti,0로서 출력한다. 이와 같이, 바이너리 트리의 리프로 되는 판단 노드에 의해 가산에 있어서의 3치부호를 생성하도록 구성함으로써, 2진수가산기의 자리올림선견회로를 실현할 수 있다.
또, 본 발명의 n비트 2진가산을 행하는 연산장치에서는, LSB(비트 0)에 대한 자리올림의 존부판단에 있어서는, 판단결과가 "Q"로는 되지 않고 반드시 "Y" 또는 "N" 의 어느 쪽으로 된다고 하는 「비트 0의 확정적 성질」을 회로의 구성에 반영시킨다. 즉, LSB에 대한 자리올림의 존부판단을 행하는 판단 노드는, 선택수단에 의해, 당해 연산장치에의 자리올림입렬이 "1" 을 취할 때 자리값 Xa0 및 자리값 Yb0의 부정논리합을 , 이 자리올림입력이 "0" 을 취할 때 자리값 Xa0 및 자리값 Yb0의 부정논리곱을, 각각 선택한 것의 부정을 취해 부호 T0,0 로서 출력하고, 부호 T0,l를 출력하지 않는다. 또,K논리함수를 구현하느 상위 우선결정노드의 바이너리 트리에 있어서도, 상위 우선결정노드중, LSB에 대한 자리올림의 존부판단을 행하는 판단 노드가 본래 출력할 부호 T0,l에 기인하지 않는 상위 우선결정노드는, 논리합수단 및 선택수단에 의한 구성으로 하지만, 이 부호 T0,l에 본래적으로 기인하는 상위 우선결정노드는, 선택수단만에 의한 단순화된 구성으로서 부호 Tij,l를 출력하지 않는다. 즉, 선택수단에 의해, 부호 Ti,l가 "1" 을 취할 때 부호 Ti,0를, 부호 Ti,l가 "0" 을 취할 때 부호 Tj,0를, 각각 선택하여 부호 Tij,0로서 출력한다. 그리고 최종결론으로서, 바이너리 트리의 루트로 되는 상위 우선결정노드에 의해, 출력부호 Tij,0가 "1" 이면 「자리올림출력 있음」, 출력부호 Tij,0가 "0" 이면 「자리올림출력 없음」으로 각각 해석한다.
이와 같이, LSB(비트 0)에 대하여 확정적인 성질을 이용하여, LSB의 자리올림존부판단을 행하는 판단 노드에 대하여 당해 연산장치에의 자리올림입력을 반영시키도록 구성함으로써, 후단으로 이어지는 상위 우선결정노드의 바이너리 트리구조를 단순화시킬 수 있어, 종래의 BLC가산기와 같이 제-1 행째를 가지지 않고, 종래의 BLC가산기보다도 1행 적은 BLC어레이를 구성할 수 있다. 이것은 게이트수·면적의 점에서 우수하다. 또, K논리함수를 구현하는 상위 우선결정노드의 바이너리 트리에 있어서도, 선택수단만에 의한 단순화된 구성의 상위 우선결정노드를 구비함으로써, 논리곱으로 긴 회로를 삭제할 수 있어, 트랜지스터수가 적은 바이너리 트리를 형성하는 것이 가능하다. 또한, 본 발명에 의한 n비트 2진가산을 행하는 연산 장치에서는, 전술한 바와 같이, 복합 논리게이트회로(또는 복합 논리게이트회로의 논리함수)를 가지지 않고, 복합 논리게이트회로의 불리한 측면을 가지고 있지 않으므로, 종래의 가산기에 비교하여 단순하고 고속화에 유리하다. 또, 3치부호를 생성하는 입력단의 논리회로도 단순하여, 보다 적은 게이트수(트랜지스터수)로 실현가능하다.
또, 합을 생성하기 위해서는, 2수의 각 자리(Xai, Ybi ; i=0∼n-1)에 대한 배타적 논리합(Xai(+)Ybi)의 연산결과와 자리올림신호가 필요하지만, 본 발명의 n비트2진가산을 행하는 연산장치에서는, {0 0, 0 1, 11, 10」={Q, Q, Y, N}할당에 있어서의 K논리회로의 바이너리 트리를 사용한 경우, 각 자리 Xaj, Ybj(j=1∼n-2)에 대한 자리올림의 존부판단을 행하는 판단 노드에, 자리값 Xzj 및 자리값 Ybj의 배타적 논리합을 취해 부호 Tj,l로서 출력하는 배타적 부정논리합수단을 포함하고 있으므로, 이 출력부호 Tj,l를 반전하는 것만으로 각 자리(Xaj, Ybj)에 대한 배타적 논리합을 얻을 수 있어, 보다 간단한 구성으로 합을 생성하는 것이 가능하다. 또, 3치부호를 생성하는 판단 노드의 논리구조자체도, 단순하여, 보다 적은 게이트수(트랜지스터수)로 실현가능하다. 즉, {0 0, 0 1, 11, 10」={Q, Q, Y, N}할당에 있어서의 K논리회로의 바이너리 트리를 사용하면, 가산기의 입력단·합의 생성단의 트랜지스터수를 종합적으로 삭감하는 것이 가능하다.
또, 본 발명의 BLC가산방식의 연산장치에서는, LSB(비트 0)에 대한 자리올림의 존부판단에 있어서는, 판단결과가 "Q"로는 되지 않고 반드시 "Y" 또는 "N" 의 어느 쪽으로 된다고 하는 「비트 0의 확정적 성질」을 회로의 구성에 반영시킨다. 즉, LSB에 대한 자리올림의 존부판단을 행하는 판단 노드는, 선택수단에 의해 해당 연산장치로의 자리올림입력이 1을 취할 때 자리값 Xa0 및 자리값 Yb0의 부정논리합을, 그 자리올림입력이 0을 취할 때 자리값 Xa0 및 자리값 Yb0의 부정논리곱을, 각각 선택한 것의 부정을 취하여 부호 T0,0으로서 출력하고, 부호T0,1을 출력하지 않는다.
또, K논리함수를 구현하는 상위 우선결정노드에 있어서도, LSB에 대한 자리올림의 존부 판단을 행하는 판단 노드가 본래 출력해야할 부호 T0,1에 기인하지 않는 상위 우선결정노드는, 논리합 수단 및 선택수단에 의한 구성으로 하나, 그 부호 T0,1에 본래적으로 기인하는 상위 우선결정노드는 선택수단만에 의한 단순화된 구성으로서 부호 Tij,1을 출력하지 않는다. 즉, 선택수단에 의해, 부호 Ti,1이 1을 취할 때 부호 Ti,0을, 부호 Ti,1 0을 취할 때 부호 Tj, 0을 각각 선택하여 부호 Tij,0으로서 출력한다.
이렇게, LSB(비트0)에 대하여 확정적인 성질을 이용하여, LSB의 자리올림 존부 판단을 행하는 판단 노드에 대하여 해당 연산장치로의 자리올림입력을 반영시키도록 구성하는 것으로, 후단에 계속되는 상위 우선결정노드 매트릭스를 단순화시킬 수 있고, 종래의 BLC 가산기와 같이 제1행째를 갖지 않고, 종래의 BLC 가산기보다도 1행 적은 BLC 어레이를 구성할 수 있다. 이것은 게이트 수·면적의 점에서 뛰어나다. 또, K논리함수를 구현하는 상위 우선결정노드 매트릭스에 있어서도, 선택수단만에 의한 단순화된 구성의 상위 우선결정노드를 부분적으로 구비함으로써, 논리적으로 장황한 회로를 삭제할 수 있고, 트랜지스터수가 적은 바이너리 트리를 형성하는 것이 가능하다. 그 위에 본 발명에 의한 BLC 가산방식의 연산장치에서는, 상술한 바와 같이 복합논리 게이트회로(혹은 복합논리 게이트회로의 논리함수)를 갖지 않아, 복합논리 게이트회로의 불리한 측면을 갖지 않고 있기 때문에, 종래의 BLC 가산기에 비교하여 단순하며 고속화에 유리하다. 또, 3치 부호를 생성하는 입력단의 논리회로도 단순하고, 보다 적은 게이트 수(트랜지스터 수)로 실현 가능하다.
또, 본 발명의 BLC 가산방식의 연산장치에서는, BLC 어레이의 짝수 행을 삭제하고, 게이트 수의 삭감을 도모한 축소 BLC 어레이를 이용함으로써, BLC 어레이의 게이트 수와 BLC 어레이에 다수 존재하는 거리가 긴 배선을 반으로 줄이는 것이 가능하다. 한편으로 연산단수가 1단 늘어나지만, 이것은 반드시 지연의 증가를 의미하지는 않는다. 왜냐하면, BLC 어레이의 소자수 및 배선이 반감했기 때문에 BLC 어레이의 구조가 심플하게 되어 지연을 줄이는 효과가 발생하기 때문이다. 결과적으로 짝수행을 삭제하지 않은 BLC 어레이와 삭제한 BLC 어레이의 가산기의 지연은 동등해진다. 게다가 삭제한 BLC 어레이의 가산기는 트랜지스터 수 및 배선의 단순함에 있어서 뛰어나다.
이것은 종래의 기술에서는 명확하게 지적되어 있지 않다. 본 발명의 BLC 가산방식의 연산장치에 있어서의 자리올림 생성방법은, 2비트를 1묶음으로 처리한 자리올림 생성이라고 할 수 있다. 종래의 기술에 있어서도 복수의 비트를 1묶음으로서 처리하는 방법이 제안되고 있으나, 이 경우의 합의 생성단 논리회로는 복잡한 것이 되어 연산단수도 증가한다. 결과적으로 BLC 어레이의 심플함과 교환에 지연이 증가하는 것에 대하여 타협하고 있는 것이다.
그 위에, 본 발명의 BLC 가산방식의 연산장치에 있어서의 자리올림 생성방법에서 특필해야할 점은, 제한없이 많은 비트를 1묶음으로 하는 것이 아니라, 1묶음을 2비트분으로 제한하는 것을 규정한 것에 있다. 이것에 의해 고속성을 유지한 채 BLC 어레이의 트랜지스터 수 및 배선을 반감하는 것을 가능하게 하였다.
또한, 본 발명의 연산장치에서는 n비트 2진수에 있어서의 2수의 감산(Xa-Yb)에서의 각 자리(Xai, Ybi;i=O∼n-1)에 대한 자리빌림의 존부 판단이 순서 의존성이 있는 판단의 계열을 형성하는 경우에, 판단 노드는 배타적 논리합 수단에 의해 자리값 Xai 및 자리값 Ybi의 배타적 논리합을 취하여 부호 Ti, 1으로서 출력하고, 접속수단에 의해 자리값 Ybi를 부호 Ti, 0으로서 출력한다. 이렇게, 바이너리 트리의 리프(leaf)로 되는 판단 노드에 의해 감산에서의 2치 부호를 생성하도록 구성하는 것으로, 2진수 감산기의 자리빌림 선견(先見)회로를 실현할 수 있다. 또, 3치 부호를 생성하는 입력단의 논리회로 자체도 단순하고, 보다 적은 게이트 수(트랜지스터 수)로 실현 가능하다.
이렇게, 본 발명의 2진 감산을 행하는 연산장치에서는 입력단에 이용되는 판단 노드(3치 부호 생성회로)는, 종래의 감산기와 같이 가산기의 입력단에 인버터를 부가한 구성이 아니라, 3치 부호 바이너리 트리를 적용한 가산기의 입력단(3치 부호 생성회로)와 게이트 수 및 신호전파지연이 동등한 구성이면서, 내부의 논리로서 차를 구하는 논리 연산의 일부를 포함하고 있다. 따라서 게이트 수의 증가나 신호전파지연의 증대를 초래하는 일 없이, 이상적인 구성을 감산기를 실현하는 것이 가능하다. 그 위에 출력단의 차(差)생성으로 행해져야 할 논리 연산을 포함하기 때문에, 출력단의 논리회로 구성이 간단해져, 보다 적은 게이트 수로 실현할 수 있다.
또, 본 발명의 n비트 2진 감산을 행하는 연산장치에서는, LSB(비트0)에 대한 자리빌림의 존부 판단에 있어서는, 판단결과가 Q가 되는 일은 없으며, 반드시 Y또는 N중 어느쪽이 된다고 하는 「비트0의 확정적 성질」을 회로의 구성에 반영시킨다. 즉, LSB에 대한 자리빌림의 존부 판단을 행하는 판단 노드는, 선택 수단에 의해 해당 연산장치로의 자리빌림입력이 1 을 취할 때 자리값 Xa0의 존부와 자리값 Yb0와의 부정논리합을, 그 자리올림입력이 0을 취할 때 자리값 Xa0의 부정과 자리값 Yb0와의 부정논리곱을, 그 자리 올림입력이 0을 취할 때 자리값 Xa0의 부정과 자리값 Yb0와의 부정논리곱을, 각각 선택한 것의 부정을 취하여 부호 T0,1을 출력하지 않는다.
또, K논리함수를 구현하는 상위 우선결정노드의 바이너리 트리에 있어서도, 상위 우선 결정 중, LSB에 대한 자리빌림의 존부 판단을 행하는 판단 노드가 본래 출력해야할 부호 T0,1에 기인하지 않는 상위 우선결정노드는, 논리합 수단 및 선택수단에 의한 구성으로 하나, 그 부호 T0,1에 본래적으로 기인하는 상위 우선결정노드는, 선택수단만에 의한 단순화된 구성으로서 부호 Tij, 1을 출력하지 않는다. 즉, 선택수단에 의해, 부호 Ti,1이 1을 취할 때 부호 Ti,0을, 부호 Ti,1이 0을 취할 때 부호 Tj,0을, 각각 선택하여 부호 Tij,0으로서 출력한다. 그리고 최종 결론으로서, 바이너리 트리의 루트로 되는 상위 우선결정노드에 의해, 출력 부호 Tij,0이 1이라면 「자리빌림 출력 있음」, 출력 부호 Tij,0이 0이라면 「자리빌림출력 없음」으로 각각 해석된다.
이렇게 LSB(비트0)에 대하여 확정적인 성질을 이용하여, LSB의 자리빌림 존부 판단을 행하는 판단 노드에 대하여 해당 연산장치로의 자리빌림입력을 반영시키도록 구성하는 것으로, 후단에 계속되는 상위 우선결정노드의 바이너리 트리 구조를 단순화시킬 수 있고, 게이트 수·면적의 점에서 뛰어난 연산장치를 실현할 수 있다. 또, K논리함수를 구현하는 상위 우선결정노드의 바이너리 트리에 있어서도 선택수단만에 의한 단순화된 구성의 상위 우선결정노드를 구비함으로써, 논리적으로 장황한 회로를 삭제할 수 있고, 트랜지스터 수가 적은 바이너리 트리를 형성하는 것이 가능하다.
또, 본 발명의 연산장치에서는,｛00, 01, 11, 10｝= ｛Q, Q, Y, N｝할당에 있어서의 K논리회로에서는, 복합 논리 게이트회로가 아니라 선택수단(셀렉터)가 이용되고 있다. 따라서 본 발명에 의한 바이너리 트리의 논리회로는, 부하의 구동능력이 작고 배선 용량의 증가에 약하다고 하는 복합논리 게이트회로에 의한 불리한 측면을 갖지 않는다. 또, 상술한 바와 같이 셀렉터는 보다 고속인 논리장치의 구조가 가능한 트랜스미션 게이트로 간단하게 구축할 수 있고, 종래의 바이너리 트리를 구성하고 있는 논리회로를 트랜스미션 게이트로 구축한 것과 비교하여도 단순하고 빠르다. 또, 실릭테는 부하 구동능력을 제어하기 쉽기 때문에, 스탠다드 셀 설계에도 유리하다.
또, 차를 생성하기 위해서는, 2수의 각 자리(Xai, Ybi;i=0∼n-1)에 대한 배타적 논리합(Xai(+)Ybi)의 연산결과와 자리빌림 신호가 필요하나, 본 발명의 n비트 2진 감산을 행하는 연산장치에서는｛00, 01, 11, 10｝=｛Q, Q, Y, N｝할당에 있어서의 K논리회로의 바이너리 트리를 이용한 경우, 각 자리 Xaj, Ybj(j=1∼n-2)에 대한 자리올림의 존부 판단을 행하는 판단 노드에, 자리값 Xaj 및 자리값 Ybj의 배타적 논리합을 취하여 부호 Ti,1로서 출력하는 배타적 논리합 수단을 포함하고 있기 때문에, 보다 간단한 구성으로 차를 생성하는 것이 가능하다. 또, 3치 부호를 생성하는 판단 노드의 논리구조 자체도 단순하여, 보다 적은 게이트 수(트랜지스터 수)로 실현 가능하다. 즉, ｛00, 01, 11, 10｝= ｛Q, Q, Y, N｝할당에 있어서의 K논리회로의 바이너리 트리를 이용하면, 감산기의 입력단 및 차의 생성단의 트랜지스터 수를 종합적으로 삭감하는 것이 가능하다.
또, 본 발명의 가산기에 있어서의 BLC 어레이에 상당하는 3치 부호 바이너리 트리의 BLB 어레이에 의해 2진 감산을 행하는 연산장치에서는, LSB(비트0)에 대한 자리빌림의 존부 판단에 있어서는, 판단결과가 Q가 되는 일은 없으며, 반드시 Y 또는 N 중 어느쪽이 된다고 하는 「비트0의 확정적 성질」을 회로의 구성에 반영시킨다. 즉, LSB에 대한 자리빌림의 존부 판단을 행하는 판단 노드는, 선택수단에 의해, 해당 연산장치로의 자리빌림입력이 1을 취할 때 자리값 Xa0의 부정과 자리값 Yb0와의 부정논리합을, 그 자리빌림입력이 0을 취할 때 자리값 Xa0의 부정과 자리값 Yb0와의 부정논리곱을, 각각 선택한 것의 부정을 취하여 부호 T0,0으로서 출력하고, 부호T0,1을 출력하지 않는다. 또, K논리함수를 구현하는 상위 우선결정노드에 있어서도, LSB에 대한 자리빌림의 존부 판단을 행하는 판단 노드가 본래 출력해야할 부호 T0,1에 기인하지 않는 상위 우선결정노드는, 논리합 수단및 선택수단에 의한 구성으로 하나, 그 부호 T0,1에 본래적으로 기인하는 상위 우선결정노드는, 선택수단만에 의한 단순화된 구성으로서 부호 Tij, 1을 출력하지 않는다. 즉, 선택수단에 의해 부호 Ti,1이 1을 취할 때 부호 Ti,0을, 부호 Ti,1이 0을 취할 때 부호 Tj,0을, 각각 선택하여 부호 Tij, 0으로서 출력한다.
이렇게 LSB(비트0)에 대하여 확정적인 성질을 이용하여, LSB의 자리빌림 존부 판단을 행하는 판단 노드에 대하여 해당 연산장치로의 자리빌림입력을 반영시키도록 구성하는 것으로, 후단에 계속되는 상위 우선결정노드 매트릭스를 단순화시킬 수 있고, 종래의 감산기에 있어서 BLC 가산기를 사용하는 경우에도, 그 종래의 BLC 가산기와 같이 제1행째를 기다리지 않고, 종래의 BLC 가산기보다도 1행 적은 BLC 어레이를 구성할 수 있다. 이것은 게이트 수 및 면적의 점에서 뛰어나다. 또, K논리함수를 구현하는 상위 우선 결정노드 매트릭스에 있어서도, 선택수단만에 의한 단순화된 구성의 상위 우선결정노드를 부분적으로 구비함으로써, 논리적으로 장황한 회로를 삭제할 수 있고, 트랜지스터 수가 적은 바이너리 트리를 형성하는 것이 가능하다. 또, 본 발명에 의한 BLB 어레이에 의해 2진 감산을 행하는 연산장치에서는, 상술한 바와 같이, 복합논리 게이트회로(혹은 복합논리 게이트회로의 논리함수)를 갖지 않아, 복합논리 게이트회로의 불리한 측면을 갖고 있지 않기 때문에, 종래의 BLC 가산기를 사용한 감산기에 비교하여 단순하며 고속화에 유리하다. 또, 3치 부호를 생성하는 입력단의 논리회로도 단순하며, 보다 적은 게이트 수(트랜지스터 수)로 실현 가능하다.
또, 본 발명의 BLC 어레이에 의해 2진 감산을 행하는 연산장치에서는, BLB 어레이의 짝수행을 삭제하고,게이트 수의 삭감을 도모한 축소 BLB 어레이를 이용함으로써, BLB 어레이의 게이트 수와 BLB 어레이에 다수 존재하는 거리가 긴 배선을 반으로 줄이는 것이 가능하다. 한편으로 연산단수가 1단 늘어나지만, 이것은 반드시 지연의 증가를 의미하지는 않는다. 왜냐하면, BLB 어레이의 소자수 및 배선이 반감했기 때문에 BLB 어레이의 구조가 심플해지고 지연을 줄이는 효과가 발생하기 때문이다. 결과적으로 짝수행을 삭제하지 않은 BLB 어레이와 삭제한 BLB 어레이의 가산기 지연은 동등해진다. 게다가, 삭제한 BLB 어레이의 감산기는 트랜지스터 수 및 배선의 단순함에 있어 뛰어나다.
또, 본 발명의 연산장치 및 그 연산방법에서는, 임의의 R진수에 있어서의 n 자리의 2수(X,Y)의 차의 절대치 연산을 구하는 경우에, 우선 판단 노드(차의 3치 부호 생성회로)를 리프로 하고 리프 이외의 다른 노드를 상위 우선결정노드로 하는 3치 부호 바이너리 트리가 모두 매립(埋入)된 판단 노드군 및 상위 우선결정노드 매트릭스에 의해 모델화된 감산기에 있어서의 판단 노드에 의해, 최소 자리수를 포함하는 모든 자리에 대한 차의 3치 부호 생성을 행한다. 이에 따라 (X-Y)일 때의 3치 부호 생성과 (Y-X)일 때의 3치부호 생성이 대조적이 되고, 따라서 자리빌림 생성 결과도 (X-Y)일 때와 (Y-X)일 때에 대조적이 된다. 이 때문에 (X-Y)를 가정하여 자리빌림생성을 행한 후, 그 자리빌림생성결을 근본으로 하여 아주 간단한 방법으로 (Y-X)일 때의 자리빌림생성결을 얻을 수 있다.
또, 본 발명의 연산장치 및 그 연산방법에서는, 임의의 R진수에서의 n자리 2수(X,Y) 차의 절대치 연산을 구하는 경우에, 판단 노드군 및 상위 우선결정노드 매트릭스에 의해 모델화된 감산기에 있어서, 판단 노드에 의해 생성된 최소 자리를 포함하는 모든 자리에 대한 차의 3치 부호 생성을 상위 우선결정노드 매트릭스에 부여하고, 각 자리의 자리빌림생성을 행한다. 자리빌림생성의 결과도 3치 부호로 출력되나, 그 출력은 입력단에서의 3치 부호 생성으로 규정한 대칭성이 유지되고 있다. 따라서 (X-Y)일 때의 자리빌림생성 결과로부터 용이하게 (Y-X)일 때의 자리빌림생성결을 얻을 수 있다.
또, 본 발명의 연산장치 및 그 연산방법에서는, 임의의 R진수에서의 n자리 2수(X,Y)의 차의 절대치 연산을 구하는 경우에, 판단 노드군 및 상위 우선결정노드 매트릭스에 의해 모델화된 감산기에 있어서, 판단 노드에 의해 생성된 최소 자리를 포함하는 모든 자리에 대한 차의 3치 부호 생성을 상위 우선결정노드 매트릭스에 부여하고, 각 자리의 자리빌림을 생성한 후, 최상위 자리의 자리빌림 생성 결과에 의거하여, 2수의 차의 결과에 대하여 부호를 판정한다. 최상위 자리의 자리빌림의 생성결과의 부호가 Y라면 X＜Y이고, 자리빌림 생성 결과의 부호 치환을 행하며, 결과의 부호가 Q라면 X=Y이고, 자리빌림생성 결과의 부호 치환을 행하든가 혹은 그대로 하고, 결과의 부호가 N이라면 X＞Y이고, 자리빌림생성결을 그대로 한다. 또, 대칭부호 치환에서는, 값의 부호 Q를 값의 부호 Q로, 값의 부호 Y를 값의 부호 N으로, 값의 부호 N을 값의 부호 Y로 각각 치환한다. 이에 따라 (X-Y)의 자리빌림 생성 결과로부터 (Y-X)의 자리빌림생성결을 간단하게 얻을 수 있고, 이상적인 연산 변환을 실현할 수 있다.
또, 본 발명의 연산장치 및 그 연산방법에서는, n비트 2진수의 2수(X,Y)의 차의 절대치 연산을 구하는 경우에, 판단 노드(3치 부호 생성회로)군 및 상위 우선결정노드 매트릭스(단순화되지 않은 K논리회로 매트릭스)에 의한 3치 부호 바이너리 트리 BLB 어레이에 있어서, 3치 부호 생성회로에 의해 생성된 비트0을 포함하는 전 비트에 대한 차의 3치 부호 생성을 단순화되지 않은 K논리회로 매트릭스에 부여하고, 각 자리를 생성한 후, MSB의 자리빌림 생성 결과에 의거하여, 2수의 차의 결과에 대하여 부호를 판정한다. MSB의 자리빌림 생성 결과의 부호가 Y라면 X＜Y이고, 자리빌림 생성 결과의 부호 치환을 행하며, 결과의 부호가 Q라면 X=Y이고, 자리빌림 생성 결과의 부호 치환을 행하든가 혹은 그대로 하고, 결과의 부호가 N이라면 X＞Y이고, 자리빌림생성결을 그대로 한다. 또, 대칭 부호 치환에서는 값의 부호 Q를 값의 부호 Q로, 값의 부호 Y를 값의 부호 N으로, 값의 부호 N을 값의 부호 Y로 각각 치환한다. 이에 따라 (X-Y)의 자리빌림 생성 결과로부터 (Y-X)의 자리빌림생성결을 간단하게 얻을 수 있어, 이상적인 연산 변환을 실현할 수 있다.
또 부호 치환 후, 그 위에 그 치환 결과 또는 상기 상위 우선결정노드(K논리회로)의 출력부호에 대하여, 값의 부호 Q를 값의 부호 N으로 치환하여 각 자리의 자리빌림을 얻는다. 요컨데, 부호 치환 후의 값의 부호 Q 는 「자리빌림은 일어나지 않는」것을 의미하고 있는 것에 주목하여, 값의 부호 Q를 값의 부호 N으로 치환한 것이다. 값의 부호 Q를 값의 부호 N으로 치환한 후의 자리빌림 생성 결과는, 값의 부호 Y와 값의 부호 N만으로 되며, 값의 부호 Y는 「자리빌림이 일어나는」것, 즉 자리올림 Bi=1을, 또 값의 부호 N은 「자리빌림이 일어나지 않는」것, 즉 자리올림 Bi=0을 각각 의미하고 있는 것이 된다. 이것은 감산기에서의 자리빌림 생성 결과와 같고, 따라서 여기보다 앞은 감산기와 같은 논리회로를 이용하여 차의 절대치를 얻을 수 있다.
또, 본 발명의 연산장치에서는, 최상위 자리의 자리빌림 생성결과의 부호판단을 행하는 부호판단수단은, 출력부호가 값의 부호 Y일 때 참, 값의 부호 Q 또는 N 일 때 거짓이 되는 부호판정신호를 출력하고, 혹은 출력부호가 값의 부호 Y 또는 Q일 때 참, 값의 부호 N일 때 거짓이 되는 부호판정신호를 출력하고, 부호판정신호가 참이라면 X≤Y이므로 자리빌림 생성 결과의 부호 치환을 행하고, 부호판정신호가 거짓이라면 X≥Y이므로 자리빌림생성결을 그대로 하는 부호치환수단은, 배타적 논리합 수단에 의해, 부호판정신호와 상위 우선결정노드(K논리회로)의 출력 부호와의 배타적 논리합을 취하고, 부호 치환 후, 그 위에 그 치환결과 또는 상위 우선결정노드(K논리회로)의 출력 부호에 대하여, 값의 부호 Q 를 값의 부호 N으로 치환하여 각 자리의 자리빌림을 얻는 제2 부호 치환수단은, 논리곱수단에 의해, 부호치환수단의 출력과 상위 우선결정노드(K논리회로)의 출력부호와의 논리곱을 취한다. 이에 따라 (X-Y) 연산에서 (Y-X)연산으로의 변환을, 비트폭(n)에 의존하지 않고 정수 오더로 고속으로 행하는 것이 가능하며, 또한 필요한 게이트 수도 적다.
또, 본 발명의 부호없음 차의 절대치를 연산하는 연산장치에서는, 자리빌림생성 종료 후의 3치 부호의 대칭성에 주목하여, (X-Y)에서 (Y-X)로의 연산변환을, 자리빌림 생성 결과의 부호장치에 의해 실현하고 있다. 종래의 방법에서는 (X-Y)의 연산으로부터 (Y-X)의 연산으로의 변환을, (X-Y)의 연산결을 구한 후에 2의 보수(補數)를 계산함으로써 행하였으나, 본 발명에서는 (X-Y)의 연산에서 자리빌림생성이 종료한 단계에서, 부호장치에 의해 (Y-X)의 연산으로의 변환을 행한다. 또, 부호장치는 부호치환회로에 의해 적은 게이트 수로 고속으로 행하는 것이 가능하다. 따라서, 본 발명의 부호없음 차의 절대치를 연산하는 연산장치에 의하면, 게이트 수가 적고, 고속으로 차의 절대치 연산을 행할 수 있는 연산장치를 실현할 수 있다.
또, 본 발명의 연산장치에서는, 부호있음 n비트 2진수에서의 2수(Xa, Yb)의 차의 절대치 연산을 구하는 경우에, 2수의 MSB에 대한 비교 판단을 행하는 판단 노드는, 자리값 Xan-1을 자리값 Ybn-1로 하고, 자리 값 Ybn-1을 자리값 Xan-1으로 하여, 각각 처리하고, 다른 자리의 판단 노드에 있어서의 Xai, Ybi의 처리와 역으로 한다. 이렇게, 본 발명에서는 MSB의 X,Y 입력을 교환함으로써 부호없음 차의 절대치 연산기를 부호있음 차의 절대치 연산기로 변환할 수 있고, 트랜지스터 수, 배선, 면적 및 신호전파지연을 증대시키지 않고, 아주 간단한 방법으로 부호없음 차의 절대치 연산기를 부호있음 차의 절대치 연산기로 할 수 있다.
이하, 목차에 따라 「순서 의존성이 있는 판단의 계열」, 「3치 부호 바이너리 트리」, 「3치 부호 바이너리 트리의 2진수 논리회로로의 적용」「순서 의존성을 갖는 판단의 계열구조」, 「불확정부호 바이너리 트리」「불확정부호 바이너리 트리의 2진수 논리회로로의 적용」에 대하여 설명한다. 또, 「불확정부호바이너리 트리의 2진수 논리회로로의 적용」에서는, 본 발명의 연산장치의 실시예에 대하여 〔제1실시예〕〔제2실시예〕로서 프라이어리티 인코더(priority encoder)를, 「3치 부호 바이너리 트리의 2진수 논리 회로로의 적용」에서는, 〔제3실시예〕로서 비교기를, 〔제4실시예〕로서 가산기를, BLC 어레이 및 축소한 BLC 어레이를, 〔제5실시예〕로서 감산기, BLB 어레이 및 축소한 BLB 어레이를, 〔제6실시예〕로서 차의 절대치 연산기를, 각각 순서대로 도면을 참조하여 상세하게 설명한다.
(목차)
[1] 순서 의존성을 갖는 판단의 계열구조
1.1 순서 의존성을 갖는 판단의 계열
1.2 「순서 의존성을 갖는 판단의 계열구조」의 정의와 정리
1.2.1 「의존입출력을 갖는 판단 노드」의 정의
1.2.2 「순서 의존성이 있는 판단의 계열구조」의 정의
1.2.3 순서 의존성이 있는 판단의 계열구조의 병렬실행 불가능 정리
1.2.4 순서 의존성이 있는 판단의 계열구조의 정당성 정리
1.2.5 모델의 타당성
1.2.6 순서 의존성이 있는 판단의 계열구조의 지연
1.4 종래의 프라이어리티 인코더의 논리회로와 그 문제점
[2] 불확정부호 바이너리 트리
2.1 순서·순위 관계를 보존한 채 판단을 병렬로 행하는 방법의 발견
2.2 정의와 정리
2.2.1 「의존입출력을 갖지 않는 판단 노드」의 정의
2.2.2 「상위 우선결정노드」의 정의
2.2.3 「불확정부호 바이너리 트리」의 정의
2.2.4 불확정부호 바이너리 트리의 정당성 정리
2.2.5 불확정부호 바이너리 트리의 지연
2.2.6 순서 의존성이 있는 판단의 계열구조를
불확정부호 바이너리 트리으로 변환하는 절차(구조 변환 원리)
2.2.7 구조 변환 원리의 동일성 정리
2.2.8 최하위 판단 노드의 예외 규정
[3] 불확정부호 바이너리 트리의 2진수 논리회로로의 적용 :
고속 프라이어리티 인코더
3.1 불확정부호 바이너리 트리에 의한 프라이어리티 인코더
3.2 최적의 프라이어리티 인코더의 논리 구성
3.3 불확정부호 바이너리 트리의 2진수 논리회로로의 적용의 효과
[4] 순서 의존성이 있는 판단의 계열
4.1 서
4.2 순서 의존성이 있는 판단의 계열
4.2.1 비교의 경우
4.2.2 가산의 자리올림의 경우
4.2.3 감산의 자리빌림의 경우
4.2.4 순서 의존성이 있는 판단의 계열이라는 구조
[5] 3치 부호의 바이너리 트리
5.1 새로운 기능의 도입
5.2 3치 부호 바이너리 트리
5.3 K연산자의 정의와 대수적(代數的) 성질
[6] 3치 부호 바이너리 트리의 2진수 논리회로로의 적용
6.1 3치 부호 바이너리 트리의 일례
6.1.1 3치 부호의 2진수 표현
6.1.2 K연산자의 논리함수
6.2 비교기의 실시예
6.2.1 비교의 3치 부호 생성
6.2.2 비교기의 전체 구성
6.3 가산기의 실시예
6.3.1 합의 3치 부호생성
6.3.2 비트0의 확정적 성질
6.3.3 자리올림 생성 바이너리 트리의 구성
(자리올림 생성 바이너리 트리의 경우)
(합의 생성)
(자리올림 생성 바이너리 트리의 전체 구성:BLC 어레이)
(축소 BLC 어레이)
6.3.4 3치 부호의 다른 할당
6.3.5 실시예의 형태
6.4 감산기의 실시예
6.4.1 차의 3치 부호생성
6.4.2 비트0의 확정적 성질
6.4.3 자리빌림생성 바이너리 트리의 구성
(자리빌림생성 바이너리 트리의 경우)
(자리빌림생성 바이너리 트리의 전체 구성:BLB 어레이)
(극성의 최적화)
(차의 생성)
(축소 BLB 어레이)
6.4.4 3치 부호 바이너리 트리의 감산기로의 적용의 효과
6.5 차의 절대치 연산기의 실시예
6.5.1 이상적인 차의 절대치 연산기의 구성
6.5.2 X-Y 와 Y-X의 차이
6.5.3 3치 부호에 의한 차의 절대치 연산의 순서
6.5.4 부호치환회로
6.5.5 부호없음 차의 절대치 연산기의 구성
6.5.6 부호있음 차의 절대치 연산기의 구성
6.5.7 3치 부호 바이너리 트리의 차의 절대치 연산기 적용의 효과
[1] 순서 의존성을 갖는 판단의 계열구조
1.1 순서 의존성을 갖는 판단의 계열
프라이어리티 인코더의 기능을 사람이 행한다고 한다면, 그 사람은 어떻게 사고하여 올바른 출력을 이끄는 것일까? 프라이어리티 인코더 기능의 정의로부터, 이하와 같이 될 것이다.
스텝SP1. 입력 비트 중의 가장 우선순위가 높은 비트(MSB)를 본다. 1이라면 1111(유효 동시에 7)을 출력하고, 동작을 완료한다. 또, 0 이라면 하위 자리의 비트에 의존하므로, 여기에서는 값을 출력할 수 없기 (모른다)때문에 다음으로 진행한다.
스텝SP2. MSB에서 한 개 아래의 비트를 본다. 1이라면 1110(유효 동시에 6)을 출력하고, 동작을 완료한다. 0이라면 하위 자리의 비트에 의존하므로 다음으로 진행한다.
스텝SP3. MSB로부터 두 개 아래의 비트를 본다. 1이라면 1101(유효 동시에 5)를 출력하고, 동작을 완료한다. 0이라면 하위 자리의 비트에 의존하기 때문에 다음으로 진행한다.
스텝SP4.에서 스텝SP6.도 마찬가지로 처리한다.
스텝SP7. MSB에서 일곱 개 아래의 비트(LSB)를 본다. 1이라면 1000(유효 동시에 0)을 출력하고, 동작을 완료한다. 0이라면 0***(무효 )(여기에서는 *는 돈트 케어를 나타낸다)를 출력하고, 동작을 완료한다.
이 사고과정에 있어서 중요한 것은 판단의 순서이다. 개개의 판단을 자유롭게 임의의 타이밍으로 행하는 것은 허용되지 않는다. 예를들면 비트 6을 보기 전에 앞서 비트 3을 보고, 그것이 1이라면 1011(유효 동시에 3)을 출력한다는 행위가 잘못되어 있다는 것은 명백하다. 따라서 복수의 판단에는, 그것을 실행하는 순서 관계가 존재한다고 할 수 있다. 판단이 순서관계를 유지하여 실행되기 위해서는 「해당 판단으로는 명확한 결론이 내려지지 않는다, 다음의 (하위의) 판단에 의존하므로 대답할 수 없다, 모른다, 라는 상태가 되고서야 비로서, 다음의 (하위의) 판단의 실행이 허용된다.」라는 제약 조건이 필요하다.
복수의 판단이 순서 의존성을 갖고 있고, 순번으로 실행된다는 관계를 추상적인 도면으로 나타내면 도 1과 같다. 개개의 판단이 「의존」이라는 관계에 의해 직렬로 연결되어 있는 것이 특징이다. 도 1과 같은 유향(有向) 그래프로 나타낼 수 있는 구조를, 본 명세서에서는 「순서 의존성을 갖는 판단의 계열구조」라고 부른다.
본 발명의 실시예로서 후술하는 프라이어리티 인코더에 한정되지 않고, 이 구조는 사람의 사고 내에 빈번하게 보여진다. 예를들면 2수의 대소 비교, 가산에 있어서의 자리올림의 생기(生起), 감산에 있어서의 자리빌림의 생기 등을 인간이 생각하고 있을 때, 그 사람의 사고 내에 이 구조가 존재하고 있다.
사고 외에 있어서도, 「순서 의존성을 갖는 판단의 계열구조」는 흔히 보여진다. 프라이어리티 인코더의 절차의 기술이나 도 1에 나타낸 바와 같은 도면에 의한 표현도 그렇고, C언어로 쓰여진 프로그램
if (∼)｛..｝
else if (∼)｛..｝
else if …
else ｛...｝
;
는 특히 아주 친숙하다.
이것은 「순번 의존성을 갖는 판단의 계열구조」가 언어나 도면에 의해 표현될 수 있고, 다른 사람에게 정확하게 전달하는 것이 가능하다는 것을 나타내고 있다. 그러나 이 구조는 사람에게 가르쳐 전달하는 것이 가능한 것이지만, 사람은 이 구조를 누구로부터 배우기 전에 이미 알고 있다. 이 구조는 사람에게 본래적으로 갖추어져 있는 원형(元型)의 하나의 측면이고, 원형이 갖는 힘의 현상이라고 할 수 있다. 이 힘은 대단히 중요하나, 아주 가까이에 있어, 거의 의식하지 않고 우리들은 이용하고 있다. 이 점에 관한 논의는 본 명세서의 주제에서 일탈하므로, 이 이상은 언급하지 않는다.
1.2 「순서 의존성을 갖는 판단의 계열구조」의 정의와 정리
「순서 의존성을 갖는 판단의 계열구조」라는 모델의 논리적인 타당성을 나타내기 때문에, 여기에서 모델을 올바르게 정의하고, 그 일반적 성질을 명백하게 한다.
1.2.1 「의존입출력을 갖는 판단 노드」의 정의
(1) 겉보기의 특징:
도 1 중의, 판단이라고 쓰여진 동그라미 하나 하나를「의존입출력을 갖는 판단 노드」라고 부른다. 의존입출력을 갖는 판단 노드는, 도4 (A)에 나타낸 바와 같이, 단수 또는 복수의 데이터 입력과 의존입력을 갖고, 결론 출력과 의존 출력을 갖는, 판단의 최소 단위이다.
(2) 입출력되는 것:
데이터 입력 및 결론 출력은 2진법에 한정되지 않고, 임의의 형식(유한 자리 수의 N진수 또는 ("참", "거짓" 의) 논리치 등)의 수량을 처리한다. 한편, 의존입력 및 의존 출력은 "유효" 또는 "무효"의 2치의 정보를 처리한다.
(3) 기능 모델:
이 의존입출력을 갖는 판단 노드는, 데이터 입력 및 의존입력이 함께 유효하게 된 시점에서 비로서, 결정된 판단의 실행을 개시한다. 주어진 입력 데이터로부터 명확한 결론을 내릴 수 있는 경우, 그 값을 결론으로서 출력하고, 의존 출력은 "무효" 로 한다. 한편, 주어진 입력으로부터로는, 해당 판단 노드가 명확한 판단이 내려질 수 없는 경우, 결론 출력은 실행되지 않고("무효" 가 출력된다), 의존 출력에 "유효" 를 출력한다. 출력은 두 개 있으나, 두 개 동시에 유효가 되는 일은 없다.
(4) 지연 모델:
이 의존입출력을 갖는 판단 노드가 실행을 개시하고, 결론 또는 의존 중 어느쪽을 출력하여 끝마치기까지의 사이에, 지연이 발생한다고 가정한다. 이 지연의 크기는, 구조가 실현되는 매체에 따라 적당하게 결정하면 된다. 충분히 작게하는 것은 허용되나, 0으로 하는 것은 허용되지 않는다.
1.2.2 「순서 의존성이 있는 판단의 계열구조」의 정의
(1) 겉보기 특징:
「순서 의존성이 있는 판단의 계열구조」는, 「의존입출력을 갖는 판단 노드」가 의존입출력을 통하여, 도 2 (B)에 나타낸 바와 같이, 직렬로 연결되는 것을 특징으로 하는 구조이다. 또, 각각의 의존입출력을 갖는 판단 노드의 결론 출력은 한 개로 정리된다. 의존입출력을 갖는 판단 노드 사이에는, 상대적인 순위·순서 관계가 존재한다. 도 2 (B)에서는, 위에 위치하는 노드만큼 순위가 높다. 순위·순서는 순서적 사유(思惟)에 따른다.
(2) 입출력되는 것:
판단에 필요한 모든 데이터를 입력으로 하고, 결정된 순서적 사유에 의거한 결론을 출력한다. 데이터 입력은 임의의 형식으로 나타나는 수량이다. 결론도 또 임의의 형식으로 나타나는 수량이다. 흔히 있는 것은 (True/False/Unknown) 등의 논리치이다.
(3) 기능 모델:
데이터 입력이 주어진 시점에서, 최상위의 의존입출력을 갖는 판단 노드로부터 실행히 시작된다. 최상위의 의존입출력을 갖는 판단 노드에 한해서는, 특별히 의존입력이 항상 유효가 되어 있다. 이 때문에 데이터가 도착하는대로, 그 판단의 실행을 개시할 수 있다. 이 이후,「의존입출력을 갖는 판단 노드」의 정의에 따라서, 후속의 의존입출력을 갖는 판단 노드의 실행이 행하여져 간다. 그 과정에서 명확한 결론이 출력된 경우에는, 그것을 최종적인 결론으로서 출력한다. 의존입출력을 갖는 판단 노드의 성질로부터, 그것에 계속되는 의존입출력을 갖는 판단 노드의 실행은 행해지지 않는다. 최하위에 있는 의존입출력을 갖는 판단 노드는 하위에 대한 의존성을 갖지 않는다. 따라서「하위에 의존하므로 모른다」라는 상황은 일어날 수 없다. 이 때문에 최하위에 있는 의존입출력을 갖는 판단 노드는 의존 출력을 갖지 않는다.
(4) 지연 모델:
이 순서 의존성이 있는 판단의 계열구조에 입력이 주어지고, 결론이 출력되기까지의 사이에 발생하는 지연이라는 것은, 결론이 출력되기까지 실행된 의존입출력을 갖는 판단 노드의 지연의 총합과 같다.
1.2.3 순서 의존성이 있는 판단의 계열구조의, 병렬실행 불가능 정리
이상의 각 정의로부터, 다음의 정리를 이끌 수 있다.
[보조 정리 1]
두 개의 「의존입출력을 갖는 판단 노드」가 의존입출력을 통하여 접속될 때, 이 두 개의 판단 노드는 동시에 실행될 수 없다.
[설명]
두 개의 의존입출력을 갖는 판단 노드 중, 상위에 있는 쪽을 A, 그 하위에 있는 것을 B로 한다. 판단 노드 B의 실행을 개시하기 위해서는, 판단 노드 B의 의존입력이 유효하게 되는 것이 필요 조건이다(의존입출력을 갖는 판단 노드의 정의로부터). 또, 판단 노드 B의 의존입력을 유효하게 하기 위해서는, 판단 노드 A의 의존 출력이 유효하게 되는 것 이외에는 없다. 판단 노드 A의 의존 출력이 유효하게 될 때라는 것은, 판단 노드 A의 실행이 종료하고, 그 결과로서 「의존하므로 모른다」는 것이 판명된 시점 이외에는 없다(의존 입출력을 갖는 판단 노드의 정의로부터).
따라서, 판단 노드 B의 실행 개시를 위해서는, 적어도 판단 노드 A의 실행 종료를 기다릴 필요가 있다. 기다리는 시간은 0이 아니라, 적어도 판단 노드 A에서 발생하는 지연시간 이상이다. 따라서 두 개의 「의존입출력을 갖는 판단 노드」가 의존입출력을 통하여 접속될 때, 이 두 개의 판단 노드는 동시에 실행될 수 없다.:[증명 종료]
[정리 1]
「순서 의존성을 갖는 판단의 계열구조」에 있어서는, 임의의 복수의 의존입출력을 갖는 판단 노드를 병렬로 실행하는 것은 불가능하다.
[증명]
수학적 귀납법에 의해, 보조정리 1은 용이하게「의존입출력을 통하여 직렬로 연결되는 N개의 판단 노드는 동시에 실행될 수 없다.(N은 자연수)」로 확장될 수 있다.
순서 의존성을 갖는 판단의 계열구조에 있어서는, 모든 의존입출력을 갖는 판단 노드가 의존입출력에 의해, 직렬로 접속되어 있다(순서 의존성을 갖는 판단의 계열구조의 정의로부터). 이것은 「의존입출력을 개재시켜 직렬로 연결되는 N개의 의존입출력을 갖는 판단 노드」에 상당하고, 따라서 동시에 실행될 수 없다.:「증명 종료」
1.2.4 순서 의존성이 있는 판단의 계열구조의, 정당성 정리
[정리 2]
순서 의존성을 갖는 판단의 계열구조에 있어서는, 복수의 의존입출력을 갖는 판단 노드가 존재하고, 그 중 어느 것이라도 결론을 출력할 수 있다. 그러나 유효한 올바른 결론을 출력하는 것은 단 한 개다. 복수의 판단의 결론이 서로 대립하는 일은 일어날 수 없다. 요컨데 모순되지 않는다.
[증명]
보조정리 1로부터, 연속하는 두 개의 의존입출력을 갖는 판단 노드가 동시에 결론을 출력하는 일은 일어날 수 없다. 왜냐하면, 결론은 판단의 실행결과이기 때문이다. 마찬가지로, 정리 1로부터 복수의 결론이 동시에 출력되어 서로 대립하는 상황은 일어날 수 없다.
그러면, 지연을 갖고 발생한 결론이 상대립하는 상황은 일어날 수 있을까? 여기에서, 의존입출력을 통하여 직렬로 연결되는 N개의 의존입출력을 갖는 판단 노드 중, 임의의 한 개의 의존입출력을 갖는 판단 노드로, 유효한 결론이 출력된 경우를 가정한다. 결론출력이 유효할 때, 그 의존입출력을 갖는 판단 노드의 의존 출력은 무효가 된다(의존입출력을 갖는 판단 노드의 정의로부터). 따라서 이 의존입출력을 갖는 판단 노드로부터 하위에 있는 모든 의존입출력을 갖는 판단 노드는 실행 개시되지 못하여, 유효한 결론은 출력되지 못하게 되는 것이다. 즉, 「어떤 의존입출력을 갖는 판단 노드가 유효한 결론을 출력한 경우, 보다 하위에 있는 모든 의존입출력을 갖는 판단 노드는 유효한 결론을 출력할 수 없다.」고 할 수 있다.
한편, 이 의존입출력을 갖는 판단 노드가 결론을 출력할 수 있었다는 것은, 이 의존입출력을 갖는 판단 노드의 실행이 행해졌다는 것을 나타내고 있다. 의존입출력을 갖는 판단 노드의 실행 개시를 위한 필요 조건의 하나는, 한 개 위의 의존입출력을 갖는 판단 노드가 결론을 출력하지 못하고, 의존 출력이 유효하게 되는 것이다. 마찬가지로 하여, 실행 개시의 필요 조건을 위를 향하여 거슬러 올라가면 결국, 어떤 의존입출력을 갖는 판단 노드의 실행 개시의 조건은,「그것보다 상위에 있는 의존입출력을 갖는 판단 노드의 전부가 결론을 출력할 수 없고 의존 출력을 유효하게 한 경우, 동시에 그 때로 한정한다.(데이터 입력은 암묵 중에 갖추어져 있는 것으로 한다)」라고 할 수 있다. 즉 「결론을 출력한 의존입출력을 갖는 판단
노드보다 상위에 있는 의존입출력을 갖는 판단 노드는 모두, 유효한 결론을 출력할 수 없었다」고 할 수 있다.
따라서, 순서 의존성을 갖는 판단의 계열구조에 있어서는, 결론을 출력한 의존입출력을 갖는 판단 노드보다도 상위에 있는 의존입출력을 갖는 판단 노드, 하위에 있는 의존입출력을 갖는 판단 노드의 전부는, 유효한 결론을 출력하지 않는다. 유효한 결론을 출력하고 있는 의존입출력을 갖는 판단 노드는, 해당 의존입출력을 갖는 판단 노드 이외에 존재하지 않는다.:[증명 종료]
1.2.5 순서 의존성이 있는 판단의 계열구조 모델의 타당성
정리 1, 정리 2는 먼저 정의한 순서 의존성이 있는 판단의 계열구조 모델의 타당성을 보증하고 있다. 요컨데, 순서 의존성이 있는 판단의 계열구조 모델에 있어서의 의존입출력을 갖는 판단 노드는 결정된 순서에 따라 실행된다(정리 1로부터). 또, 결론은 항상 한 개이다(정리 2로부터). 따라서 본 장의 제3절에서 서술한 사람의 순서적 사고과정을, 이 순서 의존성이 있는 판단의 계열구조 모델을 사용하여 설명할 수 있다.
1.2.6 순서 의존성이 있는 판단의 계열구조의 지연
설명에서는, 이것으로부터 「순서 의존성이 있는 판단의 계열구조」의 결론이 얻어지기까지의 지연을 중요시해 나간다. 본 명세서의 주제는 인간이 갖는 사고과정을 기계에 모방시키는 것, 보다 구체적으로는, 논리회로에 사람의 사고를 대행시키는 것에 있다. 이 경우, 논리회로의 하드웨어량(게이트 수 또는 트랜지스터 수)과 연산 시간(신호전파지연 시간)이 중요해진다.
논리회로를 설계하는 사람 중에 「순서 의존성이 있는 판단의 계열구조」가 있고, 이에 따라 논리회로를 구성한 경우, 이 논리회로는「순서 의존성이 있는 판단의 계열구조」를 갖는다. 그리고 이 논리회로의 신호전파지연은 「순서 의존성이 있는 판단의 계열구조」의 지연의 일반적 성질에 따른다. 그러면, 「순서 의존성이 있는 판단의 계열구조」의 지연의 일반적 성질이라는 것은 어떤 것인가?
이 구조의 지연 특징의 제1은, 지연의 크기가 판단과정에 의해 크게 좌우되는 것이다. 예를 들면 도 1에서는 최상위의 판단으로 결론이 얻어진다면 지연은 1(단위)이고, 최하위까지 판단을 갖지 않으면 안 될 때에는 8(단위)이다.
또, 특징의 제2는, 지연의 최악치(최하위까지 판단을 행할 경우)가 의존입출력을 갖는 판단 노드의 수에 비례하는 것이다. 예를들면 의존입출력을 갖는 판단 노드가 32개 직렬로 연결되어 있는 구조에서는 최악의 지연은 32(단위)로 된다.
「신호전파지연시간이 일정하지 않은」논리회로라는 것은, 현재 주류인 클록 동기 파이프라인형 계산기에 부적합하다. 이 계산기에 있어서는, 논리회로는 결정된 시간 (클록 주기) 내에, 결을 출력하지 않으면 않된다. 「신호전파지연시간이 일정하지 않다」는 것 때문에, 어떠한 입력의 경우에도, 논리회로가 시간 내에 결을 출력하는 것을 보증하는 데는, 클록 주기를 논리회로의 최악 지연시간 이상으로 할 필요가 있다. 그러나 그 최악지연시간은 「판단 노드의 수에 비례」한다. 일반적으로, 판단 노드의 수는 논리회로의 입력 비트폭에 비례한다. 이러한 논리회로의 신호전파지연이 파이프라인 중에서 무시될 수 없을 정도로 커지게 되었을 때, 이 논리회로는 계산기의 클록 주파수를 결정하여, 계산기의 성능을 크게 좌우한다. 후절에서는 이러한 논리회로의 구체예로서, 프라이어리티 인코더의 논리회로를 채택한다.
현재의 계산기, 특히 마이크로 프로세서에 있어서는, 데이터 비트폭 및 기능 유닛 수가 증가하는 경향은 이후에도 계속된다. 이러한 배경에서는 입력 비트폭에 비례하는 것 보다도 작은 신호전파지연의 논리회로가 중요하다. 나아가서는 의존입출력을 갖는 판단 노드 수에 비례하는 지연을 갖는「순서 의존성을 갖는 판단의 계열구조」자체를, 별도의 보다 고속인 구조로 다시 만드는, 일반적인 절차를 확립하는 것이 중요하다.
1.4 종래의 프라이어리티 인코더의 논리회로와 그 문제점
도 3에는 종래의 프라리어러티 인코더의 논리회로를 나타낸다. 도 3의 논리회로는, 도 1에 나타낸 바와 같이 순서 의존성이 있는 판단의 계열구조를 갖고 있으나, 일견하면, 도 1과 도 3은 동일 구조가 아닌듯이 보여진다. 왜냐하면 도 3에 있어서는, 비트6을 입력으로 하면 논리 게이트 GOV6, GO26, GO16, GO06의 출력은, 각각 비트7을 입력으로 하는 논리 게이트 GOV7, GO27, GO17, GO07의 입력에 접속되어 있다. 이것에 대해 도 1에서는, 비트6을 입력으로 하는 판단 노드6의 의존 출력은, 판단 노드5의 의존입력으로서 접속되어 있다. 요컨데, 논리 게이트의 배치 순서가, 판단 노드의 배치 순서와 역으로 되어 있다.
그러나 그럼에도 불구하고, 도 3에 나타낸 프라이어리티 인코더의 논리회로는, 순서 의존성이 있는 판단의 계열구조를 갖고 있다고 할 수 있다. 도 3의 논리회로의 구조를 일반화한 것이 도 4이다. 논리 게이트 DCB에서 출력된 결과가 최종 출력에 이를지의 여부는, 경유하는 논리 게이트 DCA에 좌우된다. 입력a는 논리 게이트 DCB의 결과 출력을 제어할 수 있다. 그리고, 입력b와는 어떠한 관계도 없는, 입력a만에 의거한 결을 출력할 수 있다. 이것은 입력a가 입력b에 대하여 우월하다는, 즉 우위의 위치에 있다는 것을 나타내고 있다.
도 4와 같이 「개개의 입력에 순위 관계가 존재하고, 보다 상위의 결과 출력이 하위에 있는 다른 결을 억제하여 최종적인 결론으로서 출력된다」는 기능을 실현하고, 동시에 「상위가 하위에 대하여 행하는 억제의 제어 구조가 직렬로 연결된다」는 구조는, 확실히 순서 의존성이 있는 판단의 계열 구조의 것이다.
도 3이 도 1과 다른 것처럼 보이는 원인은, 도 3 중에는 「의존한다」라는 정보를 전달하는 신호선이, 명확하게는 존재하지 않는 데 있다. 그러나 실제로는, 도 1의 구조의 「하위에 대하여 의존한다/하지 않는다」라는 말이 도 3에서는 「하위의 결을 채택한다/억제한다」라는 말로 치환된 것에 지나지 않으며, 의미 내용의 동일성은 유지되고 있다.
일반적으로, 순서 의존성이 있는 판단의 계열구조를 논리회로로 실현한 경우, 도 3, 도 4에 나타낸 논리회로구조와 같이, 상위의 입력을 받는 논리 게이트일수록 출력측에 가깝게 배치된 구조로 된다. 이러한 논리회로구조의 전형예로서, 자리올림 전파 가산기(Carry Ripple Adder)를 들 수 있다.
앞절의 최후에 서술한 바와 같이, 순서 의존성이 있는 판단의 계열구조를 갖는 논리회로는, 그 최악지연시간이 입력 비트폭 수에 비례하여 증가한다는 결점을 갖는다. 종래의 프라이어리티엔코더도 이 결점을 갖고 있다. 도3의 예에서는 입력 비트폭 수가 증가한 분만큼 논리합 게이트회로 또는 논리곱 게이트회로가 직렬로 부가되어가, 연산단수가 증가해간다.
이상 정리하면 다음과 같이 된다. 「순서 의존성이 있는 판단의 계열구조」를 갖는 논리회로(예를들면 도 3)는, 고속동작의 계산기에 적합하지 않다. 왜냐하면 이하의 이유에 의한다. 즉, (a)파이프라인 계산기의 내부에 있어서는, 논리회로의 최악지연시간이, 그 계산기의 클록 주기를 결정하는 하나의 중요한 요소이고, (b)「순서 의존성이 있는 판단의 계열구조」를 갖는 논리회로의 최악 지연시간은, 입력의 비트폭 수에 비례하기 때문이다. 따라서, 최악지연시간이 입력 비트폭 수에 비례하는 것보다도 적은, 논리회로나 연산기가 중요해진다.
[2] 불확정부호 바이너리 트리
2.1 순서·순위 관계를 보존한 채 판단을 병렬로 행하는 방법의 발견
1.2.3의 정리 1에서 서술한 바와 같이, 순서 의존성이 있는 판단의 계열구조에서는, 판단의 병렬처리가 불가능하다. 병렬처리가 불가능한 이유는, 개개의 의존입출력을 갖는 판단 노드에는 데이터 입력과는 별도로, 제어 입력이라고도 할 만한 의존입력이 존재하기 때문이다.
모든 판단 노드가, 데이터 입력 시점에서 즉시 실행을 개시할 수 있기 위해서는, 즉, 판단이 병렬로 처리될 수 있기 위해서는 어떻게 하면 좋을까? 그것은 「개개의 판단 노드가 의존입력을 갖지 않고, 데이터 입력만을 갖도록」하면 된다. 각 판단 노드가 의존입력을 갖지 않게 되었기 때문에, 의존 출력도 필요없게 된다. 의존출력이 유효하게 되는 상태, 즉「하위에 의존하므로 모른다. 대답할 수 없다. 혹은 확정할 수 없다.」라는 상태가 발생한 경우에는, 불확정부호 Q(Indeterminate Sign Q)를 결론으로서 출력하는 것으로 한다. 이렇게 하여 얻어진 판단 노드를 「의존입출력을 갖지 않는 판단 노드」라고 부른다. 또, 이 의존입출력을 갖지 않는 판단 노드의 출력을,「임시 결론」이라고 부른다.
당연히, 의존입출력을 갖지 않는 판단 노드의 수만큼 「임시 결론」이 존재한다. 이것들을 하나로 정리하여, 유일의 올바른 결론을 이끌지 않으면 않된다. 본래 판단 노드 사이에는 순서 관계가 존재하고 있었다. 따라서 임시 결론이 복수 있었던 경우, 가장 상위의 의존입출력을 갖지 않는 판단 노드의 임시 결론을, 최종적인 결론으로 하지 않으면 안 된다.
예를들면, 의존입출력을 갖지 않는 판단 노드가 두 개 있고, 그것들이 다른 임시 결론을 출력하고 있는 경우, 올바른 한 개의 결론은, 상위의 임시 결론이지 않으면 안 된다. 그러면 하위의 임시 결론이 최종적인 결론이 될 수 있는 것은 어떠한 경우일까?
그것은 상위의 판단에 있어서 명확한 결론을 출력할 수 없었던 경우이다. 즉, 상위의 의존입출력을 갖지 않는 판단 노드에 있어서 불확정부호 Q가 출력된 경우이다. 이러한 경우에 한하여, 하위의 임시 결론이 최종적인 결론이 될 수 있다.
이렇게 하여, 상이한 두 개의 임시 결론을 한 개의 올바른 결론으로 이끄는 조작·행위를, 본 명세서에서는 「상위 우선결정의 기능」이라고 부르고, 이 기능을 갖는 추상적인 단위를, 의존입출력을 갖지 않는 판단 노드에 대하여 「상위 우선결정노드」로 부르는 것으로 한다.
상위 우선결정노드의 출력이, 다음의 상위 우선결정노드의 입력이 되도록 하고, 다단에 상위 우선결정노드를 조합함으로써 세 개 이상의 임시 결론이 있는 경우라도, 올바른 한 개의 결론으로 이끄는 것이 가능하게 된다(증명은 후술).
조합이 끝난 상위 우선결정노드의 구조는, 그 성질로부터, 자연히 바이너리 트리가 된다. 여기에 불확정부호를 이용함으로써 판단의 병렬처리를 가능하게 하는 바이너리 트리상의 구조를 「불확정부호 바이너리 트리」로 명명한다.
2.2 정의와 정리
앞절에서 서술한 바와 같이, 새로운 개념인 「의존입출력을 갖지 않는 판단 노드」와 「상위 우선결정의 기능(상위 우선결정노드)」를 도입함으로써, 순서적 사유의 판단을 병렬로 행하는 방법을 발견하였다. 여기에서는 이 개념들을 정의한다. 그리고 「순서 의존성이 있는 판단의 계열구조」를「불확정부호 바이너리 트리」로 변환하는 절차를 일반화한다.
2.2.1 「의존입출력을 갖지 않는 판단 노드」의 정의
(1) 겉보기 특징:
의존입출력을 갖지 않는 판단 노드는, 도 5(A)에 나타낸 바와 같이, 단수 또는 복수의 데이터 입력과, 임시 결론 출력을 갖는, 판단의 단위이다. 의존입력·의존출력은 갖지 않는다. 이 의존입출력을 갖지 않는 판단 노드의 출력치를 「임시 결론」이라고 부른다.
(2) 입출력되는 것:
데이터 입력은 2진법에 한정되지 않고, 임의의 형식(유한 자리 수의 N진수 또는(참 또는 거짓의) 논리치 등)의 수량을 처리한다. 한편, 임시 결론 출력은, 불확정부호 Q와 수량을 일원화한 형식의 부호를 출력한다.
(3) 기능 모델:
이 의존입출력을 갖지 않는 판단 노드는, 데이터 입력이 주어진 시점에서 판단의 실행을 개시한다. 즉, 실행의 개시는 다른 의존입출력을 갖지 않는 판단 노드의 실행 결과에 의존하지 않는다. 주어진 입력 데이터로부터 명확한 결론을 내릴 수 있는 경우에는 그 결과를 출력한다. 한편, 주어진 입력으로부터는 해당 의존입출력을 갖지 않는 판단 노드가 명확한 판단을 내릴 수 없는 경우에, 불확정부호 Q를 출력한다.
「의존입출력을 갖지않는 판단 노드」와 「의존입출력을 갖는 판단 노드」의 관계를 나타내면 도 5(B)에 나타낸 바와 같다. 동 도면에 나타낸 바와 같이,「의존입출력을 갖지 않는 판단 노드」는 「의존입출력을 갖는 판단 노드」를 포함할 수 있는 성질을 갖는다. 이 성질을 이용하여, 「의존입출력을 갖는 판단 노드」로부터 「의존입출력을 갖지 않는 판단 노드」를 만들 수 있다.
(4) 지연 모델:
이 의존입출력을 갖지않는 판단 노드가 실행을 개시하고, 임시 결론을 출력하여 끝마치기까지의 사이에 지연이 발생한다고 가정한다. 이 지연의 크기는 구조가 실현되는 매체에 따라 적당히 결정하면 된다. 충분히 작게하는 것은 허용되나, 0으로 하는 것은 허용되지 않는다.
2.2.2 「상위 우선결정노드」의 정의
(1)겉보기 특징:
상위 우선결정노드는, 도 6(A)에 나타낸 바와 같이, 두 개의 입력과, 한 개의 출력을 갖는 「상위 우선결정」을 실현하는 기능의 단위이다. 이 두 개의 입력은 대등하지 않다. 한쪽이 도면 중의 "H" 가 되는 상위 입력, 다른 한쪽이 도면 중의 "L" 이 되는 하위 입력이다.
(2)입출력되는 것:
두 개의 임시 결론을 입력으로 하고, 「상위 우선결정」에 의거하여 두 개의 임시 결론 중 한 개를 선택하고, 해당 상위 우선결정노드의 임시 결론으로서 출력한다.
(3)기능 모델:
두 개의 입력에, 각각 임시 결론이 주어진 시점에서 실행을 개시하고,「상위 우선 결정」에 따라, 도 6(B)에 나타낸 바와 같이, 두 개의 임시 결론 중 어느 한 개를 선택하고, 이것을 출력한다.
(4)지연 모델:
이 상위 우선결정노드에 두 개의 임시 결론이 주어지고, 한 개의 올바른 임시 결론을 이끌기까지의 사이에 지연이 발생한다고 가정한다. 이 지연의 크기는, 구조가 실현되는 매체에 따라 적당하게 결정하면 된다. 충분히 작게하는 것은 허용되나, 0으로 하는 것은 허용되지 않는다.
(5)「상위 우선결정」:
상위 우선결정노드에 있어서는, 도 6 (B)에 나타낸 바와 같이, 상위에 입력된 임시 결론이 불확정부호 "Q" 이외일 경우, 이 상위 입력의 부호를 출력한다. 한편, 상위에 입력된 임시 결론이 불확정부호 "Q" 였던 경우, 하위 입력의 부호를 출력한다. 이러한 선택·결정방법을 「상위 우선결정」이라고 부른다.
(6)부호 표현의 변환에 대하여:
입력되는 부호와 출력되는 부호의 표현은, 반드시 동일할 필요는 없다. 필요에 따라 부호 표면의 축약/확장 등의 변환을 행하는 것이 허용된다. 물론, 부호가 갖는 의미 내용을 바꾸는 것은 허용되지 않는다.
예를들면, 「부호 표면의 축약」의 변환에 대해서는 이하와 같다. 즉, 입력되는 부호가 ｛1234, 5678, 9012,Q｝의 4종류밖에 없는 경우, ｛1234, 5678, 9012,Q｝를 ｛1,2,0,Q｝로 변환하는 것과 같이, 자리 수가 적은 표현을 이용하여 나타내는 것이 허용된다. 단, 이후의 과정에서 부적합성이 발생하지 않는 것을 조건으로 한다. 예를들면, 각각의 표현이 나타내고 있는 본래의 의미를 잃는 것과 같은 일이 있어서는 않된다. (즉, 1은 1234를, 2는 5678을, 0은 9012를 의미한다.)
2.2.3 「불확정부호 바이너리 트리」의 정의
(1)겉보기 특징:
불확정부호 바이너리 트리는, 도 7에 나타낸 바와 같이 「의존입출력을 갖지 않는 판단 노드」를 리프로 하고, 「상위 우선결정노드」를 구성 요소로 하는 바이너리 트리가다. 특히 고속성이 요구되는 경우에는 평형 바이너리 트리 모델을 사용하는 것이 바람직하다. 내부의 의존입출력을 갖지 않는 판단 노드 사이에는, 상대적인 순위·순서 관계가 존재한다. 도 7에서는 왼쪽에 있는 의존입출력을 갖지 않는 판단 노드일수록 순위가 높다. 순위·순서는 순서적 사유에 따른다.
(2)입출력되는 것:
판단에 필요한 모든 데이터를 입력으로 하고, 한 개의 올바른 결론을 출력한다. 데이터 입력은 임의의 형식으로 나타나는 수량이다. 또 결론도 임의의 형식으로 나타난다. 흔히 있는 것은 (True/False/Unknown) 등의 논리치이다.
(3)기능 모델:
데이터 입력이 주어진 시점에서, 모든 의존입출력을 갖지 않는 판단 노드는 실행을 개시하여, 병렬로 처리를 행한다. 어떤 지연 후, 각 의존입출력을 갖지 않는 판단 노드의 출력에 임시 결론이 생성된다. 「상위 우선결정노드」에 의해, 임시 결론의 수는 서서히 감소해 가고, 결국에는 오직 한 개의 올바른 결론이 이끌어진다. 이 때의 상위 우선결정노드의 처리는 종속 관계에 있는 경우를 제외하고 병렬로 실행된다.
(4)지연 모델
이 불확정부호 바이너리 트리의 구조에 입력이 주어지고, 최종적인 결론이 얻어지기까지 요하는 시간은, 이 불확정부호 바이너리 트리 구조의 트리의 높이에 비례한다. 여기에서의 트리의 높이라는 것은, 입력단인 의존입출력을 갖지 않는 판단 노드(리프)에서 최종 출력의 상위 우선결정노드(루트)까지의 단수에서 최대의 것을 말한다.
2.2.4 불확정부호 바이너리 트리의, 정당성 정리
[정리 3]
불확정부호 바이너리 트리에서 최종적으로 이끌어내어지는 결론은 올바르다.
[증명]
평형 바이너리 트리상으로 구성된 「상위 우선결정노드」에 의해, N개의 임시 결론은 한 개의 최종 결론으로 이끌어진다. 최초로 이 최종 결론의 올바름에 대하여 증명한다. 「최초의 서점에서 존재하는, 모든 임시 결론은 올바르다.」동시에「최초의 시점에 있어서, 복수의 임시 결론의 사이에 존재하는 순서·순위 관계(순서적 사유에 유래한다)는 명시적이다.」라고 전제한다. 이 전제는 올바르게 기능하는 판단 노드를, 입력 계열 순위에 따라 배치(예를들면, 횡일선으로)함으로써 보증된다.
ⅰ)임시 결론이 한 개일 때
이 오직 한 개의 임시 결론이 올바른 것은, 의심의 여지가 없다. 만약 올바르지 않다고 한다면, 의존입출력을 갖지 않는 판단 노드의 임시 결론 생성에 잘못이 있는 것이 되어, 당초의 전제에 반한다.
ⅱ) 임시 결론의 수가 2개일 때
이 두 개의 임시 결론을, 상위 우선결정노드에 입력한다. 그 결과 한 개의 임시 결론이 이끌어진다. 이 이끌어진 한 개의 결론의 올바름은, 상위 우선 결정의 원리로부터 증명된다. 상위 우선결정의 원리라는 것은, 「(a)상위의 임시 결론이 명확한 경우, 상위의 임시 결론을 채택한다. (b)상위가 하위에 의존하는 것에 의해 상위에서 명확한 결론을 내릴 수 없는 경우, 즉, 상위의 임시 결론이 「불확정」을 의미하는 경우에 한하여, 하위의 임시 결론을 채택한다.」라는 2자 택일의 원칙이다. 본래, 두 개의 임시 결론 사이에는, 순서적 사유에 유래하는 순서·순위 관계가 존재하고 있다. 상위 우선결정의 원리가 이 순서·순위 관계를 유지하여, 올바른 결론을 이끄는 것은 명백하다.
ⅲ) 임시 결론의 개수가 2이상의 짝수(2N개:N은 자연수)일 때
2N개의 임시 결론의 사이에는, 순서적 사유에 유래하는 순서·순위 관계가 존재한다. 여기에서 모든 임시 결론을 횡일선으로, 상위에서 하위를 향하여 순서대로 늘어놓는다. 상위에서 두 개씩 임시 결론을 취해 나가, N개의 페어를 만든다. 각 페어 각각에 대하여 상위 우선결정노드를 부여하고, 각 페어에 있어서 한 개의 결론을 이끈다. ⅱ)로부터, 각각 이끌어진 결론은 올바르다. 이것들은 모두 아직 임시 결론이다. 이 시점에서 N개의 임시 결론이 횡일선으로 늘어서 존재하고 있다. N개의 임시 결론의 사이에 있는 순서·순위 관계는 이 늘어선 순서에 의해 명시적으로 보존되어 있다.
ⅳ)임시 결론의 수가 3이상의 홀수(2N+1개:N은 자연수)일 때
(2N+1)개의 임시 결론의 사이에는, 순서적 사유에 유래하는 순서·순위 관계가 존재한다. 여기에서 모든 임시 결론을 횡일선으로, 상위에서 하위를 향하여 순서대로 늘어놓는다. 상위에서 두 개씩 임시 결론을 취해 나가, N개의 페어를 만든다. 최하위에 있던 한 개는 남는다. 각 페어 각각에 대하여 상위 우선결정노드를 부여하고, 각 페어에 있어서 한 개의 결론을 이끈다. 이들 결론과 동일한 레벨로, 나머지 한 개를 그대로 이끈다. ⅱ)로부터, 각각 이끌어진 결론을 올바르다. 이것들은 모두 아직 임시 결론이다. 이 시점에서 (N+1)개의 임시 결론이 횡일선으로 늘어서 존재하고 있다. (N+1)개의 임시 결론의 사이에 있는 순서·순위 관계는, 이 늘어선 순서에 의해 명시적으로 보전되어 있다.
Ⅴ)일반적으로, 임시 결론의 수가 자연수(N)일 때
N개의 임시 결론의 사이에는, 순서적 사유에 유래하는 순서·순위 관계가 존재한다. 여기에서 모든 임시 결론을 횡일선으로, 상위에서 하위로 향하여 순서대로 늘어놓는다. 여기에서 N이 짝수라면 ⅲ)을, N이 홀수라면 ⅳ)를 적응한다. 그 결과, 임시 결과의 개수는, N에서 N'=N/2로, 혹은 N에서 N'=(N+1)/2로 줄어든다. 명백하게, 여기에 N'은 자연수이다. 다시, N'이 짝수라면 ⅲ)을, N'이 홀수라면 ⅳ)를 적응한다. 이상의 조작을 임시 결론이 한 개가 되기까지 반복한다. ⅰ)로부터, 이 이끌어진 오직 한 개의 임시 결론의, 최종 결론으로서의 올바름은 의심의 여지가 없다. 이것을 최정 결론으로 한다.
따라서, 수학적 귀납법에 의해, 「평형 바이너리 트리상에 구성된 상위 우선결정노드에 의해, N개의 임시 결론으로부터 이끌어진 한 개의 결론은 올바르다」라고 할 수 있다. 불확정부호 바이너리 트리의 모델(의존입출력을 갖지않는 판단 노드 및 상위 우선결정노드의 배치)은, 이 귀납법적 증명의 전제조건을 만족 시킨다. 때문에, 불확정부호 바이너리 트리에서 최종적으로 이끌어내어진 결론은 올바르다:[증명 종료]
2.2.5 불확정부호 바이너리 트리의 지연
본 명세서에서는, 불확정부호 바이너리 트리 구조가 결론을 내기까지의 지연(단수)를 중요시하고 있다. 순서 의존성이 있는 판단의 계열구조의 단수는, 의존입출력을 갖는 판단 노드의 수(N)에 비례했으나, 불확정부호 바이너리 트리의 단수는, 이것보다 확실하게 적은 것이지 않으면 않된다.
제3항에서 서술한 바와 같이, 불확정부호 바이너리 트리의 단수는, 이 구조의 트리 높이이다. 평형 바이너리 트리일 때, 리프(의존입출력을 갖지 않는 판단 노드)의 수가 N개일 때, 높이는 log2N에 거의 동등하고, 모든 리프의 높이도 거의 동등하다. 따라서,
N＞ log2N(N은 자연수)
라는 관계로부터, 순서 의존성이 있는 판단의 계열구조보다도, 불확정부호 바이너리 트리(평형 바이너리 트리)쪽이, 확실하게 적은 단수로 결론을 이끄는 것이 가능하다고 할 수 있다.
2.2.6 순서 의존성이 있는 판단의 계열구조를 불확정부호 바이너리 트리으로 변환하는 절차(구조변환원리)
순서 의존성이 있는 판단의 계열구조를, 불확정부호 바이너리 트리으로 변환하는 절차, 즉, 구조변환원리는 이하의 절차로 실현된다.
스텝 SPC1. 의존입출력을 갖는 판단 노드를 근원으로, 의존입출력을 갖지않는 판단 노드를 만든다. 도 5(B)와 같이, 「의존입출력을 갖지 않는 판단 노드」는, 「의존입출력을 갖는 판단 노드」를 포함하는 관계에 있다. 따라서,
(ⅰ)의존입력에 항상「유효」를 입력하고,
(ⅱ)의존 출력에, 불확정부호 발생기를 부착시킨다
라는 조작에 의해, 의존입출력을 갖지 않는 판단 노드를 만들 수 있다.
스텝 SPC2. 의존입출력을 갖지 않는 판단 노드를 리프로 하고, 상위 우선결정노드를 해당 바이너리 트리의 요소로 하는 바이너리 트리를, 도 7에 나타낸 바와 같이 구성한다. 이 때 입력의 계열 순위·임시 결론의 순위 관계를 올바르게 유지하도록 주의하여, 의존입출력을 갖지않는 판단 노드를 배치하고, 상위 우선결정노드의 접속을 행한다.
2.2.7 구조변환원리의 동일성 정리
[정리 4]
순서 의존성이 있는 판단의 계열구조와, 그것을 근원으로 한 구조변환원리에 의한 불확정부호 바이너리 트리는, 같은 입력을 부여한다면, 반드시 같은 최종 결론을 출력한다.
[증명]
정리 2로부터,「순서 의존성이 있는 판단의 계열구조」의 출력이, 순서적 사유에 의거한 올바른 결론이라는 것은 명백하며, 또, 정리 3으로부터「불확정부호 바이너리 트리」의 출력이 올바른 결론이라는 것도 명백하다.
「불확정부호 바이너리 트리」에서 최초로 행해지는 판단(의존입출력을 갖지 않는 판단 노드)은, 도 5 (B)에 나타낸 바와 같이 「순서 의존성이 있는 판단의 계열구조」의 판단(의존입출력을 갖는 판단 노드)을 포함하고 있다. 「의존입출력을 갖지 않는 판단 노드」가 명확한 결론(불확정부호 Q 이외)을 출력했을 때, 그 결론은 내부의 「의존입출력을 갖는 판단 노드」의 결론 그 자체이다.
따라서, 같은 입력을, 양자(「순서 의존성이 있는 판단의 계열구조」와 「불확정부호 바이너리 트리」)에 각각 부여한 경우, 양자는 같은 판단에 의거한 결론을 각각 출력한다. 올바른 결론은 단 한 개이다. 양자의 결론은 모두 올바르다. 때문에 양자가 출력하는 결론은 동일하다.:[증명 완료]
2.2.8 최하위 판단 노드의 예외 규정
도 2 (B)에 나타낸 바와 같이, 순서 의존성이 있는 판단의 계열구조의, 최하위에 있는 의존입출력을 갖는 판단 노드는, 하위에 대한 의존성이 없어 의존 출력을 갖지않는다. 구조변환원리에 따라서, 최하위의 의존입출력을 갖는 판단 노드를, 의존입출력을 갖지 않는 판단 노드로 변환한 경우, 그 의존입출력을 갖지 않는 판단 노드는 불확정부호 Q를 출력하지 않는다. 즉, 도 5 (B)에 나타낸 바와 같이, 불확정부호 "Q" 는 내부에서 의존 출력이 유효하게 되었을 때에 출력되기 때문이다. 따라서 이러한 불확정부호 "Q"를 출력하지 않는 의존입출력을 갖지 않는 판단 노드도 존재한다.
2.2.1의 「의존입출력을 갖지 않는 판단 노드」의 정의에서는, 의존입출력을 갖지 않는 판단 노드는, 불확정부호 "Q"를 출력하는 것을 특징으로 한다고 서술하였다. 여기에서 「최하위의 의존입출력을 갖지 않는 판단 노드에 한해서는, 불확정부호 "Q"를 출력하지 않는 경우도 허용된다」라는 예외 규정을 둔다.
이러한 최하위의 의존입출력을 갖지 않는 판단 노드와 통상의 의존입출력을 갖지않는 판단 노드가 접속되는 상위 우선결정노드는, 불확정부호 "Q"를 출력하지 않는다. 이것은, 상위 우선결정의 원리로부터 명백하다. 상위 입력이 불확정부호 "Q" 인 경우에 한하여 하위 입력의 부호가 출력되고, 동시에 그 때, 하위 입력이 불확정부호 "Q" 인 경우에 한하여 불확정부호 "Q" 가 출력된다. 현재의 경우, 최하위의 의존입출력을 갖지 않는 판단 노드는 불확정부호 "Q"를 출력하지 않는다. 따라서 상위 우선결정노드도 불확정부호 "Q"를 출력하지 않는다.
이 성질을 이용하면, 출력하는 부호의 종류가 한 개 감소한다. 따라서 2.2.2에서 서술한 「부호 표현의 변환」을 이용하여, 보다 트랜지스터 수가 적은, 최적의 논리회로를 이끌 수 있다. 덧붙여, 최하위가 아닌 의존입출력을 갖지 않는 판단 노드가 불확정부호 Q를 출력하지 않는다는 경우는 생각할 필요가 없다. 불확정부호 "Q"를 출력하지 않는 의존입출력을 갖지 않는 판단 노드보다 아래에 있는, 모든 의존입출력을 갖지 않는 판단 노드의 존재는 무의미해지기 때문이다.
[3] 불확정부호 바이너리 트리의 2진수 논리회로로의 적용:
3.1 불확정부호 바이너리 트리에 의한 프라이어리티 인코더
[제1실시예〕
1.2에서 서술한, 종래의 프라이어리티 인코더에 있어서의 순서 의존성이 있는 판단의 계열구조를, 2.2.6에서 서술한 구조변환원리에 따라서, 불확정부호 바이너리 트리로 변환한다. 여기에서 제1실시예에서 처리하는 프라이어리티 인코더 기능은, n비트 2진수의 데이터 입력에 대하여 최상위 비트로부터 최하위 비트의 방향으로 최초로 1인 비트 위치를 2진수 수치로서 출력하는 것이다.
종래의 프라이어리티 인코더(예로서, 8비트 입력, 4비트 출력)에 있어서의 순서 의존성이 있는 판단의 계열구조는, 도 1에 나타낸 계열구조이다. 도 1 중의 의존입출력을 갖는 판단 노드는, 단일로 1비트의 데이터 입력과 의존입력을 갖고, 데이터 입력과 의존입력이 함께 유효하게 된 경우에, 판단의 실행을 개시한다. 판단의 실행내용은 이하와 같다.
데이터 입력=1의 경우:
데이터 출력=결정된 수치, 의존 출력=무효
데이터 입력=0의 경우:
데이터 출력=무효, 의존 출력=유효
구조변환원리에 있어서의 「의존입출력을 갖는 판단 노드」를 「의존입출력을 갖지 않는 판단 노드」로 변환하는 절차를 적응하여, 도 8에 나타낸 바와 같이 의존입출력을 갖지 않는 판단 노드를 얻는다.
얻어진 의존입출력이 없는 판단 노드를 리프로 하고, 상위 우선결정노드를 요소로 하는 평형 바이너리 트리를, 도9에 나타낸 바와 같이 구성한다. 동 도면에 나타낸 구조가, 프라이어리티 인코더를 실현하는 불확정부호 바이너리 트리가다.
이 바이너리 트리의 노드의 각각을 논리회로로 치환함으로써, 프라이어리티 인코더의 논리회로를 얻을 수 있다. 논리회로를 이끄는 데에는, 수량의 부호 및 불확정부호 Q를 적절한 2진 코드로 변환할 필요가 있다. 특히, 불확정부호 Q에 어떠한 2진 코드를 할당할 것인가는 중요하며, 논리회로의 형식, 게이트의 수 및 신호전파지연을 크게 좌우한다. 본 실시예에서 처리하는 8비트 입력, 4비트 출력의 프라이어리티 인코더의 2진 코드 할당을 도 10 (A)에 나타냈다.
2진 코드의 할당이 결정되면, 의존입출력을 갖지 않는 판단 노드 및 상위 우선결정노드의 진리치 표가, 도 10 (B) 및 (C)에 나타낸 바와 같이 구해진다. 그리고 마침내, 이들 진리치 표로부터 의존입출력을 갖지 않는 판단 노드 및 상위 우선결정노드의 논리회로가 도 11에 나타낸 바와 같이 이끌어진다.
도 11에 나타낸 회로도는, 프라이어리티 인코더의 일부분이고, 비트0에 대응한 판단 노드 L0a, 비트1에 대응한 판단 노드 L1a, 및 판단 노드 L0a, L1a의 출력을 입력으로 하는 상위 우선결정노드 N01a를 포함하는 회로도이다. 다른 비트에 대응하는 판단 노드의 논리회로도 도 10 (B)에 나타낸 진리치 표에 따라서, 마찬가지로 구성할 수 있고, 또한 불확정부호 바이너리 트리의 다른 노드로 되는 상위 우선결정노드의 논리회로에 대해서는 모두, 도 11에 나타낸 상위 우선결정노드N01a의 구성과 같은 것을 사용한다. 이렇게 하여 얻어진 판단 노드 및 상위 우선결정노드의 논리회로를, 도9와 같이 조합하면, 8비트 입력, 4비트 출력의 프라이어리티 인코더의 논리회로가 완성된다.
3.2 최적의 프라이어리티 인코더의 논리구성
3.1 (불확정부호 바이너리 트리에 의한 프라이어리티 인코더)에서 나타낸 프라이어리티 인코더의 논리회로(도 11 참조)는, 일단 올바르게 동작은 하지만, 아직 장황한 부분이 많고, 게이트 수가 너무 많다. 그 원인은 이 회로의 불확정부호 바이너리 트리가 의존입출력을 갖지 않는 판단 노드로부터 최후의 상위 우선결정노드에 이르기까지, 일관하여 공통된 부호체계 (도 10 (A)의 2진 코드 할당)을 이용하고 있는 데 있다.
2.2.2의 상위 우선결정노드의 정의로부터, 각 계층에서의 부호의 표현 방법을 바꾸는 것이 허용되고 있다. 따라서 각 계층에 있어서 유리한 2진 코드 할당을 이용하는 것이 가능하다. 여기에서는 계층마다에 2진 코드의 논리 압축을 행함으로써, 집적회로로 이용되는 데 최적의 논리회로를 이끄는 과정을 나타낸다.
우선, 도 11에 주목한다. 도면 중의 상위 우선결정노드 N01a에 입력되는 2진 코드는, 1001(유효 동시에 수치 1), 1000(유효 동시에 수치 0), 0***(무효)의 3가지이다. 1과 0중 어느것을 선택해도 제2 비트 및 제1 비트는 모두 0이기 때문에, 이 부분에 관한 셀렉터 SL013 및 SL012를 제거할 수 있다. 공통의 0은, 상위 우선결정노드 N01a 내에서 부가하면 되고, 판단 노드 L0a, L1a 중에서 생성할 필요는 없다. 따라서, 판단 노드 L0a, L1a 및 상위 우선결정노드 N01a 각각이 함께 간단화되어, 판단 노드 L0b, L1b 및 상위 우선결정노드 N01b로 치환된 도 12의 구성을 얻는다.
그 위에, 도 12의 구성에서는, 상위 우선결정노드 N01b 내의 셀렉터 SL011의 데이터 입력이, 왼쪽의 1입력은 1에, 오른쪽의 0입력은 0에 각각 고정되어 있는 점에 주목하여, 셀렉터 SL011을 제거하여 그 셀렉터 SL011의 선택 신호를 그대로 통과시키는 구성으로 간단화한다. 그 결과, 판단 노드 L0, L1 및 상위 우선결정노드 N01c로 치환된 도 13과 같은 아주 간단한 회로구성을 얻는다.
이상과 같이 사고방식을 후단의 회로, 즉, 데이터 입력의 비트0 및 비트1에 대응한 판단 노드 L0, L1 및 상위 우선결정노드 N01c에 의한 구성과, 그 구성과 동등한 데이터 입력의 비트2 및 비트3에 대응한 판단 노드 L2, L3 및 상위 우선결정노드 N23c에 의한 구성과, 상위 우선결정노드 N03a을 포함하는 회로구성(도 14 참조)에 대해서도 적용한다. 또한, 도 14의 구성은 4비트 입력의 프라이어리티 인코더의 구성이다.
도 14의 구성에 있어서, 상위 우선결정노드 N03a는, 상위측의 입력으로서 1011(유효 동시에 수치 3), 1010(유효 동시에 수치 2) 0***(무효)를, 하위측의 입력으로서 1001(유효 동시에 수치 1), 1000(유효 동시에 수치 0), 0***(무효)를 각각 수취한다. 여기에서 3, 2, 1, 0의 어느 것을 선택해도 제2비트째가 공통하여 0이기 때문에, 그 제2비트째가 반영되는 셀렉터 SL033을 제거할 수 있다. 또, 제1비트째가 반영되는 셀렉터 SL032는, 왼쪽의 1입력이 1에, 오른쪽의 0입력이 0에 각각 고정되어 있기 때문에, 셀렉터 SL032를 제거하여 그 셀렉터 SL032의 선택신호를 그대로 통과시키는 구성으로 간단화될 수 있다. 결과적으로, 판단 노드 L0, L1, L2, L3 및 상위 우선결정노드 N01, N23, N03b로 치환된 도 15와 같은 간단한 회로 구성을 얻는다.
이상 나타낸 회로를 사용하여, 8비트 입력의 프라이어리티 인코더를 구성하면 도 16에 나타낸 바와 같은 구성이 된다. 즉, 도 16은, 데이터 입력의 비트 0∼비트3에 대응한 판단 노드 L0∼L3 및 상위 우선결정노드 N01, N23, N03b에 의한 구성과, 그 구성과 동등한 데이터 입력의 비트4∼ 비트7에 대응한 판단 노드 L4∼L7 및 상위 우선결정노드 N45, N67, N47b에 의한 구성과, 상위 우선결정노드 N07a을 포함하는 회로구성이다.
도 16의 구성에 있어서, 상위 우선결정노드 N07a에서의 제2비트째가 반영되는 셀렉터 SL073은, 왼쪽의 1입력이 "1" 에, 오른쪽의 0입력이 "0" 에 각각 고정되어 있기 때문에, 셀렉터 SL073을 제거하고 그 셀렉터 SL073의 선택신호를 그대로 통과시키는 구성으로 간단화될 수 있다. 결과적으로, 판단 노드 L0∼L7 및 상위 우선결정노드 N01, N23, N45, N67, N03, N47, N07로 치환된, 도 17에 나타낸 바와 같은, 아주 간단한 최종적인 회로구성의, 최적인 8비트 입력 프라이어리티 인코더의 논리회로가 이끌어진다.
도 17에 있어서, n(n=8)비트 입력 프라이어리티 인코더의 구성은, 상위 우선결정노드를 구성요소로 하는 높이m(m=3)의 평형 바이너리 트리로 모델화되고, 그 바이너리 트리는, 깊이 3의 노드를 Nm(Nm=4)개, 깊이s(s=1, 2)의 노드를 Ns(Ns=2, 1)개, 각각 구비하여 구성되고, 바이너리 트리의 깊이 3의 하위로부터 제pm번째(pm=1∼4)의 노드는, 데이터 입력의 제(2×pm-2) 비트 신호선 및 제 (2×pm-1)비트 신호선을 각각 제0비트 입력 및 제1비트 입력으로 하고, 제0비트 입력 및 제1비트 입력의 논리합을 취하여 제1비트 출력으로서 출력하는 논리합 게이트회로와, 제1비트 입력을 제0비트 출력으로서 출력하는 접속선과을 구비하여 구성되고, 바이너리 트리의 깊이 s(s=1, 2)의 하위로부터 제ps번째(ps=1∼Ns;Ns=2, 1)의 노드는, 바이너리 트리의 깊이(s+1)의 제(2×ps-1)번째 노드의 제0비트 출력으로부터 제(m-s)비트 출력을 각각 하위의 제0비트 입력으로부터 제(m-s)비트 입력으로 하고, 바이너리 트리의 깊이(s+1)의 제(2×ps)번째 노드의 제0비트 출력으로부터 제(m-s)비트 출력을 각각 하위의 제0비트 입력으로부터 제(m-s)비트 입력으로 하고, 하위의 제(m-s)비트 입력 및 상위의 제(m-s)비트 입력의 논리합을 취하여 제(m-s+1)비트 출력으로서 출력하는 논리합 게이트회로와, 상위의 제(m-s)비트 입력을 제(m-s)비트 출력으로서 출력하는 접속선과, (m-s+1)개의 셀렉터를 구비하여 구성되고, 하위로부터 제q번째(q=1∼m-s+1)의 셀렉터는, 상위의 제(m-s)비트를 선택 입력으로 하고, 그 선택 입력이 1일 때에 상위의 제(q-1)비트 입력을, 그 선택 입력이 0일 때 하위의 제(q-1)비트 입력을 각각 선택하여 제(q-1)비트 출력으로서 출력하는 것이다.
또한, 실제로는 스태틱 CMOS 논리로 실현하는 것과 같은 경우에는, 도 17의 구성에 대하여, 그 위에 극성 최적화가 행해지는 경우도 있다. 여기에서 「극성 최적화」라는 것은, 플러스 논리 입력· 플러스 논리 출력의 논리회로(여기에서는, 상위 우선결정노드)가 다단으로 종속 접속되어 있는 구조를, 플러스 논리 입력·마이너스 논리 출력의 단(PN단)과 마이너스 논리 입력·플러스 논리 출력의 단(NP단)이 상호 종속 접속되는 구조로 변환하는 기법이다. 이 극성 최적화의 기법을 이용함으로써, 장황한 트랜지스터를 삭감하고, 트랜지스터 수·동작 속도를 개선할 수 있다.
〔제2실시예〕
다음으로, 도 18에는, 프라이어리티 인코더 기능을, 8비트 2진수의 데이터 입력에 대하여 최상위 비트로부터 최하위 비트의 방향으로 0의 연속하는 수를 2진수 수치로서 출력하는 것으로 한 경우의 프라이어리티 인코더의 진리치 표를 나타냈다.
이 프라이어리티 인코더 기능에는, 예를 들면, 부동(浮動) 소수점 연산의 정규화 등에 사용되는 비트 시프트량 계수용 프라이어리티 인코더로서의 용도가 있다. 이것은 예를들면, 부동 소수점 연산의 가산에 있어서, 두 개의 오퍼랜드 부호가 역인 동시에 그들 값이 가까운 경우에는, 가산의 결과의 선두에 0이 늘어서는, 소위 「자리누락」이 발생하기 때문에, 선두에 늘어선 0의 수를 세어, 이 수치에 의거하여 가수부(假數部)를 왼쪽 방향으로 시프트하는 동시에, 지수부로부터 그 수치를 빼는 절차가 필요하다. 즉, 비트열의 선두로부터 늘어선 0의 수를 계수하는 비트 시프트량 계수용 프라이어리티 인코더가 필요하게 된다.
도 19는, 본 발명의 제2실시예에 관계되는 비트 시프트량 계수용의 프라이어리티 인코더의 구성도를 나타낸다. 동 도면의 구성은, 제1실시예와 마찬가지로, 도 18의 진리치 표에 대하여 2진 코드 할당을 결정하고, 의존입출력을 갖지않는 판단 노드 및 상위 우선결정노드의 진리치 표를 구하고, 그 의존입출력을 갖지 않는 판단 노드 및 상위 우선결정노드의 논리회로를 이끈 후, 그 위에 논리압축을 행한 결과이다.
도 19에 있어서, n(n=8) 비트 2진수 입력에 대한 프라이어리티 인코더의 구성은, 높이m(m=3)의 바이너리 트리로 모델화되고, 그 바이너리 트리는, 깊이m의 노드를 Nm(Nm=4)개, 깊이 s(s=1, 2)의 노드를 Ns(Ns=2, 1)개, 각각 구비하고, 바이너리 트리의 깊이 3의 하위로부터 제pm번째(pm=1∼4)의 노드는, 데이터 입력의 제(2×pm-2) 비트 신호선 및 제(2×pm-1)비트 신호선을 각각 제0비트 입력 및 제1비트 입력으로 하고, 제0비트 입력 및 제1비트 입력의 논리합을 취하여 제1비트 출력으로서 출력하는 논리합 게이트회로와, 제1비트 입력의 부정을 취하여 제0비트 출력으로서 출력하는 부정논리 게이트회로를 구비하고, 바이너리 트리의 깊이s(s=1, 2)의 하위로부터 제ps번째(ps=1∼Ns;Ns=2, 1)의 노드는, 바이너리 트리의 깊이(s+1)의 제(2×ps-1)번째 노드의 제0비트 출력으로부터 제(m-s)비트 출력을 각각 하위의 제0비트 입력으로부터 제(m-s)비트 입력으로 하고, 바이너리 트리의 깊이(s+1)의 제(2×ps)번째 노드의 제0비트 출력으로부터 제(m-s)비트 출력을 각각 상위의 제0비트 입력으로부터 제(m-s)비트 입력으로 하고, 하위의 제(m-s)비트 입력 및 상위의 제(m-s)비트 입력의 논리합을 취하여 제(m-s+1)비트 출력으로서 출력하는 논리합 게이트회로와, 상위의 제(m-s)비트 입력의 부정을 취하여 제(m-s)비트 출력으로서 출력하는 부정논리 게이트회로와, (m-s+1)개의 셀렉터를 구비하고, 하위로부터 제q번째(q=1∼m-s+1) 셀렉터는, 상위의 제(ms)비트를 선택 입력으로 하고, 그 선택 입력이 1일 때 상위의 제(q-1)비트 입력을, 그 선택 입력이 "0" 일때 하위의 제(q-1)비트 입력을 각각 선택하여 제(q-1)비트 출력으로서 출력하는 것이다. 또 실제로는, 스태틱 CMOS 논리로 실현하는 것과 같은 경우에는, 도 19의 구성에 대하여, 그 위에 극성 최적화가 행해지는 경우도 있다.
3.3 불확정부호 바이너리 트리의 2진수 논리회로로의 적용의 효과
불확정부호 바이너리 트리의 2진수 논리회로로의 적용의 효과로서, 우선 제1로, 「순서 의존성이 있는 판단의 계열구조」의 정의에 의한 것이 있다. 신호전파지연시간이 입력의 비트폭에 비례한다는 성질을 갖는 시퀀셜 논리회로를, 바이너리 트리상의 고속의 논리회로로 변환하기 위해서는, 최초로, 시퀀셜 논리회로에 존재하는 「순서 의존성이 있는 판단의 계열구조」를 발견할 필요가 있다. 「순서 의존성이 있는 판단의 계열구조」의 정의에 의해, 그 논리회로 설계자는 시퀀셜 논리회로 중에, 「의존입출력을 갖는 판단 노드」를 발견하는 것이 가능하게 된다.
제2로, 「불확정부호 바이너리 트리」그 자체의 정의와, 이 바이너리 트리의 구성요소인 「의존입출력을 갖지 않는 판단 노드」및 「상위 우선결정노드」의 정의에 의한 것이 있다. 불확정부호 바이너리 트리는, 그 높이가 판단 노드의 개수 N의 대수(log2N)에 비례한다. 불확정부호 바이너리 트리 구조를 논리회로에 응용함으로써, 시퀀셜 논리 회로보다도 확실하게 고속의 연산기를 실현할 수 있다. 또,「의존입출력을 갖지 않는 판단 노드」및 「상위 우선결정노드」의 정의에 의해, 그 논리회로 설계자는, 판단 노드 및 상위 우선결정노드의 논리회로를 이끌고, 올바르게 조합할 수 있으며, 고속의 바이너리 트리상의 논리회로를 실현할 수 있다.
제3으로, 「순서 의존이 있는 판단의 계열구조」를 「불확정부호 바이너리 트리」로 변환하는 방법, 즉,「구조변환원리」에 의한 것이 있다. 논리회로 설계자가 순서적 사고에 의거하여 만들어낸 논리회로는,「순서 의존성이 있는 판단의 계열구조」인 것이 많다. 이러한 논리회로는, 신호전파지연이 입력 비트 폭 수에 비례하고, 저속이라는 문제점을 갖고 있다. 이에 대해 「불확정부호 바이너리 트리」의 구조로 만들어진 논리회로는, 신호전파지연이 입력 비트폭 수의 대수에 비례하고, 고속이라는 이점을 갖고 있다. 「구조변환원리」에 의해, 그 논리회로 설계자는, 저속인「순서 의존성이 있는 판단의 계열구조」를, 고속인 「불확정부호 바이너리 트리」로 변환하는 것이 가능하게 된다.
제4로, 구조변환원리에 의해 이끌어진, 프라이어리티 인코더의 기능을 갖는 불확정부호 바이너리 트리에 의한 것이 있다. 종래의 프라이어리티 인코더는, 순서 의존성이 있는 판단의 계열구조를 갖기 때문에, 저속이라는 결점을 갖고 있으나, 본 발명에 의한 프라이어리티 인코더는, 불확정부호 바이너리 트리로 만들어져 있기 때문에 고속이다. 프라이어리티 인코더의 기능을 갖는 불확정부호 바이너리 트리는, 구체적인 논리회로가 아니라, 추상적인 구조도이며, 따라서 이것을 논리회로 이외의 실현주체(기계(어레이프로세서의 구성))나 컴퓨터 프로그램 등)에도 적응하는 것이 가능하다. 예를들면 이 구조를, 병렬 컴퓨터의 프로그램으로서 실현한 경우, 이것은 고속인 조정(調停) 프로그램이 된다.
제5로, 불확정부호 바이너리 트리에 의한 고속 프라이어리티 인코더의 논리회로에 의한 것이다. 종래의 프라이어리티 인코더의 논리회로에서는, 신호전파지연이 입력 비트폭 수에 비례하기 때문에, 다입력 비트에서는 고속 동작은 불가능하다. 본 발명의 프라이어리티 인코더의 논리회로에서는, 신호전파지연이 입력 비트폭 수의 대수에 비례하기 때문에, 다입력 비트라도 고속 동작이 가능하다.
또, 종래 기술에서 설명한, 일본국 특개평 8-147142호 공보에서, 높이 m=3의 바이너리 트리로 모델화된 8비트 프라이어리티 인코더의 구성(도 22 참조)과, 제2실시예에 관계되는 높이m=3의 바이너리 트리로 모델화된 8비트 프라이어리티 인코더의 구성(도 19 참조)을 대비하면, 제1로, 종래의 각 바이너리 트리의 노드에 포함되어 있는 논리곱 게이트회로 및 논리합 게이트회로가 제2실시예의 각 바이너리 트리의 노드에 포함되어 있는 논리합 게이트회로 및 부정논리 게이트회로에 상당하고 있고, 회로 구성이 보다 간단화되어 있는 점이고, 또 제2로, 종래의 논리곱 게이트회로의 입력단에 반전 신호를 필요로하는 데 대하여 제2실시예에서는 불요하기 때문에, 게이트 수 및 신호전파지연의 점에서, 각각 제2실시예에 의한 8비트 프라이어리티 인코더의 구성이 뛰어나다고 결론지을 수 있다.
또, 이후에도 마이크로 프로세서의 기능 유닛 수는 증가하고, 동작 주파수도 향상해 나갈 것은 확실하다. 이러한 배경에 있어서는, 본 발명의 프라이어리티 인코더의 이용 가치는 아주 높다고 할 수 있다.
[4] 순서 의존성이 있는 판단의 계열
4.1 서
이 장에서는, 본 발명의 기본적 개념 「3치 부호 바이너리 트리」에 대하여 설명한다. 본 발명의 본질은, 병렬 처리 불가능한 순서 의존성이 있는 판단의 계열을, 병렬 처리 가능한 3치 부호 바이너리 트리로 변환하는 수법에 있다. 그 수법의 응용 범위는 넓고, 2진수의 비교기, 가산기, 감산기, 혹은 차의 절대치 연산기에 머물지 않고, 임의의 N진수에 있어서의 고속 비교기, 고속 가산기, 고속 감산기, 혹은 고속인 차의 절대치 연산기 등을 이끄는 것이 가능하다. 또, 비교, 가산, 감산, 혹은 차의 절대치 연산이라는 연산에 한정되지 않고, 다음 절에서 서술하는 바와 같은「순서 의존성이 있는 판단의 계열」이라는 구조를 갖는 문제 모두에 적응 가능하다.
4.2 순서 의존성이 있는 판단의 계열
4.2.1 비교의 경우
인간이 두 개의 수의 대소를 생각하는 경우, 어떠한 사고 과정을 더듬어 가는 것일까. 여기에서 자리 수는 같다고 가정한다. 두 개의 수의 예로서 10진수의 두 개의 수
X=3141, Y=3150
의 비교를 생각한다. 편의상, 「X＞Y입니까?」라는 질문에 대하여,
X＞Y라면 「Yes」, X＜Y라면 「No」, X=Y라면 「어느 쪽도 아니다」로 답하는 형식으로 한다.
일반적으로, 인간이 2수의 비교를 생각한다고 하면, 이하와 같은 순서로 사고할 것임에 틀림없다. 또, 계산기로 뺄셈을 하여 플러스, 마이너스를 본다 라는 의견을 갖는 사람은 다음과 같이 생각해 주었으면 한다. 「10억 자리의 2수의 비교에 임하여, 1자리의 자리누락도 허용되지 않는다.」라고.
스텝 SC1: 최상위 자리(천의 자리)의 숫자를 비교한다. 비교예에서는 같은 수치 3이므로 대답이 나올 수 없다. 즉, 어느쪽이라고도 말할 수 없다. 요컨데 대답은 한 개 아래의 자리에 의존한다. 따라서, 한 개 아래의 자리를 본다.
스텝 SC2: 백의 자리의 숫자를 비교한다. 구체예에서는 같은 수치'1이므로 대답이 나올 수 없다(어느쪽이라고도 말할 수 없다). 요컨데, 대답은 한 개 아래의 자리에 의존한다. 따라서 한 개 아래의 자리를 본다.
스텝 SC3:십의 자리의 숫자를 비교한다. 구체예에서는 수치 X=4, Y=5이므로 Y의 수치가 크다. 그러므로 대답은 No이다. 이 결과는 이보다 아래 자리의 결과에 의존하지 않는다.
스텝 SC4:최종 결과를 얻는다. 구체예에서는 NO이므로, 최종 결론 X＜Y를 얻는다.
보통 사람은, 우선 최상위의 자리(구체예에서는 천의 자리)에 있는 숫자를 보고, 그 자리만의 숫자로 대소를 판정할 것이다. 여기에서 대소의 매듭을 짓는다면, 즉석에서 결론을 낼 수 있다. 만약 같은 수치였던 경우에는, 한 개 아래의 자리(백의 자리)를 보고, 거기에서 판단을 할 필요가 있다. 백의 자리에 있어서도 아직 같은 수치였던 경우에는, 나아가 한 개 아래의 자리(십의 자리)를 보고 판단할 필요가 있다. 이 예에서는 십의 자리까지 보고서야 비로소 결론을 내릴 수 있다. 물론 일의 자리를 볼 필요는 없다.
본 구체예에서는, 십의 자리를 먼저 보아도 올바른 결론을 낼 수 있다고 하여, 임의의 수의 조합에 있어서, 천·백의 자리를 보기 전에 앞서, 십의 자리를 본 것만으로 결론을 내는 것은 불가능하다. 즉, 판단의 순서에는 의존 관계가 존재한다.
이것을 도식적으로 나타낸 것이 도 20이다. 이것은 유향 그래프이므로, 판단 혹은 결론이라고 쓰여진 동그라미는 한 개의 노드라고 간주된다. 판단이라고 쓰여진 노드는 결론이라고 쓰여진 노드에 대하여 Yes 또는 No로 대답한다. 그러나, 주어진 입력만으로는 YES 또는 No라고도 판단이 서지 않는 경우에는, 종속하는 판단 노드에 의존한다. 종속하는 판단 노드는 주(주인)된 판단 노드로부터 의뢰가 있기까지는 제 멋대로 자기로 결론을 내리는 일은 하지 않는다.
일반적으로, 논리적인 인간이 행하는 비교의 판단은, 도 20에 나타낸 바와 같이 순서적이다. 이러한 순서적 방법을 모방하여, 소프트웨어에 의한 비교 프로그램이나 하드웨어에 의한 비교기를 구성한 경우, 비교하는 수의 자리에 비례하여, 처리 또는 연산의 수고(시간)는 증가해 간다. 왜냐하면, 개개의 판단은 순서에 의존하기 때문에 동시에 할 수 없기 때문이다. 예를들면, 피연산수가 30자리의 경우, 최악 30회의 과정을 거치지 않으면 결론은 얻어지지 않게 된다.
4.2.2 가산의 자리올림의 경우
다른 구체예로서, 이번에는 인간이 두 개의 수의 합을 구하는 경우를 생각한다. 여기에서는 10진수의 두 개의 수
X=1236, Y=2756
의 합의 천의 자리를 구할 경우를 상정하자. 도 21의 설명도에 나타낸 바와 같이, 명백하게, 합의 천의 차리는 3 이든가 4의 어느쪽이다. 즉, 천의 자리의 숫자끼리를 더하면 명백하게 3이다. 또, 여기에서 백의 자리로부터의 자리올림이 있다면 4가 된다. 요컨데, 합을 구할 경우의 명시적이지 않은 정보라는 것은 자리올림이고, 자리올림이 발생하는지의 여부를 생각하는 것이야말로, 가산의 사고의 본질임에 다름아니다. 따라서 「X+Y의 결과, 백의 자리로부터 천의 자리로 자리올림이 발생합니까?」라는 질문에 대하여, 발생한다면 「Yes」, 발생하지 않는다면「No」라고 대답하는 형식을 결정할 수 있다. 이 경우「어느쪽도 아니다」라는 대답은 있을 수 없다. 즉, 이하와 같은 순서로 사고한다고 생각할 수 있다.
스텝SA1. 백의 자리로부터 천의 자리로의 자리올림은, 곧바로는 대답할 수 없다.
왜냐하면, 백의 자리의 숫자를 더하면 9가 되기 때문이다. 만약 십의 자리로부터의 자리올림이 있다면, 백의 자리로부터 천의 자리로의 자리올림도 일어난다. 그러나, 십의 자리로부터의 자리올림이 없다면, 백의 자리로부터 천의 자리로의 자리올림도 일어나지 않는다. 따라서 백의 자리를 본 것만으로는 대답할 수 없다.
대답은 한 개 아래의 자리(십의 자리)에 의존한다.
스텝 SA2. 십의 자리로부터 백의 자리로의 자리올림은, 한 개 아래의 자리(일의 자리)가 어떻든, 절대 "0" 이다. 왜냐하면 십의 자리의 숫자를 더하면 8이고, 일의 자리올림이 발생했다고 해도, 십의 자리는 그것을 흡수해버리기 때문이다.
스텝SA3. 결론…천의 자리로의 자리올림은 없다. 즉, "No" 이다.
덧붙여, 일의 자리로부터 십의 자리로의 자리올림은, 절대로 "1" 이다. 비교의 경우와 같이, 판단 및 결론의 노드를 구비한 유향 그래프에 의해, 이 사고의 과정을 나타내면 도 22에 나타낸 바와 같이 된다. 역시 비교의 경우와 마찬가지로 순서 의존성이 있는 판단의 계열이라는 구조가 보여진다.
4.2.3 감산의 자리빌림 경우
또, 다른 구체예로서, 사람이 두 개의 수의 차를 구하는 경우를 생각한다. 예를들면, 도 23에 나타낸바와 같은 10진수의 두 개의 수(X=3141, Y=2139)의 감산 (X-Y)의 경우에서, 차의 천의 자리를 구할 때의 판단의 과정을 생각한다. 이 경우, 명백하게 천의 자리는 1 이든가 0의 어느쪽이다. 천의 자리의 숫자만으로 차를 구한다면 1이고, 백의 자리로부터의 자리빌림이 있다면 0이 된다. 요컨데 한 개 아래의 자리로부터 자리빌림이 일어나는지의 여부가 명시적이지 않다. 가산에 있어서의 사고의 본질이 자리올림인 것과 마찬가지로, 감산에 있어서의 사고의 본질은 자리빌림이라고 할 수 있다. 이 예의 경우의 자리빌림이 일어나는지의 여부를 판단하는 과정은 이하와 같이 된다.
스텝 SS1. 백의 자리로부터 천의 자리로의 자리빌림은 곧바로는 대답할 수 없다.
왜냐하면 백의 자리의 숫자의 차는 0이 되기 때문이다.
만약 십의 자리로부터의 자리빌림이 있다면, 백의 자리로부터 천의 자리로의 자리빌림도 일어난다.
그러나 십의 자리로부터의 자리빌림이 없다면, 백의 자리로부터 천의 자리로의 자리빌림도 일어나지 않는다. 따라서 백의 자리를 본 것만으로는 대답할 수 없다.
대답은 한 개 아래의 자리(십의 자리)에 의존한다
스텝SS2. 십의 자리로부터 백의 자리로의 자리빌림은 한 개 아래의 자리(일의 자리)가 어떻든 절대로 일어나지 않는다.
왜냐하면 십의 자리의 숫자의 차는 1이고 일의 자리에서 자리빌림이 일어났다고 해도, 십의 자리는 그것을 전달하지 않기 때문이다.
스텝 SS3. 결론…천의 자리로의 자리빌림은 없다. 즉 "No" 이다.
4.2.4 순서 의존성이 있는 판단의 계열이라는 구조
이상과 같이, 비교를 생각할 경우도, 가산의 자리올림을 생각하는 경우에도, 순서 의존성이 있는 판단의 계열이라는 구조가 공통하여 존재하고 있다. 또, 자리빌림이 일어나는지의 여부를 판단하는 과정을 도시한다면 도 24에 나타낸 바와 같다. 동 도면에 나타낸 바와 같이, 감산을 생각할 경우에, 자리빌림이 일어나는지의 여부를 판단하는 과정이 순서 의존성이 있는 계열구조라는 것이 명백하다. 이러한 구조가 구비하는 특필해야 할 성질은, 순서 의존성 때문에 복수의 판단을 동시에 행할 수 없다는 것이다.
결국, 「의존」의 입력을 갖는 판단 노드는, 주(주인)된 판단 노드로부터 「너에게 의존하므로 판단해 달라」고 지시받기까지, 동작하지 않는다. 즉, 개개의 판단 노드는 자신의 입력(X, Y)만으로부터 독자의 결론 (Yes/No)을 내는 것은 불가능하다. 그리고, 이들 모든 판단 노드는 의존의 입출력으로 일련으로 연결되어 있다. 따라서, 동시에 복수의 판단을 행하는 것은 허용되지 않는다. 즉 순서 의존성이 있는 판단의 계열이라는 구조에서는, 복수의 판단의 병렬처리는 불가능하다.
[5] 3치 부호 바이너리 트리
5.1 새로운 기능의 도입
앞 장의 고찰에 의해, 순서 의존성이 있는 판단의 계열이라는 구조에서는, 복수의 판단을 병렬하여 처리하는 것이 불가능하다는 결론이 나온다. 병렬처리를 가능하게 하기 위해서는, 새로운 기능을 도입하지 않으면 않된다.
우선, 판단 노드로부터 의존의 입출력을 삭제한다. 그리고, 지금까지 「Yes」또는「No」의 두가지의 대답 방법밖에 허용되지 않았던 판단 노드에, 세 번째의 대답 방법「어느쪽이라고도 말할 수 없다. 모른다」를 허용하는 것으로 한다. 이 애매한 대답 방법에 "Q" 라는 기호 표현을 대응시킨다. 따라서, 새로운 판단 노드는, 도 25 (A)에 나타낸 바와 같은, 3치의 부호 ｛Y, N, Q｝를 출력하게 된다.
또, 두 개의 판단 노드에 의한 판단결과를 입력으로 하고, 어느 쪽인가 한 개를 선택 결정하여 출력하는, 상위 우선결정의 기능을 도입한다. 도 25 (B)는 그 기능을 실현하는 상위 우선결정노드의 설명도이다. 앞 절(순서 의존성이 있는 판단의 계열)에서 설명한 바와 같이, 입력 데이터(X,Y)에는 순서의 계열이 존재하고, 순위의 상위/하위가 명시적으로 정의되어 있다. 따라서 이러한 입력 데이터(X,Y)로부터 얻어진 판단 노드의 판단결과에도, 순위의 상위/하위가 암묵 중에 포함되어 있다. 따라서 두 개의 판단 노드에 의한 판단 결을 입력으로 하는 상위 우선결정노드의 기능도, 한쪽은 상위의 입력, 다른 한쪽은 하위의 입력으로서 결정된다. 상위 우선결정노드의 상위 입력에, Yes/No라는 확실한 판단결과가 주어진 경우에는, 상위의 판단결과가 선택되고, 상위 우선결정노드의 출력은 하위의 입력과 동일하게 된다. 또, 상위의 입력에 "Q" 라는 애매한 판단 결과가 주어진 경우에만, 하위의 판단결과가 선택되고, 상위 우선결정노드의 출력은 하위의 입력과 동일하게 된다.
이상과 같은, 3치 부호｛Y, N, Q｝를 출력하는 판단 노드를 「리프」라고 하고, 상위 우선결정노드를 「노드(node)」로 하여, 도 25 (C)에 나타낸 바와 같이 구성되는 바이너리 트리를, 「3치 부호 바이너리 트리」로 정의한다.
5.2 3치 부호 바이너리 트리
전 항에서 정의한 3치 부호 바이너리 트리는, 복수 있는 판단이 각각 독립으로 실행된다. 즉, 복수의 판단을 동시에 행할 수 있다. 왜냐하면, 판단 노드는 이미 의존의 입출력을 갖지 않기 때문이다. 이 때문에, 다른 판단의 결과에 의존하지 않고, 입력 데이터가 주어진 시점에서 판단결과를 출력하는 것이 가능하다. 또, 복수의 잠정적인 판단결과는, 상위 우선결정노드의 기능에 의해 한 개로 정리된다. 단 한개로 이끌어지는 최종적인 결론의 올바름은, 귀납법에 의해 증명할 수 있다. 3치 부호 바이너리 트리는, 순서 의존성이 있는 판단을 병렬로 처리하는 방법이라고 할 수 있다.
5.3 K연산자의 정의와 대수적 성질
상위 우선결정노드는, 두 개의 부호(∈｛Y, N, Q｝)로부터 한 개의 부호(∈｛Y, N, Q｝)를 이끈다. 이것은 대수적으로 닫혀 있고, 연사자로서의 성질을 갖고 있다. 따라서 상위 우선결정 노드의 기능을 대수적으로 처리할 수 있도록 연산자로서 정의하고, 「K연산자」로 명명한다.
통상의 연산자의 정의에서 배워, K연산자의 정의를 도 26 (A)에 나타낸 바와 같은 도표로 나타냈다. 도 26 (A)에 있어서 「H측」이라는 것은 상위 입력측이고, 「L측」이라는 것은 하위 입력이다. H측이 "Q" 라는 애매한 경우는, L측의 입력이 그대로 출력된다. 또, H측이 Yes/No라는 확실한 것일 경우는, L측이 무엇이라도 H측의 입력이 그대로 출력된다.
여기에서, 3치 부호와 K연산자로 만들어지는 계(系)의 추상 대수적 성질에 대하여 고찰을 더한다. 우선, 군이기 위해서는, 이하의 세가지 조건을 만족시키면 된다.:
1.결합측을 만족시킨다. 2. 단위원(單位元)이 존재한다. 3.역원(逆元)이 존재한다.
1. K연산자는 이하와 같이 결합측을 만족시킨다.
(YKN)KQ=YK(NKQ)=Y
(YKQ)KN=YK(QKN)=Y
(QKY)KN=QK(YKN)=Y
(YKN)KY=YK(NKY)=Y
2. 이하와 같이, Q가 단위원이다.
YKQ=QKY=Y
NKQ=QKN=N
QKQ=QKQ=Q
3. 역원이 존재하지 않는다
YKZ=Q 동시에 NKZ=Q를 만족시키는 Z(∈｛Y, N, Q｝)는 존재하지 않는다. 바꿔말하면, 역연산이 존재하지 않는다.
따라서, 군이 아니다. 또, 군인가 아닌가라는 것과는 별개로, K연산자는 가환(可換)하지 않는다는 성질도 갖고 있다.
정리하면, 3치 부호와 K연산자로 만들어지는 계라는 것은, 가변하지 않고, 역연산이 존재하지 않는 불가역한 연산과정이라고 할 수 있다. 단, 결합측이 성립되기 때문에, 3치 부호 바이너리 트리가 이끌어내는 결론이 올바르다는 것을 직접 증명할 수 있다.
[6] 3치 부호 바이너리 트리의 2진수 논리회로로의 응용
6.1 3치 부호 바이너리 트리의 1례
6.1.1 3치 부호의 2진수 표현
3치 부호 바이너리 트리를 2진수 논리회로로 실현하면, 2진수의 비교기 혹은 자리올림 생성기를 응용한 2진수의 가산기를 구성할 수 있다. 그를 위해서는 3치 부호를 2진수로 표현할 필요가 있다. 당연히, 최저 2비트가 필요하다.
부호는 세종류인데 대하여, 2비트의 2진수는 네가지의 표현이 있다. 세 개의 부호에 네가지의 표현을 할당하는 조합은, 후술하는 바와 같이, 육십가지 존재한다. 예로서, 여기에서는 그 중 한 개다.
{00,01,11,10} = {Q,Q,Y,N}
이라는 할당방식을 채용한다. Q에 ｛00｝과｛01｝이라는 두가지의 표현 할당이 이루어져 있다. 이것은 Q=｛0*｝라는 표현을 의미하고 있다. *는 돈트 케어로, "0" 이거나 "1" 이거나 어느쪽이라도 좋다는 의미이다.
6.1.2 K연산자의 논리함수
도 26 (A)로부터 K연산자의 입출력의 관계가 정의되고, 수학식 3에 의해 3치 부호의 2진수 표현이 주어진다. 따라서 K연산자를 실현하는 (2치의)논리함수가 차식과 같이 이끌어진다(도 26 (B) 참조).
즉, 상위의 판단결과에 기인하는 부호 Ti∈｛Y, N, Q｝및 하위의 판단 결과에 기인하는 부호 Tj∈｛Y, N, Q｝의 두 개의 부호로부터 한 개의 부호 Tij∈｛Y, N, Q｝를 이끄는 K연산자는, 임의의 부호 X가 "Y"를｛11｝, "N"을 ｛10｝, "Q"를｛0*｝로 하는 2비트 2진수 (X, 1, X, 0)로 할당되고, 논리합을 +연산자로, 논리곱을 ·연산자로, 부정을 ＾연산자로 각각 표기할 때,
Ti KTj=Tij
(Ti,1, Ti,0) K (Tj,1, Tj,0)=(Tij,1, Tij,0)
=(Ti,1+Tj,1, Ti,1·Ti,0 +＾Ti,1·Tj, 0)
로서 주어진다.
수학식 4를 「｛00, 01, 11, 10｝=｛Q, Q, Y, N｝할당에 있어서의 K논리함수」로 정의한다. 그리고 도 26 (C), (D)에 나타낸 바와 같이, 이 수학식 4로부터 K논리함수를 실현하는 논리회로(K논리회로)를 이끌 수 있다.
즉, 도 26 (D)에 있어서, K논리회로KL은, 부호 Ti,1 및 부호 Tj,1의 논리합을 취하여 부호 Tij,1로서 출력하는 논리합 게이트회로GO1과, 부호Ti,1이 1을 취할 때 부호 Ti,0을, 부호Ti,1이 0을 취할 때 부호 Tj,0을, 각각 선택하여 부호 Tij,0으로서 출력하는 셀렉터(선택수단) SL1을 갖고 구성된다. 또, 3치 부호의 2진수 표현의 할당 방식이 다르면, K논리함수도 바뀌고, K논리회로도 바뀐다.
〔제3실시예〕
6.2 비교기의 실시예
6.2.1 비교의 3치 부호 생성
앞절에서 이끈 K논리회로는, 3치 부호 바이너리 트리의 개념도(도 25 참조)에 있어서의 상위 우선결정 기능의 노드에 상당한다. 따라서, 개념도상의 판단 노드도 논리회로로 실현한다면, 2진수의 비교를 행하는 논리회로를 만들 수 있다.
비교에 있어서의 판단의 내용은, 「1.2.1 비교의 경우」에서 서술한 비교의 판단에, 약간의 수정을 가함으로써 얻어진다.
비교의 3치 부호 생성 질문:「동위 자리의 2수의 차(Xi-Yi)를 취한 경우,
플러스(正)가 됩니까 (즉, Xi＞Yi)(Yes)?
마이너스(否)가 됩니까 (즉, Xi＜Yi)(No)?
0입니까(Xi=Yi)(Q)?」
이 비교의 3치 부호 생성 질문을 2진수에 적용하면, 도 27 (A)에 나타낸 바와 같은 논리함수의 진리치 표가 얻어지고, 나아가, 논리함수
Ti,1=Xi(+)Yi
Ti,O=Xi
를 얻는다. 더욱이 비교의 3치 부호 생성 질문은 2진수에 한정되지 않고, 임의의 N진수에 적응 가능하다.
따라서 수학식 5에 의해, 비교기의 입력단이 되는 비교의 3치 부호 생성 회로는 도 27 (B)에 나타낸 바와 같다. 도 27 (B)에 있어서, 비교의 3치 부호 생성 회로 CGC는, 자리값 Xi 및 자리값 Yi의 배타적 논리합을 취하여 부호 Ti,1로서 출력하는 배타적 논리합 게이트회로 GX01과, 자리값 Xi를 부호 Ti,0으로서 출력하는 접속선 SGN1을 갖고 구성된다.
6.2.2 비교기의 전체 구성
다음으로, 비교의 3치 부호 생성회로 CGC를 리프(입력단)로 하고, K논리회로KL을 구성요소로서 바이너리 트리를 형성하면, 도 28에 나타낸 바와 같은 구조의 논리회로로 된다. 이것은 도 25 (C)에 나타낸 3치 부호 바이너리 트리의 개념 구조 그 자체에 다름아니다. 즉, 도 28은 3치 부호 바이너리 트리를 2진수 논리회로로 실현한 경우의 일반적인 구조이고, 8비트의 경우를 나타내고 있다.
결국, 순서 의존성이 있는 판단의 계열을 포함하는 문제를 푸는 연산장치에서는, 판단 노드로서의 비교의 3치 부호 생성회로 CGC0∼CGC7과, 상위 우선결정노드로서의 K논리회로 KL11, KL21, KL22, KL31∼KL34를 갖고 구성되고, 비교의 3치 부호 생성회로 CGC0∼CGC7을 리프, K논리회로 KL11, KL21, KL22, KL31∼KL34를 리프 이외의 다른 노드로 한 3치 부호 바이너리 트리로 그 문제를 모델화하고 있다. 더욱이, 리프가 되는 비교의 3치 부호 생성회로 CGC0∼CGC7, 및 3치 부호 바이너리 트리에 있어서 같은 깊이에 있는 K논리회로 KL11, K논리회로 KL21, KL22 및 K논리회로 KL31∼KL34는, 각각 동시에 실행된다.
일반적으로, 순서 의존성이 있는 판단의 계열에 있어서의 판단이 n개일 때에는, 3치 부호 바이너리 트리는, 리프가 되는 비교의 3치 부호 생성회로 CGC(판단 노드)를 n개 갖고, 그 3치 부호 바이너리 트리의 리프를 제외한 높이 m(m은 log2n을 넘는 최소의 정수)의 부분 바이너리 트리는, 깊이m의 노드가 되는 K논리회로(상위 우선결정노드)를 Nm(Nm은 n/2를 넘는 최소의 정수)개, 깊이s(s=1∼m-1의 정수)의 노드가 되는 K논리회로를 Ns(Ns는 Ns+1/2를 넘는 최소의 정수)개, 각각 갖는 것이 된다.
3치 부호 생성회로에 비교의 3치 부호 생성회로 CGC를 입력단으로서 이용하면 2진수의 비교기가 된다. 여기에서는 부호없음 8비트의 비교기의 구성도를 도 29에 나타냈다.
도 29에 있어서, 비교의 3치 부호 생성회로 CGC0∼CGC7은, 도 27 (B)에 나타낸 배타적 논리합 게이트회로 GX01 및 접속선 SGN1을 구비한 구성이고, 또 K논리회로 KL11, KL21, KL22, KL31∼KL34는, 도 26 (D)에 나타낸 논리합 게이트회로 G01 및 셀렉터 SL1을 구비한 구성으로, 각각 실현되어 있다.
비교 결과는 바이너리 트리의 「루트)」인 K논리회로 KL11의 출력 T70(T70,1, T70,0의 2비트)를 해석하는 것으로 얻어진다.
즉, T70=｛O*｝이라면 부호 Q를 나타내어 X=Y이고,
T70=｛10｝이라면 부호 N을 나타내어 X＜Y이고,
T70=｛11｝이라면 부호 Y를 나타내어 X＞Y이다.
다음으로, 2의 보수를 이용한 부호매김 2진수의 비교기는, 부호없음의 비교기를 이용하여 실제로 놀랄만큼 간단한 방법으로 실현할 수 있다. 그것은 X와 Y의 최상위 비트(MSB)를 교환하여 비교의 3치 부호 생성회로에 입력만하면 된다. 도 29의 구성에 대하여 이것을 적용한 것이 도 30이다. 도 30은, 2의 보수를 이용한 부호매김 2진수의 비교기의 구성도를 나타내었다. 즉, 본래 도 27 (B)로 정의한 비교의 3치 부호 생성회로 CGC에서는 입력단자의 상측을 X, 하측을 Y로 하고 있으나, 도30의 부호매김 2진수 비교기에서는, MSB를 제외하고 모든 비교의 3치 부호 생성회로 CGC0∼CGC6에 대해서는, 입력을 도 27 (B)의 정의대로 접속하고, MSB 비교의 3치 부호 생성회로CGC7'에 한해서는, 도 27 (B)의 정의와는 역의 접속으로서 X7을 하측, Y7을 상측에 입력하고 있다.
왜, 단지 이것만의 처치로 부호없음 2진수 비교기를 부호있음 2진수 논리회로로 변환하는 것이 가능한 것인가, 그것은 3치 부호 바이너리 트리의 개념에 의해 간단하게 설명할 수 있다. 부호있음 2진수의 MSB는 그 수의 플러스, 마이너스를 표현하고 있다. MSB가 0 이라면 플러스, 1이라면 마이너스이다. 현재 우리들은, (X＞Y)라면 Y, (X＜Y)라면 N, (X=Y)라면 Q라는 3치 부호를 생성하도록 각 비트의 입력단에 규정하였다. MSB에 있어서는 (0(플러스)＞1(마이너스))라는 것에 주의하여, 3치 부호 생성의 진리치 표를 만들면 도 31에 나타낸 바와 같이 된다.
이것은 통상의 비교의 3치 부호 생성에 있어서, X와 Y를 교환한 경우에 다름아니다. MSB가 같은 경우에는, 나머지의 입력 비트를 부호없음 2진수로 간주하여 비교하면 된다. 이것은 2의 보수의 성질로부터 명백하다.
다음으로, 실제의 논리회로의 설계에 있어서는, CMOS 논리회로의 성질을 고려하여, 극성 최적화라는 기법이 이용된다. 여기에서 「극성 최적화」라는 것은, 정논리 입력·플러스 논리 출력의 논리회로가 다단으로 종속 접속되어 있는 구조를, 플러스 논리 입력·마이너스 논리 출력의 단(PN단)과 마이너스 논리 입력·플러스 논리 출력의 단(NP이 상호 종속 접속되는 구조로 변환하는 기법이다. 이 극성 최적화의 기법을이용함으로써, 장황한 트랜지스터를 삭감하고, 트랜지스터 수·동작 속도를 개선할 수 있다.
여기에 나타낸 본 실시예의 비교기에도 극성 최적화를 행할 수 있다. 즉, 플러스 논리 입력·플러스 논리 출력의 K논리회로 KL에 극성 최적화를 행하여, 도 32 (A)에 나타낸 플러스 논리 입력·마이너스 논리 출력의 K논리회로 KLPN과 도 32 (B)에 나타낸 마이너스 논리 입력·플러스 논리 출력의 K논리회로 KLNP를 얻는다.
도32 (A)에 있어서, 플러스 논리 입력·마이너스 논리 출력의 K논리회로 KLPN은, 부호 Ti,1 및 부호 Tj,1의 부정논리합을 취하여 부호 ＾Tij,1로서 출력하는 부정논리합 게이트회로 GN01과, 부호Ti,1이 1을 취할 때 부호 Ti,0을, 부호 Ti,1이 0을 취할 때 부호 Tj,0을, 각각 선택한 것의 부정을 취하여 부호 ＾Tij,0으로서 출력하는 셀렉터 (제2선택수단) SL2를 구비하여 구성되어 있다.
도 32 (B)에 있어서, 마이너스 논리입력·플러스 논리출력의 K논리회로KLNP는, 부호＾Ti,1 및 부호＾Tj,1의 부정논리곱을 취하여 부호Tij,1로 출력하는 부정논리곱 게이트회로GNAI와, 부호＾Ti,1가 ”0”을 취할 때 부호＾Ti,0을, 부호＾Ti,1가 ”1”을 취할 때 부호＾Tj,0을, 각각 선택한 것의 부정을 취하여 부호＾Tij,0으로 출력하는 셀렉터(제3 선택수단)SL3을 구비하여 구성되어 있다.
이들 플러스 논리입력·마이너스 논리출력의 K논리회로KLPN 및 마이너스 논리입력·플러스 논리출력의 K논리회로KLNP를 이용하여, 도 33에 나타낸 바와 같은 극성 최적화된 비교기를 얻는다. 이를 n비트의 비교기에 적용하면 이하와 같이 된다. 즉, 바이너리 트리의 리프(3치 부호 생성회로)을 제외한 높이 m(m은 log2n을 초과하는 최소의 정수)의 부분 바이너리 트리가, 깊이 m의 노드가 되는 K논리회로를 Nm(Nm은 n/2를 초과하는 최소의 정수)개, 깊이 s(s는 s=1∼m-1의 정수)의 노드가 되는 K논리회로를 Ns(Ns는 Ns+1/2을 초과하는 최소의 정수)개를, 각각 가질 때, 부분 바이너리 트리의 깊이 m-p(p는 p=0∼m-1의 짝수)의 노드는 K논리회로KNLP에서, 부분 바이너리 트리의 깊이 m-q(q는 q=1∼m-1의 홀수)의 노드는 K논리회로KLNP에서, 각각 구성되고, m이 짝수인 경우에는, 바이너리 트리의 루트가 되는 K논리회로KLNP의 출력이 Q={0*}이면「2수(Xa,Yb)는 같다」로, 해당 출력이 Y={11}이면 「2수(Xa,Yb)는 대소관계 Xa＞Yb를 갖는다」로, 해당 출력이 N={10}이면 「2수(Xa,Yb)는 대소관계 Xa＜Yb를 갖는다」로, 각각 해석하고, m이 홀수인 경우에는, 바이너리 트리의 루트가 되는 K논리회로KLPN의 출력이 Q={1*}이면 「2수(Xa,Yb)는 같다」로, 해당 출력이 Y={00}이면 「2수(Xa,Yb)는 대소관계 Xa＞Yb를 갖는다」로, 해당 출력이 N={01}이면 「2수(Xa,Yb)는 대소관계 Xa＜Yb를 갖는다」로, 각각 해석한다.
또한, 실제의 구성으로는, 최종출력후에 더욱 적절한 디코드회로를 부가하고, 3비트의 출력단자{GT(Greater Than), LT(Less Than), EQ(EQual)}를 마련하는 경우도 있다.
이상과 같이, 본 실시예의 비교기에서는, 8비트 2진수(X,Y)의 비교에 있어서, 비교의 3치부호 생성회로(판단 노드)CGC를 배타적 논리합 게이트 회로GXO1 및 접속선 SGN1로 실현하고, 바이너리 트리의 리프가 되는 해당 3치부호 생성회로에 의해 비교에서의 3치부호를 생성하도록 구성하는 것으로, 2진수의 비교기를 실현할 수 있다. 또한, {00,01,11,10}={Q,Q,Y,N}할당에서의 K논리회로KL을, 부호 Tij,1을 출력하는 논리합 게이트회로 GO1 및 부호Tij,0을 출력하는 셀렉터 SL1으로 실현한다. 이에 따라 본 실시예에 의한 부호없음 2진수를 비교하는 비교기는, 종래의 바이너리 트리상의 비교기에 비해, 단순하고 고속화에 유리하다. 왜냐하면, 본 실시예의 비교기는 복합 논리게이트 회로(또는 복합 논리게이트 회로의 논리관수)를 가지지 않고, 복합 논리게이트 회로의 불리한 측면을 가지고 있지 않기 때문이다. 또한, 3치부호를 생성하는 입력단의 비교의 3치부호 생성회로 CGC의 회로구조도 단순하고, 보다 적은 게이트 수(트랜지스터 수)로 실현이 가능하다.
또한, 본 실시예의 비교기에서는, 부호있음 8비트 2진수에서의 2수(X,Y)의 비교에 있어서, 2수의 MSB에 대한 비교판단을 하는 비교의 3치부호 생성회로CGC는, 자리값X7을 자리값Y7로, 자리값 Y7을 자리값 X7로 각각 취급하는 간단한 교환에 의해 부호없음 2진수 비교기를 부호있음 2진수 비교기로 변환할 수 있고, 부호판정회로를 필요로 하지 않는 부호있음 2진수 비교기를 실현할 수 있다. 따라서, 본 실시예의 부호있음 2진수 비교기는, 종래의 부호있음 2진수 비교기에 비하여 부호판정회로가 없는 만큼, 지연되는 것이 작다.
〔제4 실시예〕
6.3 가산기의 실시예
6.3.1 합의 3치부호생성
다음으로, 자리올림이 일어나는지 아닌지를 판정하는 3치부호 바이너리 트리를 형성하는 데는, 「1.2.2 가산의 자리올림의 경우」에서 기술한 판단의 내용을 기초로, 합의 3치 부호생성 질문을 이하와 같이 정의할 수 있다.
합의 3치 부호생성 질문(R진수의 경우):
「동위 자리의 2수의 합(Xi+Yi)은, R이상이 됩니까
(10진수이면 10이상. 즉, 반드시 자리올림이 일어난다.)(Yes)?,
(R-2)이하가 됩니까
(10진수이면 8이하. 즉, 절대로 자리올림은 일어나지 않는다.)(No)?, (R-1)가 됩니까
(10진수이면 9. 즉, 자리올림이 일어나는지 아닌지는 하나 아래의 자리의 결과에 의존한다.)(Q)?」
이 합의 3치 부호생성 질문을 2진수에 적용시키면, 도 34 (A)에 나타낸 바와 같은 논리관수의 진리치표를 얻고, 논리관수
Ti,1=^ (Xi(+)Yi
Ti,0=Xi 또는 Ti,0=Yi
을 얻는다. 여기서, ”＾”는 계속되는 논리변수의 반전을 의미하는 논리연산자이다. 따라서, 수학식 6로부터, 가산기의 입력단이 되는 합의 3치 부호생성 회로는, 도 34 (B)에 나타낸 바와 같이 된다.
즉, 도 34 (B)에 있어서, 가산기의 입력단이 되는 판단 노드는, 자리값Xi 및 자리값Yi의 배타적 부정논리합을 취하여 부호 Ti,1으로 출력하는 배타적 부정논리합게이트 회로 GNX1와, 자리값Xi를 부호Ti,0으로 출력하는 접속선 SGA1을 구비한 합의 3치 부호생성 회로CGA나 또는 배타적부정 논리합게이트 회로 GNX1와, 자리값Yi를 부호 Ti,0으로 출력하는 접속선 SGA2를 가지는 합의 3치부호 생성회로 CGA’에 의해 실현된다.
6.3.2 비트 0의 확정적 성질
「1.2.2 가산의 자리올림의 경우」에서 기술한 바와 같이, 자리올림이 일어나는지 아닌지? 라는 질문에 대하여, 최종결론으로 「의존하므로 알 수 없다.」로 답하는 것은 있을 수 없다. 왜냐하면, 비트 0에는 확정적인 성질이 있고,답이 반드시 ”Yes” 나 ”No”의 어느 하나가 되기 때문이다. 비트 0에 있어서는, 하위 자리에 대한 의존성은 없다. 의존하지 않으므로 알지 못할 리가 없어, "Q"로 답하는 일은 없다. 이에 따른 비트 0의 3치 부호생성의 진리치표를 도 35 (A)에 나타낸다. 여기서, Cin은 외부로부터의 자리올림 입력이다.
진리치표에서, 부호 T0,1이 항상 ”1”이 되어 있는 것이 명확하다. 이와 같은 입력에 관계없이 항상 일정치를 취하는 출력은 삭제할 수 있다. 이 결과로서 얻어지는, 비트 0의 합의 3치 부호생성 회로 CGA0을 도35 (B)에 나타낸다.
도 35 (B)에 있어서, 비트 0의 합의 3치 부호생성 회로 CGA0은, 자리값 X0 및 자리값 YO의 부정논리합을 취하는 부정논리합게이트 회로 GNO2와, 자리값 XO 및 자리값 YO의 부정논리곱을 취하는 부정논리곱게이트 회로 GNA2와, 해당 가산기로의 자리올림 입력 Cin이 ”1”을 취할 때 부정논리합 게이트회로 GNO2의 출력을, 해당 자리올림 입력 Cin이 ”0”을 취할 때 부정 논리곱 게이트회로GNA2의 출력을, 각각 선택한 것의 부정을 취하여 부호 T0,0으로 출력하는 셀렉터(선택수단)SL4을 가지고 구성되어, 부호 T0,1을 출력하지 않는다.
또한, 부호 T0,1이 항상 ”1”인 것을 이용하여, K논리회로KL의 장황한 논리를 삭제할 수 있다. 가산기에서의 삭제전의 K논리회로의 바이너리 트리를 도 36 (A)를 나타낸다. 항상 ”1”이 되는 신호(도면중, 굵은 선)가 차례로 전반되어 가는 것을 알 수 있다. 이와 같은 항상 일정치를 취하는 경로상의 논리는, 삭제하여도 지장이 없다. 따라서, 도 36 (B)에 나타낸 바와 같이, 장황한 논리를 삭제하고, 단순화된 K논리회로KLR을 이용한 바이너리 트리를 얻는다.
도 36 (B)에 있어서, K논리회로내, 2수의 LSB에 대한 자리올림의 존부판단을 하는 합의 3치 부호생성 회로CGA0가 본래 출력할 부호T0,1에 기인하는 K논리회로는, 부호Ti,1이 ”1”을 취할 때 부호Ti,0을, 부호 Ti,1이 ”0”을 취할 때 부호 Tj,0을, 각각 선택하여 부호 Tij,0으로 출력하는 셀렉터(선택수단)SL5을 구비한 단순화한 K논리회로KLR에 의해 실현되고, 부호 Tij,1을 출력하지 않는다. 또한, 바이너리 트리의 루트가 되는 K논리회로KLR의 출력부호가 ”1”이면 「자리올림 출력있음」로, 해당 출력부호가 ”0”이면 「자리올림 출력없음」으로, 각각 해석된다.
이상과 같은 논리를 삭제하는 행위가 타당하다는 것은, 이하의 비유된 이야기에서 직관적으로 이해될 것이다. 「적중률 90%이상을 자랑하는, 어느 때나 날씨가 갠다는 예보밖에 하지 않는 일기예보집이 있다. 사람들은 이 일기예보가게가 말하는 것에 귀를 기울일까? …갠다고 밖에 하지 않는 것을 알고 있기 때문에, 아무도 듣지 않을 것이다.」
6.3.3 자리올림 생성 바이너리 트리의 구성
(자리올림 생성 바이너리 트리의 경우)
합의 3치 부호생성 회로CGA를 리프로 하고, K논리회로KL 또는 KLR을 구성요소로 하여 형성되는 바이너리 트리에 의해, 자리올림을 생성하는 바이너리 트리를 실현할 수 있다. 구체적인 예로, 8비트의 경우를 도 37에 나타낸다. 비트0으로부터의 신호가 전반하는 K논리회로는 단순화된 K논리회로KLR이다. 또, 단순화된 K논리회로KLR의 출력은 1비트이다.
도 37에 있어서, 8비트 2진수(X,Y)의 가산기는, 판단 노드로서의 합의 3치 부호생성 회로CGA0∼CGA7과, 상위 우선결정노드로서의 K논리회로KLR11o, KL21o, KLR22o, KL31o∼KL33o, KLR34o을 가지고 구성하고, 합의 3치 부호생성 회로CGC0∼CGC7을 리프, K논리회로KLR11o, KL21o, KLR22o, KL31o∼KL33o, KLR34o을 리프가외의 다른 노드로 한 3치부호 바이너리 트리에서 문제를 모델화하고 있다. 또한, 리프가 되는 합의 3치 부호생성 회로CGA0∼CGA7 및 바이너리 트리에 있어서 같은 깊이에 있는 K논리회로KLR11o, K논리회로KL21o, KLR22o 및 K논리회로KL31o∼KL33o, KLR34o은, 각각 동시에 실행한다.
도 37의 구체적인 예는, 8비트의 2수의 가산에서 발생하는 자리올림신호Cout(외부출력)을 생성하는 바이너리 트리를 나타내었다. 일반적으로 비트n으로의 자리올림신호를 생성하는 데는 비트(n-1)에서 비트0까지를 범위로 하는 바이너리 트리가 필요하게 된다. 또한, 도 37의 구성에 대해서도, 그 변형으로서, 극성의 최적화를 도모한 구성으로 할 수 있다.
(합의 생성)
최종적인 합의 생성은, 동위 자리의 합((Xi+Yi)mod 2)(i=0∼7)에, 비트(i-1)에서 비트i로의 자리올림Ci를 더함으로써 얻어진다. 예로 합의 비트7을 구하는 회로를 도 38에 나타낸다.
비트7의 합출력S7은 동위 자리의 합(X7+Y7)에, 비트6에서 비트7로의 자리올림C7을 더함으로써 얻어진다.
S7=(X7+Y7+C7)mod 2
=X7(+)Y7(+)C7 …(5)
비트6에서 비트7로의 자리올림C7은 비트6에서 비트0까지를 범위로 하는 바이너리 트리에 의해 생성된다. 이 바이너리 트리의 출력과 X7(+)Y7과의 배타적 논리합(EXOR)을 취함으로써, 최종적인 비트7의 합출력S7이 얻어진다.
도 38에 있어서, 비트7의 합출력S7을 구하는 구성은, LSB에 대한 자리올림의 존부판단을 하는 판단 노드로서의 합의 3치부호 생성회로CGAO와, 2수의 각 자리Xk,Yk(k=1∼6)에 대한 자리올림의 존부판단을 하는 판단 노드로서의 합의 3치 부호생성 회로CGA1∼CGA6과, MSB의 판단 노드로서의 합의 3치 부호 생성회로CGA7을 가지고, 바이너리 트리를 2수의 각 자리Xaj,Ybj(j=0∼6)에 대한 합의 3치 부호생성 회로(판단 노드)CGA0∼CGA6을 리프로 구성하고, K논리회로내, 합의 3치 부호생성 회로CGA0가 본래 출력할 부호T0,1에 기인하는 K논리회로는 K논리회로KL(KL217, KL317, KL327, KL337)로 하고, 해당 부호T0,1에 기인하지 않는 K논리회로는 단순화한 K논리회로KLR(KLR117, KLR227)로 구성하고, 합의 3치 부호생성 회로CGA7의 출력부호T7,1의 부정논리게이트회로GN1에 의한 부정과, 바이너리 트리의 루트가 되는 K논리회로KLR117의 출력부호T60,0과의 배타적 논리합에 취하고, MSB에 대한 합의 결과S7로 하는 배타적 논리합 게이트회로GXO2를 가지고 구성되어 있다. 또한, 여기서 이용한 바이너리 트리는 리프의 수가 2의 누승이 아니므로, 더미노드KLD347이 삽입되어 있다. 또한, 본 구성에 대해서도, 그 변형으로서 극성의 최적화를 도모한 구성으로 할 수 있다, 더욱이, 부정논리게이트회로GN1 및 배타적 논리합 게이트회로GXO2의 구성은, 1개의 배타적 부정논리합게이트 회로로 치환할 수 있다.
이 3치부호 바이너리 트리의 우수한 특징으로, X7(+)Y7의 배타적 논리합연산이 3치부호생성 내에 포함되어 있는 것을 들 수 있다. 3치부호생성에서는 X7(+)Y7의 반전형이 출력되지만, 이는 용이하게 비반전형으로 할 수 있다. 단, 이 성질이 얻어지는 것은 {00, 01, 11, 10}={Q, Q, Y, N}할당에서의 3치부호생성인 경우이다.
일반적으로 3치부호의 표현의 할당법을 바꾸면, 3치부호생성 회로의 구성도 바뀐다. 따라서, 합의 생성을 하는 논리회로도 그에 따른 적절한 것을 이용할 필요가 있다. 단, 바이너리 트리의 구조자체에 변화는 없다.
이상과 같이, 본 실시예의 가산기에서는, 8비트 2진수(X,Y)의 가산에 있어서, 합의 3치부호 생성회로(판단 노드)CGA를 배타적 부정논리합 게이트회로GNX1 및 접속선SGA1 또는 SGA2에 의해 실현하고, 바이너리 트리가 리프가 되는 합의 3치부호 생성회로CGA에 의해 가산에서의 3치부호를 생성하도록 구성하는 것으로, 2진수 가산기의 자리올림 선견회로를 실현할 수 있다.
또한, 본 실시예의 8비트 2진가산을 하는 가산기에서는, LSB(비트0)에 대해 확정적인 성질을 이용하고, LSB의 자리올림 존부판단을 하는 합의 3치부호 생성회로CGA0에 대해 자리올림입력Cin을 반영시키도록 구성하는 것으로, 후단에 계속되는 K치논리회로의 바이너리 트리구조를 단순화시킬 수 있고, 종래의 BLC가산기와 같이 제-1행째를 갖지 않고, 종래의 BLC가산기보다 1행이 적은 BLC어레이를 구성할 수 있다. 이는 게이트수·면적의 면에서 우수하다. 또한, K논리관수를 구현하는 K치논리회로의 바이너리 트리에 있어서도, 셀렉터만에 의한 단순화된 구성의 K치논리회로KLR을 구비함으로써, 논리적으로 장황한 회로를 삭제할 수 있고, 트랜지스터수가 적은 바이너리 트리를 형성하는 것이 가능하다. 더욱이, 본 실시예에 의한 8비트 2진가산기에서는, 복합 논리게이트회로(또는 복합 논리게이트회로의 논리관수)를 가지지 않고, 복합 논리게이트회로의 불리한 측면을 가지고 있지 않은 점에서, 종래의 가산기에 비하여 단순하고 고속화에 유리하다. 또한, 3치부호를 생성하는 합의 3치부호 생성회로CGA도 단순하며, 보다 적은 게이트수(트랜지스터수)로 실현가능하다.
또한, 본 실시예의 8비트 2진가산기에서는, {00, 01, 11, 10}={Q, Q, Y, N}할당에서의 K논리회로의 바이너리 트리를 이용한 경우, 각 자리Xj,Yj(j=1∼n-2)에 대한 자리올림의 존부판단을 하는 판단 노드에, 자리값Xj 및 자리값Yj의 배타적 부정논리합을 취하여 부호Tj,1으로 출력하는 배타적 부정논리합 게이트회로GNX1을 포함하고 있는 점에서, 해당 출력부호Tj,1을 반전하는 것만으로 각 자리(Xj,Yj)에 대한 배타적 논리합을 얻고, 보다 간단한 구성으로 합을 생성하는 것이 가능하다. 또한, 3치부호를 생성하는 판단 노드의 논리구조자체도 단순하고, 보다 적은 게이트수(트랜지스터수)로 실현이 가능하다.
(자리올림생성 바이너리 트리의 전체구성:BLC어레이)
다음으로, 비트7로의 자리올림을 생성하는 바이너리 트리를 형성한 것과 마찬가지로, 각 비트로의 자리올림을 생성하는 바이너리 트리를 각 비트마다 형성하고, 서로 겹치게하면 도 39와 같이 된다.
도 39에서는, 합의 3치부호 생성회로 및 K연산자를 실현하는 K논리회로가 어레이모양으로 배치되어 있다. 이것이 소위 BLC어레이이다. 실제로는, 도 40에 나타낸 바와 같은 극성 최적화를 실시한 BLC어레이가 이용된다. 또한, 극성 최적화를 실시한 경우, 더미노드는 논리반전을 하는 반전 더미노드(인버터)로 치환된다.
도 39에 있어서, BLC어레이의 구성은, 각 자리값Xi,Yi에 기초하여 판단 결과로서 3치의 어느 하나를 출력하는 n=8개의 합의 3치부호 생성회로(판단 노드)CGA0∼CGA7과, 행이 각 자리에 대응하는 8행3열(m=3은 log2 8=3으로 얻어진다.)의 K논리회로 매트릭스를 가지고 구성되어 있다. K논리회로 매트릭스에 대하여, 제1열의 K논리회로군은, 제0자리의 합의 3치부호 생성회로CGA0의 판단결과를 그대로 전반시키는 더미노드로서의 제0행의 K논리회로KLD10과, 제1행의 단순화한 K논리회로KLR11과, 제2행에서 제7행까지의 K논리회로KL12∼KL17을 구비하고, 제2열의 K논리회로군은, 더미노드로서의 제0행 및 제1행의 K논리회로KLD20, KLD21과, 제2행 및 제3행의 단순화한 K논리회로KLR22, KLR23과, 제4행에서 제7행까지의 K논리회로KL24∼KL27을 구비하고, 제3열의 K논리회로군은, 더미노드로서의 제0행에서 제3행까지의 K논리회로KLD30∼KLD33과, 제4행에서 제7행까지의 단순화한 K논리회로KLR34∼KLR37을 구비하여 구성되어 있다. 또한, 8개의 판단 노드 및 각 열의 K논리회로군은, 각각 동시에 실행된다. 또한, 제3열의 제0행에서 제7행까지의 K논리회로의 출력부호는, 각각 제1자리에서 제7자리까지로의 자리올림C1∼C7 및 외부로의 자리올림출력Cout로서, 해당 출력부호가 ”1”이면 「자리올림 출력있음」으로, 해당 출력부호가 ”0”이면 「자리올림 출력없음」으로 각각 해석된다.
도 39의 구성에 대하여, 또한 자리값XO 및 Y0의 배타적 논리합을 취하는 제0자리의 배타적 논리합 게이트회로 및 제0자리의 배타적 논리합 게이트회로의 출력과 자리올림입력Cin과의 배타적 논리합을 취하여 제0자리의 합의 결과로 하는 제0행의 배타적 논리합 게이트회로와, 재1자리에서 제7자리까지의 합의 3치부호 생성회로CGA1∼CGA7의 출력부호Ti,1의 부정과 제3열의 제0행에서 제6행까지의 K논리회로KLD30∼KLD33, KLR34∼KLR36의 출력부호의 각각의 배타적 논리합을 취하여 제1자리에서 제7자리까지의 합의 결과로 하는 제1행에서 제7행까지의 배타적 논리합 게이트회로를 구비한 합생성회로를 부가하면, BLC가산방식의 가산기를 구성할 수 있다.
또한, 도 40에 있어서, 극성 최적화된 BLC어레이의 구성은, 각 자리값Xi,Yi에 기초하여 판단결과로서 3치의 어느 하나를 출력하는 n=8개의 합의 3치부호 생성회로(판단 노드)CGA0∼CGA7과, 행이 각 자리에 대응하는 8행3열(m=3은 log2 8=3으로 얻어진다.)의 K논리회로 매트릭스를 가지고 구성되어 있다. K논리회로 매트릭스에 대하여, 제1열의 K논리회로군은, 제0자리의 합의 3치부호 생성회로CGA0의 판단결과를 반전하여 전반시키는 더미노드로서의 제0행의 K논리회로KLDPN10과, 제1행의 단순화한 K논리회로KLRPN11과, 제2행에서 제7행까지의 K논리회로KLPN12∼KLPN17을 구비하고, 제2열의 K논리회로군은, 반전더미노드로서의 제0행 및 제1행의 K논리회로KLDNP20, KLDNP21과, 제2행 및 제3행의 단순화한 K논리회로KLRN22, KLRN23과, 제4행에서 제7행까지의 K논리회로KLNP24∼KLNP27을 구비하고, 제3열의 K논리회로군은, 반전더미노드로서의 제0행에서 제3행까지의 K논리회로KLDPN30∼KLDPN33과, 제4행에서 제7행까지의 단순화한 K논리회로KLRPN34∼KLRPN37을 구비하여 구성되어 있다. 또한, 8개의 판단 노드 및 각 열의 K논리회로군은, 각각 동시에 실행한다. 또한, 제3열의 제0행에서 제7행까지의 K논리회로의 출력부호는, m=3(홀수)이므로, 각각 제1자리에서 제7자리까지 및 외부로의 자리올림출력Cout로서, 해당 출력부호가 ”0”이면 「자리올림 출력있음」으로, 해당 출력부호가 ”1”이면 「자리올림 출력없음」으로 각각 해석된다.
도 40의 구성에 대하여, 또한 자리값XO 및 자리값Y0의 배타적 논리합을 취하는 제0자리의 배타적 논리합 게이트회로 및 제0자리의 배타적 논리합 게이트회로의 출력과 자리올림입력Cin과의 배타적 논리합을 취하여 제0자리의 합의 결과로 하는 제0행의 배타적 논리합 게이트회로와, 제1자리에서 제7자리까지의 합의 3치부호생성회로CGA1∼CGA7의 출력부호Ti,1의 부정과 제3열의 제0행에서 제6행까지의 K논리회로KLDPN30∼KLDPN33, KLRPN34∼KLRPN36의 출력부호의 부정과의 각각의 배타적 논리합을 취하여 제1자리에서 제7자리까지의 합의 결과로 하는 제1행에서 제7행까지의 배타적 논리합 게이트회로를 구비한 합생성회로를 부가하면, 극성최적화를 도모한 BLC가산방식의 가산기를 구성할 수 있다.
이상과 같이, 본 실시예의 BLC가산방식의 BLC가산기에서는, LSB(비트0)에 대하여 확정적인 성질을 이용하여, LSB의 자리올림 존부판단을 하는 합의 3치부호 생성회로CGA0에 대하여 자리올림입력Cin을 반영시키도록 구성하는 것으로, 후단에 계속되는 K치논리회로의 바이너리 트리구조를 단순화시킬 수 있고, 종래의 BLC가산기와 같이 제-1행째를 갖지 않고, 종래의 BLC가산기보다 1행이 적은 BLC어레이를 구성할 수 있다. 이는 게이트수· 면적면에서 우수하다. 또한, K논리관수를 구현하는 K치논리회로의 바이너리 트리에 있어서도, 셀렉터만에 의한 단순화된 구성의 K치논리회로KLR을 구비함으로써, 논리적으로 장황한 회로를 삭제할 수 있고, 트랜지스터수가 적은 바이너리 트리를 형성하는 것이 가능하다. 더욱이, 본 실시예에 의한 BLC가산방식의 가산기에서는, 복합 논리게이트회로(또는 복합 논리게이트회로의 논리관수)를 가지지 않고, 복합 논리게이트회로의 불리한 측면을 가지고 있지 않은 점에서, 종래의 BLC방식의 가산기에 비하여 단순하고 고속화에 유리하다. 또한, 3치부호를 생성하는 합의 3치부호 생성회로CGA도 단순하며, 보다 적은 게이트수(트랜지스터수)로 실현이 가능하다.
(축소BLC어레이)
그러나, 도 39 및 도 40에 나타낸 BLC어레이는, 트랜지스터수가 너무 많다. 그래서, BLC어레이의 게이트수를 더욱 삭감하기 위해서, BLL어레이의 짝수행을 삭제하고, 도 41에 나타낸 바와 같은 축소된 BCL어레이를 이용하여 가산기를 실현한다.
축소BCL어레이는, 짝수비트로의 자리올림신호를 생성하는 것만이며, 홀수비트로의 자리올림신호는 직접 얻을 수 없다. 즉, 도 41에 도시되어 있는 비트6 및 비트7에서는, 비트6으로의 자리올림신호는 얻어져 있지만, 비트7로의 자리올림신호는 얻어져 있지 않다. 비트7로의 자리올림신호는, 비트6으로의 자리올림신호와 비트6의 입력단에서 생성된 3치부호에 의해 간접적으로 생성된다. 이와 같이 축소BLC어레이는, 홀수단으로의 자리올림을 생성하는 단이 바이너리 트리에 종속접속되는 구성이 되기 때문에, 지연되는 것이 약간 증가하지만, 게이트수는 대폭 감소한다.
도 41에 있어서, 축소BLC어레이의 구성은, 각 자리값Xi,Yi에 기초하여 판단 결과로서 3치의 어느 하나를 출력하는 n=8개의 합의 3치부호 생성회로(판단 노드)CGA0∼CGA7과, 행이 홀수의 각 자리에 대응하는 4행3열(m=3은 log28=3으로 얻어진다)의 K논리회로 매트릭스를 가지고 구성되어 있다. K논리회로 매트릭스에 대하여, 제1열의 K논리회로군은, 제1행의 단순화한 K논리회로KLR11과, 제3행, 제5행 및 제7행의 K논리회로KL13,KL15 및 KL17을 구비하고, 제2열의 K논리회로군은, 반전더미노드로서의 제1행의 K논리회로KLD21과, 제3행의 단순화한 K논리회로KLR23과, 제5행 및 제7행의 K논리회로KL25,KL27을 구비하고, 제3열의 K논리회로군은, 더미노드로서의 제1행 및 제3행의 K논리회로KLD31, KLD33과, 제5행 및 제7행의 단순화한 K논리회로KLR35, KLR37을 구비하여 구성되어 있다. 또한, 8개의 판단 노드 및 각 열의 K논리회로군은 각각 동시에 실행된다.
또 도 41에서는, 또한 합생성부(100)가 부가되어 있다. 즉, 합생성부(100)는, 자리값X0 및 자리값YO의 배타적 논리합을 취하는 제0자리의 배타적 논리합 게이트회로GXS0과, 합생성부를 구비하고 있다. 여기에, 합생성회로는, 제0자리의 배타적 논리합 게이트회로GXS0의 출력과 자리올림입력Cin과의 배타적 논리합을 취하여 제0자리의 합의 결과S0으로 하는 제0행의 배타적 논리합 게이트회로GXO0과, 제0자리의 합의 3치부호 생성회로CGA0의 출력부호T0,0과 제1자리의 합의 3치부호 생성회로CGA1의 출력부호T1,1의 부정과의 배타적 논리합을 취하여 제1자리의 합의 결과S1으로 하는 제1행의 배타적 논리합 게이트회로(도시하지 않음)와, 제f자리의 합의 3치부호 생성회로CGAf(f=2∼6까지의 짝수)의 출력부호Tf,1이 ”1”을 취할 때 해당 행으로의 입력자리값Xf 또는 Yf를, 출력부호Tf,1이 ”0”을 취할 때 제f-1행의 K논리회로의 출력부호를, 각각 선택하여 제f+1자리로의 자리올림으로 출력하는 제f행의 셀렉터(자리올림생성수단)SLf(도면에는 SL7만 표시)와, 제f자리의 합의 3치부호 생성회로CGAf의 출력부호Tf,1의 부정과 제f-1행의 K논리회로의 출력부호와의 배타적 논리합을 취하여 제f자리의 합의 결과Sf로 하는 제f행의 배타적 논리합 게이트회로GXOf와, 제f+1자리의 합의 3치부호 생성회로CGAf+1의 출력부호Tf+1,1의 부정과 제f행의 셀렉터SLf의 출력과의 배타적 논리합을 취하여 제f+1자리의 합의 결과Sf+1로 하는 제f+1행의 배타적 논리합 게이트회로GXOf+1을 구비하여 구성되어 있다.
또한, 도 41에 도시한 합생성부의 부분논리회로는, 비트6의 합의 생성부분과 비트6의 3치부호해석, 비트7로의 자리올림생성부분 및 비트7의 합의 생성부분의 3개의 부분으로 구성되어 있다. 이 논리회로는 {00, 01, 11, 10}={Q, Q, Y, N}할당에서의 것이다. 따라서, 다른 할당방법을 채용하면, 합의 생성회로는 당연히 다른 논리구성이 되지만, 기본적인 틀구성은 지금 설명한 3개의 부분으로 구성된다.
또한, 도 42 및 도 43에서는, 합의 생성회로의 다른 구성예를 나타낸다. 우선, 도 42에서는, 비트6의 합의 생성부분 및 비트7의 합의 생성부분에 대하여 나타낸 것이다. 즉, 비트2에서 비트7까지의 합의 생성회로의 부분구성은, 제f자리의 합의 3치부호 생성회로CGAf(f=2∼6까지의 짝수)의 출력부호Tf,1이 ”1”을 취할 때 해당 행으로의 입력자리값Xaf 또는 Ybf를, 출력부호Tf,1이 ”0”을 취할 때 제f-1행의 K논리회로의 출력부호를, 각각 선택한 것의 부정을 취하여 제f+1자리로의 자리올림으로 출력하는 제f행의 셀렉터(자리올림생성수단)SLAf와, 제f자리의 판단 노드의 출력부호Tf,1과 제f-1행의 K논리회로의 출력부호와의 배타적 논리합을 취하여 제f자리의 합의 결과Sf로 하는 제f행의 배타적 논리합 게이트회로GXNAf와, 제f+1자리의 합의 3치부호 생성회로CGAf+1의 출력부호Tf+1,1과 제f행의 셀렉터SLAf의 출력과의 배타적 논리합을 취하여 제f+1자리의 합의 결과Sf+1로 하는 제f+1행의 배타적 논리합 게이트회로GXAf를 구비하여 구성되어 있다.
다음으로 도 43은, 합의 생성회로의 다른 구성예에서의 비트6의 합의 생성부분 및 비트7의 합의 생성부분의 부분구성도를 나타낸다. 비트2에서 비트7까지의 합의 생성회로의 부분구성은, 제f자리의 합의 3치부호 생성회로CGAf(f=2∼6까지의 짝수)의 출력부호Tf,1과 해당 행으로의 입력자리값Xaf 또는 Ybf와의 부정논리곱을 취하는 부정 논리곱 게이트회로GABf1과, 제f+1자리의 합의 3치부호 생성회로CGAf+1의 출력부호Tf+1,1과 부정 논리곱 게이트회로GABf1의 출력과의 배타적 논리합을 취하여 제f+1행의 제0피선택신호를 출력하는 배타적 논리합 게이트회로GXBf2와, 제f자리의 합의 3치부호 생성회로CGAf의 출력부호Tf,1과 제f+1행의 제0피선택신호와의 배타적 부정논리합을 취하여 제f+1행의 제1피선택신호를 출력하는 배타적 부정논리합 게이트회로GXBf3와, 제f자리의 합의 3치부호 생성회로CGAf의 출력부호Tf,1과 제f-1행의 K논리회로의 출력부호와의 배타적 부정논리합을 취하여 제f자리의 합의 결과Sf로 하는 제f행의 배타적 부정논리합 게이트회로GXNBf와, 제f-1행의 K논리회로의 출력부호가 ”1”을 취할 때 제f+1행의 제1피선택신호를, 해당 출력신호가 ”0”을 취할 때 제f+1행의 제0피선택신호를, 각각 선택한 것의 부정을 취하여 제f+1자리수의 합의 결과Sf+1로 하는 제f+1행의 셀렉터(합생성선택수단)SLBf를 구비하여 구성한다. 도 41의 구성에 비하여, 하드웨어량은 증가하지만, 신호전반지연시간이 크리티컬하게 되는 자리올림신호를 포함하는 경로에 대하여, 도 41에서의 셀렉터 및 배타적 논리합 게이트회로의 지연이, 도 43에서는 셀렉터의 선택단자에서 출력단자까지만의 지연이 되어, 보다 고속으로 합의 생성을 할 수 있는 가산기를 실현할 수 있다.
이상과 같이 본 실시예의 축소한 BLC가산방식의 가산기에서는, BLC어레이의 짝수행을 삭제하고, 게이트수의 삭감을 도모한 축소BLC어레이를 이용함으로써, BLC어레이의 게이트수와 BLC어레이에 다수 존재하는 거리가 긴 배선을 반으로 줄이는 것이 가능하다. 한편 연산단수가 1단 증가해버리면, BLC어레이의 소자수 및 배선이 반감했기 때문에 BLC어레이의 구조가 간단하게 되어 지연을 작게 하는 효과가 발생하게 되어, 단수의 증가는 반드시 지연의 증가를 의미하지 않는다. 결과적으로, 짝수행을 삭제하지 않은 BLC어레이와 삭제한 BLC어레이의 가산기의 지연은 동등하게 된다. 또한 축소한 BLC어레이에 의한 가산기는 트랜지스터수 및 배선의 단순함에 있어서 우수하다.
6. 3. 4. 3치부호의 다른 할당
3치부호의 2진수표현을 바꿈으로써, 입력단의 논리회로가 보다 세련된 것이 되는 경우가 있다. 즉, 다른 표현의 할당방법을 하면, 입력단에 한하지 않고, 바이너리 트리의 구성요소의 논리회로도 변할 수 있다.
여기서, 다시 상술한 할당방법을,
{00, 01, 11, 10}={Q, Q, Y, N}
로 표기한다. "Q" 에 대하여 2개의 2진수표현이 할당되어 있지만, 이는 Q={0*}인 것을 의미하고 있다. "*" 는 돈트케어이다.
3치부호{Q, Y, N}에, 4종류의 2진수의 표현{00, 01, 11, 10}을 할당하는 경우, 남은 1개의 표현을 어떻게 하느냐에 따라서, 몇 개의 계통으로 나뉜다. 도 44 및 도 45에는, 상술한 할당을 포함하는 3치부호 바이너리 트리의 대표적인 4개의 계통과, 그 K논리관수 및 K논리회로를 나타낸다.
우선, 도 44 (A)에 나타낸 {00, 01, 11, 10}={Y, F, Q, N}할당에서는, K논리관수는 다음 식과 같이된다. 또한 "F" 는 금지(Forbidden)를 의미한다
T1=H1·(＾H0+L1)
T0=H0·L0
또한, K논리회로는, 부호H가 부호L에 대하여 우월한 관계에 있는 경우에, 부호H0의 부정인 부호＾H0 및 부호L1의 논리합과 부호H1과의 논리곱을 취하여 부호T1으로 출력하는 복합 논리게이트회로(제9의 복합논리게이트수단)GC9과, 부호H0 및 부호L0의 논리곱을 취하여 부호T0으로 출력하는 논리곱 게이트회로GA1을 구비하여 구성되어 있다.
다음으로, 도 44 (B)에 나타낸 {00, 01, 11, 10}={F, Y, Q, N}할당에서는, K논리관수는 다음 식과 같이된다.
T1=＾H0+H1·L1
T0=＾H1+H0·L0
또한, K논리회로는, 부호H가 부호L에 대하여 우월한 관계에 있는 경우에, 부호H1 및 부호L1의 논리곱과 부호H0의 부정인 부호＾H0과의 논리합을 취하여 부호T1으로 출력하는 복합 논리게이트회로(제7의 복합논리게이트수단)GC7과, 부호H0 및 부호L0의 논리곱과 부호H1의 부정인 부호＾H1과의 논리합을 취하여 부호T0으로 출력하는 복합 논리게이트회로(제8의 복합논리게이트수단)GC8을 구비하여 구성되어 있다.
다음으로, 도 45 (A)에 나타낸 {00, 01, 11, 10}={Y, F, N, Q}할당에서는, K논리관수는 다음 식과 같이된다.
T1=H0+H1·L1
T0=H0+H1·L0
또한, K논리회로는, 부호H가 부호L에 대하여 우월한 관계에 있는 경우에, 부호H1 및 부호L1의 논리곱과 부호H0과의 논리합을 취하여 부호T1으로 출력하는 복합 논리게이트회로(제1의 복합논리게이트수단)GC1과, 부호H1 및 부호L0의 논리곱과 부호H0과의 논리합을 취하여 부호T0으로 출력하는 복합 논리게이트회로(제2의 복합논리게이트수단)GC2을 구비하여 구성되어 있다.
6. 3. 5 실시예의 변형
더욱이, 도 45 (B)에 나타내는 {00, 01, 11, 10}={Q, Q, Y, N}할당에 대해서는, 상술한 실시예 등의 전개에서 사용한 할당이며, 비교를 위해 도시한 것이다. 즉, {Q, Q, Y, N}할당에 의한 비교기 및 가산기의 실시예는 상술한 바대로이다. 여기서, {Y, F, N, Q}할당에 의한 비교기 및 가산기를 생각하는 경우에도, 마찬가지로 하여 도 45 (A)를 K논리회로로 하여 바이너리 트리를 형성하면 된다. 바이너리 트리의 구조, 축소BLC어레이의 구조자체는 동일하다. 단, 비교기 및 가산기의 입력단, 가산기의 합의 생성회로등은, 이에 적합한 논리회로구성의 것을 사용할 필요가 있다. 도 46에 이들 회로예를 나타낸다.
도 46 (A)는, 비교기를 {00, 01, 11, 10}={Y, F, N, Q}할당에 의해 구성하는 경우의 입력단인 비교의 3치부호 생성회로CGCa의 회로도이다. 상기 도면에 있어서, 비교의 3치부호 생성회로CGCa는, n비트의 각 자리(Xi,Yi;i=0∼n-1)에 대하여, 자리값Xi와 자리값Yi의 부정논리게이트회로GN11에 의한 부정과의 부정논리곱을 취하여 부호Ti,1으로 출력하는 부정 논리곱 게이트회로GNA11과, 자리값Xi과 자리값Yi의 부정논리게이트회로GN11에 의한 부정과의 부정논리합을 취하여 부호Ti,0으로 출력하는 부정논리합 게이트회로GNO11을 구비한 구성이다.
또한, 도 46 (B)는, 가산기를 {00, 01, 11, 10}={Y, F, N, Q}할당에 의해 구성하는 경우의 입력단인 합의 3치부호 생성회로CGAa의 회로도이다. 상기 도면에 있어서, 합의 3치부호 생성회로CGAa는, n비트의 각 자리(Xi,Yi;i=0∼n-1)에 대하여, 자리값Xi와 자리값Yi의 부정논리곱을 취하여 부호Ti,1으로 출력하는 부정 논리곱 게이트회로GNA12과, 자리값Xi 및 자리값Yi의 부정논리합을 취하여 부호Ti,0으로 출력하는 부정 논리합 게이트회로GNO12을 구비한 구성이다.
또한, 도 46 (C) 및 (D)는, 3치부호 바이너리 트리를 {00, 01, 11, 10}={Y, F, N, Q}할당에 의해 구성하는 경우로, 극성최적화를 실시하는 경우의 상위 우선결정노드가 되는 플러스 논리입력·마이너스 논리출력의 K논리회로KLaPN 및 마이너스 논리입력·플러스 논리출력의 K논리회로KLaNP의 회로도이다.
도 46 (C)에 있어서, 플러스 논리입력·마이너스 논리출력의 K논리회로KLaPN은, 상위의 판단결과에 기인하는 부호Ti 및 하위의 판단결과에 기인하는 부호Tj를 입력으로 할 때, 부호Ti,1 및 부호Tj,1의 논리합과 부호Ti,0과의 부정논리합을 취하여 부호＾Tij,1으로 출력하는 복합 논리게이트회로GC3와, 부호Ti,1 및 부호Tj,0의 논리곱과 부호Ti,0과의 부정논리합을 취하여 부호＾Tij,0으로 출력하는 복합 논리게이트회로GC4를 구비한 구성이다.
도 46 (D)에 있어서, 마이너스 논리입력·플러스 논리출력의 K논리회로KLaNP는, 상위의 판단결과에 기인하는 부호＾Ti 및 하위의 판단결과에 기인하는 부호＾Tj를 입력으로 할 때, 부호＾Ti,1 및 부호＾Tj,1의 논리곱과 부호＾Ti,0과의 부정논리곱을 취하여 부호Tij,1으로 출력하는 복합 논리게이트회로GC5와, 부호 ＾Ti,1 및 부호＾Tj,0의 논리합과 부호＾Ti,0과의 부정논리곱을 취하여 부호Tij,0으로 출력하는 복합 논리게이트회로GC6를 구비한 구성이다.
더욱이, 도 46 (E)는, 가산기를 {00, 01, 11, 10}={Y, F, N, Q}할당에 의해 구성하는 경우의 합생성의 부분회로도로서, 도 60의 회로구성도에서의 합생성회로로 치환되는 것이다. 상기 도면에 있어서, 홀수비트 및 짝수비트의 합을 생성하는 부분회로는, 홀수비트의 합의 3치부호 생성회로(입력단)로부터의 출력부호Ti,1 및 부호Ti,0의 부정논리곱을 취하는 부정 논리곱 게이트회로GA21과, 짝수비트의 합의 3치부호 생성회로(입력단)로부터의 출력부호＾Tj,1 및 부호Tj,0의 부정논리합을 취하는 부정논리합 게이트회로GNO21고, 부정논리합 게이트회로GNO21의 출력이 ”1”일 때에 짝수비트로의 자리올림을, 해당 출력이 ”0”일 때에 짝수비트의 합의 3치부호 생성회로로부터의 출력부호＾Tj,1을 각각 선택한 것의 부정을 취하여 홀수 비트로의 자리올림신호로 출력하는 셀렉터SL11과, 부정 논리곱 게이트회로GA21의 출력과 셀렉터SL11의 출력(홀수비트로의 자리올림)과의 배타적 논리합을 취하여 홀수비트의 합의 결과로 출력하는 배타적 논리합 게이트회로GX11과, 부정논리합 게이트회로GNO21의 출력과 짝수비트로의 자리올림신호와의 배타적 논리합을 취하여 짝수비트의 합의 결과로 출력하는 배타적 논리합 게이트회로GX12를 구비한 구성이다.
이상과 같이, 본 발명의 연산장치 및 그 연산방법에서는, 설계자가 실현하고 싶은 처리를 십분 고려하여 적절한 3치부호생성질문을 정의했다고 하면, 후에는 가장 양호한 3치부호 바이너리 트리의 계통을 선택하면 되고, 처리내용에 맞춘 계통을 선택함으로써, 적절한 3치부호 바이너리 트리상의 연산장치 및 그 연산방법을 실현하는 것이 가능해진다.
〔제5 실시예〕
6. 4 감산기의 실시예
6. 4. 1 차의 3치부호생성
다음으로, 자리빌림이 일어나는지 아닌지를 판정하는 3치부호 바이너리 트리를 형성하는 데는, 「4. 2. 3 감산의 자리빌림의 경우」에서 설명한 판단의 내용을 기초로, 차의 3치부호생성질문을 이하와 같이 정의하면 된다.
차의 3치부호생성질문:「동위 자리의 2수의 차(Xi-Yi)는,
마이너스가 됩니까(즉, 자리빌림이 일어난다. Xi＜Yi)(Yes)?,
플러스가 됩니까(즉, 자리빌림이 일어나지 않는다. Xi＞Yi)(No)?
0이 됩니까(즉, 하나 아래의 위치에 의존하므로 알 수 없다. Xi=Yi)(Q)?」
이 질문을 n비트 2진수의 감산에 적용시키면, 도 47 (A)와 같은 논리관수의 진리치표를 얻고, 더욱이 논리관수
Ti,1=Xi(+)Yi
Ti,0=Yi …(6)
을 얻는다. 따라서, (6)식으로부터 감산기의 입력단이 되는 차의 3치부호 생성회로는 도 47 (B)에 나타낸 바와 같다.
즉, 도 47 (B)에 있어서, 감산기의 입력단이 되는 판단 노드는, 자리값Xi 및 자리값Yi의 배타적 논리합을 취하여 부호Ti,1으로 출력하는 배타적 부정논리합 게이트회로GX1과, 자리값Yi을 부호Ti,0으로 출력하는 접속선SGS를 구비한 차의 3치부호 생성회로CGSi(여기에 i는, i=0∼n-1)에 의해 실현된다.
본 발명에 관련된 감산기의 입력단에 이용되는 차의 3치부호 생성회로는, 종래의 감산기와 같이 가산기의 입력단에 인버터를 부가한 구성이 아니고, 후술하는 바와 같이 가산기의 입력단(합의 3치부호 생성회로)과 게이트수 및 신호전반지연이 동등한 구성이면서, 내부의 논리로서 차를 구하는 논리연산의 일부를 포함하고 있다. 따라서, 게이트수의 증가나 신호전반지연의 증대를 초래하지 않고, 이상적인 구성으로 감산기를 실현하는 것이 가능하다. 또한, 출력단의 차생성에서 수행할 논리연산을 포함하기 때문에, 출력단의 논리회로가 간단해지고, 보다 적은 게이트수로 실현할 수 있다.
또한, 차의 3치부호생성질문은 2진수에 한하지 않고, 임의의 R진수에 대하여 적응할 수 있다. 왜냐하면, 다치논리회로나 아날로그회로와 같은 R진표현이 가능한 회로방식을 이용하고, 이 3치부호생성질문에 따른 것과 같은 차의 3치부호 생성회로를 실현하는 것이 가능하면, 후에는 가산기에서의 BLC어레이에 상당하는 3치부호 바이너리 트리의 BLB어레이에 의해, 각 자리로의 자리빌림Bi을 생성할 수 있기 때문이다. 차생성을 위해, (Xi-Yi-Bi)를 실현하는 회로(그 R진수에서의 1자리분의 감산기)를 별도로 준비하고, 이와 조합하면 R진수감산기가 된다.
6. 4. 2 비트0의 확정적 성질
「4. 2. 3 감산의 자리빌림의 경우」에서 설명한 바와 같이, 자리빌림이 일어나는지 아닌지? 라는 질문에 대하여, 최종결론으로 「의존하므로 알 수 없다.」라고 답하는 것은 있을 수 없다. 왜냐하면, 비트0에는 확정적인 성질이 있고, 답이 반드시 ”Yes”나 ”No”의 어느 하나가 되기 때문이다. 비트0에서는, 하위자리에 대한 의존성은 없다. 의존하지 않으므로 알 수 없을 리가 없고, "Q"로 답하지 않는다. 이에 따른 비트0의 3치부호생성의 진리치표를 도 48 (A)에 나타낸다. 여기서, Bin은 외부로부터의 자리빌림입력이다.
진리치표에서, 부호T0,1이 항상 ”1”이 되어 있는 것이 명백하다. 이와 같은 입력에 관계없이 항상 일정치를 취하는 출력은 삭제할 수 있다. 이 결과로 얻어지는, 비트0의 차의 3치부호 생성회로CGS0을 도 48(B)에 나타낸다.
도 48 (B)에 있어서, 비트0의 차의 3치부호 생성회로CGS0은, 자리값X0의 부정논리게이트회로GN21에 의한 부정과 자리값YO과의 부정논리합을 취하는 부정논리합 게이트회로 GNO21과, 자리값X0의 부정논리게이트회로GN21에 의한 부정과 자리값Y0과의 부정논리곱을 취하는 부정 논리곱 게이트회로GNA21과, 해당 감산기로의 자리빌림입력Bin이 ”1”을 취할 때 부정논리합 게이트회로GNO21의 출력을, 해당 자리빌림입력Bin이 ”0”을 취할 때 부정 논리곱 게이트회로GNA21의 출력을, 각각 선택한 것의 부정을 취하여 부호T0,0으로 출력하는 셀렉터(선택수단)SL21을 가지고 구성되고, 부호T0,1을 출력하지 않는다.
또한, 부호 T0,1이 항상 ”1”인 것을 이용하여, K논리회로KL의 장황한 논리를 삭제할 수 있다. 감산기에서의 삭제전의 K논리회로의 바이너리 트리를 도 49 (A)에 나타낸다. 항상 ”1”이 되는 신호(도면중의 굵은 선)가 차례로 전반되어 가는 것을 알 수 있다. 이와 같은 항상 일정치를 취하는 경로상의 논리는, 삭제하여도 지장이 없다. 따라서, 도 49 (B)에 나타낸 바와 같이, 장황한 논리를 삭제하고, 단순화된 K논리회로KLR을 이용한 바이너리 트리를 얻는다.
도 49 (B)에 있어서, K논리회로내, 2수의 LSB에 대한 자리빌림의 존부판단을 하는 차의 3치부호 생성회로CGS0이 본래 출력할 부호T0,1에 기인하는 K논리회로는, 부호Ti,1이 ”1”을 취할 때 부호Ti,0을, 부호 Ti,1이 ”0”을 취할 때 부호 Tj,0을, 각각 선택하여 부호 Tij,0으로 출력하는 셀렉터(선택수단)를 구비한 단순화한 K논리회로KLR에 의해 실현되고, 부호 Tij,1을 출력하지 않는다. 또한, 바이너리 트리의 루트가 되는 K논리회로KLR의 출력부호가 ”1”이면 「자리빌림 출력있음」으로, 해당 출력부호가 ”0”이면 「자리올림 출력없음」으로, 각각 해석된다.
6. 4. 3 자리빌림생성 바이너리 트리의 구성
(자리빌림생성 바이너리 트리의 경우)
차의 3치부호 생성회로CGSi(i=0∼n-1)을 리프로 하고, K논리회로KL 또는 KLR을 구성요소로 하여 형성되는 바이너리 트리에 의해, 자리빌림을 생성하는 바이너리 트리를 실현할 수 있다. 구체적인 예로, 8비트의 경우를 도 50에 나타낸다. 비트0으로부터의 신호가 전반하는 K논리회로는 단순화된 K논리회로KLR이다. 또, 단순화된 K논리회로KLR의 출력은 1비트이다.
도 50에 있어서, 8비트 2진수(X,Y)의 자리빌림생성 바이너리 트리는, 판단 노드로서의 차의 3치부호 생성회로CGS0∼CGS7과, 상위 우선결정노드로서의 K논리회로KLR11, KL21, KLR22, KL31∼KL33, KLR34를 가지고 구성하고, 차의 3치부호 생성회로CGC0∼CGC7을 리프, K논리회로KLR11, KL21, KLR22, KL31∼KL33, KLR34를 리프외의 다른 노드로 한 3치부호 바이너리 트리로 문제를 모델화하고 있다. 또한, 리프가 되는 차의 3치부호 생성회로CGS0∼CGS7 및 바이너리 트리에 있어서 같은 깊이에 있는 K논리회로KLR11, K논리회로KL21, KLR22 및 K논리회로KL31∼KL33, KLR34는, 각각 동시에 실행한다.
도 50의 구체적인 예에서는, 8비트의 2수의 감산에서 발생하는 자리빌림신호Bout(외부출력)을 생성하는 바이너리 트리를 나타내었다. 일반적으로 비트n으로의 자리 빌림신호를 생성하는 데는 비트(n-1)에서 비트0까지를 범위로 하는 바이너리 트리가 필요하게 된다.
이상과 같이, 본 실시예의 감산기에서는, 8비트 2진수(X,Y)의 감산에 있어서, 차의 3치부호 생성회로(판단 노드)CGSi를 배타적 논리합 게이트회로GX21 및 접속선SGS에 의해 실현하고, 바이너리 트리의 리프가 되는 차의 3치부호 생성회로CGSi에 의해 감산에서의 3치부호를 생성하도록 구성하는 것으로, 2진수 감산기의 자리빌림선견회로를 실현할 수 있다. 또한, 차의 3치부호 생성회로의 논리자체도 단순하고, 보다 적은 게이트수(트랜지스터 수)로 실현이 가능하다.
(자리빌림생성 바이너리 트리의 전체구성:BLB어레이)
비트7로의 자리빌림을 생성하는 바이너리 트리를 형성한 것과 마찬가지로, 각 비트로의 자리빌림을 생성하는 바이너리 트리를 각 비트마다 형성하고, 서로 겹치면 도 51과 같이 된다.
도 51에서는, 차의 3치부호 생성회로 및 K연산자를 실현하는 K논리회로가 어레이모양으로 배치되어 있다. 이것이 가산기에서의 소위 BLC어레이에 상당하는 3치부호 바이너리 트리의 BLB어레이이다.
도 51에 있어서, BLB어레이의 구성은, 각 자리값Xi,Yi에 기초하여 판단 결과로서 3치의 어느 하나를 출력하는 n=8개의 차의 3치부호 생성회로(판단 노드)CGS0∼CGS7과, 행이 각 자리에 대응하는 8행3열(m=3은 log2 8=3)으로 얻어진다.)의 K논리회로 매트릭스를 가지고 구성되어 있다. K논리회로 매트릭스에 대하여, 제1열의 K논리회로군은, 제0자리의 차의 3치부호 생성회로CGS0의 판단결과를 그대로 전반시키는 더미노드로서의 제0행의 K논리회로KLD10과, 제1행의 단순화한 K논리회로KLR11과, 제2행에서 제7행까지의 K논리회로KL12∼KL17을 구비하고, 제2열의 K논리회로군은, 더미노드로서의 제0행 및 제1행의 K논리회로KLD20, KLD21과, 제2행 및 제3행의 단순화한 K논리회로KLR22, KLR23과, 제4행에서 제7행까지의 K논리회로KL24∼KL27을 구비하고, 제3열의 K논리회로군은, 더미노드로서의 제0행에서 제3행까지의 K논리회로KLD30∼KLD33과, 제4행에서 제7행까지의 단순화한 K논리회로KLR34∼KLR37을 구비하여 구성되어 있다. 또한, 8개의 판단 노드 및 각 열의 K논리회로군은, 각각 동시에 실행된다. 또한, 제3열의 제0행에서 제7행까지의 K논리회로의 출력부호는, 각각 제1자리에서 제7자리까지로의 자리빌림B1∼B7 및 외부로의 자리빌림출력Bout로서, 해당 출력부호가 ”1”이면 「자리빌림 출력있음」으로, 해당 출력부호가 ”0”이면 「자리빌림 출력없음」으로 각각 해석된다.
실제의 논리회로의 설계에서는, CMOS논리회로의 성질을 고려하여, 극성최적화라는 기법이 이용된다. 여기서, 「극성최적화」란, 플러스 논리입력·플러스 논리출력의 논리회로가 다단으로 종속접속되어 있는 구조를, 플러스 논리입력·마이너스 논리출력의 단(PN단)과 마이너스 논리입력·플러스 논리출력의 단(NP단)이 번갈아 종속접속되는 구조로 변환하는 기법이다. 이 극성최적화의 기법을 이용함으로써, 장황한 트랜지스터를 삭제하고, 트랜지스터수, 동작속도를 개선할 수 있다.
여기에 나타낸 본 실시예의 감산기에도 극성최적화를 이룰 수 있다. 즉, 플러스 논리입력·플러스 논리출력의 K논리회로KL에 극성최적화를 이루고, 도 52 (A)에 나타낸 플러스 논리입력·마이너스 논리출력의 K논리회로KLPN과 도 52 (B)에 나타낸 마이너스 논리입력·플러스 논리출력의 K논리회로KLNP를 얻는다.
도 52 (A)에 있어서, 플러스 논리입력·마이너스 논리출력의 K논리회로KLPN은, 부호Ti,1 및 부호Tj,1의 부정논리합을 취하여 부호＾Tij,1으로 출력하는 부정논리합 게이트회로GNO1과, 부호Ti,1이 ”1”을 취할 때 부호 Ti,0을, 부호Ti,1이 ”0”을 취할 때 부호Tj,0을, 각각 선택한 것의 부정을 취하여 부호＾Tij,0으로 출력하는 셀렉터(제2선택수단)SL2를 구비하여 구성되어 있다.
도 52 (B)에 있어서, 마이너스 논리입력·플러스 논리출력의 K논리회로KLNP는, 부호＾Ti,1 및 부호＾Tj,1의 부정논리곱을 취하여 부호Tij,1으로 출력하는 부정 논리곱 게이트회로GNA1과, 부호＾Ti,1이 ”0”을 취할 때 부호＾Ti,0을, 부호＾Ti,1이 ”1”을 취할 때 부호＾Tj,0을, 각각 선택한 것의 부정을 취하여 부호Tij,0으로 출력하는 셀렉터(제3선택수단)SL3를 구비하여 구성되어 있다.
이들 플러스 논리입력·마이너스 논리출력의 K논리회로KLPN 및 마이너스 논리입력·플러스 논리출력의 K논리회로KLNP를, 도 51의 BLB어레이에 대하여 이용하면, 도 53에 나타낸 바와 같은 극성최적화를 실시한 BLB어레이를 얻는다. 또한, 극성최적화를 실시한 경우, 더미노드는 논리반전을 하는 반전더미노드(인버터)로 치환된다.
도 54에 있어서, 극성최적화된 BLB어레이의 구성은, 각 자리값Xi,Yi에 기초하여 판단 결과로서 3치의 어느 하나를 출력하는 n=8개의 차의 3치부호 생성회로(판단 노드)CGS0∼CGS7과, 행이 각 자리에 대응하는 8행3열(m=3은 log2 8=3으로 얻어진다.)의 K논리회로 매트릭스를 가지고 구성되어 있다. K논리회로 매트릭스에 대하여, 제1열의 K논리회로군은, 제0자리의 차의 3치부호 생성회로CGS0의 판단결과를 반전하여 전반시키는 더미노드로서의 제0행의 K논리회로KLDPN10과, 제1행의 단순화한 K논리회로KLRPN11과, 제2행에서 제7행까지의 K논리회로KLPN12∼KLPN17을 구비하고, 제2열의 K논리회로군은, 반전더미노드로서의 제0행 및 제1행의 K논리회로KLDNP20, KLDNP21과, 제2행 및 제3행의 단순화한 K논리회로KLRNP22, KLRNP23과, 제4행에서 제7행까지의 K논리회로KLNP24∼KLNP27을 구비하고, 제3열의 K논리회로군은, 반전더미노드로서의 제0행에서 제3행까지의 K논리회로KLDPN30∼KLDPN33과, 제4행에서 제7행까지의 단순화한 K논리회로KLRPN34∼KLRPN37을 구비하여 구성되어 있다. 또한, 8개의 판단 노드 및 각 열의 K논리회로군은, 각각 동시에 실행한다. 또한, 제3열의 제0행에서 제7행까지의 K논리회로의 출력부호는, m=3(홀수)이므로, 각각 제1자리에서 제7자리까지로의 자리빌림B1∼B7 및 외부로의 자리빌림출력Bout로서, 해당 출력 부호가 "0" 이면 「자리빌림 출력있음」으로, 해당 출력부호가 "1"이면 「자리빌림 출력없음」으로 각각 해석된다.
이상과 같이, 본 실시예의 BLB가산방식의 BLB가산기에서는, LSB(비트0)에 대해 확정적인 성질을 이용하여, LSB의 자리빌림존부판단을 하는 차의 3치부호 생성회로CGS0에 대해 자리빌림입력Bin을 반영시키도록 구성하는 것으로, 후단에 계속되는 K치논리회로의 바이너리 트리구조를 단순화시킬 수 있다. 이는 게이트 수 및 면적면에서 우수하다. 또한, K논리관수를 구현하는 K치논리회로의 바이너리 트리에 있어서도, 셀렉터만에 의한 단순화된 구성의 K치논리회로KLR을 구비함으로써, 논리적으로 장황한 회로를 삭제할 수 있고, 트랜지스터수가 적은 바이너리 트리를 형성하는 것이 가능하다. 더욱이, 본 실시예에 의한 BLB감산방식의 감산기에서는, 복합 논리게이트회로(또는 복합 논리게이트회로의 논리관수)를 가지지 않고, 복합 논리게이트회로의 불리한 측면을 가지고 있지 않은 점에서, 고속화에 유리하다. 또한, 3치부호를 생성하는 차의 3치부호 생성회로CGS도 단순하며, 보다 적은 게이트수(트랜지스터수)로 실현이 가능하다.
(차의 생성)
최종적인 연산결과인 차의 생성은, 동위 자리의 차((Xi-Yi)(i=0∼7)에, 비트(i-1)로부터 비트i로의 자리빌림Bi를 더욱 뺌으로써 얻어진다. 예를 들면 비트7의 차출력D7을 구하는 회로를 도 54에 나타낸다. 또한, 도 54는, 도 51의 BLB어레이에 부가되는 차의 생성단을 설명하는 것으로, 상기 도면 (A)에서는 비트7의 차출력D7을, 상기 도면 (B)에서는 비트0의 차출력D0을 각각 생성하는 부분회로도를 나타내고 있다.
비트7의 합출력S7은 동위 자리의 차(X7-Y7)에, 비트6으로부터 비트7로의 자리빌림B7을 더욱 뺌으로써 얻어진다.
D7=X7-Y7-B7
=X7(+)Y7(+)B7(mod 2) …(8)
즉, 비트6으로부터 비트7로의 자리빌림B7은 비트6에서 비트0까지를 범위로 하는 바이너리 트리에 의해 생성된다. 이 바이너리 트리의 출력과 X7(+)Y7과의 배타적 논리합(EXOR)을 취함으로써, 최종적인 비트7의 차출력D7이 얻어진다.
3치부호 바이너리 트리의 우수한 특징으로, X7(+)Y7의 배타적 논리합연산이 차의 3치부호 생성회로CGSi 내에 포함되어 있는 것을 들 수 있다. 단, 이 성질이 얻어지는 것은 {00, 01, 11, 10}={Q, Q, Y, N}할당에서의 3치부호생성의 경우이다. 일반적으로 3치부호의 표현의 할당방법을 바꾸면, 차의 3치부호 생성회로의 구성도 변한다. 따라서, 차의 생성을 하는 논리회로도 그에 따른 적절한 것을 이용할 필요가 있다. 단, 바이너리 트리의 구조자체에 변화는 없다.
차를 생성하기 위해서는, 도 51의 BLB어레이에 대하여 부가할 구성은, 이하와 같이 된다. 즉, 자리값XO 및 Y0의 배타적 논리합을 취하는 제0자리의 배타적 논리합 게이트회로GXK0 및 제0자리의 배타적 논리합 게이트회로GXK0의 출력과 자리빌림입력Bin과의 배타적 논리합을 취하여 제0자리의 차의 결과D0으로 하는 제0행의 배타적 논리합 게이트회로GXD0와, 제1자리에서 제7자리까지의 차의 3치부호 생성회로CGS1∼CGS7의 출력부호Ti,1과 K논리회로 매트릭스의 제3열의 제0행에서 제6행까지의 K논리회로KLD30∼KLD33, KLR34∼KLR36의 출력부호의 각각의 배타적 논리합을 취하여 제1자리에서 제7자리까지의 차의 결과D1∼D7로 하는 제1행에서 제7행까지의 배타적 논리합 게이트회로GXD1∼GXD7를 구비한 차생성회로를 도 51에 대하여 부가하면, BLB감산방식의 감산기를 구성할 수 있다.
도 53의 극성최적화를 실시한 구성에 대해서도, 마찬가지로, 자리값XO 및 자리값Y0의 배타적 논리합을 취하는 제0자리의 배타적 논리합 게이트회로GXK0 및 제0자리의 배타적 논리합 게이트회로GXK0의 출력과 자리빌림입력Bin과의 배타적 논리합을 취하여 제0자리의 차의 결과D0으로 하는 제0행의 배타적 논리합 게이트회로GXD0와, 제1자리에서 제7자리까지의 차의 3치부호 생성회로CGA1∼CGA7의 출력부호Ti,1과 제3열의 제0행에서 제6행까지의 K논리회로KLDPN30∼KLDPN33, KLRPN34∼KLRPN36의 출력부호의 부정과의 각각의 배타적 논리합을 취하여 제1자리에서 제7자리까지의 차의 결과D1∼D7로 하는 제1행에서 제7행까지의 배타적 논리합 게이트회로를 구비한 차생성회로를 부가하면, 극성최적화를 도모한 BLB감산방식의 감산기를 구성할 수 있다.
이상과 같이, 본 실시예의 감산기에서는, {00, 01, 11, 10}={Q, Q, Y, N}할당에서의 K논리회로의 바이너리 트리를 이용한 경우, 각 자리Xj,Yj(j=1∼n-2)에 대한 자리빌림의 존부판단을 하는 판단 노드에, 자리값Xj 및 자리값Yj의 배타적 논리합을 취하여 부호Tj,1으로 출력하는 배타적 논리합 게이트회로GX21을 포함하고 있기 때문에, 해당 출력부호Tj,1에 의해 각 자리(Xj,Yj)에 대한 배타적 논리합을 얻어, 보다 간단한 구성으로 차를 생성하는 것이 가능하다.
(축소BLB어레이)
그러나, 도 51 및 도 53에 나타낸 BLB어레이는, 트랜지스터수가 너도 많다. 그래서, BLB어레이의 게이트수를 더욱 삭감하기 위해서, BLB어레이의 짝수행을 삭제하고, 도 55에 나타낸 바와 같은 축소된 BLB어레이를 이용하여 감산기를 실현한다.
축소BLB어레이는, 짝수비트로의 자리빌림신호B2, B4, B6, Bout 생성하는 것만이며, 홀수비트로의 자리빌림신호B1, B3, B5, B7은 직접 얻을 수 없다.
도 55에 있어서, 축소BLB어레이의 구성은, 각 자리값Xi,Yi에 기초하여 판단 결과로서 3치의 어느 하나를 출력하는 n=8개의 차의 3치부호 생성회로(판단 노드) CGS0∼CGS7과, 행이 홀수의 각 자리에 대응하는 4행3열(m=3은 log28=3으로 얻어진다)의 K논리회로 매트릭스를 가지고 구성되어 있다. K논리회로 매트릭스에 대하여, 제1열의 K논리회로군은, 제1행의 단순화한 K논리회로KLR11과, 제3행, 제5행 및 제7행의 K논리회로KL13, KL15 및 KL17을 구비하고, 제2열의 K논리회로군은, 더미노드로서의 제1행의 K논리회로KLD21과, 제3행의 단순화한 K논리회로KLR23과, 제5행 및 제7행의 K논리회로KL25, KL27을 구비하고, 제3열의 K논리회로군은 더미노드로서의 제1행 및 제3행의 K논리회로KLD31, KLD33과, 제5행 및 제7행의 단순화한 K논리회로KLR35, KLR37을 구비하여 구성되어 있다. 또한, 8개의 판단 노드 및 각 열의 K논리회로군은, 각각 동시에 실행된다.
또한, 도 56은, 도 55의 축소BLB어레이에 부가되는 차의 생성단을 설명하는 것으로, 상기 도면 (A)에서는 비트7 및 비트6의 차출력D7 및 D6을, 상기 도면 (B)에서는 비트0 및 비트1의 차출력D0 및 D1을 각각 생성하는 부분회로도를 나타내고 있다.
차를 생성하기 위해서, 도 55의 축소BLB어레이에 대하여 부가할 구성은, 이하와 같이 된다. 즉, 자리값XO 및 자리값Y0의 배타적 논리합을 취하는 제0자리의 배타적 논리합 게이트회로GXK0와, 차의 생성단을 구비하고 있다. 여기에, 차의 생성단은 제0자리의 배타적 논리합 게이트회로GXK0의 출력과 자리빌림입력Bin과의 배타적 논리합을 취하여 제0자리의 차의 결과D0으로 하는 제0행의 배타적 논리합 게이트회로GXD0와, 제0자리의 차의 3치부호 생성회로CGS0의 출력부호T0,0과 제1자리의 차의 3치부호 생성회로CGS1의 출력부호T1,1과의 배타적 논리합을 취하여 제1자리의 차의 결과D1으로 하는 제1행의 배타적 논리합 게이트회로GXD1과, 제f자리의 차의 3치부호 생성회로CGSf(f=2∼7까지의 짝수)의 출력부호Tf,1이 ”1”을 취할 때 해당 행으로의 입력자리값Xf 또는 Yf를, 출력부호Tf,1이 ”0”을 취할 때 제f-1행의 K치논리회로의 출력부호를, 각각 선택하여 제f+1행으로의 자리빌림으로 출력하는 제f행의 셀렉터(자리빌림생성수단) SLKf(도면에는 SLK7만을 표시)와, 제f자리의 차의 3치부호 생성회로CGSf의 출력부호Tf,1과 제f-1행의 K치논리회로의 출력부호와의 배타적 논리합을 취하여 제f자리의 차의 결과Df로 하는 제f행의 배타적 논리합 게이트회로GXDf와, 제f+1자리의 차의 3치부호 생성회로CGSf+1의 출력부호Tf+1,1과 제f행의 셀렉터SLKf의 출력과의 배타적 논리합을 취하여 제f+1자리의 차의 결과Df+1로 하는 제f+1행의 배타적 논리합 게이트회로GXDf+1을 구비하여 구성되어 있다.
이상과 같이 본 실시예의 축소한 BLB감산방식의 감산기에서는, BLB어레이의 짝수행을 삭제하고, 게이트수의 삭감을 도모한 축소BLB어레이를 이용함으로써, BLB어레이의 게이트수와 BLB어레이에 다수 존재하는 거리가 긴 배선을 반으로 줄이는 것이 가능하다. 한편 연산단수가 1단 증가해버리지만, BLB어레이의 소자수 및 배선이 반감했기 때문에 BLB어레이의 구조가 간단하게 되어 지연을 작게 하는 효과가 발생하게 되어 단수의 증가는 반드시 지연의 증가를 의미하지 않는다. 결과적으로, 짝수행을 삭제하지 않은 BLB어레이와 삭제한 BLB어레이의 감산기의 지연은 동등하게 된다. 또한 축소한 BLB어레이에 의한 감산기는 트랜지스터수 및 배선의 단순함에 있어서 우수하다.
6. 4. 4 3치부호 바이너리 트리의 감산기로의 적용의 효과
종래의 감산기는, 가산기의 입력단에 인버터를 부가한 구성으로, 그 만큼 게이트수·지연이 증가하는 결점을 가지고 있다. 본 발명에 관련된 3치부호 바이너리 트리를 이용한 감산기는 그와 같은 결점을 가지고 있지 않다. 여기서는, 가산기와의 차이를 명확하게 하여 종래의 감산기와 비교한다.
우선, 입력단의 3치부호 생성회로에 대해서는, 도 47 (B)에 나타낸 감산기에서의 차의 3치부호 생성회로CGS와 도 13 (B)에 나타낸 가산기에서의 합의 3치부호생성회로CGA를 비교하여 명확히 알수 있듯이, 양자의 차이는 3치부호 생성회로중에 있는 논리게이트회로가 배타적 부정논리합EXNOR(가산기)이거나 배타적 논리합EXOR(감산기)라는 점뿐이다. 현재의 집적회로설계기술에서는, 도 57에 나타낸 바와 같이, 배타적 부정논리합EXNOR(상기 도면 (A) 참조)와 배타적 부정논리합EXOR(상기 도면 (B) 참조)은, 트랜스퍼 게이트의 게이트에 대한 결선이 약간 다를 뿐으로, 회로구조는 완전히 동일하다. 즉, 입력단의 3치부호 생성회로의 게이트수 및 신호전반지연에 대해서는, 가산기와 감산기 사이에서 차는 없다. 따라서, 본 실시예의 3치부호 바이너리 트리를 적용한 감산기는, 종래의 가산기의 입력단에 인버터를 부가한 구성의 감산기와 비교하여, 인버터를 부가하지 않고 실현되며, 게이트수의 증가 및 신호전반지연의 증대라는 결점을 가지지 않고 실현이 가능하다.
제6 실시예〕
6. 5 차의 절대치 연산기의 실시예
6. 5. 1 이상적인 차의 절대치 연산기의 구성
상기 「발명이 해결하려고 하는 과제」에서는, 종래의 차의 절대치 연산기의 결점 등에 대하여 설명하였지만, 이상적인 차의 절대치 연산기의 구성으로 생각되는 것은, (X-Y)의 연산과정에서 (Y-X)의 연산과정을 간단히 도출하는 방법이다. 구체적으로 이야기하면, 이하와 같은 처리스텝이 주어진다.
스텝 SAA1. X＞Y를 가정하고, (X-Y)의 연산을 행한다.
스텝 SAA2. (X-Y)의 결과가 마이너스가 되면, 가정은 잘못되어 있었으므로, (Y-X)의 연산을 해야만한다.
여기서, (X-Y)의 연산과정에서, (Y-X)의 연산과정으로 변환한다. 또한, 스텝 SAA2에서 요구되는 연산변환은, 그 시간이 데이터 시트폭n에 의존하지 않고 고속인 것(정수C＜log 2n)으로, 1개의 감산기보다 확실하게 적은 게이트수로 실현할 필요가 있다.
6. 5. 2 X-Y와 Y-X의 차이
2개의 2진수
X=01111101, Y=00000010
의 감산(X-Y)의 과정을 도 58에 나타낸다. 입력단에서 생성되는 3치부호는
(Q, N, N, N, N, N, Y, N) …(9)
이다. (Y-X)의 경우는 어떤가? 입력단에서 생성되는 3치부호는
(Q, Y, Y, Y, Y, Y, N, Y) …(10)
이다.
이 예가 가르쳐주는 것은, (X-Y)와 (Y-X)의 경우에 생성되는 3치부호의 대칭성이다. (9)의 부호를 각각, "Q" 는 "Q"로, "Y" 는 "N"으로, "N" 은 "Y"로 변환하면, (10)이 얻어지는 것을 알 수 있다. 따라서, 이 예는, 3치부호를 이용하면 이상적인 차의 절대치 연산기가 놀랄 정도로 단순하게 실현이 가능하지 않을까하는 희망을 품게 한다. 왜냐하면, 입력단에서 생성된 3치부호는, 3치부호 바이너리 트리의 BLB어레이를 통하여 각 자리의 자리빌림생성이 되는 것이고, 입력단의 3치부호가 대칭성을 가지면, 저절로 그 자리빌림생성의 효과도 대칭성을 가질 것이기 때문이다. 이 예에서는, (9)에서 얻어지는 자리빌림 생성 결과는,
(N, N, N, N, N, N, Y, N) …(11)
이 되고, (10)에서 얻어지는 자리빌림 생성 결과는,
(Y, Y, Y, Y, Y, Y, N, Y) …(12)
가 된다. 역시 대칭성은 명백하다.
따라서, 차의 절대치연산을 얻는 순서로서 다음의 순서가 고려된다.
스텝 SAB 1. (X-Y)의 연산을 자리빌림생성까지 한다.
스텝 SAB2. (X＜Y)인 것을 판명하고,
(Y-X)로 변경할 필요가 있을 때는,
대칭성을 이용하여 자리빌림 생성 결과를 치환한다.
(X-Y)인 채로 좋을 때는, 자리빌림 생성 결과도 그대로 한다.
(X＜Y)인지 아닌지의 판정은, 자리빌림 생성 결과의 좌단의 부호를 보면 알 수 있다. 최대자리(좌단)의 부호가 Y이면 (X＜Y)이며, N이면 (X＞Y)이다. 스텝 SAB3. 스텝SAB2에서 얻은 자리빌림생성결을 감산기에서 사용한 차의 생성논리회로에 입력하고, 차를 생성한다.
이 값이야말로 차의 절대치이다.
그러나, 이 방법으로는 반드시 바른 결을 얻을 수는 없다. 그래서, 도 59에 나타낸 다른 예를 생각한다. 즉,
X=01111100, Y=00000010
의 감산(X-Y)의 경우, 입력단에서 생성되는 3치부호는
(Q, N, N, N, N, N, Y, N) …(13)
이다. (Y-X)경우는 어떤가? 입력단에서 생성되는 3치부호는
(Q, Y, Y, Y, Y, Y, N, N) …(14)
이다.
(13)과 (14)를 비교해보면, 일견, 앞의 대칭성이 성립되어 있는 듯이 보인다. 확실히, 좌로부터 7개째까지는 대칭적이다. 그러나, 비트0의 부호(가장 오른쪽)만은 예외이다. (13)도 (14)도 비트0의 부호는 "N" 이다. 이 비대칭성은, 자리빌림의 생성결과에까지 미치기 때문에, 앞의 순서로는 차의 절대치를 얻을 수 는 없다.
6. 5. 3 3치부호에 의한 차의 절대치연산의 순서
전술한 2개의 예에 있어서, 전자는 비트0을 포함하여 대칭성이 성립되어 있다. 한편, 후자는 비트0에 한해 대칭성이 성립되어 있지 않다. 전자의 경우의 X, Y 의 비트0은 각각 ”1”, ”0”으로, 후자의 경우의 X, Y의 비트0은 양쪽 모두 ”0”이다. 그러나, 어느 쪽의 예에서도 생성되는 3치부호는 같은 "N" 이었다. 여기에, 질문의 본질이 있다.
전자의 예의 경우, 즉 X, Y의 비트0의 숫자가 다른 경우, (X-Y)의 X와 Y를 교환하면 비트0에서의 대소관계도 역전한다. 따라서, 부호 "N"을 부호 "Y"로 치환하는 것은 당연하다. 그러나, 후자의 예의 경우, 즉 X,Y의 비트0의 숫자가 동일한 경우, (X-Y)의 X와 Y를 교환하여도 비트0에서의 대소관계는 변하지 않는다. 따라서, 부호"N"을 부호"Y"로 치환하는 것은 부자연스럽다. 같은 부호"N" 인데도 불구하고 X와 Y를 교환한 경우의 대처방법이 2종류있기 때문에, 대칭성이 무너져도 버린 것이다. 이와 같은 사태는, 「(X0-Y0)의 연산에서 자리빌림은 일어나지 않는다("N"). (Y0-X0)의 연산에서는 자리빌림이 일어난다("Y").」라는 경우와, 「(X0-Y0)의 연산에서 자리빌림은 일어나지 않는다("N"). (Y0-XO)의 연산에서도 자리빌림은 일어나지 않는다("N").」라는 경우를 구별하여 취급할 필요가 있다는 것을 시사하고 있다.
실은, 단순한 방법으로, 이 사태를 해결하는 것이 가능하다. 그것은 비트0의 3치부호생성을, 다른 비트의 3치부호생성과 마찬가지로 행하면 되는 것이다. 비트0 이외에서는, (X, Y)의 비트가 각각 (0, 0)/(1, 1)일 때는 「자리빌림이 일어나는지 아닌지 알 수 없다」라는 의미로 부호 "Q"를, (1,0)일 때는 「자리빌림은 일어나지 않는다」라는 의미에서 부호 "N"을, (0,1)일 때는 「자리빌림이 일어난다」라는 의미에서 부호 "Y"를 생성한다. 비트0의 경우, (0,0)/(1,1)일 때는 「(XO-Y0)의 연산에서 자리빌림은 일어나지 않는다("N"). (YO-XO)의 연산에서도 자리빌림은 일어나지 않는다("N").」라는 의미에서 부호"Q"를, (1,0)일 때는 「(XO-YO)의 연산에서 자리빌림은 일어나지 않는다("N"). (YO-XO)의 연산에서는 자리빌림이 일어난다("Y"). 」라는 의미에서 부호"N"을, (0,1)일 때는 부호"Y"를 생성하면 알맞다.
이 부호의 생성을, 도 60에 나타낸 바와 같이, 앞에 나타낸 후자의 예(X=01111100, Y=00000010)에 적용시켜 본다.
(X-Y)의 경우, 입력단에서 생성되는 3치부호는
(Q, N, N, N, N, N, Y, Q) …(15)
이다. (Y-X)경우는
(Q, Y, Y, Y, Y, Y, N, Q) …(16)
이 된다. 명백하게, 3치부호의 대칭성이 성립되어 되어 있다. 즉, (15)의 부호를 각각 "Q"를 "Q"로, "Y"를 "N"으로, "N"을 "Y"로 치환하면, (16)이 얻어진다. 자리빌림 생성 결과도 마찬가지로 대칭성이 성립되어 있다.
단, (15)를 3치부호 바이너리 트리의 BLB어레이로 입력하고, 자리빌림의 생성결을 얻으려고 하는 경우, 주의가 필요하다. 감산기에서 이용한 BLB어레이는, 비트0의 확정적 성질에 따라 단순화된 BLB어레이였다. 즉, 비트0의 3치부호생성에서는 부호 "Q" 가 이용되지 않는 것을 이용하여, 내부의 논리회로를 단순화한 것이다. (15), (16)을 보면 명백히 알 수 있듯이, 차의 절대치연산에서는, 비트0에 부호 "Q" 가 이용된다. 따라서, 감산기와는 달리, 단순화되어 있지 않은 K논리회로KL만으로 구성한 바이너리 트리의 BLB어레이가 필요하게 된다.
이 절대치 연산용의 BLB어레이에서 얻어지는 자리빌림 생성 결과를 해석하는 경우에도, 주의를 기울여야 한다. 자리빌림 생성 결과에 부호 "Q" 가 포함되는 경우, 반드시 그것은 비트0에서 생성된 "Q" 이다. 비트0이외에서 생성된 부호 "Q" 는, 하위자리의 "Y"/"N"에서 반드시 부정되어 버리기 때문이다. 비트0에서 생성된 부호 "Q" 는 「하위자리에 의존하므로 알 수 없다」라는 의미를 나타내고 있는 것이 아니다. 상술한 바와 같이, 「(XO-YO)의 연산에서 자리빌림은 일어나지 않는다("N"). (YO-XO)의 연산에서도 자리빌림은 일어나지 않는다("N"). 」라는 것을 의미하고 있다. 따라서, 최종적인 자리빌림생성의 경우는, 부호"Q"를 부호 "N"으로 치환하여 행할 필요가 있다.
지금까지는 (X-Y)의 자리빌림의 생성결과에서, (Y-X)의 자리빌림의 생성결을 얻는 방법에 대하여 고찰을 더하여 왔다. 그러면 차의 절대치는 어떻게하면 얻어지는 것일까. 1비트의 경우, 이하의 관계가 성립한다.
(Xi-Yi)-Bi=(Yi-Xi)-Bi(mod 2)
=Xi(+)Yi(+)Bi(mod 2)
이는 감산기의 출력단에서 차를 생성하는 것과 동일한 관계((6)식)를 나타내고 있다. 즉, 차의 절대치연산의 최종적인 자리빌림생성이 얻어졌다고 하면, 이 이후는 감산에서의 차를 구하는 논리회로를 이용하여 실현할 수 있다.
이상의 고찰을 기초를 얻어진, 3치부호를 이용한 바른 차의 절대치를 얻는 순서를 이하에 나타낸다.
스텝 SAC1. (X-Y)를 가정하고, 감산기의 입력단의 회로
(차의 3치부호생성논리회로)를 이용하여, 각 자리의 3치부호생성을 한다.
비트0도 다른 비트와 마찬가지로 "Q"를 이용한 부호생성을 한다.
스텝 SAC2. 생성된 각 자리의 3치부호를 절대치 연산용의
3치부호 바이너리 트리 BLC어레이에 입력하고, 자리빌림을 행한다.
스텝 SAC3. 얻어진 자리빌림 생성 결과의 좌단의 부호에 주목한다.
좌단의 부호가 "Y" 이면 (X＜Y)이며 자리빌림 생성 결과의 부호치환을 행한다.
"Q" 이면 (X=Y)이며 자리빌림 생성 결과의 부호치환을 하던지 아니면 그대로 한다.
"N" 이면 (X＞Y)이며 자리빌림 생성 결과는 그대로 한다.
여기에서 말하는 부호치환이란, "Q"를 "Q"로, "Y"를 "N"으로, "N"을 "Y"로 각각 치환하는 것이다.
스텝 SAC4. 스텝 SAC3의 후,자리빌림 생성 결과에
부호 "Q" 가 포함되어 있다면 "N"으로 치환한다.
스텝 SAC5. 스텝 SAC4에서 얻어지는
최종적인 자리빌림 생성 결과의 부호는 "Y"/"N"만으로 되어 있다.
"Y" 이면 Bi=1, "N" 이면 Bi=0으로 하고,
이를 차의 생성회로(감산기의 출력단)에 입력한다.
또한, 3치부호생성입력단에서 얻어지는 (Xi(+)Yi)의 값도
차의 생성회로에 입력한다.
스텝 SAC6. 차의 생성회로에 있어서,
(Xi(+)Yi(+)Bi)을 연산하고 출력한다.
이것이야말로 차의 절대치이다.
6.5.4 부호치환회로
전항의 최후에 설명한 순서인 스텝 SAC3, 스텝 SAC4에서의 부호치환을 실현하는 논리회로를, 새롭게 만들 필요가 있다. 이 이외에 필요로 한 논리회로는, 제5 실시예에 관련한 감산기에서 얻어져 있다.
즉, n비트 2진수에서의 2수(X,Y)의 차의 절대치연산을 구하는 연산장치는, 비트0을 포함하는 전 비트에 대한 차의 3치부호를 생성하는 판단 노드(차의 3치부호 생성회로)군, 및 상위 우선결정노드매트릭스(단순화되지 않은 K논리회로 매트릭스)에 의한 3치부호 바이너리 트리BLB어레이와, 차의 절대치연산에서의 각 자리의 자리빌림을 생성하는 자리빌림생성부와, 차의생성부를 구비한 구성이다.
여기서, 자리빌림 생성부는 제n-1행 제m열의 K논리회로에서 생성된 제n-1자리의 자리빌림 생성 결과에 따라, 2수의 차(X-Y)의 결과에 대하여 부호를 판정하여 부호판정신호SGN을 출력하는 부호판정회로와, 부호판정회로의 부호판정의 결과가 부 또는 부 또는 제로(부호판정신호SGN=1)인 경우에는, 제m열의 K논리회로군내, 제n-1행의 K논리회로를 제외한 제0행에서 제n-2행까지의 K논리회로의 출력부호에 대하여, 치부호 "Q"를 치부호 "Q" 으로, 치부호 "Y"를 치부호 "N"으로, 치부호 "N"을 치부호 "Y"로 각각 치환하고, 부호판정의 결과가 정 또는 제로 또는 정(부호판정신호SGN=0)인 경우에는, 해당 부호치환을 하지 않고 그대로 하고, 그 후 해당부호치환 또는 그대로 한 결과출력에 대하여 각각 치부호 "Q"를 치부호 "N"으로 치환하여 각 자리의 자리빌림을 얻는 제0행에서 제n-2행까지의 부호치환회로를 구비한 구성이다.
도 61에는, {00,01,11,10}={Q,Q,Y,N}할당에서의, 제i행(i=0∼n-2)의 부호치환회로SCi의 회로도(도 61(A)와, 부호판정의 부호판정결과에 따른 부호변환(최종자리빌림생성)을 설명하는 도표(도 61 (B) 및 (C))를 나타낸다.
제0행에서 제n-2행까지의 부호치환회로SCi는 2단으로 구성되고, 제1단째에서는 대칭부호치환이 이루어진다. 즉, 배타적 논리합 게이트회로GXAi에 의해, 부호판정신호SGN과 제0행에서 제n-2행까지의 K논리회로의 출력부호Tij,0과의 배타적 논리합을 각각 취하여, 부호판정신호SGN=1일 때, K논리회로의 출력부호Tij,0에 대하여, 치부호 "Q"를 치부호 "Q"로, 치부호 "Y"를 치부호 "N"으로, 치부호 "N"을 치부호 "Y"로 각각 치환하고, 부호판정신호SGN=0일 때는, 해당 부호치환을 하지않고 그대로 한다. 또한, 제2단째에서는, 논리곱 게이트회로GAAi에 의해, 배타적 논리합 게이트회로GXAi의 출력과 제0행에서 제n-2행까지의 K논리회로의 출력부호Tij,1의 논리곱을 각각 취하여, 치부호 "Q"를 치부호 "N"으로 치환하여 각 자리의 최종 자리빌림을 얻는다. 이 때, 최종자리빌림부호는, Y/N의 2치가 되기 때문에, 해당 출력은 1비트가 된다.
이 도면에서 명백히 알 수 있듯이,부호치환회로SCi는 단순한 논리이며 게다가 고속이다. 또한, 이 부호치환에 요하는 시간은 데이터 비트폭n에 의존하지 않고, 정수의 범위이다. 따라서, 종래의 2의 보수생성에 이용되는 인클리멘트에 대하여, 연산시간 및 하드웨어량의 양자에서 우수하다고 할 수 있다.
6.5.5 부호없음 차의 절대치 연산기의 구성
3치부호를 이용하여 추상적으로 표현된 차의 절대치연산회로의 구성을 도 62에 나타낸다. 도면중의 부호판정회로는, {00,01,11,10}={Q,Q,Y,N}할당에서는, 논리곱 게이트회로 1개만으로 실현할 수 있다. 또한, 도면중의 각 구성요소의 회로구성에 대하여, 도 61 (A)에 나타낸 부호치환회로SC0∼SC6 외는, 제5 실시예의 감산기에 이미 나타내져 있고, 입력단에 있는 차의 3치부호 생성회로CGS0’ 및 CGS1∼CGS7은 도 47 (B)에, K논리회로 매트릭스를 구성하는 K논리회로KL11∼KL17, KL22∼KL27 및 KL34∼KL37은 도 5 (D)에 출력단인 차의 생성단SG1∼SG7은 도 54 (A)에 각각 나타내져 있다.
또한, 감산기(제5 실시예)에서의 BLB어레이의 구성과는 달리, 도 62의 BLB어레이에서는, 비트0의 차의 3치부호 생성회로CGS0’은 다른 비트의 차의 3치부호 생성회로CGS1∼CGS7과 같은 것을 사용하고, 또한 K논리회로 매트릭스는 단순화된 K논리회로KLR을 사용하고 있지 않다. 이에 따라 더미노드KLD10’, KLD20’, KLD21’, KLD30’∼KLD33’도 1비트폭에서 2비트폭으로 확장되어 있다. 또한, 도 62에 있어서는 비트0의 차의 생성단SG0이 생략되어 있지만, 이에 대해서도 도 54 (B)에 나타내어진 바 대로이다.
6.5.6 부호있음 차의 절대치 연산기의 구성
여기까지 설명해 온 차의 절대치 연산기는, 부호없음2진수를 가정하고 있다.
예를 들면,
X=0000B(=0D), Y=1111B(=15D)의 경우라면,
ABS(X-Y)=1111B(=15D)
라는 값을 출력한다. 여기서, 부기되는 ”B”는 2진수를, ”D”는 10진수를 각각 나타내고 있다.
한편, 입력되는 2개의 2진수를, 2의 보수를 이용한 부호있음 2진수로 간주했을 때,
X=0000B(=0D), Y=1111B(=-1D)의 경우라면,
ABS(X-Y)=0001B(=1D)
라는 값이 된다. 이와 같이, 입력이 완전히 같은 경우(X=0000, Y=1111)에도 의미가 다르기 때문에, 출력은 다르다. 따라서, 도 62의 부호없음 차의 절대치 연산기를 그대로의 형태로, 부호있음 차의 절대치 연산기로 사용할 수는 없다.
그러나, 놀랍게도, 도 62의 부호없음 차의 절대치 연산기에 약간 변경을 가하는 것만으로, 부호있음차의 절대치 연산기를 얻을 수 있다. 즉, 입력X, Y의 각각의 MSB를 교환하고, 입력에 가하는 것만으로도 된다. 도 63은 부호있음 차의 절대치 연산기의 구성도이다. 상기 도면에 있어서, 2수의 MSB(비트7)에 대한 3치부호생성을 하는 3치부호 생성회로CGS7’은, 자리값X7을 자리값Y7로, 자리값Y7을 자리값X7로, 각각 취급하고 다른 비트의 3치부호 생성회로CGS0’, CGS1∼CGS6에서의 Xi, Yi의 취급과 반대로 되어 있다.
6.5.7 3치부호 바이너리 트리의 차의 절대치 연산기적용의 효과
이상 설명한 바와 같이, 본 실시예의 차의 절대치 연산기에서는, 2수(X,Y)의 차의 절대치연산을 구하는 경우에, 3치부호 생성회로군 및 단순화되지 않은 K논리회로 매트릭스에 의한 3치부호 바이너리 트리BLB어레이를 사용하고, 우선 차의 3치부호 생성회로군에 의해 비트0을 포함하는 전 비트에 대한 차의 3치부호생성을 행한다. 이에 따라, (X-Y)시의 3치부호생성과 (Y-X)시의 3치부호생성이 대조적이 되며, 따라서 자리빌림 생성 결과도 (X-Y)시와 (Y-X)시로 대조적이 된다. 이 때문에, (X-Y)를 가정하여 자리빌림생성을 한 후, 해당 자리빌림생성결을 기본으로 하여 간단한 방법으로 (Y-X)시의 자리빌림생성결을 얻을 수 있다.
다음으로, 차의 3치부호 생성회로에 의해 생성된 비트0을 포함하는 전 비트에 대한 차의 3치부호생성을 K논리회로 매트릭스에 부여하고, 각 자리의 자리빌림생성을 한다. 자리빌림생성의 결과도 3치부호로 출력되지만, 해당 출력은 입력단에서의 3치부호생성에서 규정한 대칭성이 유지되어 있다. 따라서, (X-Y)시의 자리빌림 생성 결과에서, 용이하게 (Y-X)시의 자리빌림생성결을 얻을 수 있다.
또한, 차의 3치부호 생성회로에 의해 생성된 비트0을 포함하는 전 비트에 대한 차의 3치부호생성을 단순화되지 않은 K논리회로 매트릭스에 부여하고, 각 자리의 자리빌림을 생성한 후, MSB의 자리빌림 생성 결과에 따라, 2수의 차의 결과에 대해 부호를 판정한다. MSB의 자리빌림 생성 결과의 부호가 "Y" 이면 X＜Y이고, 자리빌림 생성 결과의 부호치환을 행하고, 결과의 부호가 "Q" 이면 X=Y이고, 자리빌림 생성 결과의 부호치환을 하거나 아니면 그대로 하고, 결과의 부호가 "N"이면 X＞Y이며, 자리빌림생성결을 그대로 한다. 또한, 대칭부호치환에서는, 치부호 "Q"를 치부호 "Q"로, 치부호 "Y"를 치부호 "N"으로, 치부호 "N"을 치부호 "Y"로 각각 치환한다. 이에 따라, (X-Y)의 자리빌림 생성 결과에서, (Y-X)의 자리빌림 생성결을 간단하게 얻을 수 있고, 이상적인 연산변환을 실현할 수 있다.
또한 부호치환후, 다시 해당 치환결과 또는 K논리회로의 출력부호에 대하여, 치부호 "Q"를 치부호 "N"으로 치환하여 각 자리의 자리빌림을 얻는다. 요컨데, 부호치환후의 치부호 "Q" 는, 「자리빌림은 일어나지 않는다」는 것을 의미하고 있는 것에 주목하고, 치부호 "Q"를 치부호 "N"으로 치환하는 것이다. 치부호 "Q"를 치부호 "N"으로 치환한 후의 자리빌림 생성 결과는, 치부호 "Y" 와 치부호 "N"만이 되고, 치부호 "Y" 는 「자리빌림이 일어난다」는 것, 즉 자리올림Bi=1을, 또 치부호 "N" 은 「자리빌림이 일어나지 않는다」는 것, 즉 자리올림Bi=0을 각각 의미하게 된다. 이는 감산기에서의 자리빌림 생성 결과와 동일하며, 따라서, 이 이후는 감산기와 같은 논리회로를 이용하고, 차의 절대치 연산기를 실현할 수 있다.
또한, 「종래의 기술」에 설명한 바와 같이, 종래에 빈번하게 이용되어 온 차의 절대치 연산기의 실현방법은 2가지가 있다. 1가지는 2개의 감산기를 이용하여 (X-Y)와 (Y-X)를 병렬로 수행하는 방법(제2의 방법)이며, 고속이지만 게이트수가 많다는 특징이 있다. 또 하나는 1개의 감산기와 1개의 인클리메터를 이용하여 (X-Y)를 행하고 필요에 따라서 2의 보수를 생성하는 방법(제3의 방법)이며, 게이트수야말로 적지만 저속이라는 특징이 있다. 이 제2 및 제3의 방법에 의한 차의 절대치 연산기와 본 발명에 의한 차의 절대치 연산기에서의 게이트수 및 지연에 대한 정성적(定性的)인 비교를 도 64에 나타낸다.
일반적으로 N≥8정도의 실용적인 범위에서는 이하와 같은 관계가 성립한다.
(a)게이트수에 대하여,
kT N+kA log2N (본 발명의 차의 절대치 연산기)
≤ 1.4kA Nlog2N (제3의 방법에 의한 차의 절대치 연산기)
≤ kS N+kA 2Nlog2N (제2의 방법에 의한 차의 절대치 연산기)
(b)지연에 대하여,
CT+CA log2N (본 발명의 차의 절대치 연산기)
≒ CS+CA log2N (제2의 방법에 의한 차의 절대치 연산기)
≤ CS+CA2 log2N (제3의 방법에 의한 차의 절대치 연산기)
따라서, 본 발명에 의한 차의 절대치 연산기는, 종래의 차의 절대치 연산기에 비해, 게이트수 및 신호전반지연 모두 우수하다고 할 수 있다.
이상 설명한 바와 같이, 본 발명의 연산장치 및 그 연산방법 및 해당 연산방법을 프로그램으로 기억한 기억매체에 의하면, 순서의존성이 있는 판단의 계열구조를 불확정부호 바이너리 트리구조로 변환하면, 그 처리시간은 고작 log2n을 넘는 최소의 정수개분의 합이 되어 보다 고속으로 처리하는 것이 가능하게 되고, 또 효율적으로 병렬처리가 가능한 고속연산장치를 실현하는 것도 가능하다.
또한, 본 발명의 연산장치 및 그 연산방법 및 해당 연산방법을 프로그램으로 기억한 기억매체에 의하면, 순서의존성이 있는 판단의 계열구조를 완전 바이너리 트리상의 구조로 변환하면, 그 처리시간은 고작 log2n를 넘는 최소의 정수개분의 합이 되어 보다 고속으로 처리하는 것이 가능하게 되고, 또 효율적으로 병렬처리가 가능한 고속연산장치를 실현하는 것도 가능하다.
또한, 본 발명의 연산장치 및 연산방법 및 해당 연산방법을 프로그램으로 기억한 기억매체에 의하면, 임의의 R진수에서의 2수의 비교, 가산, 감산, 차의 절대치연산 등의 각종 연산에서의 순서의존성이 있는 판단의 계열구조를 완전 바이너리 트리상의 구조로 변환하면, 그 처리시간이 고작 log2n를 넘는 최소의 정수개분의 합이 되어 보다 고속으로 처리하는 것이 가능하게 되고, 또 효율적으로 병렬처리가 가능한 고속연산장치를 실현하는 것도 가능하다.
도 1은 프라이어리티엔코더(priority encoder)에서의 순서의존성을 가지는 판단의 계열구조의 개념설명도이다.
도 2는 순서의존성을 가지는 판단의 계열구조 및 의존입출력을 가지는 판단 노드의 정의를 설명하는 개념설명도이다.
도 3은 종래의 프라이어리티엔코더의 논리회로도이다.
도 4는 순서의존성을 가지는 판단의 계열구조의 논리회로에서의 전형적인 구조를 설명하는 설명도이다.
도 5는 의존입출력을 갖지 않는 판단 노드의 정의를 설명하는 개념설명도이다.
도 6은 상위 우선결정노드의 정의를 설명하는 개념설명도이다.
도 7은 불확정부호 바이너리 트리의 정의를 설명하는 개념설명도이다.
도 8은 프라이어리티엔코더에서의 의존입출력을 가지는 판단 노드를 포함하는 의존입출력을 갖지 않는 판단 노드의 개념설명도이다.
도 10 (A)는 불확정부호 바이너리 트리의 부호체계의 설명도, 도 10 (B)는 각 판단 노드의 진리치표,
도 10 (C)는 상위결정우선노드의 진리치표이다.
도 11은 본 발명의 제1 실시예에 관련한 프라이어리티엔코더의 판단 노드, 상위 우선결정노드에 의한 불확정부호 바이너리 트리 논리회로도이다.
도 12는 제1 실시예의 프라이어리티엔코더의 불확정부호 바이너리 트리 논리회로도를 논리압축하여 최적화해가는 과정의 설명도(그 1)이다.
도 13은 제1 실시예의 프라이어리티엔코더의 불확정부호 바이너리 트리 논리회로도를 논리압축하여 최적화해가는 과정의 설명도(그 2)이다.
도 14는 제1 실시예의 프라이어리티엔코더의 불확정부호 바이너리 트리 논리회로도를 논리압축하여 최적화해가는 과정의 설명도(그 3)이다.
도 15는 제1 실시예의 프라이어리티엔코더의 불확정부호 바이너리 트리 논리회로도를 논리압축하여 최적화해가는 과정의 설명도(그 4)이다.
도 16은 제1 실시예의 프라이어리티엔코더의 불확정부호 바이너리 트리 논리회로도를 논리압축하여 최적화해가는 과정의 설명도(그 5)이다.
도 17은 제1 실시예의 프라이어리티엔코더의 불확정부호 바이너리 트리 논리회로의 압축, 최적화에 의해 최종적으로 얻어진 논리회로도이다.
도 18은 본 발명의 제2 실시예에 관련한 8비트입력 4비트출력의 비트시프트량 계수용 프라이어리티엔코더의 진리치표이다.
도 19는 제2 실시예의 비트시프트량 계수용 프라이어리티엔코더의 구성도이다.
도 20은 비교에서의 인간의 순서적 사고의 개념을 설명하는 개념설명도이다.
도 21은 가산에서의 인간의 사고의 개념을 설명하는 개념설명도이다.
도 22는 가산에서의 인간의 순서적 사고의 개념을 설명하는 개념설명도이다.
도 23은 감산에서의 인간의 사고의 개념을 설명하는 개념설명도이다.
도 24는 감산에서의 인간의 순서의존성을 갖는 판단의 계열을 설명하는 설명도이다.
도 25는 본 발명의 원리설명도이며, 3치부호 바이너리 트리와 그 구성요소가 되는 판단 노드 및 상위 우선결정노드의 개념설명도이다.
도 26은 K연산장의 정의와 그 논리관수를 설명하는 설명도이다.
도 27은 비교의 경우의 3치부호생성을 설명하는 진리치표 및 비교의 3치부호 생성회로의 회로도이다.
도 28은 3치부호 바이너리 트리를 2진수논리회로로 실현한 경우의 일반적인 구조를 나타내는 구성도이다.
도 29는 본 발명의 제3 실시예에 관련한 8비트 2진수의 부호없음 비교기의 구성도이다.
도 30은 본 발명의 제3 실시예에 관련한 8비트 2진수의 부호있음 비교기의 구성도이다.
도 31은 3치부호의 진리치표를 예시하는 설명도이다.
도 32는 극성최적화한 K논리회로의 회로도이다.
도 33은 극성최적화한 8비트 2진수 부호없음 비교기의 구성도이다.
도 34는 가산의 경우의 3치부호생성을 설명하는 진리치표 및 합의 3치부호 생성회로의 회로도이다.
도 35는 비트0의 확정적 성질에 따른 진리치표와 비트0의 합의 3치부호 생성회로의 회로도이다.
도 36은 비트0의 확정적성질에 의해 단순화되는 K논리회로의 설명도이다.
도 37은 본 발명의 제4 실시예에 관련한 8비트 2진수의 자리올림생성 바이너리 트리의 구성도이다.
도 38은 8비트 2진수의 MSB의 합을 생성하는 회로의 회로도이다.
도 39는 본 발명의 제4 실시예에 관련한 BLC어레이의 구성도이다.
도 40은 본 발명의 제4 실시예에 의한 극성최적화한 BLC어레이의 구성도이다.
도 41은 본 발명의 제4 실시예에 의한 축소한 BLC어레이와 합생성부에 의한 BLC가산방식의 가산기의 구성도이다.
도 42는 도 41의 BLC가산방식의 가산기에서의 합생성회로를 다른 구성으로 한 변형예의 구성도(그 1)이다.
도 43는 도 41의 BLC가산방식의 가산기에서의 합생성회로를 다른 구성으로 한 변형예의 구성도(그 2)이다.
도 44는 3치부호 바이너리 트리의 부호할당의 설명도이며, 그 대표의 K논리회로의 회로도(그 1)이다.
도 45는 3치부호 바이너리 트리의 부호할당의 설명도이며, 그 대표의 K논리회로의 회로도(그 2)이다.
도 46은 본 발명의 다른 할당인 {Y,F,N,Q}교환에 의한 비교기·가산기의 구성요소의 회로도이다.
도 47은 감산의 경우의 3치부호생성을 설명하는 진리치표 및 차의 3치부호 생성회로의 회로도이다.
도 48은 비트0의 확정적 성질에 따른 진리치표와 비트0의 차의 3치부호 생성회로의 회로도이다.
도 49는 비트0의 확정적 성질에 의해 단순화되는 K논리회로의 설명도이다.
도 50은 본 발명의 제5 실시예에 관련한 8비트 2진수의 자리빌림생성 바이너리 트리의 구성도이다.
도 51은 본 발명의 제5 실시예에 관련한 8비트 2진수의 자리빌림을 생성하는 BLB어레이의 구성도이다.
도 52는 극성최적화한 K논리회로의 회로도이다.
도 53은 극성최적화한 8비트 2진수의 자리빌림을 생성하는 BLB어레이의 구성도이다.
도 54는 BLB어레이에 이용한 감산기의 자리빌림 생성에서 차의 생성까지의 구성을 설명하는 부분구성도이다.
도 55는 본 발명의 제5 실시예에 관련한 감산기의 입력단에서 자리빌림생성까지를 구성하는 축소한 BLB어레이의 구성도이다.
도 56은 축소BLB어레이를 이용한 감산기의 자리빌림 생성에서 차의 생성까지의 구성을 설명하는 부분구성도이다.
도 57은 배타적 논리합 게이트회로 및 배타적 부정논리합 게이트회로의 내부회로도이다.
도 58은 감산에서 생성되는 3치부호를 비교하는 설명도(그 1:일견, 대칭성이 성립되어 보이는 예)이다.
도 59는 감산에서 생성되는 3치부호를 비교하는 설명도(그 2:비트0에서 대칭성이 성립하지 않는 예)이다.
도 60은 비트0의 3치부호생성을 대칭적으로 한 경우의 3치부호의 비교를 설명하는 설명도이다.
도 61은 본 발명의 제6 실시예에 관련한 차의 절대치 연산기에서의 부호치환회로의 회로도와 부호판정의 부호판정결과에 따른 부호변환(최종자리빌림생성)을 설명하는 도표의 설명도이다.
도 62는 본 발명의 제6 실시예에 관련한 부호없음 차의 절대치 연산기의 전체구성도이다.
도 63은 본 발명의 제6 실시예에 관련한 부호있음 차의 절대치 연산기의 전체구성도이다.
도 64는 종래의 제2 및 제3의 방법에 의한 차의 절대치 연산기와 본 발명에 의한 차의 절대치 연산기에서의 게이트수 및 지연에 대한 정성적인 비교를 설명하는 설명도이다.
도 65는 8비트입력 4비트출력의 프라이어리티엔코더의 진리치표이다.
도 66은 프라이어리티엔코더의 적용예로서의 버스정지를 설명하는 설명도이다.
도 67은 종래의 8비트입력 4비트출력의 프라이어리티엔코더의 논리회로도이다.
도 68은 종래의 8비트BLC가산방식에 의한 BLC가산기에서의 BLC어레이의 구성도이다.
도 69는 종래의 8비트BLC가산방식에 의한 BLC가산기에서의 입력단의 회로도이다.
도 70은 종래의 부호있음 2진수비교기의 구성도이다.
도 71은 1비트 2진수의 감산의 정의, 및 X에 Y의 2의 보수를 가산하고 X-Y의 감산을 하는 경우의 진리치표를 나타내는 설명도이다.
도 72는 종래의 가산기를 이용한 감산기의 구성도이다.
도 73은 종래의 제2의 방법에 의한 차의 절대치 연산기의 구성도이다.
도 74는 종래의 제3의 방법에 의한 차의 절대치 연산기의 구성도이다.
〈도면의 주요부분에 대한 부호의 설명〉
GOV1∼GOV7, GO25∼GO27, GO13∼GO17, GO02∼GO07, GOV01, GOV23, GOV45, GOV67, GOV03, GOV47, GOV07…논리합 게이트회로, GN01…부정논리게이트회로, DCB, DCA…논리게이트회로, L0a, L1a, L0b, L1b, L0∼L7∼판단 노드, N01a, N01b, N01c, N01, N23c, N23, N45, N67, N03a, N03b, N03, N47b, N47, N07a, N07…상위 우선결정노드, SL011∼SL013, SL031∼SL033, SL471, SL071∼SL073…셀렉터, GOZ01, GOZ23, GOZ45, GOZ67, GOZ03, GOZ47, GOZ07…논리합 게이트회로, GNZ01, GNZ23, GNZ45, GNZ67, GNZ03, GNZ47, GNZ07…부정논리게이트회로, ZL0∼ZL7…판단 노드, ZN01, ZN23, ZN45, ZN67, ZN03, ZN47, ZN07…상위 우선결정노드, SZ031, SZ471, SZ071∼SZ072…셀렉터, KL…K논리회로(상위 우선결정노드), GO1…논리합 게이트회로, SL1…셀렉터(선택수단), Ti,1, Tj,1…K논리회로의 입력(부호), Tij,1, Tij,0…K논리회로의 출력(부호), CGC…비교기의 3치부호 생성회로(판단 노드), GXO1…배타적 논리합 게이트회로, SGN1…접속선, Xi,Yi…3치부호 생성회로의 입력(부호), Ti,1, Ti,0…3치부호 생성회로의 출력(부호), CGC0∼CGC7…비교의 3치부호 생성회로, KL11, KL21, KL22, KL31∼KL34…K논리회로, T70, ＾T70…K논리회로KL11의 출력(부호), XO∼X7, Y0∼Y7…3치부호 생성회로의 입력(부호), T0∼T7…3치부호 생성회로의 출력(부호), T10, T32, T54, T76, T30, T74…K논리회로KL11의 출력(부호), KLPN, KLPN11, KLPN31∼KLPN34…플러스 논리입력·마이너스 논리출력의 K논리회로, GNO1…부정논리합 게이트회로, SL2…셀렉터(제2선택수단), KLNP, KLNP21, KLNP22…마이너스 논리입력·플러스 논리출력의 K논리회로, GNA1…부정 논리곱 게이트회로, SL3…셀렉터(제3 선택수단), CGA, CGA’…가산기의 3치부호 생성회로(판단 노드), GNX1…배타적 부정논리합 게이트회로, SGA1, SGA2…접속선, CGA0…비트0의 합의 3치부호 생성회로, GNO2…부정논리합 게이트회로, GNA2…부정 논리곱 게이트회로, SL4…셀렉터(선택수단), KLR…단순화돤 K논리회로, CGA0∼CGA7…합의 3치부호 생성회로, KL21o, KL31o∼KL33o…K논리회로, KLR11o, KLR22o, KLR34o…단순화된 K논리회로, Cout…자리올림신호(외부출력), KL217, KL317, KL327, KL337…K논리회로, KLR117, KLR227…단순화한 K논리회로, KLD347…더미노드, GN1…부정논리게이트회로, GXO2…배타적 논리합 게이트회로, S7…MSB에 대한 합의 결과, KLD10, KLD20, KLD21, KLD30∼KLD33…K논리회로(더미노드), KLR11, KLR22, KLR23, KLR34∼KLR37…단순화한 K논리회로, KL12∼KL17, KL24∼KL27…K논리회로, KLDPN10, KLDNP20, KLDNP21, KLDPN30∼KLDPN33…K논리회로(반전더미에), KLRPN11, KLRNP22, KLRNP23, KLRPN34∼KLRPN37…단순화한 K논리회로, KLPN12∼KLPN17, KLNP24∼KLNP27…K논리회로, GN6, GN7…부정논리게이트회로, 100…합생성부, S0∼S7…합출력, SL7, SLA7…셀렉터(자리올림생성수단), SLB7…셀렉터(합생성선택수단), GXO6, GXO7, GXA7, GXB72…배타적 논리합 게이트회로, GXNA6, GXNB6, GXB73…배타적 부정논리합 게이트회로, CGCa…비교기의 3치부호 생성회로, GN11…부정논리게이트회로, GNO11, GNO12…부정논리합 게이트회로, GAB71, GNA11, GNA12…부정 논리곱 게이트회로, CGAa…가산기의 3치부호 생성회로, KLaPN…플러스 논리입력·마이너스 논리출력의 K논리회로, KLaNP…마이너스 논리입력·플러스 논리출력의 K논리회로, GC1∼GC9…복합 논리게이트회로, GA1…논리곱 게이트회로, GA21…부정 논리곱 게이트회로, GNO21…부정논리합 게이트회로, SL11…셀렉터, GX11, GX12…배타적 논리합 게이트회로, CGSi…감산기의 3치부호 생성회로(판단 노드), GX21…배타적 논리합 게이트회로, SGS…접속선, CGS0∼CGS7…차의 3치부호 생성회로, CGS0, CGS0’…비트0의 차의 3치부호 생성회로, GNO21…부정논리합 게이트회로, GNA21…부정 논리곱 게이트회로, Bout…자리빌림신호(외부출력), GN21…부정논리게이트회로, GX02…배타적 논리합 게이트회로, D7…MSB에 대한 차의 결과, D0∼D7…차출력, SLK7셀렉터…(자리빌림생성수단), GXD6, GXD7…배타적 논리합 게이트회로, GXK0, GXDO, GXD1…배타적 논리합 게이트회로, INV1∼INV6…인버터, GT1∼GT4…트랜스퍼게이트, GXAi, GAAi, KLD10’, KLD20’, KLD21’, KLD30’∼KLD33’…K논리회로(2비트의 더미노드), SD…부호판정회로, SC0∼SC6…부호치환회로, SG1∼SG7…차의 생성단.

Claims (99)

  1. 순서의존성이 있는 판단의 계열을 포함하는 문제를, 의존입출력을 갖지 않는 판단처리를 리프(leaf)로 하고, 상위 우선결정처리를 상기 리프 이외의 다른 노드로 하는 바이너리 트리(binary tree)로 모델화하여 푸는 연산장치의 연산방법으로서,
    상기 의존입출력을 갖지 않는 판단처리는, 상기 판단에 대응하여, R진수 또는 논리치(論理値)정보의 수량인 단수 또는 복수의 데이터입력에 따라서, 상기 데이터입력이 유효로 된 시점에서 소정의 판단을 실행하고, 가정의 결론으로서 "확정할 수 없다"는 취지의 불확정부호 "Q"와 수량을 일원화한 형식의 부호를 출력하고,
    상기 상위 우선결정처리는, 상기 판단의 계열에 대응하는 2개의 의존입출력을 갖지 않는 판단처리의 가정의 결론 또는 전단(前段)에 있어서의 2개의 상위 우선결정처리의 가정의 결론을 입력으로 하고, 상위의 의존입출력을 갖지 않는 판단처리의 가정의 결론 또는 상위에 있는 상위 우선결정처리의 가정의 결론이 불확정부호 "Q"가 아닌 경우에는 이 상위의 의존입출력을 갖지 않는 판단처리의 가정의 결론 또는 상위에 있는 상위 우선결정처리의 가정의 결론을 가정의 결론으로 하고, 상위의 의존입출력을 갖지 않는 판단처리의 가정의 결론 또는 상위에 있는 상위 우선결정처리의 가정의 결론이 불확정부호 "Q"인 경우에는 하위의 의존입출력을 갖지 않는 판단처리의 가정의 결론 또는 하위에 있는 상위 우선결정처리의 가정의 결론을 가정의 결론으로서 출력하고,
    상기 바이너리 트리의 리프로 되는 모든 판단처리, 및 상기 바이너리 트리에 있어서 동일 깊이에 있는 모든 상위 우선결정처리를, 각각 병렬로 처리하고, 상기 바이너리 트리의 루트로 되는 상위 우선결정처리의 가정의 결론을 상기 문제의 결론으로 하는 것을 특징으로 하는 연산장치의 연산방법.
  2. R진수 또는 논리치 정보의 수량인 단수 또는 복수의 데이터입력과 "유효" 또는 "무효"의 2치 정보인 의존입력에 따라서, 상기 데이터입력 및 상기 의존입력이 모두 유효로 된 시점에서 소정의 판단을 실행하고, R진수 또는 논리치 정보의 수량인 결론출력과 "유효" 또는 "무효"의 2치 정보인 의존출력을 출력하는 의존입출력을 가지는 판단 노드를 N개(N은 임의의 플러스정수) 가지고,
    상기 의존입출력을 가지는 판단 노드간에 상대적인 순서관계가 존재하고, 최상위의 의존입출력을 가지는 판단 노드의 상기 의존입력이 항상 "유효"이고, 보다 상위에 위치하는 의존입출력을 가지는 판단 노드의 상기 의존출력이 이 의존입출력을 가지는 판단 노드의 1개 하위에 위치하는 의존입출력을 가지는 판단 노드의 상기 의존입력으로서 접속됨으로써 구성되는 순서의존성이 있는 판단의 계열구조로 모델화할 수 있는 모든 문제를,
    R진수 또는 논리치 정보의 수량인 단수 또는 복수의 데이터입력에 따라서, 상기 데이터입력이 유효로 된 시점에서 소정의 판단을 실행하고, 가정의 결론으로서 "확정할 수 없다"는 취지의 불확정부호 "Q"와 수량을 일원화한 형식의 부호를 출력하는 의존입출력을 갖지 않는 판단 노드를 N개 가지고,
    상기 N개의 의존입출력을 갖지 않는 판단 노드를 리프로 하는 바이너리 트리구조로, 변환하는 연산장치의 연산방법으로서, 상기 의존입출력을 가지는 판단 노드를, R진수 또는 논리치 정보의 수량인 단수 또는 복수의 데이터입력과 항상 "유효"인 의존입력에 따라서, 상기 데이터입력이 유효로 된 시점에서 소정의 판단을 실행하고, R진수 또는 논리치 정보의 수량인 결론출력과 "유효" 또는 "무효"의 2치 정보인 의존출력을 출력하는 의존입출력을 가지는 내포(內包)판단 노드와, 상기 내포판단 노드의 의존출력이 "유효"로 되었을 때에 불확정부호 "Q"를 출력하는 불확정부호발생노드를 가지고, 당해 의존입출력을 갖지 않는 판단 노드의 가정의 결론으로서 상기 불확정부호 "Q"와 수량을 일원화한 형식의 부호를 출력하는 의존입출력을 갖지 않는 판단 노드로 치환하는 것을 특징으로 하는 연산장치의 연산방법.
  3. R진수 또는 논리치 정보의 수량인 단수 또는 복수의 데이터입력과 "유효" 또는 "무효"의 2치 정보인 의존입력에 따라서, 상기 데이터입력 및 상기 의존입력이 모두 유효로 된 시점에서 소정의 판단을 실행하고, R진수 또는 논리치 정보의 수량인 결론출력과 "유효" 또는 "무효"의 2치 정보인 의존출력을 출력하는 의존입출력을 가지는 판단 노드를 N개(N은 임의의 플러스정수) 가지고,
    상기 의존입출력을 가지는 판단 노드간에 상대적인 순서관계가 존재하고, 최상위의 의존입출력을 가지는 판단 노드의 상기 의존입력이 항상 "유효"이고, 보다 상위에 위치하는 의존입출력을 가지는 판단 노드의 상기 의존출력이 이 의존입출력을 가지는 판단 노드의 1개 하위에 위치하는 의존입출력을 가지는 판단 노드의 상기 의존입력으로서 접속됨으로써 구성되는 순서의존성이 있는 판단의 계열구조로 모델화할 수 있는 모든 문제를,
    R진수 또는 논리치 정보의 수량인 단수 또는 복수의 데이터입력에 따라서, 상기 데이터입력이 유효로 된 시점에서 소정의 판단을 실행하고, 가정의 결론으로서 "확정할 수 없다"는 취지의 불확정부호 "Q"와 수량을 일원화한 형식의 부호를 출력하는 N개의 의존입출력을 갖지 않는 판단 노드와,
    상기 판단의 계열에 대응하는 2개의 의존입출력을 갖지 않는 판단 노드의 가정의 결론 또는 당해 상위 우선결정노드의 전단에서의 2개의 상위 우선결정노드의 가정의 결론을 입력으로 하고, 상위의 의존입출력을 갖지 않는 판단 노드의 가정의 결론 또는 상위에 있는 상위 우선결정노드의 가정의 결론이 불확정부호 "Q"가 아닌 경우에는 이 상위의 의존입출력을 갖지 않는 판단 노드의 가정의 결론 또는 상위에 있는 상위 우선결정노드의 가정의 결론은 당해 상위 우선결정노드의 가정의 결론으로 하고, 상위의 의존입출력을 갖지 않는 판단 노드의 가정의 결론 또는 상위에 있는 상위 우선결정노드의 가정의 결론이 불확정부호 "Q"인 경우에는 하위의 의존입출력을 갖지 않는 판단 노드의 가정의 결론 또는 하위에 있는 상위 우선결정노드의 가정의 결론을 당해 상위 우선결정노드의 가정의 결론으로서 출력하는 상위 우선결정노드를 가지고,
    상기 의존입출력을 갖지 않는 판단 노드를 리프로 하고, 상기 상위 우선결정노드를 상기 리프 이외의 다른 바이너리 트리구조로 변환하는 연산장치의 연산방법으로서, 상기 의존입출력을 가지는 판단 노드를, R진수 또는 논리치 정보의 수량인 단수 또는 복수의 데이터입력과 항상 "유효"인 의존입력에 따라서, 상기 데이터입력이 유효로 된 시점에서 소정의 판단을 실행하고, R진수 또는 논리치 정보의 수량인 결론출력과 "유효" 또는 "무효"의 2치 정보인 의존출력을 출력하는 의존입출력을 가지는 내포판단 노드와,
    상기 내포판단 노드의 의존출력이 "유효"로 되었을 때에 불확정부호 "Q"를 출력하는 불확정부호발생노드를 가지고, 당해 의존입출력을 갖지 않는 판단 노드의 가정의 결론으로서 상기 불확정부호 "Q"와 수량을 일원화한 형식의 부호를 출력하는 의존입출력을 갖지 않는 판단 노드로 치환하는 것을 특징으로 하는 연산장치의 연산방법.
  4. n비트 2진수의 데이터입력에 대하여, 최상위비트로부터 최하위비트의 방향에서 최초에 "1" 또는 "0"인 비트위치를, 또는 최상위비트로부터 최하위비트의 방향으로 "1" 또는 "0"의 연속하는 수를 각각 2진수 수치로서 출력하는 프라이어리티(priority) 엔코드 기능에 대하여, 의존입출력을 갖지 않는 판단처리를 리프로 하고, 상위 우선결정처리를 상기 리프 이외의 다른 노드로 하는 바이너리 트리로 모델화하여 푸는 연산장치의 연산방법으로서,
    상기 의존입출력을 갖지 않는 판단처리는, 상기 데이터입력의 각 비트에 대응하여, 1비트의 데이터입력에 따라서, 상기 데이터입력이 유효로 된 시점에서 소정의 판단을 실행하고, 가정의 결론으로서 "확정할 수 없다"는 취지의 불확정부호 "Q"와 수량을 일원화한 형식의 부호를 출력하고,
    상기 상위 우선결정처리는, 상기 데이터입력의 각 비트에 대응하는 2개의 의존입출력을 갖지 않는 판단처리의 가정의 결론 또는 전단에 있어서의 2개의 상위 우선결정처리의 가정의 결론을 입력으로 하고, 상위의 의존입출력을 갖지 않는 판단처리의 가정의 결론 또는 상위에 있는 상위 우선결정처리의 가정의 결론이 불확정부호 "Q"가 아닌 경우에는 이 상위의 의존입출력을 갖지 않는 판단처리의 가정의 결론 또는 상위에 있는 상위 우선결정처리의 가정의 결론을 가정의 결론으로 하고, 상위의 의존입출력을 갖지 않는 판단처리의 가정의 결론 또는 상위에 있는 상위 우선결정처리의 가정의 결론이 불확정부호 "Q"인 경우에는 하위의 의존입출력을 갖지 않는 판단처리의 가정의 결론 또는 하위에 있는 상위 우선결정처리의 가정의 결론을 가정의 결론으로서 출력하고,
    상기 바이너리 트리의 리프로 되는 모든 판단처리, 및 상기 바이너리 트리에 있어서 동일 깊이에 있는 모든 상위 우선결정처리를, 각각 병렬로 처리하고, 상기 바이너리 트리의 루트로 되는 상위 우선결정노드의 가정의 결론을 상기 프라이어리티엔코드의 결론으로 하는 것을 특징으로 하는 연산장치의 연산방법.
  5. 순서의존성이 있는 판단의 계열을 포함하는 문제를, 이 판단에 대응하는 판단처리를 리프로 하는 바이너리 트리로 모델화하여 푸는 연산장치의 연산방법으로서,
    상기 판단처리는, 1 또는 복수개의 입력정보에 따른 판단결과로서 "참", "거짓", 및 "참 또는 거짓의 어느 쪽도 아니다, 또는 모른다" 중 어느 하나를 출력하고,
    상기 판단처리를 병렬로 처리하는 것을 특징으로 하는 연산장치의 연산방법.
  6. 청구항 5에 있어서, 상기 연산장치가 임의의 R진수에 있어서의 2수의 비교를 행하는 것으로서, 이 2수의 각 자리에 대한 비교판단이 상기 순서의존성이 있는 판단의 계열을 형성하는 경우에,
    상기 판단처리는, 동위(同位)자리의 2수의 차의 결과가 플러스로 될 때에 "참 또는 거짓"을, 이 결과가 마이너스로 될 때에 "거짓 또는 참"을, 이 결과가 제로로 될 때에 "참 또는 거짓의 어느 쪽도 아니다, 또는 모른다"를, 각각 출력하는 것을 특징으로 하는 연산장치의 연산방법.
  7. 청구항 5에 있어서, 상기 연산장치가 임의의 R진수에 있어서의 2수의 가산을 행하는 것으로서, 각 자리에 있어서의 자리올림의 존부(存否)판단이 상기 순서의존성이 있는 판단의 계열을 형성하는 경우에,
    상기 판단처리는, 동위자리의 2수의 합의 결과가 R이상으로 될 때에 "참 또는 거짓"을, 이 결과가 (R－2)로 될 때에 "거짓 또는 참"을, 이 결과가 (R－1)로 될 때에 "참 또는 거짓의 어느 쪽도 아니다, 또는 모른다"를, 각각 출력하는 것을 특징으로 하는 연산장치의 연산방법.
  8. 청구항 5에 있어서, 상기 연산장치가 임의의 R진수에 있어서의 2수의 감산(減算)을 행하는 것으로서, 각 자리에 있어서의 자리빌림의 존부판단이 상기 순서의존성이 있는 판단의 계열을 형성하는 경우에,
    상기 판단처리는, 동위자리의 2수의 차의 결과가 마이너스로 될 때에 "참 또는 거짓"을, 이 결과가 플러스로 될 때에 "거짓 또는 참"을, 이 결과가 제로로 될 때에 "참 또는 거짓의 어느 쪽도 아니다, 또는 모른다"를, 각각 출력하는 것을 특징으로 하는 연산장치의 연산방법.
  9. 청구항 5에 있어서, 상기 연산장치가 임의의 R진수에 있어서의 2수(X,Y)의 차의 절대치를 구하는 것으로서,
    상기 판단처리는, 동위자리의 2수의 차(X－Y)의 결과가 마이너스로 될 때에 "참"을 의미하는 값의 부호 "Y"를, 이 결과가 플러스로 될 때에 "거짓"을 의미하는 값의 부호 "N"을, 이 결과가 제로로 될 때에 "참 또는 거짓의 어느 쪽도 아니다, 또는 모른다"를 의미하는 값의 부호 "Q"를 당해 노드의 판단결과로서 출력하는 것을 특징으로 하는 연산장치의 연산방법.
  10. 순서의존성이 있는 판단의 계열을 포함하는 문제를, 이 판단에 대응하는 판단처리를 리프로 하고, 상위 우선결정처리를 상기 리프 이외의 다른 노드로 하는 바이너리 트리로 모델화하여 푸는 연산장치의 연산방법으로서,
    상기 판단처리는, 1 또는 복수개의 입력정보에 따른 판단결과로서 "참", "거짓", 및 "참 또는 거짓의 어느 쪽도 아니다, 또는 모른다" 중 어느 하나를 출력하고,
    상기 상위 우선결정처리는, 상기 판단의 계열에 대응하는 2개의 판단처리의 판단결과 또는 전단에 있어서의 2개의 상위 우선결정처리의 판단결과를 입력으로 하고, 상위의 판단처리 또는 상위에 있는 상위 우선결정처리의 판단결과가 "참" 또는 "거짓"인 경우에는 이 상위의 판단처리 또는 상위에 있는 상위 우선결정처리의 판단결과를 출력하고, 상위의 판단처리 또는 상위에 있는 상위 우선결정처리의 판단결과가 "참 또는 거짓의 어느 쪽도 아니다, 또는 모른다"의 경우에는 하위의 판단처리 또는 하위에 있는 상위 우선결정처리의 판단결과를 출력하고,
    상기 바이너리 트리의 리프로 되는 모든 판단처리, 및 상기 바이너리 트리에 있어서 동일 깊이에 있는 모든 상위 우선결정처리를, 각각 병렬로 처리하는 것을 특징으로 하는 연산장치의 연산방법.
  11. 청구항 10에 있어서, 상기 판단결과인 "참"을 값의 부호 "Y"로, "거짓"을 값의 부호 "N"으로, "참 또는 거짓의 어느 쪽도 아니다, 또는 모른다"를 값의 부호 "Q"로 각각 할 때,
    상기 상위 우선결정처리는, 상기 상위의 판단처리의 판단결과에 기인하는 부호 Ti∈{Y,N,Q} 및 상기 하위의 판단처리의 판단결과에 기인하는 부호 Tj∈{Y,N,Q}의 2개의 부호로부터 1개의 부호 Tij∈{Y,N,Q}를 유도하는 K연산자(演算子)로서 부여되고, 부호 Ti가 부호 Tj에 대하여 우월(優越)하는 관계에 있는 경우에, 상기 K연산자는, 상기 부호 Ti가 값의 부호 "Y" 또는 값의 부호 "N"인 경우에는 이값의 부호 "Y" 또는 값의 부호 "N"을 상기 부호 Tij가 취하는 값의 부호로서, 상기 부호 Ti가 값의 부호 "Q"의 경우에는 상기 부호 Tj가 취하는 값의 부호를 상기 부호 Tij가 취하는 값의 부호로 하는 것을 특징으로 하는 연산장치의 연산방법.
  12. 청구항 10에 있어서, 상기 판단결과인 "참"을 값의 부호 "Y"로, "거짓"을 값의 부호 "N"으로, "참 또는 거짓의 어느 쪽도 아니다, 또는 모른다"를 값의 부호 "Q"로 각각 할 때,
    상기 상위 우선결정처리는, 상기 상위의 판단처리의 판단결과에 기인하는 부호 Ti∈{Y,N,Q} 및 상기 하위의 판단처리의 판단결과에 기인하는 부호 Tj∈{Y,N,Q}의 2개의 부호로부터 1개의 부호 Tij∈{Y,N,Q}를 유도하는 K연산자로서 부여되고, 부호 Ti가 부호 Tj에 대하여 우월하는 관계에 있는 경우에,
    임의의 부호 X가, 상기 값의 부호 "Y"를 {11}, 상기 값의 부호 "N"을 {10}, 상기 값의 부호 "Q"를 {0＊}(여기서, "＊" 은 돈트케어(don＇t care))로 하는 2비트 2진수 (X,1, X,0)로 할당되어, 논리합을 ＋연산자로, 논리곱을 ·연산자로, 부정을 ＾연산자로 각각 표기할 때,
    상기 K연산자는,
    TiKTj＝Tij
    (Ti,1, Ti,0) K (Tj,1, Tj,0)＝(Tij,1, Tij,0)
    ＝(Ti,1＋Tj,1, Ti,1·Ti,0＋＾Ti,1 ·Tj,0)
    로서 부여되는 것을 특징으로 하는 연산장치의 연산방법.
  13. 임의의 R진수에 있어서의 n자리의 2수(X,Y)의 차의 절대치를, 제1자리로부터 제g자리(g＝1∼n)까지의 판단처리를 리프로 하고, 상기 리프 이외의 다른 노드를 상위 우선결정처리로 하는 n개의 바이너리 트리가 모두 포함된 n개 1열의 판단처리 및 n행 m열(m은 log2n을 넘는 최소의 정수)의 상위 우선결정처리에 의한 매트릭스에 의해 모델화하여 구하는 연산장치의 연산방법으로서,
    상기 판단처리는, 동위자리의 2수의 차 (X－Y)의 결과가 마이너스로 될 때에 "참"을 의미하는 값의 부호 "Y"를, 이 결과가 플러스로 될 때에 "거짓"을 의미하는 값의 부호 "N"을, 이 결과가 제로로 될 때에 "참 또는 거짓의 어느 쪽도 아니다, 또는 모른다"를 의미하는 값의 부호 "Q"를 판단결과로서 출력하고,
    상기 상위 우선결정처리는, 상기 판단의 계열에 대응하는 2개의 판단처리의 판단결과 또는 전단에 있어서의 2개의 상위 우선결정처리의 판단결과를 입력으로 하고, 상위의 판단처리 또는 상위에 있는 상위 우선결정처리의 판단결과가 "참" 또는 "거짓"인 경우에는 이 상위의 판단처리 또는 상위에 있는 상위 우선결정처리의 판단결과를 출력하고, 상위의 판단처리 또는 상위에 있는 상위 우선결정처리의 판단결과가 "참 또는 거짓의 어느 쪽도 아니다, 또는 모른다"의 경우에는 하위의 판단처리 또는 하위에 있는 상위 우선결정처리의 판단결과를 출력하고,
    상기 n개 1열의 판단처리 및 n행 m열의 상위 우선결정처리에 의한 매트릭스를 구성하는 각 열의 구성요소를, 각각 동시에 처리하여, 상기 제 m열의 각 상위 우선결정처리로부터 각 자리의 자리빌림을 생성하는 것을 특징으로 하는 연산장치의 연산방법.
  14. 청구항 13에 있어서, 상기 제n행 제m열의 상위 우선결정처리로부터 생성된 최상위자리의 자리빌림 생성 결과에 따라서, 상기 2수의 차 (Xa－Yb)의 결과에 대하여 부호를 판정하는 부호판정스텝과,
    상기 부호판정스텝의 부호판정의 결과, 마이너스의 경우 혹은 마이너스 또는 제로의 경우에는, 상기 제m열의 상위 우선결정처리군의 내, 상기 제n행의 상위 우선결정처리를 제외한 상위 우선결정처리의 출력부호에 대하여, 값의 부호 "Q"를 값의 부호 "Q"로, 값의 부호 "Y"를 값의 부호 "N"으로, 값의 부호 "N"을 값의 부호 "Y"로 각각 치환하고, 플러스 또는 제로의 경우 혹은 플러스의 경우에는, 상기 치환을 행하지 않고 그대로 하는 부호치환스텝과,
    상기 부호치환스텝후에, 상기 치환결과 또는 상기 상위 우선결정처리의 출력부호에 대해, 값의 부호 "Q"를 값의 부호 "N"으로 치환하여 각 자리의 자리빌림을 얻는 제2 부호치환스텝을 가지는 것을 특징으로 하는 연산장치의 연산방법.
  15. 청구항 1에 기재된 연산장치의 연산방법을 컴퓨터에 실행시키기 위한 프로그램으로서 기억한 것을 특징으로 하는 컴퓨터에 의해 독취가능한 기억매체.
  16. 청구항 2에 기재된 연산장치의 연산방법을 컴퓨터에 실행시키기 위한 프로그램으로서 기억한 것을 특징으로 하는 컴퓨터에 의해 독취가능한 기억매체.
  17. 청구항 3에 기재된 연산장치의 연산방법을 컴퓨터에 실행시키기 위한 프로그램으로서 기억한 것을 특징으로 하는 컴퓨터에 의해 독취가능한 기억매체.
  18. 청구항 5에 기재된 연산장치의 연산방법을 컴퓨터에 실행시키기 위한 프로그램으로서 기억한 것을 특징으로 하는 컴퓨터에 의해 독취가능한 기억매체.
  19. 청구항 6에 기재된 연산장치의 연산방법을 컴퓨터에 실행시키기 위한 프로그램으로서 기억한 것을 특징으로 하는 컴퓨터에 의해 독취가능한 기억매체.
  20. 청구항 7에 기재된 연산장치의 연산방법을 컴퓨터에 실행시키기 위한 프로그램으로서 기억한 것을 특징으로 하는 컴퓨터에 의해 독취가능한 기억매체.
  21. 청구항 8에 기재된 연산장치의 연산방법을 컴퓨터에 실행시키기 위한 프로그램으로서 기억한 것을 특징으로 하는 컴퓨터에 의해 독취가능한 기억매체.
  22. 청구항 9에 기재된 연산장치의 연산방법을 컴퓨터에 실행시키기 위한 프로그램으로서 기억한 것을 특징으로 하는 컴퓨터에 의해 독취가능한 기억매체.
  23. 청구항 10에 기재된 연산장치의 연산방법을 컴퓨터에 실행시키기 위한 프로그램으로서 기억한 것을 특징으로 하는 컴퓨터에 의해 독취가능한 기억매체.
  24. 청구항 13에 기재된 연산장치의 연산방법을 컴퓨터에 실행시키기 위한 프로그램으로서 기억한 것을 특징으로 하는 컴퓨터에 의해 독취가능한 기억매체.
  25. 청구항 14에 기재된 연산장치의 연산방법을 컴퓨터에 실행시키기 위한 프로그램으로서 기억한 것을 특징으로 하는 컴퓨터에 의해 독취가능한 기억매체.
  26. 순서의존성이 있는 판단의 계열을 포함하는 문제를 푸는 연산장치로서,
    상기 판단에 대응하여, R진수 또는 논리치 정보의 수량인 단수 또는 복수의 데이터 입력에 따라서, 상기 데이터 입력이 유효로 된 시점에서 소정의 판단을 실행하고, 가정의 결론으로서 "확정할 수 없다"는 취지의 불확정부호 "Q"와 수량을 일원화한 형식의 부호를 출력하는 의존입출력을 갖지 않는 판단 노드와,
    상기 판단의 계열에 대응하는 2개의 의존입출력을 갖지 않는 판단 노드의 가정의 결론 또는 전단에 있어서의 2개의 상위 우선결정노드의 가정의 결론을 입력으로 하고, 상위의 의존입출력을 갖지 않는 판단 노드의 가정의 결론 또는 상위에 있는 상위 우선결정노드의 가정의 결론이 불확정부호 "Q"가 아닌 경우에는 이 상위의 의존입출력을 갖지 않는 판단 노드의 가정의 결론 또는 상위에 있는 상위 우선결정노드의 결론을 가정의 결론으로 하고, 상위의 의존입출력을 갖지 않는 판단 노드의 가정의 결론 또는 상위에 있는 상위 우선결정노드의 가정의 결론이 불확정부호 "Q"인 경우에는 이 하위의 의존입출력을 갖지 않는 판단 노드의 가정의 결론 또는 하위에 있는 상위 우선결정노드의 가정의 결론으로서 출력하는 상위 우선 결정노드를 가지고,
    상기 문제를, 상기 의존입출력을 갖지 않는 판단 노드를 리프로 하고, 상기 상위 우선결정노드를 상기 리프 이외의 다른 노드로 하는 바이너리 트리로 모델화하여, 상기 리프로 되는 모든 판단 노드, 및 상기 바이너리 트리에서 동일 깊이에 있는 모든 상위 우선결정노드를, 각각 동시에 처리하고, 상기 바이너리 트리의 루트로 되는 상위 우선결정노드의 가정의 결론을 상기 문제의 결론으로 하는 것을 특징으로 하는 연산장치.
  27. R진수 또는 논리치 정보의 수량인 단수 또는 복수의 데이터입력과 "유효" 또는 "무효"의 2치 정보인 의존입력에 따라서, 상기 데이터입력 및 상기 의존입력이 모두 유효로 된 시점에서 소정의 판단을 실행하고, R진수 또는 논리치 정보의 수량인 결론출력과 "유효" 또는 "무효"의 2치 정보인 의존출력을 출력하는 의존입출력을 가지는 판단 노드를 N개(N은 임의의 플러스정수) 가지고,
    상기 의존입출력을 가지는 판단 노드간에 상대적인 순서관계가 존재하고, 최상위의 의존입출력을 가지는 판단 노드의 상기 의존입력이 항상 "유효"이고, 보다 상위에 위치하는 의존입출력을 가지는 판단 노드의 상기 의존출력이 이 의존입출력을 가지는 판단 노드의 1개 하위에 위치하는 의존입출력을 가지는 판단 노드의 상기 의존입력으로서 접속됨으로써 구성되는 순서의존성이 있는 판단의 계열구조를,
    R진수 또는 논리치 정보의 수량인 단수 또는 복수의 데이터입력에 따라서, 상기 데이터입력이 유효로 된 시점에서 소정의 판단을 실행하고, 가정의 결론으로서 "확정할 수 없다"는 취지의 불확정부호 "Q"와 수량을 일원화한 형식의 부호를 출력하는 의존입출력을 갖지 않는 판단 노드를 N개 가지고,
    상기 N개의 의존입출력을 갖지 않는 판단 노드를 리프로 하는 바이너리 트리구조로 변환하여 구성하는 연산장치로서, 상기 의존입출력을 가지는 판단 노드를, R진수 또는 논리치 정보의 수량인 단수 또는 복수의 데이터입력과 항상 "유효"인 의존입력에 따라서, 상기 데이터입력이 유효로 된 시점에서 소정의 판단을 실행하고, R진수 또는 논리치 정보의 수량인 결론출력과 "유효" 또는 "무효"의 2치 정보인 의존출력을 출력하는 의존입출력을 가지는 내포판단 노드와, 상기 내포판단 노드의 의존출력이 "유효"로 되었을 때에 불확정부호 "Q"를 출력하는 불확정부호발생노드를 가지고, 가정의 결론으로서 상기 불확정부호 "Q"와 수량을 일원화한 형식의 부호를 출력하는 의존입출력을 갖지 않는 판단 노드로 치환하는 것을 특징으로 하는 연산장치.
  28. R진수 또는 논리치 정보의 수량인 단수 또는 복수의 데이터입력과 "유효" 또는 "무효"의 2치 정보인 의존입력에 따라서, 상기 데이터입력 및 상기 의존입력이 모두 유효로 된 시점에서 소정의 판단을 실행하고, R진수 또는 논리치 정보의 수량인 결론출력과 "유효" 또는 "무효"의 2치 정보인 의존출력을 출력하는 의존입출력을 가지는 판단 노드를 N개(N은 임의의 플러스정수)가지고,
    상기 의존입출력을 가지는 판단 노드간에 상대적인 순서관계가 존재하고, 최상위의 의존입출력을 가지는 판단 노드의 상기 의존입력이 항상 "유효"이고, 보다 상위에 위치하는 의존입출력을 가지는 판단 노드의 상기 의존출력이 이 의존입출력을 가지는 판단 노드의 1개 하위에 위치하는 의존입출력을 가지는 판단 노드의 상기 의존입력으로서 접속됨으로써 구성되는 순서의존성이 있는 판단의 계열구조를,
    R진수 또는 논리치 정보의 수량인 단수 또는 복수의 데이터입력에 따라서, 상기 데이터입력이 유효로 된 시점에서 소정의 판단을 실행하고, 가정의 결론으로서 "확정할 수 없다"는 취지의 불확정부호 "Q" 와 수량을 일원화한 형식의 부호를 출력하는 N개의 의존입출력을 갖지 않는 판단 노드와,
    상기 판단의 계열에 대응하는 2개의 의존입출력을 갖지 않는 판단 노드의 가정의 결론 또는 전단에 있어서의 2개의 상위 우선결정노드의 가정의 결론을 입력으로 하고, 상위의 의존입출력을 갖지 않는 판단 노드의 가정의 결론 또는 상위에 있는 상위 우선결정노드의 가정의 결론이 불확정부호 "Q"가 아닌 경우에는 이 상위의 의존입출력을 갖지 않는 판단 노드의 가정의 결론 또는 상위에 있는 상위 우선결정노드의 가정의 결론을 가정의 결론으로 하고, 상위의 의존입출력을 갖지 않는 판단 노드의 가정의 결론 또는 상위에 있는 상위 우선결정노드의 가정의 결론이 불확정부호 "Q"인 경우에는 하위의 의존입출력을 갖지 않는 판단 노드의 가정의 결론 또는 하위에 있는 상위 우선결정노드의 가정의 결론을 가정의 결론으로서 출력하는 상위 우선결정노드를 가지고,
    상기 의존입출력을 갖지 않는 판단 노드를 리프로 하고, 상기 상위 우선결정노드를 상기 리프 이외의 다른 노드로 하는 바이너리 트리구조로 변환하여 구성하는 연산장치로서, 상기 의존입출력을 가지는 판단 노드를, R진수 또는 논리치 정보의 수량인 단수 또는 복수의 데이터입력과 항상 "유효"인 의존입력에 따라서, 상기 데이터입력이 유효로 된 시점에서 소정의 판단을 실행하고, R진수 또는 논리치 정보의 수량인 결론출력과 "유효" 또는 "무효"의 2치 정보인 의존출력을 출력하는 의존입출력을 가지는 내포판단 노드와, 상기 내포판단 노드의 의존출력이 "유효"로 되었을 때에 불확정부호 "Q"를 출력하는 불확정부호 발생노드를 가지고, 가정의 결론으로서 상기 불확정부호 "Q"와 수량을 일원화한 형식의 부호를 출력하는 의존입출력을 갖지 않는 판단 노드로 치환하는 것을 특징으로 하는 연산장치.
  29. n비트 2진수의 데이터입력에 대하여 최상위비트로부터 최하위비트의 방향에서 최초에 "1" 또는 "0"인 비트위치를 2진수 수치로서 출력하는 프라이어리티 엔코드 기능을 구비한 연산장치로서,
    상기 데이터입력의 각 비트에 대응하여, 1비트의 데이터입력에 따라서, 상기 데이터입력이 유효로 된 시점에서 소정의 판단을 실행하고, 가정의 결론으로서 "확정할 수 없다"는 취지의 불확정부호 "Q"와 수량을 일원화한 형식의 부호를 출력하는 의존입출력을 갖지 않는 판단 노드와,
    상기 데이터입력의 각 비트에 대응하는 2개의 의존입출력을 갖지 않는 판단 노드의 가정의 결론 또는 전단에 있어서의 2개의 상위 우선결정노드의 가정의 결론을 입력으로 하고, 상위의 의존입출력을 갖지 않는 판단 노드의 가정의 결론 또는 상위에 있는 상위 우선결정노드의 가정의 결론이 불확정부호 "Q"가 아닌 경우에는 이 상위의 의존입출력을 갖지 않는 판단 노드의 가정의 결론 또는 상위에 있는 상위 우선결정노드의 가정의 결론을 가정의 결론으로 하고, 상위의 의존입출력을 갖지 않는 판단 노드의 가정의 결론 또는 상위에 있는 상위 우선결정노드의 가정의 결론이 불확정부호 "Q"인 경우에는 하위의 의존입출력을 갖지 않는 판단 노드의 가정의 결론 또는 하위에 있는 상위 우선결정노드의 가정의 결론 또는 하위에 있는 하위 우선결정노드의 가정의 결론을 가정의 결론으로서 출력하는 상위 우선결정노드를 가지고,
    상기 프라이어리티 엔코드 기능을, 상기 의존입출력을 갖지 않는 판단 노드를 리프로 하고, 상기 상위 우선결정노드를 상기 리프 이외의 다른 노드로 하는 바이너리 트리로 모델화하여, 상기 리프로 되는 모든 판단 노드, 및 상기 바이너리 트리에 있어서 동일 깊이에 있는 모든 상위 우선결정노드를, 각각 동시에 처리하고, 상기 바이너리 트리의 루트로 되는 상위 우선결정노드의 가정의 결론을 상기 프라이어리티엔코드의 결론으로 하는 것을 특징으로 하는 연산장치.
  30. 청구항 29에 있어서, 상기 바이너리 트리는, 리프로 되는 상기 판단 노드를 n개 가지고,
    상기 바이너리 트리의 리프를 제외한 높이 m(m은 log2n을 넘는 최소의 정수)의 부분 바이너리 트리는, 깊이 m의 노드로 되는 상기 상위 우선결정노드를 Nm(Nm은 n／2을 넘는 최소의 정수)개, 깊이 s(s는 s＝1∼m－1의 정수)의 노드로 되는 상기 상위 우선결정노드를 Ns(Ns는 Ns＋1／2를 넘는 최소의 정수)개를 각각 가지고,
    상기 판단 노드는, 대응하는 상기 데이터입력의 비트신호선이고,
    상기 부분 바이너리 트리의 깊이 m의 노드로 되는 하위로부터 제 pm번(pm＝1∼Nm)의 상위 우선결정노드는,
    상기 데이터입력의 제(2×pm－2)번의 비트신호선 및 제(2×pm－1)번의 비트신호선을 각각 제0비트입력 및 1비트입력으로 하고,
    상기 제0비트입력 및 제1비트입력의 논리합을 취하여 제1비트출력으로서 출력하는 논리합수단과,
    상기 제1비트입력을 제0비트 출력으로서 출력하는 접속선을 가지고,
    상기 부분 바이너리 트리의 깊이 s의 노드로 되는 하위로부터 제ps번째 (ps＝1∼Ns)의 상위 우선결정노드는,
    상기 부분 바이너리 트리의 깊이 (s＋1)의 노드로 되는 제(2×ps－1)번째의 상위 우선결정노드의 제0비트 출력으로부터 제(m－s)번의 비트출력을 각각 하위의 제0비트입력으로부터 제(m－s)번의 비트입력으로 하고, 상기 부분 바이너리 트리의 깊이 (s＋1)의 노드로 되는 제(2×ps)번의 상위 우선결정노드의 제0비트 출력으로부터 제(m－s)번의 비트입력으로 하고,
    상기 하위의 제(m－s)번의 비트입력 및 상기 상위의 제(m－s)번의 비트입력의 논리합을 취하여 제(m－s＋1)번의 비트출력으로서 출력하는 논리합수단과, 상기 상위의 제(m－s)번의 비트입력을 제(m－s)번의 비트출력으로서 출력하는 접속선과,
    (m－s＋1)개의 선택수단을 가지고,
    하위로부터 제q번 (q＝1∼m－s＋1)의 선택수단은, 상기 상위의 제(m－s)번의 비트를 선택입력으로 하고, 이 선택입력이 "참" 일 때에 상기 상위의 제(q－1)번의 비트입력을, 이 선택입력이 "거짓" 일 때에 상기 하위의 제(q－1)번의 비트입력을 각각 선택하여 제(q－1)번의 비트출력으로서 출력하는 것을 특징으로 하는 연산장치.
  31. n비트 2진수의 데이터입력에 대하여 최상위비트로부터 최하위비트의 방향에서 최초에 "1" 또는 "0"인 비트 위치를 2진수 수치로서 출력하는 프라이어리티 엔코드 기능을 구비한 연산장치로서,
    상기 연산장치는, 높이 m(m은 log2n을 넘는 최소의 정수)의 부분 바이너리 트리로 모델화되어,
    상기 바이너리 트리는, 깊이 m의 노드를 Nm(Nm은 n／2을 넘는 최소의 정수)개, 깊이 s (s는 s＝1∼m－1의 정수)의 노드를 Ns (Ns는 Ns＋1／2를 넘는 최소의 정수)개, 각각 가지고,
    상기 부분 바이너리 트리의 깊이 m의 하위로부터 제 pm번(pm＝1∼Nm)의 노드는,
    상기 데이터입력의 제(2×pm－2)비트신호선 및 제(2×pm－1)비트신호선을 각각 제0비트입력 및 1비트입력으로 하고,
    상기 제0비트입력 및 제1비트입력의 논리합을 취하여 제1비트출력으로서 출력하는 논리합수단과,
    상기 제1비트입력을 제0비트 출력으로서 출력하는 접속선을 가지고,
    상기 바이너리 트리의 깊이 s의 하위로부터 제ps번 (ps＝1∼Ns)의 노드는,
    상기 바이너리 트리의 깊이 (s＋1)의 제(2×ps－1)번의 노드의 제0비트출력으로부터 제(m－s)비트출력을 각각 하위의 제0비트입력으로부터 제(m－s)비트입력으로 하고, 상기 바이너리 트리의 깊이 (s＋1)의 제(2×ps)번의 노드의 제0비트출력으로부터 제(m－s)비트출력을 각각 상위의 제0비트입력으로부터 제(m－s) 비트입력으로 하고,
    상기 하위의 제(m－s)비트입력 및 상기 상위의 제(m－s)비트입력의 논리합을 취하여 제(m－s＋1)비트출력으로서 출력하는 논리합수단과,
    상기 상위의 제(m－s)비트입력을 제(m－s)비트출력으로서 출력하는 접속선과,
    (m－s＋1)개의 선택수단을 가지고,
    하위로부터 제q번 (q＝1∼m－s＋1)의 선택수단은, 상기 상위의 제(m－s)비트를 선택입력으로 하고, 이 선택입력이 "참" 일 때에 상기 상위의 제(q－1)비트입력을, 이 선택입력이 "거짓" 일 때에 상기 하위의 제(q－1)비트입력을 각각 선택하여 제(q－1)비트출력으로서 출력하는 것을 특징으로 하는 연산장치.
  32. n비트 2진수의 데이터입력에 대하여 최상위비트로부터 최하위비트의 방향으로 "1" 또는 "0"의 연속하는 수를 2진수 수치로서 출력하는 프라이어리티 엔코드 기능을 구비한 연산장치로서,
    상기 데이터입력의 각 비트에 대응하여, 1비트의 데이터입력에 따라서, 상기 데이터입력이 유효로 된 시점에서 소정의 판단을 실행하고, 가정의 결론으로서 "확정할 수 없다"는 취지의 불확정부호 "Q"와 수량을 일원화한 형식의 부호를 출력하는 의존입출력을 갖지 않는 판단 노드와,
    상기 데이터입력의 각 비트에 대응하는 2개의 의존입출력을 갖지 않는 판단 노드의 가정의 결론 또는 전단에 있어서의 2개의 상위 우선결정노드의 가정의 결론을 입력으로 하고, 상위의 의존입출력을 갖지 않는 판단 노드의 가정의 결론 또는 상위에 있는 상위 우선결정노드의 가정의 결론이 불확정부호 "Q"가 아닌 경우에는 이 상위의 의존입출력을 갖지 않는 판단 노드의 가정의 결론 또는 상위에 있는 상위 우선결정노드의 가정의 결론을 가정의 결론으로 하고, 상위의 의존입출력을 갖지 않는 판단 노드의 가정의 결론 또는 상위에 있는 상위 우선결정노드의 가정의 결론이 불확정부호 "Q"인 경우에는 하위의 의존입출력을 갖지 않는 판단 노드의 가정의 결론 또는 하위에 있는 상위 우선결정노드의 가정의 결론을 가정의 결론으로서 출력하는 상위 우선결정노드를 가지고,
    상기 프라이어리티엔코드 기능을, 상기 의존입출력을 갖지 않는 판단 노드를 리프로 하고, 상기 상위 우선결정노드를 상기 리프 이외의 다른 노드로 하는 바이너리 트리로 모델화하여, 상기 리프로 되는 모든 판단 노드, 및 상기 바이너리 트리에 있어서 동일 깊이에 있는 모든 상위 우선결정노드를, 각각 동시에 처리하고, 상기 바이너리 트리의 루트로 되는 상위 우선결정노드의 가정의 결론을 상기 프라이어리티엔코드의 결론으로 하는 것을 특징으로 하는 연산장치.
  33. 청구항 32에 있어서, 상기 바이너리 트리는, 리프로 되는 상기 판단 노드를 n개 가지고,
    상기 바이너리 트리의 리프를 제외한 높이 m(m은 log2n을 넘는 최소의 정수)의 부분 바이너리 트리는, 깊이 m의 노드로 되는 상기 상위 우선결정노드를 Nm (Nm은 n／2을 넘는 최소의 정수)개, 깊이 s (s는 s＝1∼m－1의 정수)의 노드로 되는 상기 상위 우선결정노드를 Ns (Ns는 Ns＋1／2을 넘는 최소의 정수)개, 각각 가지고,
    상기 판단 노드는, 대응하는 상기 데이터입력의 비트신호선이고,
    상기 부분 바이너리 트리의 깊이 m의 노드로 되는 하위로부터 제 pm번(pm＝1∼Nm)의 상위 우선결정노드는,
    상기 데이터입력의 제(2×pm－1)비트신호선 및 제(2×pm－1)비트신호선을 각각 제0비트입력 및 제1비트 입력으로 하고,
    상기 제0비트입력 및 제1비트입력의 논리합을 취하여 제1비트출력으로서 출력하는 논리합수단과,
    상기 제1비트입력의 부정을 취하여 제0비트출력으로서 출력하는 부정논리수단을 가지고,
    상기 부분 바이너리 트리의 깊이 s의 노드로 되는 하위로부터 제ps번 (ps＝1∼Ns)의 상위 우선결정노드는,
    상기 부분 바이너리 트리의 깊이 (s＋1)의 노드로 되는 제(2×ps－1)번의 상위 우선결정노드의 제0비트출력으로부터 제(m－s)비트출력을 각각 하위의 제0비트입력으로부터 제(m－s)비트입력으로 하고, 상기 부분 바이너리 트리의 깊이 (s＋1)의 노드로 되는 제(2×ps)번의 상위 우선결정노드의 제0비트출력으로부터 제(m－s)비트출력을 각각 상위의 제0비트입력으로부터 제(m－s)비트입력으로 하고,
    상기 하위의 제(m－s)비트입력 및 상기 상위의 제(m－s)비트입력의 논리합을 취하여 제(m－s＋1)비트출력으로서 출력하는 논리합수단과,
    상기 상위의 제(m－s)비트입력의 부정을 취하여 제(m－s)비트출력으로서 출력하는 부정논리수단과,
    (m－s＋1)개의 선택수단을 가지고,
    하위로부터 제q번 (q＝1∼m－s＋1)의 선택수단은, 상기 상위의 제(m－s)비트를 선택입력으로 하고, 이 선택입력이 "참"일 때에 상기 상위의 제(q－1)비트입력을, 이 선택입력이 "거짓"일 때에 상기 하위의 제(q－1)비트입력을 각각 선택하여 제(q－1)비트출력으로서 출력하는 것을 특징으로 하는 연산장치.
  34. n비트 2진수의 데이터입력에 대하여 최상위비트로부터 최하위비트의 방향으로 "1" 또는 "0"의 연속하는 수를 2진수 수치로서 출력하는 프라이어리티 엔코드 기능을 구비한 연산장치로서,
    상기 연산장치는, 높이 m (m은 log2n을 넘는 최소의 정수)의 바이너리 트리로 모델화되어,
    상기 바이너리 트리는, 깊이 m의 노드를 Nm (Nm은 n／2을 넘는 최소의 정수)개, 깊이 s (s는 s＝1∼m－1의 정수)의 노드를 Ns (Ns는 Ns＋1／2를 넘는 최소의 정수)개, 각각 가지고,
    상기 바이너리 트리의 깊이 m의 하위로부터 제 pm번 (pm＝1∼Nm)의 노드는,
    상기 데이터입력의 제 (2×pm－2)비트신호선 및 제 (2×pm－1)비트신호선을 각각 제0비트입력 및 1비트 입력으로 하고,
    상기 제0비트입력 및 제1비트입력의 논리합을 취하여 제1비트출력으로서 출력하는 논리합수단과,
    상기 제1비트입력의 부정을 취하여 제0비트 출력으로서 출력하는 부정논리수단을 가지고,
    상기 바이너리 트리의 깊이 s의 하위로부터 제ps번 (ps＝1∼Ns)의 노드는,
    상기 바이너리 트리의 깊이 (s＋1)의 제(2×ps－1)번의 노드의 제0비트출력으로부터 제(m－s)비트출력을 각각 하위의 제0비트입력으로부터 제(m－s)비트입력으로 하고, 상기 바이너리 트리의 깊이 (s＋1)의 제(2×ps)번의 노드의 제0비트출력으로부터 제(m－s)비트출력을 각각 하위의 제0비트입력으로부터 제(m－s) 비트입력으로 하고,
    상기 하위의 제(m－s)비트입력 및 상기 상위의 제(m－s)비트입력의 논리합을 취하여 제(m－s＋1)비트출력으로서 출력하는 논리합수단과,
    상기 상위의 제(m－s)비트입력의 부정을 취하여 제(m－s)비트출력으로서 출력하는 부정논리수단과,
    (m－s＋1)개의 선택수단을 가지고,
    하위로부터 제q번 (q＝1∼m－s＋1)의 선택수단은, 상기 상위의 제(m－s)비트를 선택입력으로 하고, 이 선택입력이 "참"일 때에 상기 상위의 제(q－1)비트입력을, 이 선택입력이 "거짓"일 때에 상기 하위의 제(q－1)비트입력을 각각 선택하여 제(q－1)비트출력으로서 출력하는 것을 특징으로 하는 연산장치.
  35. 순서의존성이 있는 판단의 계열을 포함하는 문제를 푸는 연산장치로서,
    상기 판단에 대응하여, 1 또는 복수개의 입력정보에 따른 판단결과로서 "참", "거짓", 및 "참 또는 거짓의 어느 쪽도 아니다, 또는 모른다" 중 어느 하나를 출력하는 판단 노드를 가지고,
    상기 문제를, 상기 판단 노드를 리프로 하는 바이너리 트리로 모델화하여, 상기 리프로 되는 모든 판단 노드를 동시에 처리하는 것을 특징으로 하는 연산장치.
  36. 청구항 35에 있어서, 상기 연산장치가 임의의 R진수에 있어서의 2수의 비교를 행하는 것으로서, 이 2수의 각 자리에 대한 비교판단이 상기 순서의존성이 있는 판단의 계열을 형성하는 경우에,
    상기 판단 노드는, 동위자리의 2수의 차의 결과가 플러스로 될 때에 "참 또는 거짓"을, 이 결과가 마이너스로 될 때에 "거짓 또는 참"을, 이 결과가 제로로 될 때에 "참 또는 거짓의 어느 쪽도 아니다, 또는 모른다"를, 각각 출력하는 것을 특징으로 하는 연산장치.
  37. 청구항 35에 있어서, 상기 연산장치가 임의의 R진수에 있어서의 2수의 가산을 행하는 것으로서, 각 자리에 있어서의 자리올림의 존부판단이 상기 순서의존성이 있는 판단의 계열을 형성하는 경우에,
    상기 판단 노드는, 동위자리의 2수의 합의 결과가 R이상으로 될 때에 "참 또는 거짓"을, 이 결과가 (R－2)로 될 때에 "거짓 또는 참"을, 이 결과가 (R－1)로 될 때에 "참 또는 거짓의 어느 쪽도 아니다, 또는 모른다"를, 각각 출력하는 것을 특징으로 하는 연산장치.
  38. 청구항 35에 있어서, 상기 연산장치가 임의의 R진수에 있어서의 2수의 감산을 행하는 것으로서, 각 자리에 있어서의 자리빌림의 존부판단이 순서의존성이 있는 판단의 계열을 형성하는 경우에,
    상기 판단 노드는, 동위자리의 2수의 차의 결과가 마이너스로 될 때에 "참 또는 거짓"을, 이 결과가 플러스로 될 때에 "거짓 또는 참"을, 이 결과가 제로로 될 때에 "참 또는 거짓의 어느 쪽도 아니다, 또는 모른다"를, 각각 출력하는 것을 특징으로 하는 연산장치.
  39. 순서의존성이 있는 판단의 계열을 포함하는 문제를 푸는 연산장치로서,
    상기 판단에 대응하여, 1 또는 복수개의 입력정보에 따른 결과로서 "참", "거짓", 및 "참 또는 거짓의 어느 쪽도 아니다, 또는 모른다" 중 어느 하나를 출력하는 판단 노드와,
    상기 판단의 계열에 대응하는 2개의 판단처리의 판단결과 또는 전단에 있어서의 2개의 상위 우선결정노드의 판단결과를 입력으로 하고, 상위의 판단 노드 또는 상위에 있는 상위 우선결정노드의 판단결과가 "참" 또는"거짓"인 경우에는 이 상위의 판단 노드 또는 상위에 있는 상위 우선결정노드의 판단결과를 출력하고, 상위의 판단 노드 또는 상위에 있는 상위 우선결정노드의 판단결과가 "참 또는 거짓의 어느 쪽도 아니다, 또는 모른다"의 경우에는 하위의 판단 노드 또는 하위에 있는 상위 우선결정노드의 판단결과를 출력하는 상위 우선결정노드를 가지고,
    상기 문제를, 상기 판단 노드를 리프로 하고, 상기 상위 우선결정노드를 상기 리프 이외의 다른 노드로 하는 바이너리 트리로 모델화하여, 상기 리프로 되는 모든 판단 노드, 및 상기 바이너리 트리에 있어서 동일 깊이에 있는 모든 상위 우선결정노드를, 각각 동시에 처리하는 것을 특징으로 하는 연산장치.
  40. 청구항 39에 있어서, 상기 연산장치가 임의의 R진수에 있어서의 2수의 비교를 행하는 것으로서, 이 2수의 각 자리에 대한 비교판단이 상기 순서의존성이 있는 판단의 계열을 형성하는 경우에,
    상기 판단 노드는, 동위자리의 2수의 차의 결과가 플러스로 될 때에 "참 또는 거짓"을, 이 결과가 마이너스로 될 때에 "거짓 또는 참"을, 이 결과가 제로로 될 때에 "참 또는 거짓의 어느 쪽도 아니다, 또는 모른다"를, 각각 출력하는 것을 특징으로 하는 연산장치.
  41. 청구항 39에 있어서, 상기 연산장치가 임의의 R진수에 있어서의 2수의 가산을 행하는 것으로서, 각 자리에 있어서의 자리올림의 존부판단이 상기 순서의존성이 있는 판단의 계열을 형성하는 경우에,
    상기 판단 노드는, 동위자리의 2수의 합의 결과가 R이상으로 될 때에 "참 또는 거짓"을, 이 결과가 (R－2)로 될 때에 "거짓 또는 참"을, 이 결과가 (R－1)로 될 때에 "참 또는 거짓의 어느 쪽도 아니다, 또는 모른다"를, 각각 출력하는 것을 특징으로 하는 연산장치.
  42. 청구항 39에 있어서, 상기 연산장치가 임의의 R진수에 있어서의 2수의 감산을 행하는 것으로서, 각 자리에 있어서의 자리빌림의 존부판단이 순서의존성이 있는 판단의 계열을 형성하는 경우에,
    상기 판단 노드는, 동위자리의 2수의 차의 결과가 마이너스로 될 때에 "참 또는 거짓"을, 이 결과가 플러스로 될 때에 "거짓 또는 참"을, 이 결과가 제로로 될 때에 "참 또는 거짓의 어느 쪽도 아니다, 또는 모른다"를, 각각 출력하는 것을 특징으로 하는 연산장치.
  43. 청구항 39에 있어서, 상기 순서의존성이 있는 판단의 계열에 있어서의 판단이 n개 있을 때에,
    상기 바이너리 트리는, 리프로 되는 상기 판단 노드를 n개 가지고,
    상기 바이너리 트리의 리프를 제외한 높이 m (m은 log2n을 넘는 최소의 정수)의 부분 바이너리 트리는, 깊이 m의 노드로 되는 상기 상위 우선결정노드를 Nm (Nm은 n／2을 넘는 최소의 정수)개, 깊이 s (s는 s＝1∼m－1의 정수)의 노드로 되는 상기 상위 우선결정노드를 Ns (Ns는 Ns＋1／2을 넘는 최소의 정수)개, 각각 가지는 것을 특징으로 하는 연산장치.
  44. 청구항 39에 있어서, 상기 판단결과인 "참"을 값의 부호 "Y"로, "거짓"을 값의 부호 "N"으로, "참 또는 거짓의 어느 쪽도 아니다, 또는 모른다"를 값의 부호 "Q"로 각각 할 때,
    상기 상위 우선결정노드는, 상기 상위의 판단 노드의 판단결과에 기인하는 부호 Ti∈{Y,N,Q} 및 상기 하위의 판단 노드의 판단결과에 기인하는 부호 Tj∈{Y,N,Q}의 2개의 부호로부터 1개의 부호 Tij∈{Y,N,Q}를 유도하는 K연산자로서 부여되고, 부호 Ti가 부호 Tj에 대하여 우월하는 관계에 있는 경우에,
    상기 K연산자는, 상기 부호 Ti가 값의 부호 "Y" 또는 값의 부호 "N"인 경우에는 이값의 부호 "Y" 또는 값의 부호 "N"을 상기 부호 Tij가 취하는 값의 부호로 하고, 상기 부호 Ti가 값의 부호 "Q"의 경우에는 상기 부호 Tj가 취하는 값의 부호를 상기 부호 Tij가 취하는 값의 부호로 하는 것을 특징으로 하는 연산장치.
  45. 청구항 39에 있어서, 상기 판단결과인 "참"을 값의 부호 "Y"로, "거짓"을 값의 부호 "N"으로, "참 또는 거짓의 어느 쪽도 아니다, 또는 모른다"를 값의 부호 "Q"로 각각 할 때,
    상기 상위 우선결정노드는, 상기 상위의 판단 노드의 판단결과에 기인하는 부호 Ti∈{Y,N,Q} 및 상기 하위의 판단 노드의 판단결과에 기인하는 부호 Tj∈{Y,N,Q}의 2개의 부호로부터 1개의 부호 Tij∈{Y,N,Q}를 유도하는 K연산자로서 부여되고, 부호 Ti가 부호 Tj에 대하여 우월하는 관계에 있는 경우에,
    임의의 부호 X가, 상기 값의 부호 "Y"를 {11}, 상기 값의 부호"N"을 {10}, 상기 값의 부호 "Q"를 {0＊}(여기에, "＊" 은 돈트케어)로 하는 2비트 2진수 (X,1, X,0)로 할당되어, 논리합을 ＋연산자로, 논리곱을 ·연산자로, 부정을 ＾연산자로 각각 표기할 때,
    상기 K연산자는,
    TiKTj＝Tij
    (Ti,1, Ti,0) K (Tj,1, Tj,0)＝(Tij,1, Tij,0)
    ＝(Ti,1＋Tj,1, Ti,1·Ti,0＋＾Ti,1 ·Tj,0)
    으로서 부여되는 것을 특징으로 하는 연산장치.
  46. 청구항 45에 있어서, 상기 상위 우선결정노드는,
    상기 부호 Ti,1 및 상기 부호 Tj,1의 논리합을 취하여 부호 Tij,1로서 출력하는 논리합수단과,
    상기 부호 Ti,1가 "1" 을 취할 때 상기 부호 Ti,0를, 상기 부호 Ti,1가 "0"을 취할 때 상기 부호 Tj,0를, 각각 선택하여 부호 Tij,0로서 출력하는 선택수단을 가지는 것을 특징으로 하는 연산장치.
  47. 청구항 45에 있어서, 순서의존성이 있는 판단의 계열에 있어서의 판단을 n개 로 하고, 상기 바이너리 트리의 리프를 제외한 높이 m (m은 log2n을 넘는 최소의 정수)의 부분 바이너리 트리가, 깊이 m의 노드로 되는 상기 상위 우선결정노드를 Nm (Nm은 n／2을 넘는 최소의 정수)개, 깊이 s (s는 s＝1∼m－1의 정수)의 노드로 되는 상기 상위 우선결정노드를 Ns (Ns는 Ns＋1／2을 넘는 최소의 정수)개, 각각 가질 때에,
    상기 부분 바이너리 트리의 상기 깊이 m－p (p는 p＝0∼m－1의 짝수)의 노드로 되는 상위 우선결정노드는,
    상기 부호 Ti,1 및 상기 부호 Tj,1의 부정논리합을 취하여 부호 ＾Tij,1로서 출력하는 부정논리합수단과,
    상기 부호 Ti,1가 "1" 을 취할 때 상기 부호 Tj,0을, 상기 부호 Ti,1가 "0"을 취할 때 상기 부호 Tj,0를, 각각 선택한 것의 부정을 취하여 ＾부호 Tij,0으로서 출력하는 제2 선택수단을 가지고,
    상기 부분 바이너리 트리의 상기 깊이 m－q (q는 q＝1∼m－1의 홀수)의 노드로 되는 상위 우선결정노드는,
    상기 부호 Ti,1 및 상기 부호 Tj,1의 부정논리곱을 취하여 부호 Tij,1로서 출력하는 부정논리곱수단과,
    상기 부호 ＾Ti,1가 "0" 을 취할 때 상기 부호 ＾Tj,0을, 상기 부호 ＾Ti,1가 "1" 을 취할 때 상기 부호 ＾Tj,0을 각각 선택한 것의 부정을 취하는 부호 Tij,0으로서 출력하는 제3 선택수단을 가지는 것을 특징으로 하는 연산장치.
  48. 청구항 39에 있어서, 상기 판단결과인 "참"을 값의 부호 "Y"로, "거짓"을 값의 부호 "N"으로, "참 또는 거짓의 어느 쪽도 아니다, 또는 모른다"를 값의 부호 "Q"로 각각 할 때,
    상기 상위 우선결정노드는, 상기 상위의 판단 노드의 판단결과에 기인하는 부호 Ti∈{Y,N,Q} 및 상기 하위의 판단 노드의 판단결과에 기인하는 부호 Tj∈{Y,N,Q}의 2개의 부호로부터 1개의 부호 Tij∈{Y,N,Q}를 유도하는 K연산자로서 부여되고, 부호 Ti가 부호 Tj에 대하여 우월하는 관계에 있는 경우에,
    임의의 부호 X가, 상기 값의 부호 "Y"를 {00}, 상기 값의 부호 "N"을 {11}, 상기 값의 부호 "Q"를 {10}으로 하고, {01}을 사용금지(값의 부호 "F" )로 하는 2비트 2진수 (X,1, X,0)로 할당되어, 논리합을 ＋연산자로, 논리곱을 ·연산자로, 부정을 ＾연산자로 각각 표기할 때,
    상기 K연산자는,
    TiKTj＝Tij
    (Ti,1, Ti,0) K (Tj,1, Tj,0)＝(Tij,1, Tij,0)
    ＝(Ti,0＋Tj,1·Tji,1, Ti,0＋Ti,1·Tj,0)
    으로서 부여되는 것을 특징으로 하는 연산장치.
  49. 청구항 48에 있어서, 상기 상위 우선결정노드는,
    상기 부호 Ti,1 및 상기 부호 Tj,1의 논리곱과 상기 부호 Ti,0과의 논리합을 취하여 부호 Tij,1로서 출력하는 제1의 복합논리게이트수단과,
    상기 부호 Ti,1 및 상기 부호 Tj,0의 논리곱과 상기 부호 Ti,0과의 논리합을 취하여 부호 Tij,0로서 출력하는 제2의 복합논리게이트수단을 가지는 것을 특징으로 하는 연산장치.
  50. 청구항 48에 있어서, 순서의존성이 있는 판단의 계열에 있어서의 판단을 n개 로 하고, 상기 바이너리 트리의 리프를 제외한 높이 m (m은 log2n을 넘는 최소의 정수)의 부분 바이너리 트리가, 깊이 m의 노드로 되는 상기 상위 우선결정노드를 Nm (Nm은 n／2을 넘는 최소의 정수)개, 깊이 s (s는 s＝1∼m－1의 정수)의 노드로 되는 상기 상위 우선결정노드를 Ns (Ns는 Ns＋1／2를 넘는 최소의 정수)개, 각각 가질 때에,
    상기 부분 바이너리 트리의 상기 깊이 m－p (p는 p＝0∼m－1의 짝수)의 노드로 되는 상위 우선결정노드는,
    상기 부호 Ti,1 및 상기 부호 Tj,1의 논리곱과 상기 부호 Ti,0와의 부정논리합을 취하여 부호 ＾Tij,1로서 출력하는 제3의 복합논리게이트수단과,
    상기 부호 Ti,1 및 상기 부호 Tj,0의 논리곱과 상기 부호 Ti,0와의 부정논리합을 취하여 부호 ＾Tij,0으로서 출력하는 제4의 복합논리게이트수단을 가지고,
    상기 부분 바이너리 트리의 상기 깊이 m－q (q는 q＝1∼m－1의 홀수)의 노드로 되는 상위 우선결정노드는,
    상기 부호 ＾Ti,1 및 상기 부호 ＾Tj,1의 논리합과 상기 부호 ＾Ti,0와의 부정논리곱을 취하여 부호 Tij,1로서 출력하는 제5의 복합논리게이트수단과,
    상기 부호 ＾Ti,1 및 상기 부호 ＾Tj,0의 논리합과 상기 부호 ＾Ti,0와의 부정논리곱을 취하여 부호 Tij,0으로서 출력하는 제6의 복합논리게이트수단을 가지는 것을 특징으로 하는 연산장치.
  51. 청구항 39에 있어서, 상기 판단결과인 "참"을 값의 부호 "Y"로, "거짓"을 값의 부호 "N"으로, "참 또는 거짓의 어느 쪽도 아니다, 또는 모른다"를 값의 부호 "Q"로 각각 할 때,
    상기 상위 우선결정노드는, 상기 상위의 판단 노드의 판단결과에 기인하는 부호 Ti∈{Y,N,Q} 및 상기 하위의 판단 노드의 판단결과에 기인하는 부호 Tj∈{Y,N,Q}의 2개의 부호로부터 1개의 부호 Tij∈{Y,N,Q}를 유도하는 K연산자로서 부여되고, 부호 Ti가 부호 Tj에 대하여 우월하는 관계에 있는 경우에,
    임의의 부호 X가, 상기 값의 부호 "Y"를 {01}, 상기 값의 부호 "N"을 {10}, 상기 값의 부호 "Q"를 {11}로 하고, {00}을 사용금지(값의 부호 "F" )로 하는 2비트 2진수 (X,1, X,0)로 할당되어, 논리합을 ＋연산자로, 논리곱을 ·연산자로, 부정을 ＾연산자로 각각 표기할 때,
    상기 K연산자는,
    TiKTj＝Tij
    (Ti,1, Ti,0) K (Tj,1, Tj,0)＝(Tij,1, Tij,0)
    ＝(＾Ti,0＋Ti,1·Tj,1, ＾Ti,1＋Ti,0·Tj,0)
    으로서 부여되고,
    상기 상위 우선결정노드는,
    상기 부호 Ti,1 및 상기 부호 Tj,1의 논리곱과 상기 부호 ＾Ti,0와의 논리합을 취하여 부호 Tij,1로서 출력하는 제7의 복합논리게이트수단과,
    상기 부호 Ti,0 및 상기 부호 Tj,0의 논리곱과 상기 부호 ＾Ti,1와의 논리합을 취하여 부호 Tij,0으로서 출력하는 제8의 복합논리게이트수단을 가지는 것을 특징으로 하는 연산장치.
  52. 청구항 39에 있어서, 상기 판단결과인 "참"을 값의 부호 "Y"로, "거짓"을 값의 부호 "N"으로, "참 또는 거짓의 어느 쪽도 아니다, 또는 모른다"를 값의 부호 "Q"로 각각 할 때,
    상기 상위 우선결정노드는, 상기 상위의 판단 노드의 판단결과에 기인하는 부호 Ti∈{Y,N,Q} 및 상기 하위의 판단 노드의 판단결과에 기인하는 부호 Tj∈{Y,N,Q}의 2개의 부호로부터 1개의 부호 Tij∈{Y,N,Q}를 유도하는 K연산자로서 부여되고, 부호 Ti가 부호 Tj에 대하여 우월하는 관계에 있는 경우에,
    임의의 부호 X가, 상기 값의 부호 "Y"를 {00}, 상기 값의 부호 "N"을 {10}, 상기 값의 부호 "Q"를 {11}로 하고, {01}을 사용금지(값의 부호 "F" )로 하는 2비트 2진수 (X,1, X,0)로 할당되어, 논리합을 ＋연산자로, 논리곱을 ·연산자로, 부정을 ＾연산자로 각각 표기할 때,
    상기 K연산자는,
    TiKTj＝Tij
    (Ti,1, Ti,0) K (Tj,1, Tj,0)＝(Tij,1, Tij,0)
    ＝(Ti,1·(＾Ti,0＋Tj,1), Ti,0·Tj,0)
    으로서 부여되고,
    상기 상위 우선결정노드는,
    상기 부호 ＾Ti,0 및 상기 부호 Tj,1의 논리합과 상기 부호 Ti,1와의 논리곱을 취하여 부호 Tij,1로서 출력하는 제9의 복합논리게이트수단과,
    상기 부호 Ti,0 및 상기 부호 Tj,0의 논리곱을 취하여 부호 Tij,0으로서 출력하는 논리곱수단을 가지는 것을 특징으로 하는 연산장치.
  53. 청구항 45에 있어서, 상기 연산장치가 n비트 2진수에 있어서의 2수(Xa,Yb)의 비교를 행함으로써, 이 2수의 각 자리(Xai,Ybi；i＝0∼n－1)에 대한 비교판단이 상기 순서의존성이 있는 판단의 계열을 형성하는 경우에,
    상기 판단 노드는,
    상기 자리값 Xai 및 상기 자리값 Ybi의 비접촉논리합을 취하여 부호 Ti,1로서 출력하는 배타적 논리합수단과,
    상기 자리값 Xai을 부호 Ti,0로서 출력하는 접속수단을 가지는 것을 특징으로 하는 연산장치.
  54. 청구항 53에 있어서, 상기 상위 우선결정노드는,
    상기 부호 Ti,1 및 상기 부호 Tj,1의 논리합을 취하여 부호 Tij,1로서 출력하는 논리합수단과,
    상기 부호 Ti,1가 "1" 을 취할 때 상기 부호 Ti,0를, 상기 부호 Ti,1가 "0"을 취할 때 상기 부호 Tj,0를, 각각 선택하여 부호 Tij,0로서 출력하는 선택수단을 가지고,
    상기 바이너리 트리의 루트로 되는 상위 우선결정노드의 출력이 Q＝{0*}이면 「2수 (Xa,Yb)는 동일하다」로, 이 출력이 Y＝{11}이면 「2수 (Xa,Yb)는 대소관계 Xa＞Yb를 가진다」로, 이 출력이 N＝{10}이면「2수 (Xa,Yb)는 대소관계 Xa＜Yb를 가진다」로 각각 해석하는 것을 특징으로 하는 연산장치.
  55. 청구항 53에 있어서, 상기 바이너리 트리의 리프를 제외한 높이 m (m은 log2n을 넘는 최소의 정수)의 부분 바이너리 트리가, 깊이 m의 노드로 되는 상기 상위 우선결정노드를 Nm (Nm은 n／2을 넘는 최소의 정수)개, 깊이 s (s는 s＝1∼m－1의 정수)의 노드로 되는 상기 상위 우선결정노드를 Ns (Ns는 Ns＋1／2을 넘는 최소의 정수)개, 각각 가질 때에,
    상기 부분 바이너리 트리의 상기 깊이 m－p (p는 p＝0∼m－1의 짝수)의 노드로 되는 상위 우선결정노드는,
    상기 부호 Ti,1 및 상기 부호 Tj,1의 부정논리합을 취하여 부호 ＾Tij,1로서 출력하는 부정논리합수단과,
    상기 부호 Ti,1가 "1" 을 취할 때 상기 부호 Ti,0을, 상기 부호 Ti,1이 "0" 을 취할 때 상기 부호 Tj,0을, 각각 선택한 것의 부정을 취하는 부호 ＾Tij,0로서 출력하는 제2 선택수단을 가지고,
    상기 부분 바이너리 트리의 상기 깊이 m－q (q는 q＝0∼m－1의 홀수)의 노드로 되는 상위 우선결정노드는,
    상기 부호 ＾Ti,1 및 상기 부호 ＾Tj,1의 부정논리곱을 취하여 부호 Tij,1로서 출력하는 부정논리곱수단과,
    상기 부호 ＾Ti,1가 "0"을 취할 때 상기 부호 ＾Ti,0을, 상기 부호 ＾Ti,1이 "1" 을 취할 때 상기 부호 ＾Tj,0를, 각각 선택한 것의 부정을 취하는 부호 Tij,0로서 출력하는 제3 선택수단을 가지고,
    m이 짝수일 경우에는, 상기 바이너리 트리의 루트로 되는 상위 우선결정노드의 출력이 Q＝{0*}이면 「2수 (Xa,Yb)는 동일하다」로, 이 출력이 Y＝{11}이면 면「2수 (Xa,Yb)는 대소관계 Xa＞Yb를 가진다」로, 이 출력이 N＝{10}이면「2수 (Xa,Yb)는 대소관계 Xa＜Yb를 가진다」로 각각 해석하고,
    m이 홀수일 경우에는, 상기 바이너리 트리의 루트로 되는 상위 우선결정노드의 출력이 Q＝{1*}이면 「2수 (Xa,Yb)는 동일하다」로, 이 출력이 Y＝{00}이면 면「2수 (Xa,Yb)는 대소관계 Xa＞Yb를 가진다」로, 이 출력이 N＝{01}이면「2수 (Xa,Yb)는 대소관계 Xa＜Yb를 가진다」로 각각 해석하는 것을 특징으로 하는 연산장치.
  56. 청구항 53에 있어서, 상기 연산장치가 부호를 가지는 n비트 2진수에 있어서의 2수(Xa,Yb)의 비교를 행하는 경우에,
    상기 2수의 MSB(Most Signficant Bit)에 대한 비교판단을 행하는 판단 노드는, 상기 자리값 Xan －1을 자리 Ybn －1로서, 상기 자리값 Ybn －1 을 Xan － 1으로서, 각각 취급하는 것을 특징으로 하는 연산장치.
  57. 청구항 48에 있어서, 상기 연산장치가 n비트 2진수에 있어서의 2수(Xa,Yb)의 비교를 행함으로써, 이 2수의 각 자리(Xai,Ybi；i＝0∼n－1)에 대한 비교판단이 상기 순서의존성이 있는 판단의 계열을 형성하는 경우에,
    상기 판단 노드는,
    상기 자리값 Xai 및 상기 자리값 Ybi의 부정의 논리곱을 취하여 부호 Ti,1로서 출력하는 부정논리곱수단과,
    상기 자리값 Xai 및 상기 자리값 Ybi의 부정의 논리합을 취하여 부호 Ti,0로서 출력하는 부정논리합수단을 가지는 것을 특징으로 하는 연산장치.
  58. 청구항 45에 있어서, n비트 2진수에 있어서의 2수(Xa,Yb)의 가산에 있어서의 이 2수의 각 자리(Xai,Ybi；i＝0∼n－1)에 대한 자리올림의 존부판단이 상기 순서의존성이 있는 판단의 계열을 형성하는 경우에,
    상기 판단 노드는,
    상기 자리값 Xai 및 상기 자리값 Ybi의 배타적 부정논리합을 취하여 부호 Ti,1로서 출력하는 배타적 부정논리합수단과,
    상기 자리값 Xai을 부호 Ti,0로서 출력하는 접속수단, 또는 상기 자리값 Ybi을 부호 Ti,0로서 출력하는 접속수단을 가지는 것을 특징으로 하는 연산장치.
  59. 청구항 58에 있어서, 상기 2수의 LSB(Least Sinificant Bit)에 대한 자리올림의 존부판단을 행하는 판단 노드는,
    상기 자리값 Xa0 및 상기 자리값 Yb0의 부정논리합을 취하는 부정논리합수단과,
    상기 자리값 Xa0 및 상기 자리값 Yb0의 부정논리곱을 취하는 부정논리곱수단과,
    당해 연산장치에의 자리올림입력이 "1" 을 취할 때 상기 부정논리합수단의 출력을, 이 자리올림입력이 "0" 을 취할 때 상기 부정논리곱수단의 출력을, 각각 선택한 것의 부정을 취하여 부호 T0,0로서 출력하는 선택수단을 가지고 부호 T0,1을 출력하지 않는 것을 특징으로 하는 연산장치.
  60. 청구항 59에 있어서, 상기 상위 우선결정노드중, 상기 2수의 LSB에 대한 자리올림의 존부판단을 행하는 판단 노드가 본래 출력할 부호 T0,1에 기인하지 않는 상위 우선결정노드는,
    상기 부호 Ti,1 및 상기 부호 Tj,1의 논리합을 취하여 부호 Tij,1로서 출력하는 논리합수단과,
    상기 부호 Ti,1가 "1"을 취할 때 상기 부호 Ti,0를, 상기 부호 Ti,1가 "0"을 취할 때 상기 부호 Tj,0를, 각각 선택하여 부호 Tij,0로서 출력하는 선택수단을 가지고,
    상기 상위 우선결정노드중, 상기 2수의 LSB에 대한 자리올림의 존부판단을 행하는 판단 노드가 본래 출력할 부호 T0,1에 기인하는 상위 우선결정노드는,
    상기 부호 Ti,1가 "1" 을 취할 때 상기 부호 Ti,0를, 상기 부호 Ti,1가 "0"을 취할 때 상기 부호 Tj,0를, 각각 선택하여 부호 Tij,0로서 출력하는 선택수단을 가지고, 부호 Tij,1를 출력시키지 않고,
    상기 바이너리 트리의 루트로 되는 상위 우선결정노드의 출력부호 Tij,0가 "1"이면 「자리올림출력 있음」으로, 이 출력부호 Tij,0가 "0"이면 「자리올림출력 없음」으로, 각각 해석하는 것을 특징으로 하는 연산장치
  61. 청구항 59에 있어서, 상기 바이너리 트리의 리프를 제외한 높이 m (m은 log2n을 넘는 최소의 정수)의 부분 바이너리 트리가, 깊이 m의 노드로 되는 상기 상위 우선결정노드를 Nm (Nm은 n／2을 넘는 최소의 정수)개, 깊이 s (s는 s＝1∼m－1의 정수)의 노드로 되는 상기 상위 우선결정노드를 Ns (Ns는 Ns＋1／2을 넘는 최소의 정수)개, 각각 가질 때에,
    상기 부분 바이너리 트리의 상기 깊이 m－p (p는 p＝0∼m－1의 짝수)의 노드로 되는 상위 우선결정노드 중, 상기 2수의 LSB에 대한 자리올림의 존부판단을 행하는 판단 노드가 본래 출력할 부호 T0,1에 기인하지 않는 상위 우선결정노드는,
    상기 부호 Ti,1 및 상기 부호 Tj,1의 부정논리합을 취하여 부호 ＾Tij,1로서 출력하는 부정논리합수단과,
    상기 부호 Ti,1가 "1"을 취할 때 상기 부호 Tj,0를, 상기 부호 Ti,1가 "0"을 취할 때 상기 부호 Tj,0를, 각각 선택한 것의 부정을 취하는 부호 ＾Tij,0로서 출력하는 제2 선택수단을 가지고,
    상기 부분 바이너리 트리의 상기 깊이 m－q (q는 q＝0∼m－1의 홀수)의 노드로 되는 상위 우선결정노드 중, 상기 2수의 LSB에 대한 자리올림의 존부판단을 행하는 판단 노드가 본래 출력할 부호 T0,1에 기인하지 않는 상위 우선결정노드는,
    상기 부호 ＾Ti,1 및 상기 부호 ＾Tj,1의 부정논리곱을 취하여 부호 Tij,1로서 출력하는 부정논리곱수단과,
    상기 부호 ＾Ti,1가 "0"을 취할 때 상기 부호 ＾Ti,0를, 상기 부호 ＾Ti,1가 "1"을 취할 때 상기 부호 ＾Tj,0를, 각각 선택한 것의 부정을 취하는 부호 Tij,0로서 출력하는 제3 선택수단을 가지고,
    상기 부분 바이너리 트리의 상기 깊이 m－p (p는 p＝0∼m－1의 짝수)의 노드로 되는 상위 우선결정노드 중, 상기 2수의 LSB에 대한 자리올림의 존부판단을 행하는 판단 노드가 본래 출력할 부호 T0,1에 기인하는 상위 우선결정노드는,
    상기 부호 Ti,1가 "1" 을 취할 때 상기 부호 Ti,0를, 상기 부호 Ti,1가 "0"을 취할 때 상기 부호 Tj,0를, 각각 선택한 것의 부정을 취하는 부호 ＾Tij,0로서 출력하는 제2 선택수단을 가지고, 부호 Tij,1를 출력하지 않고,
    상기 부분 바이너리 트리의 상기 깊이 m－q (q는 q＝0∼m－1의 홀수)의 노드로 되는 상위 우선결정노드 중, 상기 2수의 LSB에 대한 자리올림의 존부판단을 행하는 판단 노드가 본래 출력할 부호 T0,1에 기인하는 상위 우선결정노드는,
    상기 부호 ＾Ti,1가 "0"을 취할 때 상기 부호 ＾Ti,0를, 상기 부호 ＾Ti,1가 "1"을 취할 때 상기 부호 ＾Tj,0를, 각각 선택한 것의 부정을 취하는 부호 Tij,0로서 출력하는 제3 선택수단을 가지고, 부호 Tij,1를 출력하지 않고,
    m이 짝수일 경우에는, 상기 바이너리 트리의 루트로 되는 상위 우선결정노드의 출력이 부호 Tij,0가 "1"이면 「자리올림출력 있음」으로, 이 출력부호 Tij,0가 "0"이면 「자리올림출력 없음」으로, 각각 해석하고,
    m이 홀수일 경우에는, 상기 바이너리 트리의 루트로 되는 상위 우선결정노드의 출력이 부호 ＾Tij,0가 "0" 이면 「자리올림출력 있음」으로, 이 출력부호 ＾Tij,0가 "1" 이면 「자리올림출력 없음」으로, 각각 해석하는 것을 특징으로 하는 연산장치.
  62. 청구항 48에 있어서, n비트 2진수에 있어서의 2수(Xa,Yb)의 가산에 있어서의 이 2수의 각 자리(Xai,Ybi；i＝0∼n－1)에 대한 자리올림의 존부판단이 상기 순서의존성이 있는 판단의 계열을 형성하는 경우에,
    상기 판단 노드는,
    상기 자리값 Xai 및 상기 자리값 Ybi의 부정논리곱을 취하여 부호 Ti,1로서 출력하는 부정논리곱수단과,
    상기 자리값 Xai 및 상기 자리값 Ybi의 부정논리합을 취하여 부호 Ti,0로서 출력하는 부정논리합수단을 가지는 것을 특징으로 하는 연산장치.
  63. 청구항 45에 있어서, n비트 2진수에 있어서의 2수(Xa,Yb)의 가산에 있어서의 이 2수의 각 자리(Xai,Ybi；i＝0∼n－1)에 대한 자리올림의 존부판단이 상기 순서의존성이 있는 판단의 계열을 형성하는 경우에있어서, 상기 바이너리 트리를, 상기 2수의 각 자리 Xaj, Ybj(j＝0∼n－2)에 대한 자리올림의 존부판단을 행하는 판단 노드를 리프로 구성하고, 상기 바이너리 트리의 리프를 제외한 높이 m (m은 log2n을 넘는 최소의 정수)의 부분 바이너리 트리가, 깊이 m의 노드로 되는 상기 상위 우선결정노드를 Nm (Nm은 n／2을 넘는 최소의 정수)개, 깊이 s (s는 s＝1∼m－1의 정수)의 노드로 되는 상기 상위 우선결정노드를 Ns (Ns는 Ns＋1／2를 넘는 최소의 정수)개, 각각 가질 때에,
    상기 2수의 LSB에 대한 자리올림의 존부판단을 행하는 판단 노드는,
    상기 자리값 Xa0 및 상기 자리값 Yb0의 부정논리합을 취하는 부정논리합수단과,
    상기 자리값 Xa0 및 상기 자리값 Yb0의 부정논리곱을 취하는 부정논리곱수단과,
    당해 연산장치에의 자리올림입력이 "1" 을 취할 때 상기 부정논리합수단의 출력을, 이 자리올림입력이 "0" 을 취할 때 상기 부정논리곱수단의 출력을, 각각 선택한 것의 부정을 취하여 부호 T0,0로서 출력하는 선택수단을 가지고, 부호 T0,1를 출력하지 않고,
    상기 2수의 각 자리 Xak, Ybk (k＝1∼n－1)에 대한 자리올림의 존부판단을 행하는 판단 노드는,
    상기 자리값 Xaj 및 상기 자리값 Ybj의 배타적 부정논리합을 취하여 부호 Tj,1로서 출력하는 배타적 논리합수단과,
    상기 자리값 Xaj을 부호 Tj,0로서 출력하는 접속수단, 또는 상기 자리값 Ybj을 부호 Tj,0로서 출력하는 접속수단을 가지고,
    상기 상위 우선결정노드중, 상기 2수의 LSB에 대한 자리올림의 존부판단을 행하는 판단 노드가 본래 출력할 부호 T0,1에 기인하는 상위 우선결정노드는,
    상기 부호 Ti,1가 "1" 을 취할 때 상기 부호 Ti,0를, 상기 부호 Ti,1가 "0"을 취할 때 상기 부호 Tj,0를, 각각 선택하여 부호 Tij,0로서 출력하는 선택수단를 가지고, 부호 Tij,1를 출력하지 않고,
    상기 상위 우선결정노드중, 상기 2수의 LSB에 대한 자리올림의 존부판단을 행하는 판단 노드가 본래 출력할 부호 T0,1에 기인하지 않는 상위 우선결정노드는,
    상기 부호 Ti,1 및 상기 부호 Tj,1의 논리합을 취하여 부호 Tij,1로서 출력하는 논리합수단과, 상기 부호 Ti,1가 "1" 을 취할 때 상기 부호 Ti,0를, 상기 부호 Ti,1가 "0" 을 취할 때 상기 부호 Tj,0를, 각각 선택하여 부호 Tij,0로서 출력하는 선택수단을 가지고,
    상기 바이너리 트리의 리프의 수가 2의 누승(累乘)이 아닌 경우에는, 상기 2수의 LSB에 대한 자리올림의존부판단을 행하는 판단 노드에 대응하는 상위 우선결정노드를, 이 판단 노드가 출력하는 부호 T0,0를 그대로 전반(傳搬)시키는 더미(dummy)노드로 하고,
    상기 2수의 MSB에 대한 자리올림의 존부판단을 행하는 판단 노드의 출력부호 Tn－1,1의 부정과, 상기 바이너리 트리의 루트로 되는 상위 우선결정노드의 출력부호 Tij,0와의 배타적 논리합을 취하여, 상기 2수의 MSB에 대한 합의 결과로 하는 배타적 논리합수단을 가지는 것을 특징으로 하는 연산장치.
  64. 청구항 45에 있어서, n비트 2진수에 있어서의 2수(Xa,Yb)의 가산에 있어서의 이 2수의 각 자리(Xai,Ybi；i＝0∼n－1)에 대한 자리올림의 존부판단이 상기 순서의존성이 있는 판단의 계열을 형성하는 경우에 있어서, 상기 바이너리 트리를, 상기 2수의 각 자리 Xaj, Ybj(j＝0∼n－2)에 대한 자리올림의 존부판단을 행하는 판단 노드를 리프로 구성하고, 상기 바이너리 트리의 리프를 제외한 높이 m (m은 log2n을 넘는 최소의 정수)의 부분 바이너리 트리가, 깊이 m의 노드로 되는 상기 상위 우선결정노드를 Nm (Nm은 n／2을 넘는 최소의 정수)개, 깊이 s (s는 s＝1∼m－1의 정수)의 노드로 되는 상기 상위 우선결정노드를 Ns (Ns는 Ns＋1／2을 넘는 최소의 정수)개, 각각 가질 때에,
    상기 2수의 LSB에 대한 자리올림의 존부판단을 행하는 판단 노드는,
    상기 자리값 Xa0 및 상기 자리값 Yb0의 부정논리합을 취하는 부정논리합수단과,
    상기 자리값 Xa0 및 상기 자리값 Yb0의 부정논리곱을 취하는 부정논리곱수단과,
    당해 연산장치에의 자리올림입력이 "1" 을 취할 때 상기 부정논리합수단의 출력을, 이 자리올림입력이 "0" 을 취할 때 상기 부정논리곱수단의 출력을, 각각 선택한 것의 부정을 취하여 부호 T0,0로서 출력하는 선택수단을 가지고, 부호 T0,1를 출력하지 않고,
    상기 2수의 각 자리 Xak, Ybk (k＝1∼n－1)에 대한 자리올림의 존부판단을 행하는 판단 노드는,
    상기 자리값 Xaj 및 상기 자리값 Ybj의 배타적 부정논리합을 취하여 부호 Tj,1로서 출력하는 배타적 논리합수단과,
    상기 자리값 Xaj을 부호 Tj,0로서 출력하는 접속수단, 또는 상기 자리값 Ybj을 부호 Tj,0로서 출력하는 접속수단을 가지고,
    상기 부분 바이너리 트리의 상기 깊이 m－p (p는 p＝0∼m－1의 짝수)의 노드로 되는 상위 우선결정노드 중, 상기 2수의 LSB에 대해서의 자리올림의 존부판단을 행하는 판단 노드가 본래 출력할 부호 T0,1에 기인하지 않는 상위 우선결정노드는,
    상기 부호 Ti,1 및 상기 부호 Tj,1의 부정논리합을 취하여 부호 ＾Tij,1로서 출력하는 부정논리합수단과,
    상기 부호 Ti,1가 "1" 을 취할 때 상기 부호 Ti,0를, 상기 부호 Ti,1가 "0"을 취할 때 상기 부호 Tj,0를, 각각 선택한 것의 부정을 취하는 부호 ＾Tij,0로서 출력하는 제2 선택수단을 가지고,
    상기 부분 바이너리 트리의 상기 깊이 m－q (q는 q＝0∼m－1의 홀수)의 노드로 되는 상위 우선결정노드 중, 상기 2수의 LSB에 대해서의 자리올림의 존부판단을 행하는 판단 노드가 본래 출력할 부호 T0,1에 기인하지 않는 상위 우선결정노드는,
    상기 부호 ＾Ti,1 및 상기 부호 ＾Tj,1의 부정논리곱을 취하여 부호 Tij,1로서 출력하는 부정논리곱수단과,
    상기 부호 ＾Ti,1가 "0"을 취할 때 상기 부호 ＾Ti,0를, 상기 부호 ＾Ti,1가 "1"을 취할 때 상기 부호 ＾Tj,0를, 각각 선택한 것의 부정을 취하는 부호 Tij,0로서 출력하는 제3 선택수단을 가지고,
    상기 부분 바이너리 트리의 상기 깊이 m－p (p는 p＝0∼m－1의 짝수)의 노드로 되는 상위 우선결정노드 중, 상기 2수의 LSB에 대해서의 자리올림의 존부판단을 행하는 판단 노드가 본래 출력할 부호 T0,1에 기인하는 상위 우선결정노드는,
    상기 부호 Ti,1가 "1" 을 취할 때 상기 부호 Ti,0를, 상기 부호 Ti,1가 "0"을 취할 때 상기 부호 Tj,0를, 각각 선택한 것의 부정을 취하는 부호 ＾Tij,0로서 출력하는 제2 선택수단을 가지고, 부호 Ti,1를 출력하지 않고,
    상기 부분 바이너리 트리의 상기 깊이 m－q (q는 q＝0∼m－1의 홀수)의 노드로 되는 상위 우선결정노드 중, 상기 2수의 LSB에 대해서의 자리올림의 존부판단을 행하는 판단 노드가 본래 출력할 부호 T0,1에 기인하는 상위 우선결정노드는,
    상기 부호 ＾Ti,1가 "0" 을 취할 때 상기 부호 ＾Ti,0를, 상기 부호 ＾Ti,1가 "1"을 취할 때 상기 부호 ＾Tj,0를, 각각 선택한 것의 부정을 취하는 부호 Tij,0로서 출력하는 제3 선택수단을 가지고, 부호 Tij,1를 출력하지 않고,
    상기 바이너리 트리의 리프의 수가 2의 누승이 아닌 경우에는, 상기 2수의 LSB에 대해서의 자리올림의 존부판단을 행하는 판단 노드에 대응하는 상위 우선결정노드를, 이 판단 노드가 출력하는 부호 T0,0를 그대로 반전하여 전반시키는 더미노드로 하고,
    m이 짝수일 경우에는, 상기 2수의 MSB에 대해서의 자리올림의 존부판단을 행하는 판단 노드의 출력부호 Tn－1,1의 부정과, 상기 바이너리 트리의 루트로 되는 상위 우선결정노드의 출력부호 Tij,0와의 배타적 논리합을 취하여, 상기 2수의 MSB에 대해서의 합의 결과로 하는 배타적 논리합수단을 가지고,
    m이 홀수일 경우에는, 상기 2수의 MSB에 대해서의 자리올림의 존부판단을 행하는 판단 노드의 출력부호 Tn－1,1의 부정과, 상기 바이너리 트리의 루트로 되는 상위 우선결정노드의 출력부호 ＾Tij,0의 부정과의 배타적 논리합을 취하여, 상기 2수의 MSB에 대해서의 합의 결과로 하는 배타적 논리합수단을 가지는 것을 특징으로 하는 연산장치.
  65. n비트 2진수에 있어서의 2수(Xa,Yb)의 가산에 있어서의 이 2수의 각 자리(Xai,Ybi；i＝0∼n－1)에 대해서의 자리올림의 존부판단이 순서의존성이 있는 판단의 계열을 형성하는 경우에,
    상기 2수의 각 자리값 Xai, Ybi에 따라서 동위자리의 합의 결과가 2이상으로 될 때에 "참 또는 거짓"을, 이 결과가 제로로 될 때에 "거짓 또는 참"을, 이 결과가 1로 될 때에 "참 또는 거짓의 어느 쪽도 아니다, 또는 모른다"를, 판단결과로서 각각 출력하는 n개의 판단 노드와,
    행(行)이 상기 2수의 각 자리에 대응하는 n행 m열 (m은 log2n을 넘는 최소의 정수)의 상위 우선결정노드 매트릭스를 가지고,
    상기 제1열의 상위 우선결정노드군은,
    제0자리의 판단 노드의 판단결과를 그대로 전반시키는 더미노드로서의 제0행의 상위 우선결정노드와,
    제 h1－1자리의 판단 노드 및 제h1자리의 판단 노드 (h1＝1∼n－1)의 판단결과를 입력으로 하고, 제h1자리의 판단 노드의 판단결과가 "참" 또는 "거짓" 인 경우에는 이 h1자리의 판단 노드의 판단결과를 출력하고, 제h1자리의 판단 노드의 판단결과가 "참 또는 거짓의 어느 쪽도 아니다, 또는 모른다"의 경우에는 제h1－1자리의 판단 노드의 판단결과를 출력하는 제h1행의 상위 우선결정노드를 가지고,
    상기 제k열의 상위 우선결정노드군 (k＝2∼m)은,
    제0행으로부터 제2k－1－1행까지의 상위 우선결정노드의 판단결과를 각각 그대로 전반시키는 더미노드로서의 제0행으로부터 제2k－1－1행까지의 상위 우선결정노드와, 제 hk－2k－1행의 상위 우선결정노드 및 제hk행의 상위 우선결정노드 (hk＝2k－1∼n－1)의 판단결과를 입력으로 하고, 제hk행의 상위 우선결정노드의 판단결과가 "참" 또는 "거짓" 인 경우에는 이 hk행의 상위 우선결정노드의 판단결과를 출력하고, 제hk행의 상위 우선결정노드의 판단결과가 "참 또는 거짓의 어느쪽도 아니다, 또는 모른다"의 경우에는 제hk－2k-1행의 상위 우선결정노드의 판단결과를 출력하는 제hk행의 상위 우선결정노드를 가지고,
    상기 n개의 판단 노드, 및 상기 각 열의 상위 우선결정노드군을, 각각 동시에 처리하는 것을 특징으로 하는 연산장치.
  66. 청구항 65에 있어서, 상기 판단결과인 "참"을 값의 부호 "Y"로, "거짓"을 값의 부호 "N"으로, "참 또는 거짓의 어느 쪽도 아니다, 또는 모른다"를 값의 부호 "Q"로 각각 할 때,
    상기 상위 우선결정노드는, 상위의 판단 노드의 판단결과에 기인하는 부호 Ti∈{Y,N,Q} 및 상기 하위의 판단 노드의 판단결과에 기인하는 부호 Tj∈{Y,N,Q}의 2개의 부호로부터 1개의 부호 Tij∈{Y,N,Q}를 유도하는 K연산자로서 부여되고, 부호 Ti가 부호 Tj에 대하여 우월하는 관계에 있는 경우에,
    상기 K연산자는, 상기 부호 Ti가 값의 부호 "Y" 또는 값의 부호 "N" 인 경우에는 값의 부호 "Y" 또는 값의 부호 "N"을 상기 부호 Tij가 취하는 값의 부호로 하고, 상기 부호 Ti가 값의 부호 "Q" 의 경우에는 상기 부호 Tj가 취하는 값의 부호를 상기 부호 Tij가 취하는 값의 부호로 하는 것을 특징으로 하는 연산장치.
  67. 청구항 65에 있어서, 상기 판단결과인 "참"을 값의 부호 "Y"로, "거짓"을 값의 부호 "N"으로, "참 또는 거짓의 어느 쪽도 아니다, 또는 모른다"를 값의 부호 "Q"로 각각 할 때,
    상기 상위 우선결정노드는, 상위의 판단 노드의 판단결과에 기인하는 부호 Ti∈{Y,N,Q} 및 하위의 판단 노드의 판단결과에 기인하는 부호 Tj∈{Y,N,Q}의 2개의 부호로부터 1개의 부호 Tij∈{Y,N,Q}를 유도하는 K연산자로서 부여되고, 부호 Ti가 부호 Tj에 대하여 우월하는 관계에 있는 경우에,
    임의의 부호 X가, 상기 값의 부호 "Y"를 {11}, 상기 값의 부호 "N"을 {10}, 상기 값의 부호 "Q"를 {0＊}(여기에, "＊" 은 돈트케어)로 하는 2비트 2진수 (X,1, X,0)로 할당되어, 논리합을 ＋연산자로, 논리곱을 ·연산자로, 부정을 ＾연산자로 각각 표기할 때,
    상기 K연산자는,
    Ti KTj＝Tij
    (Ti,1, Ti,0) K (Tj,1, Tj,0)＝(Tij,1, Tij,0)
    ＝(Ti,1＋Tj,1, Ti,1·Ti,0＋＾Ti,1 ·Tj,0)
    으로서 부여되는 것을 특징으로 하는 연산장치.
  68. 청구항 67에 있어서, 상기 제1자리로부터 제n－1자리까지의 판단 노드는,
    상기 자리값 Xai 및 상기 자리값 Ybi의 배타적 부정논리합을 취하여 부호 Ti,1로서 출력하는 배타적 논리합수단과,
    상기 자리값 Xai을 부호 Ti,0로서 출력하는 접속수단, 또는 상기 자리값 Ybi을 부호 Ti,0로서 출력하는 접속수단을 가지고,
    상기 제0자리의 판단 노드는,
    상기 자리값 Xa0 및 상기 자리값 Yb0의 부정논리합을 취하는 부정논리합수단과,
    상기 자리값 Xa0 및 상기 자리값 Yb0의 부정논리곱을 취하는 부정논리곱수단과,
    당해 연산장치에의 자리올림입력이 "1" 을 취할 때 상기 부정논리합수단의 출력을, 이 자리올림입력이 "0" 을 취할 때 상기 부정논리곱수단의 출력을, 각각 선택한 것의 부정을 취하고, 부호 T0,0로서 출력하는 선택수단을 가지고, 부호 T0,1를 출력하지 않고,
    상기 더미노드를 제외한 상기 상위 우선결정노드중, 상기 제0자리의 판단 노드가 본래 출력할 부호 T0,1에 기인하지 않는 상위 우선결정노드는,
    상기 부호 Ti,1 및 상기 부호 Tj,1의 논리합을 취하여 부호 Tij,1로서 출력하는 논리합수단과,
    상기 부호 Ti,1가 "1" 을 취할 때 상기 부호 Ti,0를, 상기 부호 Ti,1가 "0"을 취할 때 상기 부호 Tj,0를, 각각 선택하여 부호 Tij,0로서 출력하는 선택수단을 가지고,
    상기 더미노드를 제외한 상위 우선결정노드중, 상기 제0자리의 판단 노드가 본래 출력할 부호 T0,1에 기인하는 상위 우선결정노드는,
    상기 부호 Ti,1가 "1" 을 취할 때 상기 부호 Ti,0를, 상기 부호 Ti,1가 "0"을 취할 때 상기 부호 Tj,0를, 각각 선택하여 부호 Tij,0로서 출력하는 선택수단를 가지고, 부호 Tij,1를 출력하지 않고,
    상기 제m열의 제0행으로부터 제n－1행까지의 상위 우선결정노드의 출력부호 Tij,0를 각각 제1자리로부터 제n－1자리까지 및 당해 연산장치의 자리올림출력으로서, 이 출력부호 Tij,0가 "1" 이면 「자리올림출력 있음」으로, 이 출력부호 Tij,0가 "0" 이면 「자리올림출력 없음」으로, 각각 해석하는 것을 특징으로 하는 연산장치.
  69. 청구항 68에 있어서, 상기 자리값 Xa0 및 상기 자리값 Yb0의 배타적 논리합을 취하는 제0자리의 배타적 논리합수단과,
    상기 제0자리의 배타적 논리합수단의 출력과 당해 연산장치에의 자리올림입력과의 배타적 논리합을 취하여 제0자리의 합의 결과로 하는 제0행의 배타적 논리합수단과, 상기 제1자리로부터 제n－1자리까지의 판단 노드의 출력부호 Ti,1의 부정과 상기 제m열의 제0행으로부터 제n－2행까지의 상위 우선결정노드의 출력부호 Tij,0와의 각각의 배타적 논리합을 취하여 제1자리로부터 제n－1자리까지의 합의 결과로 하는 제1행으로부터 제n－1행까지의 배타적 논리합수단을 구비한 합생성수단을 가지는 것을 특징으로 하는 연산장치.
  70. 청구항 67에 있어서, 상기 제1자리로부터 제n－1자리까지의 판단 노드는,
    상기 자리값 Xai 및 상기 자리값 Ybi의 배타적 부정논리합을 취하여 부호 Ti,1로서 출력하는 배타적 부정논리합수단과,
    상기 자리값 Xai을 부호 Ti,0로서 출력하는 접속수단, 또는 상기 자리값 Ybi을 부호 Ti,0로서 출력하는 접속수단을 가지고,
    상기 제0자리의 판단 노드는,
    상기 자리값 Xa0 및 상기 자리값 Yb0의 부정논리합을 취하는 부정논리합수단과,
    상기 자리값 Xa0 및 상기 자리값 Yb0의 부정논리곱을 취하는 부정논리곱수단과,
    당해 연산장치에의 자리올림입력이 "1" 을 취할 때 상기 부정논리합수단의 출력을, 이 자리올림입력이 "0" 을 취할 때 상기 부정논리곱수단의 출력을, 각각 선택한 것의 부정을 취하여 부호 T0,0로서 출력하는 선택수단을 가지고, 부호 T0,1를 출력하지 않고,
    상기 제1열 제0행의 상위 우선결정노드 및 상기 제k열의 제0행으로부터 제 2k－1－1행까지의 상위 우선결정노드 (k＝2∼m)는, 제0자리의 판단 노드의 판단결과 및 제0행으로부터 제2k－1－1행까지의 상위 우선결정노드의 판단결과를 각각 반전하여 전반시키는 더미노드로 하고,
    상기 더미노드를 제외한 제m－p열 (p는 p＝0∼m－1의 짝수)의 상위 우선결정노드중, 상기 제0자리의 판단 노드가 본래 출력할 부호 T0,1에 기인하지 않는 상위 우선결정노드는,
    상기 부호 Ti,1 및 상기 부호 Tj,1의 부정논리합을 취하여 부호 ＾Tij,1로서 출력하는 부정논리합수단과,
    상기 부호 Ti,1가 "1" 을 취할 때 상기 부호 Ti,0를, 상기 부호 Ti,1가 "0"을 취할 때 상기 부호 Tj,0를, 각각 선택한 것의 부정을 취하는 부호 ＾Tij,0로서 출력하는 제2 선택수단을 가지고,
    상기 더미노드를 제외한 제m－q열 (q는 q＝1∼m－1의 홀수)의 상위 우선결정노드중, 상기 제0자리의 판단 노드가 본래 출력할 부호 T0,1에 기인하지 않는 상위 우선결정노드는,
    상기 부호 ＾Ti,1 및 상기 부호 ＾Tj,1의 부정논리곱을 취하여 부호 Tij,1로서 출력하는 부정논리곱수단과,
    상기 부호 ＾Ti,1가 "0" 을 취할 때 상기 부호 ＾Ti,0를, 상기 부호 ＾Ti,1가 "1" 을 취할 때 상기 부호 ＾Tj,0를, 각각 선택한 것의 부정을 취하는 부호 Tij,0로서 출력하는 제3 선택수단을 가지고,
    상기 더미노드를 제외한 제m－p열 (p는 p＝0∼m－1의 짝수)의 상위 우선결정노드중, 상기 제0자리의 판단 노드가 본래 출력할 부호 T0,1에 기인하는 상위 우선결정노드는,
    상기 부호 Ti,1가 "1" 을 취할 때 상기 부호 Ti,0를, 상기 부호 Ti,1가 "0"을 취할 때 상기 부호 Tj,0를, 각각 선택한 것의 부정을 취하는 부호 ＾Tij,0로서 출력하는 제2 선택수단을 가지고, 부호 Tij,1를 출력하지 않고,
    상기 더미노드를 제외한 제m－q열 (q는 q＝1∼m－1의 홀수)의 상위 우선결정노드중, 상기 제0자리의 판단 노드가 본래 출력할 부호 T0,1에 기인하는 상위 우선결정노드는,
    상기 부호 ＾Ti,1가 "0" 을 취할 때 상기 부호 ＾Ti,0를, 상기 부호 ＾Ti,1가 "1" 을 취할 때 상기 부호 ＾Tj,0를, 각각 선택한 것의 부정을 취하는 부호 Tij,0로서 출력하는 제3 선택수단을 가지고, 부호 Tij,1를 출력하지 않고,
    m이 짝수일 경우에는, 상기 제m열의 제0행으로부터 제n－1행까지의 상위 우선결정노드의 출력부호 Tij,0를 각각 제1자리로부터 제n－1자리까지 및 당해 연산장치의 자리올림출력으로서, 이 출력부호 Tij,0가 "1" 이면 「자리올림출력 있음」으로, 이 출력부호 Tij,0가 "0" 이면 「자리올림출력 없음」으로, 각각 해석하고,
    m이 홀수일 경우에는, 상기 제m열의 제0행으로부터 제n－1행까지의 상위 우선결정노드의 출력부호 ＾Tij,0를 각각 제1자리로부터 제n－1자리까지 및 당해 연산장치의 자리올림출력으로서, 이 출력부호 ＾Tij,0가 "0" 이면 「자리올림출력 있음」으로, 이 출력부호 ＾Tij,0가 "1" 이면 「자리올림출력 없음」으로, 각각 해석하는 것을 특징으로 하는 연산장치.
  71. 청구항 70에 있어서, 상기 자리값 Xa0 및 상기 자리값 Yb0의 배타적 논리합을 취하는 제0자리의 배타적 논리합수단과,
    m이 짝수일 경우에는,
    상기 제0자리의 배타적 논리합수단의 출력과 당해 연산장치에의 자리올립입력과의 배타적 논리합을 취하여 제0자리의 합의 결과로 하는 제0행의 배타적 논리합수단과,
    상기 제1자리로부터 n－1자리까지의 판단 노드의 출력부호 Ti,1의 부정과 상기 제m열의 제0행으로부터 제n－2행까지의 상위 우선결정노드의 출력부호 Tij,0와의 각각의 배타적 논리합을 취하여 제1자리로부터 제n－1자리까지의 합의 결과로 하는 제1행으로부터 제n－1행까지의 배타적 논리합수단을 구비한 합생성수단을 가지고,
    m이 홀수일 경우에는,
    상기 제0자리의 배타적 논리합수단의 출력과 당해 연산장치에의 자리올립입력과의 배타적 논리합을 취하여 제0자리의 합의 결과로 하는 제0행의 배타적 논리합수단과,
    상기 제1자리로부터 제n－1자리까지의 판단 노드의 출력부호 Ti,1의 부정과 상기 제m열의 제0행으로부터 제n－2행까지의 상위 우선결정노드의 출력부호 ＾Tij,0의 부정과의 각각의 배타적 논리합을 취하여 제1자리로부터 제n－1자리까지의 합의 결과로 하는 제1행으로부터 제n－1행까지의 배타적 논리합수단을 구비한 합생성수단을 가지는 것을 특징으로 하는 연산장치.
  72. n비트 2진수에 있어서의 2수(Xa,Yb)의 가산에 있어서의 이 2수의 각 자리(Xai,Ybi；i＝0∼n－1)에 대한 자리올림의 존부판단이 상기 순서의존성이 있는 판단의 계열을 형성하는 경우에,
    상기 2수의 각 자리값 Xai, Ybi에 따라서 동위자리의 합의 결과가 2이상으로 될 때에 "참 또는 거짓"을, 이 결과가 제로로 될 때에 "거짓 또는 참"을, 이 결과가 1로 될 때에 "참 또는 거짓의 어느 쪽도 아니다, 또는 모른다"를, 판단결과로서 각각 출력하는 n개의 판단 노드와,
    행이 상기 2수의 각 홀수자리에 대응하는 n／2행 m열 (m은 log2n을 넘는 최소의 정수)의 상위 우선결정노드 매트릭스를 가지고,
    상기 제1열의 상위 우선결정노드군은,
    제h1－1자리의 판단 노드 및 제h1자리의 판단 노드 (h1＝1∼n－1의 홀수)의 판단결과를 입력으로 하고, 제h1자리의 판단 노드의 판단결과가 "참" 또는 "거짓"인 경우에는 이 h1자리의 판단 노드의 판단결과를 출력하고, 제h1자리의 판단 노드의 판단결과가 "참 또는 거짓의 어느 쪽도 아니다, 또는 모른다"의 경우에는 제h1－1자리의 판단 노드의 판단결과를 출력하는 제h1행의 상위 우선결정노드를 가지고,
    상기 제k열의 상위 우선결정노드군 (k＝2∼m)은,
    제1로부터 제2k－1－1까지의 홀수행의 상위 우선결정노드의 판단결과를 각각 그대로 전반시키는 더미노드로서의 제1로부터 제2k－1－1행까지의 홀수행의 상위 우선결정노드와, 제hk－2k－1행의 상위 우선결정노드 및 제hk행의 상위 우선결정노드 (hk＝2k－1∼n－1의 홀수)의 판단결과를 입력으로 하고, 제hk행의 상위 우선결정노드의 판단결과가 "참" 또는 "거짓" 인 경우에는 이 hk행의 상위 우선결정노드의 판단결과를 출력하고, 제hk행의 상위 우선결정노드의 판단결과가 "참 또는 거짓의 어느 쪽도 아니다, 또는 모른다"의 경우에는 제hk－2k－1행의 상위 우선결정노드의 판단결과를 출력하는 제hk행의 상위 우선결정노드를 가지고,
    상기 n개의 판단 노드, 및 상기 각 열의 상위 우선결정노드군을 각각 동시에 처리하는 것을 특징으로 하는 연산장치.
  73. 청구항 72에 있어서, 상기 판단결과인 "참"을 값의 부호 "Y"로, "거짓"을 값의 부호 "N"으로, "참 또는 거짓의 어느 쪽도 아니다, 또는 모른다"를 값의 부호 "Q"로 각각 할 때,
    상기 상위 우선결정노드는, 상위의 판단 노드의 판단결과에 기인하는 부호 Ti∈{Y,N,Q} 및 하위의 판단 노드의 판단결과에 기인하는 부호 Tj∈{Y,N,Q}의 2개의 부호로부터 1개의 부호 Tij∈{Y,N,Q}를 유도하는 K연산자로서 부여되고, 부호 Ti가 부호 Tj에 대하여 우월하는 관계에 있는 경우에,
    상기 K연산자는, 상기 부호 Ti가 값의 부호 "Y" 또는 값의 부호 "N" 인 경우에는 이 값의 부호 "Y" 또는 값의 부호 "N"을 상기 부호 Tij가 취하는 값의 부호로 하고, 상기 부호 Ti가 값의 부호 "Q"의 경우에는 상기 부호 Tj가 취하는 값의 부호를 상기 부호 Tij가 취하는 값의 부호로 하는 것을 특징으로 하는 연산장치.
  74. 청구항 72에 있어서, 상기 판단결과인 "참"을 값의 부호 "Y"로, "거짓"을 값의 부호 "N"으로, "참 또는 거짓의 어느 쪽도 아니다, 또는 모른다"를 값의 부호 "Q"로 각각 할 때,
    상기 상위 우선결정노드는, 상위의 판단 노드의 판단결과에 기인하는 부호 Ti∈{Y,N,Q} 및 하위의 판단 노드의 판단결과에 기인하는 부호 Tj∈{Y,N,Q}의 2개의 부호로부터 1개의 부호 Tij∈{Y,N,Q}를 유도하는 K연산자로서 부여되고, 부호 Ti가 부호 Tj에 대하여 우월하는 관계에 있는 경우에,
    임의의 부호 X가, 상기 값의 부호 "Y"를 {11}, 상기 값의 부호 "N"을 {10}, 상기 값의 부호 "Q"를 {0＊}(여기에, "＊" 은 돈트케어)로 하는 2비트 2진수 (X,1, X,0)로 할당되어, 논리합을 ＋연산자로, 논리곱을 ·연산자로, 부정을 ＾연산자로 각각 표기할 때,
    상기 K연산자는,
    TiKTj＝Tij
    (Ti,1, Ti,0) K (Tj,1, Tj,0)＝(Tij,1, Tij,0)
    ＝(Ti,1＋Tj,1, Ti,1·Ti,0＋＾Ti,1 ·Tj,0)
    으로서 부여되는 것을 특징으로 하는 연산장치.
  75. 청구항 74에 있어서, 상기 제1자리로부터 제n－1자리까지의 판단 노드는,
    상기 자리값 Xai 및 상기 자리값 Ybi의 배타적 부정논리합을 취하여 부호 Ti,1로서 출력하는 배타적 부정논리합수단과,
    상기 자리값 Xai을 부호 Ti,0로서 출력하는 접속수단, 또는 상기 자리값 Ybi을 부호 Ti,0로서 출력하는 접속수단을 가지고,
    상기 제0자리의 판단 노드는,
    상기 자리값 Xa0 및 상기 자리값 Yb0의 부정논리합을 취하는 부정논리합수단과,
    상기 자리값 Xa0 및 상기 자리값 Yb0의 부정논리곱을 취하는 부정논리곱수단과,
    당해 연산장치에의 자리올림입력이 "1" 을 취할 때 상기 부정논리합수단의 출력을, 이 자리올림입력이 "0" 을 취할 때 상기 부정논리곱수단의 출력을, 각각 선택한 것의 부정을 취하여 부호 T0,0로서 출력하는 선택수단을 가지고, 부호 T0,1를 출력하지 않고,
    상기 더미노드를 제외한 상기 상위 우선결정노드중, 상기 제0자리의 판단 노드가 본래 출력할 부호 T0,1에 기인하지 않는 상위 우선결정노드는,
    상기 부호 Ti,1 및 상기 부호 Tj,1의 논리합을 취하여 부호 Tij,1로서 출력하는 논리합수단과,
    상기 부호 Ti,1가 "1" 을 취할 때 상기 부호 Ti,0를, 상기 부호 Ti,1가 "0"을 취할 때 상기 부호 Tj,0를, 각각 선택하여 부호 Tij,0로서 출력하는 선택수단을 가지고,
    상기 더미노드를 제외한 상위 우선결정노드중, 상기 제0자리의 판단 노드가 본래 출력할 부호 T0,1에 기인하는 상위 우선결정노드는,
    상기 부호 Ti,1가 "1" 을 취할 때 상기 부호 Ti,0를, 상기 부호 Ti,1가 "0"을 취할 때 상기 부호 Tj,0를, 각각 선택하여 부호 Tij,0로서 출력하는 선택수단를 가지고, 부호 Tij,1를 출력하지 않고,
    상기 제m열의 제n－1행의 상위 우선결정노드의 출력부호 Tij,0를 당해 연산장치의 자리올림출력으로서, 이 출력부호 Tij,0가 "1" 이면 「자리올림출력 있음」으로, 이 출력부호 Tij,0가 "0" 이면 「자리올림출력 없음」으로, 각각 해석하고,
    상기 연산장치는,
    상기 자리값 Xa0 및 상기 자리값 Yb0의 배타적 논리합을 취하는 제0자리의 배타적 논리합수단과,
    합생성수단을 가지고,
    상기 합생성수단은, 상기 제0자리의 배타적 논리합수단의 출력과 당해 연산장치에의 자리올림입력과의 배타적 논리합을 취하여 제0자리의 합의 결과로 하는 제0행의 배타적 논리합수단과,
    상기 제0자리의 판단 노드의 출력부호 T0,0와 제1자리의 판단 노드의 출력부호 T1,1의 부정과의 배타적 논리합을 취하여 제1자리의 합의 결과로 하는 제1행의 배타적 논리합수단과,
    상기 제f자리의 판단 노드 (f＝2∼n－1까지의 짝수)의 출력부호 Tf,1가 "1"을 취할 때 이 행으로의 입력자리값 Xaf 또는 Ybf를, 상기 출력부호 Tf,1가 "0" 을 취할 때 상기 제f－1행의 상위 우선결정노드의 출력부호를, 각각 선택하여 제f＋1자리로의 자리올림으로서 출력하는 제f행의 자리올림생성수단과,
    상기 제f자리의 판단 노드의 출력부호 Tf,1의 부정과 상기 제f－1자리의 상위 우선결정노드의 출력부호와의 배타적 논리합을 취하여 제f자리의 합의 결과로 하는 제f행의 배타적 논리합수단과,
    상기 제f＋1자리의 판단 노드의 출력부호 Tf＋1,1가 부정과 상기 제f행의 자리올림생성수단의 출력과의 배타적 논리합을 취하여 제f＋1자리의 합의 결과로 하는 제f＋1행의 배타적 논리합수단을 가지는 것을 특징으로 하는 연산장치.
  76. 청구항 74에 있어서, 상기 제1자리로부터 제n－1자리까지의 판단 노드는,
    상기 자리값 Xai 및 상기 자리값 Ybi의 배타적 부정논리합을 취하여 부호 Ti,1로서 출력하는 배타적 부정논리합수단과,
    상기 자리값 Xai을 부호 Ti,0로서 출력하는 접속수단, 또는 상기 자리값 Ybi을 부호 Ti,0로서 출력하는 접속수단을 가지고,
    상기 제0자리의 판단 노드는,
    상기 자리값 Xa0 및 상기 자리값 Yb0의 부정논리합을 취하는 부정논리합수단과,
    상기 자리값 Xa0 및 상기 자리값 Yb0의 부정논리곱을 취하는 부정논리곱수단과,
    당해 연산장치에의 자리올림입력이 "1" 을 취할 때 상기 부정논리합수단의 출력을, 이 자리올림입력이 "0" 을 취할 때 상기 부정논리곱수단의 출력을, 각각 선택한 것의 부정을 취하여 부호 T0,0로서 출력하는 선택수단을 가지고, 부호 T0,1를 출력하지 않고,
    상기 제k열의 제1로부터 제2k－1－1까지의 홀수행의 상위 우선결정노드는, (k＝2∼m)는, 제1로부터 제2k－1－1까지의 홀수행의 상위 우선결정노드의 판단결과를 각각 반전하여 전반시키는 더미노드로 하고,
    상기 더미노드를 제외한 제m－p열 (p는 p＝0∼m－1의 짝수)의 상위 우선결정노드중, 상기 제0자리의 판단 노드가 본래 출력할 부호 T0,1에 기인하지 않는 상위 우선결정노드는,
    상기 부호 Ti,1 및 상기 부호 Tj,1의 부정논리합을 취하여 부호 ＾Tij,1로서 출력하는 부정논리합수단과,
    상기 부호 Ti,1가 "1" 을 취할 때 상기 부호 Ti,0를, 상기 부호 Ti,1가 "0"을 취할 때 상기 부호 Tj,0를, 각각 선택한 것의 부정을 취하는 부호 ＾Tij,0로서 출력하는 선택수단을 가지고,
    상기 더미노드를 제외한 제m－q열 (q는 q＝1∼m－1의 홀수)의 상위 우선결정노드중, 상기 제0자리의 판단 노드가 본래 출력할 부호 T0,1에 기인하지 않는 상위 우선결정노드는,
    상기 부호 ＾Ti,1 및 상기 부호 ＾Tij,1의 부정논리곱을 취하여 부호 Tij,1로서 출력하는 부정논리곱수단과,
    상기 부호 ＾Ti,1가 "0" 을 취할 때 상기 부호 ＾Ti,0를, 상기 부호 ＾Ti,1가 "1" 을 취할 때 상기 부호 ＾Tj,0를, 각각 선택한 것의 부정을 취하는 부호 Tij,0로서 출력하는 제3 선택수단을 가지고,
    상기 더미노드를 제외한 제m－p열 (p는 p＝0∼m－1의 짝수)의 상위 우선결정노드중, 상기 제0자리의 판단 노드가 본래 출력할 부호 T0,1에 기인하는 상위 우선결정노드는,
    상기 부호 Ti,1가 "1" 을 취할 때 상기 부호 Ti,0를, 상기 부호 Ti,1가 "0"을 취할 때 상기 부호 Tj,0를, 각각 선택한 것의 부정을 취하는 부호 ＾Tij,0로서 출력하는 제2 선택수단을 가지고, 부호 Tij,1를 출력하지 않고,
    상기 더미노드를 제외한 제m－q열 (q는 q＝0∼m－1의 홀수)의 상위 우선결정노드중, 상기 제0자리의 판단 노드가 본래 출력할 부호 T0,1에 기인하는 상위 우선결정노드는,
    상기 부호 ＾Ti,1가 "0" 을 취할 때 상기 부호 ＾Tj,0를, 상기 부호 ＾Ti,1가 "1" 을 취할 때 상기 부호 ＾Tj,0를, 각각 선택한 것의 부정을 취하는 부호 Tij,0로서 출력하는 제3 선택수단을 가지고, 부호 Tij,1를 출력하지 않고,
    m이 짝수일 경우에는, 상기 제m열의 제n－1행까지의 상위 우선결정노드의 출력부호 Tij,0를 당해 연산장치의 자리올림출력으로서, 이 출력부호 Tij,0가 "1" 이면 「자리올림출력 있음」으로, 이 출력부호 Tij,0가 "0" 이면 「자리올림출력 없음」으로, 각각 해석하고,
    m이 홀수일 경우에는, 상기 제m열의 제n－1행의 상위 우선결정노드의 출력부호 ＾Tij,0의 부정을 취한 부호 Tij,0를 당해 연산장치의 자리올림출력으로서, 이 출력부호 Tij,0가 "1" 이면 「자리올림출력 있음」으로, 이 출력부호 Tij,0가"0" 이면 「자리올림출력 없음」으로, 각각 해석하고,
    상기 연산장치는,
    상기 자리값 Xa0 및 상기 자리값 Yb0의 배타적 논리합을 취하는 제0자리의 배타적 논리합수단과,
    합생성수단을 가지고,
    상기 합생성수단은, m이 짝수일 경우에는,
    상기 제0자리의 배타적 논리합수단의 출력과 당해 연산장치에의 자리올림입력과의 배타적 논리합을 취하여 제0자리의 합의 결과로 하는 제0행의 배타적 논리합수단과,
    상기 제0자리의 판단 노드의 출력부호 T0,0와 제1자리의 판단 노드의 출력부호 T1,1의 부정과의 배타적 논리합을 취하여 제1자리의 합의 결과로 하는 제1행의 배타적 논리합수단과
    상기 제f자리의 판단 노드 (f＝2∼n－1까지의 짝수)의 출력부호 Tf,1가 "1"을 취할 때 이 행으로의 입력자리값 Xaf 또는 Ybf를, 상기 출력부호 Tf,1가 "0" 을 취할 때 상기 제f－1행의 상위 우선결정노드의 출력부호를, 각각 선택하여 제f＋1자리로의 자리올림으로서 출력하는 제f행의 자리올림생성수단과,
    상기 제f자리의 판단 노드의 출력부호 Tf,1의 부정과 상기 제f－1행의 상위 우선결정노드의 출력부호와의 배타적 논리합을 취하여 제f자리의 합의 결과로 하는 제f행의 배타적 논리합수단과,
    상기 제f＋1자리의 판단 노드의 출력부호 Tf＋1,1의 부정과 상기 제f행의 자리올림생성수단의 출력과의 배타적 논리합을 취하여 제f＋1자리의 합의 결과로 하는 제f＋1행의 배타적 논리합수단을 가지고,
    m이 홀수일 경우에는,
    상기 제0자리의 배타적 논리합수단의 출력과 당해 연산장치에의 자리올림입력과의 배타적 논리합을 취하여 제0자리의 합의 결과로 하는 제0행의 배타적 논리합수단과,
    상기 제0자리의 판단 노드의 출력부호 T0,0와 제1자리의 판단 노드의 출력부호 T1,1의 부정과의 배타적 논리합을 취하여 제1자리의 합의 결과로 하는 제1행의 배타적 논리합수단과
    상기 제f자리의 판단 노드 (f＝2∼n－1까지의 짝수)의 출력부호 Tf,1가 "1"을 취할 때 이 행으로의 입력자리값 Xaf 또는 Ybf를, 상기 출력부호 Tf,1가 "0" 을 취할 때 상기 제f－1행의 상위 우선결정노드의 출력부호의 부정을, 각각 선택하여 제f＋1자리로의 자리올림으로서 출력하는 제f행의 자리올림생성수단과,
    상기 제f자리의 판단 노드의 출력부호 Tf,1의 부정과 상기 제f－1행의 상위 우선결정노드의 출력부호의 부정과의 배타적 논리합을 취하여 제f자리의 합의 결과로 하는 제f행의 배타적 논리합수단과,
    상기 제f＋1자리의 판단 노드의 출력부호 Tf＋1,1의 부정과 상기 제f행의 자리올림생성수단의 출력과의 배타적 논리합을 취하여 제f＋1자리의 합의 결과로 하는 제f＋1행의 배타적 논리합수단을 가지는 것을 특징으로 하는 연산장치.
  77. 청구항 74에 있어서, 상기 제1자리로부터 제n－1자리까지의 판단 노드는,
    상기 자리값 Xai 및 상기 자리값 Ybi의 배타적 부정논리합을 취하여 부호 Ti,1로서 출력하는 배타적 부정논리합수단과,
    상기 자리값 Xai을 부호 Ti,0로서 출력하는 접속수단, 또는 상기 자리값 Ybi을 부호 Ti,0로서 출력하는 접속수단을 가지고,
    상기 제0자리의 판단 노드는,
    상기 자리값 Xa0 및 상기 자리값 Yb0의 부정논리합을 취하는 부정논리합수단과,
    상기 자리값 Xa0 및 상기 자리값 Yb0의 부정논리곱을 취하는 부정논리곱수단과,
    당해 연산장치에의 자리올림입력이 "1" 을 취할 때 상기 부정논리합수단의 출력을, 이 자리올림입력이 "0" 을 취할 때 상기 부정논리곱수단의 출력을, 각각 선택한 것의 부정을 취하여 부호 T0,0로서 출력하는 선택수단을 가지고, 부호 T0,1를 출력하지 않고,
    상기 더미노드를 제외한 상기 상위 우선결정노드중, 상기 제0자리의 판단 노드가 본래 출력할 부호 T0,1에 기인하지 않는 상위 우선결정노드는,
    상기 부호 Ti,1 및 상기 부호 Tj,1의 논리합을 취하여 부호 Tij,1로서 출력하는 논리합수단과,
    상기 부호 Ti,1가 "1" 을 취할 때 상기 부호 Ti,0를, 상기 부호 Ti,1가 "0"을 취할 때 상기 부호 Tj,0를, 각각 선택하여 부호 Tij,0로서 출력하는 선택수단을 가지고,
    상기 더미노드를 제외한 상기 상위 우선결정노드중, 상기 제0자리의 판단 노드가 본래 출력할 부호 T0,1에 기인하는 상위 우선결정노드는,
    상기 부호 Ti,1가 "1" 을 취할 때 상기 부호 Ti,0를, 상기 부호 Ti,1가 "0"을 취할 때 상기 부호 Tj,0를, 각각 선택하여 부호 Tij,0로서 출력하는 선택수단을 가지고, 부호 Tij,1를 출력하지 않고,
    상기 제m열의 제n－1행의 상위 우선결정노드의 출력부호 Tij,0를 당해 연산장치의 자리올림출력으로서, 이 출력부호 Tij,0가 "1" 이면 「자리올림출력 있음」으로, 이 출력부호 Tij,0가 "0" 이면 「자리올림출력 없음」으로, 각각 해석하고,
    상기 연산장치는,
    상기 자리값 Xa0 및 상기 자리값 Yb0의 배타적 논리합을 취하는 제0자리의 배타적 논리합수단과,
    합생성수단을 가지고,
    상기 합생성수단은,
    상기 제0자리의 배타적 논리합수단의 출력과 당해 연산장치에의 자리올림입력과의 배타적 논리합을 취하여 제0자리의 합의 결과로 하는 제0행의 배타적 논리합수단과,
    상기 제0자리의 판단 노드의 출력부호 T0,0와 제1자리의 판단 노드의 출력부호 T1,1의 부정과의 배타적 논리합을 취하여 제1자리의 합의 결과로 하는 제1행의 배타적 논리합수단과,
    상기 제f자리의 판단 노드 (f＝2∼n－1까지의 짝수)의 출력부호 Tf,1가 "1"을 취할 때 이 행으로의 입력자리값 Xaf 또는 Ybf를, 상기 출력부호 Tf,1가 "0" 일 때 상기 제f－1행의 상위 우선결정노드의 출력부호를, 각각 선택한 것의 부정을 취하여 제f＋1자리로의 자리올림으로서 출력하는 제f행의 자리올림생성수단과,
    상기 제f자리의 판단 노드의 출력부호 Tf,1와 상기 제f－1행의 상위 우선결정노드의 출력부호와의 배타적 논리합을 취하여 제f자리의 합의 결과로 하는 제f행의 배타적 논리합수단과,
    상기 제f＋1자리의 판단 노드의 출력부호 Tf＋1,1와 상기 제f행의 자리올림생성수단의 출력과의 배타적 논리합을 취하여 제f＋1자리의 합의 결과로 하는 제f＋1행의 배타적 논리합수단을 가지는 것을 특징으로 하는 연산장치.
  78. 청구항 74에 있어서, 상기 제1자리로부터 제n－1자리까지의 판단 노드는,
    상기 자리값 Xai 및 상기 자리값 Ybi의 배타적 부정논리합을 취하여 부호 Ti,1로서 출력하는 배타적 부정논리합수단과,
    상기 자리값 Xai을 부호 Ti,0로서 출력하는 접속수단, 또는 상기 자리값 Ybi을 부호 Ti,0로서 출력하는 접속수단을 가지고,
    상기 제0자리의 판단 노드는,
    상기 자리값 Xa0 및 상기 자리값 Yb0의 부정논리합을 취하는 부정논리합수단과,
    상기 자리값 Xa0 및 상기 자리값 Yb0의 부정논리곱을 취하는 부정논리곱수단과,
    당해 연산장치에의 자리올림입력이 "1" 을 취할 때 상기 부정논리합수단의 출력을, 이 자리올림입력이"0" 을 취할 때 상기 부정논리곱수단의 출력을, 각각 선택한 것의 부정을 취하여 부호 T0,0로서 출력하는 선택수단을 가지고, 부호 T0,1를 출력하지 않고,
    상기 더미노드를 제외한 상기 상위 우선결정노드중, 상기 제0자리의 판단 노드가 본래 출력할 부호 T0,1에 기인하지 않는 상위 우선결정노드는,
    상기 부호 Ti,1 및 상기 부호 Tj,1의 논리합을 취하여 부호 Tij,1로서 출력하는 논리합수단과,
    상기 부호 Ti,1가 "1" 을 취할 때 상기 부호 Ti,0를, 상기 부호 Ti,1가 "0"을 취할 때 상기 부호 Tj,0를, 각각 선택하여 부호 Tij,0로서 출력하는 선택수단을 가지고,
    상기 더미노드를 제외한 상위 우선결정노드중, 상기 제0자리의 판단 노드가 본래 출력할 부호 T0,1에 기인하는 상위 우선결정노드는,
    상기 부호 Ti,1가 "1" 을 취할 때 상기 부호 Ti,0를, 상기 부호 Ti,1가 "0"을 취할 때 상기 부호 Tj,0를, 각각 선택하여 부호 Tij,0로서 출력하는 선택수단을 가지고, 부호 Tij,1를 출력하지 않고,
    상기 제m열의 제n－1행의 상위 우선결정노드의 출력부호 Tij,0를 당해 연산장치의 자리올림출력으로서, 이 출력부호 Tij,0가 "1" 이면 「자리올림출력 있음」으로, 이 출력부호 Tij,0가 "0" 이면 「자리올림출력 없음」으로, 각각 해석하고,
    상기 연산장치는,
    상기 자리값 Xa0 및 상기 자리값 Yb0의 배타적 논리합을 취하는 제0자리의 배타적 논리합수단과,
    합생성수단을 가지고,
    상기 합생성수단은,
    상기 제0자리의 배타적 논리합수단의 출력과 당해 연산장치에의 자리올림입력과의 배타적 논리합을 취하여 제0자리의 합의 결과로 하는 제0행의 배타적 논리합수단과,
    상기 제0자리의 판단 노드의 출력부호 T0,0와 제1자리의 판단 노드의 출력부호 T1,1의 부정과의 배타적 논리합을 취하여 제1자리의 합의 결과로 하는 제1행의 배타적 논리합수단과
    상기 제f자리의 판단 노드 (f＝2∼n－1까지의 짝수)의 출력부호 Tf,1와 이 행으로의 입력자리값 Xaf 또는 Ybf와의 부정논리곱을 취하는 부정논리곱수단과, 상기 f＋1자리의 판단 노드의 출력부호 Tf＋1,1와 상기 부정논리곱수단의 출력과의 배타적 논리합을 취하여 제f＋1행의 제0피선택신호를 출력하는 배타적 논리합수단과, 상기 제f자리의 판단 노드의 출력부호 Tf,1와 상기 제f＋1행의 제0피선택신호와의 배타적 부정논리화를 취하여 제f＋1행의 제1피선택신호를 출력하는 배타적 부정논리합수단과,
    상기 제f자리의 판단 노드의 출력부호 Tf,1와 상기 제f－1행의 상위 우선결정노드의 출력부호와의 배타적 부정논리합을 취하여 제f자리의 합의 결과로 하는 제f행의 배타적 부정논리합수단과,
    상기 제f－1행의 상위 우선결정노드의 출력부호가 "1" 을 취할 때 상기 제f＋1행의 제1피선택신호를, 이 출력부호가 "0" 을 취할 때 상기 제f＋1행의 제0피선택신호를, 각각 선택한 것의 부정을 취하여 제f＋1행의 합의 결과로 하는 제f＋1행의 합생성선택수단을 가지는 것을 특징으로 하는 연산장치.
  79. 청구항 74에 있어서, n비트 2진수에 있어서의 2수의 감산 (Xa－Yb)에 있어서의 각 자리(Xai,Ybi；i＝0∼n－1)에 대한 자리빌림의 존부판단이 상기 순서의존성이 있는 판단의 계열을 형성하는 경우에,
    상기 판단 노드는,
    상기 자리값 Xai 및 상기 자리값 Ybi의 배타적 논리합을 취하여 부호 Ti,1로서 출력하는 배타적 논리합수단과,
    상기 자리값 Ybi을 부호 Ti,0로서 출력하는 접속수단을 가지는 것을 특징으로 하는 연산장치.
  80. 청구항 79에 있어서, 상기 2수의 LSB(Least Significant Bit)에 대한 자리빌림의 존부판단을 행하는 판단 노드는,
    상기 자리값 Xa0의 부정인 ＾Xa0 및 상기 자리값 Yb0의 부정논리합을 취하는 부정논리합수단과,
    상기 자리값 Xa0의 부정인 ＾Xa0 및 상기 자리값 Yb0의 부정논리곱을 취하는 부정논리곱수단과,
    당해 연산장치에의 자리빌림입력이 "1" 을 취할 때 상기 부정논리합수단의 출력을, 이 자리빌림입력이 "0" 을 취할 때 상기 부정논리곱수단의 출력을, 각각 선택한 것의 부정을 취하여 부호 T0,0로서 출력하는 선택수단을 가지고, 부호 T0,1를 출력하지 않는 것을 특징으로 하는 연산장치.
  81. 청구항 80에 있어서, 상기 상위 우선결정노드중, 상기 2수의 LSB에 대한 자리빌림의 존부판단을 행하는 판단 노드가 본래 출력할 부호 T0,1에 기인하지 않는 상위 우선결정노드는,
    상기 부호 Ti,1 및 상기 부호 Tj,1의 논리합을 취하여 부호 Tij,1로서 출력하는 논리합수단과,
    상기 부호 Ti,1가 "1" 을 취할 때 상기 부호 Ti,0를, 상기 부호 Ti,1가 "0"을 취할 때 상기 부호 Tj,0를 각각 선택하여 부호 Tij,0로서 출력하는 선택수단을 가지고,
    상기 상위 우선결정노드중, 상기 2수의 LSB에 대한 자리빌림의 존부판단을 행하는 판단 노드가 본래 출력할 부호 T0,1에 기인하는 상위 우선결정노드는,
    상기 부호 Ti,1가 "1" 을 취할 때 상기 부호 Ti,0를, 상기 부호 Ti,1가 "0"을 취할 때 상기 부호 Tj,0를, 각각 선택하여 부호 Tij,0로서 출력하는 선택수단을 가지고, 부호 Tij,1를 출력시키지 않고,
    상기 바이너리 트리의 루트로 되는 상위 우선결정노드의 출력부호 Tij,0가 "1" 이면 「자리빌림출력 있음」으로, 이 출력부호 Tij,0가 "0" 이면 「자리빌림출력 없음」으로, 각각 선택하는 것을 특징으로하는 연산장치.
  82. 청구항 80에 있어서, 상기 바이너리 트리의 리프를 제외한 높이 m(m은 log2n을 넘는 최소의 정수)의 부분 바이너리 트리가, 깊이m의 노드로 되는 상기 상위 우선결정노드를 Nm(Nm은 n/2를 넘는 최소의 정수)개, 깊이s(s는 s=1∼m-1의 정수)의 노드로 되는 상기 상위 우선결정노드를 Ns(Ns는 Ns+1/2를 넘는 최소의 정수)개, 각각 가질 때에,
    상기 부분 바이너리 트리의 상기 깊이m-p(p는 p=0∼m-1의 짝수)의 노드로 되는 상위 우선결정노드중, 상기 2수의 LSB에 대한 자리빌림의 존부판단을 행하는 판단 노드가 본래 출력할 부호 T0,1에 기인하지 않는 상위 우선결정노드는,
    상기 부호 Ti,1 및 상기 부호 Tj,1의 부정논리합을 취하여 부호^Tij,1로서 출력하는 부정논리합수단과,
    상기 부호 Ti,1이 "1" 을 취할 때 상기 부호 Ti,0를, 상기 부호 Ti,1가 "0"을 취할 때 상기 부호 Tj,0를, 각각 선택한 것의 부정을 취하여 부호^Tij,0로서 출력하는 제2 선택수단을 가지고,
    상기 부분 바이너리 트리의 상기 깊이 m-q(q는 q=0∼m-1의 홀수)의 노드로 되는 상위 우선결정노드중, 상기 2수의 LSB에 대한 자리빌림의 존부판단을 행하는 판단 노드가 본래 출력할 부호 T0,1에 기인하지 않는 상위 우선결정노드는,
    상기 부호 ^Ti,1 및 상기 부호 ^Tj,1의 부정논리곱을 취하여 부호 Tij,1로서 출력하는 부정논리곱수단과,
    상기 부호 ^Ti,1가 "0" 을 취할 때 상기 부호 ^Ti,0를, 상기 부호 ^Ti,1가 "1"을 취할 때 상기 부호 ^Tj,0를, 각각 선택한 것의 부정을 취하여 부호Tij,0로서 출력하는 제3 선택수단을 가지고,
    상기 부분 바이너리 트리의 상기 깊이 m-p(p는 p=0∼m-1의 짝수)의 노드로 되는 상위 우선결정노드 중, 상기 2수의 LSB에 대한 자리빌림의 존부판단을 행하는 판단 노드가 본래 출력할 부호 T0,1에 기인하는 상위우선결정노드는,
    상기 부호Ti,1가 "1" 을 취할 때 부호 Ti,0를, 상기 부호 Ti,1가 "0" 을 취할 때 상기 부호 Tj,0를, 각각 선택한 것의 부정을 취하여 부호 ^Tij,0로서 출력하는 제2 선택수단을 가지고, 부호 Tij,1를 출력하지 않고,
    상기 부분 바이너리 트리의 상기 깊이 m-q(q는 q=0∼m-1의 홀수)의 노드로 되는 상위 우선결정노드 중, 상기 2수의 LSB에 대한 자리빌림의 존부판단을 행하는 판단 노드가 본래 출력할 부호 T0,1에 기인하는 상위 우선결정노드는,
    상기 부호^Ti,1가 "0" 을 취할 때 상기 부호 ^Ti,0를, 상기 부호 ^Ti,1가 "1"을 취할 때 상기 부호 ^Tj,0를, 각각 선택한 것의 부정을 취하여 부호 Tij,0로서 출력하는 제3 선택수단을 가지고, 부호 Tij,1를 출력하지 않고,
    m이 짝수인 경우에는, 상기 바이너리 트리의 루트로 되는 상위 우선결정노드의 출력부호 Tij,0가 "1" 이면「자리빌림출력 있음」으로, 이 출력부호 Tij,0가 "0" 이면 「자리빌림출력 없음」으로, 각각 해석하고,
    m이 홀수인 경우에는, 상기 바이너리 트리의 루트로 되는 상위 우선결정노드의 출력부호 ^Tij,0가 "0" 이면「자리빌림출력 있음」으로, 이 출력부호 ^Tij,0가 "1" 이면 「자리빌림출력 없음」으로, 각각 해석하는 것을 특징으로 하는 연산장치.
  83. n비트 2진수에 있어서의 2수의 감산(Xa-Yb)에 있어서의 각 자리(Xai,Ybi;i=0∼n-1)에 대한 자리빌림의 존부판단이 순서의존성이 있는 판단의 계열을 형성하는 경우에,
    상기 2수의 각 자리값 Xai,Ybi에 따라서 동위 자리의 2수의 차의 결과가 마이너스로 될 때에 "참 또는 거짓"을, 이 결과가 플러스로 될 때에 "거짓 또는 참"을, 이 결과가 제로로 될 때에 "참 또는 거짓의 어느 쪽도 아니다, 또는 모른다"를, 각각 판단결과로서 출력하는 n개의 판단 노드와,
    행이 상기 2수의 각 자리에 대응하는 n행m열(m은 log2n을 넘는 최소의 정수)의 상위 우선결정노드의 매트릭스를 가지며,
    상기 제1열의 상위 우선결정노드군은,
    제0자리의 판단 노드의 판단결과를 그대로 전반시키는 더미노드로서의 제0행의 상위 우선결정노드와,
    제h1-1자리의 판단 노드 및 제h1자리의 판단 노드(h1=1∼n-1)의 판단결과를 입력으로 하고, 제h1자리의 판단 노드의 판단결과가 "참" 또는 "거짓" 인 경우에는 이 h1자리의 판단 노드의 판단결과를 결과로 하며, 제h1자리의 판단 노드의 판단결과가 "참 또는 거짓의 어느쪽도 아니다, 또는 모른다"의 경우에는 제h1-1자리의 판단 노드의 판단결과를 결과로서 출력하는 제h1행의 상위 우선결정노드를 가지고,
    상기 제k열의 상위 우선결정노드군(k=2∼m)은,
    제0행으로부터 제2k-1-1행까지의 상위 우선결정노드의 판단결과를 각각 그대로 전반시키는 더미노드로서의 제0행으로부터 제2k-1-1행까지의 상위 우선결정노드와,
    제hk-2k-1행의 상위 우선결정노드 및 제hk행의 상위 우선결정노드(hk=2k-1∼n-1)의 판단결과를 입력으로 하고, 제hk행의 상위 우선결정노드의 판단결과가 "참" 또는 "거짓" 인 경우에는 이 hk행의 상위 우선결정노드의 판단결과를 결과로 하고, 제hk행의 상위 우선결정노드의 판단결과가 "참 또는 거짓의 어느 쪽도 아니다, 또는 모른다"의 경우에는 제hk-2k-1행의 상위 우선결정노드의 판단결과를 결과로 하여 출력하는 제hk행의 상위 우선결정노드를 가지며,
    상기 n개의 판단 노드, 및 상기 각 열의 상위 우선결정노드군을, 각각 동시에 처리하는 것을 특징으로 하는 연산장치.
  84. 청구항 83에 있어서, 상기 판단결과인 "참"을 값의 부호 "Y"로, "거짓"을 값의 부호 "N"으로, "참 또는 거짓의 어느쪽도 아니다, 또는 모른다"를 값의 부호 "Q"로 각각 할 때,
    상기 상위 우선결정노드는, 상위의 판단 노드의 판단결과에 기인하는 부호 Ti∈{Y,N,Q} 및 하위의 판단 노드의 판단결과에 기인하는 부호 Tj∈{Y,N,Q}의 2개의 부호로 부터 1개의 부호 Tij∈{Y,N,Q}를 유도하는 K연산자로서 부여되고, 부호 Ti가 부호 Tj에 대하여 우월하는 관계에 있는 경우에,
    상기 K연산자는, 상기 부호 Ti가 값의 부호 "Y" 또는 값의 부호 "N" 인 경우에는 이 값의 부호 "Y" 또는 값의 부호 "N"을 상기 부호 Tij가 취하는 값의 부호로 하며, 상기 부호 Ti가 값의 부호 Q인 경우에는 상기 부호 Tj가 취하는 값의 부호를 상기 부호 Tij가 취하는 값의 부호로 하는 것을 특징으로 하는 연산장치.
  85. 청구항 83에 있어서, 상기 판단결과인 "참"을 값의 부호 "Y"로, "거짓"을 값의 부호 "N"로, "참 또는 거짓의 어느쪽도 아니다, 또는 모른다"를 값의 부호 "Q"로 각각 할 때,
    상기 상위 우선결정노드는, 상위의 판단 노드의 판단결과에 기인하는 부호 Ti∈{Y,N,Q} 및 하위의 판단 노드의 판단결과에 기인하는 부호 Tj∈{Y,N,Q}의 2개의 부호로부터 1개의 부호 Tij∈{Y,N,Q}를 유도하는 K연산자로서 부여되고, 부호 Ti가 부호 Tj에 대하여 우월하는 관계에 있는 경우에,
    임의의 부호 X가, 상기 값의 부호 "Y"를 {11}. 상기 값의 부호 "N" 를 {10}, 상기 값의 부호를 {0*}(여기에, "*" 는 돈트케어)로 하는 2비트 2진수(X,1, X,0)로 할당되어, 논리합을 +연산자로, 논리곱을·연산자로, 부정을 ^연산자로 각각 표기할 때,
    상기 K연산자는,
    Ti KTj=Tij
    (Ti,1, Ti,0) K (Tj,1, Tj,0)=(Tij,1, Tij,0)
    =(Ti,1+Tj,1,Ti,1·Ti,0+^Ti,1·Tj,0)
    으로서 부여되는 것을 특징으로 하는 연산장치.
  86. 청구항 85에 있어서, 상기 제1자리로부터 제n-1자리까지의 판단 노드는,
    상기 자리값 Xai 및 상기 자리값 Ybi의 배타적 논리합을 취하여 부호 Ti,1로서 출력하는 배타적 논리합수단과,
    상기 자리값 Ybi을 부호Ti,0로서 출력하는 접속수단을 가지고,
    상기 제0자리의 판단 노드는,
    상기 자리값 Xa0의 부정인 ^Xa0 및 상기 자리값 Yb0의 부정논리합을 취하는 부정논리합수단과,
    상기 자리값 Xa0의 부정인 ^Xa0 및 상기 자리값 Yb0의 부정논리곱을 취하는 부정논리곱수단과,
    당해 연산장치에의 자리빌림입력이 "1" 을 취할 때 상기 부정논리합수단의 출력을, 이 자리빌림입력이 "0" 을 취할 때 상기 부정논리곱수단의 출력을, 각각 선택한 것의 부정을 취하여 부호 T0,0로서 출력하는 선택수단을 가지고, 부호 T0,1를 출력하지 않고,
    상기 더미노드를 제외한 상기 상위 우선결정노드중, 상기 제0자리의 판단 노드가 본래 출력할 부호 T0,1에 기인하지 않는 상위 우선결정노드는,
    상기 부호 Ti,1 및 상기 부호 Tj,1의 논리합을 취하여 부호 Tij,1로서 출력하는 논리합수단과,
    상기 부호 Ti,1가 "1" 을 취할 때 상기 부호 Ti,0를, 상기 부호 Ti,1가 "0"을 취할 때 상기 부호 Tj,0를, 각각 선택하여 부호 Tij,0로서 출력하는 선택수단을 가지고,
    상기 더미노드를 제외한 상위 우선결정노드중, 상기 제0자리의 판단 노드가 본래 출력할 부호 T0,1에 기인하는 상위 우선결정노드는,
    상기 부호 Ti,1가 1을 취할 때 상기 부호 Ti,0를, 상기 부호 Ti,1가 0을 취할 때 상기 부호 Tj,0를, 각각 선택하여 부호 Tij,0로서 출력하는 선택수단을 가지고, 부호 Tij,1를 출력하지 않고,
    상기 제m열의 제0행으로부터 제n-1행까지의 상위 우선결정노드의 출력부호 Tij,0를 각각 제1자리로부터 제n-1자리까지 및 당해 연산장치의 자리빌림출력으로서, 이 출력부호 Tij,0가 "1"이면 「자리빌림출력 있음」으로, 이 출력부호 Tij,0가 "0" 이면 「자리빌림출력 없음」으로, 각각 해석하는 것을 특징으로 하는 연산장치.
  87. 청구항 86에 있어서, 상기 자리값 Xa0 및 상기 자리값 Yb0의 배타적 논리합을 취하는 제0자리의 배타적 논리합수단과,
    상기 제0자리의 배타적 논리합수단의 출력과 당해 연산장치로의 자리빌림입력과의 배타적 논리합을 취하여 제0자리의 차의 결과로 하는 제0행의 배타적 논리합수단과, 상기 제1자리로부터 제n-1자리까지의 판단 노드의 출력부호 Ti,1와 상기 제 m열의 제0행으로부터 제n-2행까지의 상위 우선결정노드의 출력부호 Tij,0와의 각각의 배타적 논리합을 취하여 제1자리로부터 제n-1자리까지의 차의 결과로 하는 제1행으로부터 제n-1행까지의 배타적 논리합수단을 구비한 합생성수단을 가지는 것을 특징으로 하는 연산장치.
  88. 청구항 85 에 있어서, 상기 제1자리로부터 제n-1자리까지의 판단 노드는,
    상기 자리값Xai 및 상기 자리값 Ybi의 배타적 논리합을 취하여 부호 Ti,1로서 출력하는 배타적 논리합수단과,
    상기 자리값 Ybi을 부호 Ti,0로서 출력하는 접속수단을 가지고,
    상기 제0자리의 판단 노드는,
    상기 자리값 Xa0의 부정인 ^Xa0 및 상기 자리값 Yb0의 부정논리합을 취하는 부정논리합수단과,
    상기 자리값 Xa0의 부정인 ^Xa0 및 상기 자리값 Yb0의 부정논리곱을 취하는 부정논리곱수단과,
    당해 연산장치로의 자리빌림입력이 "1"을 취할 때 상기 부정논리합수단의 출력을, 이 자리빌림입력이 "0"을 취할 때 상기 부정논리곱수단의 출력을, 각각 선택한 것의 부정을 취하여 부호 T0,0로서 출력하는 선택수단을 가지고, 부호 T0,1를 출력하지 않고,
    상기 제1열 제0행의 상위 우선결정노드 및 상기 제k열의 제0행으로부터 제2k-1-1행까지의 상위 우선결정노드(k=2∼m)는, 제0자리의 판단 노드의 판단결과 및 제0행으로부터 제2k-1-1행까지의 상위 우선결정노드의 판단결과를 각각 반전하여 전반시키는 더미노드로 하고,
    상기 더미노드를 제외한 제m-p열(p는 p=0∼m-1의 짝수)의 상위 우선결정노드중, 상기 제0자리의 판단 노드가 본래 출력할 부호 T0,1에 기인하지 않는 상위 우선결정노드는,
    상기 부호 Ti,1 및 상기 부호 Tj,1의 부정논리합을 취하여 부호 ^Tij,1로서 출력하는 부정논리합수단과,
    상기 부호 Ti,1가 "1"을 취할 때 상기 부호 Ti,0를, 상기 부호 Ti,1가 "0" 을 취할 때 상기 부호 Tj,0를, 각각 선택한 것의 부정을 취하여 부호 ^Tij,0로서 출력하는 제2 선택수단을 가지고,
    상기 더미노드를 제외한 제m-q열(q는 q=1∼m-1의 홀수)의 상위 우선결정노드중, 상기 제0자리의 판단 노드가 본래 출력할 부호 T0,1에 기인하지 않는 상위 우선결정노드는,
    상기 부호 ^Ti,1 및 상기 부호 ^Tj,1의 부정논리곱을 취하여 부호Tij,1로 하여 출력하는 부정논리곱수단과,
    상기 부호 ^Ti,1가 "0" 을 취할 때 상기 부호 ^Ti,0를, 상기 부호 ^Ti,1가 "1" 을 취할 때 상기 부호 ^Tj,0를, 각각 선택한 것의 부정을 취하여 부호 Tij,0로서 출력하는 제3 선택수단을 가지고,
    상기 더미노드를 제외한 제m-p열(p는 p=0∼m-1의 짝수)의 상위 우선결정노드중, 상기 제0자리의 판단 노드가 본래 출력할 부호 T0,1에 기인하는 상위 우선결정노드는,
    상기 부호 Ti,1가 "1" 을 취할 때 상기 부호 Ti,0를, 상기 부호 Ti,1가 "0"을 취할 때 상기 부호 Tj,0를, 각각 선택한 것의 부정을 취하여 부호 ^Tij,0로서 출력하는 제2 선택수단을 가지고, 부호 Tij,1를 출력하지 않고,
    상기 더미노드를 제외한 제m-q열(q는 q=1∼m-1의 홀수)의 상위 우선결정노드중, 상기 제0자리의 판단 노드가 본래 출력할 부호 T0,1에 기인하는 상위 우선결정노드는,
    상기 부호 ^Ti,1가 "0" 을 취할 때 상기 부호 ^Ti,0를, 상기 부호 ^Ti,1가 "1" 을 취할 때 상기 부호 ^Tj,0를, 각각 선택한 것의 부정을 취하여 부호 Tij,0로서 출력하는 제3 선택수단을 가지고, 부호 Tij,1를 출력하지 않고,
    m이 짝수인 경우에는, 상기 제m열의 제0행으로부터 제n-1행까지의 상위 우선결정노드의 출력부호 Tij,0를 각각 제1자리로부터 제n-1자리까지 및 당해 연산장치의 자리빌림출력으로서, 이 출력부호 Tij,0가 "1" 이면「자리빌림출력 있음」으로, 이 출력부호 Tij,0가 "0" 이면 「자리빌림출력 없음」으로, 각각 해석하고,
    m이 홀수인 경우에는, 상기 제m열의 제0행으로부터 제n-1행까지의 상위 우선결정노드의 출력부호 ^Tij,0를 각각 제1자리로부터 제n-1자리까지 및 당해 연산장치의 자리빌림출력으로서, 이 출력부호 ^Tij,0가 "0" 이면 「자리빌림출력있음」으로, 이 출력부호 ^Tij,0가 "1" 이면 「자리빌림출력 있음」으로, 각각 해석하는 것을 특징으로 하는 연산장치.
  89. 청구항 88에 있어서, 상기 자리값 Xa0 및 상기 자리값 Yb0의 배타적 논리합을 취하는 제0자리의 배타적 논리합수단과,
    m이 짝수인 경우에는, 상기 제0자리의 배타적 논리합수단의 출력과 당해 연산장치로의 자리빌림입력과의 배타적 논리합을 취하여 제0자리의 차의 결과로 하는 제0행의 배타적 논리합수단과,
    상기 제1자리로부터 제n-1자리까지의 판단 노드의 출력부호 Ti,1와 상기 제m열의 제0행으로부터 제n-2행까지의 상위 우선결정노드의 출력부호 Tij,0와의 각각의 배타적 논리합을 취하여 제1자리로부터 제n-1자리까지의 차의 결과로 하는 제1행으로부터 제n-1행까지의 배타적 논리합수단을 구비한 차생성수단을 가지고,
    m이 홀수인 경우에는, 상기 제0자리의 배타적 논리합수단의 출력과 당해 연산장치로의 자리빌림입력과의 배타적 논리합을 취하여 제0자리의 차의 결과로 하는 제0행의 배타적 논리합수단과,
    상기 제1자리로부터 제n-1자리까지의 판단 노드의 출력부호 Ti,1과 상기 제m열의 제0행으로부터 제n-2행까지의 상위 우선결정노드의 출력부호 ^Tij,0의 부정과의 각각의 배타적 논리합을 취하여 제1자리로부터 제n-1자리까지의 차의 결과로 하는 제1행으로부터 제n-1행까지의 배타적 논리합수단을 구비한 차생성수단을 가지는 것을 특징으로 하는 연산장치.
  90. n비트 2진수에 있어서의 2수의 감산(Xa-Yb)에 있어서의 각 자리(Xai, Ybi;i=0∼n-1)에 대한 자리빌림의존부판단이 순서의존성이 있는 판단의 계열을 형성하는 경우에,
    상기 2수의 각 자리값 Xai, Ybi에 따라서 동위 자리의 2수의 차의 결과가 마이너스로 될 때에 "참 또는 거짓"을, 이 결과가 플러스로 될 때에 "거짓 또는 참"을, 이 결과가 제로로 될 때에 "참 또는 거짓의 어느쪽도 아니다, 또는 모른다"를, 각각 판단결과로서 출력하는 n개의 판단 노드와,
    행이 상기 2수의 각 홀수자리에 대응하는 n/2행m열(m은 log2n을 넘는 최소의 정수)의 상위 우선결정노드의 매트릭스를 가지고,
    상기 제1열의 상위 우선결정노드군은,
    제h1-1자리의 판단 노드 및 제h1자리의 판단 노드(h1=1∼n-1의 홀수)의 판단결과를 입력으로 하고, 제h1자리의 판단 노드의 판단결과가 "참" 또는 "거짓" 인 경우에는 이 h1자리의 판단 노드의 판단결과를 결과로 하고, 제h1자리의 판단 노드의 판단결과가 "참 또는 거짓의 어느 쪽도 아니다, 또는 모른다"의 경우에는 제h1-1자리의 판단 노드의 판단결과를 결과로서 출력하는 제h1행의 상위 우선결정노드를 가지고,
    상기 제k열의 상위 우선결정노드군(k=2∼m)은,
    제1로부터 제2k-1-1까지의 홀수행의 상위 우선결정노드의 판단결과를 각각 그대로 전반시키는 더미노드로서의 제1로부터 제2k-1-1까지의 홀수행의 상위우선결정노드와,
    제hk-2k-1행의 상위 우선결정노드 및 제hk행의 상위 우선결정노드(hk=2k-1∼n-1의 홀수)의 판단결과를 입력으로 하고, 제hk행의 상위 우선결정노드의 판단결과가 "참" 또는 "거짓" 인 경우에는 이 hk행의 상위 우선결정노드의 판단결과를 결과로 하고, 제hk행의 상위 우선결정노드의 판단결과가 "참 또는 거짓의 어느 쪽도 아니다, 또는 모른다" 인 경우에는 제hk-2k-1행의 상위 우선결정노드의 판단결과를 결과로서 출력하는 제hk행의 상위 우선결정노드를 가지고,
    상기 n개의 판단 노드, 및 상기 각 열의 상위 우선결정노드군을, 각각 동시에 처리하는 것을 특징으로 하는 연산장치.
  91. 청구항 90에 있어서, 상기 판단결과인 "참"을 값의 부호 "Y"로, "거짓"을 값의 부호 "N"으로, "참 또는 거짓의 어느쪽도 아니다, 또는 모른다"를 값의 부호 "Q"로 각각 할 때,
    상기 상위 우선결정노드는, 상위의 판단 노드의 판단결과에 기인하는 부호 Ti∈{Y,N,Q} 및 하위의 판단 노드의 판단결과에 기인하는 부호Tj∈{Y,N,Q} 의 2개의 부호로부터 1개의 부호 Tij∈{Y,N,Q}를 유도하는 K연산자로서 부여되고, 부호 Ti가 부호 Tj에 대하여 우월하는 관계에 있는 경우에,
    상기 K연산자는, 상기 부호Ti가 값의 부호 "Y" 또는 값의 부호 "N"인 경우에는 이 값의 부호 "Y" 또는 값의 부호 "N" 를 상기 부호 Tij가 취하는 치부호로 하며, 상기 부호 Ti가 값의 부호 "Q" 의 경우에는 상기 부호 Tj가 취하는 치부호를 상기 부호Tij가 취하는 치부호로 하는 것을 특징으로 하는 연산장치.
  92. 청구항 90에 있어서, 상기 판단결과인 "참"을 값의 부호 "Y"로, "거짓"을 값의 부호 "N"으로, "참 또는 거짓의 어느 쪽도 아니다, 또는 모른다"를 값의 부호 "Q"로 각각 할 때,
    상기 상위 우선결정노드는, 상위의 판단 노드의 판단결과에 기인하는 부호 Ti∈{Y,N,Q} 및 하위의 판단 노드의 판단결과에 기인하는 부호 Tj∈{Y,N,Q}의 2개의 부호로부터 1개의 부호 Tij∈{Y,N,Q}를 유도하는 K연산자로서 부여되고, 부호 Ti가 부호 Tj에 대하여 우월하는 관계에 있는 경우에,
    임의의 부호 X가, 상기 값의 부호 "Y"를 {11}, 상기 값의 부호 "N" 를 {10}, 상기 값의 부호를{0*}(여기에, "*"은 돈트케어)로 하는 2비트 2진수(X,1, X,0) 로 할당되고, 논리합을 +연산자로, 논리곱을 ·연산자로, 부정을 ^연산자로 각각 표기할 때,
    상기 K연산자는,
    Ti KTj=Tij
    (Ti,1, Ti,0) K (Tj,1, Tj,0)=(Tij,1, Tij0)
    =(Ti,1+Tj,1, Ti,1·Ti,0+^Ti,1·Tj,0)
    로서 부여되는 것을 특징으로 하는 연산장치.
  93. 청구항 92에 있어서, 상기 제1자리로부터 제n-1자리까지의 판단 노드는,
    상기 자리값 Xai 및 상기 자리값 Ybi의 배타적 논리합을 취하여 부호 Ti,1로서 출력하는 배타적 논리합수단과,
    상기 자리값 Ybi을 부호 Ti,0로서 출력하는 접속수단을 가지고,
    상기 제0자리의 판단 노드는,
    상기 자리값 Xa0의 부정인 ^Xa0 및 상기 자리값 Yb0의 부정논리합을 취하는 부정논리합수단과,
    상기 자리값 Xa0의 부정인 ^Xa0 및 상기 자리값 Yb0의 부정논리곱을 취하는 부정논리곱수단과,
    당해 연산장치로의 자리빌림입력이 "1" 을 취할 때 상기 부정논리합수단의 출력을, 이 자리빌림입력이 "0"을 취할 때 상기 부정논리곱수단의 출력을, 각각 선택한 것의 부정을 취하여 부호 T0,0로서 출력하는 선택수단을 가지고, 부호 T0,1를 출력하지 않고,
    상기 더미노드를 제외한 상기 상위 우선결정노드중, 상기 제0자리의 판단 노드가 본래 출력할 부호 T0,1에 기인하지 않는 상위 우선결정노드는,
    상기 부호 Ti,1 및 상기 부호 Tj,1의 논리합을 취하여 부호 Tij,1로서 출력하는 논리합수단과,
    상기 부호 Ti,1가 "1" 을 취할 때 상기 부호 Ti,0를, 상기 부호 Ti,1가 "0" 을 취할 때 상기 부호 Tj,0를, 각각 선택하여 부호 Tij,0로서 출력하는 선택수단을 가지고,
    상기 더미노드를 제외한 상위 우선결정노드중, 상기 제0자리의 판단 노드가 본래 출력할 부호 T0,1에 기인하는 상위 우선결정노드는,
    상기 부호 Ti,1가 "1" 을 취할 때 상기 부호 Ti,0를, 상기 부호 Ti,1가 "0"을 취할 때 상기 부호 Tj,0를, 각각 선택하여 부호 Tij,0로서 출력하는 선택수단을 가지고, 부호 Tij,1를 출력하지 않고,
    상기 제m열의 제n-1행의 상위 우선결정노드의 출력부호 Tij,0를 당해 연산장치의 자리빌림출력으로서, 이 출력부호 Tij,0가 "1" 이면 「자리빌림출력 있음」으로, 이 출력부호 Tij,0가 "0" 이면 「자리빌림출력 없음」으로, 각각 해석하고,
    상기 연산장치는,
    상기 자리값 Xa0 및 상기 자리값 Yb0의 배타적 논리합을 취하는 제0자리의 배타적 논리합수단과,
    차생성수단을 가지고,
    상기 차생성수단은,
    상기 제0자리의 배타적 논리합수단의 출력과 당해 연산장치로의 자리빌림입력과의 배타적 논리합을 취하여 제0자리의 차의 결과로 하는 제0자리의 배타적 논리합수단과,
    상기 제0자리의 판단 노드의 출력부호 T0,0와 제1자리의 판단 노드의 출력부호 T1,1와의 배타적 논리합을 취하여 제1자리의 차의 결과로 하는 제1행의 배타적 논리합수단과,
    상기 제f자리의 판단 노드(f=2∼n-1까지의 짝수)의 출력부호 Tf,1가 "1" 을 취할 때 이 행으로의 입력자리값 Ybf을, 상기 출력부호 Tf,1가 "0" 을 취할 때 상기 제f-1행의 상위 우선결정노드의 출력부호를, 각각 선택하여 제f+1자리로의 자리빌림으로서 출력하는 제f행의 자리빌림생성수단과,
    상기 제f자리의 판단 노드의 출력부호 Tf,1와 상기 제f-1행의 상위 우선결정노드의 출력부호와의 배타적 논리합을 취하여 제f자리의 차의 결과로 하는 제f행의 배타적 논리합수단과,
    상기 제f+1자리의 판단 노드의 출력부호 Tf+1,1와 상기 제f행의 자리빌림생성수단의 출력과의 배타적 논리합을 취하여 제f+1자리의 차의 결과로 하는 제f+1행의 배타적 논리합수단을 가지는 것을 특징으로하는 연산장치.
  94. 청구항 92에 있어서, 상기 제1자리로부터 제n-1자리까지의 판단 노드는,
    상기 자리값 Xai 및 상기 자리값 Ybi의 배타적 논리합을 취하여 부호 Ti,1로서 출력하는 배타적 논리합수단과,
    상기 자리값 Ybi을 부호 Ti,0로서 출력하는 접속수단을 가지고,
    상기 제0자리의 판단 노드는,
    상기 자리값 Xa0의 부정인 ^Xa0 및 상기 자리값 Yb0의 부정논리합을 취하는 부정논리합수단과,
    상기 자리값 Xa0의 부정인 ^Xa0 및 상기 자리값 Yb0의 부정논리곱을 취하는 부정논리곱수단과,
    당해 연산장치로의 자리빌림입력이 "1"을 취할 때 상기 부정논리곱수단의 출력을, 이 자리빌림입력이 "0" 을 취할 때 상기 부정논리곱수단의 출력을, 각각 선택한 것의 부정을 취하여 부호 T0,0로서 출력하는 선택수단을 가지고, 부호 T0,1를 출력하지 않고,
    상기 제k열의 제1로부터 제2k-1-1까지의 홀수행의 상위 우선결정노드는, (k=2∼m)은, 제1로부터 제2k-1-1까지의 홀수행의 상위 우선결정노드의 판단결과를 각각 반전하여 전반시키는 더미노드로 하고,
    상기 더미노드를 제외한 제m-p열(p는 p=0∼m-1의 짝수)의 상위 우선결정노드중, 상기 제0자리의 판단 노드가 본래 출력할 부호 T0,1에 기인하지 않는 상위 우선결정노드는,
    상기 부호 Ti,1 및 상기 부호 Tj,1의 부정논리합을 취하여 부호 ^Tij,1로서 출력하는 부정논리합수단과,
    상기 부호 Ti,1가 1을 취할 때 상기 부호 Ti,0를, 상기 부호 Ti,1가 0을 취할 때 상기 부호 Tj,0를, 각각 선택한 것의 부정을 취하여 부호 ^Tij,0로서 출력하는 선택수단을 가지고,
    상기 더미노드를 제외한 제m-q열(q는 q=1∼m-1의 홀수)의 상위 우선결정노드중, 상기 제0자리의 판단 노드가 본래 출력할 부호 T0,1에 기인하지 않는 상위 우선결정노드는,
    상기 부호 ^Ti,1 및 상기 부호 ^Tj,1의 부정논리곱을 취하여 부호 Tij,1로서 출력하는 부정논리곱수단과,
    상기 부호 ^Ti,1가 "0" 을 취할 때 상기 부호 ^Ti,0를, 상기 부호 ^Ti,1가 "1"을 취할 때 상기 부호 ^Tj,0를, 각각 선택한 것의 부정을 취하여 부호Tij,0로서 출력하는 제3 선택수단을 가지고,
    상기 더미노드를 제외한 제m-p열(p는 p=0∼m-1의 짝수)의 상위 우선결정노드중, 상기 제0자리의 판단 노드가 본래 출력할 부호 T0,1에 기인하는 상위우선결정노드는,
    상기 부호 Ti,1가 "1" 을 취할 때 상기 부호Ti,0를, 상기 부호 Ti,1가 "0"을 취할 때 상기 부호 Tj,0를, 각각 선택한 것의 부정을 취하여 부호 ^Tij,0로서 출력하는 제2 선택수단을 가지고, 부호 Tij,1를 출력하지 않고,
    상기 더미노드를 제외한 제m-q열(q는q=1∼m-1의 홀수)의 상위 우선결정노드중, 상기 제0자리의 판단 노드가 본래 출력할 부호 T0,1에 기인하는 상위 우선결정노드는,
    상기 부호 ^Ti,1가 "0"을 취할 때 상기 부호 ^Ti,0를, 상기 부호 ^Ti,1가 "1"을 취할 때 상기 부호 ^Tj,0를, 각각 선택한 것의 부정을 취하여 부호 Tij,0로서 출력하는 제3 선택수단을 가지고, 부호 Tij,1을 출력하지 않고,
    m이 짝수인 경우에는, 상기 제m열의 제n-1행의 상위 우선결정노드의 출력부호 Tij,0를 당해 연산장치의 자리빌림출력으로서, 이 출력부호 Tij,0가 "1" 이면「자리빌림출력 있음」으로, 이 출력부호Tij,0가 "0" 이면「자리빌림출력 없음」으로, 각각 해석하고,
    m이 홀수인 경우에는, 상기 제m열의 제n-1행의 상위 우선결정노드의 출력부호 ^Tij,0를 당해 연산장치의 자리빌림출력으로서, 이 출력부호 ^Tij,0가 "0" 이면 「자리빌림출력 있음」으로, 이 출력부호 ^Tij,0가 "1"이면 「자리빌림출력 없음」으로, 각각 해석하고,
    상기 연산장치는,
    상기 자리값 Xa0 및 상기 자리값 Yb0의 배타적 논리합을 취하는 제0자리의 배타적 논리합수단과,
    차생성수단을 가지며,
    상기 차생성수단은, m이 짝수인 경우에는,
    상기 제0자리의 배타적 논리합수단의 출력과 당해 연산장치로의 자리빌림입력과의 배타적 논리합을 취하여 제0자리의 차의 결과로 하는 제0행의 배타적 논리합수단과,
    상기 제0자리의 판단 노드의 출력부호 T0,0와 제1자리의 판단 노드의 출력부호 T1,1와의 배타적 논리합을 취하여 제1자리의 차의 결과로 하는 제1행의 배타적 논리합수단과,
    상기 제f자리의 판단 노드(f=2∼n-1까지의 짝수)의 출력부호 Tf,1가 "1" 을 취할 때 이 행으로의 입력자리값 Ybf을, 상기 출력부호 Tf,1가 "0" 을 취할 때 상기 제f-1행의 상위 우선결정노드의 출력부호를, 각각 선택하여 제f+1자리에의 자리빌림으로서 출력하는 제f행의 자리빌림생성수단과,
    상기 제f자리의 판단 노드의 출력부호 Tf,1와 상기 제f-1행의 상위 우선결정노드의 출력부호와의 배타적 논리합을 취하여 제f자리의 차의 결과로 하는 제f행의 배타적 논리합수단과,
    상기 제f+1자리의 판단 노드의 출력부호 Tf+1,1와 상기 제f행의 자리빌림생성수단의 출력과의 배타적 논리합을 취하여 제f+1자리의 차의 결과로 하는 제f+1행의 배타적 논리합수단을 가지고,
    m이 홀수인 경우에는,
    상기 제0자리의 배타적 논리합수단의 출력과 당해 연산장치로의 자리빌림입력과의 배타적 논리합을 취하여 제0자리의 차의 결과로 하는 제0행의 배타적 논리합수단과,
    상기 제0자리의 판단 노드의 출력부호 T0,0와 제1자리의 판단 노드의 출력부호 T1,1와의 배타적 논리합을 취하여 제1자리의 차의 결과로 하는 제1행의 배타적 논리합수단과,
    상기 제f자리의 판단 노드(f=2∼n-1까지의 짝수)의 출력부호 Tf,1가 "1"을 취할 때 이 행으로의 입력자리값 Ybf을, 상기 출력부호 Tf,1가 "0"을 취할 때 상기 제f-1행의 상위 우선결정노드의 출력부호의 부정을, 각각 선택하여 제f+1자리로의 자리빌림으로서 출력하는 제f행의 자리빌림생성수단과,
    상기 제f자리의 판단 노드의 출력부호 Tf,1와 상기 제f-1행의 상위우선결정노드의 출력부호의 부정과의 배타적 논리합을 취하여 제f자리의 차의 결과로 하는 제f행의 배타적 논리합수단과,
    상기 제f+1자리의 판단 노드의 출력부호 Tf+1,1와 상기 제f행의 자리빌림생성수단의 출력과의 배타적 논리합을 취하여 제f+1자리의 차의 결과로 하는 제f+1행의 배타적 논리합수단을 가지는 것을 특징으로 하는 연산장치.
  95. n비트 2진수에 있어서의 2수(Xa, Yb)의 차의 절대치를 구하는 연산장치로서,
    상기 2수의 각 자리값 Xai, Ybi(i=0∼n-1)에 따라서 동위 자리의 2수의 차(Xai-Ybi)의 결과가 마이너스로 될 때에 "참"을 의미하는 값의 부호 "Y"를, 이 결과가 플러스로 될 때에 "거짓"을 의미하는 값의 부호 "N"을, 이 결과가 제로로 될 때에 "참 또는 거짓의 어느 쪽도 아니다, 또는 모른다"를 의미하는 값의 부호 "Q"를 판단결과로서 출력하는 판단 노드를 가지고,
    행이 상기 2수의 각 자리에 대응하는 n행m열(m은 log2n을 넘는 최소의 정수)의 상위 우선결정노드의 매트릭스와,
    차의 절대치연산에 있어서 각 자리의 자리빌림을 생성하는 자리빌림생성부를 가지며,
    상기 제1열의 상위 우선결정노드군은,
    제0자리의 판단 노드의 판단결과를 그대로 전반시키는 더미노드로서의 제0행의 상위 우선결정노드와,
    제h1-1자리의 판단 노드 및 제h1자리의 판단 노드(h1=1∼n-1)의 판단결과를 입력으로 하고, 제h1자리의 판단 노드의 판단결과가 "참" 또는 "거짓" 인 경우에는 이 h1자리의 판단 노드의 판단결과를 결과로 하며, 제h1자리의 판단 노드의 판단결과가 "참 또는 거짓이 어느 쪽도 아니다, 또는 모른다"의 경우에는 제h1-1자리의 판단 노드의 판단결과를 결과로서 출력하는 제h1행의 상위우선결정노드를 가지고,
    상기 제k열의 상위 우선결정노드군(k=2∼m)은,
    제0행으로부터 제2k-1-1행까지의 상위 우선결정노드의 판단결과를 각각 그대로 전반시키는 더미노드로서의 제0행으로부터 제2k-1-1행까지의 상위 우선결정노드와,
    제hk-2k-1행의 상위 우선결정노드 및 제hk행의 상위 우선결정노드(hk=2k-1∼n-1)의 판단결과를 입력으로 하고, 제hk행의 상위 우선결정노드의 판단결과가 "참" 또는 "거짓" 인 경우에는 이 hk행의 상위 우선결정노드의 판단결과를 결과로 하고, 제hk행의 상위 우선결정노드의 판단결과가 "참 또는 거짓의 어느 쪽도 아니다, 또는 모른다"의 경우에는 제hk-2k-1행의 상위 우선결정노드의 판단결과를 결과로서 출력하는 제hk행의 상위 우선결정노드를 가지고,
    상기 자리빌림생성부는,
    상기 제n-1행 제m열의 상위우선결정노드로부터 생성된 제n-1자리의 자리빌림 생성 결과에 따라서, 상기 2수의 차(Xa-Yb)의 결과에 대하여 부호를 판정하는 부호판정수단과,
    상기 부호판정수단의 부호판정의 결과, 마이너스의 경우 혹은 마이너스 또는 제로의 경우에는, 상기 제m열의 상위우선결정노드군중, 상기 제n-1행의 상위 우선결정노드를 제외한 제0행으로부터 제n-2행까지의 상위 우선결정노드의 출력부호에 대하여, 값의 부호 "Q"를 값의 부호 "Q"로, 값의 부호 "Y"를 값의 부호 "N"으로, 값의 부호 "N"을 값의 부호 "Y"로 각각 치환하고, 플러스 또는 제로의 경우 혹은 플러스의 경우에는, 상기 치환을 행하지 않고 그대로 하는 제0행으로부터 제n-2행까지의 부호치환수단과,
    상기 제0행으로부터 제n-2행까지의 부호치환수단의 출력에 대하여, 각각 치부호 "Q"를 치부호 "N"으로 치환하여 각 자리의 자리빌림을 얻는 제0행으로부터 제n-2행까지의 제2 부호치환수단을 가지고,
    상기 n개의 판단 노드, 상기 각 열의 상위 우선결정노드군, 및 상기 제0행으로부터 제n-2행까지의 부호치환수단 및 제2 부호치환수단을, 각각 동시에 처리하는 것을 특징으로 하는 연산장치.
  96. 청구항 95에 있어서, 상기 상위 우선결정노드는, 상위의 판단 노드의 판단결과에 기인하는 부호 Ti∈{Y,N,Q} 및 하위의 판단 노드의 판단결과에 기인하는 부호 Tj∈{Y,N,Q}의 2개의 부호로부터 1개의 부호 Tij∈{Y,N,Q}를 유도하는 K연산자로서 부여되고,
    상기 K연산자는, 상기 부호 Ti가 값의 부호 "Y" 또는 값의 부호 "N"인 경우에는 이값의 부호 "Y" 또는 값의 부호 "N"을 상기 부호 Tij가 취하는 값의 부호로 하며, 상기 부호 Ti가 값의 부호 "Q"인 경우에는 상기 부호 Tj가 취하는 값의 부호를 상기 부호 Tij가 취하는 값의 부호로 하는 것을 특징으로 하는 연산장치.
  97. 청구항 95에 있어서, 상기 상위 우선결정노드는, 상위의 판단 노드의 판단결과에 기인하는 부호 Ti∈{Y,N,Q} 및 하위의 판단 노드의 판단결과에 기인하는 부호 Tj∈{Y,N,Q}의 2개의 부호로부터 1개의 부호 Tij∈{Y,N,Q}를 유도하는 K연산자로서 부여되고, 부호 Ti가 부호 Tj에 대하여 우월하는 관계에 있는 경우에,
    임의의 부호 X가 상기 값의 부호 "Y"를 {11}, 상기 값의 부호 "N"을 {10}, 상기 값의 부호를 {0*}(여기에, "*"은 돈트케어)로 하는 2비트 2진수(X,1, X,0)로 할당되어, 논리합을 +연산자로, 논리곱을 ·연산자로, 부정을 ^연산자로 각각 표기할 때,
    상기 K연산자는,
    Ti KTj=Tij
    (Ti,1, Ti,0) K (Tj,1, Tj,0)=(Tij,1, Tij,0)
    =(Ti,1+Tj,1, Ti,1·Ti,0+^Ti,1·Tj,0)
    로서 부여되는 것을 특징으로 하는 연산장치.
  98. 청구항 97에 있어서, 상기 판단 노드는,
    상기 자리값 Xai 및 상기 자리값 Ybi의 배타적 논리합을 취하여 부호 Ti,1로서 출력하는 배타적 논리합수단과,
    상기 자리값 Ybi을 부호 Ti,0으로서 출력하는 접속수단을 가지고,
    상기 더미노드를 제외한 상위 우선결정노드는,
    상기 부호 Ti,1 및 상기 부호 Tj,1의 논리합을 취하여 부호 Tij,1로서 출력하는 논리합수단과,
    상기 부호 Ti,1이 "1" 을 취할 때 상기 부호 Ti,0을, 상기 부호 Ti,1이 "0"을 취할 때 상기 부호 Tj,0을, 각각 선택하여 부호 Tij,0으로서 출력하는 선택수단을 가지고,
    상기 부호판정수단은, 상기 제n-1행 제m열의 상위 우선 결정노드로부터의 출력부호 Tij가 값의 부호 "Y"일 때, "참", 값의 부호 "Q" 또는 "N" 일 때 "거"짓, 혹은, 이 출력부호 Tij가 값의 부호 "Y" 또는 "Q" 일 때 "참", 값의 부호 "N"일 때 "거짓"으로 되는 부호판정신호를 출력하고,
    상기 제0행으로부터 제n-2행까지의 부호치환수단은, 상기 부호판정수단으로부터의 부호판정신호와 상기 제0행으로부터 제n-2행까지의 상위 우선결정노드의 출력신호Tij,0과의 배타적 논리합을 각각 취하는 배타적 논리합수단을 가지고,
    상기 제0행으로부터 제n-2행까지의 제2 부호치환수단은, 상기 제0행으로부터 제n-2행까지의 부호치환수단의 출력과 상기 제0행으로부터 제n-2행까지의 상위우선결정노드의 출력부호 Tij,1과의 논리곱을 각각 취하는 논리곱수단을 가지고,
    당해 연산장치는.
    상기 제0자리의 판단 노드의 출력부호 Ti,1을 차의 절대치의 결과로 하는 접속수단과, 상기 제1자리로부터 제n-1자리까지의 판단 노드의 출력부호 Ti,1과 상기 제0행으로부터 제n-2행까지의 제2 부호치환수단의 출력과의 각각의 배타적 논리합을 취하여 제1자리로부터 제n-1자리까지의 차의 절대치의 결과로 하는 차생성수단을 가지는 것을 특징으로 하는 연산장치.
  99. 청구항 95에 있어서, 상기 연산장치가 부호가 있는 n비트 2진수에 있어서의 2수(Xa, Yb)의 차의 절대치연산을 구하는 경우에,
    상기 2수의 MSB(Most Significant Bit)에 대한 비교판단을 행하는 판단 노드는, 상기 자리값 Xan-1을 자리값 Ybn-1로서, 상기 자리값 Ybn-1을 자리값 Xan-1로서, 각각 취급하는 것을 특징으로 하는 연산장치.
KR1019970070927A 1996-12-20 1997-12-19 연산장치의연산방법,기억매체및연산장치 KR100500855B1 (ko)

Applications Claiming Priority (8)

Application Number Priority Date Filing Date Title
JP96-342253 1996-12-20
JP34225296 1996-12-20
JP34225196 1996-12-20
JP96-342251 1996-12-20
JP96-342252 1996-12-20
JP34225396 1996-12-20
JP07836297A JP3728858B2 (ja) 1996-12-20 1997-03-28 演算装置の演算方法、記憶媒体及び演算装置
JP97-78362 1997-03-28

Publications (2)

Publication Number Publication Date
KR19980064395A KR19980064395A (ko) 1998-10-07
KR100500855B1 true KR100500855B1 (ko) 2005-12-09

Family

ID=27466164

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970070927A KR100500855B1 (ko) 1996-12-20 1997-12-19 연산장치의연산방법,기억매체및연산장치

Country Status (7)

Country Link
US (1) US6028987A (ko)
EP (1) EP0853274A3 (ko)
JP (1) JP3728858B2 (ko)
KR (1) KR100500855B1 (ko)
CN (1) CN1095114C (ko)
MY (1) MY141466A (ko)
SG (1) SG85091A1 (ko)

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4029959B2 (ja) * 2001-08-31 2008-01-09 シャープ株式会社 演算器アロケーション設計装置および演算器アロケーション設計方法
US7558947B1 (en) * 2001-12-31 2009-07-07 Apple Inc. Method and apparatus for computing vector absolute differences
JP2003245843A (ja) * 2002-02-21 2003-09-02 Hitachi Via Mechanics Ltd 加工装置および加工方法
US20050114415A1 (en) * 2003-11-24 2005-05-26 Texas Instruments Incorporated Low-latency circular priority selector
US8037102B2 (en) 2004-02-09 2011-10-11 Robert T. and Virginia T. Jenkins Manipulating sets of hierarchical data
US9646107B2 (en) 2004-05-28 2017-05-09 Robert T. and Virginia T. Jenkins as Trustee of the Jenkins Family Trust Method and/or system for simplifying tree expressions such as for query reduction
US7620632B2 (en) 2004-06-30 2009-11-17 Skyler Technology, Inc. Method and/or system for performing tree matching
US7627591B2 (en) 2004-10-29 2009-12-01 Skyler Technology, Inc. Method and/or system for manipulating tree expressions
US7801923B2 (en) 2004-10-29 2010-09-21 Robert T. and Virginia T. Jenkins as Trustees of the Jenkins Family Trust Method and/or system for tagging trees
US7630995B2 (en) 2004-11-30 2009-12-08 Skyler Technology, Inc. Method and/or system for transmitting and/or receiving data
US7636727B2 (en) 2004-12-06 2009-12-22 Skyler Technology, Inc. Enumeration of trees from finite number of nodes
EP1820276A2 (en) * 2004-12-02 2007-08-22 Koninklijke Philips Electronics N.V. Turbo decoder with stake heritage for data block redundant version decoding
US8316059B1 (en) 2004-12-30 2012-11-20 Robert T. and Virginia T. Jenkins Enumeration of rooted partial subtrees
US8615530B1 (en) 2005-01-31 2013-12-24 Robert T. and Virginia T. Jenkins as Trustees for the Jenkins Family Trust Method and/or system for tree transformation
WO2006082878A1 (ja) 2005-02-03 2006-08-10 Mitsubishi Denki Kabushiki Kaisha プログラムコード生成支援装置及び方法、プログラム実行装置及び方法並びにプログラムコード圧縮処理装置及び方法並びにそれらのプログラム
US8448158B2 (en) * 2005-02-03 2013-05-21 Mitsubishi Electric Corporation Program code generation support device and method, program execution device and method, and program code compression processing device and method and program thereof
US7681177B2 (en) 2005-02-28 2010-03-16 Skyler Technology, Inc. Method and/or system for transforming between trees and strings
US8356040B2 (en) 2005-03-31 2013-01-15 Robert T. and Virginia T. Jenkins Method and/or system for transforming between trees and arrays
US7899821B1 (en) 2005-04-29 2011-03-01 Karl Schiffmann Manipulation and/or analysis of hierarchical data
US7716250B1 (en) * 2005-05-27 2010-05-11 Microsoft Corporation Erasure coding and group computations using rooted binary and ternary trees
US8250226B2 (en) * 2005-07-21 2012-08-21 Ca, Inc. Generating one or more clients for generating one or more synthetic transactions with one or more web service operations
WO2008144330A1 (en) * 2007-05-15 2008-11-27 Georgia Tech Research Corporation Systems and methods of improved boolean forms
US7996798B2 (en) * 2007-05-24 2011-08-09 Microsoft Corporation Representing binary code as a circuit
US8996846B2 (en) 2007-09-27 2015-03-31 Nvidia Corporation System, method and computer program product for performing a scan operation
US8661226B2 (en) * 2007-11-15 2014-02-25 Nvidia Corporation System, method, and computer program product for performing a scan operation on a sequence of single-bit values using a parallel processor architecture
CN101692200B (zh) * 2008-03-11 2018-02-02 魏营隆 数字绳码编码解码及加减乘除倒数算术电路设计的方法
JP4842989B2 (ja) * 2008-03-28 2011-12-21 株式会社アドバンテスト プライオリティエンコーダならびにそれを利用した時間デジタル変換器、試験装置
US8190546B2 (en) * 2009-05-15 2012-05-29 At&T Intellectual Property I, L.P. Dependency between sources in truth discovery
KR101753162B1 (ko) * 2011-02-08 2017-07-04 삼성전자주식회사 이진수 연산의 선행 제로 비트수 계산방법 및, 그 장치
CN102185933A (zh) * 2011-04-02 2011-09-14 浪潮电子信息产业股份有限公司 一种8位4线设定256地址的方法
US8832144B2 (en) * 2011-07-11 2014-09-09 International Business Machines Corporation Search optimization in a computing environment
US9280575B2 (en) * 2012-07-20 2016-03-08 Sap Se Indexing hierarchical data
US20150373071A1 (en) * 2014-06-19 2015-12-24 International Business Machines Corporation On-demand helper operator for a streaming application
US10333696B2 (en) 2015-01-12 2019-06-25 X-Prime, Inc. Systems and methods for implementing an efficient, scalable homomorphic transformation of encrypted data with minimal data expansion and improved processing efficiency
CN105024806A (zh) * 2015-08-14 2015-11-04 安徽师范大学 一种基于可逆逻辑门的加密系统的模逆电路

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5247627A (en) * 1987-06-05 1993-09-21 Mitsubishi Denki Kabushiki Kaisha Digital signal processor with conditional branch decision unit and storage of conditional branch decision results
US5077677A (en) * 1989-06-12 1991-12-31 Westinghouse Electric Corp. Probabilistic inference gate
US5043934A (en) * 1990-02-13 1991-08-27 Hewlett-Packard Company Lookahead adder with universal logic gates
EP0473412A1 (en) * 1990-08-31 1992-03-04 Matsushita Electric Industrial Co., Ltd. Digital signal recording method
IE920032A1 (en) * 1991-01-11 1992-07-15 Marconi Gec Ltd Parallel processing apparatus
US5263124A (en) * 1991-02-27 1993-11-16 Neural Systems Corporation Method for producing a binary tree, pattern recognition and binary vector classification method using binary trees, and system for classifying binary vectors
GB9124539D0 (en) * 1991-11-19 1992-01-08 Texas Instruments Ltd A circuit for detecting the position of an extreme 1"bit in a binary number
JPH0855010A (ja) * 1994-06-07 1996-02-27 Matsushita Electric Ind Co Ltd プライオリティ・エンコーダ

Also Published As

Publication number Publication date
KR19980064395A (ko) 1998-10-07
CN1202651A (zh) 1998-12-23
EP0853274A2 (en) 1998-07-15
US6028987A (en) 2000-02-22
CN1095114C (zh) 2002-11-27
MY141466A (en) 2010-04-30
EP0853274A3 (en) 1999-11-10
JPH10232765A (ja) 1998-09-02
SG85091A1 (en) 2001-12-19
JP3728858B2 (ja) 2005-12-21

Similar Documents

Publication Publication Date Title
KR100500855B1 (ko) 연산장치의연산방법,기억매체및연산장치
US4623982A (en) Conditional carry techniques for digital processors
US6535902B2 (en) Multiplier circuit for reducing the number of necessary elements without sacrificing high speed capability
US6275841B1 (en) 1-of-4 multiplier
Ghafari et al. A new high-speed and low area efficient pipelined 128-bit adder based on modified carry look-ahead merging with Han-Carlson tree method
US4873660A (en) Arithmetic processor using redundant signed digit arithmetic
JPH06250994A (ja) 演算装置
Babu Reversible and DNA Computing
GB2130774A (en) Circuits for operating on N-digit operands
JPH063578B2 (ja) 演算処理装置
Ragunath et al. Delay optimized binary to BCD converter for multi-operand parallel decimal adder
US5978826A (en) Adder with even/odd 1-bit adder cells
JP3741280B2 (ja) 桁上げ先見回路およびこれを用いた加算回路
JP2002014804A (ja) 三値ディジタル回路
JP2563473B2 (ja) ２進演算器
JPS6349836A (ja) 演算処理装置
Krishnamoorthy et al. Area and delay carry select adder using Brent Kung architecture
JP2563467B2 (ja) ２進演算器
JPH0610787B2 (ja) 乗算処理装置
Jaberipur Frameworks for the exploration and implementation of generalized carry-free redundant number systems
JPH0582609B2 (ko)
US8516030B2 (en) Carry look-ahead circuit and carry look-ahead method
JPH07122847B2 (ja) 演算処理装置
JPH061435B2 (ja) 演算処理装置
Cherri et al. Recoding algorithms for the modified signed-digit numbers for parallel digital computing

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee