KR100499628B1 - 반도체 소자의 세정 방법 - Google Patents

반도체 소자의 세정 방법 Download PDF

Info

Publication number
KR100499628B1
KR100499628B1 KR10-2002-0037731A KR20020037731A KR100499628B1 KR 100499628 B1 KR100499628 B1 KR 100499628B1 KR 20020037731 A KR20020037731 A KR 20020037731A KR 100499628 B1 KR100499628 B1 KR 100499628B1
Authority
KR
South Korea
Prior art keywords
tungsten
pattern
cleaning
mixed solution
layer
Prior art date
Application number
KR10-2002-0037731A
Other languages
English (en)
Other versions
KR20040002281A (ko
Inventor
최백일
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR10-2002-0037731A priority Critical patent/KR100499628B1/ko
Publication of KR20040002281A publication Critical patent/KR20040002281A/ko
Application granted granted Critical
Publication of KR100499628B1 publication Critical patent/KR100499628B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • C—CHEMISTRY; METALLURGY
    • C11—ANIMAL OR VEGETABLE OILS, FATS, FATTY SUBSTANCES OR WAXES; FATTY ACIDS THEREFROM; DETERGENTS; CANDLES
    • C11D—DETERGENT COMPOSITIONS; USE OF SINGLE SUBSTANCES AS DETERGENTS; SOAP OR SOAP-MAKING; RESIN SOAPS; RECOVERY OF GLYCEROL
    • C11D2111/00—Cleaning compositions characterised by the objects to be cleaned; Cleaning compositions characterised by non-standard cleaning or washing processes
    • C11D2111/10—Objects to be cleaned
    • C11D2111/14—Hard surfaces
    • C11D2111/22—Electronic devices, e.g. PCBs or semiconductors

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Drying Of Semiconductors (AREA)
  • Cleaning Or Drying Semiconductors (AREA)

Abstract

본 발명은 반도체 소자의 세정 방법에 관한 것으로, 보다 상세하게는 반도체 소자의 제조 공정에서 하드 마스크로 사용하는 텅스텐 (W) 잔류물 (residue)등을 효과적으로 제거하기 위하여, 수산화 암모늄/과산화 수소수 (NH4OH/H2O2)로 이루어진 혼합 용액을 이용하는 반도체 소자의 세정 방법에 관한 것이다.
이러한 본 발명의 세정 방법에 의하면, 과다 식각 (over etch) 공정을 수행하지 않으므로 공정 시간을 단축시킬 수 있을 뿐만 아니라, 과다 식각으로 발생할 수 있는 식각 프로파일이 파괴 (attack)되는 것을 방지하고, 패턴 측면 (side wall)과 실리콘 기판의 손상 (damage)없이 텅스텐 잔류물 과 기타 식각 공정으로 발생하는 입자 (particle) 등을 효과적으로 제거할 수 있으므로, 반도체 소자의 전기적 특성 개선 및 반도체 소자의 수율 향상을 가져올 수 있다.

Description

반도체 소자의 세정 방법{Cleaning Method of Semiconductor Device }
본 발명은 반도체 소자의 세정 방법에 관한 것으로, 보다 상세하게는 반도체 소자의 제조 공정에서 하드 마스크로 사용하는 텅스텐 (W) 잔류물 등을 효과적으로 제거하기 위하여, 수산화 암모늄/과산화 수소수 (NH4OH/H2O2)로 이루어진 혼합 용액을 이용하는 반도체 소자의 세정 방법에 관한 것이다.
현재 반도체 소자가 점점 미세화 되고, 고집적화 됨에 따라 반도체 제조 공정에서는 0.01㎛ 이하의 미세 패턴을 구현하기 위하여 기존의 KrF 포토레지스트가 아닌 ArF 계열의 포토레지스트를 이용하는 노광 기술에 대한 연구가 활발히 진행 되고 있다.
이러한 ArF용 포토레지스트를 이용하여 노광 공정과 불소계 플라즈마 (fluorine-base plasma)를 이용하는 건식 식각 (etch) 공정을 차례로 수행하면, 웨이퍼 (wafer) 표면에 미세 패턴이 형성된다.
그러나, 상기와 같은 불소계 플라즈마를 이용한 식각 공정을 수행할 때, 사용하는 ArF 포토레지스트가 화학적 변화를 일으키면서 패턴에 홈 (striation)이나 변형 (deformation) 등이 발생하는 문제가 있었다.
이러한 문제를 해결하기 위하여 제시된 방법이 ArF 포토레지스트에 대해서는 염소계 플라즈마를 이용한 식각 공정을 수행하고, 후속 식각 공정에서 텅스텐을 하드 마스크로 사용하여 불소계 플라즈마를 이용한 식각 공정을 수행함으로써, 안정한 형태의 패턴을 얻는 것이었다.
이하 상기 종래의 공정을 첨부된 도면에 의거하여 상세히 설명하되, 반도체 소자의 공정 방법을 예를 들어 설명한다.
우선 도 1a에 도시한 바와 같이 반도체 기판 즉, 실리콘 (Si) 기판 (1) 상에 폴리 실리콘 층 (3), 텅스텐-실리콘 (W-Si) 층 (5), PE-질화막 (plasma enhancement-CVD nitride; 이하 "PENIT”라 칭함) 층 (7) 및 텅스텐 층 (9)이 순차적으로 적층 되어 있는 금속 배선을 형성한 다음, 상기 텅스텐 층 (9) 상부에 포토레지스트 (11)를 도포하고, 노광 및 현상 공정을 이용하여 포토레지스트 패턴을 형성하였다.
그 후, 도 1b에 도시한 바와 같이 상기 포토레지스트 패턴을 마스크로 하는 염소계 플라즈마 (chloride-base plasma)를 이용한 건식 식각 공정으로 텅스텐 층 (9)을 식각하여 텅스텐 패턴을 형성하였는데, 이는 불소계 플라즈마를 이용한 식각 공정을 수행하면 ArF 포토레지스트가 화학적 변화를 일으키기 때문이다.
그리고, 도 1c에 도시한 바와 같이 상기 형성된 텅스텐 패턴을 하드 마스크로, 불소계 플라즈마를 이용하여 PENIT 층 (7)을 건식 식각하면 PENIT 패턴이 형성되고, 도 1d에 도시한 바와 같이 상기 PENIT 패턴을 마스크로 텅스텐-실리콘 층 (5)을 식각하여 텅스텐-실리콘 패턴을 형성하였다.
마지막으로, 상기 텅스텐-실리콘 패턴을 마스크로 폴리실리콘 층 (3)을 식각하여 폴리실리콘 패턴이 형성된 반도체 소자의 금속 배선 패턴을 제조하였다.
이때, 상기와 같이 텅스텐을 하드 마스크로 이용하면, 도 1e에서 도시한 바와 같이 식각 공정이 완료 후에도 텅스텐 잔류물 (residue)이나 기타 식각 공정에서 발생된 입자 (particle) 등이 완전히 제거되지 않고 패턴 상층 부에 잔류하여 후속 공정에 영향을 주게 된다.
이러한 문제점을 해결하기 위하여, 플라즈마 식각 공정을 더 수행하여 상기 패턴 상층부에 잔존하는 텅스텐 잔류물 등을 제거하려 하였으나, 이 경우 도 1f에 도시한 바와 같이 과다한 식각 (over etch)으로 인해 패턴 측면 (side wall)이나, 실리콘 기판 등이 손상 되는 문제점이 발생하였다.
이에 본 발명자들은 상기와 같은 단점들을 극복하기 위한 연구를 하던 중 종래의 단점들을 극복하는 새로운 개념의 반도체 소자의 세정 방법을 발견하여 본 발명을 완성하였다.
본 발명은 반도체 제조공정 중, 텅스텐을 하드 마스크로 사용하는 식각 공정에서 발생하는 텅스텐 잔류물과 입자들을 패턴과 기판에 영향을 미치지 않고 효과적으로 제거하기 위한 반도체 세정 방법을 제공하는 것을 목적으로 한다.
상기 목적을 달성하기 위하여 본 발명에서는 NH4OH/H2O2의 혼합용액을 이용한 세정 방법을 제공한다.
이하 본 발명을 상세히 설명하면 다음과 같다.
상기 세정 방법에서 사용되는 NH4OH/H2O2의 혼합 용액에는 물을 더 포함하는 것이 바람직하며, 이때 물은 증류수 또는 초순수를 사용한다.
상기 혼합 용액은 NH4OH : H2O2 : H2O는 부피비이며, 0.5∼1 : 1∼5 : 0∼50, 바람직하게는 0.5∼1 : 1∼4 : 15∼25, 더욱 바람직하게는 1 : 4 : 20 의 조성 비율로 혼합한다.
상기 세정 방법은 형성된 금속 배선 패턴을 상기 혼합 용액에 침지하여 실시하거나, 상기 혼합 용액을 금속 배선 패턴에 분사 (spray)하는 방식으로 실시한다.
세정 시 온도 및 시간 조건은 텅스텐 하드 마스크의 두께에 따라 적정 온도 및 시간을 계산해야 하는데, 상기 혼합 용액이 약 25℃ 조건에서 텅스텐에 대하여 분당 100Å이상의 식각 비율을 가지므로, 용액의 온도가 약 15∼65℃, 바람직하게는 15∼45℃, 더욱 바람직하게는 25℃일 때 식각한다. 이때 식각 시간은 1∼30분 동안 수행되는 것이 바람직하다.
또한, 본 발명에서는 상기 혼합 용액을 이용하여
반도체 기판 상에 폴리실리콘 층, 텅스텐-실리콘 층, PENIT 층, 텅스텐 층 및 포토레지스트 층이 순차적으로 형성된 금속 배선을 형성하는 단계;
상기 금속 배선에 대해 텅스텐 하드 마스크를 사용한 식각 공정을 수행하여 금속 배선 패턴을 형성하는 단계; 및
상기 식각 공정이 완료된 후, 상기 혼합 용액을 이용하여 형성된 패턴을 세정하는 단계를 포함함으로써, 패턴 상층 부에 잔존하는 텅스텐 하드 마스크를 완전히 제거하는 세정 방법을 제공한다.
이하 본 발명을 첨부된 도면에 의거하여 상세히 설명하되, 반도체 소자의 공정 방법을 예를 들어 설명한다.
우선 도 2a에 도시된 바와 같이, 반도체 기판 즉, 실리콘 기판 (111) 상에 폴리 실리콘 층 (113), 텅스텐-실리콘 층 (115), PENIT 층 (117) 및 텅스텐 층 (119)을 순차적으로 증착하여 금속 배선을 형성한다. 그 후, 상기 텅스텐 층 (119) 상에 포토레지스트 층 (121)을 도포하고, 노광 공정 및 현상 공정을 이용하여 포토레지스트 패턴을 형성한다.
도 2b에서 도시한 바와 같이 상기 포토레지스트 패턴을 마스크로 사용하여 상기 텅스텐 층 (119)을 염소계 플라즈마로 건식 식각하여 텅스텐 패턴을 형성한다.
상기 염소계 플라즈마는 Cl3 또는 BCl3 기체를 이용하며, 첨가 가스로 Ar 또는 He 등의 불활성 가스를 혼합하여 사용하는 것이 바람직하다.
상기 텅스텐 하드 마스크 층 (119)은 후에 수행되는 식각 공정에 대하여 안정하다.
도 2c에서 도시한 바와 같이 상기 텅스텐 패턴을 하드 마스크로, 불소계 플라즈마를 이용한 건식 식각 공정으로 PENIT 층 (117)을 식각하여 PENIT 패턴을 형성한다.
도 2d에서 도시한 바와 같이 상기 PENIT 패턴을 마스크로 텅스텐-실리콘 층 (115)을 식각하여 텅스텐-실리콘 패턴을 형성한다.
상기 불소계 플라즈마는 CF4, C2F6, C4F8, NF3 , SF6, C3F8, C4F6 또는 C5F8 기체를 이용하면서, 첨가 가스로 O2, Ar, He, Xe, N2 등의 불활성 가스를 혼합하여 사용하는 것이 바람직하다.
그 후, 상기 텅스텐-실리콘 패턴을 마스크로 폴리실리콘 층 (113)을 식각하여 폴리실리콘 패턴을 형성한다.
이 때, 패턴의 측면과 실리콘 기판 등에 영향을 주지 않는 정도까지만 식각하면, 도 2e에서 도시한 바와 같이 식각 공정이 완료된 후에도, 형성된 패턴 상부에 텅스텐 잔류물 등이 잔존하므로, 이를 상기 혼합 용액을 이용한 세정 처리 공정으로 완전히 제거한다 (도 2f 참조).
상기 세정 공정은 15∼35℃ 온도에서 5∼30 분간 수행된다.
이하 본 발명을 실시예에 의해 상세히 설명한다. 단 실시예는 발명을 예시하는 것일 뿐 본 발명이 하기 실시예에 의하여 한정되는 것은 아니다.
I. 세정용 혼합 용액 제조
제조예 1. NH 4 OH/H 2 O 2 를 포함하는 세정용 혼합 용액
NH4OH 1000㎖, 및 H2O2 4000㎖ 를 25℃에서 교반하여 본 발명에 따른 포토레지스트 세정용 조성물을 제조하였다.
제조예 2. NH 4 OH/H 2 O 2 /H 2 O를 포함하는 세정용 혼합 용액
증류수 20000㎖, NH4OH 1000㎖, 및 H2O2 4000㎖를 25℃에서 교반하여 본 발명에 따른 포토레지스트 세정용 조성물을 제조하였다.
II. 포토레지스트 제거
실시예 1. NH 4 OH/H 2 O 2 를 포함하는 세정용 혼합 용액의 텅스텐 제거
실리콘 기판 상에 폴리 실리콘 층, 텅스텐-실리콘 층, PENIT 층 및 텅스텐 층을 순차적으로 증착하여 금속 배선을 형성한 다음, 상기 텅스텐 층 상부에 AS 1020P ArF 포토레지스트 (clariant사) 층을 형성하였다.
상기 각각의 층에 대한 식각 공정을 수행하여 패턴을 형성한 후, 상기 제조예 1의 25℃의 혼합 용액에 20분 동안 침지하여 패턴의 손상 없이 텅스텐을 완전히 제거하였다.
실시예 2. NH 4 OH/H 2 O 2 /H 2 O를 포함하는 세정용 혼합 용액의 텅스텐 제거
상기 제조예 1의 혼합 용액 대신 상기 제조예 2의 혼합 용액을 사용하는 것을 제외하고는 실시예 1의 방법으로 수행하여 패턴의 손상 없이 텅스텐을 완전히 제거하였다.
이상에서 살펴본 바와 같이, 본 발명에서는 주성분이 NH4OH/H2O2로 이루어진 혼합 용액을 이용한 세정 방법에 의해 공정 시간을 단축시킬 수 있을 뿐만 아니라, 과다 식각으로 발생할 수 있는 식각 프로파일 파괴를 방지하고, 패턴 측면과 실리콘 기판의 손상 없이 텅스텐 잔류물과 기타 식각 공정으로 발생한 입자 등을 효과적으로 제거할 수 있으므로, 반도체 소자의 전기적 특성 개선 및 반도체 소자의 수율 향상을 가져올 수 있다.
도 1a 내지 도 1f는 종래의 패턴 형성방법을 도시하는 단면도.
도 2a 내지 도 2f는 본 발명의 패턴 형성방법을 도시하는 단면도.
< 도면의 주요 부분에 대한 간단한 설명 >
1, 111 : 실리콘 기판 3, 113 : 폴리 실리콘 층
5, 115 : 텅스텐 실리콘 층 7, 117 : PE-질화막
9, 119 : 텅스텐 하드 마스크 층 11, 121 : ArF 포토레지스트
13 : 손상

Claims (11)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 삭제
  7. 삭제
  8. 반도체 기판 상부에 금속 배선을 형성하는 단계;
    상기 금속 배선에 대해 텅스텐 하드마스크를 사용하는 식각 공정을 수행하여 금속 배선 패턴을 형성하는 단계; 및
    상기 형성된 금속 배선 패턴을 수산화 암모늄/과산화수소/물의 조성 비율이 0.5∼1 : 1∼5 : 0∼50의 부피비인 혼합 용액에 침지하여 금속 배선 패턴 상부에 잔류하는 텅스텐 하드마스크막의 잔류물을 제거하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 세정 방법.
  9. 제 8 항에 있어서,
    상기 혼합 용액은 수산화 암모늄/과산화수소/물이 0.5∼1 : 1∼4 : 15∼25의 부피비인 것을 특징으로 하는 반도체 소자의 세정 방법.
  10. 제 8 항에 있어서,
    상기 혼합 용액의 온도는 15∼65℃인 것을 특징으로 하는 반도체 소자의 세정 방법.
  11. 제 10 항에 있어서,
    상기 혼합 용액의 온도는 15∼45℃인 것을 특징으로 하는 반도체 소자의 세정 방법.
KR10-2002-0037731A 2002-06-29 2002-06-29 반도체 소자의 세정 방법 KR100499628B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2002-0037731A KR100499628B1 (ko) 2002-06-29 2002-06-29 반도체 소자의 세정 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2002-0037731A KR100499628B1 (ko) 2002-06-29 2002-06-29 반도체 소자의 세정 방법

Publications (2)

Publication Number Publication Date
KR20040002281A KR20040002281A (ko) 2004-01-07
KR100499628B1 true KR100499628B1 (ko) 2005-07-05

Family

ID=37313984

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-0037731A KR100499628B1 (ko) 2002-06-29 2002-06-29 반도체 소자의 세정 방법

Country Status (1)

Country Link
KR (1) KR100499628B1 (ko)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0126784B1 (en) * 1994-07-08 1998-04-02 Samsung Electronics Co Ltd Cleaning method of semiconductor substrate and cleaning material therefor
KR100224730B1 (ko) * 1996-12-17 1999-10-15 윤종용 반도체장치의 패턴 형성방법 및 이를 이용한 커패시터 제조방법
KR20000074480A (ko) * 1999-05-21 2000-12-15 윤종용 반도체 소자의 게이트 전극 형성방법
KR20010061011A (ko) * 1999-12-28 2001-07-07 박종섭 반도체 소자의 제조 방법
JP2001308054A (ja) * 2000-04-27 2001-11-02 Hitachi Ltd 半導体装置の製造方法
KR20030043170A (ko) * 2001-11-27 2003-06-02 주식회사 하이닉스반도체 패턴 형성 방법

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0126784B1 (en) * 1994-07-08 1998-04-02 Samsung Electronics Co Ltd Cleaning method of semiconductor substrate and cleaning material therefor
KR100224730B1 (ko) * 1996-12-17 1999-10-15 윤종용 반도체장치의 패턴 형성방법 및 이를 이용한 커패시터 제조방법
KR20000074480A (ko) * 1999-05-21 2000-12-15 윤종용 반도체 소자의 게이트 전극 형성방법
KR20010061011A (ko) * 1999-12-28 2001-07-07 박종섭 반도체 소자의 제조 방법
JP2001308054A (ja) * 2000-04-27 2001-11-02 Hitachi Ltd 半導体装置の製造方法
KR20030043170A (ko) * 2001-11-27 2003-06-02 주식회사 하이닉스반도체 패턴 형성 방법

Also Published As

Publication number Publication date
KR20040002281A (ko) 2004-01-07

Similar Documents

Publication Publication Date Title
JP4563340B2 (ja) 半導体デバイスの製造方法
US20060128159A1 (en) Method of removing etch residues
KR19990045590A (ko) 포토레지스트 및 에칭 잔류물 제거 방법
JP2000323483A (ja) エッチングした垂直金属線上のポリマー沈積、エッチングした金属線の腐食およびエッチングした金属フィーチャの湿式洗浄時における腐食を減少させる方法
TW200402791A (en) Method for removing photoresist and etch residues
KR100639615B1 (ko) 세정액 및 그를 이용한 반도체소자의 세정 방법
US7060631B2 (en) Methods of cleaning surfaces of copper-containing materials, and methods of forming openings to copper-containing substrates
US6296988B1 (en) Method for forming a mental wiring pattern on a semiconductor device
KR100499628B1 (ko) 반도체 소자의 세정 방법
US6291360B1 (en) Method of etching a layer
KR100434887B1 (ko) 반도체 장치의 제조 방법
JP4343379B2 (ja) 基板処理方法および基板処理装置ならびにデバイス製造方法
US6613680B2 (en) Method of manufacturing a semiconductor device
JP2001102369A (ja) レジスト除去方法
JPH05102108A (ja) 半導体素子の製造方法
US7199060B2 (en) Method for patterning dielectric layers on semiconductor substrates
JPH09298188A (ja) 半導体装置の製造方法
US6399509B1 (en) Defects reduction for a metal etcher
US6537907B1 (en) Self sidewall aluminum fluoride, (SSWAF), protection
KR100253315B1 (ko) 반도체소자의 배선형성을 위한 식각방법
KR100332647B1 (ko) 반도체소자의콘택홀형성방법
KR100205096B1 (ko) 반도체 소자의 감광막 제거방법
KR20020007589A (ko) Ｃｆ４가스를 이용한 에싱 방법
KR20050071115A (ko) 반도체 제조 공정에서 에칭 얼룩 제거방법
KR20020068621A (ko) 반도체 소자의 배선 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110526

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee