KR100495131B1 - 표면실장형 정온계수 전기 장치의 제조 방법 - Google Patents

Abstract

본 표면실장형 정온계수 전기 장치의 제조 방법은 (a)내부에 두 개의 전도성 도선이 이격 설치되어 있으며, 상기 전도성 도선의 일부가 외부로 노출되어 있는 PTC 소자를 준비하는 단계, (b)상기 PTC 소자의 상하면에 상기 두 개의 전도성 도선과 전기적으로 연결되는 전도층을 형성하는 단계 및 (c)상기 전도층에 비전도성 갭을 각각 형성하여 전기적으로 분리된 제 1전극과 제 2전극을 형성하는 단계를 포함한다.

바람직하게, 본 PTC 전기 장치는 상기 비전도성 갭에 절연층을 형성하는 단계와, 상기 제 1전극과 제 2전극을 각각 감싸며, 상기 절연층에 의해 전기적으로 분리되는 솔더층을 형성하는 단계를 더 포함한다.

Description

표면실장형 정온계수 전기 장치의 제조 방법{method of positive temperature coefficient electrical device for surface mounting}

본 발명은 표면실장형 정온계수 전기 장치에 관한 것으로, 더욱 상세하게는 인쇄회로기판에 장착되어 회로를 보호하는 기능을 하는 표면실장형 정온계수 전기장치에 관한 것이다.

많은 전도성 물질의 고유저항은 온도에 따라 변한다고 알려져 있다. 통상적으로 서미스터(thermistor)라고 불리며, 대표적으로 온도 상승과 함께 저항치가 감소하는 NTC(Nagative Temperature Coefficient)와 온도 상승과 함께 저항치가 증가하는 PTC(Positive Temperature Coefficient)로 구분된다.

PTC 물질은 다양한 재료로 제조되지만, 특히 전도성입자들을 내부에 분산시킴으로서 전기적으로 통전되도록 하는 결정성 폴리머가 효과적이다. 상기와 같은 성질을 가진 폴리머로는 폴리에틸렌, 폴리 프로필렌 및 에틸렌/프로필렌 코폴리머와 같은 폴리올레핀 등이 있다.

PTC 물질은 상기와 같이 특정온도에서 급격히 전기저항값이 증가하는 성질을 가지고 있기 때문에 회로기판에서 과전류를 억제하는 소자로서 이용된다. 예컨대, 평상시 정상 작동 조건하에서 부하물과 PTC 소자의 온도는 PTC 소자의 임계온도 또는 스위칭 온도 이하로 유지됨으로서 평형상태를 나타낸다. 하지만, 회로에 단락 또는 전력 서지(surge) 등의 결점이 생기면, 많은 양의 전력이 PTC 소자에서 소실되고 PTC 소자는 불안정하게 된다. 증가한 전력손실은 PTC 소자의 저항과 온도를 매우 높이게 되지만, PTC 소자의 저항과 온도가 높아지면 그 만큼 회로에 흐르는 전류는 감소되어 다른 장치들은 보호된다. 다시 말해, PTC 소자는 임계온도범위로 가열될 때에는 소자를 지나는 전류를 안전하고 상대적으로 낮은 값으로 감소시키는 기능을 가지고 있기 때문에 리셋 가능한 퓨즈로 회로기판에 채용되어 널리 쓰이고 있다.

상기와 같은 물성을 지닌 PTC 서미스터는 일반적으로 한 쌍의 라미네이터 전극 사이에서 스위칭되는 PTC 소자를 포함한다. 또한, 상기 장치를 다른 전기소자에 연결하기 위해서는 터미널이 구비되어 인쇄회로기판 등에 실장되게 된다.

도 1을 참조하면 미국특허 제 US5852397호는 PTC 소자(17)의 양면을 금속 호일(13, 15)로 라미네이트한 PTC 시트(sheet)에 쓰루홀(Thru-hole)(51)을 뚫고 시트 전면과 상기 홀 내부를 도금(52)하여 상하 금속호일 예컨대, 상하 전극을 연결시킨 후, 에칭을 실시하여 전극을 분리하였다. 본 발명은 쓰루홀을 상하 전극의 전기적 연결 통로로 사용하였다.

또한, 도 2를 참조하면 미국특허 제 US5884391호는 PTC 시트에 홀 대신에 긴 슬릿(slit)을 형성하고, 이 슬릿단면을 포함한 전면을 도금(150)하여 상하 전극을 연결한다. 이후, 상기 상하 전극을 에칭으로 분리하고, 솔더 레지스터(solder resist)(120) 및 솔더 도금(solder plating)(180)을 도포하여 양 전극을 형성한다. 본 발명은 상기 미국특허와 달리 홀 대신에 슬릿을 상하 전극의 전기적 연결 통로로 사용하였음에 특징이 있다.

한편, 다른 종래예로서 도 3의 미국특허 제 US5699607호는 PTC 시트에 긴 슬릿을 형성하고, 이 슬릿 단면을 포함한 시트 전면에 먼저 솔더 레지스트(120)를 도포하고, 솔더 레지스트의 일부분에 갭(gap)(130)을 형성하여 PTC 시트의 금속 호일 예컨대 전극(90)을 드러나게 한 후 양단면에 도금을 실시한다. 본 발명은 상기 두 발명과 달리 전극에 에칭을 실시하지 않고 먼저 도포된 솔더 레지스터의 일부를 제거하고 그 위에 도금된 층이 PTC 시트의 전극과 접속되도록 하는 것이 특징이다. 즉, 상기 첫번째 발명의 홀이나 두번째 발명의 슬릿에 연결하지 않기 때문에 PTC 소자의 유효면적이 넓다는데 그 특징이 있다.

하지만, 상기 종래의 발명들은 모두 PTC 소자의 상하면에 금속 호일이 라미네이터된 적층구조의 PTC 시트를 개시하고 있다. 따라서, 상하의 전극을 연결하기 위해서는 양 전극을 접속시키기 위한 공간 예컨대, 쓰루홀 또는 슬릿 등을 필요로 한다. 또한, 상기 양 전극을 인쇄회로기판에 실장하기 위해시키는 상기 쓰루홀 또는 슬릿으로 전면이 전기적으로 연결된 PTC 시트의 전극을 한쪽 면으로 이동시키기 위해 에칭 등의 공정을 통해 전극을 분리하는 공정이 필수적으로 포함되어야 하기 때문에 공정이 복잡하고 생산성이 낮아지는 문제점이 있었다.

본 발명은 상기와 같은 문제점을 해결하기 위해 창안된 것으로서, PTC 전기 장치에 있어서 상하 전극의 연결통로를 별도의 공간에 형성하지 않고 PTC 소자의 내부에 삽입하여 형성시킴으로서 공정을 단순화하여 생산성을 증가시킬 수 있으며,단위 크기로 비교할 때 종래 발명과 달리 내부에 표면적이 큰 전도성 물질을 삽입하기 때문에 PTC 소자의 유효면적이 증가하여 저항율이 높일 수 있는 표면실장형 정온계수 전기 장치 및 그 제조 방법을 제공하는 데 그 목적이 있다.

상기와 같은 목적을 달성하기 위하여 본 발명에 따른 표면실장형 PTC 전기 장치 제조 방법은 (a)내부에 두 개의 전도성 도선이 이격 설치되어 있으며, 상기 전도성 도선의 일부가 외부로 노출되어 있는 PTC 소자를 준비하는 단계, (b)상기 PTC 소자의 상하면에 상기 두 개의 전도성 도선과 전기적으로 연결되는 전도층을 형성하는 단계 및 (c)상기 전도층에 비전도성 갭을 각각 형성하여 전기적으로 분리된 제 1전극과 제 2전극을 형성하는 단계를 포함한다.

바람직하게, 본 PTC 전기 장치는 상기 비전도성 갭에 절연층을 형성하는 단계와, 상기 제 1전극과 제 2전극을 각각 감싸며, 상기 절연층에 의해 전기적으로 분리되는 솔더층을 형성하는 단계를 더 포함한다.

본 발명의 또 다른 측면에 따르면, 표면실장형 PTC 전기 장치 제조 방법은 (a)내부에 두 개의 전도성 도선이 이격 설치되어 있으며, 상기 전도성 도선의 일부가 외부로 노출되어 있는 PTC 소자를 준비하는 단계, (b)상기 PTC 소자의 상하면에 상기 두 개의 전도성 도선 노출부분과 전기적으로 연결되는 전도층을 형성하는 단계, (c)상기 전도층에 비전도성 갭을 각각 형성하여 전기적으로 분리된 제 1전극과 제 2전극을 형성하는 단계 및 (d)상기 PTC 소자를 전도성 도선의 수직방향으로 절단하여 다수개의 PTC 소자로 만드는 단계를 포함한다.

바람직하게, 본 PTC 전기 장치는 상기 (c)단계 이후에 상기 비전도성 갭에 절연층을 형성하는 단계와, 상기 제 1전극과 제 2전극을 각각 감싸며, 상기 절연층에 의해 전기적으로 분리되어 있는 솔더층을 형성하는 단계를 더 포함한다.

이하 첨부된 도면을 참조로 본 발명의 바람직한 실시예를 상세히 설명하기로 한다. 이에 앞서, 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이거나 사전적인 의미로 한정해서 해석되어서는 아니 되며, 발명자는 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합하는 의미와 개념으로 해석되어야만 한다. 따라서, 본 명세서에 기재된 실시예와 도면에 도시된 구성은 본 발명의 가장 바람직한 일 실시예에 불과할 뿐이고 본 발명의 기술적 사상을 모두 대변하는 것은 아니므로, 본 출원시점에 있어서 이들을 대체할 수 있는 다양한 균등물과 변형예들이 있을 수 있음을 이해하여야 한다.

도 4는 본 발명의 일 실시예에 따라 제조된 PTC 전기장치의 단면을 나타낸 것으로서, PTC 전기 장치(10)는 내부에 두 개의 전도성 도선(21, 22)을 구비하고 있는 PTC 소자(30)와, 상기 PTC소자(30)의 상하 표면에 형성되어 각각의 전도성 도선과 전기적으로 연결되는 제 1전극(41) 및 제 2전극(42)과, 상기 전극을 절연시키는 절연물(50) 및 상기 PTC 소자와 인쇄기판과의 접속성을 향상시키기 위한 솔더층 (60)을 포함한다.

도 6내지 도 10은 상기의 PTC 전기 장치를 제조하기 위한 공정을 나타낸 것이다. 도 6부터 살펴보면, 본 장치를 제조하기 위해서는 먼저 내부에 두 개의 전도성 도선(21, 22)이 내장된 PTC 소자(30)를 준비한다.

상기 PTC 소자(30)는 전도성입자들이 내부에 분산되어 전기적으로 PTC의 성질을 가지는 폴리머로 구성된다. 상기 폴리머에는 폴리에칠렌, 폴리프로필렌, 에칠렌/프로필렌 중합체 등이 채용될 수 있으며, 상기 전도성입자는 카본 블랙 또는 기타 금속재의 입자들이 채용될 수 있다. 또한, 상기 전도성 도선(21, 22)은 전도성이 좋은 구리 또는 구리합금을 채용한다. 이때, 상기 도선의 굵기, 모양, 간격은 사용자의 요구에 따라 달라질 수 있으며, 바람직하게는 PTC 재료와 접착이 용이하도록 도선의 표면적이 넓은 원형, 요철형 등의 도선을 채용하는 것이 바람직하다.

상기 PTC 소자(30)는 도 5에 도시된 압출기로 제조된다. 그 과정을 살펴보면, 상기 PTC 소자의 원료물질인 폴리머는 용융상태로 압출물 주입구(1)로 유입되며 이송부(2)를 거쳐 압출기 헤드(3)의 일측으로 이송된다. 한편, 상기 헤드(3)의 타측으로는 압출 성형될 전도성 도선(4)이 헤드(3) 내부로 유입된다. 헤드에 유입된 PTC 폴리머와 전도성 도선은 토출 다이(5)로 진행될 수록 단면적이 점점 감소되는 헤드 내부를 지나는 동안 가압되어 상호간의 접착력이 증가되고, PTC 소자(6)의 형태를 이루고 있는 다이(5)로 토출되면서 PTC 소자의 형태로 압출되게 된다.

상기와 같이 제조된 PTC 소자(30)의 단면이 도 6에 개시되어 있다. 상기 PTC 소자의 상하 표면에는 두 개의 전도성 도선(21, 22) 일부가 노출되어 있다. 압출 공정시 상기 전도성 도선의 일부를 노출시키기 위해서는 상기 토출 다이(5)의 형상을 처음부터 도선이 노출되어 있는 형태로 제작하는 것이 바람직하지만, 그렇지 못할 경우에는 전도성 도선이 내부에 삽입된 PTC 소자를 소정 두께로 제작하고, 제작된 PTC 소자의 표면에 전도성 도선의 일부가 노출되도록 연마하는 후공정을 추가할 수도 있다. 연마는 필요한 두께만큼 깎아낼 수 있도록 기계적 또는 화학적 연마를 실시한다.

내부에 전도성 도선(21, 22)이 삽입된 PTC 소자(10)의 상하 표면에 도 7과 같이 전도층(40)을 형성한다. 상기 전도층(40)은 비전해 또는 전해 도금 공정을 사용하여 형성할 수 있으며, 대안으로는 금속 호일을 PTC 소자와 압착 가공하거나 또는 전도성 접착제로 금속 호일을 PTC 소자에 접착하여 형성하는 방법 등이 있다. 이때의 사용가능한 전도층 재료로는 구리, 금, 은 또는 그 합금이 채용될 수 있다.

전도층(40)이 형성되면 비전도성 갭(45)을 도 8과 같이 상기 전도층의 일측에 형성하여 제 1전극(41)과 제 2전극(42)을 형성한다. 비전도성 갭(45)의 위치는 전도층의 어느 부분에도 가능하지만, 바람직하게는 상하 대칭을 이루도록 형성하는 것이 바람직하다. 예컨대, 도 8에서는 비전도성 갭(45)이 내장된 전도성 도선에 인접하게 설치되어 있지만, 중앙에 형성되더라도 동일한 기능을 수행한다. 상기 비전도성 갭(45)은 에칭에 의해 형성된다. 상기 에칭은 일반적인 건조 및 습식 에칭 공정이 모두 채용될 수 있으며, 도면 상에는 식각을 하기 위한 마스크, 포토 레지스트 도포, 노광, 현상, 레지스트 제거 등의 에칭공정을 표시하지 않았다.

여기서, 도 8까지의 PTC 소자 구조를 살펴보면 전도성 도선(21, 22)은 PTC 소자 내부에 상호 이격설치되어 있으며, 이때의 전도성 도선(21, 22)은 상기 PTC 소자(30)의 상하 표면에 일부가 노출되어 있다. 또한, PTC 소자(30)의 상하면에 형성된 전도층(40)은 상기 전도성 도선(21, 22)의 노출부분과 전기적으로 연결되어 있다. 그리고, 상기 전도층에는 비전도성 갭(45)이 에칭에 의해 형성되며, 상기 비전도성 갭에 의해 전도층(40a, 40b, 40c, 40d)은 다수개로 분리된다. 따라서, 상기 전도성 도선(21)과 전도층(40a) 및 전도층(40c)이 제 1전극(41)을 형성하게 되며, 상기 전도성 도선(22)과 전도층(40b) 및 전도층(40d)이 제 2전극(42)을 형성하게 된다.

본 발명에 따르면, 상기 제 1전극(41)과 제 2전극(42) 사이의 비전도성 갭(45)은 절연물(50)로 채우는 것이 바람직하다. 그 이유는 절연물을 개재시킴으로서 PTC 전기 장치를 인쇄기판에 실장 시 발생할 수 있는 브릿지에 의한 단락을 방지할 수 있기 때문이다. 바람직하게, 도 9를 참조하면 상기 절연물(50)은 상기 비전도성 갭(45) 및 상기 제 1전극(41)과 제 2전극(42)의 일부를 감싸도록 형성되며, 이때의 절연물로서는 포토 레지스터, 세라믹, 솔더 마스크 등의 비전도성 물질이 채용가능하며, 특히 솔더 마스크가 바람직하다.

절연물(50)이 개재되면, 제 1전극(41)과 제 2전극(42)상에 각각 솔더층(60)을 형성한다. 바람직하게, 상기 솔더층(60)은 제 1전극과 제 2전극을 각각 감싸며, 상기 절연층에 의해 전기적으로 분리된다. 도 10은 전극 및 절연물이 형성된 PTC 소자에 솔더층(60)을 형성하는 공정을 나타낸 것으로, 이 솔더층(60)은 인쇄회로기판과의 접착성 향상을 위해 형성된다. 솔더 조성물로는 주석과 납의 혼합물이 사용될 수 있으며, 솔더층 형성 방법은 전해도금 또는 솔더 침액 등의 방법이 채용가능하다.

본 발명의 또 다른 제조 공정으로, 도 5에 도시된 압출기를 이용하여 PTC 소자를 제조할 수 있다. 예컨대, 상기 일 실시예와 같이 PTC 소자를 하나씩 압출하여 PTC 소자를 제조하는 것이 아니라, 전도성 도선의 길이 방향으로 연속적으로 연장된 PTC 소자 시트를 제조한 후, 후공정에서 상기 PTC 소자 시트를 전도성 도선의 직각 방향으로 단위 크기만큼씩 절단하여 PTC 소자를 제조한다. 상기 공정에 대해서는 상기 일 실시예와 동일한 방법이 채용되므로 별도의 설명은 생략한다.

이상과 같이, 본 발명은 비록 한정된 실시예와 도면에 의해 설명되었으나, 본 발명은 이것에 의해 한정되지 않으며 본 발명이 속하는 기술분야에서 통상의 기술사상과 아래에 기재될 특허청구범위의 균등범위 내에서 다양한 수정 및 변형이 가능함은 물론이다.

본 발명의 표면실장형 PTC 전기 장치는 상하 전극의 연결통로를 별도의 공간에 형성하지 않고 PTC 소자의 내부에 삽입하여 형성시킴으로서 공정을 단순화하여 생산성을 증가시킬 수 있으며, 종래발명과 단위 크기로 비교할 때 내부에 표면적이 큰 전도성 물질을 삽입하기 때문에 PTC 소자의 유효면적이 증가하여 저항율이 높일 수 있다.

본 명세서에 첨부되는 다음의 도면들은 본 발명의 바람직한 실시예를 예시하는 것이며, 후술하는 발명의 상세한 설명과 함께 본 발명의 기술사상을 더욱 이해시키는 역할을 하는 것이므로, 본 발명은 그러한 도면에 기재된 사항에만 한정되어 해석되어서는 아니된다.

도 1은 종래의 일 실시예로서 PTC 전기장치의 단면도이다.

도 2는 종래의 일 실시예로서 PTC 전기장치의 단면도이다.

도 3은 종래의 일 실시예로서 PTC 전기장치의 단면도이다.

도 4는 본 발명의 바람직한 실시예에 따른 PTC 전기장치의 단면도이다.

도 5는 본 발명의 일 실시예에 사용되는 PTC 소자의 제조 장치를 나타낸 개략도이다.

도 6 내지 도 10은 본 발명의 바람직한 실시예에 따른 PTC 전기장치의 제조 공정을 나타낸 도면이다.

<도면의 주요참조부호에 대한 간단한 설명>

10..PTC 전기 장치 21, 22.. 전도성 도선 30..PTC 소자

40, 41, 42..전극 45..비전도성 갭 50..절연물

60..솔더층

Claims (12)

1. 표면실장형 정온계수 전기 장치 제조 방법에 있어서,

   (a)내부에 두 개의 전도성 도선이 이격 설치되어 있으며, 상기 전도성 도선의 일부가 외부로 노출되어 있는 PTC 소자를 준비하는 단계;

   (b)상기 PTC 소자의 상하면에 상기 두 개의 전도성 도선과 전기적으로 연결되는 전도층을 형성하는 단계;및

   (c)상기 전도층에 비전도성 갭을 각각 형성하여 전기적으로 분리된 제 1전극과 제 2전극을 형성하는 단계;를 포함하는 것을 특징으로 하는 PTC 전기장치 제조 방법.
2. 제 1항에 있어서,

   상기 비전도성 갭에 절연층을 형성하는 단계와,

   상기 제 1전극과 제 2전극을 각각 감싸며, 상기 절연층에 의해 전기적으로 분리되는 솔더층을 형성하는 단계를 더 포함하는 것을 특징으로 하는 제조 방법.
3. 제 1항 또는 제 2항에 있어서,

   상기 PTC 소자는 두 개의 전도성 도선과 용융 PTC 혼합물을 압출하여 만들어 지는 것을 특징으로 하는 제조 방법.
4. 제 1항에 있어서,

   상기 전도층은 금속 호일을 적층하거나 또는 도금에 의해 형성되는 것을 특징으로 하는 제조 방법.
5. 제 1항에 있어서,

   상기 비전도성 갭은 에칭에 의해 형성되는 것을 특징으로 하는 제조 방법.
6. 제 1항에 있어서,

   상기 (a)단계는 용융 PTC 혼합물과 두 개의 전도성 도선을 압출 성형하는 단계와,

   상기 압출 성형된 PTC 소자의 표면에 전도성 도선의 일부가 노출되도록 연마하는 단계를 포함하는 것을 특징으로 하는 제조 방법.
7. 표면실장형 정온계수 전기 장치 제조 방법에 있어서,

   (a)내부에 두 개의 전도성 도선이 이격 설치되어 있으며, 상기 전도성 도선의 일부가 외부로 노출되어 있는 PTC 소자를 준비하는 단계;

   (b)상기 PTC 소자의 상하면에 상기 두 개의 전도성 도선 노출부분과 전기적으로 연결되는 전도층을 형성하는 단계;

   (c)상기 전도층에 비전도성 갭을 각각 형성하여 전기적으로 분리된 제 1전극과 제 2전극을 형성하는 단계;및

   (d)상기 PTC 소자를 전도성 도선의 수직방향으로 절단하여 다수개의 PTC 소자로 만드는 단계;를 포함하는 것을 특징으로 하는 제조방법.
8. 제 7항에 있어서, 상기 (c)단계 이후에,

   상기 비전도성 갭에 절연층을 형성하는 단계와,

   상기 제 1전극과 제 2전극을 각각 감싸며, 상기 절연층에 의해 전기적으로 분리되어 있는 솔더층을 형성하는 단계를 더 포함하는 것을 특징으로 하는 제조 방법.
9. 제 7항 또는 제 8항에 있어서,

   상기 PTC 소자는 두 개의 전도성 도선과 용융 PTC 혼합물을 압출하여 만들어 지는 것을 특징으로 하는 제조 방법.
10. 제 7항 또는 제 8항에 있어서,

    상기 (a)단계는 용융 PTC 혼합물과 두 개의 전도성 도선을 압출 성형하는 단계와,

    상기 압출 성형된 PTC 소자의 표면에 전도성 도선의 일부가 노출되도록 연마하는 단계를 포함하는 것을 특징으로 하는 제조 방법.
11. 제 7항에 있어서,

    상기 전도층은 금속 호일을 적층하거나 또는 도금에 의해 형성되는 것을 특징으로 하는 제조 방법.
12. 제 7항에 있어서,

    상기 비전도성 갭은 에칭에 의해 형성되는 것을 특징으로 하는 제조 방법.