KR100493969B1 - Active matrix liquid crystal display device and its manufacturing method, electronic device having the device, and display device - Google Patents

Active matrix liquid crystal display device and its manufacturing method, electronic device having the device, and display device Download PDF

Info

Publication number
KR100493969B1
KR100493969B1 KR1019970014810A KR19970014810A KR100493969B1 KR 100493969 B1 KR100493969 B1 KR 100493969B1 KR 1019970014810 A KR1019970014810 A KR 1019970014810A KR 19970014810 A KR19970014810 A KR 19970014810A KR 100493969 B1 KR100493969 B1 KR 100493969B1
Authority
KR
South Korea
Prior art keywords
active matrix
substrate
liquid crystal
driving circuit
region
Prior art date
Application number
KR1019970014810A
Other languages
Korean (ko)
Inventor
장홍용
Original Assignee
가부시키가이샤 한도오따이 에네루기 켄큐쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 한도오따이 에네루기 켄큐쇼 filed Critical 가부시키가이샤 한도오따이 에네루기 켄큐쇼
Priority to KR1019970014810A priority Critical patent/KR100493969B1/en
Application granted granted Critical
Publication of KR100493969B1 publication Critical patent/KR100493969B1/en

Links

Landscapes

  • Liquid Crystal (AREA)

Abstract

액정 표시 장치에 있어서, 두 종류의 블랙 매트릭스(black matrix)들이 서로 다른 목적, 즉 픽셀 영역 및 구동 회로 영역들을 위해 개별적으로 형성된다. 특히, 픽셀 영역을 위한 블랙 매트릭스는 액티브 매트릭스 기판상에 제공되고, 구동 회로 영역들을 위한 블랙 매트릭스는 대향 기판상에 제공된다.In the liquid crystal display, two types of black matrices are formed separately for different purposes, that is, for the pixel region and the driving circuit regions. In particular, a black matrix for the pixel region is provided on the active matrix substrate and a black matrix for the drive circuit regions is provided on the opposite substrate.

Description

액티브 매트릭스 액정 표시 장치 및 그 제조 방법과, 이 장치를 갖는 전자장치와, 표시 장치An active matrix liquid crystal display device and a manufacturing method thereof, an electronic device having the device, and a display device

본 발명은 결정성 박막 반도체를 사용하여 형성된 반도체 소자들을 가진 액정 표시 장치에 관한 것이며, 특히 픽셀 TFT들 및 회로 TFT들이 동일한 기판상에 집적되는 액티브 매트릭스 액정 표시 장치(active matrix liquid crystal display device)에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a liquid crystal display device having semiconductor elements formed using a crystalline thin film semiconductor, and more particularly to an active matrix liquid crystal display device in which pixel TFTs and circuit TFTs are integrated on the same substrate. It is about.

최근 몇 년간, 저가의 유리 기판상에 박막 트랜지스터들(TFT들)을 형성하는 기술이 급속도로 개발되어왔다. 이는 액티브 매트릭스 액정 표시 장치들에 대한 요구가 증가되었기 때문이다.In recent years, techniques for forming thin film transistors (TFTs) on low cost glass substrates have been rapidly developed. This is because the demand for active matrix liquid crystal display devices has increased.

액티브 매트릭스 액정 표시 장치에서, 픽셀 TFT 및 픽셀 전극이 매트릭스로 배열된 수백 만개의 픽셀 각각에 대해 제공되며, 각각의 픽셀들로 들어가고 그것으로부터 나오는 전하는 픽셀 TFT의 스위칭 기능에 의해 제어된다.In an active matrix liquid crystal display, pixel TFTs and pixel electrodes are provided for each of millions of pixels arranged in a matrix, and charges entering and exiting each pixel are controlled by the switching function of the pixel TFTs.

픽셀 TFT들은 픽셀 영역 주위에 형성된 구동 회로 영역들 내에 제공된 회로 TFT들에 의해 제어된다. 회로 TFT들은 이들의 조합 방식에 따라 아날로그 버퍼 회로, 인버터 회로, 및 다른 회로들을 구성한다.The pixel TFTs are controlled by circuit TFTs provided in the driving circuit regions formed around the pixel region. The circuit TFTs constitute analog buffer circuits, inverter circuits, and other circuits according to their combination scheme.

상술한 바와 같이, 액티브 매트릭스 액정 표시 장치는 매트릭스 형태로 픽셀 영역내에 배열된 모든 픽셀 TFT들 및 구동 회로 영역내에 제공된 회로 TFT들이 동일한 기판상에 집적되는 집적 회로로 구성된다.As described above, the active matrix liquid crystal display device is composed of an integrated circuit in which all pixel TFTs arranged in the pixel region in a matrix form and circuit TFTs provided in the driving circuit region are integrated on the same substrate.

첨언하면, 광-차단 블랙 매트릭스(BM)가 배선 라인들과 트랜지스터들 위에 제공되는 것은 통상적으로 사용되는 설계이며, 이는 이들 영역들이 액정 표시 장치를 구동하여 영상들을 표시함에 있어서 가시 광선을 전송하는데 필요하지 않기 때문이다.Incidentally, it is a commonly used design that a light-blocking black matrix (BM) is provided over wiring lines and transistors, which are required for transmitting visible light in driving these liquid crystal displays to display images. Because it does not.

블랙 매트릭스는, 한 픽셀 전극의 에지부에서 불규칙한 전계에 의해 야기될 수도 있는 표시된 영상에 있어서의 무질서한 시각적 인식을 방지할 뿐만 아니라 활성층(active layer:반도체 층)내에서 발생하는 광-여기(photo-excitation) 현상으로 인해 박막 트랜지스터들의 전기적 특성들이 악화되는 것을 방지하는데 효과적이다. 특히, 블랙 매트릭스는, 매트릭스가 약 100 만 1× 의 강한 광을 수신하기 때문에, 광-여기로 인한 악화가 심각한 문제로 되는 영사기용 액정 표시 장치에서 반드시 필요하다.The black matrix not only prevents disorderly visual perception in the displayed image, which may be caused by an irregular electric field at the edge of one pixel electrode, but also photo-excitation occurring in the active layer (semiconductor layer). It is effective to prevent the electrical characteristics of the thin film transistors from deteriorating due to the excitation phenomenon. In particular, a black matrix is necessary in a liquid crystal display for a projector in which deterioration due to light-excitation is a serious problem, because the matrix receives about 1 million lx strong light.

블랙 매트릭스는 티탄 또는 크롬 막과 같은 광-차단 금속 박막일 수도 있으며, 또는 검정색 안료(pigment)가 분산되는 수지 물질로 이루어질 수도 있다. 지금까지, 블랙 매트릭스가 제조의 용이함을 위해 대향 기판(opposed substrate)상에 제공되는 것이 통상적인 설계이다.The black matrix may be a light-blocking metal thin film, such as a titanium or chromium film, or may be made of a resin material in which black pigments are dispersed. To date, it is a common design that a black matrix is provided on an opposed substrate for ease of manufacture.

그러나, 종래에는, 셀 어셈블리 단계에서 장치측(device-side) 기판(본 명세서에서는 "액티브 매트릭스 기판"으로 불림)과 대향 기판을 함께 결합함에 있어 낮은 등급의 정확도로 인해, 블랙 매트릭스가 큰 정렬 마진을 갖고 형성되지 않는 한, 원하는 위치들이 광으로부터 차폐(shield) 될 수 없다. 그러나, 큰 정렬 마진을 가진 블랙 매트릭스의 형성은 픽셀 영역의 개구율을 감소시키므로 적합하지 않다.However, conventionally, due to the low degree of accuracy in joining the opposing substrate together with the device-side substrate (referred to herein as " active matrix substrate ") at the cell assembly stage, the black matrix has a large alignment margin. Unless formed with, the desired locations cannot be shielded from light. However, the formation of a black matrix with a large alignment margin is not suitable because it reduces the aperture ratio of the pixel region.

블랙 매트릭스가 대향 기판상에 제공될 때, 큰 정렬 마진을 필요로 하는 현 결합 기술은 구성 소자들의 차기 소형화를 수용할 수 없게 된다는 걱정이 있다.When a black matrix is provided on the opposing substrate, there is a concern that current coupling techniques that require large alignment margins will not be able to accommodate the next miniaturization of the components.

그 때문에, 현재, 액티브 매트릭스가 액티브 매트릭스 기판상에 제공되는 "BM on TFT" 구조가 설계의 주류를 이루고 있다. 이 경우, 층간 절연막을 통해 픽셀 전극들 위 또는 아래에 블랙 매트릭스를 형성하여 원하는 위치들이 차폐될 수 있다.Therefore, at present, the "BM on TFT" structure in which the active matrix is provided on the active matrix substrate is the mainstream of the design. In this case, desired positions may be shielded by forming a black matrix on or below the pixel electrodes through the interlayer insulating film.

블랙 매트릭스를 형성함에 있어 정렬 마진을 감소시킬 수 있는, "BM on TFT" 구조는 픽셀 영역의 개구율(aperture ratio)을 증가시키는 데 매우 효과적이다.The "BM on TFT" structure, which can reduce the alignment margin in forming the black matrix, is very effective for increasing the aperture ratio of the pixel region.

더욱이, 본 발명자들의 특허 출원서에 기술된 바와 같이, 사이에 층간 절연막이 개재된 블랙 매트릭스와 픽셀 전극들이 같이 연장되는 부분들 내에 보조 캐패시터들을 형성하는 것이 가능하다. 이 경우, 블랙 매트릭스에 대향 전극과 동일한 전위가 제공된다.Furthermore, as described in the inventors' patent application, it is possible to form auxiliary capacitors in portions in which the pixel electrodes and the black matrix with interlayer insulating film interposed therebetween are extended. In this case, the same potential as that of the counter electrode is provided to the black matrix.

"BM on TFT" 구조가 상술된 바와 같이 여러 이점들을 가질지라도, 이것은 단지 픽셀 영역에만 효과적이며, 구동 회로 영역들에는 불리하다.Although the "BM on TFT" structure has several advantages as described above, this is effective only in the pixel region and disadvantageous in the driving circuit regions.

구동 회로 영역들에 사용되는 회로 TFT들은 자체 기능들로 인해 픽셀 TFT 보다 고속으로 동작하도록 요구된다. 그러나, 블랙 매트릭스가 한 구동 회로 위에 형성되는 경우, 블랙 매트릭스와 회로 TFT들 사이에 형성된 기생 캐패시턴스(parasitic capacitance)에 의해 동작 속도가 낮아진다는 문제점이 발생한다.Circuit TFTs used in the driving circuit regions are required to operate at higher speed than the pixel TFT due to their functions. However, when the black matrix is formed on one driving circuit, there arises a problem that the operation speed is lowered by parasitic capacitance formed between the black matrix and the circuit TFTs.

회로 TFT들의 동작 속도가 낮아질 경우, 영상 표시 속도가 낮아지며, 이는 또한 표시 영상의 깜빡임(flicker)과 같은 여러 문제점들을 야기한다. 즉, 액정 표시 장치의 품질이 상당히 손상될 수도 있다.When the operation speed of the circuit TFTs is lowered, the image display speed is lowered, which also causes various problems such as flicker of the display image. That is, the quality of the liquid crystal display device may be significantly impaired.

본 발명의 목적은, 상술한 종래의 문제점들을 해소하여, 고품질의 영상 표시를 실행할 수 있는 액정 표시 장치를 실현할 수 있는 기술을 제공하는 것이다.SUMMARY OF THE INVENTION An object of the present invention is to provide a technique capable of realizing a liquid crystal display device capable of performing high quality video display by solving the above-mentioned conventional problems.

본 발명에 따라, 단일 기판상에 픽셀 영역과 구동 회로 영역을 갖는 액티브 매트릭스 기판; 액티브 매트릭스 기판에 대향하는 대향 기판; 액티브 매트릭스 기판과 대향 기판 사이에 개재된 액정 층; 액티브 매트릭스 기판상의 픽셀 영역내에 제공된 제 1 블랙 매트릭스; 및 적어도 구동 회로 영역에 대향하는 한 영역내에서 대향 기판상에 제공된 제 2 블랙 매트릭스를 포함하는 액티브 매트릭스 액정 표시 장치가 제공된다.According to the present invention, an active matrix substrate having a pixel region and a driving circuit region on a single substrate; An opposite substrate opposite the active matrix substrate; A liquid crystal layer interposed between the active matrix substrate and the opposing substrate; A first black matrix provided in a pixel region on the active matrix substrate; And a second black matrix provided on the opposing substrate in at least one region opposing the driving circuit region.

도 1A 및 도 1B는 본 발명에 따른 액정 표시 장치를 개략적으로 도시한다. 도 1A 및 도 1B에서, 참조 번호 101은 회로 TFT들이 구동 회로 영역(105)내에 배열되고 픽셀 TFT들이 매트릭스 형태로 픽셀 영역(106)내에 배열되는 액티브 매트릭스 기판을 나타낸다. 액티브 매트릭스 기판(101)은 유리 기판이거나 그와 같은 종류이다.1A and 1B schematically show a liquid crystal display according to the present invention. 1A and 1B, reference numeral 101 denotes an active matrix substrate in which circuit TFTs are arranged in the driving circuit region 105 and pixel TFTs are arranged in the pixel region 106 in matrix form. The active matrix substrate 101 is a glass substrate or the like.

블랙 매트릭스(102)가 단지 영상 표시 영역만을 제외하고 액티브 매트릭스 기판(101)상의 픽셀 영역(106)내에 형성된다. 블랙 매트릭스(102)가 도 1A 에서 분할된 형태로 도시되었을 지라도, 실제로는 이 블랙 매트릭스가 하나의 매트릭스 형태를 취한다.The black matrix 102 is formed in the pixel region 106 on the active matrix substrate 101 except for the image display region only. Although black matrix 102 is shown in divided form in FIG. 1A, this black matrix actually takes the form of one matrix.

대향 기판(103)은 액티브 매트릭스 기판(101)에 대향된다. 회로 TFT들을 광으로부터 차폐하기 위한 블랙 매트릭스(104)가 구동 회로 영역들(105)과 중첩하는 영역내의 대향 기판상에 형성된다.The opposing substrate 103 is opposed to the active matrix substrate 101. A black matrix 104 for shielding the circuit TFTs from light is formed on the opposing substrate in the region overlapping with the driving circuit regions 105.

액티브 매트릭스 기판(101)과 대향 기판(103)은 그들 사이에 개재된 스페이서(spacer)들과 함께 봉입부재(도시않됨)에 의해 함께 결합된다. 그러므로, 스페이서들의 직경은 기판들 사이의 거리(셀 간격)와 동일하다.The active matrix substrate 101 and the opposing substrate 103 are joined together by a sealing member (not shown) with spacers interposed therebetween. Therefore, the diameter of the spacers is equal to the distance (cell spacing) between the substrates.

봉입부재는 액티브 매트릭스 기판(101)과 대향 기판(103)사이의 액정 층을 봉입하는 역할을 한다. 그러므로, 주입 입구(injection inlet)가 액정을 주입하기 앞서 봉입부재내에 형성되며, 액정 주입 후에 닫혀진다.The encapsulation member serves to encapsulate the liquid crystal layer between the active matrix substrate 101 and the opposing substrate 103. Therefore, an injection inlet is formed in the encapsulation member before injecting the liquid crystal and is closed after injecting the liquid crystal.

도 1A 및 도 1B 의 구조를 가진 액정 표시 장치는 픽셀 영역(106)내에 "BM on TFT" 구조를 갖는다. 그러므로, 이 장치는 개구율을 감소시키지 않고 가시광을 효과적으로 차단할 수 있다. 사실상 본 발명의 발명자들에 의해 제조된 액정 표시장치는 60 % 보다 큰 개구율을 갖는다.The liquid crystal display device having the structures of FIGS. 1A and 1B has a "BM on TFT" structure in the pixel region 106. Therefore, this device can effectively block visible light without reducing the aperture ratio. In fact, the liquid crystal display manufactured by the inventors of the present invention has an aperture ratio of greater than 60%.

블랙 회로 영역들(106)을 위한 블랙 매트릭스(104)가 대향 기판(103)상에 제공되므로, 회로 TFT들의 동작 속도가 블랙 매트릭스(104)와 회로 TFT들 사이에 형성된 기생 용량들에 의해 낮아지는 일이 결코 발생하지 않는다.Since a black matrix 104 for the black circuit regions 106 is provided on the opposing substrate 103, the operating speed of the circuit TFTs is lowered by parasitic capacitances formed between the black matrix 104 and the circuit TFTs. It never happens.

블랙 매트릭스(104)가 단지 회로 TFT들을 광으로부터 차폐하는데 요구되므로, 블랙 매트릭스(104)가 전체 구동 회로 영역들(105)을 커버하는데 충분하다. 즉, 픽셀 영역(106)내에 블랙 매트릭스(102)를 형성하는데 요구되는 것과 같은 높은 정확도를 가진 블랙 매트릭스(104)를 형성하는 것이 필요하지 않다. 이것은 왜 블랙 매트릭스(104)가 대향 기판(103)상에 형성될 수 있는가를 설명한다.Since the black matrix 104 is only required to shield the circuit TFTs from light, the black matrix 104 is sufficient to cover the entire drive circuit regions 105. That is, it is not necessary to form the black matrix 104 with the high accuracy as required to form the black matrix 102 in the pixel region 106. This explains why the black matrix 104 can be formed on the opposing substrate 103.

두 개의 블랙 매트릭스들(102 및 104)은 서로 부분적으로 연장되도록 형성된다. 도 1A 에 있어서, 픽셀 영역(106)내에 형성된 블랙 매트릭스(102)의 단부가 다른 부분들 보다 다소 넓게 되도록 패터닝되고 길이 X 이상으로 대향 기판(103)상에서 블랙 매트릭스와 함께 연장된다.The two black matrices 102 and 104 are formed to extend partially from each other. In FIG. 1A, the end of the black matrix 102 formed in the pixel region 106 is patterned to be somewhat wider than the other portions and extends with the black matrix on the opposing substrate 103 beyond length X.

도 1A 에 도시된 대향 기판(103)상의 블랙 매트릭스(104)가 도 1B 에 도시된 방식으로 액티브 매트릭스 기판(101)에 대향한다. 즉, 구동 회로 영역(105)에 대응하는 블랙 매트릭스(104)부분은 구동 회로 영역들(105)을 광으로부터 완전하게 차폐하며 픽셀 영역(106)에 대응하는 부분(파선으로 표시됨)은 윈도우(window:107)로 가정한다.The black matrix 104 on the opposing substrate 103 shown in FIG. 1A faces the active matrix substrate 101 in the manner shown in FIG. 1B. That is, the portion of the black matrix 104 corresponding to the driving circuit region 105 completely shields the driving circuit regions 105 from light and the portion corresponding to the pixel region 106 (indicated by the broken line) is a window. (107).

윈도우(107)는 상술한 길이 X 에 상당하는 영역만큼 픽셀 영역(106)보다 작게 형성되며, 그 결과 블랙 매트릭스(104)의 차폐 영역이 길이 X 만큼 픽셀 영역(106)의 각각의 측면으로부터 떨어진 한 경계를 갖도록 안쪽으로 연장된다.The window 107 is formed smaller than the pixel area 106 by an area corresponding to the above-described length X, so that as long as the shielding area of the black matrix 104 is separated from each side of the pixel area 106 by the length X. It extends inward to have a boundary.

이러한 구조로, 본 발명에 따라 두 개의 매트릭스들을 사용함으로써, 전체 기판상의 필요한 부분들이 개구들을 통한 어떤 불필요한 광의 누출도 없이 광으로부터 차폐된다.With this structure, by using two matrices according to the invention, the necessary parts on the entire substrate are shielded from the light without any unnecessary leakage of light through the openings.

본 발명의 다른 양상에 따라, 단일 기판상에 픽셀 영역과 구동 회로 영역을 갖는 액티브 매트릭스 기판; 액티브 매트릭스 기판상에 대향하는 대향 기판; 액티브 매트릭스 기판과 대향 기판 사이에 개재된 액정층을 포함하는 액티브 매트릭스 액정 표시 장치를 제조하는 제조 방법이 제공되며, 이 방법은, 액티브 매트릭스 기판상의 픽셀 영역내에 하나의 제 1 블랙 매트릭스를 선택적으로 형성하는 단계; 및 적어도 구동 회로 영역에 대향하는 영역내의 대향 기판상에 제 2 블랙 매트릭스를 형성하는 단계를 포함한다.According to another aspect of the invention, an active matrix substrate having a pixel region and a driving circuit region on a single substrate; An opposing substrate opposing the active matrix substrate; A manufacturing method for manufacturing an active matrix liquid crystal display device comprising a liquid crystal layer interposed between an active matrix substrate and an opposing substrate is provided, which method selectively forms one first black matrix in a pixel region on the active matrix substrate. Doing; And forming a second black matrix on the opposing substrate in at least the region opposite the drive circuit region.

이하, 첨부된 도면을 참조하여 본원 명세서를 보다 상세히 기술하겠다.Hereinafter, with reference to the accompanying drawings will be described in more detail the present specification.

실시예 1Example 1

본 실시예에서, 하나의 액티브 매트릭스 기판상에 배열된 회로 TFT들 및 픽셀 TFT들의 제조 공정이 도 2A 내지 도 2E 를 참조하여 기술되며 대향 기판의 제조 공정이 도 3A 내지 도 3C를 참조하여 기술된다.In this embodiment, the manufacturing process of circuit TFTs and pixel TFTs arranged on one active matrix substrate is described with reference to FIGS. 2A to 2E and the manufacturing process of the opposing substrate is described with reference to FIGS. 3A to 3C. .

제일 먼저, 절연 기판, 즉 예컨대 코닝 7059 및 1737과 같은 유리 기판(201)이 준비된다. 언더코팅막(undercoat film ; 202)으로서 2000-Å-두께의 실리콘 산화막이 유리 기판(201)상에 형성된다.Firstly, an insulating substrate, ie, a glass substrate 201 such as Corning 7059 and 1737, is prepared. A 2000-mm-thick silicon oxide film is formed on the glass substrate 201 as an undercoat film 202.

다음으로, 500-Å-두께의 비결정성 실리콘 막(도시않됨)이 플라즈마 CVD 또는 저압 열 CVD에 의해 언더코팅막(202)상에 형성된다.Next, a 500-mm-thick amorphous silicon film (not shown) is formed on the undercoat film 202 by plasma CVD or low pressure thermal CVD.

그후, 결정성 실리콘막(도시않됨)이 적절한 결정화 방법으로 비결정성 실리콘막을 결정화하여 형성된다. 통상적 방법들의 예로는 약 600℃에서의 열처리와 엑시머 레이저(excimer laser)에 의한 어닐링을 들 수 있다.Thereafter, a crystalline silicon film (not shown) is formed by crystallizing the amorphous silicon film by an appropriate crystallization method. Examples of conventional methods include heat treatment at about 600 ° C. and annealing by excimer laser.

결정화를 가속화시키기 위한 금속 원소가 결정화 단계에서 비결정 실리콘막에 인접하여 유지될 수 있다. 이 기술은 미심사된 일본 특허 공보 제 6-232059호와 제 7-3211339 호에 기술된다. 이 기술은 비교적 낮은 온도와 짧은 시간의 열처리에 의해 우수한 결정성을 갖는 실리콘막의 형성을 가능하게 한다.Metal elements for accelerating crystallization may be maintained adjacent to the amorphous silicon film in the crystallization step. This technique is described in unexamined Japanese Patent Publication Nos. 6-232059 and 7-3211339. This technique makes it possible to form a silicon film having excellent crystallinity by relatively low temperature and short time heat treatment.

결정성 실리콘막이 상기 기술에 따른 열처리에 의해 얻어지는 경우, 이는 결정성 실리콘막이 등가의 에너지를 갖는 레이저 광 또는 강한 광을 사용한 어닐링에 의해 처리되게 하는 데 효과적이다. 결정성 실리콘막의 결정성은 크게 향상될 수 있다.When the crystalline silicon film is obtained by the heat treatment according to the above technique, it is effective for causing the crystalline silicon film to be processed by annealing using laser light or strong light having equivalent energy. The crystallinity of the crystalline silicon film can be greatly improved.

다음으로, 최종 결정성 실리콘 막(도시않됨)이 회로 TFT(즉, 주변 회로 TFT)를 구성하기 위한 섬-형태의 반도체 층(203)과 픽셀 TFT 의 액티브 영역을 구성하기 위한 섬-형태의 반도체 층(204)으로 패터닝된다.Next, an island-type semiconductor layer 203 for forming a final TFT (i.e., a peripheral circuit TFT) and an island-shaped semiconductor for forming an active region of the pixel TFT is formed. Patterned into layer 204.

그후, 게이트 절연막 역할을 하게 되는 1,200-Å-두께의 실리콘 산화막(205)이 섬-형태의 반도체 층들(203 및 204)을 커버하도록 플라즈마 CVD 에 의해 형성된다. 실리콘 산화막(205)대신, 실리콘 산질화막(예컨대 SiOxNy으로 표시됨) 또는 실리콘 질화막이 사용될 수 도 있다.Thereafter, a 1,200-kV-thick silicon oxide film 205 serving as a gate insulating film is formed by plasma CVD to cover the island-shaped semiconductor layers 203 and 204. Instead of the silicon oxide film 205, a silicon oxynitride film (e.g., denoted by SiO x N y ) or a silicon nitride film may be used.

다음으로, 0.2 wt% 에서의 스칸듐을 함유하는 2,500-Å-두께 알루미늄막(206)이 스퍼터링에 의해 형성된다. 스칸듐의 첨가는 알루미늄 막(206)상에서 힐락(hillock) 및 위스커(whisker)가 발생하는 것을 막는 데 효과적이다. 알루미늄 막(206)은 게이트 전극 역할을 할 것이다. 알루미늄 막(206) 대신에, Mo, Ti, Ta, 또는 Cr과 같은 몇몇 다른 금속으로 이루어진 막, 또는 폴리실리콘 또는 실리카이드 물질로 된 도전막이 사용될 수도 있다.Next, a 2,500-mm-thick aluminum film 206 containing scandium at 0.2 wt% is formed by sputtering. The addition of scandium is effective to prevent the formation of hillocks and whiskers on the aluminum film 206. The aluminum film 206 will serve as a gate electrode. Instead of the aluminum film 206, a film made of Mo, Ti, Ta, or some other metal such as Cr, or a conductive film made of polysilicon or silicaide material may be used.

이어서, 양극화(anodization)가 애노드(anode)로 사용되는 알루미늄막(206)과 함께 전해질 내에서 실행된다. 전해질은 수성 암모니아와 함께 주석산(3%)의 에칠렌 글리콜 용액을 중화(pH = 6.92)하여 얻어진다. 백금이 캐소드(cathode)로 사용되며 형성 전류 및 최종 전압은 각각 5 mA 및 10 V에 설정된다.Anodization is then carried out in the electrolyte with the aluminum film 206 used as the anode. The electrolyte is obtained by neutralizing (pH = 6.92) an ethylene glycol solution of tartaric acid (3%) with aqueous ammonia. Platinum is used as the cathode and the forming current and final voltage are set at 5 mA and 10 V, respectively.

최종의 농도가 짙은 산화막(도시않됨)은 차후 인가되는 포토레지스트와의 점착성을 증가시키는 효과를 갖는다. 애노드 산화막의 두께는 전압 인가 시간(도 2A 참조)에 의해 제어된다.The final thick oxide film (not shown) has the effect of increasing the adhesion with the photoresist applied later. The thickness of the anode oxide film is controlled by the voltage application time (see FIG. 2A).

도 2A 의 상태에서, 알루미늄막(206)은 그 위의 포토레지스트 마스크를 사용하여 게이트 전극들 및 게이트 라인들(도시않됨)의 시작 형태(starting form)로 패터닝된다. 제 2 의 양극화가 다공성 애노드 산화막들(207 및 208)을 형성하는 데 사용된다. 수산(3%) 수용액이 전해질로서 사용된다. 백금이 캐소드로 사용되고, 형성 전류 및 최종 전압이 각각 2-3 mA 및 8 V에 설정된다(도 2B 참조).In the state of FIG. 2A, the aluminum film 206 is patterned into a starting form of gate electrodes and gate lines (not shown) using a photoresist mask thereon. Second polarization is used to form porous anode oxide films 207 and 208. Aqueous (3%) aqueous solution is used as the electrolyte. Platinum is used as the cathode, and the forming current and final voltage are set at 2-3 mA and 8 V, respectively (see FIG. 2B).

양극화는 유리 기판(201)과 평행하게 진행한다. 다공성 애노드 산화 막(207 및 208)의 성장 길이는 전압 인가 시간을 제어하여 제어될 수 있다.Anodization proceeds in parallel with the glass substrate 201. The growth length of the porous anode oxide films 207 and 208 can be controlled by controlling the voltage application time.

포토레지스트가 전용 필링액(dedicated peeling liquid)에 의해 제거된 후, 제 3 양극화가 수성 암모니아와 함께 주석산(3%)의 에틸렌 글리콜 용액을 중화(pH = 6.92)하여 얻어진 전해질을 사용하여 실행된다. 백금이 캐소드로 사용되며, 형성 전류 및 최종 전압이 각각 5-6 mA 및 100 V로 설정된다.After the photoresist is removed by a dedicated peeling liquid, a third anodization is carried out using an electrolyte obtained by neutralizing (pH = 6.92) an ethylene glycol solution of tartaric acid (3%) with aqueous ammonia. Platinum is used as the cathode and the forming current and final voltage are set to 5-6 mA and 100 V, respectively.

농도를 짙고 강하게 하면, 최종 애노드 산화막(209 및 210)은 도핑 단계와 같은 비교적 나중 단계에서 게이트 전극들(211 및 212)이 손상되는 것을 막아주는 효과를 갖는다.When the concentration is thick and strong, the final anode oxide films 209 and 210 have the effect of preventing the gate electrodes 211 and 212 from being damaged in a relatively later step such as the doping step.

애노드 산화막들(209 및 210)은 에칭되기 어려우므로, 관통하는 접촉 홀(contact hole)들을 형성함에 있어 긴 에칭 시간의 문제를 야기할 수도 있다. 이 문제가 발생하는 것을 막기 위해, 산화막들의 두께를 1,000Å보다 작게 하는 것이 바람직하다.Since the anode oxide films 209 and 210 are difficult to etch, it may cause a problem of long etching time in forming penetrating contact holes. In order to prevent this problem from occurring, it is desirable to make the thickness of the oxide films smaller than 1,000 mW.

도 2B 의 상태에서, 화살표 (21)로 표시된 이온 도핑에 의해 활성층(203 및 204)으로 불순물이 도입된다. 예컨대, 불순물 P(인)가 n-채널 TFT를 형성하는 데 사용될 수 있으며, B(붕소)의 불순물이 p-채널 TFT를 형성하는 데 사용될 수 도 있다.In the state of FIG. 2B, impurities are introduced into the active layers 203 and 204 by ion doping indicated by arrow 21. For example, impurity P (phosphorus) may be used to form the n-channel TFT, and impurity of B (boron) may be used to form the p-channel TFT.

이 실시예가 단지 n - 채널 TFT들을 형성하는 경우에 관한 것일지라도, 한 공지된 기술로 동일한 기판상에 n-채널 및 p-채널 TFT들을 형성하는 것이 또한 가능하다.Although this embodiment relates only to the case of forming n-channel TFTs, it is also possible to form n-channel and p-channel TFTs on the same substrate by one known technique.

회로 TFT 의 소스 및 드레인 영역들(213 및 214)및 픽셀 TFT의 소스 및 드레인 영역들(215 및 216)이 이온 주입(21)에 의한 자기-정렬(self-alignment)방식으로 형성된다.The source and drain regions 213 and 214 of the circuit TFT and the source and drain regions 215 and 216 of the pixel TFT are formed in a self-alignment manner by the ion implantation 21.

다공성 애노드 산화막들(207, 208)이 제거된 후, 이전의 이온 주입(21)에서 보다 낮은 도즈(dose)량으로 도 2c에서 화살표들(22)로 나타낸 것과 같이 이온 주입이 행해진다.After the porous anode oxide films 207 and 208 are removed, ion implantation is performed as indicated by arrows 22 in FIG. 2C with a lower dose amount than in the previous ion implantation 21.

회로 TFT의 저-농도 불순물 영역(217 및 218) 및 채널-형성 영역(221)과 픽셀 TFT의 저-농도 불순물 영역(219 및 220) 및 채널-형성 영역(222)이 이온 주입(22)에 의한 자기-정렬 방식으로 형성된다.The low-concentration impurity regions 217 and 218 and the channel-forming region 221 of the circuit TFT and the low-concentration impurity regions 219 and 220 and the channel-forming region 222 of the pixel TFT are formed in the ion implantation 22. Is formed in a self-aligned manner.

도 2C 의 상태에서, 레이저 광 조명 및 열적 어닐링이 실행된다. 이 실시예에 있어서, 레이저광의 에너지 밀도는 160-170 mJ/cm2 에 설정되며, 열적 어닐링은 1 시간동안 300-450℃ 에서 실행된다.In the state of FIG. 2C, laser light illumination and thermal annealing are performed. In this embodiment, the energy density of the laser light is set at 160-170 mJ / cm 2 , and thermal annealing is performed at 300-450 ° C. for 1 hour.

이 단계는 이온 도핑 단계에서 손상되었던 활성층(203 및 204)의 결정성을 향상시켜주고 주입된 불순물 이온들을 활성화시킨다.This step improves the crystallinity of the active layers 203 and 204 that were damaged in the ion doping step and activates the implanted impurity ions.

다음으로, 제 1 층간 절연막(223)으로서의 3,000-Å-두께의 질화 실리콘막(또는 산화 실리콘 막)이 플라즈마 CVD 에 의해 형성된다. 층간 절연막(223)은 다층 구조를 갖는다.Next, a 3,000-k-thick silicon nitride film (or silicon oxide film) as the first interlayer insulating film 223 is formed by plasma CVD. The interlayer insulating film 223 has a multilayer structure.

그후, 접촉홀들이 전극들/배선들이 형성되는 영역들 안에 형성된다. 회로 TFT의 소스 라인(또는 데이터 라인으로 지칭됨)(224), 게이트 라인(225), 및 드레인 라인(226)과 픽셀 TFT 의 소스 라인(227) 및 드레인 전극(228)이 티탄으로 이루어진 다층 막과 주로 알루미늄으로 이루어진 물질을 사용하여 형성된다.Then, contact holes are formed in the areas where electrodes / wirings are formed. The source line (or data line) 224, the gate line 225, and the drain line 226 of the circuit TFT and the source line 227 and the drain electrode 228 of the pixel TFT are made of titanium. And formed mainly of a material consisting of aluminum.

픽셀 TFT의 게이트 전극(212)이 당해 픽셀 영역의 외부로 연장되는 게이트 라인(도시않됨)과 일체형이 되므로, 그들 사이의 어떠한 접촉부도 요구되지 않는다. 드레인 전극(228)은 차후에 활성층을 한 픽셀 전극에 접속하기 위한 도전 라인으로 작용한다.Since the gate electrode 212 of the pixel TFT is integrated with a gate line (not shown) extending out of the pixel area, no contact therebetween is required. The drain electrode 228 later serves as a conductive line for connecting the active layer to one pixel electrode.

다음으로, 0.5-5μm 두께의 제 2 층간 절연막(229)이 단일 층의 형태 또는 실리콘 산화막, 실리콘 질화막, 유기 수지막, 기타 막의 다층 막의 형태로 플라즈마 CVD에 의해 형성된다.Next, a second interlayer insulating film 229 having a thickness of 0.5-5 μm is formed by plasma CVD in the form of a single layer or in the form of a multilayer film of a silicon oxide film, a silicon nitride film, an organic resin film, or other films.

제 2 층간 절연막(229)이 폴리이미드(polyimide)와 같은 유기 수지 물질로 이루어지는 경우, 두꺼운 막이 용이하게 형성될 수 있으며, 그 결과 막(229)에 평탄화 막 기능이 부여된다. 즉, 액티브 기판상에 형성된 계단들의 높이는 최소화될 수 있다.When the second interlayer insulating film 229 is made of an organic resin material such as polyimide, a thick film can be easily formed, and as a result, a flattening film function is given to the film 229. That is, the height of the steps formed on the active substrate can be minimized.

제 2 층간 절연막(229)의 형성 후, 크롬 막 또는 티탄 막과 같은 금속 박막, 또는 수지 막을 사용하여 검정색의 안료가 분산되는 블랙 매트릭스가 1,000-2,000 Å의 두께에서 형성된다. 블랙 매트릭스(230)가 대향 기판상의 블랙 매트릭스와 함께 연장되도록, 픽셀 영역의 단부에서 큰 마진을 제공하기 위해 블랙 매트릭스(230)가 넓게 패터닝되는 것이 바람직하다.After the formation of the second interlayer insulating film 229, a black matrix in which black pigment is dispersed using a metal thin film such as a chromium film or a titanium film, or a resin film is formed at a thickness of 1,000-2,000 mm 3. It is desirable for the black matrix 230 to be widely patterned to provide a large margin at the end of the pixel region so that the black matrix 230 extends with the black matrix on the opposing substrate.

이 구조는 도 1A 에 도시된 길이 X 의 마진을 보장하며, 그에 따라 기판들을 함께 결합함에 있어서의 편향으로 인해 광-누설 개구들이 형성되는 것을 막아준다.This structure ensures a margin of length X shown in FIG. 1A, thereby preventing the formation of light-leakage openings due to deflection in joining the substrates together.

액티브 매트릭스 기판상에서의 블랙 매트릭스(230)의 형성은, 당해 매트릭스가 최소 영역을 점유하는 동안 광으로부터 차폐되어야 하는 영역들을 커버할 수 있기 때문에 효과적이며, 그에 따라 개구율이 감소되지 않는다.The formation of the black matrix 230 on the active matrix substrate is effective because it can cover the areas that must be shielded from light while the matrix occupies the minimum area, and thus the aperture ratio is not reduced.

다음으로, 제 3 층간 절연막(231)이 형성된다. 픽셀 TFT는 드레인 전극(228)을 위한 접촉 홀이 제 2 및 제 3 층간 절연막들(229 및 231)을 에칭하여 형성되고, 하나의 픽셀 전극(232)으로서 투명 도전막이 드레인 전극(228)에 전기적으로 접속되게 형성된다.Next, a third interlayer insulating film 231 is formed. The pixel TFT is formed by contact holes for the drain electrode 228 etching the second and third interlayer insulating films 229 and 231, and as one pixel electrode 232, a transparent conductive film is electrically connected to the drain electrode 228. It is formed to be connected to.

픽셀 전극(232)이 도 2E 에 도시된 바와 같이 블랙 매트릭스(230)와 중첩하도록 형성될 경우, 그 연장부는 보조 캐패시터로서 사용될 수 있다.When the pixel electrode 232 is formed to overlap the black matrix 230 as shown in Fig. 2E, the extension can be used as an auxiliary capacitor.

회로 TFT(233) 및 픽셀 TFT(234)를 가진 액티브 매트릭스 기판이 그에 따라 도 2E 에 도시된 바와 같이 형성된다. 사실상, 예컨대 수천 수만의 회로 TFT들이 CMOS 회로들의 형태로 구동 회로 영역들 내에 배열되는데, 수천 수만 내지 수백만의 픽셀 TFT들 이 픽셀 영역내에 형성된다.An active matrix substrate having a circuit TFT 233 and a pixel TFT 234 is thus formed as shown in Fig. 2E. In fact, for example, tens of thousands of circuit TFTs are arranged in the driving circuit regions in the form of CMOS circuits, where tens of thousands to millions of pixel TFTs are formed in the pixel region.

다음으로, 한 대향 기판의 제조 공정이 도 3A 내지 도 3C 를 참조하여 기술된다.Next, a manufacturing process of one opposing substrate is described with reference to Figs. 3A to 3C.

첫 번째로, 1,000 내지 2,000Å 두께의 블랙 매트릭스(302)가 도 3A 에 도시된 바와 같이 한 대향 기판(301)상에 형성된다. 블랙 매트릭스(302)가 셀 어셈블링(cell assembling)을 함에 있어서 단지 구동 회로 영역들에 대향하는 영역에서만 형성된다. 이전 경우에서와 같이, 블랙 매트릭스(302)는 한 금속 박막 또는 검정색 안료를 함유하는 수지 막을 사용하여 형성된다.First, a black matrix 302 of 1,000 to 2,000 microns thick is formed on one opposing substrate 301 as shown in FIG. 3A. The black matrix 302 is formed only in the region facing the driving circuit regions in cell assembling. As in the previous case, the black matrix 302 is formed using one metal thin film or a resin film containing black pigment.

다음으로, 칼라 영상들을 표시할 필요가 있는 경우에 칼라 필터(303)가 형성된다. 칼라 필터들(303)은 균일한 두께 프로파일(즉, 평탄 표면)을 갖고 우수한 내열성 및 내약품성을 가질 것을 요구한다(도 3A 참조).Next, a color filter 303 is formed when it is necessary to display color images. Color filters 303 require a uniform thickness profile (ie, a flat surface) and require good heat and chemical resistance (see FIG. 3A).

칼라 필터들(303)은 공지된 구조를 갖도록 형성된다. 즉, 적색, 녹색, 및 청색 필터들이 대향 기판(301)상에 규칙적으로 배열되며, 그 결과 한 필터 세트가 액티브 매트릭스 기판상에서 각각의 픽셀 전극에 대해 대향한다. 칼라 필터들의 두께는 1.5 - 2.0μ m에 설정된다.The color filters 303 are formed to have a known structure. That is, red, green, and blue filters are regularly arranged on the opposing substrate 301, with one filter set opposing each pixel electrode on the active matrix substrate. The thickness of the color filters is set at 1.5-2.0 μm.

그러므로, 칼라 필터들(303)이 단일 코팅되는 것처럼 도 3A 에 도시될지라도, 사실상 그들은 적색, 녹색, 및 청색의 칼라 필터 패턴들이 집합된 것이다.Therefore, although the color filters 303 are shown in FIG. 3A as if they are single coated, in fact they are a collection of color filter patterns of red, green, and blue.

다음으로, 2.0 - 3.0 μm 두께의 평탄화 막(304)이 블랙 매트릭스(302)와 칼라 필터(303)를 커버하도록 투명 수지 물질을 사용하여 형성된다. 평탄화 막(302)은 또한 칼라 필터들(303)을 위한 차폐막으로서 작용한다(도 3B 참조).Next, a 2.0-3.0 μm thick planarization film 304 is formed using a transparent resin material to cover the black matrix 302 and the color filter 303. The planarization film 302 also serves as a shielding film for the color filters 303 (see Fig. 3B).

그후, 대향 전극(305)으로서 1,000-Å-두께의 투명 도전막이 평탄화 막(304) 상에 형성된다. 800-Å-두께의 정렬 막(306)이 도 3C 에 도시된 대향 기판을 완성하도록 대향 전극(305)상에 형성된다.Thereafter, a 1,000-μm-thick transparent conductive film is formed on the planarization film 304 as the counter electrode 305. An 800-mm-thick alignment film 306 is formed on the counter electrode 305 to complete the counter substrate shown in FIG. 3C.

다음으로, 액정 표시 장치를 완성하기 위한 셀 어셈블리 단계가 도 4A 내지 도 4D 를 참조하여 개략적으로 설명된다.Next, a cell assembly step for completing the liquid crystal display device is schematically described with reference to FIGS. 4A to 4D.

도 4A 는 러빙(rubbing)단계를 도시한다. 액티브 매트릭스 기판(401) 및 대향 기판(402)이 도 2A 내지 도 2E 와 도 3A 내지 도 3C의 공정들에 의해 완성된 후, 이들 기판들은, 정렬 막들이 원하는 정렬 특성들을 갖도록 러빙처리된다. 이 단계는 기판들의 근방에서 액정의 방위를 결정한다. 도 4A 에서, 참조 번호(403 - 405)는 구동 회로 영역들과, 하나의 영상 표시 영역(즉, 픽셀 영역), 및 러빙 방향들을 나타낸다.4A shows the rubbing step. After the active matrix substrate 401 and the opposing substrate 402 are completed by the processes of FIGS. 2A-2E and 3A-3C, these substrates are rubbed so that the alignment films have the desired alignment characteristics. This step determines the orientation of the liquid crystal in the vicinity of the substrates. In Fig. 4A, reference numerals 403 to 405 denote driving circuit regions, one image display region (i.e., pixel region), and rubbing directions.

러빙 단계의 완성 후, 도 4B 에 도시된 바와 같이, 봉입부재가 형성되고, 스페이서들이 분산된다. 즉, 봉입부재는 구동 회로 영역들(403) 및 픽셀 영역(404)을 둘러싸도록 스크린 프린팅에 의해 형성된다. 봉입부재(406)는 에칠 첼로솔브(ethyl cellosolve) 용매 내에서 에폭시 수지 및 페놀 경화 작용제를 용해하여 얻어진 물질을 사용함으로써 형성될 수도 있다. 액정이 통과하여 주입되는 개구(즉, 액정 주입 입구)(408)가 봉입부재(406)에 형성된다.After completion of the rubbing step, as shown in Fig. 4B, a sealing member is formed, and the spacers are dispersed. That is, the encapsulation member is formed by screen printing to surround the driving circuit regions 403 and the pixel region 404. The encapsulation member 406 may be formed by using a material obtained by dissolving an epoxy resin and a phenol curing agent in an ethyl cellosolve solvent. An opening (ie, liquid crystal injection inlet) 408 through which liquid crystal is injected is formed in the sealing member 406.

기판들(401 및 402)을 함께 결합함에 부가하여, 봉입부재(406)는 영상 표시 영역 안과 그 주위에서 주입된 액정을 봉입하여 그것이 누설되는 것을 막아주는 효과를 갖는다.In addition to joining the substrates 401 and 402 together, the encapsulation member 406 encapsulates the liquid crystal injected into and around the image display area, thereby preventing it from leaking.

그후, 스페이서(407)는 대향 기판(402)상에서 분산된다. 스페이서(407)는, 폴리머, 유리, 또는 실리카-형 구형의 미세 입자로, 노즐로부터 분출되어 전체 대향 기판(402) 위로 분산된다.Thereafter, the spacers 407 are dispersed on the opposing substrate 402. The spacer 407 is a polymer, glass, or silica-shaped spherical fine particles that are ejected from the nozzle and dispersed over the entire counter substrate 402.

대향 기판(402)상에서 봉입부재(406)를 형성하고, 스페이서들(407)을 분산시킴으로써 정전기 파괴(electrostatic breakdown)뿐만 아니라 TFT 회로의 오염을 방지하는 이점을 제공하게 된다. 특히, 이 단계가 정전기를 발생시키므로 스페이서들(407)을 대향 기판(402)상에 분산시키는 것이 바람직할 수 있다.Forming the encapsulation member 406 on the opposing substrate 402 and dispersing the spacers 407 provides the advantage of preventing contamination of the TFT circuit as well as electrostatic breakdown. In particular, it may be desirable to distribute the spacers 407 onto the opposing substrate 402 because this step generates static electricity.

계속해서, 액티브 매트릭스 기판(401)과 대향 기판(402)이 함께 결합된다. 도 1A 에 도시된 길이 X(즉, 정렬 마진)는 결합 정확도에 의해 결정될 수도 있다. 두 개의 기판이 그들 사이에 개재된 스페이서들(407)과 함께 결합되므로, 셀 간격은 스페이서들(407)의 직경에 의해 결정된다(도 4C 를 참조).Subsequently, the active matrix substrate 401 and the opposing substrate 402 are joined together. The length X (ie, alignment margin) shown in FIG. 1A may be determined by the coupling accuracy. Since the two substrates are joined together with the spacers 407 interposed therebetween, the cell spacing is determined by the diameter of the spacers 407 (see FIG. 4C).

액티브 매트릭스 기판(401)과 대향 기판(402)의 결합을 완성한 후, 액정이 픽셀 영역에 인접하여 유지되도록 봉입부재(406)가 개구(408)를 통해 주입된다. 액정은 공지된 진공 주입 방법에 의해 주입될 수도 있다.After completing the bonding of the active matrix substrate 401 and the opposing substrate 402, the encapsulation member 406 is injected through the opening 408 so that the liquid crystal is maintained adjacent to the pixel region. The liquid crystal may be injected by a known vacuum injection method.

끝으로, 개구(408)는 액정을 봉입하도록 닫혀지며, 그에 따라 도 4D 에 도시된 액정 표시 장치를 완성하게 된다. 참조 변호(409)는 한 액정 표시 장치를 나타낸다. 앞서 기술된 바와 같이, 픽셀 영역을 위한 블랙 매트릭스가 액티브 매트릭스 기판(401)상에 제공되며, 구동 회로 영역을 위한 블랙 매트릭스가 대향 기판(402) 상에 제공된다.Finally, the opening 408 is closed to enclose the liquid crystal, thereby completing the liquid crystal display shown in FIG. 4D. Reference numeral 409 represents one liquid crystal display device. As described above, a black matrix for the pixel region is provided on the active matrix substrate 401, and a black matrix for the driving circuit region is provided on the opposing substrate 402.

실시예 2Example 2

본원 명세서에서 사용된 '반도체 장치'라는 용어는 반도체를 사용하여 동작하는 일반적인 반도체 장치들을 의미하며, 전기-광학 장치들(액정 표시 장치들, EL 표시 장치들, EC 표시 장치들, 등) 뿐만 아니라, 이러한 전기-광학 장치들을 통합하는 응용 제품들을 포함한다.The term 'semiconductor device' as used herein refers to general semiconductor devices that operate using semiconductors, as well as electro-optical devices (liquid crystal display devices, EL display devices, EC display devices, etc.). And applications incorporating such electro-optical devices.

이러한 응용 제품들은 실례들과 함께 본 실시예에서 기술될 것이다. 본 발명을 사용하는 반도체 장치들의 예로는 TV 카메라, 전기 스틸 카메라, 헤드-마운트 디스플레이 장치, 차량 항법 장치, 영사 장치들(전방투사형 및 후방투사형; front and rear types), 비디오 카메라 및 개인용 컴퓨터를 들 수 있으며, 이들은 차후 도 5A 내지 도 5F 를 참조하여 아래에서 간단히 설명된다.Such applications will be described in this embodiment with examples. Examples of semiconductor devices using the present invention include TV cameras, electric still cameras, head-mounted display devices, vehicle navigation devices, projection devices (front and rear types), video cameras and personal computers. Which can be described briefly below with reference to FIGS. 5A-5F.

도 5A는 주요 몸체(2001), 카메라 부(2002), 영상 수신부(2003), 동작 스위치(2004), 및 표시 유닛(2005)으로 구성되는 모바일 컴퓨터(mobile computer)를 도시한다. 본 발명은 표시 유닛(2005)에 적용된다.FIG. 5A shows a mobile computer consisting of a main body 2001, a camera portion 2002, an image receiving portion 2003, an operation switch 2004, and a display unit 2005. As shown in FIG. The present invention is applied to the display unit 2005.

도 5B 는 헤드-마운트 디스플레이 장치를 도시하며, 이는 주요 몸체(2101), 표시 유닛(2102), 및 밴드부(2103)로 구성된다. 표시 유닛(2102)은 두 개의 비교적 작은 플레이트들(plates)이다.5B shows a head-mounted display device, which is composed of a main body 2101, a display unit 2102, and a band portion 2103. The display unit 2102 is two relatively small plates.

도 5C 는 차량 항법 장치를 도시하며, 이는 주요 몸체(2201), 표시 유닛(2202), 동작 스위치(2203), 및 안테나(2204)로 구성된다. 본 발명은 표시 유닛(2202)에 적용될 수 있다.5C shows a vehicle navigation apparatus, which is composed of a main body 2201, a display unit 2202, an operation switch 2203, and an antenna 2204. The present invention can be applied to the display unit 2202.

도 5D 는 셀 방식 전화기를 도시하며, 이는 주요 몸체(2301), 음성 출력부(2302), 음성 입력부(2303), 표시 유닛(2304), 동작 스위치(2305), 및 안테나(2306)로 구성된다. 본 발명은 표시 유닛(2304)에 적용될 수 있다.5D shows a cellular telephone, which is composed of a main body 2301, a voice output unit 2302, a voice input unit 2303, a display unit 2304, an operation switch 2305, and an antenna 2306. . The present invention can be applied to the display unit 2304.

도 5E 는 비디오 카메라를 도시하며, 이는 주요 몸체(2401), 표시 유닛(2402), 음성 입력부(2403), 동작 스위치(2404), 바테리(2405), 및 영상 수신부(2406)로 구성된다. 본 발명은 표시 유닛(2402)에 적용될 수 있다.5E shows a video camera, which is composed of a main body 2401, a display unit 2402, an audio input unit 2403, an operation switch 2404, a battery 2405, and an image receiving unit 2406. The present invention can be applied to the display unit 2402.

도 5F 는 전치 영사기 장치를 도시하며, 이는 주요 몸체(2501), 광원(2502), 표시 유닛 (2503), 광학 시스템(빔 스플리터, 편광기 등을 포함함), 및 스크린(2505)으로 구성된다.5F shows a preprojector device, which consists of a main body 2501, a light source 2502, a display unit 2503, an optical system (including beam splitters, polarizers, and the like), and a screen 2505.

실시예에서 기술된 전기-광학 장치에 부가하여, 본 발명은 후치 영사기 및 조정하기 용이한 휴대형 정보 단자 설비에 적용될 수 있다. 이와 같이, 본 발명은 매우 넓은 적용 범위를 가지며, 모든 분야의 표시 매체에 적용될 수 있다.In addition to the electro-optical device described in the embodiments, the present invention can be applied to a post projector and a portable information terminal facility that is easy to adjust. As such, the present invention has a very wide application range and can be applied to display media in all fields.

앞서 기술된 바와 같이, 본 발명에 따른 액정 표시 장치는 다음과 같은 장점들을 갖는다.As described above, the liquid crystal display according to the present invention has the following advantages.

(1) 픽셀 영역에서, 블랙 매트릭스가 최소의 정렬 마진을 갖고 형성될 수 있기 때문에, 개구율이 희생될 필요가 없다.(1) In the pixel region, since the black matrix can be formed with a minimum alignment margin, the aperture ratio does not have to be sacrificed.

(2) 픽셀 영역에서, 보조 캐패시터들이 블랙 매트릭스 및 픽셀 전극들에 의해 형성될 수 있다.(2) In the pixel region, auxiliary capacitors can be formed by the black matrix and the pixel electrodes.

(3) 구동 영역들에서, 어떠한 기생 용량도 블랙 매트릭스와 회로 TFT들 사이에 형성되지 않으므로, 회로 TFT들의 동작 속도는 감소하지 않는다.(3) In the drive regions, no parasitic capacitance is formed between the black matrix and the circuit TFTs, so that the operation speed of the circuit TFTs does not decrease.

본 발명이 양호한 실시예를 참조하여 기술되는 동안, 본 발명의 사상을 벗어나지 않고 많은 변경들이 이루어 질 수 있음이 이해된다. 예컨대, 당해 액정 표시장치는 반사형이 될 수도 있다. 또한, 박막 트랜지스터들은 반전된 스태거형(inverted staggered)의 트랜지스터들과 같은 바틈 게이트 형(bottom gate type)일 수도 있다.While the invention has been described with reference to the preferred embodiments, it is understood that many changes can be made without departing from the spirit of the invention. For example, the liquid crystal display device may be a reflection type. Further, the thin film transistors may be of a bottom gate type, such as inverted staggered transistors.

도 1A 및 도 1B 는 본 발명에 따른 액정 표시 장치의 구조를 도시한 도면.1A and 1B show the structure of a liquid crystal display device according to the present invention;

도 2A 내지 도 2E 는 박막 트랜지스터들의 제조 공정을 도시한 도면.2A to 2E illustrate a manufacturing process of thin film transistors.

도 3A 내지 도 3C 는 대향 기판의 제조 공정을 도시한 도면.3A to 3C illustrate a manufacturing process of an opposing substrate.

도 4A 내지 도 4D는 셀 어셈블리 공정을 개략적으로 도시한 도면.4A-4D schematically illustrate a cell assembly process.

도 5A 내지 도 5F는 응용 제품들의 예들을 도시한 도면.5A-5F illustrate examples of applications.

※ 도면의 주요 부분에 대한 부호의 설명 ※※ Explanation of code about main part of drawing ※

101: 액티브 매트릭스 기판 102 및 104: 블랙 매트릭스101: active matrix substrates 102 and 104: black matrix

103: 대향 기판 105: 구동 회로 영역103: opposing substrate 105: driving circuit region

106: 픽셀 영역 107: 윈도우(window)106: pixel area 107: window

Claims (27)

액티브 매트릭스(active matrix) 액정 표시 장치에 있어서,In an active matrix liquid crystal display device, 픽셀 영역 및 구동 회로 영역을 갖는 액티브 매트릭스 기판과;An active matrix substrate having a pixel region and a driving circuit region; 상기 액티브 매트릭스 기판에 대향하는 대향 기판과;An opposing substrate facing the active matrix substrate; 상기 액티브 매트릭스 기판과 상기 대향 기판 사이에 개재되는 액정 층과;A liquid crystal layer interposed between the active matrix substrate and the opposing substrate; 상기 액티브 매트릭스 기판상의 상기 픽셀 영역내에 제공되는 제 1 차폐막(shielding film); 및A first shielding film provided in said pixel region on said active matrix substrate; And 적어도 상기 구동 회로 영역에 대향하는 영역 내의 상기 대향 기판상에 제공되는 제 2 차폐막을 포함하는 액티브 매트릭스 액정 표시 장치.And a second shielding film provided on said opposing substrate in at least a region opposing said drive circuit region. 제 1 항에 있어서,The method of claim 1, 상기 제 1 및 제 2 차폐막들이 상기 액정 층을 통해 적어도 부분적으로 같은 넓이로 연장되는 액티브 매트릭스 액정 표시 장치.And the first and second shielding films extend at least partially through the liquid crystal layer to the same width. 단일 기판상에 픽셀 영역과 구동 회로 영역을 갖는 액티브 매트릭스 기판과, 상기 액티브 매트릭스 기판에 대향하는 대향 기판과, 상기 액티브 매트릭스 기판과 상기 대향 기판사이에 개재된 액정 층을 포함하는 액티브 매트릭스 액정 표시 장치를 제조하는 제조 방법에 있어서,An active matrix liquid crystal display having an active matrix substrate having a pixel region and a driving circuit region on a single substrate, an opposing substrate facing the active matrix substrate, and a liquid crystal layer interposed between the active matrix substrate and the opposing substrate; In the manufacturing method for manufacturing the 상기 액티브 매트릭스 기판상의 상기 픽셀 영역내에 제 1 차폐막을 선택적으로 형성하는 단계; 및Selectively forming a first shielding film in said pixel region on said active matrix substrate; And 적어도 상기 구동 회로 영역에 대향하는 영역내의 상기 대향 기판상에 제 2 차폐막을 선택적으로 형성하는 단계를 포함하는 액티브 매트릭스 액정 표시 장치의 제조 방법.Selectively forming a second shielding film on said opposing substrate in at least a region opposing said drive circuit region. 제 3 항에 있어서,The method of claim 3, wherein 상기 제 1 및 제 2 차폐막들이 상기 액정 층을 통해 적어도 부분적으로 서로 같은 넓이로 연장되는 액티브 매트릭스 액정 표시 장치의 제조 방법.And the first and second shielding films extend at least partially through the same width through the liquid crystal layer. 액정 표시 장치를 갖는 전자 장치에 있어서,An electronic device having a liquid crystal display device, 상기 액정 표시 장치는,The liquid crystal display device, 픽셀 영역과 주변 회로 영역을 갖는 액티브 매트릭스 기판과;An active matrix substrate having a pixel region and a peripheral circuit region; 매트릭스 형태로 픽셀들을 구성하도록 상기 액티브 매트릭스 기판의 상기 픽셀 영역 상에 형성되는 복수의 픽셀 전극들과;A plurality of pixel electrodes formed on the pixel region of the active matrix substrate to form pixels in a matrix form; 상기 픽셀 전극들을 스위칭하기 위해 상기 픽셀 영역상에 형성되는 제 1 복수의 박막 트랜지스터들과;First thin film transistors formed on the pixel region for switching the pixel electrodes; 상기 제 1 복수의 박막 트랜지스터들을 구동하기 위해 상기 주변 회로 영역 상에 형성되는 제 2 복수의 박막 트랜지스터들을 포함하는 주변 회로와;A peripheral circuit including a second plurality of thin film transistors formed on the peripheral circuit region for driving the first plurality of thin film transistors; 상기 픽셀들에 대응하며 상기 액티브 매트릭스 기판의 상기 픽셀 영역상에 형성되는 제 1 차폐막과;A first shielding film corresponding to the pixels and formed on the pixel area of the active matrix substrate; 상기 액티브 매트릭스 기판에 대향하는 카운터 기판(counter substrate)으로서, 이들 기판 사이에는 액정이 개재되고, 상기 픽셀 전극들에 대응하는 카운터 전극을 갖는 카운터 기판; 및A counter substrate facing the active matrix substrate, comprising: a counter substrate having liquid crystal interposed therebetween and having counter electrodes corresponding to the pixel electrodes; And 주변 회로 영역 전체를 커버하도록 적어도 주변 회로 영역에 대향하는 영역 내에 상기 카운터 기판상에 형성되는 제 2 차폐막을 포함하는 것으로 구성되는 전자 장치.And a second shielding film formed on the counter substrate at least in an area facing the peripheral circuit area so as to cover the entire peripheral circuit area. 액정 표시 장치를 갖는 전자 장치에 있어서,An electronic device having a liquid crystal display device, 상기 액정 표시 장치는,The liquid crystal display device, 픽셀 영역과 주변 회로 영역을 갖는 액티브 매트릭스 기판과;An active matrix substrate having a pixel region and a peripheral circuit region; 매트릭스 형태로 픽셀들을 구성하도록 상기 액티브 매트릭스 기판의 상기 픽셀 영역상에 형성되는 복수의 픽셀 전극들과;A plurality of pixel electrodes formed on the pixel region of the active matrix substrate to form pixels in a matrix form; 상기 픽셀 전극들을 스위칭하기 위해 상기 픽셀 영역상에 형성되는 제 1 복수의 박막 트랜지스터들과;First thin film transistors formed on the pixel region for switching the pixel electrodes; 상기 제 1 복수의 박막 트랜지스터들을 구동하기 위해 상기 주변 회로 영역 상에 형성되는 제 2 복수의 박막 트랜지스터들을 포함하는 주변 회로와;A peripheral circuit including a second plurality of thin film transistors formed on the peripheral circuit region for driving the first plurality of thin film transistors; 상기 픽셀들에 대응하며 상기 액티브 매트릭스 기판의 상기 픽셀 영역상에 형성되는 제 1 차폐막과;A first shielding film corresponding to the pixels and formed on the pixel area of the active matrix substrate; 상기 액티브 매트릭스 기판에 대향하는 카운터 기판으로서, 이들 기판 사이에는 액정이 개재되고, 상기 픽셀 전극들에 대응하는 카운터 전극을 갖는 카운터 기판과;A counter substrate opposing the active matrix substrate, the counter substrate having liquid crystal interposed therebetween and having counter electrodes corresponding to the pixel electrodes; 상기 카운터 기판상에 형성되며, 상기 주변 회로 영역 전체를 커버하는 제 2 차폐막을 포함하며,A second shielding film formed on the counter substrate and covering the entire peripheral circuit area; 상기 제 2 차폐막이 상기 픽셀 영역의 주변과 부분적으로 중첩하는 전자 장치.And the second shielding film partially overlaps the periphery of the pixel area. 제 5 항 또는 제 6 항에 있어서,The method according to claim 5 or 6, 카메라를 구성하는 영상 감지 수단을 추가로 포함하고, 상기 영상 감지 수단에 의해 얻어진 영상은 상기 액정 표시 장치에서 볼 수 있게 되는 전자 장치.And an image sensing means constituting a camera, wherein an image obtained by the image sensing means is visible on the liquid crystal display. 제 5 항 또는 제 6 항에 있어서,The method according to claim 5 or 6, 상기 액정 표시 장치에 동작 가능하게 연결되는 계산 수단을 추가로 포함하는 전자 장치.And computing means operatively connected to the liquid crystal display. 제 5 항 또는 제 6 항에 있어서,The method according to claim 5 or 6, 상기 액정 표시 장치는 영사기(projector)인 전자 장치.The liquid crystal display device is a projector (projector). 액티브 매트릭스 액정 표시 장치에 있어서,In an active matrix liquid crystal display device, 단일 기판상에 구동 회로 영역과 픽셀 영역을 갖는 액티브 매트릭스 기판과;An active matrix substrate having a driving circuit region and a pixel region on a single substrate; 상기 액티브 매트릭스 기판에 대향하는 대향 기판과;An opposing substrate facing the active matrix substrate; 상기 액티브 매트릭스 기판과 상기 대향 기판 사이에 개재되는 액정 층과;A liquid crystal layer interposed between the active matrix substrate and the opposing substrate; 상기 액티브 매트릭스 기판 상의 상기 픽셀 영역에 제공되는 제 1 차폐막(first shielding film); 및A first shielding film provided in the pixel region on the active matrix substrate; And 적어도 상기 구동 회로 영역에 대향하는 영역내의 상기 대향 기판상에 제공되는 제 2 차폐막을 포함하고,A second shielding film provided on said opposing substrate in at least a region opposing said drive circuit region, 상기 제 1 및 제 2 차폐막들은 금속 박막 또는 수지(resin)를 포함하는, 액티브 매트릭스 액정 표시 장치.The first and second shielding films may include a metal thin film or a resin. 표시 장치에 있어서,In a display device, 구동 회로 영역과 픽셀 영역을 갖는 액티브 매트릭스 기판과;An active matrix substrate having a driving circuit region and a pixel region; 상기 액티브 매트릭스 기판에 대향하는 대향 기판과;An opposing substrate facing the active matrix substrate; 상기 액티브 매트릭스 기판상에 제공되며, 상기 픽셀 영역의 적어도 일부를 커버하는 제 1 차폐막; 및A first shielding film provided on the active matrix substrate and covering at least a portion of the pixel area; And 상기 대향 기판상에 제공되며, 상기 액티브 매트릭스 기판 상의 상기 구동 회로 영역을 커버하는 제 2 차폐막을 포함하고,A second shielding film provided on said opposing substrate and covering said drive circuit area on said active matrix substrate, 상기 제 1 및 제 2 차폐막들은 서로를 적어도 부분적으로 중첩하는 표시 장치.And the first and second shielding layers at least partially overlap each other. 제 11 항에 있어서,The method of claim 11, 상기 제 1 및 제 2 차폐막들은 각각 제 1 블랙 매트릭스와 제 2 블랙 매트릭스인 표시 장치.The first and second shielding layers may be a first black matrix and a second black matrix, respectively. 제 11 항에 있어서,The method of claim 11, 상기 액티브 매트릭스 기판과 상기 대향 기판 사이에 액정 층이 개재되는 표시 장치.And a liquid crystal layer interposed between the active matrix substrate and the opposing substrate. 제 11 항에 있어서,The method of claim 11, 상기 픽셀 영역은 제 1 복수의 박막 트랜지스터들을 포함하고, 상기 구동 회로는 제 2 복수의 박막 트랜지스터들을 포함하는 표시 장치.The pixel area includes a first plurality of thin film transistors, and the driving circuit includes a second plurality of thin film transistors. 액티브 매트릭스 액정 표시 장치에 있어서,In an active matrix liquid crystal display device, 단일 기판상에 구동 회로 영역과 픽셀 영역을 가지며, 상기 구동 회로는 게이트 구동 회로와 소스 구동 회로를 갖는 액티브 매트릭스 기판과;An active matrix substrate having a driving circuit region and a pixel region on a single substrate, the driving circuit having a gate driving circuit and a source driving circuit; 상기 액티브 매트릭스 기판에 대향하는 대향 기판과;An opposing substrate facing the active matrix substrate; 상기 액티브 매트릭스 기판과 상기 대향 기판 사이에 개재되는 액정 층과;A liquid crystal layer interposed between the active matrix substrate and the opposing substrate; 상기 액티브 매트릭스 기판상의 상기 픽셀 영역에 제공되는 제 1 차폐막; 및A first shielding film provided in said pixel region on said active matrix substrate; And 적어도 상기 게이트 구동 회로 영역에 대향하는 영역 내의 상기 대향 기판상에 제공되는 제 2 차폐막을 포함하는 액티브 매트릭스 액정 표시 장치.And a second shielding film provided on said opposing substrate in a region at least opposing said gate driving circuit region. 액티브 매트릭스 액정 표시 장치에 있어서,In an active matrix liquid crystal display device, 단일 기판상에 구동 회로 영역과 픽셀 영역을 가지며, 상기 구동 회로는 게이트 구동 회로와 소스 구동 회로를 갖는 액티브 매트릭스 기판과;An active matrix substrate having a driving circuit region and a pixel region on a single substrate, the driving circuit having a gate driving circuit and a source driving circuit; 상기 액티브 매트릭스 기판에 대향하는 대향 기판과;An opposing substrate facing the active matrix substrate; 상기 액티브 매트릭스 기판과 상기 대향 기판 사이에 개재되는 액정 층과;A liquid crystal layer interposed between the active matrix substrate and the opposing substrate; 상기 액티브 매트릭스 기판상의 상기 픽셀 영역에 제공되는 제 1 차폐막; 및A first shielding film provided in said pixel region on said active matrix substrate; And 적어도 상기 게이트 구동 회로 영역에 대향하는 영역 내의 상기 대향 기판상에 제공되는 제 2 차폐막을 포함하고,A second shielding film provided on said opposing substrate in at least an area opposite said gate driving circuit region, 상기 제 1 및 제 2 차폐막들은 금속 박막 또는 수지를 포함하는 액티브 매트릭스 액정 표시 장치.The first and second shielding films may include a metal thin film or a resin. 액티브 매트릭스 액정 표시 장치에 있어서,In an active matrix liquid crystal display device, 단일 기판상에 구동 회로 영역과 픽셀 영역을 가지며, 상기 구동 회로는 게이트 구동 회로와 소스 구동 회로를 갖는 액티브 매트릭스 기판과;An active matrix substrate having a driving circuit region and a pixel region on a single substrate, the driving circuit having a gate driving circuit and a source driving circuit; 상기 액티브 매트릭스 기판에 대향하는 대향 기판과;An opposing substrate facing the active matrix substrate; 상기 액티브 매트릭스 기판과 상기 대향 기판 사이에 개재되는 액정 층과;A liquid crystal layer interposed between the active matrix substrate and the opposing substrate; 상기 액티브 매트릭스 기판상의 상기 픽셀 영역에 제공되는 제 1 차폐막; 및A first shielding film provided in said pixel region on said active matrix substrate; And 적어도 상기 게이트 구동 회로 영역에 대향하는 영역 내의 상기 대향 기판상에 제공되는 제 2 차폐막을 포함하며,A second shielding film provided on said opposing substrate in at least an area opposite said gate driving circuit region, 상기 제 1 및 제 2 차폐막들은 서로 적어도 부분적으로 중첩하는 액티브 매트릭스 액정 표시 장치.And the first and second shielding layers at least partially overlap each other. 액티브 매트릭스 액정 표시 장치에 있어서,In an active matrix liquid crystal display device, 단일 기판상에 구동 회로 영역과 픽셀 영역을 가지며, 상기 구동 회로는 게이트 구동 회로와 소스 구동 회로를 갖는 액티브 매트릭스 기판과;An active matrix substrate having a driving circuit region and a pixel region on a single substrate, the driving circuit having a gate driving circuit and a source driving circuit; 상기 액티브 매트릭스 기판에 대향하는 대향 기판과;An opposing substrate facing the active matrix substrate; 상기 액티브 매트릭스 기판과 상기 대향 기판 사이에 개재되는 액정 층과;A liquid crystal layer interposed between the active matrix substrate and the opposing substrate; 상기 액티브 매트릭스 기판상의 상기 픽셀 영역에 제공되는 제 1 차폐막; 및A first shielding film provided in said pixel region on said active matrix substrate; And 적어도 상기 소스 구동 회로 영역에 대향하는 영역 내의 상기 대향 기판상에 제공되는 제 2 차폐막을 포함하는 액티브 매트릭스 액정 표시 장치.And a second shielding film provided on said opposing substrate in at least said region opposing said source driving circuit region. 액티브 매트릭스 액정 표시 장치에 있어서,In an active matrix liquid crystal display device, 단일 기판상에 구동 회로 영역과 픽셀 영역을 가지며, 상기 구동 회로는 게이트 구동 회로와 소스 구동 회로를 갖는 액티브 매트릭스 기판과;An active matrix substrate having a driving circuit region and a pixel region on a single substrate, the driving circuit having a gate driving circuit and a source driving circuit; 상기 액티브 매트릭스 기판에 대향하는 대향 기판과;An opposing substrate facing the active matrix substrate; 상기 액티브 매트릭스 기판과 상기 대향 기판 사이에 개재되는 액정 층과;A liquid crystal layer interposed between the active matrix substrate and the opposing substrate; 상기 액티브 매트릭스 기판상의 상기 픽셀 영역에 제공되는 제 1 차폐막; 및A first shielding film provided in said pixel region on said active matrix substrate; And 적어도 상기 소스 구동 회로 영역에 대향하는 영역 내의 상기 대향 기판상에 제공되는 제 2 차폐막을 포함하고,A second shielding film provided on said opposing substrate in at least an area opposite said source driving circuit region, 상기 제 1 및 제 2 차폐막들은 금속 박막 또는 수지를 포함하는 액티브 매트릭스 액정 표시 장치.The first and second shielding films may include a metal thin film or a resin. 제 10 항, 제 16 항, 또는 제 19 항 중 어느 한 항에 있어서,The method according to any one of claims 10, 16 or 19, 상기 금속 박막은 크롬 박막 또는 티타늄 박막을 포함하는 액티브 매트릭스 액정 표시 장치.The metal thin film includes an chromium thin film or a titanium thin film. 액티브 매트릭스 액정 표시 장치에 있어서,In an active matrix liquid crystal display device, 단일 기판상에 구동 회로 영역과 픽셀 영역을 가지며, 상기 구동 회로는 게이트 구동 회로와 소스 구동 회로를 갖는 액티브 매트릭스 기판과;An active matrix substrate having a driving circuit region and a pixel region on a single substrate, the driving circuit having a gate driving circuit and a source driving circuit; 상기 액티브 매트릭스 기판에 대향하는 대향 기판과;An opposing substrate facing the active matrix substrate; 상기 액티브 매트릭스 기판과 상기 대향 기판 사이에 개재되는 액정 층과;A liquid crystal layer interposed between the active matrix substrate and the opposing substrate; 상기 액티브 매트릭스 기판상의 상기 픽셀 영역에 제공되는 제 1 차폐막; 및A first shielding film provided in said pixel region on said active matrix substrate; And 적어도 상기 소스 구동 회로 영역에 대향하는 영역 내의 상기 대향 기판상에 제공되는 제 2 차폐막을 포함하며,A second shielding film provided on said opposing substrate in at least a region opposing said source driving circuit region, 상기 제 1 및 제 2 차폐막들은 서로 적어도 부분적으로 중첩하는 액티브 매트릭스 액정 표시 장치.And the first and second shielding layers at least partially overlap each other. 액티브 매트릭스 액정 표시 장치에 있어서,In an active matrix liquid crystal display device, 단일 기판상에 구동 회로 영역과 픽셀 영역을 갖는 액티브 매트릭스 기판과;An active matrix substrate having a driving circuit region and a pixel region on a single substrate; 상기 액티브 매트릭스 기판에 대향하는 대향 기판과;An opposing substrate facing the active matrix substrate; 상기 액티브 매트릭스 기판과 상기 대향 기판 사이에 개재되는 액정 층과;A liquid crystal layer interposed between the active matrix substrate and the opposing substrate; 상기 액티브 매트릭스 기판상의 상기 픽셀 영역에 제공되는 제 1 차폐막; 및A first shielding film provided in said pixel region on said active matrix substrate; And 적어도 상기 구동 회로 영역에 대향하는 영역 내의 상기 대향 기판상에 제공되는 제 2 차폐막을 포함하고,A second shielding film provided on said opposing substrate in at least a region opposing said drive circuit region, 상기 제 1 및 제 2 차폐막들은 서로 적어도 부분적으로 중첩하는 액티브 매트릭스 액정 표시 장치.And the first and second shielding layers at least partially overlap each other. 액티브 매트릭스 액정 표시 장치에 있어서,In an active matrix liquid crystal display device, 단일 기판상에 구동 회로 영역과 픽셀 영역을 갖는 액티브 매트릭스 기판과;An active matrix substrate having a driving circuit region and a pixel region on a single substrate; 상기 액티브 매트릭스 기판에 대향하는 대향 기판과;An opposing substrate facing the active matrix substrate; 상기 액티브 매트릭스 기판과 상기 대향 기판 사이에 개재되는 액정 층과;A liquid crystal layer interposed between the active matrix substrate and the opposing substrate; 상기 액티브 매트릭스 기판상의 상기 픽셀 영역에 제공되는 제 1 차폐막; 및A first shielding film provided in said pixel region on said active matrix substrate; And 적어도 상기 구동 회로 영역에 대향하는 영역 내의 상기 대향 기판상에 제공되는 제 2 차폐막을 포함하며,A second shielding film provided on said opposing substrate in at least an area opposite said driving circuit region, 상기 제 2 차폐막은 상기 픽셀 영역의 주변과 중첩하는 액티브 매트릭스 액정 표시 장치.And the second shielding layer overlaps the periphery of the pixel region. 제 1 항, 제 10 항, 제 15 항 내지 제 19 항, 또는 제 21 항 내지 제 23 항 중 어느 한 항에 있어서,The method according to any one of claims 1 to 10, 15 to 19, or 21 to 23, 상기 제 1 및 제 2 차폐막들은 각각 제 1 블랙 매트릭스와 제 2 블랙 매트릭스인 액티브 매트릭스 액정 표시 장치.And the first and second shielding layers are a first black matrix and a second black matrix, respectively. 제 1 항, 제 10 항, 제 15 항 내지 제 19 항, 또는 제 21 항 내지 제 23 항 중 어느 한 항에 있어서,The method according to any one of claims 1 to 10, 15 to 19, or 21 to 23, 상기 픽셀 영역은 제 1 복수의 박막 트랜지스터들을 포함하고, 상기 구동 회로는 제 2 복수의 박막 트랜지스터들을 포함하는 액티브 매트릭스 액정 표시 장치.The pixel area includes a first plurality of thin film transistors, and the driving circuit includes a second plurality of thin film transistors. 제 1 항, 제 10 항, 제 15 항 내지 제 19 항, 또는 제 21 항 내지 제 23 항 중 어느 한 항에 있어서,The method according to any one of claims 1 to 10, 15 to 19, or 21 to 23, 상기 액티브 매트릭스 액정 표시 장치는 모바일 컴퓨터(mobile computer), 헤드-마운트 디스플레이(head-mount display), 차량 항법 시스템, 셀룰러 폰, 비디오 카메라, 및 전방 투사 장치(front projection device)를 구성하는 그룹으로부터 선택되는 장치인 액티브 매트릭스 액정 표시 장치.The active matrix liquid crystal display is selected from the group consisting of a mobile computer, a head-mount display, a vehicle navigation system, a cellular phone, a video camera, and a front projection device. An active matrix liquid crystal display device. 제 11 항에 있어서,The method of claim 11, 상기 액티브 매트릭스 액정 표시 장치는 모바일 컴퓨터, 헤드-마운트 디스플레이, 차량 항법 시스템, 셀룰러 폰, 비디오 카메라, 및 전방 투사 장치를 구성하는 그룹으로부터 선택되는 장치인 액티브 매트릭스 액정 표시 장치.And the active matrix liquid crystal display device is a device selected from the group consisting of a mobile computer, a head-mount display, a vehicle navigation system, a cellular phone, a video camera, and a front projection device.
KR1019970014810A 1996-04-16 1997-04-16 Active matrix liquid crystal display device and its manufacturing method, electronic device having the device, and display device KR100493969B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970014810A KR100493969B1 (en) 1996-04-16 1997-04-16 Active matrix liquid crystal display device and its manufacturing method, electronic device having the device, and display device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP96-118289 1996-04-16
KR1019970014810A KR100493969B1 (en) 1996-04-16 1997-04-16 Active matrix liquid crystal display device and its manufacturing method, electronic device having the device, and display device

Publications (1)

Publication Number Publication Date
KR100493969B1 true KR100493969B1 (en) 2005-08-11

Family

ID=43670194

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970014810A KR100493969B1 (en) 1996-04-16 1997-04-16 Active matrix liquid crystal display device and its manufacturing method, electronic device having the device, and display device

Country Status (1)

Country Link
KR (1) KR100493969B1 (en)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06222390A (en) * 1993-01-28 1994-08-12 Sanyo Electric Co Ltd Liquid crystal display device
JPH06301052A (en) * 1993-04-12 1994-10-28 Canon Inc Liquid crystal display device and its production
JPH0772473A (en) * 1993-09-01 1995-03-17 Sony Corp Color liquid crystal display device
KR950012122A (en) * 1993-10-06 1995-05-16 김광호 Active Matrix Liquid Crystal Display (LCD) and its manufacturing method
JPH07209638A (en) * 1994-01-13 1995-08-11 Toshiba Corp Display device
JPH0822016A (en) * 1994-07-08 1996-01-23 Canon Inc Liquid crystal display device

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06222390A (en) * 1993-01-28 1994-08-12 Sanyo Electric Co Ltd Liquid crystal display device
JPH06301052A (en) * 1993-04-12 1994-10-28 Canon Inc Liquid crystal display device and its production
JPH0772473A (en) * 1993-09-01 1995-03-17 Sony Corp Color liquid crystal display device
KR950012122A (en) * 1993-10-06 1995-05-16 김광호 Active Matrix Liquid Crystal Display (LCD) and its manufacturing method
JPH07209638A (en) * 1994-01-13 1995-08-11 Toshiba Corp Display device
JPH0822016A (en) * 1994-07-08 1996-01-23 Canon Inc Liquid crystal display device

Similar Documents

Publication Publication Date Title
US6115097A (en) Liquid crystal device with light blocking sealing member and light blocking electrode over two interlayer insulating films
KR100843301B1 (en) A semiconductor device and method of manufacturing the same
KR100560020B1 (en) Liquid crystal display
KR100349022B1 (en) A display device and method of fabricating the same
JP3723336B2 (en) Liquid crystal display device
US8247245B2 (en) Pixel structure and method for fabricating the same
US20050202601A1 (en) Electro-optical device, method of manufacturing the same, and electronic apparatus
KR100550703B1 (en) Fabricating method of electrooptical device and semiconductor device
KR20050001252A (en) In plane switching mode liquid crystal display device and method of fabricating the same
US7821587B2 (en) Display device and manufacturing method of display device
US6844955B2 (en) Electro-optical device, electronic apparatus, and method for manufacturing electro-optical device
JPH11112002A (en) Semiconductor device and manufacture therefor
US7768590B2 (en) Production method of active matrix substrate, active matrix substrate, and liquid crystal display device
JP3454340B2 (en) Liquid crystal display
KR19990045355A (en) Manufacturing Method of Liquid Crystal Display
US6690434B1 (en) Active matrix liquid crystal display device
JP4536198B2 (en) Liquid crystal display
JPH10260400A (en) Liquid crystal display element
JPH08184852A (en) Active matrix type display device
JPH09281476A (en) Liquid crystal display device and its production
KR100493969B1 (en) Active matrix liquid crystal display device and its manufacturing method, electronic device having the device, and display device
US7354700B2 (en) Method for manufacturing insulating resin layer, substrate for electro-optical devices, method for manufacturing electro-optical device, and electro-optical device
US7053973B1 (en) Display device
JP2001133766A (en) Liquid crystal display device
JP2002164543A (en) Semiconductor device, electrooptic device and their fabricating method

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130430

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20140502

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20150417

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee