JP2001133766A - Liquid crystal display device - Google Patents

Liquid crystal display device

Info

Publication number
JP2001133766A
JP2001133766A JP2000258441A JP2000258441A JP2001133766A JP 2001133766 A JP2001133766 A JP 2001133766A JP 2000258441 A JP2000258441 A JP 2000258441A JP 2000258441 A JP2000258441 A JP 2000258441A JP 2001133766 A JP2001133766 A JP 2001133766A
Authority
JP
Japan
Prior art keywords
substrate
black matrix
liquid crystal
region
crystal display
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000258441A
Other languages
Japanese (ja)
Inventor
Koyu Cho
宏勇 張
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2000258441A priority Critical patent/JP2001133766A/en
Publication of JP2001133766A publication Critical patent/JP2001133766A/en
Pending legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Optical Filters (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Thin Film Transistor (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a liquid crystal display device which can display an image of high picture quality. SOLUTION: The liquid crystal display device has a first substrate having a driving circuit region and a pixel region where a first black matrix is formed, and a second substrate on which a second black matrix formed and facing the first substrate. The second black matrix is formed to face the region of the first substrate except for the pixel region.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明が属する技術分野】本明細書で開示する発明は、
結晶性を有する薄膜半導体を用いた半導体装置を有する
液晶表示装置の構成に関する。特に、画素TFTと回路
TFTを同一基板上に集積化したアクティブマトリクス
型液晶表示装置の構成に関する。
TECHNICAL FIELD [0001] The invention disclosed in the present specification is:
The present invention relates to a structure of a liquid crystal display device including a semiconductor device using a thin film semiconductor having crystallinity. In particular, the present invention relates to a configuration of an active matrix type liquid crystal display device in which pixel TFTs and circuit TFTs are integrated on the same substrate.

【0002】[0002]

【従来の技術】最近、安価なガラス基板上に薄膜トラン
ジスタ(TFT)を作製する技術が急速に発達してきて
いる。その理由は、アクティブマトリクス型液晶表示装
置の需要が高まったことにある。
2. Description of the Related Art Recently, a technique for manufacturing a thin film transistor (TFT) on an inexpensive glass substrate has been rapidly developed. The reason is that the demand for the active matrix type liquid crystal display device has increased.

【0003】アクティブマトリクス型液晶表示装置は、
マトリクス状に配置された数百万個もの各画素のそれぞ
れに画素TFTおよび画素電極を配置し、各画素電極に
出入りする電荷を画素TFTのスイッチング機能により
制御するものである。
An active matrix type liquid crystal display device is
A pixel TFT and a pixel electrode are arranged in each of millions of pixels arranged in a matrix, and the charge flowing into and out of each pixel electrode is controlled by the switching function of the pixel TFT.

【0004】そして、各画素TFTは画素領域の周辺に
形成された駆動回路領域に配置される回路TFTによっ
て制御される。回路TFTはその組み合わせによってア
ナログバッファ回路やインバータ回路などを構成してい
る。
[0006] Each pixel TFT is controlled by a circuit TFT arranged in a drive circuit area formed around the pixel area. The circuit TFT constitutes an analog buffer circuit, an inverter circuit, and the like according to the combination.

【0005】この様にアクティブマトリクス型液晶表示
装置とは、画素領域にマトリクス状に配置される画素T
FTと、駆動回路領域に配置される回路TFTとを全て
同一基板上に集積化した集積化回路である。
[0005] As described above, an active matrix type liquid crystal display device includes pixels T arranged in a matrix in a pixel region.
This is an integrated circuit in which the FT and the circuit TFT arranged in the drive circuit area are all integrated on the same substrate.

【0006】ところで、液晶表示装置を駆動させて画像
表示を行うに際して、可視光を透過する必要のない配線
上方やトランジスタ上方には遮光性を有するブラックマ
トリクス(BM)を配置するのが一般的である。
By the way, when an image is displayed by driving a liquid crystal display device, a black matrix (BM) having a light-shielding property is generally arranged above a wiring or a transistor which does not need to transmit visible light. is there.

【0007】この事は、薄膜トランジスタの電気特性が
活性層(半導体層)の光励起現象により劣化することを
防ぐ効果と、画素電極端部で電界が乱れた場合に生じる
表示画像の乱れを視認させない様にする効果とを持つ。
特に、100 万ルクス程度の光を照射されるプロジェクタ
ー用の液晶表示装置は光励起による劣化が大きな問題と
なっているため、ブラックマトリクスの配置が不可欠で
ある。
This has the effect of preventing the electrical characteristics of the thin film transistor from deteriorating due to the photoexcitation phenomenon of the active layer (semiconductor layer), and the effect of preventing the display image from being disturbed when the electric field is disturbed at the pixel electrode end. And has the effect.
In particular, in a liquid crystal display device for a projector which is irradiated with light of about 1 million lux, deterioration of the liquid crystal display due to light excitation is a serious problem.

【0008】ブラックマトリクスとしてはチタン膜、ク
ロム膜など遮光性を有する金属薄膜や、黒色顔料を分散
させた樹脂材料を用いることができる。また、これまで
製造の簡便さからブラックマトリクスを対向基板側へ設
けることが多かった。
As the black matrix, a light-shielding metal thin film such as a titanium film or a chromium film, or a resin material in which a black pigment is dispersed can be used. Until now, a black matrix has often been provided on the counter substrate side for ease of manufacture.

【0009】しかし、従来からセル組み工程において素
子側基板(本明細書ではアクティブマトリクス基板と呼
ぶ)と対向基板との貼り合わせ精度は悪く、大きめの位
置合わせマージンをとってブラックマトリクスを形成し
ないと所望の位置を遮光することが出来ない状況であっ
た。
However, conventionally, in the cell assembling process, the bonding accuracy between the element-side substrate (referred to as an active matrix substrate in this specification) and the counter substrate is poor, and a large alignment margin must be taken to form a black matrix. The desired position could not be shielded from light.

【0010】大きめの位置合わせマージンをとってブラ
ックマトリクスを形成するということは画素領域の開口
率を下げることに繋がり、好ましいことではない。
Forming a black matrix with a large alignment margin leads to a reduction in the aperture ratio of the pixel region, which is not preferable.

【0011】また、現状の貼り合わせ技術のままでは対
向基板側にブラックマトリクスを設けた場合に位置合わ
せマージンが大きすぎ、今後進められるデバイス素子の
微細化に対応できない恐れが示唆されている。
Further, it has been suggested that the alignment margin is too large when a black matrix is provided on the counter substrate side without using the current bonding technique, and there is a possibility that it will not be possible to cope with miniaturization of device elements which will be advanced in the future.

【0012】そのため、近年ではアクティブマトリクス
基板側にブラックマトリクスを形成する「BM on TF
T」構造が主流となってきている。この場合、画素電極
よりも上層または下層に層間絶縁膜を介してブラックマ
トリクスを形成して所望の位置を遮光することができ
る。
For this reason, in recent years, "BM on TF" in which a black matrix is formed on the active matrix substrate side
The "T" structure is becoming mainstream. In this case, a desired position can be shielded from light by forming a black matrix above or below the pixel electrode via an interlayer insulating film.

【0013】上記「BM on TFT」構造はブラックマ
トリクスを形成する際の位置合わせマージンを必要最低
限に抑えることが可能であり、開口率を向上させる上で
非常に有効な手段となっている。
The above-mentioned "BM on TFT" structure can minimize the alignment margin in forming the black matrix, and is a very effective means for improving the aperture ratio.

【0014】また、本発明者らが既に出願したようにブ
ラックマトリクスと画素電極とを層間絶縁膜を介して重
畳させ、そこに補助容量を形成することも可能である。
その場合、ブラックマトリクスは対向電極と同電位にし
ておく。
Further, as already filed by the present inventors, it is possible to overlap the black matrix and the pixel electrode via an interlayer insulating film and form an auxiliary capacitance there.
In that case, the black matrix is kept at the same potential as the counter electrode.

【0015】以上の様に、「BM on TFT」構造は様
々なメリットを有する技術であるがその効果を発揮する
のは画素領域においてのみであり、駆動回路領域ではか
えってデメリットが生じてしまう。
As described above, the "BM on TFT" structure is a technology having various merits, but the effect is exhibited only in the pixel region, and disadvantageous in the drive circuit region.

【0016】駆動回路領域に配置される回路TFTは、
その用途から画素TFTに比べて高速動作を要求され
る。ところが、駆動回路の上方にブラックマトリクスが
形成されると、ブラックマトリクスと回路TFTとの間
に寄生容量が形成されて動作速度が低下するといった問
題が生じる。
The circuit TFT arranged in the drive circuit area is
For that purpose, high-speed operation is required compared to pixel TFTs. However, when a black matrix is formed above the driving circuit, a problem arises in that a parasitic capacitance is formed between the black matrix and the circuit TFT, thereby lowering the operation speed.

【0017】回路TFTの動作速度が低下すると、画像
表示スピードが遅くなり、表示画像のチラツキやフリッ
カなどの諸問題が発生する。即ち、液晶表示装置として
の品質を著しく損ねることが問題となっている。
When the operation speed of the circuit TFT decreases, the image display speed decreases, and various problems such as flickering and flicker of the displayed image occur. That is, the quality of the liquid crystal display device is significantly impaired.

【0018】[0018]

【発明が解決しようとする課題】本明細書で開示する発
明は、上記問題点を解決して高画質な画像表示を行うこ
とのできる液晶表示装置を実現する技術を提供すること
を課題とする。
SUMMARY OF THE INVENTION An object of the invention disclosed in this specification is to provide a technique for solving the above problems and realizing a liquid crystal display device capable of displaying a high-quality image. .

【0019】[0019]

【課題を解決するための手段】本明細書で開示する発明
の構成は、同一基板上に画素領域および駆動回路領域を
設けたアクティブマトリクス基板と、前記アクティブマ
トリクス基板と向かい合って対向する対向基板と、を有
し、前記アクティブマトリクス基板と前記対向基板との
間に液晶層を挟持した構成でなるアクティブマトリクス
型液晶表示装置において、前記画素領域においては前記
アクティブマトリクス基板側にブラックマトリクスが配
置され、前記駆動回路領域においては前記対向基板側に
ブラックマトリクスが配置されることを特徴とする。
The structure of the invention disclosed in this specification is based on an active matrix substrate having a pixel area and a drive circuit area provided on the same substrate, and a counter substrate facing the active matrix substrate. In an active matrix liquid crystal display device having a configuration in which a liquid crystal layer is sandwiched between the active matrix substrate and the counter substrate, a black matrix is arranged on the active matrix substrate side in the pixel region, In the driving circuit region, a black matrix is arranged on the counter substrate side.

【0020】本発明による液晶表示装置の概略図を図1
に示す。図1において、101はアクティブマトリクス
基板であり、駆動回路領域には回路TFTが配置され、
画素領域には画素TFTがマトリクス状に配置されてい
る。なお、アクティブマトリク基板101としては、ガ
ラス基板などが用いられる。
FIG. 1 is a schematic view of a liquid crystal display device according to the present invention.
Shown in In FIG. 1, reference numeral 101 denotes an active matrix substrate, and a circuit TFT is arranged in a drive circuit region.
Pixel TFTs are arranged in a matrix in the pixel region. Note that a glass substrate or the like is used as the active matrix substrate 101.

【0021】アクティブマトリクス基板101の画素領
域には、画像表示領域のみを残してブラックマトリクス
102が形成されている。図面では分割されている様に
見えるが、実際にはマトリクス形状を有している。
In the pixel area of the active matrix substrate 101, a black matrix 102 is formed except for an image display area. Although it looks like it is divided in the drawing, it actually has a matrix shape.

【0022】また、アクティブマトリクス基板101と
対向する様に対向基板103が配置される。そして、対
向基板103において駆動回路領域と重なる領域には、
回路TFTを遮光するためのブラックマトリクス104
が形成されている。
A counter substrate 103 is arranged to face the active matrix substrate 101. Then, in a region overlapping the drive circuit region on the opposing substrate 103,
Black matrix 104 for shielding circuit TFT from light
Are formed.

【0023】そして、これらアクティブマトリクス基板
101と対向基板103はスペーサ(図示せず)を挟ん
で、シール材(図示せず)により接着される。従って、
スペーサの直径が基板間距離(セルギャップ)となる。
Then, the active matrix substrate 101 and the counter substrate 103 are bonded to each other with a sealing material (not shown) with a spacer (not shown) interposed therebetween. Therefore,
The diameter of the spacer is the distance between the substrates (cell gap).

【0024】また、シール材はアクティブマトリクス基
板101と対向基板103との間に挟持される液晶層を
封入するための封止材としての機能も持っている。従っ
て、液晶注入前に予め注入口をシール材に形成してお
き、液晶注入後にそこを封止する。
The sealing material also has a function as a sealing material for sealing the liquid crystal layer sandwiched between the active matrix substrate 101 and the counter substrate 103. Therefore, before the liquid crystal is injected, an injection port is formed in the sealing material in advance, and the injection port is sealed after the liquid crystal is injected.

【0025】以上の様な構成でなる図1に示す液晶表示
装置は、画素領域は「BM on TFT」構造が採用され
ているので、開口率を落とすことなく効率良く可視光を
遮断することが可能である。本発明者らが実際に作製し
た液晶表示装置の開口率は60% を超えるものであった。
In the liquid crystal display device shown in FIG. 1 having the above-described structure, the pixel region employs the "BM on TFT" structure, so that visible light can be efficiently blocked without lowering the aperture ratio. It is possible. The aperture ratio of the liquid crystal display device actually manufactured by the present inventors exceeded 60%.

【0026】また、駆動回路領域は対向基板103側に
ブラックマトリクス104を設けているので回路TFT
との間に寄生容量を形成して回路TFTの動作速度を落
とすことがない。
In the drive circuit area, since the black matrix 104 is provided on the counter substrate 103 side, the circuit TFT
Does not reduce the operating speed of the circuit TFT by forming a parasitic capacitance between the circuit TFT and the TFT.

【0027】回路TFTは遮光さえされていれば良いの
で、ブラックマトリクス104は駆動回路領域全面を覆
うことが出来れば良い。即ち、画素領域に形成するブラ
ックマトリクス102の様な精密な精度で位置合わせを
行う必要がなく、それが故に対向基板103側に設ける
ことができるのである。
Since the circuit TFT only needs to be shielded from light, the black matrix 104 only needs to cover the entire driving circuit area. In other words, there is no need to perform positioning with a high degree of precision as in the case of the black matrix 102 formed in the pixel region, and therefore, it can be provided on the counter substrate 103 side.

【0028】また、2組のブラックマトリクス102、
104は互いにその一部分で重なり合う様にして形成す
る。図1(A)において、画素領域に設けられたブラッ
クマトリクス102の端部分は他の部分よりも若干太め
にパターン形成され、対向基板103側に設けられたブ
ラックマトリクス104と距離Xだけ重なる様な構成と
なっている。
Also, two sets of black matrices 102,
104 are formed so as to partially overlap each other. In FIG. 1A, an end portion of a black matrix 102 provided in a pixel region is formed so as to be slightly thicker than other portions and is overlapped by a distance X with a black matrix 104 provided on a counter substrate 103 side. It has a configuration.

【0029】この時、図1(A)で示す対向基板103
側のブラックマトリクス104は図1(B)に示す様な
形状でアクティブマトリクス基板101と対向してい
る。即ち、駆動回路領域105に対応する領域は完全に
遮光され、画素領域106に対応する領域(点線で囲ま
れた領域)には窓107が形成されている。
At this time, the counter substrate 103 shown in FIG.
The black matrix 104 on the side faces the active matrix substrate 101 in a shape as shown in FIG. That is, a region corresponding to the driving circuit region 105 is completely shielded from light, and a window 107 is formed in a region corresponding to the pixel region 106 (a region surrounded by a dotted line).

【0030】この窓107の一辺は前述の距離Xだけ画
素領域106よりも小さめに形成されており、画素領域
106の各辺から距離Xだけ内側へ入った領域を遮光す
ることができるようになっている。
One side of the window 107 is formed to be smaller than the pixel area 106 by the above-described distance X, so that an area that is inward from each side of the pixel area 106 by the distance X can be shielded. ing.

【0031】このような構成としておけば、2組のブラ
ックマトリクスを用いる本発明の様な構成であっても、
基板全面の必要箇所を遮光して隙間からの余計な光の漏
れがない液晶表示装置を作製することができる。
With such a configuration, even if the configuration according to the present invention uses two sets of black matrices,
It is possible to manufacture a liquid crystal display device in which unnecessary portions on the entire surface of the substrate are shielded from light and unnecessary light does not leak from gaps.

【0032】また、他の発明の構成は、同一基板上に画
素領域および駆動回路領域を設けたアクティブマトリク
ス基板と、前記アクティブマトリクス基板と向かい合っ
て対向する対向基板と、を有し、前記アクティブマトリ
クス基板と前記対向基板との間に液晶層を挟持した構成
でなるアクティブマトリクス型液晶表示装置を作製する
過程において、前記アクティブマトリクス基板側の前記
画素領域に選択的に第1のブラックマトリクスを形成す
る工程と、前記対向基板側の前記駆動回路領域に選択的
に第2のブラックマトリクスを形成する工程と、を有す
ることを特徴とする。
According to another aspect of the present invention, there is provided an active matrix substrate provided with a pixel region and a drive circuit region on the same substrate, and a counter substrate facing the active matrix substrate and facing the active matrix substrate. In the process of manufacturing an active matrix liquid crystal display device having a configuration in which a liquid crystal layer is sandwiched between a substrate and the counter substrate, a first black matrix is selectively formed in the pixel region on the active matrix substrate side. And a step of selectively forming a second black matrix in the drive circuit region on the counter substrate side.

【0033】以上に示した本発明の構成について、以下
に記載する実施例において詳細な説明を行うこととす
る。
The configuration of the present invention described above will be described in detail in the embodiments described below.

【0034】[0034]

【実施例】〔実施例1〕本実施例では図2を用いてアク
ティブマトリクス基板に配置される回路TFTおよび画
素TFTの作製過程を説明し、図3を用いて対向基板の
作製過程を説明する。
[Embodiment 1] In this embodiment, a manufacturing process of a circuit TFT and a pixel TFT arranged on an active matrix substrate will be described with reference to FIG. 2, and a manufacturing process of a counter substrate will be described with reference to FIG. .

【0035】まず、絶縁性を有する基板、例えばコーニ
ング7059や同1737などに代表されるガラス基板
201を用意する。ガラス基板201上には下地膜20
2として酸化珪素膜を200nmの厚さに成膜する。
First, a substrate having an insulating property, for example, a glass substrate 201 represented by Corning 7059 or 1737 is prepared. The base film 20 is formed on the glass substrate 201.
As No. 2, a silicon oxide film is formed to a thickness of 200 nm.

【0036】次に、図示しない非晶質珪素膜を50nmの
厚さに成膜する。成膜方法はプラズマCVD法や減圧熱
CVD法によれば良い。
Next, an amorphous silicon film (not shown) is formed to a thickness of 50 nm. The film may be formed by a plasma CVD method or a low pressure thermal CVD method.

【0037】図示しない非晶質珪素膜を成膜したら、適
当な結晶化方法による結晶化を行い、図示しない結晶性
珪素膜を形成する。例えば、600 ℃前後での加熱処理や
エキシマレーザーによるアニール等の手段が一般的であ
る。
After forming an amorphous silicon film (not shown), crystallization is performed by an appropriate crystallization method to form a crystalline silicon film (not shown). For example, means such as heat treatment at about 600 ° C. and annealing with excimer laser are generally used.

【0038】また、結晶化工程の際に結晶化を助長する
金属元素を非晶質珪素膜に保持させる手段をとることも
できる。この手段についての詳細は特開平6-232059号公
報、同7-321339号公報に記載されている。この手段によ
れば比較的低温、短時間の加熱処理で結晶性の良い珪素
膜を得ることが可能となる。
In the crystallization step, a means for holding a metal element which promotes crystallization in the amorphous silicon film may be used. Details of this means are described in JP-A-6-232059 and JP-A-7-321339. According to this means, a silicon film having good crystallinity can be obtained by a heat treatment at a relatively low temperature for a short time.

【0039】また、上記手段による加熱処理で結晶性珪
素膜を得た場合、結晶性珪素膜に対してレーザーまたは
それと同等のエネルギーを持つ強光によるアニールを施
すことは有効である。これにより、結晶性珪素膜の結晶
性を大幅に改善することができる。
When a crystalline silicon film is obtained by the heat treatment by the above-described means, it is effective to anneal the crystalline silicon film with a laser or strong light having energy equivalent to that of the laser. Thereby, the crystallinity of the crystalline silicon film can be significantly improved.

【0040】次に、得られた図示しない結晶性珪素膜を
パターニングして回路TFTの活性層を構成する島状の
半導体層203および画素TFTの活性層を構成する島
状の半導体層204を形成する。
Next, the obtained crystalline silicon film (not shown) is patterned to form an island-like semiconductor layer 203 constituting an active layer of a circuit TFT and an island-like semiconductor layer 204 constituting an active layer of a pixel TFT. I do.

【0041】活性層を構成したら、それらを覆って120
nmの厚さの酸化珪素膜205をプラズマCVD法によ
り成膜する。この酸化珪素膜205は後にゲイト絶縁膜
として機能する。なお、酸化窒化珪素膜(例えばSiO
XY で示される)や窒化珪素膜を用いても良い。
Once the active layers have been constructed, they are
A silicon oxide film 205 having a thickness of nm is formed by a plasma CVD method. This silicon oxide film 205 functions as a gate insulating film later. Note that a silicon oxynitride film (for example, SiO 2
X N Y ) or a silicon nitride film may be used.

【0042】次に、0.2 重量%のスカンジウムを添加し
たアルミニウム膜206をスパッタ法により250nmの
厚さに成膜する。スカンジウムの添加はアルミニウム膜
表面にヒロックやウィスカーが発生するのを抑制する効
果がある。このアルミニウム膜206は、後にゲイト電
極として機能する。
Next, an aluminum film 206 to which 0.2% by weight of scandium is added is formed to a thickness of 250 nm by sputtering. Addition of scandium has an effect of suppressing generation of hillocks and whiskers on the surface of the aluminum film. This aluminum film 206 functions as a gate electrode later.

【0043】また、アルミニウム膜の代わりに他の金属
系材料、例えば、Mo、Ti、Ta、Cr等を用いても
良いし、ポリシリコンやシリサイド系材料のような導電
性を有する膜を用いても構わない。
In place of the aluminum film, another metal-based material, for example, Mo, Ti, Ta, Cr or the like may be used, or a conductive film such as polysilicon or silicide-based material may be used. No problem.

【0044】次に、電解溶液中でアルミニウム膜206
を陽極として陽極酸化を行う。電解溶液としては、3%
の酒石酸のエチレングリコール溶液をアンモニア水で中
和して、pH=6.92に調整したものを使用する。ま
た、白金を陰極として化成電流5mA、到達電圧10V
として処理する。
Next, the aluminum film 206 is placed in an electrolytic solution.
Is used as an anode for anodic oxidation. 3% as electrolyte
The ethylene glycol solution of tartaric acid is neutralized with aqueous ammonia and adjusted to pH = 6.92. In addition, the formation current is 5 mA and the ultimate voltage is 10 V using platinum as a cathode.
Process as

【0045】こうして形成される図示しない緻密な陽極
酸化膜は、後にフォトレジストとの密着性を高める効果
がある。また、電圧印加時間を制御することで膜厚を制
御することができる。(図2(A))
The dense anodic oxide film (not shown) thus formed has the effect of improving the adhesion to the photoresist later. Further, the film thickness can be controlled by controlling the voltage application time. (Fig. 2 (A))

【0046】こうして、図2(A)の状態が得られた
ら、アルミニウム膜206をパターニングして、後のゲ
イト電極の原型および図示しないゲイト線を形成する。
そして、2度目の陽極酸化を行い、多孔質の陽極酸化膜
207、208を形成する。電解溶液は3%のシュウ酸
水溶液とし、白金を陰極として化成電流2〜3mA、到
達電圧8Vとして処理する。(図2(B))
In this manner, when the state shown in FIG. 2A is obtained, the aluminum film 206 is patterned to form a prototype of a later gate electrode and a gate line (not shown).
Then, the second anodic oxidation is performed to form porous anodic oxide films 207 and 208. The electrolytic solution is a 3% oxalic acid aqueous solution, and the treatment is carried out at a formation current of 2 to 3 mA and a reaching voltage of 8 V using platinum as a cathode. (FIG. 2 (B))

【0047】この時陽極酸化は基体に対して平行な方向
に進行する。また、電圧印加時間を制御することで多孔
質の陽極酸化膜207、208の長さを制御できる。
At this time, the anodic oxidation proceeds in a direction parallel to the substrate. Further, the length of the porous anodic oxide films 207 and 208 can be controlled by controlling the voltage application time.

【0048】さらに、専用の剥離液でフォトレジストを
除去した後、3度目の陽極酸化を行う。この時、電解溶
液は3%の酒石酸のエチレングリコール溶液をアンモニ
ア水で中和して、PH=6.92に調整したものを使用
する。そして、白金を陰極として化成電流5〜6mA、
到達電圧100Vとして処理する。
Further, after the photoresist is removed with a dedicated stripper, a third anodic oxidation is performed. At this time, a 3% tartaric acid ethylene glycol solution neutralized with aqueous ammonia to adjust the pH to 6.92 is used. And a formation current of 5 to 6 mA using platinum as a cathode,
The processing is performed with the reaching voltage of 100V.

【0049】この際形成される陽極酸化膜209、21
0は、非常に緻密、かつ、強固である。そのため、ド−
ピング工程などの後工程で生じるダメージからゲイト電
極211、212を保護する効果を持つ。
At this time, the formed anodic oxide films 209 and 21
0 is very dense and strong. Therefore,
This has an effect of protecting the gate electrodes 211 and 212 from damage caused in a later step such as a ping step.

【0050】また、強固な陽極酸化膜209、210は
エッチングされにくいため、コンタクトホールを形成す
る際にエッチング時間が長くなる問題がある。そのた
め、100nm以下の厚さにするのが望ましい。
Further, since the strong anodic oxide films 209 and 210 are hardly etched, there is a problem that the etching time is long when forming a contact hole. Therefore, the thickness is desirably 100 nm or less.

【0051】次に、図2(B)に示す状態で、イオンド
ーピング法により活性層203、204に不純物を注入
する。例えば、Nチャネル型TFTを作製するならば不
純物としてP(リン)を、Pチャネル型TFTを作製す
るならば不純物としてB(ボロン)を用いれば良い。
Next, in the state shown in FIG. 2B, impurities are implanted into the active layers 203 and 204 by ion doping. For example, if an N-channel TFT is manufactured, P (phosphorus) may be used as an impurity, and if a P-channel TFT is manufactured, B (boron) may be used as an impurity.

【0052】また、本実施例ではNチャネル型TFTを
作製する例のみを記載するが、公知の技術を用いればN
チャネル型TFTとPチャネル型TFTとを同一基板上
に形成することも可能である。
In this embodiment, only an example of fabricating an N-channel TFT will be described.
It is also possible to form a channel TFT and a P-channel TFT on the same substrate.

【0053】このイオン注入によって回路TFTのソー
ス/ドレイン領域213、214および画素TFTのソ
ース/ドレイン領域215、216が自己整合的に形成
される。
By this ion implantation, source / drain regions 213 and 214 of the circuit TFT and source / drain regions 215 and 216 of the pixel TFT are formed in a self-aligned manner.

【0054】次に、多孔質の陽極酸化膜207、208
を除去して再度イオン注入を行う。この時のドーズ量は
前回のイオン注入よりも低いドーズ量で行う。
Next, the porous anodic oxide films 207 and 208
Is removed and ion implantation is performed again. The dose at this time is lower than that of the previous ion implantation.

【0055】このイオン注入によって回路TFTの低濃
度不純物領域217、218、チャネル形成領域221
および画素TFTの低濃度不純物領域219、220、
チャネル形成領域222が自己整合的に形成される。
By this ion implantation, the low-concentration impurity regions 217 and 218 of the circuit TFT and the channel formation region 221 are formed.
And low-concentration impurity regions 219 and 220 of the pixel TFT,
A channel forming region 222 is formed in a self-aligned manner.

【0056】図2(C)に示す状態が得られたら、次に
レ−ザ−光の照射及び熱アニ−ルを行う。本実施例で
は、レ−ザ−光のエネルギ−密度は160 〜170mJ/cm2
し、熱アニ−ルは300 〜450 ℃1hrで行う。
After the state shown in FIG. 2C is obtained, laser light irradiation and thermal annealing are performed. In this embodiment, the energy density of the laser light is 160 to 170 mJ / cm 2 and the thermal annealing is performed at 300 to 450 ° C. for 1 hour.

【0057】この工程により、イオンド−ピング工程で
損傷を受けた活性層203、204の結晶性の改善と、
イオン注入された不純物イオンの活性化が行われる。
By this step, the crystallinity of the active layers 203 and 204 damaged in the ion doping step is improved, and
Activation of the implanted impurity ions is performed.

【0058】次に、第1の層間絶縁膜223として窒化
珪素膜(酸化珪素膜でもよい)をプラズマCVD法によ
り300nmの厚さに成膜する。この層間絶縁膜223は
多層構造としても差し支えない。
Next, a silicon nitride film (may be a silicon oxide film) is formed as a first interlayer insulating film 223 to a thickness of 300 nm by a plasma CVD method. This interlayer insulating film 223 may have a multilayer structure.

【0059】第1の層間絶縁膜223を成膜したら、電
極・配線形成を行う領域にコンタクトホールを形成す
る。そして、アルミニウムを主成分とする材料とチタン
との積層膜で回路TFTのソース配線(データ線とも言
える)224、ゲイト配線225、ドレイン配線226
および画素TFTのソース配線227、ドレイン電極2
28を形成する。
After forming the first interlayer insulating film 223, a contact hole is formed in a region where an electrode and a wiring are to be formed. Then, a source wiring (also referred to as a data line) 224, a gate wiring 225, and a drain wiring 226 of the circuit TFT are formed of a laminated film of a material mainly composed of aluminum and titanium.
And the source wiring 227 and the drain electrode 2 of the pixel TFT
28 are formed.

【0060】この時、画素TFTのゲイト電極212は
画素領域外へと引き出される図示しないゲイト線と一体
化しているのでコンタクトをとる必要がない。また、ド
レイン電極228は後に画素電極と活性層とを接続する
導通線の役割を果たす。
At this time, since the gate electrode 212 of the pixel TFT is integrated with a gate line (not shown) drawn out of the pixel region, it is not necessary to make a contact. In addition, the drain electrode 228 plays a role of a conductive line that connects the pixel electrode and the active layer later.

【0061】次に、第2の層間絶縁膜229をプラズマ
CVD法により0.5 〜5 μmの厚さに成膜する。この層
間絶縁膜229としては酸化珪素膜、窒化珪素膜、有機
性樹脂材料等を用いる単層または積層膜を用いることが
できる。
Next, a second interlayer insulating film 229 is formed to a thickness of 0.5 to 5 μm by a plasma CVD method. As the interlayer insulating film 229, a single layer or a stacked film using a silicon oxide film, a silicon nitride film, an organic resin material, or the like can be used.

【0062】この第2の層間絶縁膜229としてポリイ
ミド等の有機性樹脂材料を用いると、容易に膜厚を稼ぐ
ことができるため平坦化膜としての機能を付加すること
ができる。即ち、アクティブマトリクス基板上の段差を
極力小さくすることが可能となる。
When an organic resin material such as polyimide is used for the second interlayer insulating film 229, the thickness can be easily increased, so that a function as a flattening film can be added. That is, it is possible to minimize the steps on the active matrix substrate.

【0063】第2の層間絶縁膜229を成膜したら、ブ
ラックマトリクス230を100〜200nmの厚さに形成す
る。ブラックマトリクス230としては、クロム膜やチ
タン膜等の金属薄膜または黒色顔料を分散させた樹脂材
料を用いることができる。また、対向基板側のブラック
マトリクスと重なる様に、画素領域の端部分ではマージ
ンをとって太めにパターン形成をしておくことが好まし
い。
After forming the second interlayer insulating film 229, the black matrix 230 is formed to a thickness of 100 to 200 nm. As the black matrix 230, a metal thin film such as a chromium film or a titanium film or a resin material in which a black pigment is dispersed can be used. Further, it is preferable to form a thick pattern with a margin at an end portion of the pixel region so as to overlap the black matrix on the counter substrate side.

【0064】このような構成とすると、図1(A)に示
した様に距離Xのマージンを確保することができ、基板
同士を貼り合わせる際に位置ずれして光の漏れる隙間を
形成するようなことがない。
With such a configuration, a margin of the distance X can be secured as shown in FIG. 1A, and a gap in which light leaks due to displacement when bonding the substrates to each other can be formed. There is nothing.

【0065】このようにブラックマトリクス230をア
クティブマトリクス基板側へ形成すると、必要最低限の
占有面積で遮光領域をカバーできるため開口率を損なう
ことがなく有効である。
When the black matrix 230 is formed on the active matrix substrate side as described above, the light-shielding region can be covered with a minimum occupied area, which is effective without impairing the aperture ratio.

【0066】次に、画素TFTのドレイン電極228上
の第2の層間絶縁膜をエッチングしてコンタクトホール
を形成し、ドレイン電極228と電気的に接続する透明
導電性膜でなる画素電極231を形成する。
Next, a contact hole is formed by etching the second interlayer insulating film on the drain electrode 228 of the pixel TFT, and a pixel electrode 231 made of a transparent conductive film electrically connected to the drain electrode 228 is formed. I do.

【0067】この時、図2(E)に示す様にブラックマ
トリクス230と画素電極232とが重ね合わさる様に
して画素電極232を形成すると、その重なった領域を
補助容量として活用することができる。
At this time, as shown in FIG. 2E, when the pixel electrode 232 is formed so that the black matrix 230 and the pixel electrode 232 overlap, the overlapping area can be used as an auxiliary capacitance.

【0068】このようにして、図2(E)に示すような
回路TFTおよび画素TFTを有するアクティブマトリ
クス基板が形成される。実際には、数十万個もの回路T
FTがCMOS回路等を構成して駆動回路領域に配置さ
れ、数十〜数百万個もの画素TFTが画素領域に配置さ
れる。
Thus, an active matrix substrate having circuit TFTs and pixel TFTs as shown in FIG. 2E is formed. In practice, hundreds of thousands of circuits T
The FT constitutes a CMOS circuit or the like and is arranged in the drive circuit area, and tens to millions of pixel TFTs are arranged in the pixel area.

【0069】次に、対向基板の作製過程についての詳細
を図3を用いて説明する。まず、図3(A)に示す様
に、対向基板301上にブラックマトリクス302を10
0〜200nmの厚さに形成する。
Next, details of the process of manufacturing the counter substrate will be described with reference to FIG. First, as shown in FIG. 3A, a black matrix 302 is
It is formed to a thickness of 0 to 200 nm.

【0070】このブラックマトリクス302は後にセル
組みした際に駆動回路領域と向かい合う領域にのみ配置
する。ブラックマトリクス302としては、前述の様に
金属薄膜や黒色顔料を含有した樹脂材料を用いる。
The black matrix 302 is arranged only in a region facing the drive circuit region when the cells are assembled later. As the black matrix 302, a resin material containing a metal thin film or a black pigment is used as described above.

【0071】次に、画像をカラー表示する必要がある場
合はカラーフィルター303を形成する。カラーフィル
ターは厚さが均一で平坦であること、耐熱性、耐薬品性
に優れること等が要求される。(図3(A))
Next, when an image needs to be displayed in color, a color filter 303 is formed. The color filter is required to be uniform in thickness and flat, and to be excellent in heat resistance and chemical resistance. (FIG. 3 (A))

【0072】カラーフィルター303は公知の構成で形
成する。即ち、アクティブマトリクス基板の個々の画素
電極に対応する対向基板301上の領域に、R(赤)、
G(緑)、B(青)を規則的に配置した構成とする。ま
た、カラーフィルターの膜厚は1.5 〜2.0 μmとする。
The color filter 303 has a known structure. That is, R (red), R (red),
G (green) and B (blue) are arranged regularly. The thickness of the color filter is 1.5 to 2.0 μm.

【0073】従って、図3(A)に示すカラーフィルタ
ー303は単一の被膜のように記載してあるが、実際は
R(赤)、G(緑)、B(青)に対応するカラーフィル
ターのパターンが集合したものである。
Therefore, although the color filter 303 shown in FIG. 3A is described as a single film, it is actually a color filter corresponding to R (red), G (green), and B (blue). A collection of patterns.

【0074】次に、ブラックマトリクス302およびカ
ラーフィルター303を覆って透光性樹脂材料でなる平
坦化膜304を2.0 〜3.0 μmの厚さに成膜する。平坦
化膜304はカラーフィルターを保護する保護膜として
の機能をも有する。(図3(B))
Next, a flattening film 304 made of a translucent resin material is formed to a thickness of 2.0 to 3.0 μm so as to cover the black matrix 302 and the color filter 303. The flattening film 304 also has a function as a protective film for protecting the color filters. (FIG. 3 (B))

【0075】そして、平坦化膜304上に透明導電性膜
でなる対向電極305を100nmの厚さに成膜する。さ
らに、対向電極305上に配向膜306を80nmの厚さ
に成膜して図3(C)に示す様な対向基板が完成する。
Then, a counter electrode 305 made of a transparent conductive film is formed on the flattening film 304 to a thickness of 100 nm. Further, an alignment film 306 is formed to a thickness of 80 nm on the counter electrode 305 to complete a counter substrate as shown in FIG.

【0076】次に、図4を用いて液晶表示装置を完成さ
せるセル組み工程についての概略を説明する。
Next, an outline of a cell assembling step for completing a liquid crystal display device will be described with reference to FIG.

【0077】上記工程を経てアクティブマトリクス基板
および対向基板が完成したら、次に両基板に対してラビ
ング処理を行い、配向膜に対して所望の配向性を持たせ
る。この工程により液晶材料の基板近傍における配向性
が決定される。(図4(A))
After the active matrix substrate and the opposing substrate are completed through the above steps, a rubbing process is performed on both substrates to give the alignment film a desired orientation. By this step, the orientation of the liquid crystal material in the vicinity of the substrate is determined. (FIG. 4 (A))

【0078】ラビング処理が終了したら、対向基板の駆
動回路領域および画素領域を囲む様にシール材406を
スクリーン印刷により形成する。シール材406として
はエポキシ系樹脂とフェノール硬化剤をエチルセルソル
ブの溶媒に溶かしたものを用いることができる。また、
後に液晶材料を注入するための開口部(液晶注入口)を
シール材40の一部に形成しておく。
After the rubbing process is completed, a sealing material 406 is formed by screen printing so as to surround the driving circuit area and the pixel area of the counter substrate. As the sealing material 406, a material obtained by dissolving an epoxy resin and a phenol curing agent in a solvent of ethyl cellosolve can be used. Also,
An opening (liquid crystal injection port) for injecting a liquid crystal material later is formed in a part of the sealing material 40.

【0079】このシール材406は基板同士を接着する
効果だけでなく、画像表示領域周辺のみに液晶材料を封
止して、注入した液晶材料が漏れない様にする効果も併
せ持つ。
The sealing material 406 has not only the effect of bonding the substrates to each other, but also the effect of sealing the liquid crystal material only around the image display area so that the injected liquid crystal material does not leak.

【0080】次に、対向基板に対してスペーサ407の
散布を行う。スペーサ407としてはポリマー系、ガラ
ス系、シリカ系の球状微粒子を用い、ノズルから噴射し
てアクティブマトリクス基板の全面に散布する。(図4
(B))
Next, spacers 407 are sprayed on the opposing substrate. As the spacer 407, polymer-based, glass-based, or silica-based spherical fine particles are used, and are sprayed from a nozzle and dispersed over the entire surface of the active matrix substrate. (FIG. 4
(B))

【0081】以上のシール材・スペーサ散布工程を対向
基板側に行う利点としてはTFT回路の汚染および静電
破壊の防止が挙げられる。特に、スペーサ散布工程は静
電気の発生を伴うため、対向基板側へ行うのが望まし
い。
An advantage of performing the above-described sealing material / spacer spraying step on the counter substrate side is prevention of contamination of the TFT circuit and electrostatic breakdown. In particular, since the spacer dispersing step involves generation of static electricity, it is desirable to perform the step on the counter substrate side.

【0082】次に、アクティブマトリクス基板および対
向基板の貼り合わせを行う。この貼り合わせの精度によ
って、図1(A)に示した様な確保すべき距離X(位置
合わせのマージン)を決定すれば良い。また、貼り合わ
せの際、両基板間はスペーサ407を挟持する形とな
り、スペーサ407の直径によりセルギャップが決定さ
れる。(図4(C))
Next, the active matrix substrate and the counter substrate are bonded to each other. The distance X to be secured (positioning margin) as shown in FIG. 1A may be determined based on the accuracy of the bonding. Further, at the time of bonding, a spacer 407 is sandwiched between the two substrates, and the cell gap is determined by the diameter of the spacer 407. (FIG. 4 (C))

【0083】アクティブマトリクス基板と対向基板との
貼り合わせが終了したら、シール材406に予め形成し
ておいた開口部から液晶材料を注入して、画素領域に液
晶が保持された状態とする。液晶材料の注入は公知の真
空注入法を用いれば良い。
When the bonding of the active matrix substrate and the counter substrate is completed, a liquid crystal material is injected from an opening formed in the sealant 406 in advance, so that the liquid crystal is held in the pixel region. A well-known vacuum injection method may be used to inject the liquid crystal material.

【0084】最後に、開口部を封止して液材料を封入
し、図4(D)に示すような液晶表示装置が完成する。
この液晶表示装置に配置されるブラックマトリクスは、
上述の様に画素領域ではアクティブマトリクス基板側に
配置されており、駆動領域では対向基板側に配置されて
いる。
Finally, the opening is sealed and a liquid material is sealed therein to complete a liquid crystal display device as shown in FIG.
The black matrix arranged in this liquid crystal display device is
As described above, the pixel region is disposed on the active matrix substrate side, and the drive region is disposed on the counter substrate side.

【0085】[0085]

【発明の効果】本発明を用いた液晶表示装置は以下に示
す様な利点を有する。 (1) 画素領域では必要最低限の位置合わせマージン
でブラックマトリクスを形成することが可能となるため
開口率を犠牲にすることがない。 (2) 画素領域ではブラックマトリクスと画素電極で
もって補助容量を形成することが可能である。 (3) 駆動回路領域ではブラックマトリクスと回路T
FTとの間に寄生容量が形成されず、回路TFTの動作
速度が低下することがない。
The liquid crystal display device using the present invention has the following advantages. (1) In the pixel area, a black matrix can be formed with a minimum necessary alignment margin, so that the aperture ratio is not sacrificed. (2) In the pixel region, it is possible to form an auxiliary capacitance with a black matrix and a pixel electrode. (3) In the drive circuit area, the black matrix and the circuit T
No parasitic capacitance is formed between the FT and the FT, and the operation speed of the circuit TFT does not decrease.

【図面の簡単な説明】[Brief description of the drawings]

【図1】 液晶表示装置の構成を示す図。FIG. 1 illustrates a structure of a liquid crystal display device.

【図2】 薄膜トランジスタの作製工程を示す図。FIG. 2 illustrates a manufacturing process of a thin film transistor.

【図3】 対向基板の作製工程を示す図。FIG. 3 is a view showing a manufacturing process of a counter substrate.

【図4】 セル組み工程の概略を示す図。FIG. 4 is a view schematically showing a cell assembling step.

【符号の説明】[Explanation of symbols]

101 ガラス基板 102 アクティブマトリクス基板側ブ
ラックマトリクス 103 ガラス基板 104 対向基板側ブラックマトリクス 105 駆動回路領域 106 画素領域 107 ブラックマトリクスの窓
DESCRIPTION OF SYMBOLS 101 Glass substrate 102 Active matrix substrate side black matrix 103 Glass substrate 104 Opposite substrate side black matrix 105 Drive circuit area 106 Pixel area 107 Black matrix window

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) H01L 29/78 619B ──────────────────────────────────────────────────続 き Continued on the front page (51) Int.Cl. 7 Identification symbol FI Theme coat ゛ (Reference) H01L 29/78 619B

Claims (8)

【特許請求の範囲】[Claims] 【請求項1】第1のブラックマトリクスが形成された画
素領域と、駆動回路領域とを有する第1の基板と、前記
第1の基板と対向し、第2のブラックマトリクスが形成
されている第2の基板とを有し、前記第2のブラックマ
トリクスは第1の基板の前記画素領域を除く領域と対向
していることを特徴とする液晶表示装置。
A first substrate having a pixel region on which a first black matrix is formed and a driving circuit region; and a first substrate facing the first substrate and having a second black matrix formed thereon. A liquid crystal display device comprising: a second substrate; and the second black matrix facing a region of the first substrate other than the pixel region.
【請求項2】第1のブラックマトリクスが形成された画
素領域と、駆動回路領域とを有する第1の基板と、前記
第1の基板と対向し、第2のブラックマトリクスが形成
されている第2の基板とを有する液晶表示装置におい
て、前記第2のブラックマトリクスは第1の基板の前記
画素領域を除く領域と対向し、前記画素領域と重なる部
分を有することを特徴とする液晶表示装置。
2. A first substrate having a pixel region on which a first black matrix is formed and a driving circuit region, and a first substrate facing the first substrate and having a second black matrix formed thereon. 2. The liquid crystal display device according to claim 1, wherein the second black matrix has a portion facing the region of the first substrate excluding the pixel region and overlapping the pixel region.
【請求項3】第1のブラックマトリクスが形成された画
素領域と、駆動回路領域とを有する第1の基板と、前記
第1の基板と対向し、第2のブラックマトリクスが形成
されている第2の基板とを有する液晶表示装置におい
て、前記画素領域には複数の画素電極が設けられ、前記
複数の画素電極にはそれぞれ第1の薄膜トランジスタが
接続され、前記駆動回路領域には前記第1の薄膜トラン
ジスタを制御する複数の第2の薄膜トランジスタが設け
られ、前記第2のブラックマトリクスは第1の前記画素
領域を除く領域に対向し、且つ前記画素領域と重なる部
分を有することを特徴とする液晶表示装置。
3. A first substrate having a pixel region in which a first black matrix is formed and a driving circuit region, and a first substrate facing the first substrate and having a second black matrix formed thereon. A plurality of pixel electrodes are provided in the pixel region, a first thin film transistor is connected to each of the plurality of pixel electrodes, and the first circuit is connected to the drive circuit region. A plurality of second thin film transistors for controlling the thin film transistors are provided, and the second black matrix has a portion opposed to a region excluding the first pixel region and overlapping the pixel region. apparatus.
【請求項4】請求項1乃至3のいずれか一において、前
記第1のブラックマトリクスは金属薄膜または樹脂を含
むことを特徴とする液晶表示装置。
4. The liquid crystal display device according to claim 1, wherein the first black matrix includes a metal thin film or a resin.
【請求項5】請求項1乃至4のいずれか一において、前
記第2のブラックマトリクスは金属薄膜または樹脂を含
むことを特徴とする液晶表示装置。
5. The liquid crystal display device according to claim 1, wherein the second black matrix includes a metal thin film or a resin.
【請求項6】請求項4又は5において、前記金属薄膜は
クロム薄膜またはチタン薄膜であることを特徴とする液
晶表示装置。
6. A liquid crystal display according to claim 4, wherein said metal thin film is a chromium thin film or a titanium thin film.
【請求項7】請求項1乃至7のいずれか一において、前
記第1と第2のブラックマトリクスとは重なる部分を有
することを特徴とする液晶表示装置。
7. The liquid crystal display device according to claim 1, wherein the first and second black matrices have overlapping portions.
【請求項8】請求項1乃至8のいずれか一に記載の液晶
表示装置を有することを特徴とするプロジェクター。
8. A projector comprising the liquid crystal display device according to claim 1.
JP2000258441A 2000-08-29 2000-08-29 Liquid crystal display device Pending JP2001133766A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000258441A JP2001133766A (en) 2000-08-29 2000-08-29 Liquid crystal display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000258441A JP2001133766A (en) 2000-08-29 2000-08-29 Liquid crystal display device

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP11828996A Division JPH09281476A (en) 1996-04-16 1996-04-16 Liquid crystal display device and its production

Publications (1)

Publication Number Publication Date
JP2001133766A true JP2001133766A (en) 2001-05-18

Family

ID=18746757

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000258441A Pending JP2001133766A (en) 2000-08-29 2000-08-29 Liquid crystal display device

Country Status (1)

Country Link
JP (1) JP2001133766A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7750996B2 (en) 2001-05-18 2010-07-06 Hitachi, Ltd. Liquid crystal display device
KR101100892B1 (en) * 2004-08-27 2012-01-02 삼성전자주식회사 Display apparatus
JP2016219847A (en) * 2009-10-30 2016-12-22 株式会社半導体エネルギー研究所 Semiconductor device

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7750996B2 (en) 2001-05-18 2010-07-06 Hitachi, Ltd. Liquid crystal display device
KR101100892B1 (en) * 2004-08-27 2012-01-02 삼성전자주식회사 Display apparatus
JP2016219847A (en) * 2009-10-30 2016-12-22 株式会社半導体エネルギー研究所 Semiconductor device
US11668988B2 (en) 2009-10-30 2023-06-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same

Similar Documents

Publication Publication Date Title
JP3634061B2 (en) Liquid crystal display
JP3274081B2 (en) Method for manufacturing thin film transistor and method for manufacturing liquid crystal display device
EP2881785A1 (en) Array substrate, manufacturing method therefor, and display apparatus
JPH09311342A (en) Display device
JPH09281508A (en) Liquid crystal display device and its manufacture
JP3277732B2 (en) Color display
US20050202601A1 (en) Electro-optical device, method of manufacturing the same, and electronic apparatus
JP2002164546A (en) Semiconductor device and its fabricating method
JPH09318972A (en) Liquid crystal display device and its manufacture
KR20050001252A (en) In plane switching mode liquid crystal display device and method of fabricating the same
JPH10153796A (en) Liquid crystal display device and its manufacture
JP3454340B2 (en) Liquid crystal display
JPH0926601A (en) Liquid crystal display device and its production
JPH0954342A (en) Active matrix type liquid crystal display panel and its production
JPH08184852A (en) Active matrix type display device
JPH09281476A (en) Liquid crystal display device and its production
JP2004212436A (en) Semiconductor device and method for fabricating the same
JP4536198B2 (en) Liquid crystal display
JP2006209130A (en) Thin film transistor display panel, liquid crystal display including same display panel and manufacturing method thereof
JPH10260400A (en) Liquid crystal display element
JPH1079514A (en) Method for manufacturing active matrix board
JP2001133766A (en) Liquid crystal display device
JPH1195262A (en) Integral type liquid crystal display panel having image sensor function
KR100425159B1 (en) Method For Fabricating The Polysilicon Thin Film Transistor And Method For Fabricating Liquid Crystal Display Device By Using Said Metod
KR100493969B1 (en) Active matrix liquid crystal display device and its manufacturing method, electronic device having the device, and display device