KR100492791B1 - 센스앰프구동회로 - Google Patents

센스앰프구동회로 Download PDF

Info

Publication number
KR100492791B1
KR100492791B1 KR1019970073413A KR19970073413A KR100492791B1 KR 100492791 B1 KR100492791 B1 KR 100492791B1 KR 1019970073413 A KR1019970073413 A KR 1019970073413A KR 19970073413 A KR19970073413 A KR 19970073413A KR 100492791 B1 KR100492791 B1 KR 100492791B1
Authority
KR
South Korea
Prior art keywords
sense amplifier
control signal
driver
pull
driven
Prior art date
Application number
KR1019970073413A
Other languages
English (en)
Other versions
KR19990053723A (ko
Inventor
이승현
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1019970073413A priority Critical patent/KR100492791B1/ko
Publication of KR19990053723A publication Critical patent/KR19990053723A/ko
Application granted granted Critical
Publication of KR100492791B1 publication Critical patent/KR100492791B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G11C7/08—Control thereof
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/06—Sense amplifier related aspects
    • G11C2207/065—Sense amplifier drivers

Landscapes

  • Dram (AREA)

Abstract

본 발명은 반도체 메모리 소자의 센스앰프 구동회로에 관한 것으로, 특히 센스앰프 제어신호(RTO)를 엔모스형 트랜지스터를 사용하여 발생시키므로써 칩의 면적을 줄이고 보다 안정된 칩의 동작을 확보하기 위한 센스앰프 구동회로에 관한 것으로, 상기 목적 달성을 위한 본 발명의 제1 실시예는 소정의 입력신호에 의해 구동되어 VPP 전압을 출력하는 레벨쉬프터와, 상기 VPP 전압에 의해 구동되어 센스앰프 제어신호(RTO)를 출력하는 다수개의 엔모스형 트랜지스터로 구성되는 센스앰프 풀업 드라이버와, 상기 소정의 입력신호에 의해 구동되어 센스앰프 제어신호(/S)를 출력하는 다수개의 엔모스형 트랜지스터로 구성되는 센스앰프 풀다운 드라이버를 구비하고, 상기 목적 달성을 위한 본 발명의 제2 실시예는 소정의 입력신호에 의해 구동되어 VPP 전압을 출력하는 레벨쉬프터와, 상기 VPP 전압에 의해 구동되어 센스앰프 제어신호(RTO)를 출력하는 다수개의 엔모스형 트랜지스터로 구성되는 센스앰프 풀업 드라이버와, 상기 VPP 전압에 의해 구동되어 센스앰프 제어신호(/S)를 출력하는 다수개의 엔모스형 트랜지스터로 구성되는 센스앰프 풀다운 드라이버를 구비하므로써 칩의 면적이 줄어들고 보다 안정된 칩동작이 가능하게 된다.

Description

센스앰프 구동회로
본 발명은 반도체 메모리 소자의 센스앰프 구동회로에 관한 것으로, 특히 센스앰프 제어신호(RTO)를 엔모스형 트랜지스터를 사용하여 발생시키므로써 칩의 면적을 줄이고 보다 안정된 칩의 동작을 확보하기 위한 센스앰프 구동회로에 관한 것이다.
일반적으로, 메모리 셀에 저장되어 있는 데이터를 확실하게 감지하고 증폭하여 그 값을 외부에 연결시켜 주기 위해서는 센스앰프(Sense Amplifier, 보통 S/A로 표기한다)와 같은 증폭회로가 필수적이다.
이러한 센스앰프를 구동하기 위해서는 구동전압이 필요한데, 이러한 구동전압으로 센스앰프 제어신호(RTO)와 센스앰프 제어신호(/S)가 사용된다.
본 발명은 이러한 구동전압으로서 센스앰프 제어신호(RTO)를 발생시키는 구동회로에 관한 것이다.
센스앰프 풀업 드라이버는 메모리 셀의 저장정보를 증폭시키는 센스앰프를 구동시키는 센스앰프 제어신호(RTO) 레벨을 조절하는 드라이버이다.
그리고, 센스앰프 풀다운 드라이버는 센스앰프 제어신호(/S) 레벨을 조절하는 드라이버이다.
일반적으로, 센스앰프 제어신호(RTO)와 센스앰프 제어신호(/S)는 스탠바이(Standby) 상태에서 Vcc/2로 대기하고 있다가 센싱이 시작되면 센스앰프 제어신호(RTO)는 Vcc 레벨로 센스앰프 제어신호(/S)는 Vss 레벨로 변화하게 된다.
종래의 센스앰프 풀업 드라이버 장치는 센스앰프 제어신호(RTO)를 발생시키는데 다수개의 피모스형 트랜지스터를 사용하였다.
이를 도 1를 참조하여 살펴보면, 12개의 피모스 센스앰프 풀업 드라이버(10)와 12개의 엔모스 센스앰프 풀다운 드라이버(12)가 존재한다.
이들은 각각 256K 또는 516K 기억소자 블럭내에서 약 100 Column당 하나씩 위치하게 된다.
센스앰프 풀업 드라이버(10)의 크기는 센스앰프 풀다운 드라이버(12)의 2배의 크기가 된다.
이는 동일한 량의 전류가 센스앰프 풀업 드라이버(10)를 통해서 센스앰프 풀다운 드라이버(12)로 균형을 맞춰 흐르게 하기 위함이다.
한개의 제어신호 Cnt1이 "하이"로 인에이블 되면 직렬연결된 3개의 인버터를 거쳐 발생되는 "로우" 신호가 센스앰프 풀업 드라이버(10) 게이트로 인가되고, 동시에 직렬연결된 2개의 인버터를 거쳐 발생되는 "하이" 신호가 센스앰프 풀다운 드라이버(12) 게이트로 인가되어 12개의 피모스와 엔모스를 턴온시켜 센스앰프 증폭을 위해 센스앰프 제어신호(RTO)를 VCC 레벨로 증가시키며, 센스앰프 제어신호(/S)를 VSS 레벨로 감소시킨다.
이런식으로 피모스와 엔모스를 동시에 배치하기 위해서는 피모스와 엔모스 사이에 WELL이 필요하게 된다.
또한 피모스와 엔모스에 동일한 전류를 흘러주기 위해서는 피모스가 엔모스 크기의 2배가 되어야한다.
이러한 이유로 피모스를 사용하여 센스앰프 제어신호(RTO)를 발생하는 기존의 센스앰프 구동회로에 있어서는 칩의 면적이 증가하게 되고 또한 피모스를 사용하기 때문에 엔모스에 비해 안정성이 떨어져 안정적인 칩의 동작을 확보하기가 어려워진다.
이에, 본 발명은 상기한 바와 같은 종래기술의 제 문제점을 해소시키기 위하여 창안된 것으로, 피모스와 엔모스의 동시배치에 따른 웰을 제거하고 동일전류를 흘려주기 위해 필요한 피모스의 상대적인 사이즈 증가를 제거하여 칩의 면적을 줄이고 보다 안정된 칩의 동작을 확보하기 위한 센스앰프 구동회로를 제공함에 그 목적이 있다.
상기한 바와 같은 목적을 달성하기 위한 본 발명의 제1 실시예는 소정의 입력신호에 의해 구동되어 VPP 전압을 출력하는 레벨쉬프터와,
상기 VPP 전압에 의해 구동되어 제 1 센스앰프 제어신호를 출력하는 다수개의 엔모스형 트랜지스터로 구성되는 센스앰프 풀업 드라이버와,
상기 소정의 입력신호에 의해 구동되어 제 2 센스앰프 제어신호를 출력하는 다수개의 엔모스형 트랜지스터로 구성되는 센스앰프 풀다운 드라이버를 구비함을 특징으로 한다.
상기한 바와 같은 목적을 달성하기 위한 본 발명의 제2 실시예는 소정의 입력신호에 의해 구동되어 VPP 전압을 출력하는 레벨쉬프터와,
상기 VPP 전압에 의해 구동되어 제 1 센스앰프 제어신호를 출력하는 다수개의 엔모스형 트랜지스터로 구성되는 센스앰프 풀업 드라이버와,
상기 VPP 전압에 의해 구동되어 제 2 센스앰프 제어신호를 출력하는 다수개의 엔모스형 트랜지스터로 구성되는 센스앰프 풀다운 드라이버를 구비함을 특징으로 한다.
상술한 목적 및 기타의 목적과 본 발명의 특징 및 이점은 첨부도면과 관련한 다음의 상세한 설명을 통해 보다 분명해질 것이다.
이하, 첨부도면을 참조하여 본 발명의 제1, 제2 실시예를 상세히 설명한다.
도 2는 본 발명의 제1 실시예에 따른 센스앰프 구동회로를 나타낸 것으로, 입력신호 Cnt1에 의해 구동되어 VPP 전압을 출력하는 레벨쉬프터(14)와, 12개의 엔모스형 트랜지스터가 상기 레벨쉬프터(14)의 VPP 전압에 의해 구동되어 센스앰프 제어신호(RTO)를 출력하는 센스앰프 풀업 드라이버(10)와, 상기 입력신호 Cnt1에 의해 구동되어 센스앰프 제어신호(/S)를 출력하는 12개의 엔모스형 트랜지스터로 구성되는 센스앰프 풀다운 드라이버(12)로 구성된다.
상기 센스앰프 풀업 드라이버(10)의 크기와 센스앰프 풀다운 드라이버(12)의 크기는 동일하다.
또한 엔모스형 센스앰프 풀업 드라이버(10)를 구동하기 위해 공지의 레벨쉬프터(14)가 배치되어 있다.
이 회로는 Cnt1이 "하이"로 인에이블되면 2개의 인버터를 지나 센스앰프 풀다운 드라이버(12) 게이트에는 "하이" 신호가 인가되어 12개의 엔모스형 트랜지스터가 턴온되어 센스앰프 제어신호(/S)를 출력하고, 동시에 2개의 인버터를 지나 레벨쉬프터(14) 입력단에 "하이" 신호가 입력되어 전압레벨이 VCC에서 VPP로 바뀌어 센스앰프 풀업 드라이버(10)의 게이트에 VPP가 인가된다.
이는 엔모스 센스앰프 풀업 드라이버(10)의 경우 VCC를 Vt Drop없이 공급해야 되기 때문에 게이트에 VCC보다 높은 전압인 VPP를 인가하여 턴온시킨다.
본 발명의 제1 실시예에서 살펴본 바와 같이 센스앰프 풀업 드라이버(10)를 기존의 피모스 대신 엔모스를 사용하여 구동하였다.
도 3은 본 발명의 제2 실시예를 나타낸 것으로, 본 발명의 제1 실시예와 비교하여 차이점은 센스앰프 풀다운 드라이버(12)를 구동하기 위한 게이트 전압을 VCC가 아닌 VPP 전압을 사용한 것이다.
센스앰프 풀업 드라이버(10)와 센스앰프 풀다운 드라이버(12)를 동일한 엔모스로 사용하는 경우에는 게이트를 제어하는 전위의 크기가 다를뿐 위상은 동일하기 때문에 동일한 VPP로 두종류의 드라이버를 모두 제어할 수가 있다.
도 4는 도 3의 변형으로 동일한 VPP 전압을 사용하되 센스앰프 풀업 드라이버(10)와 센스앰프 풀다운 드라이버(12)를 상호 교대로 한개의 게이트 라인에 연결하여 사용한 것이다.
이러한 경우에는 게이트 라인이 한개만 필요하기 때문에 설계면적을 더욱 줄일 수 있어 칩의 집적도를 향상시킬 수가 있다.
도 5a 및 도 5b는 본 발명에 의한 센스앰프 구동회로와 기존의 센스앰프 구동회로에 대한 시뮬레이션 결과를 나타낸 것으로, 도 5a에서 알 수 있듯이 엔모스 센스앰프 풀업 드라이버(10)를 턴온시키기 위하여 센스앰프 풀업 드라이버(10)의 소오스단에 인가되는 VCC 전압보다 높은 VPP 전압이 "하이"로 인에이블된다.
이는 공지의 레벨쉬프터(14) 회로를 사용했기 때문이다.
도 5b는 기존의 센스앰프 풀업 드라이버(10) 게이트 단자를 "로우"로 인에이블시켜 피모스를 턴온시킨다.
도 5a에서 알 수 있듯이 엔모스 센스앰프 풀업 드라이버(10)의 크기를 피모스 센스앰프 풀업 드라이버(10)에 비해 1/2로 축소시켰음에도 거의 비슷한 드라이브 능력을 보인다.
즉, 센스앰프 제어신호(RTO)의 증가 Slope가 거의 유사하다는 것이다.
그리고 엔모스를 사용함에 따른 Vt Drop 현상도 나타나지 않는다.
이상의 결과에서 알 수 있는 바와 같이, 피모스 센스앰프 풀업 드라이버(10)를 사용하는 대신 엔모스 센스앰프 풀업 드라이버(10)를 사용하면 동작성에는 큰 차이를 보이지 않거나 오히려 Positive한 결과를 보이면서 드라이버의 크기는 반으로 축소시켜 설계면적을 크게 줄일 수 있음을 알 수 있다.
그리고 레이아웃 면적을 줄임으로써 칩의 집적도의 향상을 가져올 수가 있다.
이상에서 살펴본 바와 같이, 센스앰프 제어신호(RTO)를 발생시키는데 엔모스형 트랜지스터가 사용되므로 PMOS와 NMOS를 동시에 배치하기 위한 웰(WELL)이 불필요하고, 동일전류를 흘러주기 위해 PMOS의 사이즈를 NMOS의 2배로 할 필요가 없으므로 칩의 면적이 줄어들어 설계마진을 확보하고 생산량 및 웨이퍼를 증가시켜 가격 경쟁력에 있어서 우위를 확보할 수가 있다.
본 발명의 바람직한 실시예는 예시의 목적을 위한 것으로 당업자라면 첨부된 특허청구의 범위에 개시된 본 발명의 사상과 범위를 통해 각종 수정, 변경, 대체 및 부가가 가능할 것이다.
도 1은 종래기술에 따른 센스앰프 구동회로로 피모스와 엔모스를 사용하여 센스앰프 제어신호(RTO)와 센스앰프 제어신호(/S)를 발생시킨 회로.
도 2는 본 발명의 제1 실시예에 따른 센스앰프 구동회로로 레벨쉬프터에 의해 VPP를 발생시켜 엔모스를 구동하여 센스앰프 제어신호(RTO)를 발생시키고, 센스앰프 제어신호(/S)를 VCC에 의해 구동되는 또다른 다수개의 엔모스를 이용하여 발생시킨 회로.
도 3은 본 발명의 제2 실시예에 따른 센스앰프 구동회로로 레벨쉬프터에 의해 발생되는 VPP에 의해 구동되는 엔모스에 의해 센스앰프 제어신호(RTO)와 센스앰프 제어신호(/S)를 발생시킨 회로.
도 4는 본 발명의 제3 실시예에 따른 센스앰프 구동회로로 레벨쉬프터에 의해 발생되는 VPP가 하나의 제어선을 통해 엔모스를 구동하여 센스앰프 제어신호(RTO)와 센스앰프 제어신호(/S)를 발생시킨 회로.
도 5a는 본 발명의 실시예들에 대한 시뮬레이션 결과.
도 5b는 종래의 센스앰프 구동회로에 대한 시뮬레이션 결과.
〈도면의 주요부분에 대한 부호의 설명〉
10 : 센스앰프 풀업 드라이버 12 : 센스앰프 풀다운 드라이버
14 : 레벨쉬프터 RTO : 센스앰프 제어신호
/S : 센스앰프 풀다운 제어신호

Claims (2)

  1. 소정의 입력신호에 의해 구동되어 VPP 전압을 출력하는 레벨쉬프터와,
    상기 VPP 전압에 의해 구동되어 제 1 센스앰프 제어신호를 출력하는 다수개의 엔모스형 트랜지스터로 구성되는 센스앰프 풀업 드라이버와,
    상기 소정의 입력신호에 의해 구동되어 제 2 센스앰프 제어신호를 출력하는 다수개의 엔모스형 트랜지스터로 구성되는 센스앰프 풀다운 드라이버를 구비함을 특징으로 하는 센스앰프 구동회로.
  2. 소정의 입력신호에 의해 구동되어 VPP 전압을 출력하는 레벨쉬프터와,
    상기 VPP 전압에 의해 구동되어 제 1 센스앰프 제어신호를 출력하는 다수개의 엔모스형 트랜지스터로 구성되는 센스앰프 풀업 드라이버와,
    상기 VPP 전압에 의해 구동되어 제 2 센스앰프 제어신호를 출력하는 다수개의 엔모스형 트랜지스터로 구성되는 센스앰프 풀다운 드라이버를 구비함을 특징으로 하는 센스앰프 구동회로.
KR1019970073413A 1997-12-24 1997-12-24 센스앰프구동회로 KR100492791B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970073413A KR100492791B1 (ko) 1997-12-24 1997-12-24 센스앰프구동회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970073413A KR100492791B1 (ko) 1997-12-24 1997-12-24 센스앰프구동회로

Publications (2)

Publication Number Publication Date
KR19990053723A KR19990053723A (ko) 1999-07-15
KR100492791B1 true KR100492791B1 (ko) 2005-08-29

Family

ID=37304327

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970073413A KR100492791B1 (ko) 1997-12-24 1997-12-24 센스앰프구동회로

Country Status (1)

Country Link
KR (1) KR100492791B1 (ko)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01140497A (ja) * 1987-11-27 1989-06-01 Nec Corp センスアンプ回路
KR970012742A (ko) * 1995-08-24 1997-03-29 김광호 반도체 메모리 장치의 비트라인 센스 증폭기의 풀업회로
KR19990003038A (ko) * 1997-06-24 1999-01-15 김영환 센스 앰프 구동 바이어스 전위 프리차지 회로

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01140497A (ja) * 1987-11-27 1989-06-01 Nec Corp センスアンプ回路
KR970012742A (ko) * 1995-08-24 1997-03-29 김광호 반도체 메모리 장치의 비트라인 센스 증폭기의 풀업회로
KR19990003038A (ko) * 1997-06-24 1999-01-15 김영환 센스 앰프 구동 바이어스 전위 프리차지 회로

Also Published As

Publication number Publication date
KR19990053723A (ko) 1999-07-15

Similar Documents

Publication Publication Date Title
US6313694B1 (en) Internal power voltage generating circuit having a single drive transistor for stand-by and active modes
JPH0684373A (ja) 半導体メモリ装置のデータ出力回路
US6661734B2 (en) Semiconductor memory device
KR960025732A (ko) 동작전류 소모를 줄인 반도체 메모리 소자
JP3392497B2 (ja) テスト電位転送回路およびこれを用いた半導体記憶装置
KR100378685B1 (ko) 반도체 메모리 장치 및 그의 센스 앰프 제어 회로
US6456558B1 (en) Column decoding apparatus for use in a semiconductor memory device
US6625067B2 (en) Semiconductor memory device for variably controlling drivability
KR100492791B1 (ko) 센스앰프구동회로
US5682117A (en) Half power supply voltage generating circuit in a semiconductor memory device
KR100223849B1 (ko) 반도체 메모리장치
KR100364421B1 (ko) 센스앰프 구동회로
KR100264076B1 (ko) 데이타 출력 드라이버 전류를 증가시킨 디램
KR100295657B1 (ko) 반도체메모리의데이터입출력회로
KR100316521B1 (ko) 반도체 메모리의 오버 드라이브 회로
US11532350B2 (en) Memory device including data input/output circuit
KR100280406B1 (ko) 센스앰프구동회로
JP2920512B2 (ja) 半導体メモリのセンスアンプ回路
JP4543349B2 (ja) 半導体記憶装置
KR100203144B1 (ko) 센스앰프 드라이버 및 그 제어회로
KR100278981B1 (ko) 반도체 메모리의 구동전압 가변형 데이타 기록장치
KR100655067B1 (ko) 반도체 메모리 장치의 데이터 출력회로
JP3639050B2 (ja) 入力回路及び半導体装置
KR100235967B1 (ko) 노이즈 감소형 반도체 장치
JPH11203870A (ja) Ｉ／ｏクランプ回路を備えた半導体装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110429

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee