KR100489354B1 - Method of forming charge storage electrode of semiconductor device - Google Patents

Method of forming charge storage electrode of semiconductor device Download PDF

Info

Publication number
KR100489354B1
KR100489354B1 KR1019970045153A KR19970045153A KR100489354B1 KR 100489354 B1 KR100489354 B1 KR 100489354B1 KR 1019970045153 A KR1019970045153 A KR 1019970045153A KR 19970045153 A KR19970045153 A KR 19970045153A KR 100489354 B1 KR100489354 B1 KR 100489354B1
Authority
KR
South Korea
Prior art keywords
film
charge storage
storage electrode
amorphous silicon
forming
Prior art date
Application number
KR1019970045153A
Other languages
Korean (ko)
Other versions
KR19990021581A (en
Inventor
백선행
김준동
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1019970045153A priority Critical patent/KR100489354B1/en
Publication of KR19990021581A publication Critical patent/KR19990021581A/en
Application granted granted Critical
Publication of KR100489354B1 publication Critical patent/KR100489354B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/84—Electrodes with an enlarged surface, e.g. formed by texturisation being a rough surface, e.g. using hemispherical grains
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H01L28/92—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by patterning layers, e.g. by etching conductive layers

Abstract

1. 청구 범위에 기재된 발명이 속한 기술 분야1. The technical field to which the invention described in the claims belongs

반도체 제조 분야에 관한 것임Regarding the field of semiconductor manufacturing

2. 발명이 해결하고자 하는 기술적 과제 2. Technical problem to be solved by the invention

표면에 요철을 갖는 폴리실리콘막을 이용한 전하 저장 전극 형성 방법의 식각 과정에서 폴리실리콘막 요철 위에 산화막이 잔류하는 것과 폴리실리콘막 표면의 요철이 제거되는 것을 방지하여 정전 용량의 감소를 줄인다.In the etching process of the method for forming a charge storage electrode using the polysilicon film having irregularities on the surface, an oxide film is left on the polysilicon film irregularities and the unevenness on the surface of the polysilicon film is prevented to reduce the reduction in capacitance.

3. 발명의 해결 방법의 요지3. Summary of the Solution of the Invention

홀 모양의 전하 저장 전극 영역을 정의하고, 비정질 실리콘막을 형성한 후, 산화막을 형성하고 식각하여 전하 저장 전극 영역 내부에만 산화막이 남도록 한 다음, 비정질 실리콘막을 선택적으로 식각하여 전하 저장 전극 패턴을 형성하고, 전하 저장 전극 영역 내부에 남은 산화막과 상기 절연막을 제거한 후, 비정질 실리콘막 표면에 요철을 갖는 폴리실리콘막을 형성한다.After defining the hole-shaped charge storage electrode region, forming an amorphous silicon film, forming an oxide film and etching to leave the oxide film only inside the charge storage electrode region, and selectively etching the amorphous silicon film to form a charge storage electrode pattern. After removing the oxide film remaining inside the charge storage electrode region and the insulating film, a polysilicon film having irregularities is formed on the surface of the amorphous silicon film.

4. 발명의 중요한 용도4. Important uses of the invention

반도체 장치 제조 공정에 이용됨.Used in semiconductor device manufacturing process.

Description

반도체 장치의 전하 저장 전극 형성 방법Method for forming charge storage electrode of semiconductor device

본 발명은 반도체 장치 제조 방법에 관한 것으로 특히, 표면에 요철을 갖는 폴리실리콘막으로 이루어지는 반도체 장치의 전하 저장 전극 형성 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a semiconductor device, and more particularly, to a method for forming a charge storage electrode of a semiconductor device comprising a polysilicon film having irregularities on its surface.

캐패시터의 정전 용량을 증가시키기 위하여 전하 저장 전극을 표면에 요철을 갖는 폴리실리콘막(metastable polysilicon, 이하 MPS)을 이용하여 형성한다. MPS막은 적정 온도(560 ∼ 580 ℃)에서 폴리실리콘막을 증착하거나, 500 ∼ 540 ℃ 온도에서 비정질 실리콘막을 증착한 후 동일 챔버(chamber)에서 열처리함으로써 형성한다. 또는, 1000 ∼ 2000 Å 두께의 폴리실리콘막을 증착한 후 Si 핵을 씨딩(seeding)하여 Si 핵이 폴리실리콘막 내의 실리콘과 결합하도록 진공 열처리를 하여 형성한다.In order to increase the capacitance of the capacitor, the charge storage electrode is formed using a polysilicon film (MPS) having irregularities on its surface. The MPS film is formed by depositing a polysilicon film at an appropriate temperature (560 to 580 ° C.) or by depositing an amorphous silicon film at a temperature of 500 to 540 ° C., followed by heat treatment in the same chamber. Alternatively, the Si core is seeded by depositing a polysilicon film having a thickness of 1000 to 2000 GPa and formed by vacuum heat treatment so that the Si nucleus is bonded to the silicon in the polysilicon film.

종래 기술에 따라 형성된 반도체 장치의 전하 저장 전극 형성 방법을 첨부된 도면을 참조하여 설명한다.A method of forming a charge storage electrode of a semiconductor device formed according to the prior art will be described with reference to the accompanying drawings.

먼저, 도1a에 도시한 바와 같이 소정의 하부층이 형성된 실리콘 기판(11) 상의 절연막(12)을 식각하여 콘택홀을 형성한 후 콘택홀 내부에 2000 Å의 폴리실리콘막으로 플러그(plug, 13)를 형성한다. 이어서, 절연막(14)을 형성하고 식각하여 홀 모양의 전하 저장 전극 영역을 형성한 후 폴리실리콘막(15) 및 MPS막(16)을 일정 두께로 증착한다. 이어서, 전하 저장 전극 패턴을 형성하기 위한 폴리실리콘막(15) 및 MPS막(16) 식각시 상기 전하 저장 전극 영역 내의 폴리실리콘막(15) 및 MPS막(16)을 보호하기 위한 산화막(17)을 형성한다.First, as shown in FIG. 1A, a contact hole is formed by etching an insulating film 12 on a silicon substrate 11 on which a predetermined lower layer is formed, and then a plug of a polysilicon film having a thickness of 2000 kV is formed inside the contact hole. To form. Subsequently, the insulating layer 14 is formed and etched to form a hole-shaped charge storage electrode region, and then the polysilicon layer 15 and the MPS layer 16 are deposited to a predetermined thickness. Subsequently, an oxide film 17 for protecting the polysilicon film 15 and the MPS film 16 in the charge storage electrode region when the polysilicon film 15 and the MPS film 16 for forming the charge storage electrode pattern is etched. To form.

다음으로, 도1b에 도시한 바와 같이 상기 산화막(17)을 건식 및 습식 식각 방법으로 식각하여 상기 전하 저장 전극 영역에 내에만 소정 두께의 산화막(17)이 남도록 한다. 이때, 절연막(14) 상의 MPS막(16) 표면에 산화막(17)이 잔류하게 된다. 따라서, 도1c에 도시한 바와 같이 잔류된 산화막으로 인하여 이후 전하 저장 전극 패턴 형성을 위한 폴리실리콘막(15) 및 MPS막(16)식각 공정 후 절연막(14) 표면에 'a'와 같이 폴리실리콘막(16, 17)이 남아서 후속 금속 배선 공정에서 문제를 유발한다.Next, as illustrated in FIG. 1B, the oxide film 17 is etched by dry and wet etching so that the oxide film 17 having a predetermined thickness remains only in the charge storage electrode region. At this time, the oxide film 17 remains on the surface of the MPS film 16 on the insulating film 14. Accordingly, as shown in FIG. 1C, after the etching process of the polysilicon film 15 and the MPS film 16 for the formation of the charge storage electrode pattern, the polysilicon such as 'a' is formed on the surface of the insulating film 14. Films 16 and 17 remain, causing problems in subsequent metallization processes.

도1d는 상기 산화막(17) 식각 과정에서 절연막 상부의 MPS막(16) 요철 부위에 산화막(17)이 잔류되지 않도록 습식 식각 정도를 증가시킨 경우의 식각 결과를 나타낸 것이다. 이때, 전하 저장 전극 영역 내의 산화막 손실이 많아서 도1e에 도시한 바와 같이 이후의 전하 저장 전극 패턴을 형성하기 위한 폴리실리콘막(15) 및 MPS막(16) 식각시 상기 산화막(17)이 식각 장벽의 역할을 하지 못하여 전하 저장 전극 영역 측벽 및 바닥(b)에 MPS막(16) 및 폴리실리콘막(15)이 손상되어 정전 용량이 감소되는 단점이 있다.FIG. 1D illustrates an etching result when the wet etching degree is increased so that the oxide film 17 does not remain in the uneven portion of the MPS film 16 on the insulating film during the etching process of the oxide film 17. At this time, since the oxide film loss in the charge storage electrode region is large, as shown in FIG. 1E, the oxide film 17 is an etch barrier when the polysilicon film 15 and the MPS film 16 are etched to form a subsequent charge storage electrode pattern. Since the MPS film 16 and the polysilicon film 15 are damaged on the sidewalls and the bottom b of the charge storage electrode region, the capacitance is reduced.

상기와 같은 문제점을 해결하기 위하여 안출된 본 발명은 산화막이 MPS막 표면에 잔류되는 것을 방지하고 MPS막의 손상을 억제할 수 있는 반도체 장치의 전하 저장 전극 형성 방법을 제공하는데 그 목적이 있다.The present invention devised to solve the above problems is to provide a method for forming a charge storage electrode of a semiconductor device that can prevent the oxide film from remaining on the surface of the MPS film and suppress the damage of the MPS film.

상기와 같은 목적을 달성하기 위한 본 발명은 반도체 장치의 전하 저장 전극 형성 방법에 있어서, 소정의 하부층이 형성된 반도체 기판 상에 절연막을 형성하고 식각하여 홀 모양의 전하 저장 전극 영역을 정의하는 단계; 상기 홀의 측벽 및 상기 절연막 상에 비정질 실리콘막을 형성하는 단계; 상기 비정질 실리콘막 상에 산화막을 형성하는 단계; 상기 산화막을 식각하여 상기 전하 저장 전극 영역 내부에만 상기 산화막이 남도록 하는 단계; 상기 비정질 실리콘막을 선택 식각하여 전하 저장 전극 패턴을 형성하는 단계; 상기 전하 저장 전극 영역 내부에 남은 산화막과 상기 절연막을 제거하는 단계; 상기 비정질 실리콘막 표면에 요철을 갖는 폴리실리콘막을 형성하는 단계를 포함하여 이루어진다.According to an aspect of the present invention, there is provided a method of forming a charge storage electrode of a semiconductor device, the method comprising: forming an insulating layer on a semiconductor substrate on which a predetermined lower layer is formed and etching to define a hole-shaped charge storage electrode region; Forming an amorphous silicon film on the sidewalls of the holes and the insulating film; Forming an oxide film on the amorphous silicon film; Etching the oxide layer so that the oxide layer remains only inside the charge storage electrode region; Selectively etching the amorphous silicon layer to form a charge storage electrode pattern; Removing the oxide film and the insulating film remaining inside the charge storage electrode region; And forming a polysilicon film having irregularities on the surface of the amorphous silicon film.

본 발명은 전하 저장 전극 형성시 문제되는 산화막의 잔류 및 요철의 평탄화로 인한 정전 용량 감소를 해결하기 위하여, 전하 저장 전극 영역에 비정질 실리콘막만을 증착한 후 산화막을 형성하고 식각하여 전하 저장 전극 패턴을 형성하고 이후에 MPS막을 형성하여 MPS막의 요철 사이에 산화막이 남을 가능성을 제거함으로써, MPS막의 요철 손상을 방지하여 정전 용량의 감소를 방지할 수 있다.According to the present invention, in order to solve the reduction of capacitance due to the remaining of the oxide film and the planarization of the unevenness, which is a problem in forming the charge storage electrode, the amorphous silicon film is deposited on the charge storage electrode region and then the oxide film is formed and etched to form the charge storage electrode pattern. By forming the MPS film afterwards, eliminating the possibility of the oxide film remaining between the unevenness of the MPS film, it is possible to prevent the uneven damage of the MPS film and to prevent the reduction of the capacitance.

이하, 첨부된 도면을 참조하여 본 발명의 일실시 예를 설명한다.Hereinafter, with reference to the accompanying drawings will be described an embodiment of the present invention.

도2a 내지 도2d는 본 발명의 일실시 예에 따른 전하 저장 전극 형성 공정 단면도이다.2A through 2D are cross-sectional views of a process of forming a charge storage electrode according to an exemplary embodiment of the present invention.

먼저, 도2a에 도시한 바와 같이 플러그(22)를 포함한 소정의 하부층이 형성된 실리콘 기판(21) 위에 절연막(23)을 형성하고 식각하여 홀 모양의 전하 저장 전극 영역을 정의한다. 이어서, 전체 구조에 비정질 실리콘막(24)을 약 500 Å 두께로 증착하고 산화막(25)을 형성한다. 상기 산화막(25)은 단차 피복성(step coverage)이 우수하여 전하 저장 전극 영역 내부를 완전히 채워 빈영역(void)의 생성을 최소화할 수는 O3-PSG(phospho-silicate glass) 등으로 형성된다.First, as shown in FIG. 2A, an insulating film 23 is formed and etched on the silicon substrate 21 on which a predetermined lower layer including the plug 22 is formed to define a hole-shaped charge storage electrode region. Subsequently, an amorphous silicon film 24 is deposited to a thickness of about 500 GPa over the entire structure, and an oxide film 25 is formed. The oxide layer 25 is formed of O 3 -PSG (phospho-silicate glass) or the like, which is excellent in step coverage and can completely fill the inside of the charge storage electrode region to minimize generation of voids. .

다음으로, 도2b에 도시한 바와 같이 상기 비정질 실리콘막(24) 표면이 드러날 때까지 CHF3 및 CF4 등의 가스로 상기 산화막(25)을 전면식각하여 전하 저장 전극 영역 내부에만 일정 두께로 산화막(25)을 남긴다.Next, as shown in FIG. 2B, the oxide film 25 is etched entirely with a gas such as CHF 3 and CF 4 until the surface of the amorphous silicon film 24 is exposed, and the oxide film has a predetermined thickness only inside the charge storage electrode region. Leave 25.

다음으로, 2c에 도시한 바와 같이 상기 절연막(24) 상에 노출된 비정질 실리콘막(24)을 Cl2 가스로 식각하여 전하 저장 전극 패턴을 형성한다.Next, as shown in 2c, the amorphous silicon film 24 exposed on the insulating film 24 is etched with Cl 2 gas to form a charge storage electrode pattern.

다음으로, 도2d에 도시한 바와 같이 상기 보호 산화막(25) 및 절연막(23)을 습식 식각으로 제거한다. 이때 상기 보호 산화막(25)과 절연막(23)이 동시에 제거될 수 있도록 이전의 공정에서 상기 보호 산화막(25)과 비슷한 식각 선택비를 갖는 절연막(23)의 종류 및 식각 용액을 선정하는데 본 발명의 일실시 예로서, 산화막으로 상기 절연막을 형성하고, 식각 용액은 HF을 사용하여 상기 절연막(23) 및 산화막(25)을 제거한다. 또한, 상기 제거 과정 후 비정질 실리콘막의 무너짐이 발생하지 않도록하기 위하여 이전의 증착 과정에서 상기 비정질 실리콘막은 500 Å 이상의 두께로 형성되어야 한다.Next, as shown in FIG. 2D, the protective oxide film 25 and the insulating film 23 are removed by wet etching. In this case, in order to remove the protective oxide film 25 and the insulating film 23 at the same time, the type and the etching solution of the insulating film 23 having an etching selectivity similar to that of the protective oxide film 25 are selected. In an embodiment, the insulating film is formed of an oxide film, and the etching solution removes the insulating film 23 and the oxide film 25 using HF. In addition, in order to prevent the amorphous silicon film from collapsing after the removal process, the amorphous silicon film should be formed to a thickness of 500 kPa or more in the previous deposition process.

다음으로, 도2e에 도시한 바와 같이 핵성장 방법(seed)을 이용하여 상기 비정질 실리콘막(24) 표면에 MPS막(26)을 형성하여 MPS막(26)으로 이루어진 전하 저장 전극을 형성한다.Next, as shown in FIG. 2E, the MPS film 26 is formed on the surface of the amorphous silicon film 24 by using a nuclear growth method (seed) to form a charge storage electrode made of the MPS film 26.

이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.The present invention described above is not limited to the above-described embodiments and the accompanying drawings, and various substitutions, modifications, and changes are possible in the technical field of the present invention without departing from the technical spirit of the present invention. It will be clear to those of ordinary knowledge.

상기와 같이 이루어지는 본 발명은 MPS막 위에 보호 산화막을 형성하지 않아 MPS막에 산화막이 잔류하는 것을 방지하여 후속의 금속 공정을 수월하게 진행할 수 있으며 식각 과정에서 발생하는 MPS막의 손상을 방지하여 정전 용량의 감소를 피할 수 있다.The present invention made as described above does not form a protective oxide film on the MPS film to prevent the oxide film remaining on the MPS film to facilitate the subsequent metal process and to prevent damage of the MPS film generated during the etching process of the capacitance The reduction can be avoided.

도1a 내지 도1e는 종래 기술에 따른 반도체 장치의 전하 저장 전극 형성 공정 단면도.1A to 1E are cross-sectional views of a charge storage electrode forming process of a semiconductor device according to the prior art.

도2a 내지 도2e는 본 발명의 일실시 예에 따른 전하 저장 전극 형성 공정 단면도.2A to 2E are cross-sectional views of a charge storage electrode forming process according to an embodiment of the present invention.

*도면의 주요 부분에 대한 설명* Description of the main parts of the drawing

11, 21: 실리콘 기판 12, 23: 절연막11, 21: silicon substrate 12, 23: insulating film

13, 22: 플러그 14: 절연막13, 22: plug 14: insulating film

15: 폴리실리콘막 16, 26: MPS막15: polysilicon film 16, 26: MPS film

17, 25: 보호 산화막 24: 비정질 실리콘막17, 25: protective oxide film 24: amorphous silicon film

Claims (4)

플러그가 형성된 기판 상에 제1산화막을 형성하고 식각하여 상기 플러그가 노출되는 홀 모양의 전하 저장 전극 영역을 정의하는 단계;Forming and etching a first oxide layer on the plug-formed substrate to define a hole-shaped charge storage electrode region to which the plug is exposed; 상기 노출된 플러그를 포함하는 전체구조 상부에 비정질 실리콘막을 형성하는 단계;Forming an amorphous silicon film on the entire structure including the exposed plug; 상기 비정질 실리콘막 상에 제2산화막을 형성하는 단계;Forming a second oxide film on the amorphous silicon film; 상기 제2산화막을 전면 식각하여 상기 전하 저장 전극 영역 내부에만 상기 제2산화막이 남도록 하는 단계;Etching the entire surface of the second oxide layer so that the second oxide layer remains only inside the charge storage electrode region; 상기 비정질 실리콘막을 선택 식각하여 전하 저장 전극 패턴을 형성하는 단계;Selectively etching the amorphous silicon layer to form a charge storage electrode pattern; 상기 전하 저장 전극 영역 내부에 남은 상기 제2산화막과 상기 제1산화막을 HF 용액을 이용한 습식 식각으로 동시에 제거하는 단계; 및Simultaneously removing the second oxide film and the first oxide film remaining in the charge storage electrode region by wet etching using an HF solution; And 상기 비정질 실리콘막 표면에 요철을 갖는 폴리실리콘막을 형성하는 단계를 포함하여 이루어지는 반도체 장치의 전하 저장 전극 형성 방법.And forming a polysilicon film having irregularities on the surface of the amorphous silicon film. 제 1 항에 있어서,The method of claim 1, 상기 비정질 실리콘막의 두께는 적어도 500 Å으로 이루어지는 반도체 장치의 전하 저장 전극 형성 방법.And a thickness of the amorphous silicon film is at least 500 GPa. 제 1 항에 있어서,The method of claim 1, 상기 전하 저장 전극 영역 내부에만 상기 제2산화막을 남도록 하는 단계에서, 상기 산화막을 CHF3 및 CF4 가스 중 적어도 어느 하나를 이용하고,In the step of leaving the second oxide film only inside the charge storage electrode region, the oxide film using at least one of CHF 3 and CF4 gas, 상기 비정질 실리콘막을 식각하는 단계에서 Cl2 가스로 상기 비정질 실리콘막을 식각하는 반도체 장치의 전하 저장 전극 형성 방법.And etching the amorphous silicon film with Cl 2 gas in the etching of the amorphous silicon film. 제 1 항에 있어서,The method of claim 1, 상기 요철을 갖는 폴리실리콘막을 형성하는 단계에서, 핵성장 방법으로 MPS(metastable polysilicon)막을 형성하는 반도체 장치의 전하 저장 전극 형성 방법.A method of forming a charge storage electrode of a semiconductor device, wherein in the step of forming the polysilicon film having irregularities, a MPS (metastable polysilicon) film is formed by a nuclear growth method.
KR1019970045153A 1997-08-30 1997-08-30 Method of forming charge storage electrode of semiconductor device KR100489354B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970045153A KR100489354B1 (en) 1997-08-30 1997-08-30 Method of forming charge storage electrode of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970045153A KR100489354B1 (en) 1997-08-30 1997-08-30 Method of forming charge storage electrode of semiconductor device

Publications (2)

Publication Number Publication Date
KR19990021581A KR19990021581A (en) 1999-03-25
KR100489354B1 true KR100489354B1 (en) 2006-05-03

Family

ID=37180865

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970045153A KR100489354B1 (en) 1997-08-30 1997-08-30 Method of forming charge storage electrode of semiconductor device

Country Status (1)

Country Link
KR (1) KR100489354B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100358064B1 (en) * 1999-06-30 2002-10-25 주식회사 하이닉스반도체 Method of forming a storage node in a semiconductor device

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR930014987A (en) * 1991-12-28 1993-07-23 정몽헌 Cylindrical charge storage electrode manufacturing method
JPH07335842A (en) * 1994-06-14 1995-12-22 Micron Semiconductor Inc Semiconductor memory accumulation device of accumulation capacitor structure (stc structure) using vapor growth method of nitridation titanium (tin) on dome-shaped particlesilicon and its preparation
US5597756A (en) * 1995-06-21 1997-01-28 Micron Technology, Inc. Process for fabricating a cup-shaped DRAM capacitor using a multi-layer partly-sacrificial stack
KR0155903B1 (en) * 1995-10-24 1998-10-15 김광호 Method for manufacturing capacitor of semiconductor device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR930014987A (en) * 1991-12-28 1993-07-23 정몽헌 Cylindrical charge storage electrode manufacturing method
JPH07335842A (en) * 1994-06-14 1995-12-22 Micron Semiconductor Inc Semiconductor memory accumulation device of accumulation capacitor structure (stc structure) using vapor growth method of nitridation titanium (tin) on dome-shaped particlesilicon and its preparation
US5597756A (en) * 1995-06-21 1997-01-28 Micron Technology, Inc. Process for fabricating a cup-shaped DRAM capacitor using a multi-layer partly-sacrificial stack
KR0155903B1 (en) * 1995-10-24 1998-10-15 김광호 Method for manufacturing capacitor of semiconductor device

Also Published As

Publication number Publication date
KR19990021581A (en) 1999-03-25

Similar Documents

Publication Publication Date Title
KR100357176B1 (en) Structure of a capacitor and method for making the same
KR100489354B1 (en) Method of forming charge storage electrode of semiconductor device
KR100680948B1 (en) Method for manufacturing storage node contact of semiconductor device
KR19990003943A (en) Method for forming charge storage electrode of semiconductor device
KR100291190B1 (en) Method of manufacturing semiconductor memory device
KR100445063B1 (en) Formation method for capacitor in semiconductor device
KR100431711B1 (en) Method for forming charge storage node of semiconductor device to improve characteristic of semiconductor device
KR100587043B1 (en) Method for forming capacitor of semiconductor device
KR20010045911A (en) Method for manufacturing capacitor of a semiconductor device
KR100524804B1 (en) Method of forming storage node contact plug for semiconductor device
KR100300866B1 (en) Method for forming bottom electrode of semiconductor memory device
KR100333714B1 (en) Method for forming isolation layer in semiconductor device
KR20010063707A (en) Method of manufacturing a capacitor in a semiconductor device
KR100465635B1 (en) The method for forming capacitor in semiconductor device
KR100265848B1 (en) Method for forming charge storage electrode of semiconductor device
KR100866127B1 (en) Method for forming capacitor of semiconductor device
KR100317309B1 (en) Method for manufacturing semiconductor memory device
KR100824993B1 (en) Method of manufacturing capacitor for semiconductor device
KR930008539B1 (en) Manufacturing method and structure for capacitor
KR100395905B1 (en) Deposition method for bitline and dielectric layer of semiconductor device
KR20010063079A (en) Method for fabricating capacitor in semiconductor device
KR20010048349A (en) A method for forming cylindrical storage node in semiconductor device
KR20010044919A (en) Memoey apparatus forming method
KR20000041757A (en) Method for forming insulation field of dram element
KR20050003003A (en) Method for fabricating semiconductor device comprising cylinder type capacitor bottom electrode formed of TiN in cell region

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110429

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee