KR100486352B1

KR100486352B1 - Over Current Protection Circuit

Info

Publication number: KR100486352B1
Application number: KR1019970059724A
Authority: KR
Inventors: 장천섭
Original assignee: 페어차일드코리아반도체 주식회사
Priority date: 1997-11-13
Filing date: 1997-11-13
Publication date: 2005-07-07
Also published as: KR19990039575A

Abstract

본 발명은 과전류 보호 회로에 관한 것으로서, 변압기와 상기 변압기의 2차측에 흐르는 전류를 감지하는 전류 감지 저항을 구비하는 스위치 모드 파워 서플라이의 출력단에 입력단이 연결된 과전류 보호 회로에 있어서, 온도 변화와 공정 산포에 안정한 밴드갭 전압을 입력하는 버퍼와, 상기 버퍼의 출력단에 제1 출력단이 연결된 전류 미러와, 상기 전류 미러의 제2 출력단에 연결되고 상기 전류 감지 저항의 양단간의 전압을 감지하고 비교하는 비교기, 및 상기 비교기의 출력을 다음단으로 전달하는 출력부를 구비하는 것을 특징으로하는 과전류 보호 회로.The present invention relates to an overcurrent protection circuit, comprising: an overcurrent protection circuit having an input connected to an output of a switch mode power supply having a transformer and a current sensing resistor for sensing a current flowing in a secondary side of the transformer, wherein the temperature change and the process spread A comparator for inputting a stable bandgap voltage to a current mirror, a current mirror having a first output terminal connected to an output terminal of the buffer, and a comparator for detecting and comparing voltages between both ends of the current sensing resistor, And an output unit for transferring the output of the comparator to a next stage.

Description

Overcurrent protection circuit

본 발명은 전기 회로에 관한 것으로서, 특히 과전류 보호 회로에 관한 것이다. TECHNICAL FIELD The present invention relates to electrical circuits, and more particularly to overcurrent protection circuits.

도 1은 종래의 과전류 보호 회로를 설명하기 위한 회로도이다. 도 1을 참조하면, 스위치 모드 파워 서플라이(Switch Mode Power Supply;이하, SMPS로 약함)(101)에 종래의 과전류 보호 회로(103)가 연결되어있다. 1 is a circuit diagram for explaining a conventional overcurrent protection circuit. Referring to FIG. 1, a conventional overcurrent protection circuit 103 is connected to a switch mode power supply (hereinafter referred to as SMPS) 101.

상기 종래의 과전류 보호 회로(103)는 상기 SMPS(101)가 구비하는 전류 감지 저항(Rs)의 양극단의 전압을 감지하는 제1 저항(111), 상기 제1 저항(111)과 접지단(GND) 사이에 연결된 제2 저항(113), 상기 전류 감지 저항(Rs)의 음극단에 반전 입력단(-)이 연결되고 상기 제1 및 제2 저항들(11,113) 사이에 비반전 입력단(+)이 연결된 비교기(115)로 구성된다. The conventional overcurrent protection circuit 103 may include a first resistor 111, a first resistor 111, and a ground terminal (GND) for sensing a voltage at both ends of the current sense resistor Rs included in the SMPS 101. Inverting input terminal (-) is connected to the second resistor 113, the negative terminal of the current sense resistor (Rs) connected between the non-inverting input terminal (+) between the first and second resistors (11, 113) Consisting of a connected comparator 115.

상기 종래의 과전류 보호 회로(103)에 의하면, 상기 제1 저항(111)과 제2 저항(113)의 비는 대단히 큰 저항비를 가져야하는데 이와같은 큰 저항비를 맞추기 위해서는 칩 사이즈가 증가하게 되고 그로 인하여 제조 원가가 증가하는 문제점이 있다. According to the conventional overcurrent protection circuit 103, the ratio of the first resistor 111 and the second resistor 113 should have a very large resistance ratio. In order to meet such a large resistance ratio, the chip size is increased. Thereby, there is a problem that the manufacturing cost increases.

따라서 본 발명이 이루고자하는 기술적 과제는 칩 사이즈의 증가없이도 안정된 동작을 수행하는 과전류 보호 회로를 제공하는데 있다. Accordingly, an aspect of the present invention is to provide an overcurrent protection circuit that performs stable operation without increasing chip size.

상기 기술적 과제를 이루기 위하여 본 발명은,The present invention to achieve the above technical problem,

변압기와 상기 변압기의 2차측에 흐르는 전류를 감지하는 전류 감지 저항을 구비하는 스위치 모드 파워 서플라이의 출력단에 입력단이 연결된 과전류 보호 회로에 있어서, 온도 변화와 공정 산포에 안정한 밴드갭 전압을 입력하는 버퍼와, 상기 버퍼의 출력단에 제1 출력단이 연결된 전류 미러와, 상기 전류 미러의 제2 출력단에 연결되고 상기 전류 감지 저항의 양단간의 전압을 감지하고 비교하는 비교기, 및 상기 비교기의 출력을 다음단으로 전달하는 출력부를 구비하는 과전류 보호 회로를 제공한다.An overcurrent protection circuit having an input connected to an output of a switch mode power supply having a transformer and a current sensing resistor for sensing a current flowing in the secondary side of the transformer, the overcurrent protection circuit comprising: a buffer for inputting a stable bandgap voltage to temperature changes and process dispersion; A current comparator connected to a first output end of the buffer, a comparator connected to a second output end of the current mirror and sensing and comparing a voltage between both ends of the current sensing resistor, and outputting the output of the comparator to a next step An overcurrent protection circuit having an output unit is provided.

상기 본 발명의 과전류 보호 회로는 안정된 동작을 수행한다. The overcurrent protection circuit of the present invention performs a stable operation.

이하, 첨부 도면들을 통하여 본 발명의 바람직한 실시예들을 상세히 설명하기로 한다. Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 2는 본 발명의 바람직한 실시예에 따른 과전류 보호 회로의 회로도이다. 도 2를 참조하면, 일반적인 SMPS(201)에 본 발명의 과전류 보호 회로(203)가 연결되어있다. 상기 SMPS(201)는 변압기(208)와 상기 변압기(208)의 2차측에 흐르는 전류(Is)를 감지하는 전류 감지 저항(Rs)을 구비하고, 출력 전압(Vo)을 발생한다. 2 is a circuit diagram of an overcurrent protection circuit according to a preferred embodiment of the present invention. Referring to FIG. 2, the overcurrent protection circuit 203 of the present invention is connected to a general SMPS 201. The SMPS 201 includes a transformer 208 and a current sensing resistor Rs for sensing a current Is flowing to the secondary side of the transformer 208 and generates an output voltage Vo.

본 발명의 바람직한 실시예에 따른 과전류 보호 회로(203)는 버퍼(211), 상기 버퍼(211)의 출력단에 제1 출력단이 연결된 전류 미러(213), 상기 전류 미러(213)의 제2 출력단에 연결되고 상기 전류 감지 저항(Rs)의 양단간의 전압을 감지하고 비교하는 비교기(215), 및 상기 비교기(215)의 출력을 다음단으로 전달하는 출력부(217)를 구비한다. The overcurrent protection circuit 203 according to the preferred embodiment of the present invention may include a buffer 211, a current mirror 213 having a first output terminal connected to an output terminal of the buffer 211, and a second output terminal of the current mirror 213. And a comparator 215 for sensing and comparing the voltage between both ends of the current sensing resistor Rs, and an output unit 217 for transferring the output of the comparator 215 to the next stage.

상기 버퍼(211)는 전압 이득이 1이며 온도 변화와 공정 산포에 안정한 밴드갭 전압(Vin)을 입력한다. 상기 버퍼(211)의 입력 전압과 출력 전압을 항상 동일하다. 상기 버퍼(211)의 비반전 입력단(+)에 상기 밴드갭 전압(Vin)이 인가된다. The buffer 211 inputs a bandgap voltage Vin having a voltage gain of 1 and stable to temperature change and process dispersion. The input voltage and output voltage of the buffer 211 are always the same. The bandgap voltage Vin is applied to the non-inverting input terminal (+) of the buffer 211.

상기 전류 미러(213)는 전원 전압(Vcc)이 에미터에 인가되는 제1 PNP 트랜지스터(251)와, 상기 전원 전압(Vcc)이 에미터에 인가되고 상기 제1 PNP 트랜지스터(251)의 베이스에 베이스와 콜렉터가 서로 공통으로 연결된 제2 PNP 트랜지스터(252)와, 상기 제1 PNP 트랜지스터(251)의 콜렉터에 에미터가 인가되고 베이스와 콜렉터가 서로 연결되며 콜렉터로부터 제1 전류(Iref)가 발생하는 제3 PNP 트랜지스터(253)와, 상기 제2 PNP 트랜지스터(252)의 콜렉터에 에미터들이 연결되고 상기 제3 PNP 트랜지스터(253)의 베이스에 베이스들이 연결되며 콜렉터들로부터 제2 전류(I1)가 발생하는 제4 및 제5 PNP 트랜지스터(255)들과, 상기 제2 전류(I1)가 콜렉터로 인가되고 상기 버퍼(211)의 출력이 베이스에 인가되는 제1 NPN 트랜지스터(241), 및 상기 제1 NPN 트랜지스터(241)의 에미터와 상기 버퍼(211)의 반전 입력단(-)에 일단이 공통으로 연결되고 타단은 접지된 제1 저항(231)으로 구성된다. The current mirror 213 has a first PNP transistor 251 to which a power supply voltage Vcc is applied to an emitter, and the power supply voltage Vcc is applied to an emitter and is applied to a base of the first PNP transistor 251. An emitter is applied to the second PNP transistor 252 and the collector of the first PNP transistor 251 and the base and the collector are connected to each other, and the base and the collector are connected to each other, and a first current Iref is generated from the collector. Emitters are connected to a third PNP transistor 253, a collector of the second PNP transistor 252, and bases are connected to a base of the third PNP transistor 253, and a second current I1 is generated from the collectors. And fourth and fifth PNP transistors 255 for generating a first NPN transistor 241 to which a second current I1 is applied to a collector and an output of the buffer 211 is applied to a base, and Emitter of the first NPN transistor 241 and the buffer 211 One end is connected in common to the inverting input terminal (−) of the) and the other end is configured as a grounded first resistor 231.

상기 비교기(215)는 전류원(271)이 에미터에 인가되고 상기 제2 전류(I1)가 베이스에 인가되는 제6 PNP 트랜지스터(256)와, 상기 전류원(271)이 에미터에 연결되고 상기 제2 전류(I1)가 베이스에 인가되는 제7 PNP 트랜지스터(257)와, 상기 전류 감지 저항(Rs)의 양극단의 전압이 베이스에 인가되고 상기 제6 PNP 트랜지스터(256)의 베이스에 베이스가 연결되며 콜렉터는 접지되는 제8 PNP 트랜지스터(258)와, 상기 제7 PNP 트랜지스터(257)의 베이스에 일단이 연결된 제2 저항(232)과, 상기 제2 저항(232)의 타단에 에미터가 연결되고 상기 전류 감지 저항(Rs)의 음극단의 전압이 베이스에 인가되며 콜렉터는 접지된 제9 PNP 트랜지스터(259)와, 상기 제6 PNP 트랜지스터(256)의 콜렉터에 콜렉터가 연결되고 에미터는 접지된 제2 NPN 트랜지스터(242). 및 상기 제7 PNP 트랜지스터(257)의 콜렉터에 콜렉터가 연결되고 상기 제2 NPN 트랜지스터(242)의 베이스에 베이스와 콜렉터가 공통으로 연결되며 에미터는 접지된 제3 NPN 트랜지스터(243)로 구성된다. The comparator 215 has a sixth PNP transistor 256 having a current source 271 applied to the emitter and the second current I1 applied to the base, and the current source 271 connected to the emitter and The seventh PNP transistor 257 to which the second current I1 is applied to the base, and the voltage at both ends of the current sensing resistor Rs are applied to the base, and the base is connected to the base of the sixth PNP transistor 256. The collector has an eighth PNP transistor 258 grounded, a second resistor 232 having one end connected to a base of the seventh PNP transistor 257, and an emitter connected to the other end of the second resistor 232. The voltage of the negative terminal of the current sensing resistor Rs is applied to the base, and the collector is connected to the ninth PNP transistor 259 and the collector of the sixth PNP transistor 256, and the emitter is connected to the ground. 2 NPN transistor 242. And a collector connected to the collector of the seventh PNP transistor 257, a base and a collector connected to the base of the second NPN transistor 242 in common, and the emitter includes a grounded third NPN transistor 243.

상기 출력부(217)는 상기 전원 전압(Vcc)이 일단에 인가되고 타단으로 상기 과전류 보호 회로(203)의 출력이 발생하는 제3 저항(233)과, 상기 제3 저항(233)의 타단에 콜렉터가 연결되고 상기 제6 PNP 트랜지스터(256)의 콜렉터에 베이스가 연결되며 에미터는 접지된 제4 NPN 트랜지스터(244)로 구성된다. The output unit 217 has a third resistor 233 to which the power supply voltage Vcc is applied at one end and an output of the overcurrent protection circuit 203 is generated at the other end thereof, and the other end of the third resistor 233. A collector is connected, a base is connected to the collector of the sixth PNP transistor 256, and the emitter is composed of a grounded fourth NPN transistor 244.

상기 제1 저항(231) 양단에 걸리는 전압(Vx)은 항상 일정하고 그 크기는 상기 버퍼(211)에 입력되는 밴드갭 전압(Vin)과 같다. 상기 제1 저항(231) 양단에 걸리는 전압(Vx)에 의해 상기 전류 미러(213)의 제1 전류(Iref)가 결정된다. The voltage Vx across the first resistor 231 is always constant and its magnitude is the same as the bandgap voltage Vin input to the buffer 211. The first current Iref of the current mirror 213 is determined by the voltage Vx across the first resistor 231.

상기 제1 및 제2 PNP 트랜지스터들(251,252)은 상기 전원 전압(Vcc)의 변화에 따른 PNP 트랜지스터의 얼리 효과(Early Effect)를 줄여서 상기 제3 및 제4 PNP 트랜지스터들(253,254)의 전류의 틀어짐을 최소화한다. 상기 제1 및 제2 PNP 트랜지스터들(251,252)과 상기 제3 및 제4 PNP 트랜지스터들(253,264)은 서로 엇갈리게 배치함으로써 베이스 전류 보상이 된다. The first and second PNP transistors 251 and 252 reduce the early effect of the PNP transistor according to the change in the power supply voltage Vcc, thereby causing the current of the third and fourth PNP transistors 253 and 254 to be distorted. Minimize. The first and second PNP transistors 251 and 252 and the third and fourth PNP transistors 253 and 264 are alternately arranged to provide base current compensation.

제2 전류(I1)는 제1 전류(Iref)와 그 값이 동일하므로 상기 제6 PNP 트랜지스터(256)와 상기 제7 PNP 트랜지스터(257)의 베이스-에미터간 전압들은 그 크기가 동일하다. 이 때 상기 비교기(215)의 반전 입력단의 제7 PNP 트랜지스터(257)의 베이스와 상기 제9 PNP 트랜지스터(259)의 에미터 사이의 전압차를 오프셋 전압(Voffset)이라 하면, 실제 입력인 제7 PNP 트랜지스터(257)의 베이스에는 상기 오프셋 전압(Voffset) 만큼의 전압이 더해지게 된다. 상기 오프셋 전압(Voffset)은 다음 수학식 1과 같다. Since the second current I1 has the same value as the first current Iref, the base-emitter voltages of the sixth PNP transistor 256 and the seventh PNP transistor 257 have the same magnitude. In this case, when the voltage difference between the base of the seventh PNP transistor 257 of the inverting input terminal of the comparator 215 and the emitter of the ninth PNP transistor 259 is called an offset voltage Voffset, the seventh which is the actual input. A voltage equal to the offset voltage Voffset is added to the base of the PNP transistor 257. The offset voltage Voffset is expressed by Equation 1 below.

상기 수학식 1에서 알 수 있듯이 오프셋 전압(Voffset)은 제1 전류(Iref)와 상기 제1 저항(231)의 곱으로 나타나기 때문에 온도나 공정 변화에 상관없이 항상 안정된 오프셋 전압(Voffset)을 얻을 수 있다. As can be seen in Equation 1, since the offset voltage Voffset is expressed as a product of the first current Iref and the first resistor 231, a stable offset voltage Voffset can be always obtained regardless of temperature or process change. have.

상기 비교기(215)의 두 입력은 상기 SMPS(201)의 전류 감지 저항(Rs)의 양단으로부터 입력되는 전압이다. 상기 전류 감지 저항(Rs)의 음극단에 발생하는 전압 즉, 상기 SMPS(201)의 출력 전압(Vo)은 기본적으로 상기 전류 감지 저항(Rs)의 양극단에 걸리는 전압보다 낮지만, 인위적으로 상기 SMPS의 입력단에 오프셋(offset)을 줌으로써 상기 전류 감지 저항(Rs)에 과다한 전류가 흘러서 상기 전류 감지 저항(Rs) 양단간의 전위차(Vs)가 오프셋 전압(Voffset) 이상으로 커졌을 때 상기 비교기(215)의 출력은 하이(high) 전압이 된다. The two inputs of the comparator 215 are voltages input from both ends of the current sense resistor Rs of the SMPS 201. The voltage generated at the cathode terminal of the current sensing resistor Rs, that is, the output voltage Vo of the SMPS 201 is basically lower than the voltage applied to the anode terminal of the current sensing resistor Rs, but artificially the SMPS The comparator 215 of the comparator 215 when an excessive current flows through the current sense resistor Rs by giving an offset to an input terminal of the potential difference and the potential difference Vs between both ends of the current sense resistor Rs becomes larger than the offset voltage Voffset. The output is at a high voltage.

상술한 바와 같이 본 발명의 과전류 보호 회로(203)는 온도와 공정 산포 등의 조건에 안정한 밴드갭 전압(Vin)과 저항비를 이용하여 오프셋을 구하기 때문에 그 오차 발생 원인을 근본적으로 크게 개선했고, 타이트(tught)한 규정(SPEC)에도 대응할 수 있다는 장점을 가진다. 또, 오프셋을 매우 작은 값, 예컨대 수십[mV]로 설정할 수 있어서 전류 감지 저항(Rs) 양단간의 전압 강하로 인한 불필요한 전력 손실을 줄일 수 있으며, SMPS(201)의 2차측 전압(Vo)이 일정하지 않더라도 항상 일정한 오프셋을 가지고 과전류 보호 기능을 수행한다. As described above, since the overcurrent protection circuit 203 of the present invention obtains an offset using a bandgap voltage Vin and a resistance ratio that are stable under conditions such as temperature and process dispersion, the cause of error is greatly improved. It has the advantage of being able to cope with tight regulations (SPEC). In addition, the offset can be set to a very small value, such as several tens of [mV], thereby reducing unnecessary power loss due to the voltage drop across the current sense resistor Rs, and the secondary voltage Vo of the SMPS 201 is constant. If not, always perform overcurrent protection with constant offset.

도 3은 상기 도 2에 도시된 과전류 보호 회로를 HSPICE 장비를 이용하여 시뮬레이션한 결과를 도시한 그래프이다. 전원 전압(Vcc)은 20[V], 오프셋 전압(Voffset)은 50[mV], 상기 SMPS(201)의 출력 전압(Vo)은 5[V], 제2 저항(232)은 5[KΩ]으로 설정하였고, 오프셋 전압(Voffset)의 마진(margin)은 ±5%로 가정하였다. 정상 조건이 아닌 공정이 허용하는 조건 이상의 최악의 시뮬레이션을 실시하였다. 트랜지스터의 hFE=High, 저항의 Rs=120%, 온도는 -25,27,75℃일 때의 3가지 조건에 대한 결과를 출력한 결과 모두 50[mV} 오프셋 기준으로 1% 이내의 오차를 가지는 것을 알 수 있다. 본 발명의 회로를 실제 설계 적용시 밴드갭 전압의 중심치 관리와 설셰시 소자들의 매칭에만 주의한다면 정확한 오프셋을 얻을 수 있다. FIG. 3 is a graph illustrating a simulation result of the overcurrent protection circuit shown in FIG. 2 by using HSPICE equipment. The power supply voltage Vcc is 20 [V], the offset voltage Voffset is 50 [mV], the output voltage Vo of the SMPS 201 is 5 [V], and the second resistor 232 is 5 [KΩ]. The margin of the offset voltage Voffset is assumed to be ± 5%. The worst case simulation was performed beyond the conditions allowed by the process but not under normal conditions. The result of three conditions when hFE = High of transistor, Rs = 120% of resistance and -25,27,75 ℃ is displayed. All of them have error within 1% based on 50 [mV} offset. It can be seen that. When the circuit of the present invention is practically applied to the design of the center of bandgap voltage management and the matching of the chassis elements, an accurate offset can be obtained.

본 발명은 상기 실시예에 한정되지 않으며, 많은 변형이 본 발명의 기술적 사상 내에서 당 분야에서 통상의 지식을 가진 자에 의하여 가능함은 명백하다.The present invention is not limited to the above embodiments, and it is apparent that many modifications are possible by those skilled in the art within the technical spirit of the present invention.

상술한 바와 같이 본 발명에 따르면, 과전류 보호 회로(203)는 안정된 동작을 수행한다. As described above, according to the present invention, the overcurrent protection circuit 203 performs a stable operation.

도 1은 종래의 과전류 보호 회로를 설명하기 위한 회로도.1 is a circuit diagram for explaining a conventional overcurrent protection circuit.

도 2는 본 발명에 따른 과전류 보호 회로를 설명하기 위한 회로도.2 is a circuit diagram for explaining an overcurrent protection circuit according to the present invention.

도 3은 상기 도 2에 도시된 과전류 보호 회로의 시뮬레이션 결과를 도시한 그래프.3 is a graph showing a simulation result of the overcurrent protection circuit shown in FIG.

Claims

An overcurrent protection circuit having an input connected to an output of a switch mode power supply having a transformer and a current sensing resistor for sensing a current flowing in a secondary side of the transformer,

A buffer for inputting a stable bandgap voltage to temperature variations and process dispersions;

A current mirror having a first output end coupled to an output end of the buffer;

A comparator coupled to a second output end of the current mirror and sensing and comparing a voltage between both ends of the current sense resistor; And

And an output unit for transferring the output of the comparator to a next stage.