KR100486351B1 - Pulse Width Modulation Control with Overload Protection - Google Patents

Pulse Width Modulation Control with Overload Protection Download PDF

Info

Publication number
KR100486351B1
KR100486351B1 KR1019970059723A KR19970059723A KR100486351B1 KR 100486351 B1 KR100486351 B1 KR 100486351B1 KR 1019970059723 A KR1019970059723 A KR 1019970059723A KR 19970059723 A KR19970059723 A KR 19970059723A KR 100486351 B1 KR100486351 B1 KR 100486351B1
Authority
KR
South Korea
Prior art keywords
voltage
pulse width
width modulation
signal
output
Prior art date
Application number
KR1019970059723A
Other languages
Korean (ko)
Other versions
KR19990039574A (en
Inventor
서용석
Original Assignee
페어차일드코리아반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 페어차일드코리아반도체 주식회사 filed Critical 페어차일드코리아반도체 주식회사
Priority to KR1019970059723A priority Critical patent/KR100486351B1/en
Publication of KR19990039574A publication Critical patent/KR19990039574A/en
Application granted granted Critical
Publication of KR100486351B1 publication Critical patent/KR100486351B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H3/00—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal electric working condition with or without subsequent reconnection ; integrated protection
    • H02H3/20—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal electric working condition with or without subsequent reconnection ; integrated protection responsive to excess voltage
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/505—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a thyratron or thyristor type requiring extinguishing means
    • H02M7/515—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a thyratron or thyristor type requiring extinguishing means using semiconductor devices only
    • H02M7/525—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a thyratron or thyristor type requiring extinguishing means using semiconductor devices only with automatic control of output waveform or frequency
    • H02M7/527—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a thyratron or thyristor type requiring extinguishing means using semiconductor devices only with automatic control of output waveform or frequency by pulse width modulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Dc-Dc Converters (AREA)

Abstract

과부하 보호 기능을 갖는 펄스폭 변조 제어 장치가 개시된다. 본 발명에 따른 과부하 보호 기능을 갖는 펄스폭 변조 제어 장치는, 소프트 스타아트 전압이 소정 전압 이상인가를 검출하고, 검출된 전압을 출력하는 과부하 검출 수단, 소프트 스타아트 전압과 셧다운 전압을 비교하고, 비교된 결과를 래치하는 셧다운 제어 수단, 소정의 피드백 전류를 공급받아 충전되는 피드백 커패시터를 구비하고, 커패시터의 커패시턴스를 변화시켜 셧다운 제어 수단을 구동시키는 피드백 제어 수단, 소프트 스타아트 전압과 동기 신호 전압을 비교하고, 비교된 결과를 발진 제어 신호로서 출력하는 동기 비교 수단, 발진 제어 신호에 응답하여 소정의 발진 신호를 생성하는 발진 수단, 피드백 제어 수단의 피드백 전압과 출력 전압의 크기를 비교하고, 비교된 결과를 로우 또는 하이 레벨의 신호로서 출력하는 펄스폭 변조 비교 수단, 발진 신호와 펄스폭 변조 비교 수단의 출력을 래치하는 펄스폭 변조 래치 수단, 및 발진 신호, 펄스폭 변조 제어 수단의 출력 및 셧다운 제어 수단의 출력을 논리 조합하고, 논리 조합된 결과를 출력 구동 신호로서 출력하는 출력 구동 수단을 포함하는 것을 특징으로 한다. Disclosed is a pulse width modulation control device having an overload protection function. The pulse width modulation control device having an overload protection function according to the present invention detects whether the soft star art voltage is equal to or greater than a predetermined voltage, compares the overload detection means for outputting the detected voltage, the soft star art voltage and the shutdown voltage, A shutdown control means for latching the compared result, a feedback capacitor charged with receiving a predetermined feedback current, a feedback control means for driving the shutdown control means by varying the capacitance of the capacitor, a soft star art voltage and a synchronizing signal voltage Synchronous comparison means for comparing and outputting the compared result as an oscillation control signal, oscillation means for generating a predetermined oscillation signal in response to the oscillation control signal, comparing the magnitudes of the feedback voltage and the output voltage of the feedback control means, and comparing Number of pulse width modulation comparisons that output the result as a low or high level signal Logic combination of the oscillation signal and the pulse width modulation latch means for latching the output of the pulse width modulation comparison means, and the oscillation signal, the output of the pulse width modulation control means and the output of the shutdown control means, and logically combining the result of the output drive signal. It characterized in that it comprises an output drive means for outputting as.

Description

과부하 보호 기능을 갖는 펄스폭 변조 제어 장치Pulse Width Modulation Control with Overload Protection

본 발명은 펄스폭 변조(Pulse Width Modulation:PWM) 제어 장치에 관한 것으로서, 특히, 소프트 스타아트(Soft Start)와 주파수 동기 방식으로 구현되어 과부하 보호 기능을 갖는 펄스폭 변조 제어 장치에 관한 것이다. BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a pulse width modulation (PWM) control apparatus, and more particularly, to a pulse width modulation control apparatus having an overload protection function implemented in a soft start and a frequency synchronization scheme.

종래의 펄스폭 변조 제어 장치의 피드백 회로에서 과부하 보호 회로가 동작하기 위한 동작 전압은 피이드백 커패시터 양단의 전압을 감지함으로써 얻을 수 있었다. 즉, 셧다운 비교기는 피드백 커패시터의 양단 전압과 셧다운 전압을 비교하고, 만약 피드백 커패시터 양단의 전압이 셧다운(shutdown) 전압 이상이 되면, 과부하 보호 회로가 동작하게 되는 구조를 갖는다. 그러나, 이러한 종래의 회로에서는 전체 전원단의 초기 동작시에 유사 과부하에 의해 원하지 않는 셧다운이 발생한다는 문제점이 있었다. 이러한 문제점을 해결하기 위하여 피드백 커패시터를 크게 하여 셧다운 지연 시간을 길게 함으로써 초기 동작 시의 셧 다운을 방지할 수 있으나, 전체 피드백 루프의 응답 속도가 느려진다는 문제가 있다. The operating voltage for operating the overload protection circuit in the feedback circuit of the conventional pulse width modulation control device was obtained by sensing the voltage across the feedback capacitor. That is, the shutdown comparator compares the voltage across the feedback capacitor and the shutdown voltage, and if the voltage across the feedback capacitor becomes more than the shutdown voltage, the overload protection circuit operates. However, such a conventional circuit has a problem that unwanted shutdown occurs due to pseudo overload during initial operation of all power stages. In order to solve this problem, it is possible to prevent shutdown during initial operation by increasing the shutdown delay by increasing the feedback capacitor, but there is a problem that the response speed of the entire feedback loop is slowed.

본 발명이 이루고자하는 기술적 과제는, 펄스 폭 변조 제어 방식의 피드백 회로에서 과부하 보호 기능을 갖는 소프트 스타아트와 주파수 동기 기능을 하나의 블럭 안에서 구현할 뿐 아니라, 과부하 보호 기능을 갖는 펄스폭 변조 제어 장치를 제공하는데 있다. The technical problem to be achieved by the present invention is not only to implement a soft star art and a frequency synchronization function with an overload protection function in a single block in the feedback circuit of the pulse width modulation control method, but also to provide a pulse width modulation control device having an overload protection function. To provide.

상기 과제를 이루기 위해, 본 발명에 따른 과부하 보호 기능을 갖는 펄스폭 변조 제어 장치는, 소프트 스타아트 전압이 소정 전압 이상인가를 검출하고, 검출된 전압을 출력하는 과부하 검출 수단, 소프트 스타아트 전압과 셧다운 전압을 비교하고, 비교된 결과를 래치하는 셧다운 제어 수단, 소정의 피드백 전류를 공급받아 충전되는 피드백 커패시터를 구비하고, 커패시터의 커패시턴스를 변화시켜 셧다운 제어 수단을 구동시키는 피드백 제어 수단, 소프트 스타아트 전압과 동기 신호 전압을 비교하고, 비교된 결과를 발진 제어 신호로서 출력하는 동기 비교 수단, 발진 제어 신호에 응답하여 소정의 발진 신호를 생성하는 발진 수단, 피드백 제어 수단의 피드백 전압과 출력 전압의 크기를 비교하고, 비교된 결과를 로우 또는 하이 레벨의 신호로서 출력하는 펄스폭 변조 비교 수단, 발진 신호와 펄스폭 변조 비교 수단의 출력을 래치하는 펄스폭 변조 래치 수단, 및 발진 신호, 펄스폭 변조 제어 수단의 출력 및 셧다운 제어 수단의 출력을 논리 조합하고, 논리 조합된 결과를 출력 구동 신호로서 출력하는 출력 구동 수단으로 구성되는 것이 바람직하다. In order to achieve the above object, a pulse width modulation control apparatus having an overload protection function according to the present invention includes an overload detecting means for detecting whether the soft star art voltage is equal to or greater than a predetermined voltage, and outputting the detected voltage. Shutdown control means for comparing the shutdown voltage and latching the comparison result, Feedback control means having a feedback capacitor charged by receiving a predetermined feedback current, the feedback control means for changing the capacitance of the capacitor to drive the shutdown control means, soft star art A synchronous comparison means for comparing the voltage and the synchronous signal voltage and outputting the result as an oscillation control signal, an oscillation means for generating a predetermined oscillation signal in response to the oscillation control signal, the magnitude of the feedback voltage and the output voltage of the feedback control means. Compare and output the compared result as a low or high level signal Logical combination of the pulse width modulation comparison means, the pulse width modulation latch means for latching the output of the oscillation signal and the pulse width modulation comparison means, and the output of the oscillation signal, the output of the pulse width modulation control means and the shutdown control means It is preferable that it is comprised by the output drive means which outputs the obtained result as an output drive signal.

이하, 본 발명에 따른 과부하 보호 기능을 갖는 펄스폭 변조 제어 장치에 관하여 첨부된 도면을 참조하여 다음과 같이 설명한다. Hereinafter, a pulse width modulation control apparatus having an overload protection function according to the present invention will be described with reference to the accompanying drawings.

도 1은 본 발명에 따른 과부하 보호 기능을 갖는 펄스폭 변조 제어 장치를 설명하기 위한 바람직한 일실시예의 회로도로서, 피드백 제어부(100), 소프트 스타아트 전압 검출부(110), 과부하 제어부(120), 동기 비교기(130), 발진부(140), PWM비교기(150), PWM래치(160), 출력 구동부(170), 셧다운 비교기(180), 셧다운 래치(190), PMOS트랜지스터(M10), 저항(R18)으로 이루어진다. 여기에서, 피드백 제어부(100)는 피드백 전류원들(I1, I2), 싱크 전류원(I3), 커패시터(C1), 다이오드들(D1, D2) 및 저항들(R1, R2)로 이루어지고, 소프트 스타아트 전압 검출부(110)는 커패시터(C11), 소트프 스타아트 커패시터(C12), 소프트 스타아트 저항(R11), 소프트 스타아트 전류원(I4)으로 이루어지고, 과부하 제어부(120)는 제너 다이오드(ZD1), NPN트랜지스터(Q11), 저항들(R13, R14), NPN트랜지스터(Q12), 제너 다이오드(ZD2)및 저항(R15)으로 이루어진다. 또한, 출력 구동부(170)는 오아 게이트(172)와 인버터(174)로 이루어진다. 1 is a circuit diagram of a preferred embodiment for explaining a pulse width modulation control device having an overload protection function according to the present invention, the feedback control unit 100, the soft star art voltage detection unit 110, the overload control unit 120, synchronization Comparator 130, oscillator 140, PWM comparator 150, PWM latch 160, output driver 170, shutdown comparator 180, shutdown latch 190, PMOS transistor (M10), resistor (R18) Is done. Here, the feedback controller 100 is composed of feedback current sources I1 and I2, sink current source I3, capacitor C1, diodes D1 and D2 and resistors R1 and R2, and soft star. The art voltage detector 110 includes a capacitor C11, a soft star art capacitor C12, a soft star art resistor R11, and a soft star art current source I4, and the overload controller 120 includes a zener diode ZD1. ), An NPN transistor Q11, resistors R13 and R14, an NPN transistor Q12, a Zener diode ZD2, and a resistor R15. In addition, the output driver 170 includes an OR gate 172 and an inverter 174.

즉, 도 1에 도시된 소프트 스타아트 전압 검출부(110)와 과부하 제어부(120)는 과부하가 발생하였는지를 검출하는 과부하 검출 기능을 수행하며, 소프트 스타아트 전압 검출부(100)는 소프트 스타아트 커패시터(C12)의 양단에 걸리는 충전 전압을 검출하고, 과부하 제어부(120)는 검출된 소프트 스타아트 전압 크기에 따라서 과부하가 발생하였는지를 검출한다. 피드백 제어부(100)는 피드백 전류원(I1, I2)를 공급받아 내부의 피드백 커패시터(C1)를 충전시키고, 커패시터(C1)의 커패시턴스를 변화시켜 셧다운 비교기(180)를 구동시킨다. 동기 비교기(130)는 소프트 스타아트 전압과 동기 신호 전압(Vsync)을 비교하고, 상기 비교된 결과를 발진 제어 신호로서 출력한다. 발진부(140)는 발진 제어 신호에 응답하여 소정의 발진 신호를 생성한다. PWM비교기(150)는 피드백 제어부(100)의 피드백 전압과 출력 전압의 크기를 비교하고, 상기 비교된 결과를 로우 또는 하이 레벨의 신호로서 출력한다. PWM래치(160)는 세트 단자로 발진 신호를 입력하고, 리셋 단자로 PWM비교 신호를 입력하여 래치한다. 셧다운 비교기(180)는 소프트 스타아트 전압과 셧다운 문턱 전압(Vsd)를 비교하고, 비교된 결과를 출력한다. 셧다운 래치(190)는 셧다운 비교기(180)의 출력을 래치한다. 출력 구동부(170)는 입력되는 발진 신호, PWM래치 신호, 셧다운 래치 신호를 입력하여 논리합하고, 논리합된 결과를 반전하여 PMOS트랜지스터(M10)를 구동시킨다. That is, the soft star art voltage detector 110 and the overload controller 120 shown in FIG. 1 perform an overload detection function for detecting whether an overload has occurred, and the soft star art voltage detector 100 performs a soft star art capacitor C12. Detecting the charging voltage across both ends of), the overload control unit 120 detects whether the overload has occurred in accordance with the detected soft star art voltage magnitude. The feedback controller 100 receives the feedback current sources I1 and I2 to charge the internal feedback capacitor C1, and changes the capacitance of the capacitor C1 to drive the shutdown comparator 180. The synchronous comparator 130 compares the soft star art voltage and the synchronous signal voltage Vsync and outputs the result of the comparison as the oscillation control signal. The oscillator 140 generates a predetermined oscillation signal in response to the oscillation control signal. The PWM comparator 150 compares the magnitude of the feedback voltage and the output voltage of the feedback control unit 100 and outputs the compared result as a low or high level signal. The PWM latch 160 inputs an oscillation signal to the set terminal and latches the PWM comparison signal to the reset terminal. The shutdown comparator 180 compares the soft star art voltage with the shutdown threshold voltage Vsd and outputs the compared result. Shutdown latch 190 latches the output of shutdown comparator 180. The output driver 170 inputs the input oscillation signal, the PWM latch signal, and the shutdown latch signal to perform a logical sum, and inverts the result of the logic sum to drive the PMOS transistor M10.

도 1에 도시된 펄스폭 변조 제어 회로에 전원 전압(VDD)가 인가되면, 소프트 스타아트 커패시터(C12)는 피드백 전류원(I3)과 소프트 스타아트 전류원(I4) 으로부터 공급된 전류에 의해 소정 시간 충전된다. 이 때 소프트 스타아트 전압 즉, 제2노드(N2)의 전압은 트랜지스터(Q11)이 턴온되고, NPN트랜지스터(Q12)가 턴오프 되어 있으므로 제너 다이오드(ZD1)의 제너 전압을 Vzd1이라 할 때, Vzd1까지만 상승하게 된다. 소프트 스타아트 전압(N2)이 다음의 수학식으로 나타나는 특정 전압 이상으로 충전되면, 다이오드(D1)에는 역바이어스 전압이 걸리게 되어 도통하지 않게 된다. When the power supply voltage VDD is applied to the pulse width modulation control circuit shown in FIG. 1, the soft star art capacitor C12 is charged for a predetermined time by the current supplied from the feedback current source I3 and the soft star art current source I4. do. In this case, the soft star art voltage, that is, the voltage of the second node N2 is Vzd1 when the Zener voltage of the Zener diode ZD1 is Vzd1 since the transistor Q11 is turned on and the NPN transistor Q12 is turned off. Only to rise. When the soft star art voltage N2 is charged above a specific voltage represented by the following equation, the diode D1 is subjected to a reverse bias voltage and thus does not conduct.

V1=I1*(R1+R2)V1 = I1 * (R1 + R2)

또한, 피드백 전류원(I2)의 전류가 피드백 커패시터(C1)을 계속 충전시켜 제1노드(N1)의 전압 즉, 피드백 전압이 다음과 같이 나타나는 특정 전압과 같아지게 되면 NPM트랜지스터(Q12)가 턴온되고, NPN트랜지스터(Q11)는 턴오프된다. In addition, when the current of the feedback current source I2 continues to charge the feedback capacitor C1 so that the voltage of the first node N1, that is, the feedback voltage is equal to a specific voltage represented as follows, the NPM transistor Q12 is turned on. NPN transistor Q11 is turned off.

V2=Vbe2+Vzd2V2 = Vbe2 + Vzd2

여기에서. Vbe2는 NPN트랜지스터(Q12)의 베이스와 에미터 사이의 전압차를 나타내고, Vzd2는 제어 다이오드(ZD2)의 제어 전압을 나타낸다. 따라서, 제2노드(N2)의 소프트 스타아트 전압은 더 이상 제어 다이오드(ZD1)의 제너 전압(Vzd1)으로 고정되지 않고, 소프트 스타아트 전류원(I4)로부터 출력된 전류에 의해 전압이 더 높아지게 된다. From here. Vbe2 represents the voltage difference between the base of the NPN transistor Q12 and the emitter, and Vzd2 represents the control voltage of the control diode ZD2. Accordingly, the soft star art voltage of the second node N2 is no longer fixed to the zener voltage Vzd1 of the control diode ZD1, and the voltage is higher due to the current output from the soft star art current source I4. .

한편, 외부 동기 신호(SYN)가 입력될 때는 제2노드(N2)에 걸리는 소프트 스타아트 전압은 제너 다이오드(ZD1)의 제어 전압(Vzd1)으로 고정되어 있고, 교류 성분이 더해져서 동기 비교기(130)의 부입력 단자로 인가되는 문턱 전압(Vsync)을 트리거시켜 내부 발진부(140)의 클럭 신호를 외부의 동기 신호(SYN)에 동기시키게 된다. On the other hand, when the external synchronization signal SYN is input, the soft star art voltage applied to the second node N2 is fixed to the control voltage Vzd1 of the zener diode ZD1, and the AC component is added to the synchronous comparator 130. By triggering the threshold voltage (Vsync) applied to the negative input terminal of the) to synchronize the clock signal of the internal oscillator 140 to the external synchronization signal (SYN).

또한, 과부하 동작 발생시에 제1노드(N1)의 피드백 전압은 수학식 1에 나타난 전압 V1에 도달하게 되고, 피드백 전류원(I2)으로부터 출력되는 전류로 인하여 계속 충전되어 NPN트랜지스터(Q12)가 턴온된다. 이 때 NPN트랜지스터(Q11)는 턴오프되어 제너 전압(Vzd1)에 고정되어 있던 소프트 스타아트 전압(N2)이 셧다운 비교기(180)의 부입력 단자로 인가되는 셧다운 문턱 전압(Vsd)까지 충전되어 상승하게 된다. 셧다운 비교기(180)는 계속 로우 레벨의 출력 신호를 생성하다가 제2노드(N2)의 소프트 스타아트 전압이 셧다운 비교기(180)의 문턱 전압(Vsd)에 도달하면, 그 출력이 하이 레벨이 됨으로써 셧다운 보호를 위한 래치(190)가 하이 레벨의 출력을 생성한다. 따라서, 출력 구동부(170)의 오아 게이트(172)는 하이 레벨의 신호를 출력하게 되고, 인버터(174)에서 반전되어 로우 레벨의 신호를 출력한다. 따라서, PMOS트랜지스터(M10)는 오프되어 스위칭 동작을 중단한다. In addition, when an overload operation occurs, the feedback voltage of the first node N1 reaches the voltage V1 shown in Equation 1, and is continuously charged due to the current output from the feedback current source I2 to turn on the NPN transistor Q12. . At this time, the NPN transistor Q11 is turned off and charged to the shutdown threshold voltage Vsd applied to the negative input terminal of the shutdown comparator 180 when the soft star art voltage N2 fixed to the zener voltage Vzd1 is increased. Done. The shutdown comparator 180 continuously generates a low level output signal, and when the soft star art voltage of the second node N2 reaches the threshold voltage Vsd of the shutdown comparator 180, the output becomes a high level to shut down. A latch 190 for protection produces a high level output. Accordingly, the OR gate 172 of the output driver 170 outputs a high level signal, and is inverted by the inverter 174 to output a low level signal. Thus, the PMOS transistor M10 is turned off to stop the switching operation.

즉, 본 발명에서는 과부하 발생시의 지연 시간을 소프트 스타아트 전류원(I4)과 소프트 스타아트 커패시터(C12)의 값을 조정함으로써 시스템의 특성에 맞도록 조절할 수 있다. 결국, 종래의 피드백 회로에서는 피드백 커패시터(C1)를 조정하는 방법 외에 지연 시간을 맞출 수 있는 방법이 없었으나, 본 발명에서는 소프트스타아트 커패시터(C12)를 변화시킴으로써 셧 다운 지연 시간을 확보할 수 있다는 장점이 있다. That is, in the present invention, the delay time when the overload occurs can be adjusted to suit the characteristics of the system by adjusting the values of the soft star art current source I4 and the soft star art capacitor C12. As a result, in the conventional feedback circuit, there was no way to adjust the delay time other than the method of adjusting the feedback capacitor C1, but in the present invention, the shutdown delay time can be secured by changing the soft star art capacitor C12. There is an advantage.

본 발명에 따르면, 피이드백 커패시터의 커패시턴스 값을 변화시키지 않고 소프트 스타아트 커패시터를 변화시켜 원하는 셧다운 지연 시간을 얻을 수 있을 뿐만 아니라, 과부하 보호 기능, 소프트 스타아트 및 주파수 동기 회로를 하나의 장치로 구현함으로써 외부의 한 핀 만으로 상술한 세 가지 기능을 수행할 수 있기 때문에 최소의 부품으로 최대의 기능을 얻을 수 있다는 효과가 있다.According to the present invention, not only the soft star art capacitor can be changed without changing the capacitance value of the feedback capacitor to obtain the desired shutdown delay time, but also the overload protection function, soft star art and frequency synchronization circuit are realized in one device. By doing so, the above three functions can be performed using only one external pin, so the maximum function can be obtained with the minimum number of components.

도 1은 본 발명에 따른 과부하 보호 기능을 갖는 펄스폭 변조 제어 장치를 설명하기 위한 바람직한 일실시예의 회로도이다. 1 is a circuit diagram of a preferred embodiment for explaining a pulse width modulation control device having an overload protection function according to the present invention.

Claims (1)

소프트 스타아트 전압이 소정 전압 이상인가를 검출하고, 상기 검출된 전압을 출력하는 과부하 검출 수단;Overload detection means for detecting whether a soft star art voltage is equal to or greater than a predetermined voltage and outputting the detected voltage; 상기 소프트 스타아트 전압과 셧다운 전압을 비교하고, 상기 비교된 결과를 래치하는 셧다운 제어 수단;Shutdown control means for comparing the soft star art voltage with a shutdown voltage and latching the compared result; 소정의 피드백 전류를 공급받아 충전되는 피드백 커패시터를 구비하고, 상기 커패시터의 커패시턴스를 변화시켜 셧다운 제어 수단을 구동시키는 피드백 제어 수단; A feedback control means having a feedback capacitor charged with a predetermined feedback current, the feedback control means for changing the capacitance of the capacitor to drive a shutdown control means; 상기 소프트 스타아트 전압과 동기 신호 전압을 비교하고, 상기 비교된 결과를 발진 제어 신호로서 출력하는 동기 비교 수단;Synchronous comparison means for comparing the soft star art voltage and the synchronous signal voltage and outputting the compared result as an oscillation control signal; 상기 발진 제어 신호에 응답하여 소정의 발진 신호를 생성하는 발진 수단;Oscillation means for generating a predetermined oscillation signal in response to the oscillation control signal; 상기 피드백 제어 수단의 피드백 전압과 출력 전압의 크기를 비교하고, 상기 비교된 결과를 로우 또는 하이 레벨의 신호로서 출력하는 펄스폭 변조 비교 수단; Pulse width modulation comparison means for comparing a magnitude of an output voltage and a feedback voltage of the feedback control means, and outputting the compared result as a low or high level signal; 상기 발진 신호와 상기 펄스폭 변조 비교 수단의 출력을 래치하는 펄스폭 변조 래치 수단; 및Pulse width modulation latch means for latching an output of said oscillation signal and said pulse width modulation comparison means; And 상기 발진 신호, 상기 펄스폭 변조 제어 수단의 출력 및 상기 셧다운 제어 수단의 출력을 논리 조합하고, 상기 논리 조합된 결과를 출력 구동 신호로서 출력하는 출력 구동 수단을 포함하는 것을 특징으로 하는 과부하 보호 기능을 갖는 펄스폭 변조 제어 장치. And an output drive means for logically combining the oscillation signal, the output of the pulse width modulation control means and the output of the shutdown control means, and outputting the logical combined result as an output drive signal. Having a pulse width modulation control device.
KR1019970059723A 1997-11-13 1997-11-13 Pulse Width Modulation Control with Overload Protection KR100486351B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970059723A KR100486351B1 (en) 1997-11-13 1997-11-13 Pulse Width Modulation Control with Overload Protection

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970059723A KR100486351B1 (en) 1997-11-13 1997-11-13 Pulse Width Modulation Control with Overload Protection

Publications (2)

Publication Number Publication Date
KR19990039574A KR19990039574A (en) 1999-06-05
KR100486351B1 true KR100486351B1 (en) 2005-07-07

Family

ID=37303495

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970059723A KR100486351B1 (en) 1997-11-13 1997-11-13 Pulse Width Modulation Control with Overload Protection

Country Status (1)

Country Link
KR (1) KR100486351B1 (en)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR890020070U (en) * 1988-03-11 1989-10-05 삼성전자 주식회사 Power off circuit in case of overload
JPH08304480A (en) * 1995-04-28 1996-11-22 Consorzio Per La Ric Sulla Microelettronica Nel Mezzogiorno Overvoltage detector circuit
JPH09233689A (en) * 1996-02-23 1997-09-05 Kubota Corp Overcurrent protective circuit device
KR19990007704U (en) * 1997-07-31 1999-02-25 윤종용 Overload Protection Circuit of Power Supply
KR100240783B1 (en) * 1990-07-25 2000-01-15 지, 러셀, 애쉬다운 Miniaturized switching power supply having unindirectional spike filter

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR890020070U (en) * 1988-03-11 1989-10-05 삼성전자 주식회사 Power off circuit in case of overload
KR100240783B1 (en) * 1990-07-25 2000-01-15 지, 러셀, 애쉬다운 Miniaturized switching power supply having unindirectional spike filter
JPH08304480A (en) * 1995-04-28 1996-11-22 Consorzio Per La Ric Sulla Microelettronica Nel Mezzogiorno Overvoltage detector circuit
JPH09233689A (en) * 1996-02-23 1997-09-05 Kubota Corp Overcurrent protective circuit device
KR19990007704U (en) * 1997-07-31 1999-02-25 윤종용 Overload Protection Circuit of Power Supply

Also Published As

Publication number Publication date
KR19990039574A (en) 1999-06-05

Similar Documents

Publication Publication Date Title
JP2541585B2 (en) Reset signal generation circuit
US9083338B2 (en) Digital noise protection circuit and method
KR19980078283A (en) Clock Phase Comparators
KR100486351B1 (en) Pulse Width Modulation Control with Overload Protection
US5825219A (en) Fast edge rate signal driver
KR20100062547A (en) Delay locked loop circuit
US4939443A (en) Method and apparatus for the generation of voltage pulses
KR100202174B1 (en) Power on reset signal generating circuit
KR0168079B1 (en) Clock generating apparatus
KR100255530B1 (en) Pll having a lock state detecting function
KR100269715B1 (en) Clock signal generating circuit
KR970701397A (en) IC CARD CONTROL CIRCUIT AND IC CARD CONTROL SYSTEM
KR970001169B1 (en) Vertical phase adjust circuit
KR0124420Y1 (en) Zero cross detecting circuit
JP3362666B2 (en) Circuit that controls the output current of the inverter circuit
KR930005610B1 (en) Burst gate pulse circuit
JP2003256070A (en) Clock switching circuit
KR100228284B1 (en) Discharge circuit using timing sequence
KR100238231B1 (en) Semiconductor device
JPH0993907A (en) Phase control circuit
KR20210092987A (en) Oscillator circuit insensitive to noise and jitter
KR100486355B1 (en) Pulse width modulation controlling apparatus with over load protection using soft start and frequency synchronizing method
JP3392278B2 (en) Oscillator
KR0179789B1 (en) Delay adjusting circuit of threshold path
SU1534685A1 (en) Device for control of stabilizing converter

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130322

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20140325

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee