JP3362666B2 - Circuit that controls the output current of the inverter circuit - Google Patents
Circuit that controls the output current of the inverter circuitInfo
- Publication number
- JP3362666B2 JP3362666B2 JP13061498A JP13061498A JP3362666B2 JP 3362666 B2 JP3362666 B2 JP 3362666B2 JP 13061498 A JP13061498 A JP 13061498A JP 13061498 A JP13061498 A JP 13061498A JP 3362666 B2 JP3362666 B2 JP 3362666B2
- Authority
- JP
- Japan
- Prior art keywords
- threshold
- output
- threshold value
- current
- load
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Inverter Devices (AREA)
Description
【0001】[0001]
【発明の属する技術分野】本発明は、直流を交流に変換
するインバータ回路の出力電流を制御する回路に係わ
る。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a circuit that controls the output current of an inverter circuit that converts direct current into alternating current.
【0002】[0002]
【従来の技術】直流電源の出力を交流に変換するインバ
ータ回路は、広く普及している。たとえば、商用電源
(ここでは、電圧の実効値が100Vrms の交流)に接
続される電化製品を自動車等の中で使用できるようにす
るためには、バッテリの出力からその商用電源と同等の
交流を生成するためのインバータ回路が必要になる。2. Description of the Related Art Inverter circuits that convert the output of a DC power supply into AC are widely used. For example, in order to use an electric appliance connected to a commercial power supply (here, an effective value of voltage is 100 Vrms AC) in an automobile or the like, an AC equivalent to the commercial power supply is output from the battery. An inverter circuit for generating is needed.
【0003】図7は、従来のインバータ回路の一例の構
成図である。ここでは、Hブリッジ回路を用いたインバ
ータ回路を採り上げて説明する。FIG. 7 is a block diagram of an example of a conventional inverter circuit. Here, an inverter circuit using an H bridge circuit will be described as an example.
【0004】Hブリッジ回路101は、4つのスイッチ
ング素子(たとえば、MOSトランジスタ)S1〜S4
を有し、直流電圧VH が供給される。制御回路102
は、スイッチング素子S1〜S4の状態を制御する制御
信号を生成する。電流検出回路103は、負荷104に
供給される電流を検出し、その検出結果を制御回路10
2に通知する。制御回路102は、電流検出回路103
により検出された負荷電流が所定値よりも大きかった場
合(即ち、過電流が発生した場合)、その電流を小さく
するか、あるいはその電流を停止するようにS1〜S4
を制御する。The H-bridge circuit 101 includes four switching elements (for example, MOS transistors) S1 to S4.
And a DC voltage VH is supplied. Control circuit 102
Generates a control signal for controlling the states of the switching elements S1 to S4. The current detection circuit 103 detects the current supplied to the load 104 and outputs the detection result to the control circuit 10.
Notify 2. The control circuit 102 includes a current detection circuit 103.
If the load current detected by S1 is larger than a predetermined value (that is, if an overcurrent occurs), the current is reduced or S1 to S4 is set to stop the current.
To control.
【0005】上記構成のインバータ回路の動作を図8を
参照しながら説明する。制御回路102は、通常、Hブ
リッジ回路101が第1の状態(S1およびS3をオン
にするとともに、S2およびS4をオフにする状態)と
第2の状態(S1およびS3をオフにすると共に、S2
およびS4をオンにする状態)とを交互に繰り返すよう
な制御信号を出力する。ここでは、S1〜S4用の制御
信号が「H」レベルのとき、対応するスイッチング素子
S1〜S4がオン状態になるものとしている。第1の状
態の期間においては、スイッチング素子S1→負荷10
4→スイッチング素子S3という方向に電流が流れ、一
方、第2の状態の期間においては、スイッチング素子S
2→負荷104→スイッチング素子S4という方向に電
流が流れる。このようにして、負荷104に交流電流が
供給される。インバータ回路は、通常、過電流防止機能
を備えている。すなわち、上記インバータ回路におい
て、過電流(負荷電流が制限値を越える)が発生する
と、制御回路102は、Hブリッジ回路101を強制的
に停止状態にして負荷電流を減少させる。ここでは、制
御回路102は、スイッチング素子S1〜S4をすべて
オフ状態にすることにより負荷104への電流供給を停
止している。そして、負荷電流が制限値以下に戻れば、
制御回路102は、Hブリッジ回路101に上記第1の
状態と第2の状態を繰り返えさせるための制御信号を再
び出力する。The operation of the above-configured inverter circuit will be described with reference to FIG. The control circuit 102 is generally configured such that the H bridge circuit 101 has a first state (a state in which S1 and S3 are turned on and a state in which S2 and S4 are turned off) and a second state (in which the S1 and S3 are turned off, and S2
And a state in which S4 is turned on) are alternately repeated to output a control signal. Here, when the control signals for S1 to S4 are at "H" level, the corresponding switching elements S1 to S4 are turned on. In the period of the first state, the switching element S1 → the load 10
The current flows in the direction of 4 → switching element S3, while in the period of the second state, switching element S
A current flows in the direction of 2 → load 104 → switching element S4. In this way, the alternating current is supplied to the load 104. The inverter circuit usually has an overcurrent prevention function. That is, when an overcurrent (the load current exceeds the limit value) occurs in the inverter circuit, the control circuit 102 forcibly stops the H bridge circuit 101 to reduce the load current. Here, the control circuit 102 suspends the current supply to the load 104 by turning off all the switching elements S1 to S4. If the load current returns below the limit value,
The control circuit 102 outputs the control signal for causing the H bridge circuit 101 to repeat the first state and the second state again.
【0006】[0006]
【発明が解決しようとする課題】電化製品の中には、容
量性負荷と呼ばれるものがある。容量性負荷とは、大型
のコンデンサを有する負荷のことを言い、例えば、テレ
ビ等が該当する。容量性負荷は、一般に、上記コンデン
サを充電した状態で使用する。従って、容量性負荷を迅
速に起動するためには、そのコンデンサを短時間で充電
する必要がある。所定容量のコンデンサを短時間で充電
するためには、供給する電流値を大きくする必要があ
る。すなわち、容量性負荷の起動時には、通常、そのコ
ンデンサが充電されるまでの間、大きな電流が要求され
ることになる。Some electrical appliances are called capacitive loads. The capacitive load means a load having a large capacitor, and corresponds to, for example, a television. A capacitive load is generally used with the capacitor charged. Therefore, in order to quickly activate the capacitive load, it is necessary to charge the capacitor in a short time. In order to charge the capacitor having a predetermined capacity in a short time, it is necessary to increase the supplied current value. That is, when starting a capacitive load, a large current is usually required until the capacitor is charged.
【0007】ところが、インバータ回路は、通常、上述
したような過電流防止機能を備えている。このため、容
量性負荷がその起動時に大きな電流を要求すると、イン
バータ回路の過電流防止機能が働き、インバータ回路は
その容量性負荷が要求する電流を十分に供給できない。
この結果、容量性負荷の立上り時間が長くなってしま
う。もちろん、大容量のインバータ回路を用いれば容量
性負荷を迅速に起動することは可能であるが、通常動作
状態の定格電力をはるかに上回るインバータ回路を用い
ることは、コストや収容スペースの点でのデメリットが
大きい。ユーザにとっては、できるだけ小容量のインバ
ータ回路で負荷を迅速に起動できることが望ましい。However, the inverter circuit usually has the above-mentioned overcurrent preventing function. Therefore, when the capacitive load demands a large current at the time of its activation, the overcurrent prevention function of the inverter circuit operates, and the inverter circuit cannot sufficiently supply the current required by the capacitive load.
As a result, the rise time of the capacitive load becomes long. Of course, it is possible to quickly start a capacitive load by using a large capacity inverter circuit, but using an inverter circuit that far exceeds the rated power in the normal operating state causes a cost and accommodation space. The disadvantages are large. It is desirable for the user to be able to quickly start the load with an inverter circuit having the smallest capacity.
【0008】また、機器によっては、電源投入後の所定
時間内に起動できなかった場合に、以降の入力を受け付
けないようにする保護機能を備えるものがある。このよ
うな機器が容量性負荷であった場合には、その機器の定
格がインバータ回路の定格の範囲内であっても、起動時
間が長くなると上記保護機能が働いて機器自体が動作し
なくなってしまうことが起こり得る。[0008] Some devices have a protection function that prevents them from accepting subsequent inputs if they cannot be activated within a predetermined time after the power is turned on. If such a device has a capacitive load, even if the rating of the device is within the rating range of the inverter circuit, if the startup time becomes long, the protection function will work and the device itself will not operate. It can happen.
【0009】このように、上記インバータ回路に容量性
負荷を接続した場合、その負荷を起動するまでの時間が
長かったり、場合によってはその負荷を起動できいない
こともあった。As described above, when a capacitive load is connected to the inverter circuit, it takes a long time to activate the load, or in some cases, the load cannot be activated.
【0010】なお、上述の問題は、容量性負荷のみに係
わるものではなく、モータの起動時やランプの電源投入
時にも生じる。すなわち、モータ負荷の場合には、その
起動時に十分な電流を供給できないと始動性が良好でな
くなり、また、ランプ負荷の場合には、電源投入直後に
素早くフィラメントを暖めることができない。The above-mentioned problem is not only related to the capacitive load but also occurs at the time of starting the motor or turning on the power of the lamp. That is, in the case of a motor load, the startability is not good unless a sufficient current can be supplied at the time of starting, and in the case of a lamp load, the filament cannot be quickly warmed immediately after the power is turned on.
【0011】本発明の課題は、上記課題を解決すること
であり、容量性負荷などを迅速かつ確実に起動できるイ
ンバータ回路を実現するための制御回路を提供すること
である。特に、インバータ回路自体の電気的容量を大き
くすることなく、容量性負荷等を迅速かつ確実に起動で
きるようにする。An object of the present invention is to solve the above problems and to provide a control circuit for realizing an inverter circuit capable of quickly and reliably starting a capacitive load or the like. In particular, the capacitive load or the like can be started quickly and reliably without increasing the electric capacity of the inverter circuit itself.
【0012】[0012]
【課題を解決するための手段】本発明の制御回路は、直
流を交流に変換するインバータ回路の出力電流を制御す
る回路であって、以下の各手段を有する。The control circuit of the present invention is a circuit for controlling the output current of an inverter circuit for converting direct current into alternating current, and has the following means.
【0013】閾値出力手段は、所定の電流値に対応する
第1の閾値またはその所定の電流値よりも大きい電流値
に対応する第2の閾値を出力する。比較手段は、負荷に
供給する電流と閾値出力手段により出力される閾値とを
比較する。抑制手段は、負荷に供給する電流が上記第1
または第2の閾値よりも大きいと上記比較手段により判
断された場合に、その負荷へ供給する電流を抑制する。
制御手段は、閾値出力手段が第1の閾値を出力している
期間に、負荷に供給する電流がその第1の閾値よりも大
きくなったときに、閾値出力手段に上記第2の閾値を所
定時間だけ出力させる。The threshold value output means outputs a first threshold value corresponding to a predetermined current value or a second threshold value corresponding to a current value larger than the predetermined current value. The comparison means compares the current supplied to the load with the threshold value output by the threshold value output means. In the suppressing means, the current supplied to the load is the first
Alternatively, when the comparison means determines that the current is larger than the second threshold value, the current supplied to the load is suppressed.
The control means sets the second threshold value to the threshold value output means when the current supplied to the load becomes larger than the first threshold value while the threshold value output means is outputting the first threshold value. Output only for time.
【0014】上記構成によれば、負荷電流が瞬間的に大
きくなったときにのみ、過電流を監視するための閾値が
通常の閾値よりも大きくなる。このことにより、負荷に
は瞬間的に大きな電流が供給される。With the above arrangement, the threshold value for monitoring overcurrent becomes larger than the normal threshold value only when the load current momentarily increases. As a result, a large current is momentarily supplied to the load.
【0015】また、本発明の制御回路は、電源の投入ま
たは電源の投入に伴って生成されるリセット信号により
第1の状態が設定され、閾値出力手段が制御手段の指示
により第2の閾値を出力する期間が終了したときに第2
の状態が設定されるラッチ手段をさらに設け、制御手段
が、そのラッチ手段に第2の状態が設定されている期間
は、上記閾値出力手段に対して指示を送出しないように
してもよい。Further, in the control circuit of the present invention, the first state is set by turning on the power source or a reset signal generated upon turning on the power source, and the threshold value output means sets the second threshold value by the instruction of the control means. Second when the output period ends
It is also possible to further provide a latch means for setting the state of, and the control means not to send the instruction to the threshold value output means during the period when the second state is set in the latch means.
【0016】このような構成とすれば、当該インバータ
回路のリセット後の最初の過電流に対してのみ上記閾値
が通常時の閾値よりも大きくなる。したがって、容量性
負荷のように、その起動時において大きな電流を要求す
る負荷に対して十分な電流を供給できる。With such a configuration, the threshold value becomes larger than the threshold value in the normal state only for the first overcurrent after the inverter circuit is reset. Therefore, it is possible to supply a sufficient current to a load that requires a large current at the time of startup, such as a capacitive load.
【0017】さらに、本発明の制御回路は、第1の状態
から第2の状態に移行した後、所定時間経過後に上記ラ
ッチ手段に第1の状態を再設定するようにしてもよい。
このような構成とすれば、第1の閾値よりも大きな電流
が負荷に対して繰り返し供給される。このとき、大電流
が許可される間隔は、所定時間以上に保たれる。Further, the control circuit of the present invention may reset the first state in the latch means after a lapse of a predetermined time after shifting from the first state to the second state.
With such a configuration, a current larger than the first threshold value is repeatedly supplied to the load. At this time, the interval at which the large current is permitted is maintained for a predetermined time or longer.
【0018】[0018]
【発明の実施の形態】図1は、本実施形態の制御回路の
回路図である。この制御回路は、図7に示す制御回路1
02に対応する。すなわち、この制御回路は、図7に示
す電流検出回路103の出力を参照しながら、Hブリッ
ジ回路101を制御することにより、直流を交流に変換
して負荷104に交流電流を供給する。なお、図1で
は、Hブリッジ回路101、電流検出回路102および
負荷104を省略しているが、以下の説明の中でそれら
を参酌することがある。DESCRIPTION OF THE PREFERRED EMBODIMENTS FIG. 1 is a circuit diagram of a control circuit of this embodiment. This control circuit is the control circuit 1 shown in FIG.
Corresponds to 02. That is, this control circuit converts the direct current into the alternating current and supplies the alternating current to the load 104 by controlling the H bridge circuit 101 while referring to the output of the current detection circuit 103 shown in FIG. 7. Although the H-bridge circuit 101, the current detection circuit 102, and the load 104 are omitted in FIG. 1, they may be referred to in the following description.
【0019】本実施形態の制御回路は、電流制御部10
およびデューティ制御部30から構成される。電流制御
部10は、負荷104に供給する電流を監視し、過電流
を検出するとその旨をデューティ制御部30に通知す
る。デューティ制御部30は、直流電源の出力を実効値
が100Vの交流に変換するための制御信号を生成して
Hブリッジ回路101のスイッチング素子S1〜S4に
供給する。また、デューティ制御部30は、電流制御部
10から過電流が発生した旨の通知を受けると、負荷1
04へ供給する電流を抑制(減少または停止)させるよ
うな制御信号を生成してスイッチング素子S1〜S4に
供給する。The control circuit of this embodiment is composed of the current control unit 10
And a duty control unit 30. The current control unit 10 monitors the current supplied to the load 104, and when detecting an overcurrent, notifies the duty control unit 30 of that fact. The duty control unit 30 generates a control signal for converting the output of the DC power supply into an AC having an effective value of 100 V, and supplies the control signal to the switching elements S1 to S4 of the H bridge circuit 101. When the duty control unit 30 receives a notification from the current control unit 10 that an overcurrent has occurred, the duty control unit 30 receives the load 1
A control signal for suppressing (decreasing or stopping) the current supplied to 04 is generated and supplied to the switching elements S1 to S4.
【0020】電流制御部10は、以下の点で既存の過電
流検出回路と異なる。即ち、既存の過電流検出回路は、
負荷電流と予め決められた閾値(制限電流)とを比較
し、負荷電流がその閾値を越えるか否かにより過電流を
検出する。これに対して、電流制御部10は、負荷電流
と比較するための閾値を少なくとも2つ持ち、必要に応
じてそれらの閾値を切り換えながら過電流を監視する。
本実施形態では、2つの閾値を使用する。これら2つの
閾値は、互いに異なる電流値に対応しており、小さい電
流に対応する閾値を第1の閾値、大きい電流に対応する
閾値第2の閾値と呼ぶことにする。The current control unit 10 differs from the existing overcurrent detection circuit in the following points. That is, the existing overcurrent detection circuit
The load current is compared with a predetermined threshold value (limit current), and the overcurrent is detected depending on whether or not the load current exceeds the threshold value. On the other hand, the current control unit 10 has at least two threshold values for comparison with the load current, and monitors the overcurrent while switching the threshold values as needed.
In this embodiment, two thresholds are used. These two threshold values correspond to different current values, and the threshold value corresponding to a small current will be referred to as a first threshold value, and the threshold value corresponding to a large current will be referred to as a second threshold value.
【0021】電流制御部10は、通常、第1の閾値を用
いて過電流を監視する。そして、負荷電流がその第1の
閾値を越えたときには、負荷電流と比較される閾値を第
1の閾値から第2の閾値に変更する。このとき、電流制
御部10は、過電流が発生したことをデューティ制御部
30へは通知しない。また、負荷電流と比較される閾値
として第2の閾値を用いる期間は、予め決められた所定
の時間のみであり、その期間が経過した後は、閾値は第
1の閾値に戻される。The current controller 10 normally monitors the overcurrent by using the first threshold value. Then, when the load current exceeds the first threshold value, the threshold value to be compared with the load current is changed from the first threshold value to the second threshold value. At this time, the current control unit 10 does not notify the duty control unit 30 that an overcurrent has occurred. Further, the period in which the second threshold value is used as the threshold value to be compared with the load current is only a predetermined time period, and after that period, the threshold value is returned to the first threshold value.
【0022】上記構成によれば、第2の閾値は第1の閾
値よりも大きいので、負荷電流が第1の閾値を越えた直
後の所定の期間内においては、当該インバータ回路は、
負荷104に大きな電流を供給できる。なお、負荷電流
が第2の閾値を越えた場合には、電流制御部10は、過
電流が発生したことをデューティ制御部30に通知す
る。According to the above configuration, the second threshold value is larger than the first threshold value, so that the inverter circuit is operated within a predetermined period immediately after the load current exceeds the first threshold value.
A large current can be supplied to the load 104. When the load current exceeds the second threshold, the current controller 10 notifies the duty controller 30 that an overcurrent has occurred.
【0023】電流制御部10は、上述のように、負荷電
流が第1の閾値を越えたときに第2の閾値を用いるが、
このようにして第2の閾値を用いるのは、電源投入後ま
たはリセット後に初めて負荷電流が第1の閾値を越えた
ときのみである。このような構成を導入した理由は、以
下の通りである。すなわち、負荷104として、たとえ
ば、テレビ等の容量性負荷を接続したとすると、定格以
上の大きな電流が要求されるのは、その負荷の起動時で
ある。したがって、この場合、電源投入後の所定の期間
(容量性負荷が有するコンデンサが充電されるまでの期
間)だけ大きな電流を供給できればよい。このような理
由により、電源投入後またはリセット後に初めて負荷電
流が第1の閾値を越えたときにのみ第2の閾値を用いる
ようにしている。なお、当然のことではあるが、負荷電
流が第1の閾値を越えるごとに閾値を第2の閾値に切り
換えるのであれば、実質的に第1の閾値を設けている意
味がない。The current control unit 10 uses the second threshold value when the load current exceeds the first threshold value, as described above.
In this way, the second threshold value is used only when the load current exceeds the first threshold value only after the power is turned on or after resetting. The reason for introducing such a configuration is as follows. That is, assuming that a capacitive load such as a television is connected as the load 104, it is when the load is started that a large current equal to or higher than the rating is required. Therefore, in this case, it is only necessary to supply a large current for a predetermined period after the power is turned on (the period until the capacitor included in the capacitive load is charged). For this reason, the second threshold value is used only when the load current exceeds the first threshold value for the first time after power-on or reset. As a matter of course, if the threshold value is switched to the second threshold value every time the load current exceeds the first threshold value, there is substantially no point in providing the first threshold value.
【0024】このように、本実施形態のインバータ回路
の出力電流を制御する制御回路は、負荷の起動時におい
てのみ過電流の許容値を大きくし、インバータ回路はそ
の間に負荷に大きな電流を供給できる。As described above, the control circuit for controlling the output current of the inverter circuit of this embodiment increases the allowable value of the overcurrent only at the time of starting the load, and the inverter circuit can supply a large current to the load in the meantime. .
【0025】次に、電流制御部10およびデューティ制
御部30の構成および動作を詳細に説明する。Next, the configurations and operations of the current controller 10 and the duty controller 30 will be described in detail.
【0026】コンパレータ11は、電流検出回路103
により検出された負荷電流と、閾値出力回路12の出力
とを比較し、負荷電流がその閾値を越えると「L」レベ
ルを出力する。コンパレータ11の出力は、トランジス
タQ2を介してデューティ制御部30に転送されると共
に、その論理値が反転させられてナンド回路13に入力
される。The comparator 11 is a current detection circuit 103.
The load current detected by and the output of the threshold value output circuit 12 are compared, and when the load current exceeds the threshold value, the "L" level is output. The output of the comparator 11 is transferred to the duty control unit 30 via the transistor Q2, and its logical value is inverted and input to the NAND circuit 13.
【0027】閾値出力回路12は、トランジスタQ3、
および抵抗R1〜R3から構成される。トランジスタQ
3は、ワンショット回路14のQ出力により制御され
る。閾値出力回路12の出力は、このトランジスタQ3
の状態により変化する。即ち、閾値出力回路12は、ト
ランジスタQ3がオフ状態のときは、第1の閾値V1=
Vcc・R2/(R1+R2)を出力する。一方、トラン
ジスタQ3がオン状態のときは、トランジスタQ3のオ
ン抵抗を無視すると、抵抗R1と抵抗R3とが並列に接
続された状態となるので、閾値出力回路12は、第2の
閾値V2=Vcc・R2/(Ra +R2)を出力する。な
お、Ra =R1・R3/(R1+R3)である。ここ
で、R1>Ra であるので、V1<V2となる。すなわ
ち、閾値出力回路12は、ワンショット回路14から
「H」レベルを受信すると、その出力をV1からV2に
上昇させる。The threshold output circuit 12 includes a transistor Q3,
And resistors R1 to R3. Transistor Q
3 is controlled by the Q output of the one-shot circuit 14. The output of the threshold output circuit 12 is the transistor Q3.
It changes according to the state of. That is, the threshold value output circuit 12 has the first threshold value V1 = when the transistor Q3 is in the off state.
Outputs Vcc · R2 / (R1 + R2). On the other hand, when the transistor Q3 is on, ignoring the on-resistance of the transistor Q3, the resistors R1 and R3 are connected in parallel.・ Output R2 / (Ra + R2). Ra = R1.R3 / (R1 + R3). Here, since R1> Ra, V1 <V2. That is, when the threshold output circuit 12 receives the “H” level from the one-shot circuit 14, it raises the output from V1 to V2.
【0028】ナンド回路13の他方の端子には、ワンシ
ョット回路14のQ出力が入力されている。そして、ナ
ンド回路13の出力は、ワンショット回路14、15の
各入力端子、およびフリップフロップ16のクロック端
子に転送される。The Q output of the one-shot circuit 14 is input to the other terminal of the NAND circuit 13. Then, the output of the NAND circuit 13 is transferred to the input terminals of the one-shot circuits 14 and 15 and the clock terminal of the flip-flop 16.
【0029】ワンショット回路14は、立下りエッジを
検出すると、接続されている抵抗の抵抗値とコンデンサ
の容量によって決まる時間だけそのQ出力を「H」レベ
ルにする。即ち、ワンショット回路14は、フリップフ
ロップ17の出力によりクリアされていない状態におい
ては、負荷電流が上昇してコンパレータ11の出力が
「H」レベルから「L」レベルに切り替わると、所定時
間だけQ出力を「H」レベルにする。また、ワンショッ
ト回路14の反転Q出力は、フリップフロップ17のク
ロック端子に転送される。When detecting the falling edge, the one-shot circuit 14 sets its Q output to the "H" level for a time determined by the resistance value of the connected resistor and the capacitance of the capacitor. That is, when the output of the comparator 11 is switched from the “H” level to the “L” level and the load current increases, the one-shot circuit 14 outputs Q for a predetermined time in a state where the output of the flip-flop 17 has not cleared it. The output is set to "H" level. The inverted Q output of the one-shot circuit 14 is transferred to the clock terminal of the flip-flop 17.
【0030】ワンショット回路15は、基本的には、ワ
ンショット回路14と同じ動作をする。ただし、ワンシ
ョット回路15の時定数は、ワンショット回路14の時
定数と比べて十分に短い。これらの時定数につては後述
する。ワンショット回路15のQ出力は、トランジスタ
Q1のベース端子、およびフリップフロップ34のクリ
ア端子に入力されている。The one-shot circuit 15 basically operates the same as the one-shot circuit 14. However, the time constant of the one-shot circuit 15 is sufficiently shorter than the time constant of the one-shot circuit 14. These time constants will be described later. The Q output of the one-shot circuit 15 is input to the base terminal of the transistor Q1 and the clear terminal of the flip-flop 34.
【0031】フリップフロップ16は、リセット信号が
入力されると、「L」レベルを出力する。なお、リセッ
ト信号は、この制御回路に電力を供給する電源が投入さ
れたときに生成される。そして、フリップフロップ16
は、そのクロック端子に立上りエッジが入力されると、
以降、その出力を「H」レベルに保持する。フリップフ
ロップ16の出力は、トランジスタQ2の制御端子に入
力される。The flip-flop 16 outputs the "L" level when the reset signal is input. The reset signal is generated when the power supply for supplying power to this control circuit is turned on. And the flip-flop 16
When a rising edge is input to the clock terminal,
After that, the output is held at the “H” level. The output of the flip-flop 16 is input to the control terminal of the transistor Q2.
【0032】フリップフロップ17は、フリップフロッ
プ16と同様に、リセット信号が入力されると、「L」
レベルを出力する。また、フリップフロップ17のクロ
ック端子にはワンショット回路14の反転Q出力が接続
されており、フリップフロップ17は、そのクロック端
子において立上りエッジを検出すると、以降、「H」レ
ベルを保持する。即ち、負荷電流が上昇してコンパレー
タ11の出力が「H」レベルから「L」レベルに切り替
わり、それに伴ってワンショット回路14が所定パルス
幅のパルスを出力した際、そのパルスの終了タイミング
においてフリップフロップ17の出力が「H」レベルに
なる。フリップフロップ17の出力は、ワンショット回
路14および15のクリア端子に入力される。したがっ
て、上述のようにしてフリップフロップ17の出力が
「H」レベルに切り換えられると、以降、ワンショット
回路14および15は、パルス生成動作をしなくなる。The flip-flop 17, like the flip-flop 16, receives "L" when a reset signal is input.
Output level. Further, the inverted Q output of the one-shot circuit 14 is connected to the clock terminal of the flip-flop 17, and the flip-flop 17 holds the “H” level thereafter when it detects a rising edge at the clock terminal. That is, when the load current rises and the output of the comparator 11 switches from the “H” level to the “L” level, and the one-shot circuit 14 outputs a pulse having a predetermined pulse width accordingly, the flip-flop is output at the end timing of the pulse. The output of group 17 becomes "H" level. The output of the flip-flop 17 is input to the clear terminals of the one-shot circuits 14 and 15. Therefore, when the output of flip-flop 17 is switched to the "H" level as described above, one shot circuits 14 and 15 will no longer perform the pulse generating operation.
【0033】トランジスタQ1は、ワンショット回路1
5の出力により制御される。トランジスタQ1は、Hブ
リッジ回路101を制御するパルス信号(制御信号)の
デューティを決定する際に用いる三角波を消滅させるか
否かを切り換える。トランジスタQ1がオン状態のとき
に、デューティ制御部30において三角波が消滅させら
れる。トランジスタQ2は、フリップフロップ16の出
力により制御される。トランジスタQ2は、コンパレー
タ11の出力をデューティ制御部30に伝えるか否かを
切り換える。トランジスタQ2がオフ状態のときには、
過電流が検出された場合であっても、そのことはデュー
ティ制御部30へは伝えられない。The transistor Q1 is a one-shot circuit 1
5 output. The transistor Q1 switches whether to erase the triangular wave used when determining the duty of the pulse signal (control signal) that controls the H-bridge circuit 101. When the transistor Q1 is in the on state, the duty controller 30 causes the triangular wave to disappear. The transistor Q2 is controlled by the output of the flip-flop 16. The transistor Q2 switches whether to transmit the output of the comparator 11 to the duty control unit 30. When the transistor Q2 is off,
Even if the overcurrent is detected, the fact is not transmitted to the duty control unit 30.
【0034】デューティ制御部30は、基本的には既存
技術と同じ動作をする。ただし、リセット後に最初に負
荷電流が第1の閾値を越えた場合の動作は、既存技術と
は異なる。まず、既存技術と基本的に同じ動作をする部
分について説明する。アンプ31は、エラーアンプであ
り、Hブリッジ回路101に供給される直流電圧VH と
予め決められている参照電圧Vref とを比較し、その差
分を増幅して出力する。直流電圧VH が一定の期間は、
アンプ31の出力も一定である。発振器32は、図2に
示すように、負荷電流の向きを交互に反転させるタイミ
ングを指示するパルス信号、およびデューティを決定す
る際に用いる三角波(のこぎり波)を生成する。このパ
ルス信号と三角波とは、互いに同期している。コンパレ
ータ33は、アンプ31の出力と三角波とを比較し、ア
ンプ31の出力レベルの方が大きい期間には「L」レベ
ルを出力し、アンプ31の出力レベルの方が小さい期間
には「H」レベルを出力する。コンパレータ33の出力
の「H」レベルと「L」レベルの時間比を「デューテ
ィ」と呼ぶ。あるいは、コンパレータ33の出力の
「H」レベルの時間と、「H」レベルの時間と「L」レ
ベルの時間との和との比を「デューティ」と呼ぶ。The duty control section 30 basically operates in the same manner as the existing technology. However, the operation when the load current first exceeds the first threshold value after reset is different from the existing technology. First, a part that basically operates in the same manner as the existing technology will be described. The amplifier 31 is an error amplifier, compares the DC voltage VH supplied to the H bridge circuit 101 with a predetermined reference voltage Vref, amplifies the difference, and outputs it. While the DC voltage VH is constant,
The output of the amplifier 31 is also constant. As shown in FIG. 2, the oscillator 32 generates a pulse signal instructing the timing of alternately inverting the direction of the load current and a triangular wave (sawtooth wave) used when determining the duty. The pulse signal and the triangular wave are synchronized with each other. The comparator 33 compares the output of the amplifier 31 with the triangular wave, outputs “L” level when the output level of the amplifier 31 is higher, and outputs “H” level when the output level of the amplifier 31 is lower. Output level. The time ratio between the “H” level and the “L” level of the output of the comparator 33 is called “duty”. Alternatively, the ratio of the “H” level time of the output of the comparator 33 and the sum of the “H” level time and the “L” level time is called “duty”.
【0035】フリップフロップ34は、発振器32が出
力するパルス信号に基づいて、1組のスイッチング素子
S1、S3、または1組のスイッチング素子S2、S4
のうちの一方の組に属する各スイッチング素子を導通可
能な状態にするための信号を生成する。たとえば、図2
において、パルスP1からパルスP2までの期間は、ス
イッチング素子S1、S3が導通可能状態であり、パル
スP2からパルスP3までの期間は、スイッチング素子
S2、S4が導通可能状態である。導通可能状態におい
て実際に各スイッチング素子S1〜S4がオン状態(導
通状態)となるか否かは、コンパレータ33の出力によ
って決まる。すなわち、各スイッチング素子S1〜S4
は、それぞれ、導通可能状態であり且つコンパレータ3
3の出力が「H」レベルのときにオン状態となる。そし
て、スイッチング素子S1およびS3がオン状態のとき
には、負荷104に第1の極性の電圧が印加され、スイ
ッチング素子S2およびS4がオン状態のときには、負
荷104に第1の極性と反対の極性の電圧が印加され
る。The flip-flop 34, based on the pulse signal output from the oscillator 32, includes one set of switching elements S1 and S3 or one set of switching elements S2 and S4.
A signal is generated to bring each switching element belonging to one of the groups into a conductive state. For example, in Figure 2.
In, the switching elements S1 and S3 are in the conductive state during the period from the pulse P1 to the pulse P2, and the switching elements S2 and S4 are in the conductive state during the period from the pulse P2 to the pulse P3. Whether or not each of the switching elements S1 to S4 is actually turned on (conductive state) in the conductive state is determined by the output of the comparator 33. That is, each switching element S1 to S4
Are respectively in the conductive state and the comparator 3
When the output of 3 is at "H" level, it is turned on. Then, when the switching elements S1 and S3 are in the ON state, the voltage of the first polarity is applied to the load 104, and when the switching elements S2 and S4 are in the ON state, the voltage of the polarity opposite to the first polarity is applied to the load 104. Is applied.
【0036】デューティ制御部30は、ワンショット回
路15のQ出力を受信することにより、既存技術とは異
なる動作をする。即ち、フリップフロップ34は、ワン
ショット回路15のQ出力が「H」レベルになるとリセ
ットされる。フリップフロップ34は、リセットされて
いる期間は、Q出力として「L」レベルを出力し、反転
Q出力として「H」レベルを出力する。このことによ
り、スイッチング素子S1、S3は強制的に導通可能状
態となり、スイッチング素子S2、S4は強制的に非導
通可能状態となる。By receiving the Q output of the one-shot circuit 15, the duty control section 30 operates differently from the existing technology. That is, the flip-flop 34 is reset when the Q output of the one-shot circuit 15 becomes "H" level. The flip-flop 34 outputs the “L” level as the Q output and the “H” level as the inverted Q output during the reset period. As a result, the switching elements S1 and S3 are forcibly rendered conductive, and the switching elements S2 and S4 are forcibly rendered non-conductive.
【0037】また、コンパレータ33に入力される三角
波は、ワンショット回路15のQ出力が「H」レベルに
なると、トランジスタQ1がオン状態となり、発振器3
2に接続されているコンデンサが放電するので、消滅す
る。即ち、ワンショット回路15のQ出力が「H」レベ
ルになると、発振器32は実質的に初期化される。The triangular wave input to the comparator 33 turns on the transistor Q1 when the Q output of the one-shot circuit 15 becomes "H" level, and the oscillator 3
The capacitor connected to 2 discharges and disappears. That is, when the Q output of the one-shot circuit 15 becomes "H" level, the oscillator 32 is substantially initialized.
【0038】次に、図3を参照しながら、上記構成の制
御回路の動作を説明する。Next, the operation of the control circuit having the above configuration will be described with reference to FIG.
【0039】まず、この制御回路の電源が投入される
と、リセット信号が生成され、フリップフロップ16お
よび17に入力される。このことにより、フリップフロ
ップ16および17の出力は、「L」レベルとなる。し
たがって、トランジスタQ2はオフ状態となる。また、
ワンショット回路14および15は、コンパレータ11
の出力を待つ状態であり、それぞれQ出力は「L」レベ
ル、反転Q出力は「H」レベルとなっている。このた
め、トランジスタQ1およびQ3はオフ状態となってい
る。したがって、閾値出力回路12は、閾値としてV1
=Vcc・R2/(R1+R2)を出力する。First, when the control circuit is powered on, a reset signal is generated and input to the flip-flops 16 and 17. As a result, the outputs of the flip-flops 16 and 17 are at the "L" level. Therefore, the transistor Q2 is turned off. Also,
The one-shot circuits 14 and 15 include the comparator 11
Of the Q output, the Q output is at the “L” level and the inverted Q output is at the “H” level. Therefore, the transistors Q1 and Q3 are in the off state. Therefore, the threshold output circuit 12 uses V1 as the threshold.
= Vcc · R2 / (R1 + R2) is output.
【0040】負荷104に流れる電流(電流検出回路1
02の出力)が閾値(閾値出力回路12の出力V1)よ
りも小さい期間は、ワンショット回路14、15、フリ
ップフロップ16、17、閾値出力回路11、トランジ
スタQ1、Q2は上記初期状態を保持する。したがっ
て、電流制御部10は、負荷電流と閾値V1とを比較す
ることにより過電流を監視する。また、デューティ制御
部30は、過電流が検出されない期間は、図2に示す動
作に従ってHブリッジ回路101を駆動するための制御
信号を生成する。Current flowing in load 104 (current detection circuit 1
The output of 02) is smaller than the threshold value (the output V1 of the threshold value output circuit 12), the one-shot circuits 14 and 15, the flip-flops 16 and 17, the threshold value output circuit 11, and the transistors Q1 and Q2 hold the initial state. . Therefore, the current control unit 10 monitors the overcurrent by comparing the load current with the threshold value V1. Further, the duty control unit 30 generates a control signal for driving the H-bridge circuit 101 according to the operation shown in FIG. 2 while the overcurrent is not detected.
【0041】上記状態において、負荷104として容量
性負荷を接続し、その容量性負荷を起動したものとす
る。容量性負荷は、上述したように大型のコンデンサを
有し、一般に、そのコンデンサを充電した状態で使用す
る。したがって、容量性負荷の起動時には、そのコンデ
ンサが充電されるまでの間、大きな電流が要求されるこ
とになる。In the above state, it is assumed that a capacitive load is connected as the load 104 and the capacitive load is activated. The capacitive load has a large capacitor as described above, and is generally used with the capacitor charged. Therefore, when starting the capacitive load, a large current is required until the capacitor is charged.
【0042】容量性負荷の起動等に伴って負荷電流が閾
値V1を越えると、コンパレータ11の出力が「H」レ
ベルから「L」レベルに切り替わる。この立下りエッジ
は、ナンド回路13を介してワンショット回路14およ
び15に伝えられる。ワンショット回路14は、このエ
ッジを検出すると、Q出力を所定時間だけ「H」レベル
にする。ワンショット回路14のQ出力が「H」レベル
になると、トランジスタQ3がオン状態となり、閾値出
力回路11は、閾値としてV2=Vcc・R2/(Ra +
R2)を出力する。尚、Ra =R1・R3/(R1+R
3)である。同様に、ワンショット回路15は、上記エ
ッジを検出するとそのQ出力を所定時間だけ「H」レベ
ルにする。ワンショット回路15のQ出力が「H」レベ
ルになると、トランジスタQ1がオン状態になると共
に、フリップフロップ34がクリアされる。トランジス
タQ1がオン状態になると、発振器32に接続されてい
るコンデンサの放電が完了した時点で三角波が消滅す
る。このようにして三角波が消滅した状態になると、ア
ンプ31の出力レベルは実質的に一定なので、コンパレ
ータ33の出力は「L」レベルに固定される。この状態
は、発振器32が負荷電流の方向を切り換えるための次
のパルスを出力するまで継続される。一方、フリップフ
ロップ34は、クリア状態においては、そのQ出力を
「L」レベルに固定し、また、その反転Q出力を「H」
レベルに固定する。したがって、デューティ制御部30
は、Hブリッジ回路101に対する制御信号として、ス
イッチング素子S1およびS3をオン状態にし、スイッ
チング素子S2およびS4をオフ状態にする信号を出力
する。なお、ワンショット回路15が出力するパルスの
パルス幅は、発振器32に接続されているコンデンサを
十分に放電できる程度の時間とする。When the load current exceeds the threshold value V1 due to the activation of the capacitive load or the like, the output of the comparator 11 switches from "H" level to "L" level. This falling edge is transmitted to the one-shot circuits 14 and 15 via the NAND circuit 13. When detecting this edge, the one-shot circuit 14 sets the Q output to the “H” level for a predetermined time. When the Q output of the one-shot circuit 14 becomes "H" level, the transistor Q3 is turned on, and the threshold output circuit 11 sets V2 = Vcc.R2 / (Ra +) as a threshold.
R2) is output. Ra = R1 · R3 / (R1 + R
3). Similarly, when the one-shot circuit 15 detects the edge, the one-shot circuit 15 sets its Q output to "H" level for a predetermined time. When the Q output of the one-shot circuit 15 becomes "H" level, the transistor Q1 is turned on and the flip-flop 34 is cleared. When the transistor Q1 is turned on, the triangular wave disappears when the capacitor connected to the oscillator 32 is completely discharged. When the triangular wave disappears in this way, the output level of the amplifier 31 is substantially constant, so the output of the comparator 33 is fixed at the “L” level. This state continues until the oscillator 32 outputs the next pulse for switching the direction of the load current. On the other hand, in the clear state, the flip-flop 34 fixes its Q output to the “L” level and its inverted Q output to the “H” level.
Fixed to level. Therefore, the duty control unit 30
Outputs a signal for turning on the switching elements S1 and S3 and turning off the switching elements S2 and S4 as a control signal for the H-bridge circuit 101. The pulse width of the pulse output by the one-shot circuit 15 is set to such a time that the capacitor connected to the oscillator 32 can be sufficiently discharged.
【0043】デューティ制御部30が上述の制御信号を
出力すると、Hブリッジ回路101は、スイッチング素
子S1→負荷104→スイッチング素子S3という経路
で電流を流す。このとき、過電流を検出するための閾値
は、閾値出力回路12において閾値V1よりも大きい閾
値V2に設定されているので、負荷104には閾値V1
よりも大きな電流を供給することができる。ただし、負
荷電流が閾値V2よりも大きくなることは許されない。When the duty control section 30 outputs the above-mentioned control signal, the H-bridge circuit 101 causes a current to flow through the path of the switching element S1 → the load 104 → the switching element S3. At this time, since the threshold value for detecting the overcurrent is set to the threshold value V2 larger than the threshold value V1 in the threshold value output circuit 12, the threshold value V1 is set to the load 104.
Can supply a larger current. However, the load current cannot be larger than the threshold value V2.
【0044】上記構成によれば、閾値V1を越える大電
流は、スイッチング素子S2およびS4を介して流れる
ことはなく、常にスイッチング素子S1およびS3を介
して流れる。したがって、スイッチング素子S1および
S3の電流容量を大きくしておけば(たとえば、閾値V
2に相当する電流程度)、スイッチング素子S2および
S4としては電流容量の小さいもの(たとえば、閾値V
1程度)を用いることができる。According to the above structure, a large current exceeding the threshold value V1 does not flow through the switching elements S2 and S4, but always flows through the switching elements S1 and S3. Therefore, if the current capacity of the switching elements S1 and S3 is increased (for example, the threshold value V
2), and the switching elements S2 and S4 having a small current capacity (for example, the threshold value V
1) can be used.
【0045】なお、容量性負荷の起動等に伴って負荷電
流が閾値V1を越えると、コンパレータ11の出力が
「H」レベルから「L」レベルに切り替わるが、このと
き、トランジスタQ2はオフ状態なので、負荷電流が閾
値V1を越えたという事実は、デューティ制御部30に
は通知されない。このため、負荷104に閾値V1より
も大きな電流を供給することができる。When the load current exceeds the threshold value V1 due to the activation of the capacitive load or the like, the output of the comparator 11 switches from "H" level to "L" level, but at this time, the transistor Q2 is in the off state. The fact that the load current exceeds the threshold value V1 is not notified to the duty control unit 30. Therefore, a current larger than the threshold value V1 can be supplied to the load 104.
【0046】閾値が閾値V2に上昇することにより負荷
電流が閾値よりも小さくなると、コンパレータ11の出
力は、「L」レベルから「H」レベルに戻る。この立上
りエッジは、ナンド回路13を介してフリップフロップ
16に伝えられる。フリップフロップ16は、このエッ
ジを検出すると、「H」レベルを出力することによりト
ランジスタQ2をオン状態にする。トランジスタQ2が
オン状態になると、コンパレータ11の出力がデューテ
ィ制御部30へ伝えられるようになる。即ち、閾値がい
ったん閾値V2に設定された後は、コンパレータ11に
よって過電流が検出されると、そのことがデューティ制
御部30に通知されるようになる。When the load current becomes smaller than the threshold value due to the threshold value rising to the threshold value V2, the output of the comparator 11 returns from the "L" level to the "H" level. This rising edge is transmitted to the flip-flop 16 via the NAND circuit 13. Upon detecting this edge, the flip-flop 16 outputs the "H" level to turn on the transistor Q2. When the transistor Q2 is turned on, the output of the comparator 11 is transmitted to the duty controller 30. That is, after the threshold value is once set to the threshold value V2, when the comparator 11 detects the overcurrent, the duty control unit 30 is notified of that fact.
【0047】デューティ制御部30は、以下の3つのイ
ベントの中のいずれか1つが発生するまでの間、スイッ
チング素子S1およびS3をオン状態とし、スイッチン
グ素子S2およびS4をオフ状態とする制御信号を出力
しつづける。(1) 負荷電流が閾値V2を越える。(2) ア
ンプ31の出力が三角波のレベルよりも小さくなる。
(3) 三角波のレベルがピークに到達する(負荷電流の方
向を切り換えるパルス信号を発振器32から受信す
る)。上記(1) または(2) の場合には、コンパレータ3
3の出力が「H」レベルとなり、スイッチング素子S1
〜S4に対する制御信号がすべて「L」レベルとなる。
したがって、スイッチング素子S1〜S4がすべてオフ
状態になり、負荷104に電流が流れなくなる。一方、
上記(3) の場合には、フリップフロップ34のQ出力お
よび反転Q出力がそれぞれ「H」レベルおよび「L」レ
ベルとなり、スイッチング素子S2およびS4が通電可
能状態になる。このとき、三角波は通常時と同じように
出力されているので、Hブリッジ回路101は通常の動
作を行う。The duty control section 30 outputs a control signal for turning on the switching elements S1 and S3 and turning off the switching elements S2 and S4 until any one of the following three events occurs. Continue to output. (1) The load current exceeds the threshold value V2. (2) The output of the amplifier 31 becomes smaller than the level of the triangular wave.
(3) The level of the triangular wave reaches the peak (a pulse signal for switching the direction of the load current is received from the oscillator 32). In the case of (1) or (2) above, the comparator 3
The output of 3 becomes "H" level, and the switching element S1
The control signals for ~ S4 are all at the "L" level.
Therefore, the switching elements S1 to S4 are all turned off, and no current flows through the load 104. on the other hand,
In the case of the above (3), the Q output and the inverted Q output of the flip-flop 34 become the “H” level and the “L” level, respectively, and the switching elements S2 and S4 are in the energizable state. At this time, since the triangular wave is output as in the normal state, the H bridge circuit 101 performs a normal operation.
【0048】ワンショット回路14は、容量性負荷の起
動時に負荷電流が閾値V1を越えたことに伴うコンパレ
ータ11の立下りエッジを検出してから所定の時間が経
過すると、Q出力を「L」レベルに戻し、反転Q出力を
「H」レベルに戻す。ワンショット回路14のQ出力が
「L」レベルになると、トランジスタQ3がオフ状態と
なり、閾値出力回路12は、閾値として閾値V1を出力
する。したがって、以降、コンパレータ11は、この閾
値V1を用いて過電流を監視する。また、ワンショット
回路14の反転Q出力が「H」レベルになると、以降、
リセットされるまでフリップフロップ17のQ出力が
「H」レベルとなる。そして、フリップフロップ17の
Q出力が「H」レベルとなると、ワンショット回路14
および15は、クリアされて休止状態になる。すなわ
ち、ワンショット回路14の時定数として設定されてい
る時間が経過した後は、ワンショット回路14および1
5は、過電流の発生によりコンパレータ11の出力にエ
ッジが生じても、そのエッジを無視する。換言すれば、
電流制御部10は、リセット後(電源投入後)の最初の
過電流検出時においてのみ閾値を通常時よりも高くする
が、以降は、過電流が発生しても閾値を閾剃e4e4e46cV
1のまま変化させることはない。When the one-shot circuit 14 detects a falling edge of the comparator 11 due to the load current exceeding the threshold value V1 at the time of starting the capacitive load and a predetermined time elapses, the Q output becomes "L". Then, the inverted Q output is returned to the "H" level. When the Q output of the one-shot circuit 14 becomes "L" level, the transistor Q3 is turned off, and the threshold value output circuit 12 outputs the threshold value V1 as the threshold value. Therefore, thereafter, the comparator 11 monitors the overcurrent using this threshold value V1. Further, when the inverted Q output of the one-shot circuit 14 becomes “H” level,
The Q output of the flip-flop 17 becomes "H" level until it is reset. Then, when the Q output of the flip-flop 17 becomes "H" level, the one-shot circuit 14
And 15 are cleared and go dormant. That is, after the time set as the time constant of the one-shot circuit 14 has elapsed, the one-shot circuits 14 and 1
5 ignores the edge even if the output of the comparator 11 has an edge due to the generation of the overcurrent. In other words,
The current control unit 10 makes the threshold value higher than the normal time only when the first overcurrent is detected after the reset (after the power is turned on), but thereafter, even if the overcurrent occurs, the threshold is shaving e4e4e46cV.
It remains unchanged at 1.
【0049】なお、ワンショット回路14の時定数およ
び閾値V2は、スイッチング素子S1およびS3がその
安定動作領域内で動作するような値を設定する。また、
ワンショット回路14の時定数を、例えば、上記三角波
の周期と同じ程度とすれば、負荷電流が通常の閾値(閾
値V1)を越えてもよい期間は、スイッチング素子S1
およびS3がオン状態になる期間に限定され、スイッチ
ング素子S2およびS4に閾値V1を越える大きな電流
が流れることはない。The time constant and threshold value V2 of the one-shot circuit 14 are set so that the switching elements S1 and S3 operate within the stable operation region. Also,
If the time constant of the one-shot circuit 14 is set to be, for example, about the same as the period of the triangular wave, the switching element S1 is in the period in which the load current may exceed the normal threshold value (threshold value V1).
And S3 are limited to the ON state, and a large current exceeding the threshold value V1 does not flow through the switching elements S2 and S4.
【0050】上記実施例では、過電流をモニタするため
の閾値として、ある電流値に相当する第1の閾値および
その第1の閾値よりも大きな電流値に相当する第2の閾
値を用意し、電源投入後またはリセット後に初めて負荷
電流が上記第1の閾値を越えたときにのみ第2の閾値を
用いる構成を示したが、本発明は、この構成に限定され
るものではない。以下では、過電流をモニタするための
閾値を、定期的に上記第1の閾値から上記第2の閾値に
切り換えることを許容する構成を示す。In the above embodiment, as the threshold value for monitoring overcurrent, a first threshold value corresponding to a certain current value and a second threshold value corresponding to a current value larger than the first threshold value are prepared. The configuration in which the second threshold value is used only when the load current exceeds the first threshold value after the power is turned on or reset is shown, but the present invention is not limited to this configuration. In the following, a configuration that allows the threshold value for monitoring the overcurrent to be periodically switched from the first threshold value to the second threshold value will be described.
【0051】図4は、本発明の他の実施形態の電流制御
部の回路図である。なお、図4においては、デューティ
制御部30を描いていないが、その構成および動作は図
1を参照しながら説明した通りである。FIG. 4 is a circuit diagram of a current controller according to another embodiment of the present invention. Although the duty control unit 30 is not shown in FIG. 4, its configuration and operation are as described with reference to FIG.
【0052】図4に示す電流制御部は、図1に示した電
流制御部10と比較すると、フリップフロップ16およ
びトランジスタQ2が取り除かれ、また、ワンショット
回路18および19が新たに設けられている。ワンショ
ット回路18は、ワンショット回路14の反転Q出力の
立上りエッジをトリガとしてパルスを1つ出力する。ま
た、ワンショット回路19は、ワンショット回路18の
反転Q出力の立上りエッジをトリガとしてパルスを1つ
出力する。そして、ワンショット回路19のQ出力は、
フリップフロップ17のクリア端子に入力される。な
お、フリップフロップ17は、リセット信号またはワン
ショット回路19のQ出力のうちの少なくとも一方が
「H」となると、以降、ワンショット回路14からの立
上りエッジを検出するまで「L」を出力する。以下、図
4に示す電流制御部の動作を図5に示すタイミング図を
参照しながら説明する。The current control unit shown in FIG. 4 is different from the current control unit 10 shown in FIG. 1 in that the flip-flop 16 and the transistor Q2 are removed, and one-shot circuits 18 and 19 are newly provided. . The one-shot circuit 18 outputs one pulse by using the rising edge of the inverted Q output of the one-shot circuit 14 as a trigger. Further, the one-shot circuit 19 outputs one pulse triggered by the rising edge of the inverted Q output of the one-shot circuit 18. And the Q output of the one-shot circuit 19 is
It is input to the clear terminal of the flip-flop 17. When at least one of the reset signal and the Q output of the one-shot circuit 19 becomes "H", the flip-flop 17 thereafter outputs "L" until the rising edge from the one-shot circuit 14 is detected. Hereinafter, the operation of the current controller shown in FIG. 4 will be described with reference to the timing chart shown in FIG.
【0053】リセット信号を受信してから、負荷電流が
閾値V1 を初めて越えることによって閾値出力回路12
が閾値V2 を出力するまでの動作は、基本的に、図1に
示した電流制御部10の動作と同じである。この後、図
4に示す電流制御部においては、ワンショット回路14
の反転Q出力が「L」から「H」に切り替わることをト
リガとして、ワンショット回路18がその反転Q出力を
「L」にする。ワンショット回路18がその反転Q出力
を「L」にする時間(以下、「周期時間」と呼ぶ)は、
ワンショット回路18に接続されている抵抗の抵抗値お
よびコンデンサの容量によって決まる。ここで、ワンシ
ョット回路14の反転Q出力が「L」から「H」に切り
替わるタイミングは、閾値出力回路12の出力が閾値V
2 から閾値V1 に戻るタイミングである。したがって、
ワンショット回路18は、負荷電流を監視するための閾
値が閾値V2 から閾値V1 に戻ったときから周期時間が
経過するまでの間、「L」を出力することになる。When the load current exceeds the threshold value V1 for the first time after receiving the reset signal, the threshold value output circuit 12
The operation up to the output of the threshold value V2 is basically the same as the operation of the current controller 10 shown in FIG. After that, in the current controller shown in FIG. 4, the one-shot circuit 14
The one-shot circuit 18 sets its inverted Q output to “L”, triggered by the switching of the inverted Q output of “L” from “H”. The time for which the one-shot circuit 18 sets the inverted Q output to “L” (hereinafter, referred to as “cycle time”) is
It is determined by the resistance value of the resistor connected to the one-shot circuit 18 and the capacitance of the capacitor. Here, at the timing when the inverted Q output of the one-shot circuit 14 is switched from “L” to “H”, the output of the threshold value output circuit 12 is the threshold value V.
This is the timing of returning from 2 to the threshold value V1. Therefore,
The one-shot circuit 18 outputs "L" from when the threshold value for monitoring the load current returns from the threshold value V2 to the threshold value V1 until the cycle time elapses.
【0054】周期時間が経過し、ワンショット回路18
の反転Q出力が「L」から「H」に変わると、ワンショ
ット回路19はパルスを生成する。このパルスは、フリ
ップフロップ17に対するリセット信号である。したが
って、フリップフロップ17は、ワンショット回路19
からパルスを受信すると、「L」を出力する。ワンショ
ット回路19の出力が「L」になると、ワンショット回
路14および15のリセット状態が解除される。すなわ
ち、負荷電流を監視するための閾値が閾値V2から閾値
V1 に戻ったときから周期時間が経過すると、フリップ
フロップ17がリセットされ、ワンショット回路14お
よび15は、それぞれ、コンパレータ11からの信号を
受け付ける状態に入る。ここで、「コンパレータ11か
らの信号を受け付ける状態」とは、コンパレータ11が
過電流を検出したときに、閾値出力回路12に対して、
閾値を閾値V1 から閾値V2 へ切り換えることを指示す
ることができる状態を言う。When the cycle time has elapsed, the one-shot circuit 18
The one-shot circuit 19 generates a pulse when the inverted Q output of the signal changes from "L" to "H". This pulse is a reset signal for the flip-flop 17. Therefore, the flip-flop 17 includes the one-shot circuit 19
When it receives a pulse from, it outputs "L". When the output of the one-shot circuit 19 becomes "L", the reset state of the one-shot circuits 14 and 15 is released. That is, when the cycle time elapses from the time when the threshold value for monitoring the load current returns from the threshold value V2 to the threshold value V1, the flip-flop 17 is reset and the one-shot circuits 14 and 15 receive the signal from the comparator 11 respectively. Enter the accepting state. Here, the “state in which a signal from the comparator 11 is accepted” means that when the comparator 11 detects an overcurrent,
A state in which it is possible to instruct to switch the threshold value from the threshold value V1 to the threshold value V2.
【0055】上記状態において過電流が発生すると、即
ち負荷電流が閾値V1 を越えると、ワンショット回路1
4は、閾値出力回路12に対してその出力を閾値V1 か
ら閾値V2 へ切り換えることを指示し、これにより閾値
出力回路12が閾値V2 を出力する。そして、コンパレ
ータ11は、この閾値V2 を用いて過電流をモニタす
る。なお、閾値出力回路12が閾値V2 を出力する期間
がワンショット回路14の時定数によって決まることは
図1を参照しながら説明した通りである。また、過電流
をモニタするための閾値が閾値V2 から閾値V1 に戻っ
た後は、上述の処理を繰り返す。When an overcurrent occurs in the above state, that is, when the load current exceeds the threshold value V1, the one-shot circuit 1
4 instructs the threshold value output circuit 12 to switch its output from the threshold value V1 to the threshold value V2, whereby the threshold value output circuit 12 outputs the threshold value V2. Then, the comparator 11 monitors the overcurrent by using this threshold value V2. As described with reference to FIG. 1, the period during which the threshold value output circuit 12 outputs the threshold value V2 is determined by the time constant of the one-shot circuit 14. Further, after the threshold value for monitoring the overcurrent returns from the threshold value V2 to the threshold value V1, the above-mentioned processing is repeated.
【0056】このように、図4に示す電流制御部におい
ては、過電流を検出するための閾値を大きくすることに
よって大電流を許容した後、ワンショット回路18の時
定数によって決まる周期時間が経過するまでの間はその
閾値を小さい値に固定する。そして、その周期時間が経
過した後には、必要に応じて閾値を大きくできるような
構成としている。この周期時間は、閾値が大きかった期
間に大電流が流れることによって発熱したスイッチング
素子S1〜S4(特に、S1およびS3)が十分に冷却
される時間とする。As described above, in the current control unit shown in FIG. 4, after allowing a large current by increasing the threshold value for detecting the overcurrent, the cycle time determined by the time constant of the one-shot circuit 18 elapses. Until that time, the threshold is fixed at a small value. Then, after the cycle time has elapsed, the threshold value can be increased as necessary. This cycle time is set to a time in which the switching elements S1 to S4 (especially S1 and S3) that generate heat due to a large current flowing during a period when the threshold value is large are sufficiently cooled.
【0057】上記図4に示す構成を導入すれば、インバ
ータ回路から負荷へ瞬間的に大電流を供給したにも係わ
らず、負荷がさらに電流を要求した場合には、インバー
タ回路は再び大電流を供給することができる。このと
き、大電流が供給されるのは短時間であり、また、ある
大電流が供給されてから次の大電流が許容されるまでの
間隔としては、負荷が破壊されないような時間が設定さ
れている。この結果、負荷の破壊を防ぎながら、負荷を
起動する能力が向上する。When the configuration shown in FIG. 4 is introduced, when the load demands more current even though the inverter circuit instantaneously supplies a large current to the load, the inverter circuit again supplies a large current. Can be supplied. At this time, the large current is supplied for a short time, and the interval from the supply of a certain large current to the allowance of the next large current is set so that the load is not destroyed. ing. As a result, the ability to activate the load is improved while preventing destruction of the load.
【0058】なお、図4に示す電流制御部において、温
度検出機能を設けてもよい。温度検出機能は、例えば、
このインバータ回路に接続されるスイッチング素子S1
〜S4の近傍に設ける温度センサ41を含む。温度セン
サ41の出力は、図6(a) に示すように、オア回路42
を介してワンショット回路14、15のクリア端子に入
力される。なお、この温度センサ41は、検出した温度
が予め決められている所定の温度を越えた場合に「H」
を出力してワンショット回路14をリセットする。The current controller shown in FIG. 4 may have a temperature detecting function. The temperature detection function, for example,
Switching element S1 connected to this inverter circuit
Includes a temperature sensor 41 provided near S4. The output of the temperature sensor 41 is, as shown in FIG.
Is input to the clear terminals of the one-shot circuits 14 and 15 via. The temperature sensor 41 is "H" when the detected temperature exceeds a predetermined temperature.
To reset the one-shot circuit 14.
【0059】また、図6(b) に示すように、温度センサ
41が所定の温度を越えたことを検出した場合に、コン
パレータ33の出力を「H」とするような構成を導入し
てもよい。Further, as shown in FIG. 6 (b), even when the temperature sensor 41 detects that the temperature exceeds a predetermined temperature, the output of the comparator 33 is set to "H". Good.
【0060】上記構成によれば、スイッチング素子S1
〜S4の温度が上昇したときには、負荷が要求する場合
であってもインバータは大電流を流すことが許可されな
くなる。このことにより、スイッチング素子S1〜S4
は、過電流またはそれに伴う発熱から保護される。According to the above configuration, the switching element S1
When the temperature of S4 rises, the inverter is not allowed to flow a large current even when the load requires it. As a result, the switching elements S1 to S4
Are protected from overcurrent or the associated heat generation.
【0061】スイッチング素子S1〜S4を保護するた
めの他の構成として、大電流を流す回数を制限する機能
を設けることも考えられる。この機能は、図6(c) に示
すように、ワンショット回路19から出力されるパルス
の数をカウントするカウンタ43を設け、そのカウンタ
のカウント値が所定値を越えたときにワンショット回路
14をリセットする回路により実現される。As another structure for protecting the switching elements S1 to S4, it may be possible to provide a function of limiting the number of times a large current flows. This function is provided with a counter 43 for counting the number of pulses output from the one-shot circuit 19, as shown in FIG. 6C, and the one-shot circuit 14 is provided when the count value of the counter exceeds a predetermined value. It is realized by a circuit that resets.
【0062】[0062]
【発明の効果】電源投入後またはリセット後の最初の過
電流に対して、負荷電流を監視するための閾値を通常時
の閾値よりも大きくするように制御するので、起動時に
大きな電流を要求する負荷に対して十分な電流を供給で
き、そのような負荷を確実にかつ素早く起動できる。ま
た、通常時は、閾値を元の値に戻すので、インバータ自
体を大容量とする必要はない。The threshold value for monitoring the load current is controlled so as to be larger than the threshold value during normal operation for the first overcurrent after power-on or reset, so that a large current is required at startup. Sufficient current can be supplied to loads, and such loads can be activated reliably and quickly. In addition, since the threshold value is returned to the original value in normal times, it is not necessary to increase the capacity of the inverter itself.
【0063】瞬間的な大電流を繰り返し流せるようにし
た構成では、その大電流を許可する間隔を所定時間以上
に制限したので、負荷は、破壊を起こさない範囲で大電
流を得ることができる。In the structure in which a large instantaneous current is allowed to flow repeatedly, the interval at which the large current is permitted is limited to a predetermined time or longer, so that the load can obtain a large current within a range that does not cause breakdown.
【図1】本実施形態の制御回路の回路図である。FIG. 1 is a circuit diagram of a control circuit of this embodiment.
【図2】デューティ制御部の基本動作を説明する図であ
る。FIG. 2 is a diagram illustrating a basic operation of a duty control unit.
【図3】本実施形態の制御回路の動作を説明するタイミ
ング図である。FIG. 3 is a timing diagram illustrating the operation of the control circuit of the present embodiment.
【図4】本発明の他の実施形態の電流制御部の回路図で
ある。FIG. 4 is a circuit diagram of a current controller according to another embodiment of the present invention.
【図5】図4に示す電流制御部の動作を説明するタイミ
ング図である。5 is a timing diagram illustrating the operation of the current controller shown in FIG.
【図6】(a) 〜(c) は、図4に示す電流制御部の付加回
路の例である。6A to 6C are examples of additional circuits of the current control unit shown in FIG.
【図7】従来のインバータ回路の一例の構成図である。FIG. 7 is a configuration diagram of an example of a conventional inverter circuit.
【図8】図7に示したインバータ回路の動作を説明する
タイミング図である。8 is a timing diagram illustrating the operation of the inverter circuit shown in FIG.
10 電流制御部 11 コンパレータ 12 閾値出力回路 14、15 ワンショット回路 16、17 フリップフロップ 18、19 ワンショット回路 30 デューティ制御回路 32 発振器 33 コンパレータ 34 フリップフロップ 101 Hブリッジ回路 102 制御回路 103 電流検出回路 104 負荷 10 Current control section 11 comparator 12 Threshold output circuit 14,15 One shot circuit 16,17 flip flops 18, 19 One-shot circuit 30 Duty control circuit 32 oscillators 33 Comparator 34 flip-flops 101 H bridge circuit 102 control circuit 103 Current detection circuit 104 load
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7,DB名) H02M 7/48 H02M 7/5387 ─────────────────────────────────────────────────── ─── Continuation of the front page (58) Fields surveyed (Int.Cl. 7 , DB name) H02M 7/48 H02M 7/5387
Claims (3)
出力電流を制御する制御回路であって、 所定の電流値に対応する第1の閾値、またはその所定の
電流値よりも大きい電流値に対応する第2の閾値を出力
する閾値出力手段と、 負荷に供給する電流と上記閾値出力手段により出力され
る閾値とを比較する比較手段と、 負荷に供給する電流が上記第1または第2の閾値よりも
大きいと上記比較手段により判断された場合に、その負
荷へ供給する電流を抑制する抑制手段と、 上記閾値出力手段が上記第1の閾値を出力している期間
に、負荷に供給する電流がその第1の閾値よりも大きく
なったときに、上記閾値出力手段に上記第2の閾値を所
定時間だけ出力させる制御手段と、 電源の投入または電源の投入に伴って生成されるリセッ
ト信号により第1の状態が設定され、上記閾値出力手段
が上記制御手段の指示により上記第2の閾値を出力する
期間が終了したときに第2の状態が設定されるラッチ手
段を有し、 上記制御手段は、上記ラッチ手段に第2の状態が設定さ
れている期間は、上記閾値出力手段に対して閾値変更指
示を送出しないことを特徴とする制御回路。1. An inverter circuit for converting direct current to alternating current
A control circuit for controlling an output current, the first threshold value corresponding to a predetermined current value, or a predetermined threshold value thereof.
Output the second threshold value corresponding to the current value that is larger than the current value
Threshold output means , the current supplied to the load and the threshold output means
And a current supplied to the load is higher than the first or second threshold value.
If it is judged to be large by the above comparison means, the negative
Suppressing means for suppressing the current supplied to the load, and the period during which the threshold output means outputs the first threshold
The current supplied to the load is greater than its first threshold
When the second threshold is reached, the second threshold is output to the threshold output means.
The first state is set by the control means for outputting only for a fixed time and the reset signal generated upon power-on or power-on, and the threshold value output means sets the second threshold value by the instruction of the control means. It has a latching means second state is set when the period of outputting is completed, the control means, a period in which the second state is set to the latch means, with respect to the threshold output means A control circuit characterized by not sending a threshold change instruction.
出力電流を制御する制御回路であって、 所定の電流値に対応する第1の閾値、またはその所定の
電流値よりも大きい電流値に対応する第2の閾値を出力
する閾値出力手段と、 負荷に供給する電流と上記閾値出力手段により出力され
る閾値とを比較する比較手段と、 負荷に供給する電流が上記第1または第2の閾値よりも
大きいと上記比較手段により判断された場合に、その負
荷へ供給する電流を抑制する抑制手段と、 上記閾値出力手段が上記第1の閾値を出力している期間
に、負荷に供給する電流がその第1の閾値よりも大きく
なったときに、上記閾値出力手段に上記第2の閾値を所
定時間だけ出力させる制御手段と、 上記制御手段が上記閾値出力手段に対して閾値変更指示
を送出することが許可されている状態に対応する第1の
状態または上記制御手段が上記閾値出力手段に対して閾
値変更指示を送出することが許可されていない状態に対
応する第2の状態が設定されるラッチ手段と、 上記第1の状態が終了してから所定時間経過後に上記ラ
ッチ手段に第1の状態を設定する状態設定手段を有し、 上記制御手段は、上記ラッチ手段に第1の状態が設定さ
れている期間にのみ上記閾値出力手段に対して閾値変更
指示を送出することを特徴とする制御回路。2. An inverter circuit for converting direct current into alternating current
A control circuit for controlling an output current, the first threshold value corresponding to a predetermined current value, or a predetermined threshold value thereof.
Output the second threshold value corresponding to the current value that is larger than the current value
Threshold output means , the current supplied to the load and the threshold output means
And a current supplied to the load is higher than the first or second threshold value.
If it is judged to be large by the above comparison means, the negative
Suppressing means for suppressing the current supplied to the load, and the period during which the threshold output means outputs the first threshold
The current supplied to the load is greater than its first threshold
When the second threshold is reached, the second threshold is output to the threshold output means.
A first state corresponding to a control means for outputting only for a fixed time and a state in which the control means is permitted to send a threshold value changing instruction to the threshold value output means or the control means is the threshold value output means. Latch means for setting a second state corresponding to a state in which it is not permitted to send a threshold value change instruction to the latch means, and a first state for the latch means after a lapse of a predetermined time from the end of the first state. It has a state setting means for setting a condition, the control means, and characterized by sending threshold change instruction against the threshold output means only during a period in which the first state is set to the latch means control circuit to be.
ング素子を含むHブリッジ回路であり、 上記閾値出力手段が上記第2の閾値を出力している期間
の少なくとも一部期間において、上記4つのスイッチン
グ素子の中の所定の2つのスイッチング素子を強制的に
オン状態とし、他の2つのスイッチング素子を強制的に
オフ状態とするための信号を生成するスイッチ制御手段
をさらに有する請求項1または2に記載の制御回路。3. The inverter circuit is an H-bridge circuit including four switching elements, and the four switching elements are included in at least a part of a period in which the threshold output unit outputs the second threshold. and forcibly turned on a predetermined two switching elements in the, according to claim 1 or 2 further comprising a switch control means for generating a signal for forcibly turning off the other two switching elements Control circuit.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP13061498A JP3362666B2 (en) | 1997-08-01 | 1998-05-13 | Circuit that controls the output current of the inverter circuit |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP20777797 | 1997-08-01 | ||
JP9-207777 | 1997-08-01 | ||
JP13061498A JP3362666B2 (en) | 1997-08-01 | 1998-05-13 | Circuit that controls the output current of the inverter circuit |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002240450A Division JP3870874B2 (en) | 1997-08-01 | 2002-08-21 | Circuit that controls the output current of the inverter circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH11103579A JPH11103579A (en) | 1999-04-13 |
JP3362666B2 true JP3362666B2 (en) | 2003-01-07 |
Family
ID=26465701
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP13061498A Expired - Lifetime JP3362666B2 (en) | 1997-08-01 | 1998-05-13 | Circuit that controls the output current of the inverter circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3362666B2 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7764524B2 (en) | 2006-07-28 | 2010-07-27 | Tdk Corporation | Inverter for driving a load including a capacitive element in an input stage |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5336091B2 (en) * | 2008-01-24 | 2013-11-06 | セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー | Power supply circuit and electronic equipment |
-
1998
- 1998-05-13 JP JP13061498A patent/JP3362666B2/en not_active Expired - Lifetime
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7764524B2 (en) | 2006-07-28 | 2010-07-27 | Tdk Corporation | Inverter for driving a load including a capacitive element in an input stage |
Also Published As
Publication number | Publication date |
---|---|
JPH11103579A (en) | 1999-04-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3572292B2 (en) | Switching power supply circuit | |
US8270138B2 (en) | Power supply controller and threshold adjustment method thereof | |
US20080304195A1 (en) | Power abnormal protection circuit | |
US8018704B2 (en) | Parallel analog and digital timers in power controller circuit breaker | |
KR20100129231A (en) | Overcurrent protection circuit | |
US6744616B2 (en) | Method and apparatus for controlling an electronic control | |
KR20050086688A (en) | Protection circuit and method for floating power transfer device | |
KR101025535B1 (en) | Switch control circuit for short circuit fault protection | |
JP4462734B2 (en) | Drive signal supply circuit | |
JP3362666B2 (en) | Circuit that controls the output current of the inverter circuit | |
CN111711170B (en) | Switching power supply short-circuit protection circuit and method | |
JP3870874B2 (en) | Circuit that controls the output current of the inverter circuit | |
JP2004326273A (en) | Power source short circuit protection circuit | |
US7932710B2 (en) | Step-up circuit and step-up circuit device | |
WO2003007463A2 (en) | A power supply circuit | |
US6888418B2 (en) | Control circuit and method for a crystal oscillator using a timer | |
WO2021199622A1 (en) | Semiconductor device | |
JP2000161526A (en) | Actuator drive device | |
JPS63305755A (en) | Switching power source control circuit | |
JPH0779562A (en) | Dc/dc converter | |
JPH03135394A (en) | Drive for motor | |
KR100593761B1 (en) | System protection circuit of smps | |
JPH0592824U (en) | Overcurrent detection circuit | |
KR20220103027A (en) | Power converting apparatus | |
JPH06106020B2 (en) | Switching regulator |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20020625 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20020924 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081025 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111025 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121025 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121025 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131025 Year of fee payment: 11 |
|
EXPY | Cancellation because of completion of term |