KR100480574B1 - Method for forming metal line interconnection in semiconductor device and method for forming apacitor using the same - Google Patents
Method for forming metal line interconnection in semiconductor device and method for forming apacitor using the same Download PDFInfo
- Publication number
- KR100480574B1 KR100480574B1 KR1019970063436A KR19970063436A KR100480574B1 KR 100480574 B1 KR100480574 B1 KR 100480574B1 KR 1019970063436 A KR1019970063436 A KR 1019970063436A KR 19970063436 A KR19970063436 A KR 19970063436A KR 100480574 B1 KR100480574 B1 KR 100480574B1
- Authority
- KR
- South Korea
- Prior art keywords
- tantalum
- forming
- layer
- semiconductor device
- chemical vapor
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 58
- 239000004065 semiconductor Substances 0.000 title claims abstract description 40
- 229910052751 metal Inorganic materials 0.000 title claims abstract description 27
- 239000002184 metal Substances 0.000 title claims abstract description 27
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 claims abstract description 41
- 229910052721 tungsten Inorganic materials 0.000 claims abstract description 40
- 239000010937 tungsten Substances 0.000 claims abstract description 40
- -1 tungsten nitride Chemical class 0.000 claims abstract description 40
- 229910052715 tantalum Inorganic materials 0.000 claims abstract description 39
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 claims abstract description 35
- 239000000463 material Substances 0.000 claims abstract description 34
- 229910001936 tantalum oxide Inorganic materials 0.000 claims abstract description 30
- 239000003990 capacitor Substances 0.000 claims abstract description 23
- 239000000758 substrate Substances 0.000 claims abstract description 22
- 238000010438 heat treatment Methods 0.000 claims abstract description 18
- 238000004519 manufacturing process Methods 0.000 claims abstract description 14
- 239000010410 layer Substances 0.000 claims description 88
- 238000005229 chemical vapour deposition Methods 0.000 claims description 25
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 24
- 238000000151 deposition Methods 0.000 claims description 18
- 230000008021 deposition Effects 0.000 claims description 18
- 239000011229 interlayer Substances 0.000 claims description 14
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 claims description 14
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 claims description 12
- 229910052757 nitrogen Inorganic materials 0.000 claims description 9
- 229910021529 ammonia Inorganic materials 0.000 claims description 6
- 229910001873 dinitrogen Inorganic materials 0.000 claims description 6
- 239000001257 hydrogen Substances 0.000 claims description 6
- 229910052739 hydrogen Inorganic materials 0.000 claims description 6
- 125000004435 hydrogen atom Chemical class [H]* 0.000 claims description 6
- QKCGXXHCELUCKW-UHFFFAOYSA-N n-[4-[4-(dinaphthalen-2-ylamino)phenyl]phenyl]-n-naphthalen-2-ylnaphthalen-2-amine Chemical compound C1=CC=CC2=CC(N(C=3C=CC(=CC=3)C=3C=CC(=CC=3)N(C=3C=C4C=CC=CC4=CC=3)C=3C=C4C=CC=CC4=CC=3)C3=CC4=CC=CC=C4C=C3)=CC=C21 QKCGXXHCELUCKW-UHFFFAOYSA-N 0.000 claims description 6
- NXHILIPIEUBEPD-UHFFFAOYSA-H tungsten hexafluoride Chemical compound F[W](F)(F)(F)(F)F NXHILIPIEUBEPD-UHFFFAOYSA-H 0.000 claims description 6
- 239000007789 gas Substances 0.000 claims description 4
- 229910021332 silicide Inorganic materials 0.000 claims description 4
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 4
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 claims description 4
- 150000001875 compounds Chemical class 0.000 claims description 3
- 230000015572 biosynthetic process Effects 0.000 claims description 2
- 239000012212 insulator Substances 0.000 claims description 2
- 230000000149 penetrating effect Effects 0.000 claims 1
- 230000003647 oxidation Effects 0.000 abstract description 7
- 238000007254 oxidation reaction Methods 0.000 abstract description 7
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 abstract description 4
- 239000001301 oxygen Substances 0.000 abstract description 4
- 229910052760 oxygen Inorganic materials 0.000 abstract description 4
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 9
- 238000001465 metallisation Methods 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 206010021143 Hypoxia Diseases 0.000 description 1
- CBENFWSGALASAD-UHFFFAOYSA-N Ozone Chemical compound [O-][O+]=O CBENFWSGALASAD-UHFFFAOYSA-N 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 125000004429 atom Chemical group 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000001004 secondary ion mass spectrometry Methods 0.000 description 1
- 230000001502 supplementing effect Effects 0.000 description 1
- 150000003482 tantalum compounds Chemical class 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
- H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Semiconductor Memories (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
탄탈륨을 포함하는 물질층 상에 텅스텐 질화물을 형성한 후에 결과물 기판상에 소정의 온도범위에서 열처리하는 것을 특징으로 하는 반도체 장치의 금속 배선 형성방법 및 이를 이용한 커패시터 제조방법에 관하여 개시한다. 이를 위한 반도체 장치의 금속 배선 방법은 반도체 기판 상부에 탄탈륨원소(Ta)를 포함하는 물질층을 형성하고, 상기 탄탈륨을 포함하는 물질층의 상부에 텅스텐 질화물(WNx)층을 형성한 후, 상기 결과물 기판에 대하여 열처리하는 것을 특징으로 한다. 이로써, 탄탈륨 산화물층 내부의 산소 결손으로 인한 누설전류의 문제를 해결하기 위한 별도의 산화 공정이 필요하지 않게 되어 공정 단순화에 기여할 수 있다. 또한 고유전 절연막인 탄탈륨 산화물을 커패시터의 유전체층으로 이용하게 되면, 그 상부전극의 형성이 용이하고 높은 커패시턴스를 갖는 커패시터를 제조할 수 있다.Disclosed is a method of forming a metal wiring of a semiconductor device and a method of manufacturing a capacitor using the same, wherein a tungsten nitride is formed on a material layer including tantalum and then heat treated at a predetermined temperature range on the resultant substrate. The metal wiring method of the semiconductor device for this purpose is to form a material layer containing a tantalum element (Ta) on the semiconductor substrate, and to form a tungsten nitride (WN x ) layer on the material layer containing the tantalum, and The resultant substrate is characterized in that heat treatment. This eliminates the need for a separate oxidation process to solve the problem of leakage current due to oxygen vacancies in the tantalum oxide layer, thereby contributing to the process simplification. In addition, when tantalum oxide, which is a high dielectric insulating film, is used as a dielectric layer of a capacitor, the upper electrode can be easily formed and a capacitor having a high capacitance can be manufactured.
Description
본 발명은 반도체 장치의 금속 배선 형성방법 및 이를 이용한 반도체 장치의 커패시터 제조방법에 관한 것으로서, 상세하게는 탄탈륨을 포함하는 물질층 상에 텅스텐 질화물을 형성한 후에 결과물 기판상에 소정의 온도범위에서 열처리하는 것을 특징으로 하는 반도체 장치의 금속 배선 형성방법 및 이를 이용한 커패시터 제조방법에 관한 것이다.BACKGROUND OF THE
반도체 장치에서 금속 배선을 위하여 탄탈륨을 포함하는 물질에 대한 연구가 활발하게 진행되고 있다. 특히, 반도체 장치의 커패시터의 고유전 절연막을 형성하기 위하여 탄탈륨 산화물(Ta2O5)이 각광을 받고 있다. 탄탈륨 산화물의 상부전극으로 티타늄 질화물(TiN)을 가장 일반적으로 이용하고 있으나, 최근에는 텅스텐 질화물(WNx)을 이용하기 위한 노력이 진행되고 있다.Research into materials containing tantalum for metal wiring in semiconductor devices has been actively conducted. In particular, tantalum oxide (Ta 2 O 5 ) is in the spotlight to form a high dielectric insulating film of a capacitor of a semiconductor device. Titanium nitride (TiN) is most commonly used as an upper electrode of tantalum oxide, but efforts have recently been made to use tungsten nitride (WN x ).
탄탈륨 산화물 상에 티타늄 질화물을 형성하기 위하여 종래의 스퍼터링(sputtering) 방법으로 진행하기도 하지만, 커패시터의 하부전극이 단순한 모양이 아닌 다양한 형태의 굴곡을 갖는 경우, 예컨대 HSG(Hemi Spherical Grain) 형태의 복잡한 형상을 갖는 경우에는 양호한 커버리지(coverage) 특성을 구현할 수 없는 문제가 발생한다. 따라서, 최근에는 커버리지 특성을 확보하기 위하여 화학기상증착 방법(CVD)으로 티타늄 질화물층을 형성하고 있다. 그러나, 화학기상증착방법으로 티타늄 질화물층을 증착한 경우에, 누설전류(leakage current)라는 종래의 스퍼터링 방법에서 발견되지 않던 새로운 문제점이 부상하게 된다.In order to form titanium nitride on tantalum oxide, a conventional sputtering method may be used. However, when the lower electrode of the capacitor has various types of bends rather than a simple shape, a complex shape such as a Hemi Spherical Grain (HSG) shape is formed. In the case of having a problem that a good coverage (coverage) characteristics can not be implemented. Therefore, in recent years, titanium nitride layers have been formed by chemical vapor deposition (CVD) in order to secure coverage characteristics. However, when the titanium nitride layer is deposited by a chemical vapor deposition method, a new problem that has not been found in the conventional sputtering method of leakage current arises.
화학기상증착(CVD)방법으로 탄탈륨 산화물층 상부에 티타늄 질화물층을 형성하는 경우에 누설전류의 문제가 발생되는 원인은 두 가지가 있다. 그 하나는 증착 소오스에 의한 탄탈륨 산화물층이 손상되는 것이며, 다른 하나는 탄탈륨 산화물층과 티타늄 질화물층 간의 반응으로 탄탈륨 산화물층 내의 산소가 결핍되는 것이 그것이다.When the titanium nitride layer is formed on the tantalum oxide layer by chemical vapor deposition (CVD), there are two causes of the problem of leakage current. One is that the tantalum oxide layer is damaged by the deposition source, and the other is the lack of oxygen in the tantalum oxide layer due to the reaction between the tantalum oxide layer and the titanium nitride layer.
전자는 티타늄 질화막을 성장하기 전에 비결정질상태(amorphous) 상태에 있던 탄탈륨 산화물을 급속 열처리 과정을 먼저 수행하여 결정화함으로써 탄탈륨 산화물층이 손상되는 문제를 경감시킬 수 있다. The former can alleviate the problem that the tantalum oxide layer is damaged by crystallizing the tantalum oxide in an amorphous state before the growth of the titanium nitride film by performing a rapid heat treatment process.
그러나, 후자는 고온하에서 진행되는 화학기상증착방법으로는 피할 수 없는 문제로서, 만일 탄탈륨 산화물층 내의 산소가 결손되게 되면, 성질이 금속에 접근하게 되므로 누설전류의 발생을 막을 수 없다. 따라서, 이러한 탄탈륨 산화물층 내의 산화 결손을 방지하기 위하여 그 내부에 산소를 보완하기 위한 산화처리를 위한 별도의 공정, 예컨대 급속 열처리에 의한 산화(RTO, Rapid Temperature Oxidation)의 고온 조건, 자외선(UV), 오존(O3) 또는 플라즈마(plasma) 등을 이용한 400℃ 정도의 저온 조건하에서 진행하는 산화가 유효하다. 그러나, 이는 탄탈륨 산화물층 상부에 물질층을 형성한 후에 별도의 산화공정을 진행하여야 한다.However, the latter is unavoidable by the chemical vapor deposition method which proceeds at high temperature, and if oxygen in the tantalum oxide layer is depleted, the property approaches the metal and thus the occurrence of leakage current cannot be prevented. Therefore, in order to prevent oxidation deficiency in the tantalum oxide layer, a separate process for oxidation treatment for supplementing oxygen therein, such as a high temperature condition of rapid temperature oxidation (RTO), ultraviolet (UV) , Oxidation proceeding under low temperature conditions of about 400 ° C. using ozone (O 3 ) or plasma is effective. However, this requires a separate oxidation process after forming the material layer on the tantalum oxide layer.
전술한 티타늄 질화물층을 탄탈륨 산화물층 상부에 형성하여 금속 배선을 형성하는 경우에 발생되는 문제가 티타늄 질화물층이 텅스텐 질화물층으로 대체되는 경우에도 동일하게 발생된다. 따라서, 텅스텐 질화물을 반도체 장치의 금속 배선에 이용하기 위해서는 전술한 문제를 극복할 수 있는 방안이 마련되어야 한다.The problem caused when the above-described titanium nitride layer is formed on the tantalum oxide layer to form a metal wiring is similarly generated even when the titanium nitride layer is replaced by a tungsten nitride layer. Therefore, in order to use tungsten nitride in the metal wiring of a semiconductor device, the method which can overcome the above-mentioned problem should be provided.
이를 위하여, 소정의 온도범위에서 열처리 공정을 진행하면, 탄탈륨 산화물층 내의 탄탈륨 원자가 그 상부에 형성된 텅스텐 질화물층을 가로질러 텅스텐 질화물층의 상부면으로 이동하는 물질 특성을 적극적으로 이용하였다.To this end, when the heat treatment process is performed in a predetermined temperature range, the material property of actively moving the tantalum atoms in the tantalum oxide layer across the tungsten nitride layer formed thereon to the top surface of the tungsten nitride layer was actively used.
본 발명이 이루고자 하는 기술적 과제는 탄탈륨을 포함하는 물질층 상부에 텅스텐 질화물층을 형성한 후, 소정의 온도범위에서 열처리를 하면, 상기 텅스텐 질화물층 하부의 탄탈륨을 포함하는 물질층 내의 탄탈륨이 그 상부의 텅스텐 질화물층의 상부면으로 이동하는 성질을 반도체 장치의 금속 배선 형성에 이용하며, 특히 반도체 장치의 커패시터의 상부전극을 형성하는데 있어서, 상기 원리를 이용하여 보다 용이하게 커패시터를 제조하는 것이다.The technical problem to be achieved by the present invention is to form a tungsten nitride layer on the material layer containing tantalum, and then heat treatment at a predetermined temperature range, the tantalum in the material layer containing tantalum below the tungsten nitride layer The property of moving to the upper surface of the tungsten nitride layer of is used for forming the metal wiring of the semiconductor device, and in particular, in forming the upper electrode of the capacitor of the semiconductor device, it is easier to manufacture the capacitor using the above principle.
전술한 본 발명이 이루고자 하는 기술적 과제를 달성하기 위한 반도체 장치의 금속 배선 방법에 관한 본 발명은 다음과 같다.The present invention relates to a metal wiring method of a semiconductor device for achieving the above-described technical problem is as follows.
반도체 기판 상부에 탄탈륨원소(Ta)를 포함하는 물질층을 형성한다. 상기 탄탈륨을 포함하는 물질층의 상부에 텅스텐 질화물(WNx)층을 형성한다. 상기 결과물 기판에 대하여 열처리한다.A material layer including tantalum element Ta is formed on the semiconductor substrate. A tungsten nitride (WN x ) layer is formed on the tantalum-containing material layer. The resulting substrate is heat treated.
이때, 상기 반도체 장치의 금속 배선 방법은 다음에 의하여 더욱 바람직하게 실시할 수 있다. 상기 탄탈륨원소를 포함하는 물질층은 순수 탄탈륨(Ta), 탄탈륨 산화물(Ta2O5), 탄탈륨실리사이드(TaSix) 및 탄탄륨 질화물(TaN) 중에서 선택된 어느 하나의 물질로 형성한다. 상기 결과물 기판에 대한 열처리는 약 310℃ 내지 650℃ 사이의 온도 범위에서 진행한다. 한편, 상기 텅스텐 질화물층은 화학기상증착CVD)방법, 특히 상대적으로 저온 공정인 플라즈마증진에 의한 화학기상증착(PECVD) 방법이 바람직하다. 이때, 증착 소오스로 텅스텐플로라이드(WF6), 수소(H2)와 질소원소(N)를 포함하는 물질, 예컨대 암모니아(NH3), 질소가스(N2) 및 삼불화질소(NF3) 중 선택된 어느 하나의 물질을 포함하여 이루어진 혼합가스를 이용할 수 있다.At this time, the metal wiring method of the said semiconductor device can be implemented more preferably by the following. The material layer including the tantalum element is formed of any one material selected from pure tantalum (Ta), tantalum oxide (Ta 2 O 5 ), tantalum silicide (TaSi x ), and tantalum nitride (TaN). The heat treatment of the resultant substrate proceeds in a temperature range between about 310 ° C and 650 ° C. On the other hand, the tungsten nitride layer is preferably a chemical vapor deposition CVD method, especially a chemical vapor deposition (PECVD) method by plasma enhancement, which is a relatively low temperature process. In this case, the deposition source is a material containing tungsten fluoride (WF 6 ), hydrogen (H 2 ) and nitrogen element (N), such as ammonia (NH 3 ), nitrogen gas (N 2 ) and nitrogen trifluoride (NF 3 ) It is possible to use a mixed gas comprising any one selected from the materials.
전술한 본 발명이 이루고자 하는 기술적 과제를 달성하기 위한 반도체 장치의 커패시터 제조방법에 관한 본 발명은 다음과 같다.The present invention relates to a method of manufacturing a capacitor of a semiconductor device for achieving the above-described technical problem.
하부구조물이 형성된 반도체 기판 상에 층간절연막을 형성한다. 상기 층간절연막을 관통하여 상기 하부구조물의 상부를 노출하는 콘택홀을 형성한다. 상기 콘택홀이 매립되어 상기 하부구조물의 상부와 접촉을 이루는 하부전극을 형성한다. 상기 하부전극을 감싸는 탄탈륨원소(Ta)를 포함하는 화합물로 이루어진 고유전절연막을 형성한다. 상기 탄탈륨원소를 포함하는 고유전절연막을 감싸는 텅스텐 질화물(WNx)로 이루어진 상부전극을 형성한다. 결과물 기판에 대하여 열처리한다.An interlayer insulating film is formed on the semiconductor substrate on which the lower structure is formed. A contact hole is formed through the interlayer insulating layer to expose an upper portion of the lower structure. The contact hole is buried to form a lower electrode in contact with an upper portion of the lower structure. A high dielectric insulating film formed of a compound including tantalum element Ta surrounding the lower electrode is formed. An upper electrode made of tungsten nitride (WN x ) surrounding the high dielectric insulating film including the tantalum element is formed. The resulting substrate is heat treated.
이때, 상기 반도체 장치의 커패시터 제조방법은 다음에 의하여 실시함이 바람직하다. 상기 결과물 기판에 대한 열처리는 650℃ 이하의 온도에서, 특히 310℃ 내지 650℃사이의 온도 범위에서 진행한다. 상기 탄탈륨원소를 포함하는 고유전 절연막을 감싸는 텅스텐 질화물(WNx)을 이용한 상부전극을 형성하는 단계 이후에 층간절연막을 형성하는 단계를 더 포함하여 진행할 수도 있으며, 이때는 층간 절연막 상부에 대하여 열처리를 진행하며, 이 때의 열처리는 650℃ 이하의 온도에서, 특히 310℃ 내지 650℃ 사이의 온도 범위에서 진행한다. 상기 탄탈륨원소를 포함하는 고유전절연막은 탄탈륨 산화물로 형성한다. 상기 텅스텐 질화물을 이용한 상부전극은 화학기상증착(CVD)방법, 특히 상대적으로 저온 공정에 속하는 플라즈마증진화학기상증착(PECVD)방법을 이용한다. 이때, 증착 소오스로 텅스텐플로라이드(WF6), 수소(H2)와 질소원소(N)를 포함하는 물질, 예컨대 암모니아(NH3), 질소가스(N2) 및 삼불화질소(NF3) 중 선택된 어느 하나의 물질을 포함하는 혼합가스를 이용할 수 있다.In this case, the capacitor manufacturing method of the semiconductor device is preferably performed by the following. The heat treatment of the resultant substrate proceeds at temperatures below 650 ° C., in particular in the temperature range between 310 ° C. and 650 ° C. After forming the upper electrode using the tungsten nitride (WNx) surrounding the high-k dielectric layer containing the tantalum element may further comprise the step of forming an interlayer insulating film, in this case, the heat treatment for the upper part of the interlayer insulating film In this case, the heat treatment is performed at a temperature of 650 ° C. or lower, particularly in a temperature range of 310 ° C. to 650 ° C. The high dielectric insulating film including the tantalum element is formed of tantalum oxide. The upper electrode using tungsten nitride uses a chemical vapor deposition (CVD) method, particularly a plasma enhanced chemical vapor deposition (PECVD) method belonging to a relatively low temperature process. In this case, the deposition source is a material containing tungsten fluoride (WF 6 ), hydrogen (H 2 ) and nitrogen element (N), such as ammonia (NH 3 ), nitrogen gas (N 2 ) and nitrogen trifluoride (NF 3 ) It is possible to use a mixed gas containing any one of the selected materials.
이하, 본 발명의 실시예들을 첨부한 도면들을 참조하여 상세히 설명한다. 그러나, 본 발명의 실시예들은 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 아래에서 상술하는 실시예들에 한정되는 것으로 해석되어져서는 안된다. 이하의 도면을 참조한 설명은 본 발명의 실시예들은 본 발명과 관련한 산업기술분야에서 평균적인 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위하여 제공되어지는 것이다. 도면상에서 층이나 영역들의 두께는 명세서의 명확성을 위하여 과장되어진 것이다. 도면상에서 동일한 부호는 동일한 요소를 지칭한다. 또한 어떤 층이 다른 층 또는 기판의 "상부"에 있다라고 기재된 경우, 상기 어떤 층이 상기 다른 층 또는 기판의 상부에 직접 존재할 수도 있고, 그 사이에 제3의 층이 개재되어질 수도 있다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings. However, embodiments of the present invention may be modified in many different forms, and the scope of the present invention should not be construed as being limited to the embodiments described below. DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, exemplary embodiments of the present invention are provided to more fully describe the present invention to those skilled in the art related to the present invention. In the drawings, the thicknesses of layers or regions are exaggerated for clarity. In the drawings like reference numerals refer to like elements. In addition, where a layer is described as being "on top" of another layer or substrate, the layer may be present directly on top of the other layer or substrate, with a third layer intervening therebetween.
도 1은 본 발명에 따른 금속 배선 방법을 설명하기 위한 흐름도이다. 도 1의 흐름도에 따라 순차로 진행하는 금속 배선 방법을 설명하면 다음과 같다.1 is a flowchart illustrating a metal wiring method according to the present invention. Referring to the metal wiring method to proceed in sequence according to the flow chart of Figure 1 as follows.
먼저, 반도체 장치의 소정의 하부구조물이 형성된 반도체 기판 상에 층간절연막을 형성한 후, 소정의 금속 배선을 위한 콘택을 형성할 수 있으며, 상기 콘택을 매립하면서 반도체 기판을 달리는 금속 배선층을 형성하기 위하여 탄탈륨을 포함하는 화합물, 예컨대 순수 탄탈륨(Ta), 탄탈륨 산화물(Ta2O5), 탄탈륨실리사이드(TaSix) 또는 탄탄륨 질화물(TaN) 등으로 물질층을 형성한다(10).First, after forming an interlayer insulating film on a semiconductor substrate on which a predetermined substructure of a semiconductor device is formed, a contact for a predetermined metal wiring may be formed, and in order to form a metal wiring layer running on the semiconductor substrate while filling the contact. A material layer is formed of a compound including tantalum, such as pure tantalum (Ta), tantalum oxide (Ta 2 O 5 ), tantalum silicide (TaSi x ), or tantalum nitride (TaN).
이어서 상기 탄탈륨을 포함하는 물질층의 상부에 텅스텐 질화물층을, 예컨대 화학기상증착(CVD) 방법으로 형성한다(11). 한편, 상기 화학기상증착방법은 그 증착 소오스로 텅스텐플로라이드(WF6)와 수소(H2)의 혼합물 및 질소원소(N)를 포함하는 물질, 예컨대 암모니아(NH3), 질소가스(N2) 또는 삼불화질소(NF3) 등을 이용할 수 있다.A tungsten nitride layer is then formed over the tantalum-containing material layer, for example by chemical vapor deposition (CVD) (11). On the other hand, the chemical vapor deposition method is a deposition source of a material containing a mixture of tungsten fluoride (WF 6 ) and hydrogen (H 2 ) and nitrogen element (N), such as ammonia (NH 3 ), nitrogen gas (N 2 ) Or nitrogen trifluoride (NF 3 ) and the like can be used.
계속하여, 상기 반도체 기판 상의 층간절연막이 아닌 또다른 층간절연막을 전면에 도포할 수도 있지만, 텅스텐 질화물층의 상부에 대하여 소정의 온도 범위, 예컨대 약 310℃ 내지 650℃에서 열처리 공정을 진행한다(12). Subsequently, another interlayer insulating film other than the interlayer insulating film on the semiconductor substrate may be applied to the entire surface, but the heat treatment process is performed on the upper part of the tungsten nitride layer at a predetermined temperature range, for example, about 310 ° C. to 650 ° C. (12 ).
이러한 과정으로 형성된 탄탈륨을 포함하는 물질층과 그 상부의 텅스텐 질화물층간에 반도체 장치의 금속 배선을 형성함에 있어서, 유용한 성질이 발견된다. 이러한 성질을 반도체 장치의 금속 배선을 형성함에 이용하고, 구체적으로 하부전극 상의 유전체층으로 탄탈륨 산화물층을 형성하고, 그 상부에 상부전극으로 텅스텐 질화물층을 형성하여 이루어진 커패시터를 제조할 수 있다. 이는 단지 커패시터에서의 상부전극을 형성하기 위한 방법으로 한정되는 것은 아니며, 절연층 상의 도전층 구조를 갖는 모든 형태의 반도체 장치의 금속 배선에 이용될 수 있음은 당연하다.Useful properties are found in forming metal wiring of semiconductor devices between a material layer containing tantalum and a tungsten nitride layer thereon formed by this process. This property can be used to form a metal wiring of a semiconductor device, specifically, a tantalum oxide layer can be formed of a dielectric layer on a lower electrode, and a tungsten nitride layer can be formed of an upper electrode thereon, thereby producing a capacitor. This is not only limited to the method for forming the upper electrode in the capacitor, but can be used for metal wiring of all types of semiconductor devices having a conductive layer structure on the insulating layer.
도 2는 본 발명의 금속배선 형성방법의 일실시예를 설명하기 위한 단면도이다.2 is a cross-sectional view for explaining an embodiment of the metallization forming method of the present invention.
도 2에 따르면, 상기 도 1 의 흐름도에 따라 반도체 기판(20) 상에 탄탈륨 산화물층(21)을 형성하고, 그 상부에 텅스텐 질화물층(22)을 형성한 후에 결과물 기판 상부에 대하여 소정 온도 범위, 예컨대 약 310℃ 내지 650℃을 진행하면, 탄탈륨 산화물층(21)의 탄탈륨 원자가 텅스텐 질화물층(22)의 벌크(bulk)를 통과하여 그 상부면으로 이동하게 되면, 탄탈륨 산화물층(21)은 고유전 절연막으로 변형되고, 탄탈륨 산화물층(21)의 상부층, 즉 텅스텐 질화물층(22)은 금속 원자인 탄탈륨 원자가 밀집되어 도전특성이 개선된 반도체 장치의 금속 배선으로 이용될 수 있다.According to FIG. 2, the tantalum oxide layer 21 is formed on the
도 3 내지 도 6은 본 발명의 커패시터 제조방법의 일실시예를 설명하기 위한 단면도이다.3 to 6 are cross-sectional views for explaining an embodiment of the capacitor manufacturing method of the present invention.
도 3 에 따르면, 반도체 장치의 소정의 하부구조물이 형성된 반도체 기판(30)의 전면에 층간절연막(31)을 형성하고, 층간절연막(31)을 관통하여 반도체 기판(30) 상부의 소정 부위를 노출하는 콘택홀을 형성한 후, 상기 콘택홀을 매립하면서 층간절연막(31) 상부의 소정 범위에 걸쳐지도록 하부전극(32)을 형성한다.Referring to FIG. 3, an interlayer
도 4에 따르면, 도 3의 결과물 상부에 탄탈륨을 포함하는 절연물질, 예컨대 탄탈륨 산화물(Ta2O5)로 이루어진 유전체층(33)을 형성한다.According to FIG. 4, a
도 5에 따르면, 도 4의 결과물 상부에 텅스텐 질화물로 이루어진 상부전극(34)을 형성한다. 이때, 상부전극(34)은 화학기상증착(CVD) 방법으로 형성하며, 증착 소오스로 텅스텐플로라이드(WF6), 수소(H2)의 혼합물 및 질소원소(N)를 포함하는 물질을 이용할 수 있다. 한편, 상기 증착 소오스에 포함되는 질소원소를 포함하는 물질로 암모니아(NH3), 질소가스(N2) 또는 삼불화질소(NF3) 등을 이용할 수 있다.Referring to FIG. 5, an
도 6에 따르면, 도 5의 결과물 상부에 후속 형성되는 반도체 장치의 다른 전기적 소자와 절연을 이루기 위한 층간절연막(35)을 형성한다. 한편, 도 5의 결과물 또는 도 6의 결과물에 대하여 소정의 온도 범위, 예컨대 310℃ 내지 650℃의 온도 범위에서 열처리 공정을 수행한다.According to FIG. 6, an
도 7은 도 3 내지 도6에 따른 커패시터 제조방법의 일실시예의 결과를 관찰하는 그래프이다.7 is a graph illustrating the results of an embodiment of the capacitor manufacturing method according to FIGS. 3 to 6.
도 7에 따르면, 열처리 공정 전후의 탄탈륨 산화물층(72)과 텅스텐 질화물층(72)에서의 탄탈륨원소(Ta)의 함량을 2차이온질량분광기(SIMS, Secondary Ion Mass Spectrometry) 변화를 도시하고 있다. 한편, 탄탈륨 산화물층(71)을 최하층으로 하고, 그 상부에 텅스텐 질화물층(72)을 형성한 후, 상부에 폴리실리콘층(73)을 형성한 경우에도 함께 도시하고 있다. 도 7에서 본 발명과 관련하여 주의 깊게 관찰하여야 할 곳은 열처리 공정 전의 상태(C)와 650℃에서 30분 동안 열처리한 후의 상태(D) 및 830℃에서 30분 동안 열처리한 상태(E) 각각의 텅스텐 질화물층(72) 내의 탄탈륨 원소의 함량변화(B)에 있으며, 이에 상대적으로 텅스텐 원소의 함량변화(A)는 본 발명과 관련하여 관심의 대상은 아니다.According to FIG. 7, the content of tantalum element (Ta) in the
한편, 도 7의 그래프는 다음 표 1의 조건에 의한 플라즈마증진화학기상증착(PECVD)방법으로 증착한 텅스텐 질화물층에 대한 결과이다.On the other hand, the graph of Figure 7 is the result of the tungsten nitride layer deposited by the plasma enhanced chemical vapor deposition (PECVD) method under the conditions of the following Table 1.
상기 표 1에 따른 증착 조건을 이용하여 탄탈륨 산화물층(71) 상부에 텅스텐 질화물층(72)을 형성한 후, 소정의 온도 범위 내에서 열처리 공정을 수행하면, 탄탈륨원소가 탄탈륨 산화물층(71)에서 그 상부의 텅스텐 질화물층(72)의 상부면으로 이동하게 됨을 화살표(70)를 통하여 알 수 있다. 한편, 텅스텐 질화물의 형성온도인 310℃ 내지 650℃ 범위의 온도에서 탄탈륨원소의 이동이 확연하게 나타나며, 그 이상의 온도 범위에서는 큰 변화가 없음을 알 수 있으므로 열처리 공정의 온도 조건에 각별한 주의를 요함을 알 수 있다.After the
이상의 첨부 도면을 참조하여 설명한 본 발명의 실시예들은 최적의 실시예들이다. 여기서 특정한 용어들이 사용되었으나, 이는 단지 본 발명을 상세하게 설명하기 위한 목적에서 사용된 것이지 의미 한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용한 것이 아니다. Embodiments of the present invention described with reference to the accompanying drawings are optimal embodiments. Although specific terms have been used herein, they are used only for the purpose of describing the present invention in detail and are not used to limit the scope of the present invention as defined in the meaning or claims.
전술한 본 발명에 따라 금속 배선을 형성하면, 탄탈륨 산화물층 내부의 산소 결손으로 인한 누설전류의 문제를 해결하기 위한 별도의 산화 공정이 필요하지 않게 되어 공정 단순화에 기여할 수 있다. 또한 고유전절연막인 탄탈륨 산화물을 커패시터의 유전체층으로 이용하게 되면, 그 상부전극의 형성이 용이하고 높은 커패시턴스를 갖는 커패시터를 제조할 수 있는 이점이 있다. 특히 텅스텐 질화물층을 형성하기 위하여 저온의 플라즈마증진화학기상증착(PECVD) 공정을 이용할 수 있는 점에서 새로운 금속 배선 재료로 각광을 받고 있는 텅스텐 질화물층의 용도를 넓힐 수 있다. 이를 보다 구체적으로 설명하면, 탄탈륨원소(Ta)로만 이루어지거나 이를 포함하는 탄탈륨 화합물, 예컨대 탄탈륨실리사이드(TaSix), 탄탈륨 질화물(TaN) 또는 탄탈륨 산화물(TaO, 특히 Ta2O5) 등으로 이루어진 물질층 상부에 텅스텐 질화물(WNx)층을 형성한 후에 소정 온도 범위에서 열처리 공정을 진행하면 탄탈륨(Ta)의 일부가 그 상부층인 텅스텐 질화물(WNx)층을 가로질러 양 물질층의 계면에 모이는 특성이 있다. 이러한 성질을 본 발명에 채용함으로써 본래 고유전절연체인 탄탈륨 산화물의 유전율이 보전됨과 아울러 누설전류를 방지함으로써 반도체 장치의 신뢰성을 개선할 수 있다.If the metal wiring is formed according to the present invention described above, a separate oxidation process for solving the problem of leakage current due to oxygen deficiency inside the tantalum oxide layer is not required, which may contribute to process simplification. In addition, when tantalum oxide, which is a high dielectric insulating film, is used as a dielectric layer of a capacitor, there is an advantage that an upper electrode can be easily formed and a capacitor having a high capacitance can be manufactured. In particular, in order to use a low temperature plasma enhanced chemical vapor deposition (PECVD) process to form a tungsten nitride layer, the use of the tungsten nitride layer, which has been spotlighted as a new metal wiring material, can be expanded. In more detail, a tantalum compound consisting of or containing only tantalum element (Ta), such as tantalum silicide (TaSi x ), tantalum nitride (TaN), or tantalum oxide (TaO, in particular, Ta 2 O 5 ) After the tungsten nitride (WN x ) layer is formed on the layer and the heat treatment process is performed in a predetermined temperature range, a part of tantalum (Ta) is collected at the interface of both material layers across its tungsten nitride (WN x ) layer. There is a characteristic. By employing this property in the present invention, the dielectric constant of the original high dielectric insulator tantalum oxide can be preserved, and the leakage current can be prevented to improve the reliability of the semiconductor device.
도 1은 본 발명에 따른 금속 배선 방법을 설명하기 위한 흐름도이다.1 is a flowchart illustrating a metal wiring method according to the present invention.
도 2는 본 발명의 금속배선 형성방법의 일실시예를 설명하기 위한 단면도이다.2 is a cross-sectional view for explaining an embodiment of the metallization forming method of the present invention.
도 3 내지 도 6은 본 발명의 커패시터 제조방법의 일실시예를 설명하기 위한 단면도이다.3 to 6 are cross-sectional views for explaining an embodiment of the capacitor manufacturing method of the present invention.
도 7은 도 3 내지 도 6에 따른 커패시터 제조방법의 일실시예의 결과를 관찰하는 그래프이다.7 is a graph illustrating the results of an embodiment of the capacitor manufacturing method according to FIGS. 3 to 6.
Claims (14)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970063436A KR100480574B1 (en) | 1997-11-27 | 1997-11-27 | Method for forming metal line interconnection in semiconductor device and method for forming apacitor using the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970063436A KR100480574B1 (en) | 1997-11-27 | 1997-11-27 | Method for forming metal line interconnection in semiconductor device and method for forming apacitor using the same |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19990042576A KR19990042576A (en) | 1999-06-15 |
| KR100480574B1 true KR100480574B1 (en) | 2005-05-16 |
Family
ID=37302560
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019970063436A KR100480574B1 (en) | 1997-11-27 | 1997-11-27 | Method for forming metal line interconnection in semiconductor device and method for forming apacitor using the same |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100480574B1 (en) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06275776A (en) * | 1993-03-17 | 1994-09-30 | Oki Electric Ind Co Ltd | Capacitor |
| KR960002792A (en) * | 1994-06-10 | 1996-01-26 | 김광호 | Capacitor Manufacturing Method of Semiconductor Device |
| KR970024147A (en) * | 1995-10-20 | 1997-05-30 | 김광호 | Capacitors in semiconductor devices with metal electrodes |
| KR19990018070A (en) * | 1997-08-26 | 1999-03-15 | 윤종용 | Capacitor of semiconductor memory device and manufacturing method thereof |
| KR0183732B1 (en) * | 1995-09-01 | 1999-03-20 | 김광호 | Method of manufacturing semiconductor device capacitor |
-
1997
- 1997-11-27 KR KR1019970063436A patent/KR100480574B1/en not_active IP Right Cessation
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06275776A (en) * | 1993-03-17 | 1994-09-30 | Oki Electric Ind Co Ltd | Capacitor |
| KR960002792A (en) * | 1994-06-10 | 1996-01-26 | 김광호 | Capacitor Manufacturing Method of Semiconductor Device |
| KR0183732B1 (en) * | 1995-09-01 | 1999-03-20 | 김광호 | Method of manufacturing semiconductor device capacitor |
| KR970024147A (en) * | 1995-10-20 | 1997-05-30 | 김광호 | Capacitors in semiconductor devices with metal electrodes |
| KR19990018070A (en) * | 1997-08-26 | 1999-03-15 | 윤종용 | Capacitor of semiconductor memory device and manufacturing method thereof |
Also Published As
| Publication number | Publication date |
|---|---|
| KR19990042576A (en) | 1999-06-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20020076946A1 (en) | Method for forming Ta2O5 dielectric layer | |
| US7498628B2 (en) | Capacitor for a semiconductor device and manufacturing method thereof | |
| KR100604845B1 (en) | Metal-Insulator-Metal capacitor having insulating layer with nitrogen and method for manufacturing the same | |
| US20050158990A1 (en) | Methods of forming metal wiring layers for semiconductor devices | |
| GB2364825A (en) | A capacitor using a tantalum nitride dielectric | |
| US6376299B1 (en) | Capacitor for semiconductor memory device and method of manufacturing the same | |
| US6319765B1 (en) | Method for fabricating a memory device with a high dielectric capacitor | |
| US7371670B2 (en) | Method for forming a (TaO)1-x(TiO)xN dielectric layer in a semiconductor device | |
| US6541330B1 (en) | Capacitor for semiconductor memory device and method of manufacturing the same | |
| US6607963B2 (en) | Method for forming capacitor of semiconductor device | |
| US6174821B1 (en) | Semiconductor processing method of depositing polysilicon | |
| KR100480574B1 (en) | Method for forming metal line interconnection in semiconductor device and method for forming apacitor using the same | |
| KR20010107645A (en) | Method of manufacturing a capacitor having tantalum oxide film as an insulating film | |
| US6054332A (en) | Method for fabricating capacitor of semiconductor memory device | |
| KR100422596B1 (en) | Method for fabricating capacitor | |
| KR20020002722A (en) | Method of manufacturing a capacitor in a semiconductor device | |
| KR100355602B1 (en) | Method for manufacturing capacitor in semiconductor device | |
| KR100414868B1 (en) | Method for fabricating capacitor | |
| KR100309131B1 (en) | Method of manufacturing a capacitor in a semiconductor device | |
| US20080070405A1 (en) | Methods of forming metal wiring layers for semiconductor devices | |
| US6716717B2 (en) | Method for fabricating capacitor of semiconductor device | |
| KR20030045470A (en) | Capacitor of semiconductor device and method for manufacturing the same | |
| KR100382610B1 (en) | Method for forming of capacitor the cell used high-integrated DRAM | |
| KR100384868B1 (en) | Method for fabricating capacitor | |
| KR20020050521A (en) | Capacitor in semiconductor device and method for manufacturing the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| LAPS | Lapse due to unpaid annual fee |