KR100480268B1 - 직교 주파수 분할 다중 시스템의 피크전력 대 평균전력 비 감소를 위한 장치 및 방법 - Google Patents

직교 주파수 분할 다중 시스템의 피크전력 대 평균전력 비 감소를 위한 장치 및 방법 Download PDF

Info

Publication number
KR100480268B1
KR100480268B1 KR10-2003-0002450A KR20030002450A KR100480268B1 KR 100480268 B1 KR100480268 B1 KR 100480268B1 KR 20030002450 A KR20030002450 A KR 20030002450A KR 100480268 B1 KR100480268 B1 KR 100480268B1
Authority
KR
South Korea
Prior art keywords
information
sequence
mask
masked
sequences
Prior art date
Application number
KR10-2003-0002450A
Other languages
English (en)
Other versions
KR20040065470A (ko
Inventor
박성은
김재열
정대권
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR10-2003-0002450A priority Critical patent/KR100480268B1/ko
Priority to US10/754,803 priority patent/US20040141458A1/en
Publication of KR20040065470A publication Critical patent/KR20040065470A/ko
Application granted granted Critical
Publication of KR100480268B1 publication Critical patent/KR100480268B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/26—Systems using multi-frequency codes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/26—Systems using multi-frequency codes
    • H04L27/2601—Multicarrier modulation systems
    • H04L27/2614—Peak power aspects
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B2201/00—Indexing scheme relating to details of transmission systems not covered by a single group of H04B3/00 - H04B13/00
    • H04B2201/69—Orthogonal indexing scheme relating to spread spectrum techniques in general
    • H04B2201/707—Orthogonal indexing scheme relating to spread spectrum techniques in general relating to direct sequence modulation
    • H04B2201/70706—Orthogonal indexing scheme relating to spread spectrum techniques in general relating to direct sequence modulation with means for reducing the peak-to-average power ratio
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J13/00—Code division multiplex systems
    • H04J13/10—Code generation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
  • Error Detection And Correction (AREA)

Abstract

본 발명은 직교주파수분할다중 시스템의 평균 전력 대 최대 전력 비 감소에 관한 것으로서 특히, CRC 비트를 이용한 평균 전력 대 최대 전력 비 감소에 관한 장치 및 방법에 관한 것이다. 이를 위해 송신측에서는 전송하고자 하는 정보비트에 CRC 비트를 붙인 후, 마스크 생성기에서 생성된 마스크 시퀀스로 마스킹을 수행한다. 마스킹이 이루어진 정보비트와 CRC비트는 수신측으로 전송된다. 수신측에서는 수신된 정보비트와 CRC 비트를 복수 개로 복사한 뒤 송신측과 동일한 마스크 생성기에서 송신측에서 생성한 마스크 시퀀스를 포함한 복수 개의 마스크 시퀀스를 생성하여 각각 연산하여 마스크를 제거한다. 마스크가 제거된 각 정보비트와 CRC비트들의 CRC를 검사함으로서 송신측에서 송신에 사용한 마스크 시퀀스를 알 수 있다.

Description

직교 주파수 분할 다중 시스템의 피크전력 대 평균전력 비 감소를 위한 장치 및 방법{APPARATUS AND METHOD FOR PAPR REDUCTION IN OFDM SYSTEM}
본 발명은 직교 주파수 분할 다중 시스템의 피크전력 대 평균전력 비 감소에 관한 것으로서, 특히 마스크 시퀀스에 관한 부가 정보의 송신 없이 피크전력 대 평균전력 비가 낮은 마스크된 정보 시퀀스를 전송하는 장치 및 방법에 관한 것이다.
무선 채널을 통해 신호를 전송하는 경우에 전송된 신호는 송신기와 수신기 사이에 존재하는 다양한 장애물들에 의해 다중경로 간섭을 받는다. 상기 다중경로가 존재하는 무선 채널은 채널의 최대지연확산과 신호의 전송주기로 특성을 규정지을 수 있다. 이때, 상기 최대지연확산보다 신호의 전송주기가 긴 경우에는 연속된 신호 사이에 간섭이 발생하지 않으며, 채널의 주파수 영역의 특성은 주파수 비선택적 페이딩(frequency nonselective fading)으로 주어진다. 그러나 광대역을 사용하는 고속 전송의 경우에는 상기 신호의 전송주기가 상기 최대 지연확산보다 짧아 상기 연속된 신호 사이에 간섭이 발생하여, 수신된 신호는 심벌간 간섭(intersymbol interference)을 받게 된다. 또한 이 경우 상기 채널의 주파수 영역의 특성은 주파수 선택적 페이딩(frequency selective fading)으로 주어지며, 코히어런트(coherent) 변조 방식을 사용하는 단일 반송파 전송방식에서는 심벌간 간섭을 제거하기 위해 등화기(Equalizer)가 요구된다. 또한, 상기 데이터 전송속도가 증가함에 따라 상기 심벌간 간섭에 의한 왜곡이 증가하게 되는데 이에 따라 등화기의 복잡도도 함께 증가된다. 이와 같이 상기 단일 반송파 전송방식에서 등화 문제를 해결하기 위한 대안으로 직교주파수분할다중(Orthogonal Frequency Division Multiplexing: 이하 OFDM 이라 한다.)시스템이 제안되었다. 상기 OFDM 시스템은 복수의 직교하는 부반송파들을 사용하여 데이터를 병렬로 전송하고, 상기 주파수 선택적 페이딩 채널이 각 부채널의 관점에서는 주파수 비선택적 채널로 근사화된다. 따라서 간단한 단일탭 등화기로 상기 주파수 선택적 페이딩 채널을 쉽게 보상할 수 있다.
또한 상기 OFDM 시스템에서는 인접한 심벌 사이의 다중경로에 의해 발생하는 채널의 지연으로 인한 채널간 간섭을 방지하기 위해 보호구간(Guard Interval)을 삽입한다. 이 때 상기 보호구간의 길이는 상기 무선채널의 상기 최대지연확산보다 길어야 한다. 상기 OFDM 시스템은 고속 푸리에 변환(Fast Fourier Transform: 이하 FFT라 한다.)과 역 고속 푸리에 변환(Inverse Fast Fourier Transform: 이하 IFFT라 한다)을 사용함으로써 상기 부반송파들간의 직교성이 유지되어 고속 데이터 전송 시 최적의 전송 효율을 얻을 수 있게 되는 특징을 갖는다.
상기 OFDM 시스템은 이와 같이 상기 부반송파들간의 상기 직교성이 유지될 경우에만 구현 가능하다. 만약 상기 부반송파들간의 직교성이 유지되지 않는 경우에는 채널간 간섭이 발생하게 된다. 상기 부반송파들간의 직교성이 유지되지 않는 경우로는 일반적으로 세 가지 경우가 있다. 첫 번째로 수신단에서 동기가 이루어지지 않은 경우로, 상기 경우 상기 OFDM 시스템의 성능에 많은 영향을 미치게 된다. 두 번째로 채널의 특성이 OFDM 심벌주기 내에서 변하는 시간 선택적 페이딩(time selective fading)으로 이 경우 상기 직교성 파괴로 인한 채널간 간섭이 발생한다. 마지막으로 부반송파의 수가 증가됨에 따라 변조된 신호의 진폭은 중심 극한 정리(central limit theorem)에 의하여 가우시안 확률분포로 나타나기 때문에 송신 신호의 피크전력 대 평균전력의 비(Peak to Average Power Ratio :이하 PAPR이라 한다.)가 매우 큰 특성을 가지게 된다. 따라서, 무선 채널에서 충분한 송신전력을 확보하기 위해 사용되는 고출력 증폭기의 비선형 포화특성으로 인해 단일 반송파 전송 방식보다 심각한 비선형 왜곡이 발생한다.
상기 OFDM 시스템의 단점들을 해결하기 위해 여러 가지 방안들이 제안되고 있으며, 또한 활발히 연구되고 있다. 선택적 매핑(Selected Mapping: 이하 SLM이라 한다.)은 상기 PAPR을 감소시키는 방안 중 하나이다. 상기 SLM 방식은 동일한 입력 정보 비트를 표현하는 N 개의 상호 독립적인 정보 비트열을 생성하여, 상기 생성된 정보 비트열 중에서 가장 낮은 상기 PAPR을 갖는 상기 정보 비트열을 선택하여 전송하는 방법이다. 상기 SLM의 방법 중 하나로서, 상기 소정의 마스크 시퀀스를 사용하여 상기 N개의 상호 독립적인 정보 비트열을 생성하는 방법이 있으며, 이때 상기 N 개의 전송 정보 비트열은 길이가 L인 마스크 시퀀스를 상기 입력 비트에 곱하여 짐으로써 발생된다.한편, 상기와 같은 마스크 시퀀스를 이용한 SLM 방법은 데이터 전송률을 유지할 수 있는 장점이 있으나, 상기 정보 비트열의 개수가 증가할수록 상기 PAPR을 계산하기 위한 계산량이 급격히 증가하는 단점이 있다. 또한 송/수신기는 상기 마스크 시퀀스를 저장하기 위한 메모리가 요구되며, 상기 송신기에서 선택된 마스크 시퀀스를 상기 수신기에 알려주기 위한 부가정보의 전송이 필요하다.
도 1내지 도2는 상기 마스크 시퀀스를 이용한 SLM 방법에 의해 상기 PAPR을 감소시키는 방안을 제안하고 있는 송/수신기의 구조를 도시한 도면이다. 이하 상기 도 1을 중심으로 상기 SLM 방법에 의한 송신기의 구조를 먼저 설명한다. 먼저 상기 정보 비트는 이진 신호로서 채널 부호기(100)로 입력된다. 상기 채널 부호기(100)는 입력된 정보비트들을 부호화하여 부호화된 심벌들을 출력한다. 그런다음, 상기 부호화된 심벌들은 심벌 매핑기(Mapper)(110)로 입력된다.상기 심벌 매핑기(110)는 입력받은 상기 부호화 심벌들을 심벌 매핑기(Mapper)(110)에 심벌 매핑하여 출력한다. 상기 심벌 매핑기(110)의 변조방식으로는 QPSK, 8PSK, 16QAM 및 64QAM 등이 존재한다. 상기 심벌을 구성하는 비트 수는 상기 각각의 변조방식들에 대응하여 정의되어 있다. 상기 QPSK 변조 방식은 2비트로 구성되며, 상기 8PSK는 3비트로 구성된다. 또한 16QAM 변조 방식은 4비트로 구성되며, 64QAM 변조방식은 6비트로 구성된다.상기 심벌 매핑기(110)로부터 출력된 신호는 IFFT기(140 내지 146)의 입력 포인트 N개의 신호가 모여 하나의 블록을 형성한다. 상기 심벌 매핑기(110)로부터 출력된 상기 신호 블록은 U개의 동일한 신호 블록으로 복사되고, 상기 복사된 각각의 신호 블록은 U개의 가지로 분기됨으로써, 상기 동일한 U개의 신호 블록이 각각 곱셈기(130 내지 136)로 입력된다.마스크 생성기(120)는 길이가 N인 U개의 상호 독립적인 시퀀스를 생성하여 상기 곱셈기들(130 내지 136)에 각각 입력된다. 상기 곱셈기는 상기 심벌 매핑기(110)의 출력 신호 블록과 상기 마스크 생성기(120)의 출력 마스크 신호를 각각 입력하여, 상기 두개의 입력 신호 블록에 대한 곱셈 연산을 수행한다.상기 각 곱셈기들(130 내지 136)의 출력은 역고속 푸리에 변환기들(140 내지 146)로 각각 입력되어 역고속 푸리에 변환이 수행되고, 상기 IFFT기에 의해 역고속 푸리에 변환된 각각의 신호 블록들은 선택기(150)로 입력된다. 상기 선택기(150)에서는 상기 IFFT기들로부터 입력된 신호 블록들에 대해 PAPR을 계산하고, 상기 계산 결과 PAPR이 가장 작은 신호 블록이 선택되어 송신 신호로 전송된다. 이때, 상기 신호 블록들 중 선택되어진 신호 블록에 곱하여진 마스크에 대한 정보가 부가 정보로 별도의 채널을 통해 전송된다.도 2는 상기 SLM 방법을 사용하는 송신기에 따른 상기 수신기의 구조를 도시하고 있다. 상기 송신기로부터 전송되어 수신된 수신 심벌은 FFT기(200)로 입력된다. 상기 FFT기(200)로 입력된 수신 심벌은 고속 푸리에 변환 과정을 수행한 후, 곱셈기(220)로 입력된다. 또한 상기 송신기로부터 별도의 채널을 통해 전송된 상기 선택된 변조 심벌에 대응되는 상기 마스크 시퀀스에 관한 정보는 제어기(210)로 입력된다. 상기 제어기(210)는 입력된 상기 정보를 이용하여 상기 도 1에서 선택된 마스크 시퀀스를 생성하여 상기 곱셈기(220)로 입력한다. 상기 곱셈기(220)는 입력된 상기 변조 심벌과 상기 마스크 시퀀스를 이용하여 상기 도 1의 마스크 생성기(120)로부터 생성되어 곱하여진 마스크를 제거하는 역할을 수행한다. 즉, 상기 곱셈기(220)를 통해 상기 송신기에서 곱하여진 마스크 시퀀스와 동일한 마스크를 곱하여 줌으로써, 상기 마스크 시퀀스가 곱하여지기 전의 원래 신호를 복원한다.상기 곱셈기(220)에 의해 마스크 시퀀스와 곱하여진 수신 심벌은 심벌 디매핑기(Demapper)(230)로 입력된다. 상기 심벌 디매핑기(230)는 상기 도 1의 심벌 매핑기(110)에서의 심벌 매핑 성상도를 가지고 있으며, 상기 심벌 매핑 성상도에 의해 상기 입력 심벌을 이진 신호로 변환된다. 즉, 상기 심벌 디매핑 방식은 상기 심벌 매핑기의 매핑 방식에 의해 결정된다. 예컨대, 상기 도 1의 변조 방식이 QPSK인 경우 상기 복조 방식도 상기 QPSK 방식을 사용하며, 상기 변조 방식이 8PSK인 경우 상기 복조 방식도 상기 8PSK 방식을 사용한다. 상기 변조 방식에 의해 변환된 이진 신호는 채널 복호기(240)로 입력되어 상기 이진 신호에 대한 복호화 과정을 수행한다. 상기 채널 복호기(240)의 복호화 방식은 상기 채널 부호화기의 부호화 방식에 의해 결정된다. 상기와 같은 과정을 수행함으로서 상기 수신기는 상기 송신기에서 송신한 정보 비트를 수신할 수 있다.상술한 SLM 방법은 동일한 정보 비트로부터 생성된 U 개의 신호 블록으로부터 PAPR이 가장 낮은 신호 블록을 선택하여 전송함으로써 PAPR을 효과적으로 줄일 수 있으며, 동일한 정보를 갖는 상기 신호 블록들의 개수가 커질수록 PAPR 감소 효과가 더욱 커지는 장점이 있다. 하지만 상기 도 1, 도 2에 상술한 바와 같이, 상기 SLM 방법은 생성된 신호 블록들에 사용된 마스크 시퀀스에 대한 정보를 별도의 채널을 통해 부가정보로 전송해야 한다. 이는 상기 부가정보에 대한 별도의 송수신기를 구비하거나 별도의 채널을 통해 전송하여야 하므로 시스템의 복잡도와 비용이 증가하는 문제점을 야기한다. 또한 상기 수신기에서 상기 부가정보를 정확히 복원하지 못할 경우 송신 신호의 복원이 불가능하므로, 별도의 채널을 통해 전송되는 부가정보는 송신 신호에 비해 더 낮은 오류 확률이 요구되고, 이를 위해서 별도의 채널 부호화 과정이 요구되는 단점이 있다.
삭제
삭제
삭제
따라서, 전술한 종래 기술의 문제점을 해결하기 위한 본 발명의 목적은 송신기에서 사용된 마스크 시퀀스에 관한 정보를 수신기로 별도의 채널을 이용하여 전송하지 않고도 PAPR을 감소시키는 장치 및 방법을 제안함에 있다.
상기한 본 발명의 다른 목적은 상기 별도의 부가 채널을 이용하지 않음으로서 시스템의 복잡도가 증가하는 것을 방지하고, 상기 수신기에서 상기 부가 정보를 정확히 복원하지 못하는 경우에 발생하는 에러를 방지하기 위한 장치 및 방법을 제안함에 있다.
상기한 본 발명의 목적을 이루기 수신기로 보내고자 하는 정보비트와 상기 정보비트에 대한 CRC 비트를 생성하여 복수 개의 가산기로 보내면, 상기 복수 개의 가산기는 마스크 생성기로부터 생성된 독립적인 복수 개의 마스크 시퀀스를 입력으로 받아 각각에 대해 배타적 가산을 수행함으로서 마스킹한다. 상기 배타적 가산이 수행되어진 정보비트와 CRC 비트는 부호화 과정과 변조 과정 그리고 IFFI 과정이 수행되어진 후, PAPR 계산이 의해 가장 낮은 PAPR 값을 갖는 마스킹된 정보비트와 CRC 비트를 수신기로 전송한다. 상기 수신기에서는 전송된 정보비트와 CRC 비트에 상기 송신기와 동일한 구조를 갖는 마스크 생성기로부터 생성된 복수 개의 마스크 시퀀스를 이용하여 마스크를 제거한다. 상기 마스크가 제거된 복수 개의 정보비트와 CRC 비트의 CRC를 검사함으로서 상기 송신기에서 사용된 마스크 시퀀스를 분석한다. 이와 같은 과정을 수행함으로서 상기 수신기는 별도의 부가 채널을 이용하지 않고도 상기 송신기에서 사용된 마스크 시퀀스의 값을 알 수 있는 장치 및 방법을 제안한다.
상기한 본 발명의 다른 목적을 이루기 위해 수신기로 보내고자 하는 정보비트와 상기 정보비트에 대한 CRC 비트를 생성하여 부호화 과정과, 변조 과정을 수행한 뒤 복수 개의 확산기로 보내면, 상기 복수 개의 확산기는 마스크 생성기로부터 생성된 독립적인 복수 개의 마스크 시퀀스를 입력으로 받아 각각에 대해 확산과정을 수행함으로서 마스킹한다. 상기 확산된 정보비트와 CRC 비트는 IFFI 과정이 수행되어진 후, PAPR 계산이 의해 가장 낮은 PAPR 값을 갖는 마스킹된 정보비트와 CRC 비트를 수신기로 전송한다. 상기 수신기에서는 전송된 정보비트와 CRC 비트에 상기 송신기와 동일한 구조를 갖는 마스크 생성기로부터 생성된 복수 개의 마스크 시퀀스를 이용하여 마스크를 제거한다. 상기 마스크가 제거된 복수 개의 정보비트와 CRC 비트의 CRC를 검사함으로서 상기 송신기에서 사용된 마스크 시퀀스를 분석한다. 이와 같은 과정을 수행함으로서 상기 수신기는 별도의 부가 채널을 이용하지 않고도 상기 송신기에서 사용된 마스크 시퀀스의 값을 알 수 있는 장치 및 방법을 제안한다.
상기한 본 발명의 다른 목적을 이루기 위해 마스킹된 수신 정보비트와 CRC비트를 마스크 생성기로부터 생성된 임의의 마스크 시퀀스를 이용하여 마스크를 제거한 후 CRC 비트를 검사하여 제어기로 전달한다. 제어기에서는 마스크 생성기에서 생성될 수 있는 마스크 시퀀스와 상기 임의의 마스크 시퀀스를 배타적 가산을 수행한 시퀀스의 CRC 비트를 저장하고 있다. 상기 저장된 CRC 비트와 상기 전달된 CRC 비트를 비교함으로서 상기 송신기에서 사용된 마스크 시퀀스를 분석한다. 이와 같은 과정을 수행함으로서 상기 수신기는 별도의 부가 채널을 이용하지 않고도 상기 송신기에서 사용된 마스크 시퀀스의 값을 알 수 있는 장치 및 방법을 제안한다.
이하 본 발명이 바람직한 실시 예를 첨부한 도면의 참조와 함께 상세히 설명한다. 또한 본 발명을 설명함에 있어서, 관련된 공지기능 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단된 경우 그 상세한 설명은 생략한다. 또한 본 발명에서 사용되는 배타적 논리합 연산기와 곱셈기는 동일한 의미로 사용되며, 상기 배타적 논리합 연산기와 곱셈기는 입력되는 데이터들을 비트별로 연산한다.
본 발명은 마스크 시퀀스를 이용하는 SLM 방식에서 사이클릭 리던던시 코드(Cyclic Redundancy Code :이하 CRC라 한다.)를 이용하여 송신시 선택된 마스크 시퀀스를 검출함으로써, 상기 선택된 마스크 시퀀스에 대한 부가 정보를 별도로 전송하지 않고서도 OFDM 시스템에서의 SLM 방식을 효과적으로 구현한다. 상기 CRC는 데이터 전송 시 에러를 검출하기 위해 사용하는 순환 블록코드이다. CRC 생성기에서 입력 신호는 쉬프트 레지스터에 의해 쉬프트되며 상기 쉬프트된 신호는 배타적 논리합(EX-OR)으로 궤환되는 형태로 수행된다.본 발명을 설명하기에 앞서, 상기 본 발명에 적용되는 CRC 생성기를 먼저 설명한다.
도 3은 본 발명의 각 실시예들에 적용되는 CRC 생성기의 구조를 도시하고 있다. 일반적으로 상기 CRC 생성기는 다수의 쉬프트 레지스터들과 다수의 배타적 논리합 연산기들로 구성된다. 상기 도 3에 도시된 CRC 생성기는 4개의 쉬프트 레지스터들(300 내지 306)과 4개의 배타적 논리합 연산기들(310 내지 316)로 구성된 예를 보여주고 있다. 한편, 본 발명에 적용되는 상기 CRC 생성기는 상기 도 3에 도시된 CRC 생성기 이외에도 일반적인 CRC 생성기 구현 방법에 따라 다양하게 변형될 수 있다.예컨대, 상기 도 3에서의 CRC 생성기로 입력되는 정보 비트들이 다음과 같을 경우 상기 CRC 생성기에 의해 생성되는 CRC 비트들은 다음과 같이 연산될 수 있다.
정보비트 = 1 0 1 0 0 0 1 1 0 1 1 0
상기 CRC 생성기로 상기와 같은 12비트의 정보비트에 대해 CRC를 생성할 경우, 상기 도 3의 CRC 생성기의 생성 다항식이 4차 다항식으로 이루어져 있으므로, 상기 CRC 생성기로 입력되는 비트들은 상기 정보 비트에 4개의 0이 첨가된 형태가 된다. 즉, 상기 CRC 생성기의 생성 다항식은 g(x) = x4+x3+x2+x+1이며 상기 생성 다항식은 4차 다항식이므로 4개의 0이 송신될 상기 정보비트의 뒤에 붙어서 상기 CRC 생성기로 입력된다. 따라서, 상기 CRC 생성기로 입력되는 비트는 다음과 같다.
CRC 생성기 입력비트 = 1 0 1 0 0 0 1 1 0 1 1 0 0 0 0 0
상기와 같이 CRC 생성기로 입력될 비트들의 생성이 완료되면, 상기 CRC 생성기의 입력비트들은 왼쪽의 비트들부터 하나씩 상기 CRC 생성기로 입력된다. 한편, 상기 CRC 생성기의 특정 쉬프트 레지스터에 저장되어 있는 특정 비트가 다음 쉬프트 레지스터로 이동하는데 걸리는 시간을 t1이라고 가정하고, 이후 다음 쉬프트 레지스터로 이동하는데 걸리는 시간을 t2라고 가정한다. 또한 상기 쉬프트 레지스터들(300 내지 306)은 모두 0의 초기 값을 갖도록 설정한다.
상기 t1시간이 경과되면 상기 쉬프트 레지스터(300)에는 1번째 CRC 생성기 입력비트인 1과 상기 쉬프트 레지스터(306)에 저장되어 있던 초기값 0이 상기 배타적 논리합 연산기(310)에서 연산 수행된 결과값이 저장된다. 상기 연산 수행된 결과값은 1이다. 상기 t1시간이 경과되면 상기 쉬프트 레지스터(302)에는 상기 쉬프트 레지스터(300)에 저장되어 있던 초기값 0과 상기 쉬프트 레지스터(306)에 저장되어 있던 초기값 0이 상기 배타적 논리합 연산기(312)에서 연산 수행된 결과값 0이 저장된다. 상기 t1시간이 경과되면 상기 쉬프트 레지스터(304)에는 상기 쉬프트 레지스터(302)에 저장되어 있던 초기값 0과 상기 쉬프트 레지스터(306)에 저장되어 있던 초기값 0이 상기 배타적 논리합 연산기(314)에서 연산 수행된 결과값 0이 저장된다. 상기 t1시간이 경과되면 상기 쉬프트 레지스터(306)에는 상기 쉬프트 레지스터(304)에 저장되어 있던 초기값 0과 상기 쉬프트 레지스터(306)에 저장되어 있던 초기값 0이 상기 배타적 논리합 연산기(316)에서 연산 수행된 결과값 0이 저장된다. 상술한 바와 같이 상기 t1시간이 경과되면 상기 쉬프트 레지스터들(300 내지 306)에는 각각 1,0,0,0이 저장된다.
상기 t2시간이 경과되면 상기 쉬프트 레지스터(300)에는 2번째 CRC 생성기 입력비트인 0과 상기 t1시간에 상기 쉬프트 레지스터(306)에 저장되어 있던 값 0이 상기 배타적 논리합 연산기(310)에서 연산 수행된 결과값이 저장된다. 상기 연산 수행된 결과값은 0이다. 상기 t2시간이 경과되면 상기 쉬프트 레지스터(302)에는 상기 t1시간에 상기 쉬프트 레지스터(300)에 저장되어 있던 값 1과 상기 t1시간에 상기 쉬프트 레지스터(306)에 저장되어 있던 값 0이 상기 배타적 논리합 연산기(312)에서 연산 수행된 결과값 0이 저장된다. 상기 t2시간이 경과되면 상기 쉬프트 레지스터(304)에는 상기 t1시간에 상기 쉬프트 레지스터(302)에 저장되어 있던 값 0과 상기 t1시간에 상기 쉬프트 레지스터(306)에 저장되어 있던 값 0이 상기 배타적 논리합 연산기(314)에서 연산 수행된 결과값 0이 저장된다. 상기 t2시간이 경과되면 상기 쉬프트 레지스터(306)에는 상기 t1시간에 상기 쉬프트 레지스터(304)에 저장되어 있던 값 0과 상기 t1시간에 상기 쉬프트 레지스터(306)에 저장되어 있던 값 0이 상기 배타적 논리합 연산기(316)에서 연산 수행된 결과값 0이 저장된다. 따라서 상술한 바와 같이 상기 t2시간이 경과되면 상기 쉬프트 레지스터들(300 내지 306)에는 각각 0,1,0,0이 저장된다.
t3시간이 경과되면 상기 쉬프트 레지스터(300)에는 3번째 CRC 생성기 입력비트인 1과 상기 t2시간에 상기 쉬프트 레지스터(306)에 저장되어 있던 값 0이 상기 배타적 논리합 연산기(310)에서 연산 수행된 결과값이 저장된다. 상기 연산 수행된 결과값은 1이다. 상기 t3시간이 경과되면 상기 쉬프트 레지스터(302)에는 상기 t2시간에 상기 쉬프트 레지스터(300)에 저장되어 있던 값 0과 상기 t2시간에 상기 쉬프트 레지스터(306)에 저장되어 있던 값 0이 상기 배타적 논리합 연산기(312)에서 연산 수행된 결과값 0이 저장된다. 상기 t3시간이 경과되면 상기 쉬프트 레지스터(304)에는 상기 t2시간에 상기 쉬프트 레지스터(302)에 저장되어 있던 값 1과 상기 t2시간에 상기 쉬프트 레지스터(306)에 저장되어 있던 값 0이 상기 배타적 논리합 연산기(314)에서 연산 수행된 결과값 1이 저장된다. 상기 t3시간이 경과되면 상기 쉬프트 레지스터(306)에는 상기 t2시간에 상기 쉬프트 레지스터(304)에 저장되어 있던 값 0과 상기 t2시간에 상기 쉬프트 레지스터(306)에 저장되어 있던 값 0이 상기 배타적 논리합 연산기(316)에서 연산 수행된 결과값 0이 저장된다. 따라서 상술한 바와 같이 상기 t3시간이 경과되면 상기 쉬프트 레지스터들(300 내지 306)에는 각각 1,0,1,0이 저장된다. 표 1은 상기 CRC 생성기에 의해 상기 CRC 생성기 입력비트들이 입력되어 상기 쉬프트 레지스터들(300 내지 306)에 저장되는 값들을 보이고 있다.
시간 CRC 입력비트 레지스터(300) 레지스터(302) 레지스터(304) 레지스터(306)
t1 1 1 0 0 0
t2 0 0 1 0 0
t3 1 1 0 1 0
t4 0 0 1 0 1
t5 0 1 1 0 1
t6 0 1 0 0 1
t7 1 0 0 1 1
t8 1 0 1 1 0
t9 0 0 0 1 1
t10 1 0 1 1 0
t11 1 1 0 1 1
t12 0 1 0 1 0
t13 0 0 1 0 1
t14 0 1 1 0 1
t15 0 1 0 0 1
t16 0 1 0 1 1
t17 1 0 1 0
t18 0 1 0 1
t19 1 1 0 1
상기 표 1에서 보이고 있는 바와 같이 상기 CRC 생성기는 상기 CRC 생성기 입력비트들이 모두 입력되어 배타적 논리합 연산이 수행되면 최종적으로 상기 쉬프트 레지스터(300 내지 306)에는 각각 1,1,0,1이 저장된다.
제 1 실시 예
도 4는 본 발명의 제 1 실시 예에 따라 마스크 시퀀스를 이용하여 SLM 방식을 구현하는 OFDM 송신기의 구조를 도시한 도면이다. 이하 상기 도 4를 중심으로 본 발명의 제 1 실시예에 대해 상세히 설명한다. 상기 정보 비트는 이진 신호로서 상기 CRC 생성기(400)로 입력된다. 상기 정보비트는 상기 도 3에서 가정한 바와 같이 "1 0 1 0 0 0 1 1 0 1 1 0"라 한다. 상기 CRC 생성기(400)로 입력된 상기 정보비트들은 상기 도 3에서 생성한 상기 CRC 비트인 "1 1 0 1"를 상기 정보비트 뒤에 붙인다. 따라서, 상기 CRC 생성기(400)를 통해 출력되는 비트들은 다음과 같이 된다.
정보비트 + CRC비트 = 1 0 1 0 0 0 1 1 0 1 1 0 1 1 0 1
상기 CRC 생성기(400)에 의해 CRC 비트를 붙인 상기 정보비트들은 복수개로 복사되어 다수의(예컨대, U개) 곱셈기들(420 내지 426)로 입력된다. 한편, 마스크 생성기(410)는 상기 복수개의 마스크 시퀀스들을 생성하여 상기 대응되는 복수개의 가산기들(M1 내지 MU)로 각각 입력된다. 여기서, 상기 마스크 생성기(410)에서 생성되는 마스크 시퀀스를 4개라 할 때(즉 U=4), 상기 마스크 생성기(410)에 의해 생성된 상기 4개의 마스크 시퀀스는 다음과 같이 정의될 수 있다.
M1 = 1 0 0 1 0 0 1 1 0 1 1 1 0 0 0 1
M2 = 0 1 0 1 1 0 0 0 1 0 1 0 0 1 1 1
M3 = 1 0 1 1 0 0 0 1 0 1 0 0 1 0 1 1
Mn = 0 1 0 1 1 0 1 0 0 1 0 1 1 1 0 1
상기 CRC 생성기(400)로부터의 출력 비트와 상기 마스크 생성기(410)로부터 생성된 마스크 시퀀스(M1)는 상기 제1 가산기(420)로 입력되며, 상기 CRC 생성기(400)로부터의 출력 비트와 상기 마스크 생성기(410)로부터 생성된 마스크 시퀀스(M2)는 상기 제2 가산기(422)로 입력된다. 또한 상기 CRC 생성기(400)로부터의 출력 비트와 상기 마스크 생성기(410)로부터 생성된 마스크 시퀀스(M3)는 상기 제3 가산기(424)로 입력되며, 상기 CRC 생성기(400)로부터의 출력 비트와 상기 마스크 생성기(410)로부터 생성된 상기 마스크 시퀀스(MU)는 상기 제U 가산기(426)로 입력된다. 상기 복수개의 가산기들(420 내지 426)은 입력된 상기 CRC 출력 비트와 상기 입력된 마스크 시퀀스를 배타적 논리합 연산을 수행한다.상기에서 U=4라 할때, 상기 복수개의 가산기들(420 내지 426)에 서 상기 배타적 논리합 연산을 수행한 결과는 다음과 같다.
제1 가산기(420) = 0 0 1 1 0 0 0 0 0 0 0 1 1 1 0 0
제2 가산기(422) = 1 1 1 1 1 0 1 1 1 1 0 0 1 0 1 0
제3 가산기(424) = 0 0 0 1 0 0 1 0 0 0 1 0 0 1 1 0
제4 가산기(426) = 1 1 1 1 1 0 0 1 0 0 1 1 0 0 0 0
상기 가산기들(420 내지 426)에서 배타적 논리합 연산이 수행되어진 비트값들은 각각 채널 부호기들(430 내지 436)로 입력된다. 상기 채널 부호기들(430 내지 436)은 입력된 비트값들을 부호화하여 상기 부호화 심벌들을 출력한다. 상기 채널 부호기들(430 내지 436)에서 사용되는 부호율에는 여러 가지 있을 수 있지만 여기서는 일 예로 상기 부호율이 1/2인 경우를 가정한다. 상기 1/2 부호율에 의해 상기 채널 부호기들(430 내지 436)은 32비트의 부호화 비트를 출력한다. 상기 채널 부호기들(430 내지 436)로부터 출력된 상기 부호화 심벌들은 각각 대응되는 심벌 매핑기들(440 내지 446)로 입력된다. 상기 심벌 매핑기들(440 내지 446)은 입력받은 부호화 심벌들을 심벌 매핑 성상도에 심벌 매핑하여 출력한다. 상기 심벌 매핑기들(440 내지 446)의 심볼 매핑 방식으로는 QPSK, 8PSK, 16QAM, 64QAM 등이 존재한다. 상기 심벌을 구성하는 비트 수는 상기 각각의 변조방식들에 대응하여 정의되어 있다. 상기 QPSK 변조 방식은 2비트로 구성되며, 상기 8PSK는 3비트로 구성된다. 또한 16QAM 변조 방식은 4비트로 구성되며, 64QAM 변조방식은 6비트로 구성된다. 상기 QPSK 변조 방식에 의해 이루어진다면 상기 32비트의 부호화 비트는 모두 16개의 부호화 심벌로 나누어진 뒤 심벌 매핑 과정을 수행한다. 상기 심벌 매핑 과정이 수행된 부호화 심벌들은 각각 대응되는 IFFT기들(450 내지 456)로 입력된다. 상기 IFFT기들로 입력된 상기 부호화 심벌들은 IFFT 변환이 수행된다. 상기 IFFT가 수행되어진 상기 부호화 심벌들은 선택기(460)로 입력된다. 상기 선택기에서는 상기 IFFT기들로부터 출력된 심볼들에 대해 PAPR을 계산하며, 상기 계산된 PAPR 값들을 비교하여 최소 PAPR을 가지는 심볼들을 선택한다. 한편, 본 발명에서는 상기 PAPR 계산과 상기 계산된 PAPR을 비교 선택하는 과정이 하나의 장치, 즉 상기 선택기(460)에서 수행되도록 구현하였으나, 상기 과정의 수행은 PAPR 계산기 및 비교 선택기의 2개의 장치로 구현 가능함은 자명하다. 상기 선택부(460)는 상기 입력된 상기 부호화 심벌들의 PAPR을 계산하며 상기 계산된 U 개의 PAPR 중 가장 낮은 PAPR을 갖는 부호화 심벌을 선택하여 수신기로 전송한다. 예를 들어 상기 마스크 생성기(410)에 의해 생성된 마스크 시퀀스(M1)에 의한 상기 부호화 심벌의 PAPR가 가장 낮은 값을 갖는다고 가정하면, 상기 IFFT(450)에서 출력된 부호화 심벌이 최종 출력되어 상기 수신기로 송신된다.
도 5는 본 발명의 제1 실시예에 따른 상기 도 4의 송신기에 대응하는 수신기의 구조를 도시한 도면이다. 이하 상기 도 5를 중심으로 본 발명의 제1 실시예에 따른 상기 OFDM 시스템의 수신기 구조에 대해 알아본다. 상기 도 4의 송신기로부터 전송된 수신 신호는 FFT기(500)로 입력된다. 상기 FFT기(500)로 입력된 수신 신호는 FFT 과정을 수행한 후, 심벌 디매핑기(Demapper)(510)로 입력된다. 상기 심벌 디매핑기(510)는 상기 도 4의 심벌 매핑기(440 내지 446)의 상기 심벌 매핑 성상도와 동일한 상기 심벌 매핑 성상도를 가지고 있으며, 상기 심벌 매핑 성상도에 의해 상기 IFFT 변환된 심벌을 이진 신호로 변환된다. 즉, 상기 심벌 디매핑 방식은 상기 송신기의 심벌 매핑 방식에 의해 결정된다. 상기 도 4의 심벌 매핑 방식이 QPSK인 경우 상기 심벌 디매핑 방식도 상기 QPSK 방식을 사용하며, 상기 심벌 매핑 방식이 8PSK인 경우 상기 심벌 디매핑 방식도 상기 8PSK 방식을 사용한다. 상기 심벌 디매핑 과정을 수행하면 상기 수신 신호는 32비트의 2진로 구성된다. 상기 심벌 디매핑 과정이 수행된 상기 2진 신호는 채널 복호기(520)로 입력된다. 상기 채널 복호기(520)로 입력된 상기 이진 신호는 복호화 과정을 수행한다. 상기 채널 복호기(520)의 복호화 방식은 상기 채널 부호화기(430 내지 436)의 부호화 방식에 의해 결정된다. 상기 복호기(530)로부터 출력된 복호신호는 복수개로 복사되어 가산기들(540 내지 546)로 입력된다. 또한 상기 마스크 생성기(530)로부터 생성된 복수개의 마스크 시퀀스들은 각각 대응되는 상기 가산기들(540 내지 546)로 입력된다. 상기 수신기의 마스크 생성기(540)는 상기 송신기의 마스크 생성기(410)와 동일한 구조로 이루어져 있다. 상기 복호신호와 상기 마스크 생성기(530)로부터 생성된 상기 마스크 시퀀스(M1)은 상기 제1 가산기(540)으로 입력되고, 상기 복호신호와 상기 마스크 생성기(530)로부터 생성된 상기 마스크 시퀀스(M2)은 상기 제2 가산기(542)으로 입력된다. 또한, 상기 복호신호와 상기 마스크 생성기(530)로부터 생성된 상기 마스크 시퀀스(M3)은 상기 제3 가산기(544)으로 입력되고, 상기 복호신호와 상기 마스크 생성기(530)로부터 생성된 상기 마스크 시퀀스(MU)은 상기 제U 가산기(546)으로 입력된다. 상기 가산기들(540 내지 546)에서는 상기 입력된 복호신호와 상기 입력된 마스크 시퀀스의 배타적 논리합 연산을 수행한다. 상기 과정은 상기 도 4의 마스크 생성기(410)에 의해 생성된 마스크를 제거하는 과정이다.
가산기(540) = 1 0 1 0 0 0 1 1 0 1 1 0 1 1 0 1
가산기(542) = 0 1 1 0 1 0 0 0 1 0 1 1 1 0 1 1
가산기(544) = 1 0 0 0 0 0 0 1 0 1 0 1 0 1 1 1
가산기(546) = 0 1 1 0 1 0 1 0 0 1 0 0 0 0 0 1
상기 가산기들(540 내지 546)로부터 출력된 비트열들은 CRC 검사기들(550 내지 556)들로 각각 입력된다. 상기 CRC 검사기들(550 내지 556)은 상기 CRC 생성기(400)와 동일한 구성으로 이루어져 있다. 또한 상기 CRC 검사기들(550 내지 555)의 동작은 상기 CRC 생성기(400)의 생성 다항식의 차수만큼 0을 뒤에 붙이는 과정만 제외하면 동일하다. 즉 상기 CRC 검사기들(550 내지 556)은 입력된 정보에 대하여 쉬프트 연산과 배타적 논리합 연산을 순차적으로 수행한다. 이하 상기 CRC 검사기(550)의 동작에 대해 도 3을 이용하여 설명한다.
상기 가산기(540)의 출력 비트열들을 제일 왼쪽의 비트부터 하나씩 상기 CRC 검사기(550)로 입력된다. 또한 상기 CRC 검사기(550)의 특정 쉬프트 레지스터에 저장되어 있는 특정 비트가 다음 쉬프트 레지스터로 이동하는데 걸리는 시간을 t1이라고 가정하고, 이후 다음 쉬프트 레지스터로 이동하는데 걸리는 시간을 t2라고 가정한다. 또한 상기 쉬프트 레지스터들(300 내지 306)은 모두 0의 초기 값을 갖도록 설정한다.
상기 t1시간이 경과되면 상기 쉬프트 레지스터(300)에는 1번째 CRC 검사기(550) 입력비트인 1과 상기 쉬프트 레지스터(306)에 저장되어 있던 초기값 0이 상기 배타적 논리합 연산기(310)에서 연산 수행된 결과값이 저장된다. 상기 연산 수행된 결과값은 1이다. 상기 t1시간이 경과되면 상기 쉬프트 레지스터(302)에는 상기 쉬프트 레지스터(300)에 저장되어 있던 초기값 0과 상기 쉬프트 레지스터(306)에 저장되어 있던 초기값 0이 상기 배타적 논리합 연산기(312)에서 연산 수행된 결과값 0이 저장된다. 상기 t1시간이 경과되면 상기 쉬프트 레지스터(304)에는 상기 쉬프트 레지스터(302)에 저장되어 있던 초기값 0과 상기 쉬프트 레지스터(306)에 저장되어 있던 초기값 0이 상기 배타적 논리합 연산기(314)에서 연산 수행된 결과값 0이 저장된다. 상기 t1시간이 경과되면 상기 쉬프트 레지스터(306)에는 상기 쉬프트 레지스터(304)에 저장되어 있던 초기값 0과 상기 쉬프트 레지스터(306)에 저장되어 있던 초기값 0이 상기 배타적 논리합 연산기(316)에서 연산 수행된 결과값 0이 저장된다. 상술한 바와 같이 상기 t1시간이 경과되면 상기 쉬프트 레지스터들(300 내지 306)에는 각각 1,0,0,0이 저장된다.
상기 t2시간이 경과되면 상기 쉬프트 레지스터(300)에는 2번째 CRC 검사기(550) 입력비트인 0과 상기 t1시간에 상기 쉬프트 레지스터(306)에 저장되어 있던 값 0이 상기 배타적 논리합 연산기(310)에서 연산 수행된 결과값이 저장된다. 상기 연산 수행된 결과값은 0이다. 상기 t2시간이 경과되면 상기 쉬프트 레지스터(302)에는 상기 t1시간에 상기 쉬프트 레지스터(300)에 저장되어 있던 값 1과 상기 t1시간에 상기 쉬프트 레지스터(306)에 저장되어 있던 값 0이 상기 배타적 논리합 연산기(312)에서 연산 수행된 결과값 0이 저장된다. 상기 t2시간이 경과되면 상기 쉬프트 레지스터(304)에는 상기 t1시간에 상기 쉬프트 레지스터(302)에 저장되어 있던 값 0과 상기 t1시간에 상기 쉬프트 레지스터(306)에 저장되어 있던 값 0이 상기 배타적 논리합 연산기(314)에서 연산 수행된 결과값 0이 저장된다. 상기 t2시간이 경과되면 상기 쉬프트 레지스터(306)에는 상기 t1시간에 상기 쉬프트 레지스터(304)에 저장되어 있던 값 0과 상기 t1시간에 상기 쉬프트 레지스터(306)에 저장되어 있던 값 0이 상기 배타적 논리합 연산기(316)에서 연산 수행된 결과값 0이 저장된다. 따라서 상술한 바와 같이 상기 t2시간이 경과되면 상기 쉬프트 레지스터들(300 내지 306)에는 각각 0,1,0,0이 저장된다.
t3시간이 경과되면 상기 쉬프트 레지스터(300)에는 3번째 CRC 검사기(550) 입력비트인 1과 상기 t2시간에 상기 쉬프트 레지스터(306)에 저장되어 있던 값 0이 상기 배타적 논리합 연산기(310)에서 연산 수행된 결과값이 저장된다. 상기 연산 수행된 결과값은 1이다. 상기 t3시간이 경과되면 상기 쉬프트 레지스터(302)에는 상기 t2시간에 상기 쉬프트 레지스터(300)에 저장되어 있던 값 0과 상기 t2시간에 상기 쉬프트 레지스터(306)에 저장되어 있던 값 0이 상기 배타적 논리합 연산기(312)에서 연산 수행된 결과값 0이 저장된다. 상기 t3시간이 경과되면 상기 쉬프트 레지스터(304)에는 상기 t2시간에 상기 쉬프트 레지스터(302)에 저장되어 있던 값 1과 상기 t2시간에 상기 쉬프트 레지스터(306)에 저장되어 있던 값 0이 상기 배타적 논리합 연산기(314)에서 연산 수행된 결과값 1이 저장된다. 상기 t3시간이 경과되면 상기 쉬프트 레지스터(306)에는 상기 t2시간에 상기 쉬프트 레지스터(304)에 저장되어 있던 값 0과 상기 t2시간에 상기 쉬프트 레지스터(306)에 저장되어 있던 값 0이 상기 배타적 논리합 연산기(316)에서 연산 수행된 결과값 0이 저장된다. 따라서 상술한 바와 같이 상기 t3시간이 경과되면 상기 쉬프트 레지스터들(300 내지 306)에는 각각 1,0,1,0이 저장된다. 표 2는 상기 CRC 생성기에 의해 상기 CRC 생성기 입력비트들이 입력되어 상기 쉬프트 레지스터들(300 내지 306)에 저장되는 값들을 보이고 있다.
시간 CRC 입력비트 레지스터(300) 레지스터(302) 레지스터(304) 레지스터(306)
t1 1 1 0 0 0
t2 0 0 1 0 0
t3 1 1 0 1 0
t4 0 0 1 0 1
t5 0 1 1 0 1
t6 0 1 0 0 1
t7 1 0 0 1 1
t8 1 0 1 1 0
t9 0 0 0 1 1
t10 1 0 1 1 0
t11 1 1 0 1 1
t12 0 1 0 1 0
t13 1 1 1 0 1
t14 1 0 0 0 1
t15 0 1 1 1 1
t16 1 0 0 0 0
t17 0 0 0 0
t18 0 0 0 0
t19 0 0 0 0
상기 표 2에서 보이고 있는 바와 같이 상기 CRC 검사기(550)는 상기 가산기(540)의 출력 비트열들이 모두 입력되어 배타적 논리합 연산이 수행되면 최종적으로 상기 쉬프트 레지스터(300 내지 306)에는 각각 0,0,0,0이 저장된다.
상기와 같은 과정을 수행함으로서 상기 CRC 검사기들(552 내지 556)은 최종적으로 표 3과 같은 결과를 얻을 수 있다.
CRC 검사기 레지스터(300) 레지스터(302) 레지스터(304) 레지스터(306)
CRC 검사기(552) 0 1 0 0
CRC 검사기(554) 0 0 1 1
CRC 검사기(556) 1 0 0 1
상기 CRC 검사기들(550 내지 556)은 상기 쉬프트 레지스터들(300 내지 306)에 최종적으로 저장된 값들과 상기 가산기들(540 내지 546)의 출력 비트열을 선택기(560)로 전달한다. 상기 선택기(560)는 상기 CRC 검사기들(550 내지 556)로부터 전달된 쉬프트 레지스터 값들을 검사한다. 상기 검사 결과 상기 선택기(560)는 상기 CRC 검사기(550)로부터 전달된 상기 쉬프트 레지스터 값들이 모두 0이므로 오류가 검출되지 않았음을 인식하게 되고, 상기 CRC 검사기들(552 내지 556)로부터 전달된 상기 쉬프트 레지스터 값들은 1을 포함하고 있으므로 오류가 발생하였음을 인식하게 된다. 따라서 상기 선택기(560)는 상기 CRC 검사기(550)로부터 전달된 출력 비트열을 상기 송신기로부터 전달된 신호임을 인식하고, 전달된 16비트 중 CRC 검사를 위한 마지막 4비트를 제외한 12비트가 상기 정보비트로 선택한다. 또한 상기 수신기는 상기 마스크 생성기(530)로부터 생성된 마스크 시퀀스(M1)가 상기 송신기의 마스크 생성기(410)로부터 생성된 마스크 시퀀스(M1)임을 알 수 있게 된다.
제 2 실시 예
도 6은 본 발명의 제 2 실시 예에 따른 상기 OFDM 송신기의 구조를 도시한 도면이다. 이하 상기 도 6를 중심으로 본 발명의 제 2 실시예에 대해 상세히 설명한다. 상기 정보 비트는 이진 신호로서 상기 CRC 생성기(600)로 입력된다. 상기 CRC 생성기(600)로 입력된 상기 정보비트를 이용하여 상기 CRC 비트를 생성한다. 상기 CRC 생성 과정에 대해서는 상기 도 3의 설명과 동일하다. 상기 CRC 생성기(600)는 상기 생성된 CRC 비트를 상기 정보비트 뒤에 부가하여 출력한다. 상기 CRC 생성기(600)로부터 출력된 이진 신호는 채널 부호기(610)로 입력된다. 상기 채널 부호기(600)는 입력된 이진비트들을 부호화하여 상기 부호화 심벌들을 출력한다. 상기 부호화 심벌들은 심벌 매핑기(620)로 입력된다. 상기 심벌 매핑기(620)는 입력받은 부호화 심벌들을 심벌 매핑 성상도에 심벌 매핑하여 출력한다. 상기 심벌 매핑기의 심벌 매핑방식으로는 QPSK, 8PSK, 16QAM, 64QAM 등이 존재한다. 상기 심벌을 구성하는 비트 수는 상기 각각의 매핑 방식들에 대응하여 정의되어 있다. 상기 QPSK 매핑 방식은 2비트로 구성되며, 상기 8PSK는 3비트로 구성된다. 또한 16QAM 매핑 방식은 4비트로 구성되며, 64QAM 변조방식은 6비트로 구성된다. 상기 변조부(620)로부터 출력된 변조 심벌은 복수 개의 신호로 복사된다. 예컨대, 상기 도 6에서는 상기 변조부의 변조 심벌이 U 개의 출력 심벌로 복사되고 있다. 마스크 생성기(630)는 독립적인 마스크 시퀀스(M1 내지 MU)를 생성한다. 상기 제1 곱셈기(640)에는 상기 변조 심벌과 상기 마스크 생성기(530)로부터 생성된 마스크 시퀀스(M1)가 입력되고, 상기 제2 곱셈기(642)에는 상기 변조 심벌과 상기 마스크 생성기(530)로부터 생성된 마스크 시퀀스(M2)가 입력된다. 또한, 상기 제3 곱셈기(644)에는 상기 변조 심벌과 상기 마스크 생성기(630)로부터 생성된 마스크 시퀀스(M3)가 입력되며, 상기 제U 곱셈기(646)에는 상기 변조 심벌과 상기 마스크 생성기(630)로부터 생성된 마스크 시퀀스(MU)가 입력된다.
상기 곱셈기들(640 내지 646)로 입력된 상기 수신 심벌은 상기 입력된 마스크 시퀀스를 곱셈 연산 함으로서 심벌 확산을 수행한다. 그런다음, 상기 제1 곱셈기(640)에 의해 곱셈 연산된 변조 심벌은 제1 IFFI기(650)로 입력되고, 상기 제2 곱셈기(642)에 의해 곱셈 연산된 심벌은 제2 IFFT부(652)로 입력된다. 또한 상기 제3 곱셈기(644)에 의해 곱셈 연산된 확산 심벌은 제3 IFFT부(654)로 입력되고, 상기 제U 곱셈기(646)부에 의해 곱셈 연산된 심벌은 제U IFFT기(656)로 입력된다. 상기 IFFT기들(650 내지 656)로 입력된 상기 확산된 심벌들은 IFFT 변환이 수행된다. 상기 IFFT 변환이 수행되어진 상기 심벌들은 선택기(660)로 입력된다. 상기 선택기(660)는 상기 입력된 변조 심벌들의 PAPR을 계산하며 상기 계산된 U개의 PAPR 중 가장 낮은 PAPR을 갖는 심벌을 선택한다.
도 7은 본 발명이 적용되는 상기 도 6의 송신기에 따른 수신기의 구조를 도시한 도면이다. 이하 상기 도 7을 중심으로 상기 OFDM 시스템의 수신기 구조에 대해 알아본다. 상기 도 6의 송신기로부터 전송된 수신 신호는 FFT기(700)로 입력된다. 상기 FFI기(700)로 입력된 상기 수신 신호는 FFT 변환 과정이 수행된다. 상기 FFT 변환 과정이 수행된 상기 수신 신호는 다수의 곱셈기들(720 내지 726)들로 입력된다. 또한 마스크 생성기(710)로부터 생성된 서로 독립적인 복수개의 마스크 시퀀스들도 상기 곱셈기들(720 내지 726)로 입력된다. 상기 제1 곱셈기(720)에는 상기 FFT 변환된 신호와 상기 마스크 생성기(710)로부터 생성된 마스크 시퀀스(M1)이 입력되고, 상기 제2 곱셈기(722)에는 상기 FFT 신호와 상기 마스크 생성기(710)로부터 생성된 마스크 시퀀스(M2)가 입력된다. 또한 상기 제3 곱셈기(724)에는 상기 FFT 신호와 상기 마스크 생성기(710)로부터 생성된 마스크 시퀀스(M3)가 입력되며, 상기 제U 곱셈기(766)에는 상기 FFT 신호와 상기 마스크 생성기(710)로부터 생성된 마스크 시퀀스(MU)이 입력된다. 상기 역확산기들(720 내지 726)로 입력된 상기 FFT 신호들은 상기 입력된 마스크 시퀀스들(M1 내지 MU)들에 의해 곱셈 연산된다.
상기 곱셈 연산 과정을 수행한 신호들은 각각 심벌 디매핑기들(730 내지 736)로 입력된다. 상기 심벌 디매핑기들(730 내지 736)은 상기 도 6의 심벌 매핑기(620)의 상기 심벌 매핑 성상도와 동일한 상기 심벌 매핑 성상도를 가지고 있으며, 상기 심벌 매핑 성상도에 의해 상기 곱셈 연산된 심벌을 이진 신호로 변환된다. 즉, 상기 심벌 디매핑 방식은 상기 심벌 매핑 방식에 의해 결정된다. 상기 도 6의 매핑 방식이 QPSK인 경우 상기 디매핑 방식도 상기 QPSK 방식을 사용하며, 상기 매핑 방식이 8PSK인 경우 상기 디매핑 방식도 상기 8PSK 방식을 사용한다. 상기 각 심벌 디매핑기들(730 내지 736)에 의해 보조 과정이 수행되어진 이진 신호들은 각 대응되는 채널 복호기들(740 내지 746)로 입력된다. 상기 채널 복호기들(740 내지 746)로 입력된 상기 이진 신호들은 복호화 과정을 수행한다. 상기 채널 복호기들(740 내지 746)의 복호화 방식은 상기 채널 부호기(610)의 부호화 방식에 의해 결정된다. 상기 채널 복호기들(740 내지 746)에 의해 복호화 과정이 수행된 상기 이진 신호들은 각 대응하는 CRC 검사기들(750 내지756)로 입력된다. 상기 CRC 검사기들(750 내지 756)은 상기 도 6의 CRC 생성기(600)와 동일한 구조로 이루어져 있다. 또한 상기 CRC 검사기들(750 내지 755)의 동작은 상기 CRC 생성기(600)의 생성 다항식의 차수만큼 0을 뒤에 붙이는 과정만 제외하면 동일하다. 즉 상기 CRC 검사기들(750 내지 756)은 입력된 정보에 대하여 쉬프트 연산과 배타적 논리합 연산을 순차적으로 수행한다. 이하 상기 CRC 검사기들(750 내지 756)의 동작은 상기 도 5의 CRC 검사기들(450 내지 456)과 동일하다. 상기 CRC 검사기들(750 내지 756)은 상기 쉬프트 레지스터들(300 내지 306)에 최종적으로 저장된 값들과 상기 채널 복호기들(740 내지 746)의 출력 이진 신호를 선택기(760)로 전달한다. 상기 선택기(760)는 상기 CRC 검사기들(750 내지 756)로부터 전달된 쉬프트 레지스터 값들을 검사한다. 전달된 상기 쉬프트 레지스터 값들이 모두 0이므로 오류가 검출되지 않았음을 인식하게 되고, 전달된 상기 쉬프트 레지스터 값들은 1을 포함하고 있으므로 오류가 발생하였음을 인식하게 된다. 따라서 상기 선택기(760)는 상기 CRC 검사기들(750 내지 756)로부터 전달된 출력 비트열 중 상기 쉬프트 레지스터 값들이 모두 1인 검사기의 출력 비트열이 상기 송신기로부터 전달된 신호임을 인식하고, 전달된 16비트 중 CRC 검사를 위한 마지막 4비트를 제외한 12비트가 상기 정보비트로 선택한다. 또한 상기 수신기는 상기 마스크 생성기(710)로부터 생성된 마스크 시퀀스가 상기 송신기의 마스크 생성기(630)로부터 생성된 마스크 시퀀스임을 알 수 있게 된다.
제 3 실시 예
도 8은 본 발명의 제3 실시예에 따른 또 다른 OFDM 시스템의 수신기의 구조를 도시한 도면이다. 상기 본 발명의 제3 실시예는 상술한 제1 실시예에서와 같이 CRC 생성기를 통해 출력된 신호에 마스크 시퀀스를 곱셈 연산한다. 따라서, 상기 제3 실시예에서의 송신기의 구조는 상기 도 4에서 상술한 제1 실시예에서의 송신기 구조와 동일한다. 한편, 상기 제1 실시예의 수신기에서는 송신기에서 선택한 마스크 시퀀스를 검색하기 위하여 송신기에서 사용한 모든 마스크 시퀀스를 수신 신호에 대해 각각 연산하였으나, 제3 실시예의 수신기에서는 하나의 CRC 검사기를 사용하여 송신기에서 선택한 마스크 시퀀스를 검색해낸다.또한 상기 도 4에서는 마스크 생성기(410)에서 생성된 마스크 시퀀스(M1)에 대한 PAPR이 가장 작은 값을 갖는다고 하였으나, 상기 도 8에서는 상기 마스크 생성기(410)에서 생성된 마스크 시퀀스(M2)에 대한 상기 PAPR이 가장 작은 값을 갖는다고 가정한다. 따라서 상기 마스크 생성기(410)에 의해 생성된 상기 마스크 시퀀스(M2)에 의해 마스크된 송신신호가 송신된다. 이하 상기 도 4의 마스크 생성기(410)에서 생성된 상기 마스크 시퀀스 값과 (정보비트+CRC)을 U=4인 경우를 예를 들어 다음과 같이 다시 정의한다.
정보비트+CRC = 1 0 1 0 0 0 1 1 0 1 1 0 1 1 0 1
M1 = 1 0 0 1 0 0 1 1 0 1 1 1 0 0 0 1
M2 = 0 1 0 1 1 0 0 0 1 0 1 0 0 1 1 1
M3 = 1 0 1 1 0 0 0 1 0 1 0 0 1 0 1 1
M4 = 0 1 0 1 1 0 1 0 0 1 0 1 1 1 0 1
이하 상기 도 8을 참조하여, 본 발명의 제3 실시예에 따른 상기 OFDM 송신기의 구조에 대해 설명한다. 상기 도 4의 송신기로부터 전송된 수신 신호는 FFT부(800)로 입력된다. 상기 FFT부(800)로 입력된 수신 신호는 상기 FFT 과정을 수행한 후, 심벌 디매핑기(810)로 입력된다. 상기 심벌 디매핑기(810)는 상기 도 4의 심벌 매핑기(440 내지 446)의 상기 심벌 매핑 성상도와 동일한 상기 심벌 매핑 성상도를 가지고 있으며, 상기 심벌 매핑 성상도에 의해 상기 입력된 심벌을 이진 신호로 변환된다. 즉, 상기 수신기의 디매핑 방식은 상기 송신기의 매핑 방식에 의해 결정된다. 상기 도 4의 매핑 방식이 QPSK인 경우 상기 디매핑 방식도 상기 QPSK 방식을 사용하며, 상기 매핑 방식이 8PSK인 경우 상기 디매핑 방식도 상기 8PSK 방식을 사용한다. 상기 심벌 디매핑 과정을 수행하면 상기 수신 신호는 32비트의 2진로 구성된다. 상기 심벌 디매핑 과정이 수행된 상기 2진 신호는 채널 복호기(820)로 입력된다. 상기 채널 복호기(820)로 입력된 상기 이진 신호는 복호화 과정을 수행한다. 상기 채널 복호기(820)의 복호화 방식은 상기 채널 부호화기(430 내지 436)의 부호화 방식에 의해 결정된다. 상기 채널 복호기(820)에서 복호된 신호는 상기 가산기들(840, 870)로 입력된다. 상기 가산기들(840, 870)로 입력된 신호는 다음과 같다.
(정보비트+CRC) M2 = 1 1 1 1 1 0 1 1 1 1 0 0 1 0 1 0
마스크 생성기(830)로부터 제1 가산기(840)로 입력되는 마스크 시퀀스는 복수개의 마스크 시퀀스 중 선택된 하나의 시퀀스가 된다. 본 발명에서는 상기 복수 개의 마스크 시퀀스 중 마스크 시퀀스(M1)를 생성한다고 가정한다. 상기 마스크 생성기(830)로부터 생성된 마스크 시퀀스(M1)는 상기 가산기(840)로 입력된다. 상기 가산기(840)는 입력된 마스크 시퀀스(M1)와 상기 채널 복호기(820)로부터 입력된 신호를 각 비트별로 배타적 가산을 수행한다. 상기 가산기(840)에 의해 상기 배타적 가산이 수행되어진 값은 다음과 같다.
((정보비트+CRC)M2)M1) = 0 1 1 0 1 0 0 0 1 0 1 1 1 0 1 1
상기 가산기(840)에서 배타적 가산이 수행되어진 2진 신호는 CRC 검사기(850)로 입력된다. 상기 CRC 검사기(850)는 도 4의 CRC 생성기(400)와 동일한 구조로 이루어져 있다. 또한 상기 CRC 검사기(850)의 동작은 상기 CRC 생성기(400)의 생성 다항식의 차수만큼 0을 뒤에 붙이는 과정만 제외하면 동일하다. 즉 상기 CRC 검사기(850)는 입력된 정보에 대하여 쉬프트 연산과 배타적 논리합 연산을 순차적으로 수행한다. 이하 상기 CRC 검사기(850)의 동작은 상기 도 5의 CRC 검사기들(450 내지 456)과 동일하다. 상기 CRC 검사기(850)는 입력된 상기 2진 신호에 대한 CRC 검사를 수행한다. 상기 CRC 검사를 수행한 값은 "0 1 0 0"이다. 상기 CRC 검사를 수행한 상기 CRC 검사기(850)는 상기 CRC 검사값을 제어기(860)로 전달한다. 상기 제어기(860)는 (M1+M2), (M1+M3), (M1+M4)에 대한 CRC 검사값을 저장하고 있다. 이 경우 상기 마스크 생성기(830)로부터 마스크 시퀀스(M2)가 생성되면 상기 제어기(860)는 (M2+M1), (M2+M3), (M2+M4)에 대한 상기 CRC 검사값을 저장하고 있다. 이하 표 4에서 상기 (M1+M2), (M1+M3), (M1+M4)에 대한 CRC 검사값에 대해 알아본다.
배타적 가산값 CRC 검사값
M1+M2 1 1 0 0 1 0 1 1 1 1 0 1 0 1 1 0 0 1 0 0
M1+M3 0 0 1 0 0 0 1 0 0 0 1 1 1 0 1 0 0 0 1 1
M1+M4 1 1 0 0 1 0 0 1 0 0 1 0 1 1 0 0 1 0 0 1
상기 제어기(860)는 상기 저장되어 있는 상기 표3과 상기 CRC 검사기(850)로부터 입력된 상기 2진 신호의 CRC 검사값을 비교한다. 상기 입력된 2진 신호의 CRC 검사값은 상술한 바와 같이 "0, 1, 0, 0"이다. 또한 상기 (M1+M2)에 대한 CRC 검사값 역시 "0, 1, 0, 0"이다. 따라서 상기 제어기(860)는 상기 송신기의 마스크 생성기(410)가 마스크 시퀀스(M2)를 생성하여 상기 송신신호에 마스킹하였음을 인식하게 된다. 따라서 상기 제어기(860)는 상기 마스크 생성기(830)로 마스크 시퀀스(M2)를 생성하여 상기 배터적 가산기(870)으로 입력하도록 제어한다. 상기 가산기(870)는 상기 채널 복호기(820)로부터 입력된 상기 복호 신호와 상기 마스크 생성기(830)로부터 생성된 마스크 시퀀스(M2)를 배타적 가산함으로서 상기 송신기에서 사용된 마스크 시퀀스(M2)를 제거하게 된다. 상기 마스크가 제거된 16비트 중 CRC 검사를 위한 마지막 4비트를 제외한 12비트가 상기 정보비트로 선택한다.
만약 상기 송신기의 마스크 생성기(410)에서 마스크 시퀀스(M1)을 생성하여 상기 송신신호 마스킹하여 상기 수신기로 전송하였다면, 상기 CRC검사기(850)에 의해 상기 송신신호의 CRC 검사값은 "0 0 0 0"을 가지게 될 것이다. 이 경우 상기 제어기(860)는 상기 송신기에서 마스크 시퀀스(M1)을 마스킹하여 송신하였음을 인식하게 된다. 따라서 상기 제어기(860)는 상기 마스크 생성기(830)로 마스크 시퀀스(M1)를 생성하여 상기 배터적 가산기(870)으로 입력하도록 제어한다.
상술한 바와 같이 본 발명은 OFDM 시스템에서 별도의 부가정보의 전송없이 PAPR을 효과적으로 감소시킴으로서, 부가정보의 전송이 필요로 하는 종래 기술에 비해 한정된 채널자원을 효과적으로 사용할 수 있다. 또한 부가정보를 별도의 채널로 전송하지 않음으로서 시스템의 복잡도와 구현 비용이 줄일 수 있게 된다.
도 1은 종래 기술에 따른 선택적 매핑(SLM)에 의한 피크 전력 대 평균전력 비(PAPR) 감소를 위한 직교주파수분할다중(OFDM) 시스템의 송신기 구조를 도시한 도면.
도 2는 도 1의 송신기 구조에 따른 수신기 구조를 도시한 도면.
도 3은 본 발명의 실시예에 따른 송신 장치들에 적용되는 CRC 생성기의 구조를 나타낸 도면.
도 4는 본 발명의 제1 실시예에 따른 PAPR 감소를 위한 OFDM 시스템의 송신기 구조를 도시한 도면.
도 5는 본 발명의 제1 실시예에 따른 PAPR 감소를 위한 OFDM 시스템의 수신기 구조를 도시한 도면.
도 6은 본 발명의 제2 실시예에 따른 PAPR 감소를 위한 OFDM 시스템의 송신기 구조를 도시한 도면.
도 7은 본 발명의 제2 실시예에 따른 PAPR 감소를 위한 OFDM 시스템의 수신기 구조를 도시한 도면.
도 8은 본 발명의 제3 실시예에 따른 PAPR 감소를 위한 OFDM 시스템의 수신기 구조를 도시한 도면.

Claims (29)

  1. 동일한 정보 비트열을 서로 다른 복수의 마스크 시퀀스들에 의해 마스크된 복수의 마스크된 정보 비트 시퀀스들 중 피크전력 대 평균전력 비(PAPR)가 최소가 되는 선택된 하나를 송신하는 직교 주파수 분할 다중(OFDM) 시스템에서, 상기 선택된 하나의 마스크된 정보 비트 시퀀스가 송신되는 채널과 다른 채널을 통하여 상기 선택된 하나의 마스크된 정보 비트 시퀀스를 발생하는 마스크 시퀀스에 관한 정보의 송신 없이 상기 선택된 하나의 마스크된 정보 비트 시퀀스를 송신하는 방법에 있어서,
    입력 정보 비트열의 오류를 검사하기 위한 사이클릭 리던던시 코드(CRC) 비트들이 부가된 정보 시퀀스를 발생하는 과정과,
    상기 정보 시퀀스를 서로 다른 복수의 마스크 시퀀스들로 마스킹하는 것에 의해 복수의 마스크된 정보 시퀀스들을 발생하는 과정과,
    상기 마스크된 정보 시퀀스들을 역고속 푸리에 변환(IFFT)하고 변환된 마스크된 정보 시퀀스들을 발생하는 과정과,
    상기 변환된 마스크된 정보 시퀀스들 중 피크전력 대 평균전력 비(PAPR)이 최소가 되는 하나의 시퀀스를 선택하는 과정을 포함함을 특징으로 하는 상기 방법.
  2. 제1항에 있어서,
    상기 마스크된 정보 시퀀스를 발생하는 과정 이후에,
    상기 마스크된 복수의 정보 시퀀스들 각각에 대해 채널 부호화하는 과정과,
    상기 채널 부호화된 각각의 정보 시퀀스들에 대해 심벌 매핑하는 과정을 더 포함함을 특징으로 하는 상기 방법.
  3. 제2항에 있어서,
    상기 마스크된 정보 시퀀스들을 발생하는 과정은,
    상기 정보 시퀀스와 상기 마스크 시퀀스를 배타적 가산 연산하여 발생함을 특징으로 하는 상기 방법.
  4. 제1항에 있어서,
    상기 CRC 비트들이 부가된 정보 시퀀스를 발생하는 과정 이후에,
    상기 CRC 비트들이 부가된 정보 시퀀스를 채널 부호화하는 과정과,
    상기 채널 부호화된 정보 시퀀스를 심벌 매핑하는 과정을 더 포함함을 특징으로 하는 상기 방법.
  5. 제4항에 있어서,
    상기 마스크된 정보 시퀀스들을 발생하는 과정은,
    상기 심벌 매핑된 정보 시퀀스와 상기 마스크 시퀀스를 비트별 곱셈 연산하여 발생함을 특징으로 하는 상기 방법.
  6. 제1항에 있어서,
    상기 PAPR이 최소가 되는 하나의 시퀀스를 선택하는 과정은,
    상기 변환된 마스크된 정보 시퀀스들 각각에 대해 PAPR 값을 계산하는 과정과,
    상기 각 정보 시퀀스들의 계산된 PAPR 값들을 비교하여 최소값을 가지는 하나의 정보 시퀀스를 선택하는 과정을 포함함을 특징으로 하는 상기 방법.
  7. 동일한 정보 비트열을 서로 다른 복수의 마스크 시퀀스들에 의해 마스크된 복수의 마스크된 정보 비트 시퀀스들 중 피크전력 대 평균전력 비(PAPR)가 최소가 되는 선택된 하나를 송신하는 직교 주파수 분할 다중(OFDM) 시스템에서, 상기 선택된 하나의 마스크된 정보 비트 시퀀스가 송신되는 채널과 다른 채널을 통하여 상기 선택된 하나의 마스크된 정보 비트 시퀀스를 발생하는 마스크 시퀀스에 관한 정보의 송신 없이 상기 선택된 하나의 마스크된 정보 비트 시퀀스를 송신하는 장치에 있어서,
    입력 정보 비트열의 오류를 검사하기 위한 사이클릭 리던던시 코드(CRC) 비트들이 부가된 정보 시퀀스를 발생하는 사이클릭 리던던시 코드 생성기와,
    상기 사이클릭 리던던시 코드 생성기의 출력을 서로 다른 복수의 마스크 시퀀스들로 마스킹하여 복수의 마스크된 정보 시퀀스들을 발생하는 마스킹 연산기들과,
    상기 곱셈기에 의해 마스크된 정보 시퀀스들을 역고속 푸리에 변환(IFFT)하여 변환된 마스크된 정보 시퀀스들을 발생하는 역고속 푸리에 변환기와,
    상기 역고속 푸리에 변환된 마스크된 정보 시퀀스들 중 피크전력 대 평균전력 비(PAPR)이 최소가 되는 하나의 시퀀스를 선택하는 선택기를 포함함을 특징으로 하는 상기 장치.
  8. 제7항에 있어서,
    상기 장치는,
    상기 마스크된 복수의 정보 시퀀스들 각각에 대해 채널 부호화하는 채널 부호화기와,
    상기 채널 부호화된 각각의 정보 시퀀스들에 대해 심벌 매핑하는 심벌 매핑기를 더 포함함을 특징으로 하는 상기 장치.
  9. 제8항에 있어서,
    상기 마스킹 연산기는 상기 CRC 생성기로부터 출력되는 정보 시퀀스와 상기 마스크 시퀀스를 배타적 가산 연산하는 배타적 가산기임을 특징으로 하는 상기 장치.
  10. 제7항에 있어서,
    상기 장치는,
    상기 CRC 비트들이 부가된 정보 시퀀스를 채널 부호화하는 채널 부호화기와,
    상기 채널 부호화된 정보 시퀀스를 심벌 매핑하는 심벌 매핑기를 더 포함함을 특징으로 하는 상기 장치.
  11. 제10항에 있어서,
    상기 마스킹 연산기는 상기 심벌 매핑기로부터 출력되는 정보 시퀀스 심볼과 상기 마스크 시퀀스를 곱셈 연산하는 곱셈기임을 특징으로 하는 상기 장치.
  12. 제7항에 있어서,
    상기 장치는,
    상기 서로 다른 복수의 마스크 시퀀스들을 생성하는 마스크 생성기를 더 포함함을 특징으로 하는 상기 장치.
  13. 제7항에 있어서,
    상기 선택기는,
    상기 변환된 마스크된 정보 시퀀스들 각각에 대해 PAPR 값을 계산하는 PAPR 계산기와,
    상기 각 정보 시퀀스들의 계산된 PAPR 값들을 비교하여 최소값을 가지는 하나의 정보 시퀀스를 선택하는 비교 선택기를 포함함을 특징으로 하는 상기 장치.
  14. 동일한 정보 비트열을 서로 다른 복수의 마스크 시퀀스들에 의해 마스크된 복수의 마스크된 정보 비트 시퀀스들 중 피크전력 대 평균전력 비(PAPR)가 최소가 되는 선택된 하나를 송신하는 직교 주파수 분할 다중(OFDM) 시스템에서, 상기 선택된 하나의 마스크된 정보 비트 시퀀스가 송신되는 채널과 다른 채널을 통하여 상기 선택된 하나의 마스크된 정보 비트 시퀀스를 발생하는 마스크 시퀀스에 관한 정보의 송신 없이 상기 선택된 하나의 마스크된 정보 비트 시퀀스를 수신하는 방법에 있어서,
    상기 마스크된 수신 정보 시퀀스들을 고속 푸리에 변환(FFT)하고 변환된 마스크된 정보 시퀀스들을 발생하는 과정과,
    상기 정보 시퀀스를 상기 송신시 사용한 서로 다른 복수의 마스크 시퀀스들로 마스킹하는 과정과,
    상기 서로 다른 복수의 마스크 시퀀스들로 마스킹된 각각의 정보 시퀀스들을 송신시 추가한 사이클릭 리던던시 코드로 오류 검사하는 과정과,
    상기 오류 검사된 결과에 따라 송신시 선택한 마스크 시퀀스를 검색하는 과정을 포함함을 특징으로 하는 상기 방법.
  15. 제14항에 있어서,
    상기 마스크된 수신 정보 시퀀스를 고속 푸리에 변환하는 과정 이후에,
    상기 고속 푸리에 변환된 정보 시퀀스에 대해 심벌 디매핑하는 과정과,
    상기 심벌 디매핑된 정보 정보 시퀀스를 채널 복호화하는 과정을 더 포함함을 특징으로 하는 상기 방법.
  16. 제15항에 있어서,
    상기 정보 시퀀스를 상기 송신시 사용한 서로 다른 복수의 마스크 시퀀스들로 마스킹하는 과정은,
    상기 정보 시퀀스와 상기 마스크 시퀀스들을 배타적 가산 연산하여 마스킹함을 특징으로 하는 상기 방법.
  17. 제14항에 있어서,
    상기 정보 시퀀스를 상기 송신시 사용한 서로 다른 복수의 마스크 시퀀스들로 마스킹하는 과정 이후에,
    상기 마스킹된 정보 시퀀스에 대해 심벌 디매핑하는 과정과,
    상기 심벌 디매핑된 정보 정보 시퀀스를 채널 복호화하는 과정을 더 포함함을 특징으로 하는 상기 방법.
  18. 제17항에 있어서,
    상기 정보 시퀀스를 상기 송신시 사용한 서로 다른 복수의 마스크 시퀀스들로 마스킹하는 과정은,
    상기 고속 푸리에 변환된 정보 시퀀스와 상기 마스크 시퀀스를 비트별 곱셈 연산하여 발생함을 특징으로 하는 상기 방법.
  19. 제14항에 있어서,
    상기 오류 검사된 결과에 따라 송신시 선택한 마스크 시퀀스를 검색하는 방법은,
    상기 오류 검사 결과 오류가 없는 것으로 판단된 마스크 시퀀스를 선택함을 특징으로 하는 상기 방법.
  20. 동일한 정보 비트열을 서로 다른 복수의 마스크 시퀀스들에 의해 마스크된 복수의 마스크된 정보 비트 시퀀스들 중 피크전력 대 평균전력 비(PAPR)가 최소가 되는 선택된 하나를 송신하는 직교 주파수 분할 다중(OFDM) 시스템에서, 상기 선택된 하나의 마스크된 정보 비트 시퀀스가 송신되는 채널과 다른 채널을 통하여 상기 선택된 하나의 마스크된 정보 비트 시퀀스를 발생하는 마스크 시퀀스에 관한 정보의 송신 없이 상기 선택된 하나의 마스크된 정보 비트 시퀀스를 수신하는 방법에 있어서,
    상기 마스크된 수신 정보 시퀀스들을 고속 푸리에 변환(FFT)하고 변환된 마스크된 정보 시퀀스들을 발생하는 과정과,
    상기 고속 푸리에 변환된 정보 시퀀스에 대해 심벌 디매핑하는 과정과,
    상기 심벌 디매핑된 정보 시퀀스를 채널 복호화하는 과정과,
    상기 채널 복호화된 정보 시퀀스를 기 설정된 소정의 마스크 시퀀스로 마스킹하고, 상기 마스킹된 정보 시퀀스를 송신시 추가한 사이클릭 리던던시 코드로 오류 검사하는 과정과,
    상기 오류 검사 결과에 따라 상기 송신시 선택한 마스크 시퀀스의 정보를 검색하고, 상기 검색된 마스크 시퀀스에 따라 상기 채널 복호화된 정보 시퀀스를 마스킹함으로써 정보 비트를 출력하는 과정을 포함함을 특징으로 하는 상기 방법.
  21. 제20항에 있어서,
    상기 송신시 선택한 마스크 시퀀스 정보를 검색하는 방법은,
    상기 리던던시 코드로 오류 검사된 정보 시퀀스의 결과 값을 기 저장된 모든 마스크 시퀀스에 대해 연산한 결과값과 비교함으로써 검색함을 특징으로 하는 상기 방법.
  22. 동일한 정보 비트열을 서로 다른 복수의 마스크 시퀀스들에 의해 마스크된 복수의 마스크된 정보 비트 시퀀스들 중 피크전력 대 평균전력 비(PAPR)가 최소가 되는 선택된 하나를 송신하는 직교 주파수 분할 다중(OFDM) 시스템에서, 상기 선택된 하나의 마스크된 정보 비트 시퀀스가 송신되는 채널과 다른 채널을 통하여 상기 선택된 하나의 마스크된 정보 비트 시퀀스를 발생하는 마스크 시퀀스에 관한 정보의 송신 없이 상기 선택된 하나의 마스크된 정보 비트 시퀀스를 수신하는 장치에 있어서,
    상기 마스크된 수신 정보 시퀀스들을 고속 푸리에 변환(FFT)하고 변환된 마스크된 정보 시퀀스들을 출력하는 고속 푸리에 변환기와,
    상기 고속 푸리에 변환된 정보 시퀀스를 상기 송신시 사용한 서로 다른 복수의 마스크 시퀀스들로 마스킹하는 마스크 연산기와,
    상기 서로 다른 복수의 마스크 시퀀스들로 마스킹된 각각의 정보 시퀀스들을 송신시 추가한 사이클릭 리던던시 코드로 오류 검사하는 사이클릭 리던던시 코드 검사기와,
    상기 오류 검사된 결과에 따라 송신시 선택한 마스크 시퀀스를 검색하고, 상기 검색된 마스크 시퀀스에 의해 마스킹된 신호를 선택하는 선택기를 포함함을 특징으로 하는 상기 장치.
  23. 제22항에 있어서,
    상기 장치는
    상기 고속 푸리에 변환된 정보 시퀀스에 대해 심벌 디매핑하는 심벌 디매핑기와,
    상기 심벌 디매핑된 정보 정보 시퀀스를 채널 복호화하는 채널 복호화기를 더 포함함을 특징으로 하는 상기 장치.
  24. 제22항에 있어서,
    상기 장치는,
    상기 정보 시퀀스와 상기 마스크 시퀀스들을 배타적 가산 연산하는 배타적 가산기를 더 포함함을 특징으로 하는 상기 장치.
  25. 제22항에 있어서,
    상기 장치는,
    상기 마스킹된 정보 시퀀스에 대해 심벌 디매핑하는 심벌 디매핑기와,
    상기 심벌 디매핑된 정보 정보 시퀀스를 채널 복호화하는 채널 복호기를 더 포함함을 특징으로 하는 상기 장치.
  26. 제25항에 있어서,
    상기 장치는,
    상기 고속 푸리에 변환된 정보 시퀀스와 상기 마스크 시퀀스를 비트별 곱셈 연산하는 곱셈기를 더 포함함을 특징으로 하는 상기 장치.
  27. 동일한 정보 비트열을 서로 다른 복수의 마스크 시퀀스들에 의해 마스크된 복수의 마스크된 정보 비트 시퀀스들 중 피크전력 대 평균전력 비(PAPR)가 최소가 되는 선택된 하나를 송신하는 직교 주파수 분할 다중(OFDM) 시스템에서, 상기 선택된 하나의 마스크된 정보 비트 시퀀스가 송신되는 채널과 다른 채널을 통하여 상기 선택된 하나의 마스크된 정보 비트 시퀀스를 발생하는 마스크 시퀀스에 관한 정보의 송신 없이 상기 선택된 하나의 마스크된 정보 비트 시퀀스를 수신하는 장치에 있어서,
    상기 마스크된 수신 정보 시퀀스들을 고속 푸리에 변환(FFT)하고 변환된 마스크된 정보 시퀀스들을 발생하는 고속 푸리에 변환기와,
    상기 고속 푸리에 변환된 정보 시퀀스에 대해 심벌 디매핑하는 심벌 디매핑기와,
    상기 심벌 디매핑된 정보 시퀀스를 채널 복호화하는 채널 복호화기와,
    상기 채널 복호화된 정보 시퀀스를 기 설정된 소정의 마스크 시퀀스로 마스킹하는 마스킹 연산기와,
    상기 마스킹된 정보 시퀀스를 송신시 추가한 사이클릭 리던던시 코드로 오류 검사하는 사이클릭 리던던시 코드 검사기와,
    상기 오류 검사 결과에 따라 상기 송신시 선택한 마스크 시퀀스의 정보를 검색하고, 상기 검색된 마스크 시퀀스에 따라 상기 채널 복호화된 정보 시퀀스를 마스킹하는 제어기를 포함함을 특징으로 하는 상기 장치.
  28. 제27항에 있어서,
    상기 마스킹 연산기는,
    상기 기 설정된 소정의 마스크 시퀀스를 생성하는 마스크 생성기와,
    상기 마스크 생성기로부터 생성된 마스크 시퀀스를 상기 채널 복호화된 정보 시퀀스와 가산 연산하는 가산기를 포함함을 특징으로 하는 상기 방법.
  29. 제27항에 있어서,
    상기 제어기는 모든 마스크 시퀀스에 대한 상기 오류 검사의 모든 결과값을 저장하고 있는 것을 특징으로 하는 상기 방법.
KR10-2003-0002450A 2003-01-14 2003-01-14 직교 주파수 분할 다중 시스템의 피크전력 대 평균전력 비 감소를 위한 장치 및 방법 KR100480268B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR10-2003-0002450A KR100480268B1 (ko) 2003-01-14 2003-01-14 직교 주파수 분할 다중 시스템의 피크전력 대 평균전력 비 감소를 위한 장치 및 방법
US10/754,803 US20040141458A1 (en) 2003-01-14 2004-01-09 Apparatus and method for reducing peak to average power ratio in an orthogonal frequency division multiplexing system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2003-0002450A KR100480268B1 (ko) 2003-01-14 2003-01-14 직교 주파수 분할 다중 시스템의 피크전력 대 평균전력 비 감소를 위한 장치 및 방법

Publications (2)

Publication Number Publication Date
KR20040065470A KR20040065470A (ko) 2004-07-22
KR100480268B1 true KR100480268B1 (ko) 2005-04-07

Family

ID=32709874

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2003-0002450A KR100480268B1 (ko) 2003-01-14 2003-01-14 직교 주파수 분할 다중 시스템의 피크전력 대 평균전력 비 감소를 위한 장치 및 방법

Country Status (2)

Country Link
US (1) US20040141458A1 (ko)
KR (1) KR100480268B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100580836B1 (ko) 2004-12-03 2006-05-16 한국전자통신연구원 직교주파수분할다중화 시스템의 송신 장치 및 그 방법

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100866181B1 (ko) * 2002-07-30 2008-10-30 삼성전자주식회사 통신 시스템에서 신호 송수신 방법 및 장치
US6925128B2 (en) * 2002-10-31 2005-08-02 Motorola, Inc. Method and apparatus for reducing a peak-to-average power ratio in an orthogonal frequency division multiplex signal
WO2006046090A1 (en) * 2004-10-28 2006-05-04 Nokia Corporation Recursive sequence generation for selected mapping in multi-carrier systems
US7535950B2 (en) * 2004-12-15 2009-05-19 Georgia Tech Research Corp. Blind selected mapping techniques for crest factor reduction of forward link CDMA signals
CN102571138B (zh) 2005-12-20 2015-02-11 Lg电子株式会社 产生码序列的方法及使用其来发送信号的方法
US8830983B2 (en) * 2005-12-20 2014-09-09 Lg Electronics Inc. Method of generating code sequence and method of transmitting signal using the same
US8189456B2 (en) * 2006-03-21 2012-05-29 Texas Instruments Incorporated Apparatus for and method of minimizing backoff for orthogonal frequency division multiplexing transmission
WO2008038979A2 (en) * 2006-09-26 2008-04-03 Lg Electronics Inc. A method for transmitting information using sequence.
US8509324B2 (en) * 2008-07-08 2013-08-13 Qualcomm Incorporated Methods and systems for reducing PAPR of an OFDM signal
US8514918B2 (en) * 2010-09-24 2013-08-20 Intel Corporation Close-loop power transmission calibration
KR101688051B1 (ko) * 2010-11-08 2016-12-20 삼성전자 주식회사 에러 검출 코드를 이용한 데이터 처리 장치, 데이터 처리 방법, 데이터 스큐 보상 방법 및 데이터 처리 장치를 포함하는 반도체 장치
CN105634570B (zh) 2010-12-10 2019-02-15 太阳专利托管公司 信号生成方法及信号生成装置
KR20130142932A (ko) * 2012-06-19 2013-12-30 한국전자통신연구원 무선랜 시스템의 오에프디엠 전송 방법 및 장치
CN103227769B (zh) * 2013-05-06 2016-04-13 西南石油大学 一种新的降低stbc mimo-ofdm系统峰均比的方法
JP6255870B2 (ja) * 2013-10-08 2018-01-10 アイコム株式会社 通信機及び通信方法
EP3089417A1 (en) * 2015-04-30 2016-11-02 Thomson Licensing Apparatus and method for reducing peak to average power ratio in a signal

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6996418B2 (en) * 2000-12-29 2006-02-07 Nortel Networks Limited Apparatus and method for OFDM data communications
KR100401801B1 (ko) * 2001-03-27 2003-10-17 (주)텔레시스테크놀로지 데이터 전송 성능을 개선하기 위한 직교주파수 분할 다중통신 시스템 및 방법
US7318185B2 (en) * 2001-08-23 2008-01-08 Nortel Networks Limited Method and apparatus for scrambling based peak-to-average power ratio reduction without side information
US7042858B1 (en) * 2002-03-22 2006-05-09 Jianglei Ma Soft handoff for OFDM

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100580836B1 (ko) 2004-12-03 2006-05-16 한국전자통신연구원 직교주파수분할다중화 시스템의 송신 장치 및 그 방법

Also Published As

Publication number Publication date
KR20040065470A (ko) 2004-07-22
US20040141458A1 (en) 2004-07-22

Similar Documents

Publication Publication Date Title
KR100480268B1 (ko) 직교 주파수 분할 다중 시스템의 피크전력 대 평균전력 비 감소를 위한 장치 및 방법
TWI405429B (zh) 使用載體傳輸資料的設備和方法
RU2304352C2 (ru) Способ и устройство для определения логарифмического отношения правдоподобия с предварительным кодированием
KR100887909B1 (ko) 다중 입력 다중 출력 채널에서 대역폭 효율의 증대를 위한방법 및 시스템
JP4782136B2 (ja) 無線チャネル上で送信すべき入力ビットブロックのシーケンスを符号化する方法
CN105027573B (zh) 传输广播信号的装置及方法、接收广播信号的装置及方法
CN104937944B (zh) 传输广播信号的装置、接收广播信号的装置、传输广播信号的方法和接收广播信号的方法
JP4960438B2 (ja) Ｏｆｄｍａトーン干渉キャンセルの方法
KR20040005175A (ko) 직교주파수분할다중화 통신시스템에서 선택적매핑의부가정보 송수신 장치 및 방법
CN104937945A (zh) 传输广播信号的装置、接收广播信号的装置、传输广播信号的方法和接收广播信号的方法
KR20030084291A (ko) 직교주파수분할다중화 통신시스템에서 부분전송시퀀스의부가정보 송수신 장치 및 방법
KR20110014644A (ko) 반복을 사용한 데이터 블록들의 스펙트럼­확산 코딩
EP0925672A1 (en) Reduction of the peak to average power ratio in multicarrier modulation system
US20160112234A1 (en) Apparatus for transmitting broadcast signals, apparatus for receiving broadcast signals, method for transmitting broadcast signals and method for receiving broadcast signals
US10057101B2 (en) Apparatus for transmitting broadcast signals, apparatus for receiving broadcast signals, method for transmitting broadcast signals and method for receiving broadcast signals
US20060291372A1 (en) Apparatus and method for reducing pilot overhead in a wireless communication system
US9537698B2 (en) Apparatus for transmitting broadcast signals, apparatus for receiving broadcast signals, method for transmitting broadcast signals and method for receiving broadcast signals
Das et al. Performance of iterative successive interference cancellation receiver for LDPC coded OTFS
Luo et al. Two improved SLM methods for PAPR and BER reduction in OFDM–ROF systems
JPH08228186A (ja) 多搬送波伝送装置
KR20060072096A (ko) 선형 등화기를 사용하는 직교 주파수 분할 다중화 통신시스템에서 엘엘알 산출 방법 및 그 장치
Faraj et al. A Review of Peak to Average Power Ratio Reduction Schemes in OFDM Systems
KR100826529B1 (ko) 다수의 송수신 안테나를 갖는 직교주파수 분할 다중 접속시스템에서 효율적인 신호 수신 장치 및 방법
KR20040056791A (ko) 직교주파수 분할다중화 통신시스템에서 피크전력 대평균전력 비를 감소시키기 위한 장치 및 방법
WO2004109953A1 (en) A method and apparatus for a multicarrier code division multiple access system

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee