KR100475402B1 - 루테늄 박막 형성 방법 - Google Patents

루테늄 박막 형성 방법 Download PDF

Info

Publication number
KR100475402B1
KR100475402B1 KR10-2002-0031577A KR20020031577A KR100475402B1 KR 100475402 B1 KR100475402 B1 KR 100475402B1 KR 20020031577 A KR20020031577 A KR 20020031577A KR 100475402 B1 KR100475402 B1 KR 100475402B1
Authority
KR
South Korea
Prior art keywords
ruthenium
substrate
thin film
electrolytic plating
electroplating
Prior art date
Application number
KR10-2002-0031577A
Other languages
English (en)
Other versions
KR20030093737A (ko
Inventor
김재정
권오중
Original Assignee
재단법인서울대학교산학협력재단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 재단법인서울대학교산학협력재단 filed Critical 재단법인서울대학교산학협력재단
Priority to KR10-2002-0031577A priority Critical patent/KR100475402B1/ko
Publication of KR20030093737A publication Critical patent/KR20030093737A/ko
Application granted granted Critical
Publication of KR100475402B1 publication Critical patent/KR100475402B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/65—Electrodes comprising a noble metal or a noble metal oxide, e.g. platinum (Pt), ruthenium (Ru), ruthenium dioxide (RuO2), iridium (Ir), iridium dioxide (IrO2)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76873—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides

Abstract

반도체 배선용 전극으로 사용되는 루테늄 박막을 전해 도금으로 형성하는 방법에 대하여 개시한다. 본 발명의 루테늄 박막 형성 방법은: 반도체 기판을 마련하는 단계와, 활성화 용액에 기판을 침지시켜서 기판 표면에 활성화 물질을 증착하여 기판을 활성화하는 단계, 활성화된 기판을 루테늄 전해 도금 용액에 침지시키고 환원 전위를 인가하여 활성화된 기판 표면에 루테늄을 전해 도금하는 루테늄 증착 단계로 이루어지는 것을 특징으로 한다. 본 발명에 의하면, 활성화된 기판은 전해 도금법에 의한 보다 균일하게 루테늄이 증착되도록 유도함으로써, 누설 전류가 감소 및 항복 전압이 증가, 즉 전기적 특성이 좋아지게 되는 효과를 나타낸다. 또한, 간단한 공정으로 보다 얇은 단차 패턴의 고품질 루테늄 박막을 형성할 수 있어서, 유전 물질을 쉽게 채워 넣을 수 있는 디램 커패시터의 하부 전극을 형성할 수 있기 때문에 반도체 산업에 지대한 영향을 끼칠 수 있다.

Description

루테늄 박막 형성 방법{Ruthenium Thin Film Formation Method}
본 발명은 루테늄(Ru) 박막 형성 방법에 관한 것으로서, 특히 전해 도금을 이용하는 루테늄 박막 형성 방법에 관한 것이다.
반도체 산업의 고집적화로 인해 메모리 셀 면적은 줄어들고, 이에 따라 디램(DRAM) 구동에 필요한 전하량 25∼30fF을 유지하는 것이 디램 공정에 있어서의 중요한 문제로 대두되었다. 이러한 전하량을 얻기 위하여 유전 물질의 두께를 얇게 하고 전극의 면적을 늘려서 사용하였으나 한계에 이르게 되었다.
이로써 최근에는, 높은 유전 상수를 가지는 BST((Ba,Sr)TiO3)과 같은 유전 물질을 도입하였다. 그러나, BST는 금속 박막을 형성할 경우에 확산 방지막을 산화시켜 배선의 저항을 증가시키는 문제를 가지고 있기 때문에, 백금, 루테늄과 같은 금속으로 하부 전극을 형성하게 된다. 특히, 루테늄을 사용하는 경우에는 누설 전류 특성이 우수하고 백금보다 식각이 용이하므로 루테늄 박막을 커패시터의 전극으로 사용하기 위한 연구가 활발해지고 있는 것이다.
루테늄을 화학적 기상 증착법을 이용하여 증착되어 왔지만, 화학적 기상 증착법은 공정 조건이 까다롭고 하부 전극으로 이용하기에는 금속 박막의 표면 거칠기가 크다는 문제점을 가지고 있어서, 공정 조건이 쉽고 마진이 많으며 부드럽고 얇은 박막을 얻을 수 있다는 장점을 가지고 있는 전해 도금법을 반도체 분야에 적용하려는 연구가 활발해 지고 있다. 그러나, 일반 루테늄 전해 도금과는 달리 반도체 기판 상에 루테늄 전해 도금을 실시하면, 루테늄 증착이 잘 이루어지지 않는다는 문제점이 있다.
따라서, 본 발명이 이루고자 하는 기술적 과제는 상술한 것과 같은 종래 문제점을 해결하기 위해, 반도체 기판 상에 전해 도금법으로 루테늄을 증착하여 일정 전하량을 유지함과 더불어 표면 거칠기 특성이 모두 양호한 루테늄 박막을 얻을 수 있는 루테늄 박막 형성 방법을 제공하는 데 있다.
상기 기술적 과제를 달성하기 위한 본 발명의 루테늄 박막 형성 방법은: 반도체 기판을 마련하는 단계와, 활성화 용액에 상기 기판을 침지시켜서 상기 기판 표면에 활성화 물질을 증착하여 기판을 활성화하는 단계와, 상기 활성화된 기판을 루테늄 전해 도금 용액에 침지시키고 환원 전위를 인가하여 상기 활성화된 기판 표면에 루테늄을 전해 도금하는 루테늄 증착 단계로 이루어지는 것을 특징으로 한다.
이때, 상기 반도체 기판을 마련하는 단계에서, 상기 반도체 기판은 TiN, TaN, WN, 또는 TiSiN으로 확산 방지막을 형성한다.
또한, 상기 기판을 활성화하는 단계에서, 상기 활성화 물질은 팔라듐, 주석-팔라듐 또는 은이다.
나아가, 상기 활성화 용액은 상기 활성화 물질로서 팔라듐을 이용하며, 염화 팔라듐 0.025g/L∼0.4g/L, 불산 2.5mL/L∼15mL/L, 및 염산 1.5ml/L∼6ml/L로 이루어지는 것이 바람직하다.
또한, 상기 루테늄 전해 도금액은 루테늄 이온을 포함하며, 상기 루테늄 이온의 농도는 1g/L∼10g/L 범위에서 이루어진다.
또한, 상기 루테늄 전해 도금의 환원 전위는 표준 감홍 전극을 기준으로 하여 -1V∼-1.5V으로 하며, 상기 루테늄 전해 도금을 실시하는 시간은 2분∼10분으로 하는 것이 좋다.
또한, 상기 루테늄 전해 도금액의 온도는 10℃∼70℃인 것이 좋다.
더 나아가, 상기 루테늄 전해 도금은 상기 루테늄 전해 도금액을 교반하면서 실시하는 것이 바람직하다.
이하에서, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예들에 대해 설명한다.
[실시예]
도 1은 본 발명의 루테늄 박막 형성 방법에 따른 실시예에 대하여 나타내기 위한 블록도이다.
도 1을 참조하면, 먼저, 질화티타늄(TiN)(100Å)/티타늄(Ti)(150Å)/실리콘의 구조를 가진 반도체 웨이퍼를 기판으로서 마련한다. 여기서, 루테늄 박막이 커패시터의 하부 전극으로 쓰일 경우에는 단차 패턴으로 기판을 형성하게 된다.
이어서, 확산 방지막으로서 질화티타늄 상에 티타늄 산화물을 제거하기 위하여 불산 및 이온제거수(De-Ionized Water)로 이루어진 10 mL/L의 불산(HF)용액에서 10분간 침지시킨 후에, 활성화 용액에 20초 동안 침지시켜서 활성화 물질이 증착되어, 활성화된 기판의 표면을 이온제거수에 넣어 세정한다. 이때, 활성화 용액에 침지하는 시간은 농도에 따라 20초∼40초로 이루어질 수 있다. 여기서, 활성화 물질로서는 팔라듐, 주석-팔라듐 또는 은을 이용하는 것이 바람직하지만, 본 실시예에서는 팔라듐을 이용하여 설명하고 있다.
이때, 팔라듐 활성화 용액은 이온제거수 200mL에 염화 팔라듐(PdCl2) 0.02g, 불산(HF) 1.5mL, 염산(HCl) 0.6mL의 조성으로 이루어지지만, 이에 한하는 것은 아니어서 각 구성 물질들의 조성 범위가 이온제거수 200mL를 기준으로 하여 염화 팔라듐 0.005g∼0.08g, 불산 0.5mL∼3mL, 염산 0.3mL∼1.2mL의 조성으로 이루어지면 좋다. 즉, 활성화 용액에 포함되는 구성 물질 각각의 농도의 범위는 염화 팔라듐 0.025g/L∼0.4g/L, 불산 2.5mL/L∼15 mL/L, 및 염산 1.5mL/L∼6 ml/L로 이루어지는 것이다.
다음에, 활성화된 기판을 홀더에 넣어서 루테늄 전해 도금액에 침지시켜 표준 감홍(甘汞) 전극(Saturated calomel electrode, SCE)을 기준으로 환원 전위를 -1.3V가 되도록 전압을 인가함으로써, 21C의 증착 전하를 기준으로 하여 6분동안 전해 도금을 실시하여 루테늄 박막을 증착한다. 이때, 환원 전위의 범위는 -1V ∼ -1.5V이고, 증착 시간은 2분∼10분 정도로 한다. 이러한 전해 도금을 실시할 경우에는, 기포가 발생하게 되는 데, 이를 제거하기 위하여 루테늄 전해 도금액을 교반하면서 실시한다. 또한, 본 실시예에서는 전해 도금 공정이 실온에서 이루어지지만, 이에 한하는 것은 아니어서 10℃∼75℃의 온도 범위에서 이루어지면 좋다.
상기에서 루테늄 전해 도금액은 이온제거수 300mL에 12g NaOH, 및 5g/L의 황산루테늄을 포함하며, 이때, 루테늄 농도의 범위는 1g/L∼10g/L에서 이루어지는 것이 좋다.
또한, 본 실시예에서는 반도체 기판의 확산 방지막으로서 질화티타늄을 사용하였지만, 이에 한하는 것은 아니어서 화학적 식각을 하였을 경우 전자를 방출함으로써, 팔라듐과 같은 활성화 물질이 증착 가능한 TaN, WN과 같이 질소를 포함하는 2원소 물질 또는 TiSiN과 같이 질소를 포함하는 3원소 물질 등을 이용하여도 바람직하다.
도 2a 내지 도 2c는 본 발명에 따른 실시예에 따라 루테늄 박막이 형성되는 것을 나타내기 위한 FESEM(Field Emission Scanning Electron Microscopy)사진들이다. 이때, 도 2a는 본 발명에 따라 팔라듐 활성화 용액으로 활성화된 기판 표면을 나타낸 사진이고, 도 2b는 도 2a에 따라 활성화시킨 후에 루테늄 전해 도금한 기판 표면을 나타내는 사진이며, 도 2c는 도 2b에 따라 루테늄 전해 도금된 기판의 단면을 나타내는 사진이다.
도 2a 내지 도 2c를 참조하면, 본 발명에 따라 반도체 기판의 표면을 도 2a에서와 같이 먼저, 활성화 물질로서 팔라듐을 증착하여 활성화시키면, 도 2b 및 도 2c에서 살펴볼 수 있는 것과 같이, 활성화 물질을 증착하지 않은 종래와는 달리 루테늄 박막이 잘 증착하는 것을 볼 수 있는 데, 루테늄 박막의 두께가 약 40nm∼50nm, 표면 거칠기 4nm∼5nm로 이루어지는 고품질의 박막을 형성하고 있음을 알 수 있다.
상술한 바와 같이 본 발명의 루테늄 박막 형성 방법에 의하면, 활성화된 기판은 전해 도금법에 의한 보다 균일하게 루테늄이 증착되도록 유도함으로써, 누설 전류가 감소 및 항복 전압이 증가, 즉 전기적 특성이 좋아지게 되는 효과를 나타낸다.
또한, 간단한 공정으로 보다 얇은 단차 패턴의 고품질 루테늄 박막을 형성할 수 있어서, 유전 물질을 쉽게 채워 넣을 수 있는 디램 커패시터의 하부 전극을 형성할 수 있기 때문에 반도체 산업에 지대한 영향을 끼칠 수 있다.
본 발명은 상기 실시 예에만 한정되지 않으며, 본 발명의 기술적 사상 내에서 당 분야에서 통상의 지식을 가진 자에 의해 많은 변형이 가능함은 명백하다.
도 1은 본 발명의 루테늄 박막 형성 방법에 따른 실시예에 대하여 나타내기 위한 블록도; 및
도 2a 내지 도 2c는 본 발명에 따른 실시예에 따라 루테늄 박막이 형성되는 것을 나타내기 위한 FESEM(Field Emission Scanning Electron Microscopy)사진들이다.

Claims (8)

  1. 반도체 기판을 마련하는 단계와;
    활성화 용액에 상기 기판을 침지시켜서 상기 기판 표면에 활성화 물질을 증착하여 기판을 활성화하는 단계와;
    상기 활성화된 기판을 루테늄 전해 도금 용액에 침지시키고, 환원 전위를 인가하여 상기 활성화된 기판 표면에 루테늄을 전해 도금하는 루테늄 증착 단계;로 이루어지는 것을 특징으로 하는 루테늄 박막 형성 방법.
  2. 제 1항에 있어서, 상기 반도체 기판을 마련하는 단계에서, 상기 반도체 기판은 TiN, TaN, WN, 또는 TiSiN으로 확산 방지막을 형성하는 것을 특징으로 하는 루테늄 박막 형성 방법.
  3. 제 1항에 있어서, 상기 기판을 활성화하는 단계에서, 상기 활성화 물질은 팔라듐, 주석-팔라듐 또는 은인 것을 특징으로 하는 루테늄 박막 형성 방법.
  4. 제 1항에 있어서, 상기 활성화 용액은 상기 활성화 물질로서 팔라듐을 이용하며, 염화 팔라듐 0.025g/L∼0.4g/L, 불산 2.5mL/L∼15mL/L, 및 염산 1.5ml/L∼6ml/L로 이루어지는 것을 특징으로 하는 루테늄 박막 형성 방법.
  5. 제 1항에 있어서, 상기 루테늄 전해 도금액은 루테늄 이온을 포함하며, 상기 루테늄 이온의 농도는 1g/L∼10g/L 범위에서 이루어지는 것을 특징으로 하는 루테늄 박막 형성 방법.
  6. 제 1항에 있어서, 상기 루테늄 전해 도금의 환원 전위는 표준 감홍 전극을 기준으로 하여 -1V∼-1.5V으로 하며, 상기 루테늄 전해 도금을 실시하는 시간은 2분∼10분인 것을 특징으로 하는 루테늄 박막 형성 방법.
  7. 제 1항에 있어서, 상기 루테늄 전해 도금액의 온도는 10℃∼70℃인 것을 특징으로 하는 루테늄 박막 형성 방법.
  8. 제 1항에 있어서, 상기 루테늄 전해 도금은 상기 루테늄 전해 도금액을 교반하면서 실시하는 것을 특징으로 하는 루테늄 박막 형성 방법.
KR10-2002-0031577A 2002-06-05 2002-06-05 루테늄 박막 형성 방법 KR100475402B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2002-0031577A KR100475402B1 (ko) 2002-06-05 2002-06-05 루테늄 박막 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2002-0031577A KR100475402B1 (ko) 2002-06-05 2002-06-05 루테늄 박막 형성 방법

Publications (2)

Publication Number Publication Date
KR20030093737A KR20030093737A (ko) 2003-12-11
KR100475402B1 true KR100475402B1 (ko) 2005-03-10

Family

ID=32385993

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-0031577A KR100475402B1 (ko) 2002-06-05 2002-06-05 루테늄 박막 형성 방법

Country Status (1)

Country Link
KR (1) KR100475402B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100970575B1 (ko) 2008-05-07 2010-07-16 인하대학교 산학협력단 전기화학적 증착법에 의한 중간세공 구조를 갖는이산화루테늄 박막의 제조방법 및 이를 이용하여 제조되는이산화루테늄 박막

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100530008B1 (ko) * 2002-12-06 2005-11-22 재단법인서울대학교산학협력재단 Ｒｕ 박막 증착방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980070383A (ko) * 1997-01-07 1998-10-26 이재복 기판위에 산화 방지 기능을 갖는 백금 박막을 형성하는 방법 및그 방법에 의해 형성된 백금 박막을 구비한 전자 소자
JPH11135749A (ja) * 1997-10-31 1999-05-21 Nec Corp 半導体記憶装置
KR20000001040A (ko) * 1998-06-08 2000-01-15 윤종용 전기 도금으로 형성된 전극을 갖춘 커패시터및 그 제조방법
KR20000061691A (ko) * 1999-03-30 2000-10-25 윤종용 반도체소자의 커패시터 및 그 제조방법

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980070383A (ko) * 1997-01-07 1998-10-26 이재복 기판위에 산화 방지 기능을 갖는 백금 박막을 형성하는 방법 및그 방법에 의해 형성된 백금 박막을 구비한 전자 소자
JPH11135749A (ja) * 1997-10-31 1999-05-21 Nec Corp 半導体記憶装置
KR20000001040A (ko) * 1998-06-08 2000-01-15 윤종용 전기 도금으로 형성된 전극을 갖춘 커패시터및 그 제조방법
KR100269326B1 (ko) * 1998-06-08 2000-10-16 윤종용 전기 도금으로 형성된 전극을 갖춘 커패시터및 그 제조방법
KR20000061691A (ko) * 1999-03-30 2000-10-25 윤종용 반도체소자의 커패시터 및 그 제조방법
KR100287187B1 (ko) * 1999-03-30 2001-04-16 윤종용 반도체소자의 커패시터 및 그 제조방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100970575B1 (ko) 2008-05-07 2010-07-16 인하대학교 산학협력단 전기화학적 증착법에 의한 중간세공 구조를 갖는이산화루테늄 박막의 제조방법 및 이를 이용하여 제조되는이산화루테늄 박막

Also Published As

Publication number Publication date
KR20030093737A (ko) 2003-12-11

Similar Documents

Publication Publication Date Title
EP0982771B1 (en) Process for semiconductor device fabrication having copper interconnects
US7300562B2 (en) Platinum alloy using electrochemical deposition
KR101295478B1 (ko) 전기 도금에 의해 금속으로 기판의 표면을 코팅하는 방법
US7042010B2 (en) Intermediate semiconductor device having activated oxide-based layer for electroless plating
CN100514606C (zh) 半导体器件中电容器的制造方法
US20050158991A1 (en) Metal plating using seed film
JP2002515649A (ja) コンフォーマルな層の多段階形成方法
JPH11274157A (ja) 微細配線形成方法
KR20150138087A (ko) 반응성 금속 필름 상에 금속을 전기화학적으로 증착시키기 위한 방법
CN102939408A (zh) 铜电镀组合物和使用该组合物填充半导体衬底中的空腔的方法
US6171941B1 (en) Method for fabricating capacitor of semiconductor memory device using titanium aluminum nitride as diffusion-inhibiting layer
US20100099251A1 (en) Method for nitridation pretreatment
US6616828B2 (en) Recovery method for platinum plating bath
KR100475402B1 (ko) 루테늄 박막 형성 방법
KR20150138086A (ko) 반응성 금속 필름 상에 금속을 전기화학적으로 증착시키기 위한 방법
KR100524935B1 (ko) 반도체 메모리 소자의 제조방법
CN1290164C (zh) 硅化钌湿法蚀刻
JP7273170B2 (ja) コバルト又は銅合金の電着、及びマイクロエレクトロニクスにおける使用
KR100450470B1 (ko) 플라즈마 도움을 받는 Ｒｕ 박막형성방법
CN116635577A (zh) 电解质和大马士革工艺中铜阻挡层的沉积
US7179704B2 (en) Methods of forming capacitors with high dielectric layers and capacitors so formed
TWI813172B (zh) 用於鈷電沉積之電解液及方法
KR100445839B1 (ko) 반도체 배선용 은박막 형성방법
US6511609B2 (en) Cu seed layer deposition for ULSI metalization
KR100495648B1 (ko) 전해도금에 의한 고비저항 기판에서의 금속박막 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130226

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20140212

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20150618

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20160224

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee