KR100474821B1 - Apparatus and method for reproducing signal with nonlinear characteristics - Google Patents
Apparatus and method for reproducing signal with nonlinear characteristics Download PDFInfo
- Publication number
- KR100474821B1 KR100474821B1 KR1019970041249A KR19970041249A KR100474821B1 KR 100474821 B1 KR100474821 B1 KR 100474821B1 KR 1019970041249 A KR1019970041249 A KR 1019970041249A KR 19970041249 A KR19970041249 A KR 19970041249A KR 100474821 B1 KR100474821 B1 KR 100474821B1
- Authority
- KR
- South Korea
- Prior art keywords
- signal
- output
- value
- predetermined
- input
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/10009—Improvement or modification of read or write signals
- G11B20/10046—Improvement or modification of read or write signals filtering or equalising, e.g. setting the tap weights of an FIR filter
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/10009—Improvement or modification of read or write signals
- G11B20/10037—A/D conversion, D/A conversion, sampling, slicing and digital quantisation or adjusting parameters thereof
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/20—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits
Abstract
본 발명은 비선형 특성을 갖는 재생신호 처리장치 및 방법에 관한 것으로, 비선형 특성을 갖는 재생신호 처리장치는 재생신호를 인과적인 특성을 갖는 표준응답신호로 처리하여 출력하는 전처리 필터; 전처리 필터에서 처리된 신호로부터 이전 신호에서 추정된 심볼간 간섭신호를 감산하는 제1가산기; 제1가산기에서 가산된 값을 소정의 기준 문턱치와 비교하여 그 결과에 따라 디지털 값으로 바꾸는 슬라이서; 슬라이서의 출력을 소정의 시간동안 지연시키는 제1지연기; 및 제1지연기에서 지연된 값으로부터 이전출력신호의 천이극성에 따라 심볼간 간섭신호를 추정하는 심볼간 간섭 추정기로 이루어진다.The present invention relates to a reproduction signal processing apparatus and method having a non-linear characteristic, the reproduction signal processing apparatus having a non-linear characteristic includes a pre-processing filter for processing the reproduction signal as a standard response signal having a causal characteristic to output; A first adder for subtracting the intersymbol interference signal estimated from the previous signal from the signal processed by the preprocessing filter; A slicer which compares the value added by the first adder with a predetermined reference threshold and converts the value into a digital value according to the result; A first delayer for delaying the output of the slicer for a predetermined time; And an intersymbol interference estimator for estimating the intersymbol interference signal according to the transition polarity of the previous output signal from the value delayed in the first delay unit.
본 발명에 의하면. 데이터 저장기기로부터 재생된 신호를 처리함에 있어서, 심볼간 간섭신호에 의한 왜곡을 신호의 천이극성에 따라 소정의 귀환필터를 통해 왜곡 특성을 추정하여 제거하고, 슬라이서의 문턱값을 조정하므로써 천이극성에 따른 응답의 차이에서 일어나는 비대칭 및 포화에 의한 비선형 왜곡을 효율적으로 제거할 수 있다. 또한 전처리 필터 및 귀환 필터의 초기계수 설정시 파라미터 추정방법을 사용하여 보다 빠르고 정확하게 채널계수를 근사할 수 있다.According to the invention. In processing the signal reproduced from the data storage device, the distortion due to the intersymbol interference signal is estimated by removing the distortion characteristic through a predetermined feedback filter according to the transition polarity of the signal, and the threshold value of the slicer is adjusted. Nonlinear distortion due to asymmetry and saturation caused by the difference in response can be effectively eliminated. In addition, it is possible to approximate the channel coefficient more quickly and accurately by using the parameter estimation method when setting the initial coefficients of the preprocessing filter and the feedback filter.
Description
본 발명은 재생신호의 처리장치 및 방법에 관한 것으로, 보다 상세하게는 데이터 저장기기로부터 재생된 비선형 특성을 갖는 신호를 처리하는 장치 및 방법에 관한 것이다.The present invention relates to an apparatus and method for processing a reproduced signal, and more particularly, to an apparatus and method for processing a signal having a nonlinear characteristic reproduced from a data storage device.
데이터 저장기기로부터 재생된 신호는 서로간에 간섭을 일으켜 신호 검출이 어렵게된다. 특히, 고밀도 기록을 위해 자기저항(Magnetic Resistance, 이하 MR이라 약함)헤드를 사용한 경우, 재생신호의 정 · 부 펄스간 비대칭(Asymmetry)과 자속의 포화(Saturation)에 의해 신호가 왜곡되므로 검출하기가 더욱 어렵다. 또한, MR 헤드의 DC 바이어스 위치가 정확하게 설정되지 않으면 재생 신호에 비대칭 현상이 일어나 입력 천이의 부호에 따라 응답특성이 다르게 나타난다. 도 1은 인가된 자계(magnetic field)에 따른 MR헤드의 응답특성이 도시된 것으로, 2차 곡선형태인 이 응답 곡선에 따르면, 예를 들어, 입력신호가 응답 곡선의 중앙에 위치하면 그 출력 신호의 주파수가 입력신호 주파수의 두 배로 되어 출력된다. 즉, DC 바이어스 필드 Hb의 위치에 따라 정 첨두치(positive peak)와 부 첨두치(negative peak)의 모양이 틀려지게 되는 비대칭 효과를 초래한다. 그러므로, MR헤드가 준선형 모드(quasi-linear mode)에서 동작하여 정 · 부 펄스의 모양이 같아지도록 정확한 Hb값을 인가하여야한다. 상술한 Hb를 정확하게 만들기 위해 살(SAL, Soft Adjacent Layer)바이어스 방법, 결합소자(coupled-element)방법 등이 사용되고 있으나, 이 방법은 파형의 대칭성을 개선하지만 신호대잡음비가 악화된다는 문제점이 있다.Signals reproduced from the data storage device interfere with each other, making signal detection difficult. In particular, when a magnetic resistance head is used for high-density recording, the signal is distorted due to the asymmetry between the positive and negative pulses of the reproduction signal and the saturation of the magnetic flux. Even more difficult. In addition, if the DC bias position of the MR head is not set correctly, an asymmetry phenomenon occurs in the reproduction signal, and the response characteristic is different depending on the sign of the input transition. Figure 1 shows the response characteristics of an MR head according to an applied magnetic field. According to this response curve in the form of a quadratic curve, for example, if the input signal is located in the center of the response curve, the output signal The frequency of is doubled as the input signal frequency and output. That is, according to the position of the DC bias field H b , the asymmetric effect of the shape of the positive peak and the negative peak becomes incorrect. Therefore, the correct H b value must be applied so that the MR head operates in quasi-linear mode so that the positive and negative pulses have the same shape. Although the SAL (Soft Adjacent Layer) bias method and the coupled-element method are used to accurately make the above-described H b , this method improves the symmetry of the waveform but has a problem that the signal-to-noise ratio is deteriorated.
비대칭 및 포화를 모델링하는 방법으로는 프로아키스(Proakis)가 주장한 방법이 있다. 상술한 프로아키스 방법은 단일 PW50 모델을 사용하여 신호의 극성에 따라 전력을 변경하는 방식으로 비선형 특성을 모델링할 수 있으나, 단일 PW50만을 사용하므로 펄스의 극성에 따라 달라지는 심볼간 간섭(Inter-Symbol Interference, 이하 ISI라 약함)신호를 모델링하기 어렵다. 여기서, pw50은 재생 펄스전압 첨두치의 50%에 해당하는 두 점에서 측정된 펄스폭이다.One way to model asymmetry and saturation is by Proakis. The above-described Pro-Akis method can model non-linear characteristics by changing the power according to the polarity of the signal using a single PW50 model. However, since only a single PW50 is used, inter-symbol interference depends on the polarity of the pulse. It is difficult to model the signal). Here, pw50 is the pulse width measured at two points corresponding to 50% of the peak regeneration pulse voltage.
재생신호로부터 ISI와 비선형 왜곡이 있는 신호를 등화하기위해서, 재생 신호열과 기록했을 가능성이 있는 모든 신호열간 차의 제곱을 신호열별로 더한 다음, 그 값이 최소가 되는 신호열을 출력으로 선택하는 비터비 알고리즘(Viterbi Algorithm)을 사용하는 방법도 있다. 이 방법을 실제 채널에 적용한 것이 차등 피알포 브이에이(Differetial PR4 VA)로, 그 구현이 간단하고 신호열의 복구가 빠른 장점이 있는 반면, 저장기기의 기록밀도가 높아감에 따라 PR4채널과 맞지않는 부분의 ISI가 증가하므로 고밀도 기록시 시스템 성능이 열화된다. 상술한 문제점을 해결하기위한 방법으로 결정귀환등화기(Decision-Feedback Equalizer, 이하 DFE라 약함)를 사용할 수도 있으나, 상술한 DFE도 귀환필터가 선형이라면 비선형 특성인 비대칭 왜곡에 의해 성능이 열화될 수 밖에 없다.Viterbi algorithm for equalizing the signal with ISI and nonlinear distortion from the reproduced signal, adding the square of the difference between the reproduced signal sequence and all possible signal sequences that have been recorded for each signal sequence, and then selecting the signal sequence whose value is minimum There is also a way to use (Viterbi Algorithm). Differential PR4 VA is applied to the real channel, which has the advantage of simplicity of implementation and fast recovery of signal sequence, but it does not fit with the PR4 channel as the recording density of the storage device increases. As the ISI of the portion increases, system performance deteriorates during high density recording. Decision-Feedback Equalizer (hereinafter referred to as DFE) may be used as a method for solving the above problems. However, if the feedback filter is linear, performance may be degraded by asymmetric distortion, which is a nonlinear characteristic. There is nothing else.
이외의 다른 방법으로는 검출기에서 비대칭 효과를 줄이기 위해 아날로그-디지털 변환기의 기능을 변화시키는 방법도 있다. 즉, 아날로그 신호의 극성이 정인 부분의 양자화 비트 수와 음인 부분의 양자화 비트 수를 각각 다르게 조절하는 방법으로 아날로그단에서 존재하는 비대칭을 디지털단에서는 없는 것처럼 보이게하는 방법이다. 그러나, 이 방법은 ISI를 고려하지 않고 단순히 첨두치의 비대칭 차이만을 고려하고 있어서 ISI에 의해 문턱치(threshold value)가 변할때 또는 포화에 의한 비선형 효과가 발생하게 될 때의 해결책이 되지 못한다.Another method is to change the function of the analog-to-digital converter to reduce the asymmetry effect in the detector. In other words, the asymmetry existing in the analog stage is different from the digital stage by adjusting the number of quantization bits in the positive part and the number of quantization bits in the negative part. However, this method does not consider the ISI but simply considers the asymmetry difference of the peak, and thus is not a solution when the threshold value is changed by the ISI or when a nonlinear effect due to saturation occurs.
본 발명은 상술한 문제점을 해결하기 위해 창출된 것으로, 비선형 특성을 갖는 재생신호로부터 심볼간 간섭신호를 억제하고, 포화로 인한 신호의 왜곡을 완화하여 정확하고 대칭성을 갖는 재생신호를 공급하는 비선형 특성을 갖는 재생신호의 처리장치 및 방법을 제공함에 그 목적이 있다.SUMMARY OF THE INVENTION The present invention has been made to solve the above-described problems, and provides a nonlinear characteristic for supplying a reproduction signal having accurate and symmetrical by suppressing inter-symbol interference signal from a reproduction signal having a nonlinear characteristic and mitigating distortion of the signal due to saturation. It is an object of the present invention to provide an apparatus and method for processing a reproduction signal having the same.
상기 목적을 달성하기 위한 본 발명에 따른, 비선형 특성을 갖는 재생신호의 처리장치는 재생신호를 인과적인 특성을 갖는 표준응답신호로 처리하여 출력하는 전처리 필터; 상기 전처리 필터에서 처리된 신호로부터 이전 신호에서 추정된 심볼간 간섭신호를 감산하는 제1가산기; 상기 제1가산기에서 가산된 값을 소정의 기준 문턱치와 비교하여 그 결과에 따라 디지털 값으로 바꾸는 슬라이서; 상기 슬라이서의 출력을 소정의 시간동안 지연시키는 제1지연기; 및 상기 제1지연기에서 지연된 값으로부터 이전출력신호의 천이극성에 따라 심볼간 간섭신호를 추정하는 심볼간 간섭 추정기를 포함함이 바람직하다.According to the present invention for achieving the above object, the apparatus for processing a reproduction signal having a nonlinear characteristic comprises a pre-processing filter for processing the reproduction signal as a standard response signal having a causal characteristic and outputs; A first adder for subtracting the intersymbol interference signal estimated from the previous signal from the signal processed by the preprocessing filter; A slicer which compares the value added by the first adder with a predetermined reference threshold and converts the value into a digital value according to the result; A first delayer for delaying the output of the slicer for a predetermined time; And an intersymbol interference estimator for estimating the intersymbol interference signal according to the transition polarity of the previous output signal from the value delayed in the first delay unit.
상기 또다른 목적을 달성하기 위한 본 발명에 따른 비선형 특성을 갖는 재생 신호의 처리방법은 심볼 단위로 표현되는 입력신호를 소정의 필터를 이용하여 전처리하는 제1단계; 상기 제1단계에서 전처리 단계의 결과로부터 심볼간 간섭신호를 감산하는 제2단계; 상기 감산단계에서 간섭신호가 제거된 신호로부터 소정의 문턱치를 기준으로 심볼을 검출하는 제3단계; 소정의 시간단위를 한 주기로 할 때, 상기 심볼검출단계에서 검출된 신호를 한 주기만큼 지연한 후, 지연된 신호의 천이극성을 조사하는 제4단계; 및 상기 제4단계에서 조사된 천이극성에 따라 출력되는 소정의 값들을 입력으로하는 소정의 귀환필터를 이용하여 다음 번 신호에서 제거될 상기 심볼간 간섭신호를 추정하는 제5단계를 포함함이 바람직하다.According to another aspect of the present invention, there is provided a method of processing a reproduction signal having a nonlinear characteristic, comprising: a first step of preprocessing an input signal expressed in symbol units using a predetermined filter; A second step of subtracting the intersymbol interference signal from the result of the preprocessing step in the first step; A third step of detecting a symbol based on a predetermined threshold value from the signal from which the interference signal is removed in the subtraction step; A fourth step of delaying the signal detected in the symbol detection step by one period when a predetermined time unit is one period, and then examining transition polarity of the delayed signal; And a fifth step of estimating the inter-symbol interference signal to be removed from the next signal using a predetermined feedback filter which inputs predetermined values output according to the transition polarity irradiated in the fourth step. Do.
이하에서 첨부된 도면을 참조하여 본 발명을 상세히 설명하기로 한다. 도 2는 본 발명에 따른 비선형 특성을 갖는 재생신호의 처리장치에 대한 블록도로서, 도 2에 따르면, 비선형 특성을 갖는 재생신호의 처리장치는 선형 전처리 필터(Linear Preprocessor Filter, LPF, 200), 가산기(210), 가변 슬라이서(Variable Threshold Slicer, VTS, 220), 지연기(230), 비선형 볼테라 신호 디바인더(Nonlinear Volterra Signal Debinder, NVSD, 240), 제1귀환필터(250), 및 제2귀환필터(260)로 이루어진다.Hereinafter, the present invention will be described in detail with reference to the accompanying drawings. 2 is a block diagram of an apparatus for processing a reproduction signal having a nonlinear characteristic according to the present invention. Referring to FIG. 2, an apparatus for processing a reproduction signal having a nonlinear characteristic includes a linear preprocessor filter (LPF, 200), Adder 210, Variable Threshold Slicer (VTS, 220), Delay 230, Nonlinear Volterra Signal Debinder (NVSD, 240), First Feedback Filter 250, and First It consists of two feedback filters 260.
먼저, LPF(200)는 선형지연선필터(Linear Transversal Filter)로 이루어져서 입력신호를 인과적인(causal) 특성을 갖는 표준응답신호(Canonical system response)로 출력하고, 가산기(210)는 LPF(200)의 출력신호로부터 제1 및 제2귀환필터의 출력인 ISI를 감산한다. VTS(220)는 가변 문턱치를 기준으로 가산기(210)의 출력을 0 또는 1로 판별한다. 지연기(230)는 VTS(220)의 출력을 한 주기만큼 지연시키고, NVSD(240)는 지연기(230)에서 지연된 신호를 극성에 따라 비선형 조합으로 구분하여 출력시킨다. 제1 및 제2귀환필터(250, 260)는 선형지연선필터형태로 구성된 일반적인 필터로 NVSD의 출력신호의 극성에 따라 ISI 패턴에 따라 신호를 필터링하여 ISI를 제거한다.First, the LPF 200 is composed of a Linear Transversal Filter to output an input signal as a canonical system response having a causal characteristic, and the adder 210 is an LPF 200. The ISI which is the output of the first and second feedback filters is subtracted from the output signal of?. The VTS 220 determines the output of the adder 210 as 0 or 1 based on the variable threshold. The delay unit 230 delays the output of the VTS 220 by one cycle, and the NVSD 240 divides the delayed signal from the delay unit 230 into a nonlinear combination according to polarity. The first and second feedback filters 250 and 260 are general filters formed in the form of a linear delay line filter to remove the ISI by filtering the signal according to the ISI pattern according to the polarity of the output signal of the NVSD.
상술한 VTS(220)는 도 3에 도시된 바와 같이 크게 선택기(310)와 바이어스된 슬라이서(biased slicer, 320)로 이루어진다. 선택기(310)는 입력신호에 따라서 문턱치를 상향 또는 하향으로 조정하는 r+, r-중 하나를 출력하고, 바이어스된 슬라이서(320)는 선택기(310)의 출력값만큼 이동된 문턱치에 따라 도 2의 가산기(210)에서 출력된 신호를 판별한다. 즉, 비대칭 정도에 따라 한쪽 극성으로 바이어스시킨 문턱값에 따라 가산기(210, 도 2참조)의 출력신호를 판별하여 {0,1}중의 하나인 이진신호 b[k]를 출력하므로써, 자속의 포화에 의한 신호의 왜곡을 완화할 수 있다.The VTS 220 described above is composed of a selector 310 and a biased slicer 320 as shown in FIG. 3. The selector 310 outputs one of r + and r - which adjusts the threshold upward or downward according to the input signal, and the biased slicer 320 is shifted by the output value of the selector 310 according to the threshold of FIG. 2. The signal output from the adder 210 is determined. That is, the output signal of the adder 210 (see FIG. 2) is determined according to the threshold biased by one polarity according to the degree of asymmetry, and the binary signal b [k], which is one of {0,1}, is output, thereby saturating magnetic flux. It is possible to alleviate the distortion of the signal due to.
도 4는 도3의 r+, r-를 적응시키는 장치에 대한 블럭도로서, r+, r-를 적응시키는 장치는 선택기(310), 지연기(410), 가산기(420), 스위치(440) 및 승산기(430)로 이루어진다. 먼저, 선택기(310)는 도 3의 선택기와 같고, 지연기(410)는 선택기(310)의 출력값을 한 주기만큼 지연하고, 가산기(420)는 지연기(410)의 출력과 승산기(430)의 출력값을 더한다. 스위치(440)는 입력신호에 따라 r+, r-중의 하나를 출력하여 선택기(310)의 r+, r-중 해당값에 더해준다. 승산기(430)는 바이어스된 문턱치(biased threshold)인 1, 입력신호와 결정된 신호의 차인 에러값 e[k] 및 스텝 사이즈 μ를 곱한다.4 is a block diagram of an apparatus for adapting r + , r − of FIG. 3, wherein the apparatus for adapting r + , r − includes a selector 310, a delayer 410, an adder 420, and a switch 440. ) And a multiplier 430. First, the selector 310 is the same as the selector of FIG. 3, the delayer 410 delays the output value of the selector 310 by one period, and the adder 420 is the output of the delayer 410 and the multiplier 430. Add the output of. The switch 440 outputs one of r + and r − according to the input signal and adds the corresponding value to r + and r − of the selector 310. Multiplier 430 multiplies the biased threshold of 1, the error value e [k], which is the difference between the input signal and the determined signal, and the step size μ.
상술한 NVSD(240)는 도 5a에 블럭도로 도시되어 있고, 도 5b는 도 5a를 간단한 논리 연산자로 구성한 도면이다. 먼저, 도 5a의 지연기(510)는 입력신호를 한주기 지연하여 비선형 볼테라 변환기(520)에 입력한다. 비선형 볼테라 변환기(520)는 지연기(510)에서 지연된 신호와 입력신호를 비교하여 천이극성에 따라 서로 다른값을 출력한다. 도 5b는 도 5a를 간단한 논리 게이트로 구성한 것으로, 인버터(530, 540)와 논리 합 게이트(550, 560)로 이루어진다.The above-described NVSD 240 is shown in block diagram in FIG. 5A, and FIG. 5B is a diagram in which FIG. 5A is configured by a simple logical operator. First, the delay unit 510 of FIG. 5A delays the input signal by one cycle and inputs the non-linear voltage converter 520. The nonlinear Volterra converter 520 outputs different values according to the transition polarity by comparing the signal delayed by the delay unit 510 with the input signal. FIG. 5B is a simple logic gate of FIG. 5A and includes inverters 530 and 540 and logic sum gates 550 and 560.
도 6은 상술한 제1 및 제2귀환필터를 적응시키는 장치에 대한 블록도로서, 제1가산기(600), 제1 및 제2승산기(612, 622), 제2 및 제3가산기(614, 624), 제1 및 제2지연기(616, 626) 및 제1 및 제2귀환필터(250,260)로 이루어진다.FIG. 6 is a block diagram of an apparatus for adapting the above-described first and second feedback filters, wherein the first adder 600, the first and second multipliers 612 and 622, and the second and third adders 614, 624, first and second delayers 616 and 626, and first and second feedback filters 250 and 260.
먼저, 도 6의 좌측만을 설명하면, 제1가산기(610)는 도 2의 가산기(210) 출력과 VTS(220, 도 2참조)에서 결정된 신호 혹은 타겟신호간의 차를 구하고, 제1승산기(612)는 상술한 제1가산기(610)의 결과와 스텝사이즈 μ, 그리고 도 2의 비선형 볼테라 신호 디바인더(240)의 출력중 정의 극성을 갖는 신호열을 곱한 결과를 출력한다. 제2가산기(614)는 제1승산기(612)의 출력과 이전 횟수의 제1귀환필터(250)의 출력, 즉 제1지연기(616)를 통해 한 주기 지연된 출력을 가산한 결과를 출력하고, 이 값으로 제1귀환필터(250)의 계수를 조정한다. 도 6의 우측은 좌측과 그 구조는 같고 다만, 제2승산기의 입력중의 하나가 도 2의 비선형 볼테라 신호 디바인더(240)의 출력중 부의 극성을 갖는 신호열이고, 적응대상이 제2귀환필터(260)라는 것이 다르다. 도면의 [k-1:k-K]는 각 신호의 (k-1)에서 K번째까지의 신호열을 의미한다. K는 필터의 탭수이다.First, referring only to the left side of FIG. 6, the first adder 610 obtains a difference between the output of the adder 210 of FIG. 2 and the signal or target signal determined by the VTS 220 (see FIG. 2), and the first multiplier 612. ) Outputs a result of multiplying the result of the first adder 610 by the step size μ and a signal string having a positive polarity among the outputs of the nonlinear Volterra signal divider 240 of FIG. 2. The second adder 614 outputs the result of adding the output of the first multiplier 612 and the output of the first feedback filter 250 the previous number of times, that is, the output delayed by one period through the first delay 616. Then, the coefficient of the first feedback filter 250 is adjusted to this value. The right side of FIG. 6 has the same structure as the left side, except that one of the inputs of the second multiplier is a signal sequence having negative polarity among the outputs of the nonlinear Volterra signal divider 240 of FIG. 2, and the adaptation target is the second feedback. The filter 260 is different. [K-1: k-K] in the figure means a signal sequence from the (k-1) to the K-th of each signal. K is the number of taps in the filter.
한편, 본 발명의 동작원리를 도 7의 흐름도를 참조하여 설명하기로한다. 도 7은 본 발명에 따른 비선형 특성을 갖는 재생신호의 처리방법에 대한 흐름도이다. 먼저, 저장기기로부터 읽은 재생신호 a[k]는 LPF를 통해 인과적(causal)인 표준시스템응답 x[k]로 변형되고(710단계), 이 때의 시스템 응답 x[k]는 다음 식과 같다.Meanwhile, the operation principle of the present invention will be described with reference to the flowchart of FIG. 7. 7 is a flowchart illustrating a method of processing a reproduction signal having a nonlinear characteristic according to the present invention. First, the reproduction signal a [k] read from the storage device is transformed into a causal standard system response x [k] through the LPF (step 710), and the system response x [k] at this time is as follows. .
[수학식 1][Equation 1]
여기서, K: 필터의 탭 수Where K is the number of taps in the filter
gk: 필터의 계수g k : filter coefficient
Dk: 필터의 지연기이다.D k : Delay of the filter.
LPF는 선형지연기 형태의 필터이므로 표준시스템응답 형태로 출력하지만, 신호의 극성에 따라 다르게 존재하는 ISI 영향을 제거하기는 힘들다. 즉, 이 필터의 출력은 극성에 따라 두가지 ISI가 복합된 신호 x[k]가 된다.Since LPF is a linear delay type filter, it is output in the form of standard system response, but it is difficult to remove the influence of ISI which is different depending on the polarity of the signal. That is, the output of this filter is a signal x [k], which is a combination of two ISIs depending on the polarity.
상술한 x[k]는 도 2의 가산기(210)를 통해 제1 및 제2귀환필터(250, 260)에서 추정되는 ISI가 감산된다(720단계). 720단계의 감산된 신호 z[k]는 VTS(220, 도 2참조)를 통해 문턱치보다 큰 경우는 1, 작은 경우는 0으로 검출된다(730단계). 730단계의 검출된 신호를 b[k]라 하면, VTS(220, 도 2참조)의 문턱치는 이전 출력값, 즉, b[k-1]의 상태에 따라 가변된다. b[k-1]을 알면 b[k]의 극성을 예측할 수 있기 때문에 b[k-1]의 상태를 이용하여 문턱치를 가변시킨다. b[k-1]에 따른 신호의 극성은 다음의 표와 같다. 문턱치 항의 0은 가변되지 않았을 때의 기준 문턱치이다.In the above-described x [k], the ISI estimated by the first and second feedback filters 250 and 260 is subtracted through the adder 210 of FIG. 2 (step 720). The subtracted signal z [k] in step 720 is detected as 1 when the threshold is greater than the threshold value or 0 when it is smaller through the VTS 220 (see FIG. 2) (step 730). When the detected signal of step 730 is b [k], the threshold of the VTS 220 (see FIG. 2) is changed according to the state of the previous output value, that is, b [k-1]. If b [k-1] is known, the polarity of b [k] can be predicted so that the threshold value is changed using the state of b [k-1]. The polarity of the signal according to b [k-1] is shown in the following table. The threshold term zero is a reference threshold when not varied.
[표 1]TABLE 1
도 3을 참조하여 가변 문턱치를 설명하기로 한다. 먼저, 선택기(310)에서 b[k-1]이 1이면 r+가 출력되고, b[k-1]이 0이면 r-가 출력된다. 슬라이서의 문턱치는 0레벨에서 선택기(310)에서 출력된 값에 따라 r+, r-중의 한 값만큼 이동한다.The variable threshold will be described with reference to FIG. 3. First, in the selector 310, r + is output when b [k-1] is 1, and r − is output when b [k-1] is 0. The threshold of the slicer is moved by one of r + and r - according to the value output from the selector 310 at the 0 level.
이 때의 r+, r-은 b[k-1]의 값에 따라서 적응한다. 그 적응방법을 도 4를 참조하여 설명하기로 한다. 선택기(310)에 의해 k번째 신호에 대한 r값, r[k]가 결정되면 지연기(410)에 의해 한 주기만큼 지연된 r[k-1]이 소정의 증가분 [k]만큼 가산되어 [k]가 된다. 이 때, [k]는 소정의 스텝사이즈, 바이어스 문턱값 1 그리고 b[k]-z[k]인 e[k]가 승산기(430)에 의해 곱해진 값이다. 상술한 [k]는 스위치(440)로 입력되어 b[k-1]가 1이면 r+에, b[k-1]가 0이면 r-에 더해진다.At this time, r + and r - are adapted according to the value of b [k-1]. The adaptation method will be described with reference to FIG. If the r value, r [k], for the k-th signal is determined by the selector 310, r [k-1] delayed by one period by the delayer 410 is increased by a predetermined increment. is added by [k] becomes [k]. At this time, [k] is a value obtained by multiplying multiplier 430 by a predetermined step size, bias threshold 1 and e [k] of b [k] -z [k]. Above [k] is input to the switch 440 and added to r + if b [k-1] is 1 and r − if b [k-1] is 0.
VTS(220)을 통과한 신호 b[k]는 지연기(230)를 통해 한 주기만큼 지연된 다음, NVSD(240)를 통해 b[k-2]에서 b[k-1]로의 천이극성에 따라 포지티브 천이(positive transition)면 (b+[k-1],b-[k-1])가 (1,0)이되고, 네거티브 천이(negative transiton)면 (0,1)로 변환된다. 도 5a 및 5b를 참조하여 설명하면 변환방법은 다음과 같다. b[k-1]과 b[k-1]을 한 주기 지연시킨 b[k-2]가 비선형 볼테라 변환기로 입력되면 임시 신호 c[k]를 c[k-1]=b[k-1]-b[k-2]라 할 때, 다음식에 의해 b+[k-1], b-[k-1]를 구할 수 있다.The signal b [k] passing through the VTS 220 is delayed by one cycle through the delayer 230, and then in accordance with the transition polarity from b [k-2] to b [k-1] via the NVSD 240. the positive transition (positive transition) surface - and the (b + [k-1] , b [k-1]) is (1,0), is converted into a negative transition (negative transiton) surface (0,1). 5A and 5B, the conversion method is as follows. If b [k-2] with a delay of b [k-1] and b [k-1] is input to the nonlinear Volterra converter, the temporary signal c [k] is converted to c [k-1] = b [k- can be obtained [k-1] - 1] -b [k-2] to La, and by the food b + [k-1], b.
[수학식 2][Equation 2]
정의 천이극성일 때의 출력: b+[k-1]=(c[k-1]+l)c[k-1]/2Output at positive transition polarity: b + [k-1] = (c [k-1] + l) c [k-1] / 2
부의 천이극성일 때의 출력: b-[k-1]=(c[k-1]-1)c[k-1]/2Output when the negative polarity transition: b - [k-1] = (c [k-1] -1) c [k-1] / 2
상술한 수학 식 2를 논리연산으로 변환하면 다음의 표와 같고, 도 5b와 같이 논리 연산자로 구성할 수 있다. 다음 표에서 b[k-1]은 A1, b[k-2]는 A2, 출력인 b+[k-1]은 B+, b-[k-1]은 B-이다.When the above equation 2 is converted into a logical operation, it is shown in the following table and can be configured as a logical operator as shown in FIG. 5B. In the following table, b [k-1] is A1, b [k-2] is A2, the output of b + [k-1] is B +, b - [k- 1] is B - a.
[표 2]TABLE 2
규칙 : B+= A1 AND ∼A2Rule: B + = A1 AND-A2
B-= ∼A1 AND A2B - = - A1 AND A2
NVSD(240)의 출력 b+[k-1], b-[k-1]은 각각 제1 및 제2귀환필터(250)의 입력으로 공급되어 도 6과 같이 각 귀환필터의 계수를 조정하여 신호의 극성에 따라 과거신호열로부터 다음 신호열에 복합되어 들어올 ISI를 추정한다(740단계).The output of the NVSD (240) b + [k -1], b - [k-1] is to adjust the coefficients of each of the feedback filter as shown in Figure 6 is supplied to the input of the first and the second feedback filter 250, respectively According to the polarity of the signal, the ISI, which is combined into the next signal sequence, is estimated from the previous signal sequence (step 740).
ISI근사를 위한 각 귀환필터의 적응방법을 도 6을 참조하여 설명하기로 한다. 먼저, 입력되는 신호 z[k]는 결정된 신호 b[k] 또는 미리 약속되어 있는 타겟 신호 d[k]와 제1가산기(610)를 통해 오류신호 e[k]가 된다. e[k]는 제1승산기(612)를 통해 적응상수 μ 및 정 신호열 b+[k-1;K]와 곱해져서 [k-1:K]가 된다. [k-1:K]는 다시 제1귀환필터(250)로부터 나오는 한 주기 지연된 출력 b+[k-1:K]과 제2승산기(622)를 통해 가산된 다음, 제1귀환필터(250)의 i번째 횟수의 적응계수에 대해 i+1번째 횟수의 k번째 탭계수 Wi+1[k]를 조정한다. 조정규칙은 다음과 같다.An adaptive method of each feedback filter for ISI approximation will be described with reference to FIG. 6. First, the input signal z [k] becomes the error signal e [k] through the determined signal b [k] or the predetermined target signal d [k] and the first adder 610. e [k] is multiplied by the adaptive constant μ and the positive signal sequence b + [k-1; K] through the first multiplier 612 [k-1: K]. [k-1: K] is added to the output b + [k-1: K] delayed by the first feedback filter 250 through the second multiplier 622, and then the first feedback filter 250 is added. The k-th tap coefficient W i + 1 [k] of the i + 1 th time is adjusted with respect to the i th coefficient of the adaptive number of times. The adjustment rules are as follows.
[수학식 3][Equation 3]
즉, In other words,
여기서, 2는 상수로 추가할 수도 있고, 추가하지 않을 수도 있다.Here, 2 may or may not be added as a constant.
제2귀환필터(260)의 적응과정도 상술한 바와 같고, 다만 b+[k-1:K]이 b-[k-1:K]로 바뀌고, [k-1:K]가 [k-1:K]로 되는 것이 다르다. 도 2의 LPF(200)도 입력신호를 등화하기위해 필터의 계수들을 적응시키는데, 이들의 적응방법도 상술한 귀환필터의 적응방법과 같다. 다만, b+[k-1:K]가 a[k]로 바뀔 뿐이다.The same as the Fig adaptation of the feedback filter 260 described above, but b + [k-1: K ] is b - [k-1: K ] replaced with, [k-1: K] [k-1: K] is different. The LPF 200 of FIG. 2 also adapts the coefficients of the filters to equalize the input signal, and their adaptation method is the same as that of the feedback filter described above. It just changes b + [k-1: K] to a [k].
상술한 바와 같이 과거신호열로부터의 ISI를 신호의 극성에 따라 추정한 다음, 상술한 LPF(200, 도 2참조)의 출력으로부터 추정된 ISI가 제거된다.As described above, the ISI from the past signal sequence is estimated according to the polarity of the signal, and then the estimated ISI is removed from the output of the LPF 200 (see FIG. 2).
여기서, 본 발명의 구성요소인 LPF(200)와 제1 및 제2귀환필터(250, 260, 도 1참조)의 초기계수를 결정하는 방법에 대해 설명하기로 한다.Here, a method of determining the initial coefficients of the LPF 200 and the first and second feedback filters 250 and 260 (see FIG. 1), which are components of the present invention, will be described.
일반적으로, 필터 계수의 초기화는 최소 평균 자승법(Least Mean Square Method) 또는 회귀 최소 자승법(Recursive Least Square Method)을 사용하므로 최적의 계수를 찾기위해서는 상당히 많은 훈련(training)이 필요하다. 그러나, 상술한 방법들은 수렴속도가 느리고, 국부 최소치(Local Minimum)에 빠져서 오차가 큰 값을 해로 얻을 수 있다.In general, the initialization of the filter coefficients uses the least mean square method or the recursive least square method, which requires a great deal of training to find the optimal coefficient. However, the above-described methods have a low convergence speed, fall into a local minimum, and obtain a large value as a solution.
그러므로, 본 발명에서는 상술한 방법들을 피하고, 대신 적응속도가 빠르고 룩업테이블(Look Up Table)을 이용하여 간단하게 하드웨어로 실현할 수 있는 파라미터 추정법(Parameter Estimation Method, 이하 PE라 약함)을 사용하여, 먼저, 채널에 대한 초기계수를 구한다. PE는 MR헤드의 선형응답이 로렌츠(Lorentz) 분포곡선과 유사하다는 특징을 이용하여 채널의 탭 계수를 모두 찾아내지 않고 채널 파라미터인 pw50+, pw50-, 및 이득을 찾아낸 다음, 로렌츠분포곡선으로 근사하여 채널 특성을 구하는 방법으로 수렴속도와 효율이 높다.Therefore, the present invention avoids the above-described methods, and instead uses a parameter estimating method (weakly referred to as PE) that can be easily realized in hardware using a fast lookup table and a look-up table. We obtain the initial coefficient for the channel. Using the characteristic that the linear response of the MR head is similar to the Lorentz distribution curve, PE finds the channel parameters pw50 +, pw50-, and gain, without finding all the tap coefficients of the channel, and then approximates the Lorentz distribution curve. As a method of obtaining channel characteristics, the convergence speed and efficiency are high.
구해진 채널특성을 공지의 레빈슨-트렌치 알고리즘(Levinson-Trench algorithm)을 이용하여 상술한 필터의 탭계수로 변환한다. 여기서, pw50+는 정의 극성을 갖는 펄스전압 첨두치의 50% 위치에서 측정된 펄스폭이고, pw50-는 부의 극성을 갖는 펄스전압 첨두치의 50% 위치에서 측정된 펄스폭이다. 이득은 채널이득을 말하는 것으로, 상술한 로렌츠 분포곡선으로 채널특성을 근사할 때의 첨두치를 말한다. 로렌츠 분포곡선은 다음의 식과 같이 나타낼 수 있다.The obtained channel characteristic is converted into the tap coefficient of the filter described above using a known Levinson-Trench algorithm. Where pw50 + is the pulse width measured at 50% of the pulse voltage peak with positive polarity and pw50 + is the pulse width measured at 50% position of the pulse voltage peak with negative polarity. Gain refers to channel gain, and refers to peak value when the channel characteristics are approximated by the Lorentz distribution curve described above. The Lorentz distribution curve can be expressed by the following equation.
[수학식 4][Equation 4]
채널 파라미터인 pw50+, pw50-, 및 이득을 찾기위해서 미리 정한 횟수동안 다음과 같은 공지의 스토캐스틱 경사기반 알고리즘(Stochastic gradient-based algorithm)을 이용한다.To find the channel parameters pw50 +, pw50-, and gain, a known Stochastic gradient-based algorithm is used for a predetermined number of times.
[수학식 5][Equation 5]
여기서, C:채널 추정치Where C: channel estimate
β, r : 스텝사이즈β, r: step size
bj : aj-aj-1; aj는 재생신호b j : a j -a j-1 ; a j is the playback signal
ej : 실제 채널 출력치-채널추정치e j : Actual channel output-channel estimate
스텝사이즈 β, r는 로렌츠 분포곡선이 닫힌 형태(closed form)의 수식으로 나타낼 수 있다는 특성을 이용하여, 일일이 수치를 하나하나 대입하지않고 수식을 통해 찾아낸다. pw50+와 pw50-는 서로 독립적이므로 한 개만 고려하여 이득과의 상호관계를 찾은다음, 초기치 p0,g0값에 대한 비용함수(cost function)를 0으로하는 β, r값을 찾아낸다. pw50과 이득에 대한 비용함수 J(p,g)는 심볼릭 수학 툴(Symbolic mathematic tool)인 MAPLE을 사용하여 구하며, 그 식은 다음과 같다.The step sizes β and r can be found by using the formula that the Lorentz distribution curve can be represented by a closed form equation. Since pw50 + and pw50- are independent of each other, only one is considered to find the correlation with the gain, and then β and r values are set to zero, which is the cost function of initial values p 0 and g 0 . The cost function J (p, g) for pw50 and the gain is obtained using MAPLE, a symbolic mathematic tool.
[수학식 6][Equation 6]
여기서, p:pw50Where p: pw50
p0: pw50의 초기치p 0 : Initial value of pw50
g: 이득g: gain
g0: 이득의 초기치g 0 : initial value of gain
도 8은 상술한 수학식 6을 이용하여 p0=3.0, g0=2.0일 때 pw50과 이득에 대한 비용함수의 궤적을 도시한 것이고, 도 9는 도 8을 이용하여 찾아낸 β, r값을 상술한 수학식 5에 적용하여 파라미터를 찾아낸 결과로, 15회 정도의 반복으로 수렴함을 알 수 있다.FIG. 8 illustrates a trajectory of a cost function for pw50 and a gain when p 0 = 3.0 and g 0 = 2.0 using Equation 6 described above, and FIG. 9 illustrates values of β and r found using FIG. 8. As a result of finding the parameter by applying the above equation (5), it can be seen that convergence in about 15 iterations.
본 발명에 의하면. 데이터 저장기기로부터 재생된 신호를 처리함에 있어서, 심볼간 간섭신호에 의한 왜곡을 신호의 천이극성에 따라 소정의 귀환필터를 통해 왜곡 특성을 추정하여 제거하고, 슬라이서의 문턱값을 조정하므로써 천이극성에 따른 응답의 차이에서 일어나는 비대칭 및 포화에 의한 비선형 왜곡을 효율적으로 제거할 수 있다. 또한 전처리 필터 및 귀환 필터의 초기계수 설정시 파라미터 추정방법을 사용하여 보다 빠르고 정확하게 채널계수를 근사할 수 있다.According to the invention. In processing the signal reproduced from the data storage device, the distortion due to the intersymbol interference signal is estimated by removing the distortion characteristic through a predetermined feedback filter according to the transition polarity of the signal, and the threshold value of the slicer is adjusted. Nonlinear distortion due to asymmetry and saturation caused by the difference in response can be effectively eliminated. In addition, it is possible to approximate the channel coefficient more quickly and accurately by using the parameter estimation method when setting the initial coefficients of the preprocessing filter and the feedback filter.
도 1은 인가된 자계에 따른 MR헤드의 응답특성이다.1 is a response characteristic of an MR head according to an applied magnetic field.
도 2는 본 발명에 따른 비선형 특성을 갖는 재생신호 처리장치에 대한 블록도이다.2 is a block diagram of a reproduction signal processing apparatus having a nonlinear characteristic according to the present invention.
도 3은 도 2의 가변 문턱치 슬라이서에 대한 블록도이다.3 is a block diagram of the variable threshold slicer of FIG. 2.
도 4는 도 3의 r+, r-를 적응시키는 장치에 대한 블럭도이다.4 is a block diagram of an apparatus for adapting r + , r − of FIG. 3.
도 5a는 도 2의 비선형 볼테라 신호 디바인더에 대한 블록도이다.FIG. 5A is a block diagram of the nonlinear Volterra signal divider of FIG. 2.
도 5b는 도 5a를 간단한 논리 연산자로 구성한 도면이다.FIG. 5B is a diagram illustrating a simple logical operator of FIG. 5A.
도 6은 도 2의 제1 및 제2귀환필터를 적응시키는 장치에 대한 블록도이다.6 is a block diagram of an apparatus for adapting the first and second feedback filters of FIG.
도 7은 본 발명에 따른 비선형 특성을 갖는 재생신호 처리방법에 대한 흐름도이다.7 is a flowchart illustrating a reproduction signal processing method having a nonlinear characteristic according to the present invention.
도 8은 pw50과 이득의 궤적을 도시한 것이다.8 shows the trajectory of pw50 and gain.
도 9는 도 8의 궤적을 이용하여 파라미터를 찾아낼 때의 수렴속도를 도시한 것이다.FIG. 9 illustrates a convergence speed when finding a parameter using the trajectory of FIG. 8.
Claims (13)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019970041249A KR100474821B1 (en) | 1997-08-26 | 1997-08-26 | Apparatus and method for reproducing signal with nonlinear characteristics |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019970041249A KR100474821B1 (en) | 1997-08-26 | 1997-08-26 | Apparatus and method for reproducing signal with nonlinear characteristics |
Publications (2)
Publication Number | Publication Date |
---|---|
KR19990018153A KR19990018153A (en) | 1999-03-15 |
KR100474821B1 true KR100474821B1 (en) | 2005-06-28 |
Family
ID=37303131
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019970041249A KR100474821B1 (en) | 1997-08-26 | 1997-08-26 | Apparatus and method for reproducing signal with nonlinear characteristics |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100474821B1 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9674008B2 (en) | 2013-10-31 | 2017-06-06 | Samsung Display Co., Ltd. | Body-biased slicer design for predictive decision feedback equalizers |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4993047A (en) * | 1989-09-05 | 1991-02-12 | At&T Bell Laboratories | Volterra linearizer for digital transmission |
JPH0677767A (en) * | 1992-08-26 | 1994-03-18 | Sony Corp | Non-linear canceler |
KR960029950A (en) * | 1995-01-27 | 1996-08-17 | 김광호 | Data detection method and apparatus in high density storage device |
KR970029614A (en) * | 1995-11-30 | 1997-06-26 | 김광호 | Signal detection method and apparatus in data storage device |
KR980003984A (en) * | 1996-06-07 | 1998-03-30 | 김광호 | Signal detection method and apparatus of data storage device |
KR19980085436A (en) * | 1997-05-29 | 1998-12-05 | 윤종용 | Data reproducing device |
-
1997
- 1997-08-26 KR KR1019970041249A patent/KR100474821B1/en not_active IP Right Cessation
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4993047A (en) * | 1989-09-05 | 1991-02-12 | At&T Bell Laboratories | Volterra linearizer for digital transmission |
JPH0677767A (en) * | 1992-08-26 | 1994-03-18 | Sony Corp | Non-linear canceler |
KR960029950A (en) * | 1995-01-27 | 1996-08-17 | 김광호 | Data detection method and apparatus in high density storage device |
KR970029614A (en) * | 1995-11-30 | 1997-06-26 | 김광호 | Signal detection method and apparatus in data storage device |
KR980003984A (en) * | 1996-06-07 | 1998-03-30 | 김광호 | Signal detection method and apparatus of data storage device |
KR19980085436A (en) * | 1997-05-29 | 1998-12-05 | 윤종용 | Data reproducing device |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9674008B2 (en) | 2013-10-31 | 2017-06-06 | Samsung Display Co., Ltd. | Body-biased slicer design for predictive decision feedback equalizers |
Also Published As
Publication number | Publication date |
---|---|
KR19990018153A (en) | 1999-03-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3611472B2 (en) | Adaptive equalization circuit | |
KR101123090B1 (en) | Adaptive equalizing apparatus and method | |
US5604724A (en) | Maximum likelihood estimation using reference and spontaneous output peaks of partial response equalizer | |
JP3806219B2 (en) | Intersymbol interference reduction apparatus and method | |
JP4143147B2 (en) | Waveform equalizer | |
KR100580166B1 (en) | Apparatus for improving reproduction performance by adjusting filter coefficients of equalizer and method thereof | |
JP3638093B2 (en) | Optical disc decoding device | |
KR100366698B1 (en) | Method and device for detecting signal of data storing device | |
EP0940811B1 (en) | Waveform equalizer for use in a recorded information reproducing apparatus | |
JP4199907B2 (en) | Perpendicular magnetic recording / reproducing apparatus and signal processing circuit | |
US7184476B2 (en) | Adaptive equalizer for controlling operation thereof by using sign and absolute value of output signal thereof | |
US5805478A (en) | Data detection method and apparatus in data storage device | |
EP1528559A1 (en) | Information playback method and apparatus | |
KR100474821B1 (en) | Apparatus and method for reproducing signal with nonlinear characteristics | |
JPH07192270A (en) | Optical disk signal reproducing system | |
EP0539276B1 (en) | Method for detecting digital data | |
JPH05266403A (en) | Processing method for reproduced signal and circuit therefor | |
Patapoutian | Baseline wander compensation for the perpendicular magnetic recording channel | |
JP4200113B2 (en) | Equalizer and magnetic recording / reproducing apparatus | |
JP3772602B2 (en) | Digital signal reproduction device | |
JP3382639B2 (en) | Adaptive filter control circuit | |
JP3168729B2 (en) | Automatic equalization circuit | |
JPH11273256A (en) | Automatic equalization circuit | |
KR100442813B1 (en) | Method for detecting nonlinear communication channel signal and apparatus thereof, especially removing nonlinear interference | |
JP2005012557A (en) | Device and method for decoding signal, and reference voltage generating device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20080115 Year of fee payment: 4 |
|
LAPS | Lapse due to unpaid annual fee |