KR100468024B1 - Loc package - Google Patents

Loc package Download PDF

Info

Publication number
KR100468024B1
KR100468024B1 KR1019970029366A KR19970029366A KR100468024B1 KR 100468024 B1 KR100468024 B1 KR 100468024B1 KR 1019970029366 A KR1019970029366 A KR 1019970029366A KR 19970029366 A KR19970029366 A KR 19970029366A KR 100468024 B1 KR100468024 B1 KR 100468024B1
Authority
KR
South Korea
Prior art keywords
fuse box
semiconductor chip
loc package
inner leads
adhesive tape
Prior art date
Application number
KR1019970029366A
Other languages
Korean (ko)
Other versions
KR19990005193A (en
Inventor
송병석
장태섭
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1019970029366A priority Critical patent/KR100468024B1/en
Publication of KR19990005193A publication Critical patent/KR19990005193A/en
Application granted granted Critical
Publication of KR100468024B1 publication Critical patent/KR100468024B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection

Abstract

본 발명은 반도체칩의 퓨즈박스영역의 보호막 손상을 억제하여 신뢰성을 향상하도록 한 LOC 패키지에 관한 것이다. 본 발명의 목적은 내부리드들의 구조를 변경하여 봉지체의 충전제에 의한 반도체칩의 퓨즈박스영역의 손상을 방지하도록 한 LOC 패키지를 제공하는데 있다. 이와 같은 목적을 달성하기 위한 본 발명에 의한 LOC 패키지는 내부리드들이 반도체칩의 퓨즈박스영역에 겹쳐지지 않도록 다이어태치되거나 반도체칩의 퓨즈박스영역과 겹쳐진 내부리드의 영역에 커버용 절연성 접착테이프가 접착되어 이들 사이의 간격이 좁아지는 것을 특징으로 한다. 이에 의하면, 봉지체의 충전제가 몰딩공정 후에 내부리드에 의한 압력을 상기 퓨즈박스영역의 표면에 전달하지 못하여 퓨즈박스영역의 표면 손상이 방지되고 LOC패키지의 신뢰성이 향상된다.The present invention relates to a LOC package which improves reliability by suppressing damage to a protective film of a fuse box region of a semiconductor chip. An object of the present invention is to provide a LOC package to change the structure of the inner leads to prevent damage to the fuse box region of the semiconductor chip by the filler of the sealing body. LOC package according to the present invention for achieving the above object is a die-attached or adhesive insulating tape for the cover to the area of the inner lead overlapped with the fuse box area of the semiconductor chip so that the inner lead does not overlap the fuse box area of the semiconductor chip And the gap between them is narrowed. According to this, the filler of the encapsulation member does not transmit pressure due to the inner lead to the surface of the fuse box region after the molding process, thereby preventing surface damage of the fuse box region and improving reliability of the LOC package.

Description

LOC 패키지{LOC package}LOC package

본 발명은 LOC 패키지에 관한 것으로, 더욱 상세하게는 봉지체의 충전제로 인한 반도체칩의 퓨즈박스영역의 보호막 손상을 억제하여 신뢰성을 향상하도록 한 LOC 패키지에 관한 것이다.The present invention relates to a LOC package, and more particularly, to a LOC package that improves reliability by suppressing damage to a protective film in a fuse box region of a semiconductor chip due to an encapsulant filler.

일반적으로 널리 알려진 바와 같이, 최근, 전자기기와 정보기기의 메모리 용량이 대용량화함에 따라 DRAM과 SRAM과 같은 반도체 메모리소자는 고집적화되면서 칩사이즈가 점차 증대하고 있다. 반면에 상기 반도체칩을 내장하는 반도체칩 패키지는 전자기기와 정보기기의 경량화 추세로 인하여 경박단소화되고 있다.As is generally known, in recent years, as memory capacities of electronic devices and information devices are increased, semiconductor memory devices such as DRAM and SRAM are highly integrated and chip sizes are gradually increasing. On the other hand, the semiconductor chip package incorporating the semiconductor chip is light and short due to the light weight of electronic devices and information devices.

반도체칩 패키지의 면적 대비 반도체칩의 면적이 최대 50% 정도였으나, 반도체칩의 다기능화, 고집적화로 인하여 반도체칩의 점유율이 70-80%까지 증가함에 따라 반도체칩의 점유 영역을 제외한 나머지 영역에 내부리드를 평면 배치할 수 있는 공간이 거의 없어지므로 이를 해결하기 위해 LOC(lead on chip) 또는 COL(chip on lead) 형태의 패키지가 개발되었다.The area of the semiconductor chip was up to 50% of the area of the semiconductor chip package, but as the market share of the semiconductor chip increased by 70-80% due to the multifunction and high integration of the semiconductor chip, the internal area of the semiconductor chip package was excluded. Since there is little space for flat lead placement, packages have been developed in the form of lead on chip (LOC) or chip on lead (COL).

도 1은 종래 기술에 의한 LOC 패키지의 구조를 나타낸 요부 평면도이고, 도 2는 도 1의 A-A선을 따라 절단한 단면도이다. 설명의 편의상 도 1 및 도 2를 연관하여 설명하기로 한다.1 is a plan view of main parts showing the structure of a LOC package according to the prior art, and FIG. 2 is a cross-sectional view taken along the line A-A of FIG. 1. For convenience of description, the description will be made with reference to FIGS. 1 and 2.

도시된 바와 같이, LOC리드프레임의 내부리드들(11)의 하부면 내측부가 다이어태치용 접착테이프(13)에 의해 반도체칩(1)의 상부면에 다이어태치되어 있고, 반도체칩(1)의 퓨즈박스영역(3)의 소정 영역(3a),(4a)이 내부리드(11)의 일부 영역 아래에 겹쳐져 있고, 본딩패드들(5)이 본딩와이어(15)에 의해 각각 대응하여 전기적으로 연결되어 있고, 봉지체(17)가 상기 각부를 에워싸고 있다. 여기서, 퓨즈박스영역(3),(4)은 일정 깊이와 넓이를 갖는 노출된 요홈부로서 그 표면에 반도체칩(1)을 테스트한 후 수리(repair)를 하기 위한 패턴들이 형성되어 있다. 점선은 봉지체(17)의 경계선을 나타낸 것이다.As shown, the inner side of the lower surface of the inner leads 11 of the LOC lead frame is die-attached to the upper surface of the semiconductor chip 1 by the adhesive tape 13 for attaching the die. Predetermined regions 3a and 4a of the fuse box region 3 overlap below some regions of the inner lead 11, and the bonding pads 5 are electrically connected correspondingly by the bonding wires 15, respectively. The encapsulation member 17 surrounds the respective parts. Here, the fuse box regions 3 and 4 are exposed recesses having a predetermined depth and width, and patterns are formed on the surface of the fuse box regions 3 and 4 for repairing the semiconductor chip 1 after the test. The dotted line shows the boundary line of the sealing body 17.

이와 같이 구성된 LOC 패키지에서는 봉지체(17), 예를 들어 에폭시계 성형수지가 반도체칩(1)과 내부리드들(11) 및 본딩와이어(15)를 외부 환경으로부터 보호하기 위해 봉지하는데, 이때 봉지체(17)가 반도체칩(1)과 내부리드들(11)이 겹쳐지는 빈 공간에도 채워짐은 당연하다.In the LOC package configured as described above, the encapsulation member 17, for example, an epoxy molding resin, is encapsulated to protect the semiconductor chip 1, the inner leads 11, and the bonding wire 15 from the external environment. Naturally, the retardation 17 is filled in the empty space where the semiconductor chip 1 and the inner leads 11 overlap.

그런데, 몰딩공정이 완료되고 나면, 반도체칩(1)과 내부리드(11)의 열팽창계수 차이로 인하여 내부리드(11)가 일정한 압력을 받아 내부리드(11)와 반도체칩(1) 사이에 존재하는 봉지체(17), 특히 봉지체를 구성하는 하나의 물질인 충전제(도시 안됨)에 열적, 기계적 응력을 유발시킨다.However, after the molding process is completed, due to the difference in thermal expansion coefficient between the semiconductor chip 1 and the inner lead 11, the inner lead 11 is present between the inner lead 11 and the semiconductor chip 1 under constant pressure. The encapsulation body 17 causes thermal and mechanical stress in the filler (not shown), which is one material constituting the encapsulation body.

그러나, 접착테이프(13)가 반도체칩(1)의 상부면 외측부까지 내부리드들(11)을 따라 연장되지 않았기 때문에 반도체칩(1)의 퓨즈박스영역(3),(4) 이외의 반도체칩(1)의 표면과 내부리드들(11)의 하부면 사이에 접착테이프(13)의 두께에 해당하는 간격(t1)의 빈 공간이 존재하지만, 영역(3a),(4a)과 내부리드들(11) 사이에 접착테이프(13)의 두께와 영역(3a),(4a)의 깊이의 합에 해당하는 간격(t2)의 빈 공간이 존재한다. 따라서, 영역(3a).(4a)에는 간격(t1) 보다 큰 직경의 충전제가 채워지는 경우가 다발하였다.However, since the adhesive tape 13 does not extend along the inner leads 11 to the outer side of the upper surface of the semiconductor chip 1, semiconductor chips other than the fuse box regions 3 and 4 of the semiconductor chip 1 are provided. Between the surface of (1) and the lower surface of the inner leads 11 there is an empty space of the interval t 1 corresponding to the thickness of the adhesive tape 13, but the areas 3a, 4a and the inner lead There is an empty space between the fields 11 at an interval t 2 corresponding to the sum of the thickness of the adhesive tape 13 and the depth of the regions 3a and 4a. Therefore, the areas 3a. And 4a were often filled with fillers having a diameter larger than the interval t 1 .

여기서, 충전제는 봉지체(17)의 유동성을 조절하고 경도를 높이기 위해 첨가되는 첨가제로서, 수십㎛ 내지 수백㎛의 다양한 직경을 가지며 가끔 수백㎛의 직경을 초과하는 등 다양한 직경을 갖고 있다.Here, the filler is an additive added to control the fluidity of the encapsulation body 17 and increase the hardness, and has a variety of diameters, such as several tens of micrometers to several hundred micrometers, sometimes exceeding a diameter of several hundred micrometers.

이로 인하여 내부리드(11)의 압력이 영역(3a),(4a) 상의 큰 직경을 갖는 충전제를 매개체로 하여 영역(3a),(4a)의 표면을 가압하여 퓨즈박스영역(3a),(4a)의 표면에 형성된 보호층들의 균열을 유발시키고, 심한 경우 그 하부에 존재하는 반도체칩(1)의 회로 또는 메모리셀 까지도 손상시켜 LOC 패키지의 신뢰성을 악화시킨다.As a result, the pressure of the inner lead 11 pressurizes the surfaces of the regions 3a and 4a by means of a filler having a large diameter on the regions 3a and 4a, and thus the fuse box regions 3a and 4a. In this case, cracks in the protective layers formed on the surface of the c) may be caused, and in severe cases, the circuit or memory cell of the semiconductor chip 1 may be damaged, thereby deteriorating the reliability of the LOC package.

따라서, 본 발명의 목적은 내부리드들의 구조를 변경하여 봉지체의 충전제에 의한 반도체칩의 퓨즈박스영역의 손상을 방지시키도록 한 LOC 패키지를 제공하는데 있다.Accordingly, it is an object of the present invention to provide a LOC package that changes the structure of the inner leads to prevent damage to the fuse box region of the semiconductor chip by the filler of the encapsulation.

이와 같은 목적을 달성하기 위한 본 발명에 의한 LOC 패키지는 내부리드들이 반도체칩의 퓨즈박스영역에 겹쳐지지 않도록 형성되는 것을 특징으로 한다.LOC package according to the present invention for achieving the above object is characterized in that the inner leads are formed so as not to overlap the fuse box region of the semiconductor chip.

또한, 이와 같은 목적을 달성하기 위한 본 발명에 의한 LOC 패키지는 반도체칩의 퓨즈박스영역과 겹쳐진 내부리드의 영역에 커버수단, 예컨대 커버용 절연성 접착테이프가 접착되는 것을 특징으로 한다.In addition, the LOC package according to the present invention for achieving the above object is characterized in that the cover means, for example, an insulating adhesive tape for the cover is bonded to the region of the inner lead overlapping the fuse box region of the semiconductor chip.

이에 의하면, 봉지체의 큰 직경의 충전제가 내부리드와 퓨즈박스영역 사이에 존재하지 못하므로 몰딩공정 후에 발생하는 내부리드에 의한 압력이 상기 퓨즈박스영역의 표면에 전달되지 못한다. 따라서, 퓨즈박스영역의 표면 보호층 손상이 방지되고 LOC패키지의 신뢰성이 향상되는 것이다.According to this, since the filler of the large diameter of the encapsulation body does not exist between the inner lead and the fuse box region, the pressure caused by the inner lead generated after the molding process is not transmitted to the surface of the fuse box region. Therefore, damage to the surface protective layer of the fuse box region is prevented and reliability of the LOC package is improved.

이하, 본 발명에 의한 LOC 패키지를 첨부한 도면을 참조하여 상세히 설명하기로 한다. 종래의 부분과 동일한 구성과 동일한 작용을 하는 부분에는 동일한 부호를 부여한다.Hereinafter, a LOC package according to the present invention will be described in detail with reference to the accompanying drawings. The same code | symbol is attached | subjected to the part which has the same structure and the same function as the conventional part.

도 3은 본 발명에 의한 LOC 패키지의 구조를 나타낸 요부 평면도이다.3 is a plan view of principal parts showing the structure of the LOC package according to the present invention.

도 3에 도시된 바와 같이, 본 발명의 LOC 패키지는 내부리드들(21)이 퓨즈박스영역(3),(4)에 전혀 겹쳐지지 않도록 형성된 것을 제외하면, 도 1의 구조와 동일하다.As shown in FIG. 3, the LOC package of the present invention is the same as the structure of FIG. 1 except that the inner leads 21 are formed so as not to overlap the fuse box regions 3 and 4 at all.

이와 같이 구성된 LOC 패키지에서는 봉지체(17), 예를 들어 에폭시계 성형수지가 반도체칩(1)과 내부리드들(11) 및 본딩와이어(15)를 외부 환경으로부터 보호하기 위해 봉지하는데, 이때 내부리드들(11)이 퓨즈박스영역(3),(4)에 겹쳐지지 않으므로 내부리드들(21)과 퓨즈박스영역(3),(4) 사이에 충전제가 전혀 채워질 수 없는 것이다.In the LOC package configured as described above, the encapsulation member 17, for example, an epoxy molding resin, is encapsulated to protect the semiconductor chip 1, the inner leads 11, and the bonding wire 15 from the external environment. Since the leads 11 do not overlap the fuse box areas 3 and 4, no filler is filled between the inner leads 21 and the fuse box areas 3 and 4.

따라서, 본 발명은 몰딩공정 후에 내부리드들(21)의 압력이 발생하더라도 큰 직경의 충전제에 의한 퓨즈박스영역(3),(4)의 표면 보호층의 균열 발생을 방지할 수 있다.Therefore, the present invention can prevent cracking of the surface protective layers of the fuse box regions 3 and 4 by the large diameter filler even if the pressure of the inner leads 21 occurs after the molding process.

도 4는 본 발명에 의한 다른 LOC 패키지의 구조를 나타낸 요부 평면도이고, 도 5는 도 4의 A-A선을 따라 절단한 단면도이다. 설명의 편의상 도 4 및 도 5를 연관하여 설명하기로 한다.Figure 4 is a plan view of the main portion showing the structure of another LOC package according to the present invention, Figure 5 is a cross-sectional view taken along the line A-A of FIG. For convenience of description, the description will be made with reference to FIGS. 4 and 5.

도시된 바와 같이, 본 발명의 LOC 패키지는 퓨즈박스영역(3),(4)의 영역(3a),(4a)에 겹쳐지는 LOC리드프레임의 내부리드(11)의 하부면에 커버수단인 커버용 절연성 접착테이프(41)가 접착된 것을 제외하면, 도 1의 구조와 동일하다. 여기서, 커버용 절연성 접착테이프(41)가 영역(3a),(4a)을 커버하도록 일체로 형성된 폴리이미드 필름이다.As shown, the LOC package of the present invention is a cover which is a cover means on the lower surface of the inner lead 11 of the LOC lead frame overlapping the regions 3a and 4a of the fuse box regions 3 and 4. It is the same as the structure of FIG. 1 except that the insulating insulating adhesive tape 41 is bonded. Here, the cover insulating adhesive tape 41 is a polyimide film integrally formed so as to cover the regions 3a and 4a.

이와 같이 구성된 LOC 패키지에서는 내부리드(11)의 일부 영역이 퓨즈박스영역(3),(4)의 영역(3a),(4a)에 겹쳐지더라도 내부리드(11)의 하부면에 접착된 커버수단인 커버용 절연성 접착테이프(41)가 영역(3a),(4a)을 커버하므로 내부리드(11)와 영역(3a).(4a) 사이의 빈 공간 간격이 접착테이프(41)의 두께만큼 좁아진다. 그래서, 봉지체(17)가 영역(3a).(4a)의 빈 공간에 채워지더라도 작은 직경의 충전제만이 채워지고 큰 직경의 충전제가 전혀 채워지지 못하는 것이다.In the LOC package configured as described above, the cover bonded to the lower surface of the inner lead 11 even if a portion of the inner lead 11 overlaps the regions 3a and 4a of the fuse box regions 3 and 4. The cover insulating adhesive tape 41, which is a means, covers the regions 3a and 4a, so that the gap between the inner lead 11 and the regions 3a and 4a is equal to the thickness of the adhesive tape 41. Narrows. Thus, even if the encapsulation body 17 is filled in the empty spaces of the regions 3a. 4a, only the small diameter filler is filled and the large diameter filler is not filled at all.

따라서, 몰딩공정 후에 내부리드들(11)에 의한 압력이 발생하더라도 큰 직경의 충전제에 의한 퓨즈박스영역(3),(4)의 표면 보호층의 균열 발생을 방지할 수 있다.Therefore, even if the pressure caused by the inner leads 11 after the molding process, it is possible to prevent the occurrence of cracks in the surface protective layer of the fuse box region (3), (4) by a large diameter filler.

이상에서 살펴본 바와 같이, 본 발명에 의한 LOC 패키지는 내부리드를 퓨즈박스영역에 겹쳐지지 않도록 형성하거나 퓨즈박스영역에 겹쳐질 내부리드의 하부면에 커버용 절연성 접착테이프를 접착하도록 이루어져 있다.As described above, the LOC package according to the present invention is formed so that the inner lead does not overlap the fuse box region or the adhesive insulating tape for the cover is adhered to the lower surface of the inner lead to overlap the fuse box region.

따라서, 본 발명은 몰딩공정 후에 내부리드에 의한 압력이 발생하더라도 큰 직경에 의한 봉지체의 충전제에 의한 퓨즈박스영역의 표면 보호층 손상 발생을 방지하여 LOC패키지의 신뢰성을 향상시킨다.Therefore, the present invention improves the reliability of the LOC package by preventing the occurrence of damage to the surface protection layer of the fuse box region by the filler of the encapsulation material due to the large diameter even if the pressure caused by the inner lead occurs after the molding process.

한편, 본 발명은 하나의 내부리드가 퓨즈박스영역의 일부 영역을 겹쳐지는 것을 도면에 도시하고 있으나 이에 한정하지 않고 다수개의 내부리드들이 해당하는 퓨즈박스영역의 일부 영역을 각각 겹쳐질 수도 있음은 당연하다 할 것이다.Meanwhile, the present invention shows that one inner lead overlaps a portion of the fuse box region, but the present invention is not limited thereto, and a plurality of inner leads may overlap some regions of the corresponding fuse box region. Will do.

도 1은 종래 기술에 의한 LOC 패키지의 구조를 나타낸 요부 평면도.1 is a plan view of main parts showing the structure of a LOC package according to the prior art.

도 2는 도 1의 A-A선을 따라 절단한 단면도.2 is a cross-sectional view taken along the line A-A of FIG.

도 3은 본 발명에 의한 LOC 패키지의 구조를 나타낸 요부 평면도.Figure 3 is a plan view of the main portion showing the structure of the LOC package according to the present invention.

도 4는 본 발명에 의한 다른 LOC 패키지의 구조를 나타낸 요부 평면도.Figure 4 is a plan view of the main portion showing the structure of another LOC package according to the present invention.

도 5는 도 4의 A-A선을 따라 절단한 단면도.5 is a cross-sectional view taken along the line A-A of FIG.

< 도면의 주요부분에 대한 부호의 설명 ><Description of Symbols for Major Parts of Drawings>

1: 반도체칩 3,4: 퓨즈박스(fuse box) 영역 5: 본딩패드 11: 내부리드 13: 다이어태치용 접착테이프 15: 본딩와이어 17: 봉지체 21: 내부리드 41: 커버용 접착테이프DESCRIPTION OF SYMBOLS 1 Semiconductor chip 3 and 4 Fuse box area | region 5: Bonding pad 11: Internal lead 13: Adhesive tape for die attach 15: Bonding wire 17: Encapsulation body 21: Internal lead 41: Adhesive tape for cover

Claims (4)

상부면에 수리(repair)용 퓨즈박스영역 및 본딩패드들이 형성된 반도체칩;A semiconductor chip having a repair fuse box region and bonding pads formed on an upper surface thereof; 다이어태치용 접착테이프에 의해 상기 반도체칩의 상부면에 접착되어, 상기 수리(repair)용 퓨즈박스영역에 겹쳐지지 않는 내부리드들 및 겹쳐지는 내부리드들;Inner leads and overlapping inner leads attached to an upper surface of the semiconductor chip by a die attach adhesive tape and not overlapping the repair fuse box region; 상기 본댕패드들을 겹쳐지지 않는 내부리드들 및 겹쳐지는 내부리드들에 대응하여 각각 전기적으로 연결하는 본딩와이어;Bonding wires electrically connecting the bond pads to non-overlapping inner leads and overlapping inner leads, respectively; 상기 겹쳐지는 내부리드들의 소정영역에 고정되어 상기 퓨즈박스영역의 겹쳐지는 영역을 커버하는 커버수단; 그리고A cover unit fixed to a predetermined area of the overlapping inner leads to cover an overlapping area of the fuse box area; And 상기 각부들을 봉지하는 봉지체;An encapsulation body encapsulating the respective parts; 를 포함하는 것을 특징으로 하는 LOC 패키지.LOC package comprising a. 제 1 항에 있어서, 상기 커버수단이 상기 겹쳐지는 내부리드들의 소정영역에 접착되는 커버용 접착테이프인 것을 특징으로 하는 LOC 패키지.The LOC package according to claim 1, wherein the cover means is a cover adhesive tape adhered to a predetermined region of the overlapping inner leads. 제 2 항에 있어서, 상기 커버용 접착테이프가 절연성 접착테이프인 것을 특징으로 하는 LOC 패키지.The LOC package according to claim 2, wherein the cover adhesive tape is an insulating adhesive tape. 제 3 항에 있어서, 상기 커버용 접착테이프가 폴리이미드계 필름인 것을 특징으로 하는 LOC 패키지.4. The LOC package according to claim 3, wherein the cover adhesive tape is a polyimide film.
KR1019970029366A 1997-06-30 1997-06-30 Loc package KR100468024B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970029366A KR100468024B1 (en) 1997-06-30 1997-06-30 Loc package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970029366A KR100468024B1 (en) 1997-06-30 1997-06-30 Loc package

Publications (2)

Publication Number Publication Date
KR19990005193A KR19990005193A (en) 1999-01-25
KR100468024B1 true KR100468024B1 (en) 2005-05-18

Family

ID=37302500

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970029366A KR100468024B1 (en) 1997-06-30 1997-06-30 Loc package

Country Status (1)

Country Link
KR (1) KR100468024B1 (en)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05315455A (en) * 1992-05-13 1993-11-26 Hitachi Ltd Semiconductor device
JPH0778910A (en) * 1993-09-07 1995-03-20 Nec Ic Microcomput Syst Ltd Semiconductor device
KR970046975U (en) * 1995-12-28 1997-07-31 Leadframe Structure for Semiconductor Package with Fuse Region
KR100196285B1 (en) * 1996-04-18 1999-06-15 윤종용 Addition method of lead and chip, of lead on chip package
JPH11265939A (en) * 1998-03-17 1999-09-28 Hitachi Ltd Semiconductor device and its manufacture

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05315455A (en) * 1992-05-13 1993-11-26 Hitachi Ltd Semiconductor device
JPH0778910A (en) * 1993-09-07 1995-03-20 Nec Ic Microcomput Syst Ltd Semiconductor device
KR970046975U (en) * 1995-12-28 1997-07-31 Leadframe Structure for Semiconductor Package with Fuse Region
KR100196285B1 (en) * 1996-04-18 1999-06-15 윤종용 Addition method of lead and chip, of lead on chip package
JPH11265939A (en) * 1998-03-17 1999-09-28 Hitachi Ltd Semiconductor device and its manufacture

Also Published As

Publication number Publication date
KR19990005193A (en) 1999-01-25

Similar Documents

Publication Publication Date Title
US6777268B2 (en) Method of fabricating tape attachment chip-on-board assemblies
KR100825784B1 (en) Semiconductor package suppressing a warpage and wire open defects and manufacturing method thereof
KR101059629B1 (en) Semiconductor Package Manufacturing Method
US20040018662A1 (en) Method of manufacturing a semiconductor device
JP2958136B2 (en) Semiconductor integrated circuit device, its manufacturing method and mounting structure
US5278101A (en) Semiconductor device and method for manufacturing the same
KR20010022174A (en) Semiconductor device and method for manufacturing the same
KR100468024B1 (en) Loc package
KR100475340B1 (en) Lead-on Chip Package
KR100382965B1 (en) Resin-sealed semiconductor device and manufacturing method thereof
US20060180906A1 (en) Chip package and producing method thereof
US20080088037A1 (en) Semiconductor package and method for manufacturing the same
US11694950B2 (en) Semiconductor package
US11961778B2 (en) Semiconductor device package having multi-layer molding compound and method
KR19990051002A (en) Laminated package and its manufacturing method
US6856028B1 (en) Semiconductor device having an improved mounting structure
KR19980022527A (en) Chip Scale Package with Clip Leads
KR0138301B1 (en) Lead on chip package
US20050067720A1 (en) Method of forming an encapsulation layer on a back side of a wafer
KR20070075925A (en) Loc type semiconductor chip package having inner lead frame having notch
KR19980058400A (en) Multi-chip package
KR19990005518A (en) Lead-on chip package
KR19990050856A (en) Vijay package and manufacturing method
KR19990017845U (en) Semiconductor package
JPH02271557A (en) Semiconductor device and its manufacture

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee