KR100475340B1 - Lead-on Chip Package - Google Patents
Lead-on Chip Package Download PDFInfo
- Publication number
- KR100475340B1 KR100475340B1 KR1019970031502A KR19970031502A KR100475340B1 KR 100475340 B1 KR100475340 B1 KR 100475340B1 KR 1019970031502 A KR1019970031502 A KR 1019970031502A KR 19970031502 A KR19970031502 A KR 19970031502A KR 100475340 B1 KR100475340 B1 KR 100475340B1
- Authority
- KR
- South Korea
- Prior art keywords
- semiconductor chip
- inner leads
- bus bars
- loc
- filler
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Lead Frames For Integrated Circuits (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
본 발명은 버스바(bus bar) 또는 내부리드와 반도체칩 사이의 접착테이프를 연장시켜 리드프레임과 반도체칩 사이에 봉지체의 충전제가 채워지지 않도록 한 LOC 패키지에 관한 것이다. The present invention relates to a LOC package in which an adhesive tape between a bus bar or an inner lead and a semiconductor chip is extended so that a filler of an encapsulant is not filled between the lead frame and the semiconductor chip.
본 발명의 목적은 내부리드들과 반도체칩 사이의 겹쳐진 빈 공간을 최소화하여 봉지체의 충전제에 의한 반도체칩의 표면 보호층 손상 발생을 방지시키도록 한 LOC 패키지를 제공하는데 있다. An object of the present invention is to provide a LOC package which minimizes the overlapping empty space between the inner leads and the semiconductor chip to prevent damage to the surface protection layer of the semiconductor chip by the filler of the encapsulation.
본 발명은 LOC 리드프레임의 업셋된 내부리드들 또는 버스바들이 반도체칩의 외측부까지(또는 그 이상) 연장된 접착테이프에 의해 반도체칩에 접착되어 내부리드들 또는 버스바들과 반도체칩 사이에 빈 공간의 존재를 제거하는 것을 특징으로한다. 따라서, 본 발명은 봉지체의 충전제가 반도체칩과 내부리드들 또는 버스바들 사이에 채워지지 않으므로 몰딩공정 완료 후의 내부리드들 또는 버스바들의 압력에 의한 충전제의 열적, 기계적 응력으로부터 반도체칩의 표면 보호층 손상을 보호할 수 있다. The present invention provides a void space between the inner leads or bus bars and the semiconductor chip, wherein the inner leads or bus bars of the LOC leadframe are bonded to the semiconductor chip by an adhesive tape extending to the outer side of the semiconductor chip (or more). Characterized by removing the presence of. Accordingly, the present invention protects the surface of the semiconductor chip from the thermal and mechanical stress of the filler due to the pressure of the inner leads or bus bars after the molding process is completed because the filler of the encapsulation material is not filled between the semiconductor chip and the inner leads or bus bars. Can protect the layer damage.
Description
본 발명은 리드 온 칩(Lead On Chip; 이하, LOC로 약하기로 함) 패키지에 관한 것으로, 더욱 상세하게는 버스바 또는 내부리드와 반도체칩 사이의 접착테이프를 연장시켜 리드프레임과 반도체칩 사이에 봉지체의 충전제가 채워지지 않도록 한 LOC 패키지에 관한 것이다. The present invention relates to a lead on chip (hereinafter, referred to as LOC) package, and more particularly, to extend an adhesive tape between a bus bar or an inner lead and a semiconductor chip, between a lead frame and a semiconductor chip. It relates to a LOC package in which the filler of the encapsulation material is not filled.
일반적으로 널리 알려진 바와 같이, 최근, 전자기기와 정보기기의 메모리 용량이 대용량화함에 따라 DRAM과 SRAM과 같은 반도체 메모리소자는 고집적화되면서 칩사이즈가 점차 증대하고 있다. 반면에 상기 반도체칩을 내장하는 반도체칩 패키지는 전자기기와 정보기기의 경량화 추세로 인하여 경박단소화되고 있다.As is generally known, in recent years, as memory capacities of electronic devices and information devices are increased, semiconductor memory devices such as DRAM and SRAM are highly integrated and chip sizes are gradually increasing. On the other hand, the semiconductor chip package incorporating the semiconductor chip is light and short due to the light weight of electronic devices and information devices.
반도체칩 패키지의 면적 대비 반도체칩의 면적이 최대 50% 정도였으나, 반도체칩의 다기능화, 고집적화로 인하여 반도체칩의 점유율이 70 - 80%까지 증가함에 따라 반도체칩의 점유 영역을 제외한 나머지 영역에 내부리드를 평면 배치할 수 있는 공간이 거의 없어지므로 이를 해결하기 위해 LOC(lead on chip) 또는 COL(chip on lead) 형태의 패키지가 개발되었다.The area of the semiconductor chip was up to 50% of the area of the semiconductor chip package, but due to the multifunction and high integration of the semiconductor chip, the share of the semiconductor chip increased to 70-80%, so that the internal area of the semiconductor chip package was excluded. Since there is little space for flat lead placement, packages have been developed in the form of lead on chip (LOC) or chip on lead (COL).
도 1은 종래 기술에 의한 LOC 패키지의 와이어본딩공정 후의 구조를 나타낸 평면사시도이고, 도 2는 도 1의 A-A선에 따른 LOC 패키지의 몰딩공정 후의 구조를 나타낸 단면도이다. 설명의 편의상 도 1 및 도 2를 연관하여 설명하기로 한다.1 is a plan perspective view showing the structure after the wire bonding process of the LOC package according to the prior art, Figure 2 is a cross-sectional view showing the structure after the molding process of the LOC package along the line A-A of FIG. For convenience of description, the description will be made with reference to FIGS. 1 and 2.
도 1에 도시된 바와 같이, LOC리드프레임의 내부리드들(11)과 버스바(12)의 하부면 내측부가 다이어태치용 접착테이프(13)에 의해 반도체칩(1)의 상부면에 다이어태치되어 있고, 반도체칩(1)의 센터패드들(3)이 본딩와이어(15)에 의해 내부리드들(11)과 버스바(12)에 각각 대응하여 전기적으로 연결되어 있고, 봉지체(17)가 상기 각부를 에워싸고 있다.As shown in FIG. 1, the inner leads 11 of the LOC lead frame and the inner side of the lower surface of the
이와 같이 구성된 LOC 패키지에서는 봉지체(17), 예를 들어 에폭시계 성형수지가 반도체칩(1)과 내부리드들(11) 및 본딩와이어(15)를 외부 환경으로부터 보호하기 위해 봉지하는데, 이때 접착테이프(13)가 반도체칩(1)의 상부면 외측부까지 내부리드들(11) 또는 버스바들(12)을 따라 연장되지 않았으므로 반도체칩(1)과 내부리드들(11) 또는 버스바들(12)이 겹쳐지는 부분에 빈 공간(5)이 존재한다. 따라서, 봉지체(17)가 빈 공간(5)에도 채워짐은 당연하다.In the LOC package configured as described above, the
그러나, 몰딩공정이 완료되고 나면, 반도체칩(1)과 내부리드(11)의 열팽창계수 차이로 인하여 내부리드들(11) 또는 버스바들(12) 모두가 일정한 압력을 받아 내부리드들(11) 또는 버스바들(12)과 반도체칩(1) 사이에 존재하는 봉지체(17), 특히 봉지체를 구성하는 하나의 물질인 충전제(도시 안됨)에 열적, 기계적 응력을 유발시킨다. 여기서, 충전제는 봉지체(17)의 유동성을 조절하고 경도를 높이기 위해 첨가되는 첨가제로서, 수십μm 내지 수백μm의 다양한 직경을 가지며 가끔 수백μm의 직경을 초과하는 등 다양한 직경을 갖고 있다.However, after the molding process is completed, due to the difference in thermal expansion coefficient between the
이로 인하여 내부리드들(11) 또는 버스바들(12)에 겹쳐지는 영역에서는 충전 제로 인하여 반도체칩(1)의 표면층인 보호층의 균열이 발생하고 심한 경우, 보호층 아래의 회로패턴들이 손상을 받는다. 결국, LOC 패키지의 특성 불량이 야기되는 것이다. As a result, cracks in the protective layer, which is the surface layer of the
따라서, 본 발명의 목적은 내부리드들과 반도체칩 사이의 겹쳐진 빈 공간을 최소화하여 봉지체의 충전제에 의한 반도체칩의 표면 보호층 손상 발생을 방지시키도록 한 LOC 패키지를 제공하는데 있다. Accordingly, an object of the present invention is to provide a LOC package which minimizes the overlapping space between the inner leads and the semiconductor chip to prevent damage to the surface protection layer of the semiconductor chip by the filler of the encapsulation material.
이와 같은 목적을 달성하기 위한 본 발명에 의한 LOC 패키지는 다이어태치용 접착테이프가 내부리드들과 반도체칩 사이에 접착되지 않고 버스바들과 반도체칩 사이에서만 반도체칩의 상부면 외측부보다 더 연장하여 접착되며 상기 접착테이프와의 접착되는 버스바들의 영역이 업셋(upset)된 것을 특징으로 한다. 따라서, 반도체칩과 내부리드들 사이뿐만 아니라 반도체칩과 버스바 사이에도 빈 공간이 존재하지 않으므로 봉지체의 충전제에 의한 반도체칩의 표면 보호층 손상 발생이 억제된다. LOC package according to the present invention for achieving the above object is a die-attach adhesive tape is not bonded between the inner lead and the semiconductor chip, but extended more than the outer side of the upper surface of the semiconductor chip only between the bus bars and the semiconductor chip The area of the bus bars bonded to the adhesive tape is upset. Therefore, since there is no empty space between the semiconductor chip and the inner leads as well as between the semiconductor chip and the bus bar, the occurrence of damage to the surface protective layer of the semiconductor chip by the filler of the encapsulation is suppressed.
또한, 이와 같은 목적을 달성하기 위한 본 발명에 의한 LOC 패키지는 다이어태치용 접착테이프가 내부리드들중 소정의 내부리드들과 반도체칩의 사이에서만 반도체칩의 상부면 외측부보다 더 연장하여 접착되는 것을 특징으로 한다. 따라서, 반도체칩과 내부리드들 사이에 빈 공간이 존재하지 않으므로 봉지체의 충전제에 의한 반도체칩의 표면 보호층 손상 발생이 억제된다.In addition, the LOC package according to the present invention for achieving the above object is that the adhesive tape for the die attach is bonded to extend more than the outer side of the upper surface of the semiconductor chip only between the predetermined inner leads and the semiconductor chip of the inner leads. It features. Therefore, since there is no empty space between the semiconductor chip and the inner leads, the occurrence of damage to the surface protective layer of the semiconductor chip by the filler of the encapsulation is suppressed.
이하, 본 발명에 의한 LOC 패키지를 첨부한 도면을 참조하여 상세히 설명하기로 한다. 종래의 부분과 동일한 구성과 동일한 작용을 하는 부분에는 동일한 부호를 부여한다.Hereinafter, a LOC package according to the present invention will be described in detail with reference to the accompanying drawings. The same code | symbol is attached | subjected to the part which has the same structure and the same function as the conventional part.
도 3은 본 발명에 의한 LOC 패키지의 와이어본딩공정 후의 구조를 나타낸 평면사시도이고, 도 4는 도 3의 A-A선에 따른 몰딩공정 후의 구조를 나타낸 단면도이고, 도 5는 도 3의 B-B선을 따른 몰딩공정 후의 구조를 나타낸 단면도이다. 설명의 편의상 도 3 내지 도 5를 연관하여 설명하기로 한다.Figure 3 is a plan perspective view showing the structure after the wire bonding process of the LOC package according to the present invention, Figure 4 is a cross-sectional view showing the structure after the molding process according to the line AA of Figure 3, Figure 5 is a line along the BB line of Figure 3 It is sectional drawing which shows the structure after a molding process. For convenience of description, the description will be made with reference to FIGS. 3 to 5.
도시된 바와 같이, 본 발명의 LOC 패키지는 내부리드들(11)이 반도체칩(1)의 상부면에 직접 접촉하고 버스바들(32)만이 접착테이프(33)에 의해 반도체칩(1)의 상부면에 접착되어 있는 것을 제외하면, 도 1의 구조와 동일하다.As shown, in the LOC package of the present invention, the
여기서, 접착테이프(33)가 반도체칩(1)의 상부면 외측부까지 연장되거나 외측부보다 더 연장되어 있고, 접착테이프(33)와 접착되는 버스바들(32)의 영역이 접착테이프(33)의 두께만큼 업셋되어 있다. 한편, 버스바들(32)이 반도체칩(1)의 상부면에 직접 접착하고 내부리드들(11)만이 접착테이프(33)에 의해 반도체칩(1)의 상부면에 접착되며 업셋되어도 무방하다.Here, the
이와 같이 구성된 LOC 패키지에서는 봉지체(17), 예를 들어 에폭시계 성형수지가 반도체칩(1), 내부리드들(11), 버스바들(32) 및 본딩와이어(15)를 외부 환경으로부터 보호하기 위해 봉지하는데, 이때 내부리드들(11) 또는 버스바들(32)과 반도체칩(1) 사이에 빈 공간이 존재하지 않으므로 내부리드들(11) 또는 버스바들(32)과 반도체칩(1) 사이에 봉지체(17)의 충전제가 채워지지 않음은 당연하다.In the LOC package configured as described above, the
따라서, 본 발명은 몰딩공정 후에 내부리드들(11) 또는 버스바(32)의 압력이 발생하더라도 충전제에 의한 반도체칩(1)의 표면 보호층의 균열 발생을 방지할 수 있다. Therefore, the present invention can prevent the occurrence of cracking of the surface protective layer of the
도 6은 본 발명에 의한 다른 LOC 패키지의 와이어본딩공정 후의 구조를 나타낸 평면사시도이고, 도 7은 도 6의 A-A선에 따른 몰딩공정 후의 단면도이고, 도 8은 도 6의 B-B선에 따른 몰딩공정 후의 단면도이다. 설명의 편의상 도 6 내지 도 8을 연관하여 설명하기로 한다. 6 is a plan perspective view showing a structure after a wire bonding process of another LOC package according to the present invention, FIG. 7 is a cross-sectional view after a molding process taken along line AA of FIG. 6, and FIG. 8 is a molding process taken along line BB of FIG. 6. The following is a cross-sectional view. For convenience of description, the description will be given with reference to FIGS. 6 to 8.
도시된 바와 같이, 본 발명의 LOC 패키지는 버스바들이 없고 대부분의 중간부분의 내부리드들(11)이 반도체칩(1)의 상부면에 직접 접촉하고, 최외측의 내부리드들(61)만이 접착테이프(63)에 의해 반도체칩(1)의 상부면에 접착되어 있는 것을 제외하면, 도 1의 구조와 동일하다. As shown, the LOC package of the present invention has no busbars and most of the
여기서, 접착테이프(63)가 반도체칩(1)의 상부면 외측부까지 연장되거나 외측부보다 더 연장되어 있고, 내부리드들(61)이 접착테이프(63)의 두께만큼 업셋되어 있다. 한편, 내부리드들(61)이 최외측에 한정하지 않고 중간부분에 위치하여도 무방하고 내부리드들 모두에 접착테이프(63)가 접착되어도 무방하다.Here, the
이와 같이 구성된 LOC 패키지에서는 봉지체(17), 예를 들어 에폭시계 성형수지가 반도체칩(1)과 내부리드들(11),(61) 및 본딩와이어(15)를 외부 환경으로부터 보호하기 위해 봉지하는데, 이때 내부리드들(11),(61)과 반도체칩(1) 사이에 빈 공간이 존재하지 않으므로 내부리드들(11),(61)과 반도체칩(1) 사이에 봉지체(17)의 충전제가 채워지지 않음은 당연하다. In the LOC package configured as described above, the
따라서, 본 발명은 몰딩공정 후에 내부리드들(11),(61)의 압력이 발생하더라도 충전제에 의한 반도체칩(1)의 표면 보호층의 균열 발생을 방지할 수 있다.Therefore, the present invention can prevent cracking of the surface protective layer of the
이상에서 살펴본 바와 같이, 본 발명에 의한 LOC 패키지는 LOC 리드프레임의 업셋된 내부리드들 또는 버스바들이 반도체칩의 외측부까지(또는 그 이상) 연장된 접착테이프에 의해 반도체칩에 접착되어 내부리드들 또는 버스바들과 반도체칩 사이에 빈 공간의 존재를 제거한다.As described above, the LOC package according to the present invention is bonded to the semiconductor chip by adhesive tapes in which upset inner leads or busbars of the LOC lead frame extend to the outer side of the semiconductor chip (or more). Alternatively, an empty space is removed between the busbars and the semiconductor chip.
따라서, 본 발명은 봉지체의 충전제가 반도체칩과 내부리드들 또는 버스바들 사이에 채워지지 않으므로 몰딩공정 완료 후의 내부리드들 또는 버스바들의 압력에 의한 충전제의 열적, 기계적 응력으로부터 반도체칩의 표면 보호층 손상을 보호할 수 있다. Accordingly, the present invention protects the surface of the semiconductor chip from the thermal and mechanical stress of the filler due to the pressure of the inner leads or bus bars after the molding process is completed because the filler of the encapsulation material is not filled between the semiconductor chip and the inner leads or bus bars. Can protect the layer damage.
한편, 본 발명은 도시된 도면과 상세한 설명에 기술된 내용에 한정하지 않으며 본 발명의 사상을 벗어나지 않는 범위내에서 다양한 형태의 LOC 리드프레임에도 적용 가능함은 이 분야에 통상의 지식을 가진 자에게는 자명한 사실이다.On the other hand, the present invention is not limited to the contents described in the drawings and the detailed description is applicable to various types of LOC lead frame without departing from the spirit of the present invention is apparent to those skilled in the art. One is true.
도 1은 종래 기술에 의한 LOC 패키지의 와이어본딩공정 후의 구조를 나타낸 평면사시도.1 is a plan perspective view showing a structure after a wire bonding process of a LOC package according to the prior art.
도 2는 도 1의 A-A선에 따른 몰딩공정 후의 구조를 나타낸 단면도.2 is a cross-sectional view showing a structure after the molding process taken along the line A-A of FIG.
도 3은 본 발명에 의한 LOC 패키지의 와이어본딩공정 후의 구조를 나타낸 평면사시도. Figure 3 is a perspective view showing the structure after the wire bonding step of the LOC package according to the present invention.
도 4는 도 3의 A-A선에 따른 몰딩공정 후의 구조를 나타낸 단면도.4 is a cross-sectional view showing a structure after the molding process taken along the line A-A of FIG.
도 5는 도 3의 B-B선에 따른 몰딩공정 후의 구조를 나타낸 단면도.5 is a cross-sectional view showing a structure after the molding process taken along the line B-B of FIG.
도 6은 본 발명에 의한 다른 LOC 패키지의 와이어본딩공정 후의 구조를 나타낸 평면사시도.Figure 6 is a plan perspective view showing a structure after the wire bonding process of another LOC package according to the present invention.
도 7은 도 6의 A-A선에 따른 몰딩공정 후의 구조를 나타낸 단면도.7 is a cross-sectional view showing a structure after the molding process taken along the line A-A of FIG.
도 8은 도 6의 B-B선에 따른 몰딩공정 후의 구조를 나타낸 단면도.8 is a cross-sectional view showing a structure after the molding process taken along the line B-B in FIG.
<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for the main parts of the drawings>
1: 반도체칩 3: 센터패드 1: semiconductor chip 3: center pad
11: 내부리드 12: 버스바(bus bar) 11: internal lead 12: bus bar
13: 접착테이프 15: 본딩와이어 13: adhesive tape 15: bonding wire
17: 봉지체 32: 버스바 17: Enclosure 32: Busbar
33,63: 접착테이프 61: 내부리드33,63: adhesive tape 61: inner lead
Claims (8)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019970031502A KR100475340B1 (en) | 1997-07-08 | 1997-07-08 | Lead-on Chip Package |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019970031502A KR100475340B1 (en) | 1997-07-08 | 1997-07-08 | Lead-on Chip Package |
Publications (2)
Publication Number | Publication Date |
---|---|
KR19990009189A KR19990009189A (en) | 1999-02-05 |
KR100475340B1 true KR100475340B1 (en) | 2005-05-27 |
Family
ID=43666922
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019970031502A KR100475340B1 (en) | 1997-07-08 | 1997-07-08 | Lead-on Chip Package |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100475340B1 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101975815B1 (en) | 2017-07-21 | 2019-05-07 | 조상주 | Protective equipment body for training taewondo |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR940006083A (en) * | 1992-08-03 | 1994-03-23 | 가나이 쯔또무 | Corrosion resistant magnetic film and magnetic head using the same |
JPH0722439A (en) * | 1993-06-24 | 1995-01-24 | Hitachi Ltd | Lead frame and semiconductor chip and their connection structure and semiconductor integration circuit device configured with it |
JPH07130944A (en) * | 1993-11-02 | 1995-05-19 | Hitachi Cable Ltd | Lead frame for semiconductor device |
KR960006376U (en) * | 1994-07-14 | 1996-02-17 | 현대전자산업주식회사 | Composite lead-on-chip package |
-
1997
- 1997-07-08 KR KR1019970031502A patent/KR100475340B1/en not_active IP Right Cessation
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR940006083A (en) * | 1992-08-03 | 1994-03-23 | 가나이 쯔또무 | Corrosion resistant magnetic film and magnetic head using the same |
JPH0722439A (en) * | 1993-06-24 | 1995-01-24 | Hitachi Ltd | Lead frame and semiconductor chip and their connection structure and semiconductor integration circuit device configured with it |
JPH07130944A (en) * | 1993-11-02 | 1995-05-19 | Hitachi Cable Ltd | Lead frame for semiconductor device |
KR960006376U (en) * | 1994-07-14 | 1996-02-17 | 현대전자산업주식회사 | Composite lead-on-chip package |
KR0122902Y1 (en) * | 1994-07-14 | 1998-10-01 | 김주용 | Multi type lead on chip package |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101975815B1 (en) | 2017-07-21 | 2019-05-07 | 조상주 | Protective equipment body for training taewondo |
Also Published As
Publication number | Publication date |
---|---|
KR19990009189A (en) | 1999-02-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7230323B2 (en) | Ground-enhanced semiconductor package and lead frame for the same | |
JPH08116016A (en) | Lead frame and semiconductor device | |
KR100242393B1 (en) | Semiconductor package and fabrication method | |
EP0710982A2 (en) | Personalized area leadframe coining or half etching for reduced mechanical stress at device edge | |
KR100475340B1 (en) | Lead-on Chip Package | |
USH73H (en) | Integrated circuit packages | |
US20030038358A1 (en) | Semiconductor package without outer leads | |
KR100206880B1 (en) | Culumn type package, having heatsink | |
KR100468024B1 (en) | Loc package | |
KR19990034731A (en) | Lead-on chip lead frames and packages using them | |
KR100355797B1 (en) | semiconductor package and its manufacturing method | |
KR19990035569A (en) | package | |
KR19980022527A (en) | Chip Scale Package with Clip Leads | |
KR19990005518A (en) | Lead-on chip package | |
KR100282414B1 (en) | bottom leaded-type VCA(Variable Chip-size Applicable) package | |
KR100352117B1 (en) | Semiconductor package structure | |
KR0185571B1 (en) | Leadframe and semiconductor chip package | |
KR100384334B1 (en) | semiconductor package | |
KR20000034120A (en) | Multi-chip package of loc type and method for manufacturing multi-chip package | |
KR19990060190A (en) | Semiconductor chip package device comprising an adhesive tape having a plurality of through holes | |
KR19990017130A (en) | Leadframe | |
KR19990000383A (en) | High power package structure and manufacturing method | |
KR19990017133A (en) | LOC Package | |
KR19980057885A (en) | Chip scale package | |
JPS6245159A (en) | Semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
LAPS | Lapse due to unpaid annual fee |