KR100467041B1 - III-Nitride compound semiconductor light emitting device - Google Patents
III-Nitride compound semiconductor light emitting device Download PDFInfo
- Publication number
- KR100467041B1 KR100467041B1 KR1020030070758A KR20030070758A KR100467041B1 KR 100467041 B1 KR100467041 B1 KR 100467041B1 KR 1020030070758 A KR1020030070758 A KR 1020030070758A KR 20030070758 A KR20030070758 A KR 20030070758A KR 100467041 B1 KR100467041 B1 KR 100467041B1
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- nitride semiconductor
- light emitting
- emitting device
- type
- Prior art date
Links
Landscapes
- Led Devices (AREA)
Abstract
Description
본 발명은 질화물반도체 발광소자(III-Nitride compound semiconductor light emitting device)에 관한 것으로서, 특히 높은 외부 양자 효율을 가지는 질화물반도체 발광소자에 관한 것이다. 본 발명에서 말하는 질화물반도체는 AlxGayIn1-x-yN (0 ≤x ≤1, 0 ≤y ≤1, x + y ≤1)를 말한다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a nitride semiconductor light emitting device, and more particularly to a nitride semiconductor light emitting device having a high external quantum efficiency. The nitride semiconductor referred to in the present invention refers to Al x Ga y In 1-xy N (0 ≦ x ≦ 1, 0 ≦ y ≦ 1, x + y ≦ 1).
발광소자의 외부 양자 효율은 발광소자의 구조적인 형태와 구성물질들의 광학특성에 의해 많이 영향을 받는다. 일반적인 발광소자를 구성하는 반도체는 외부환경(에폭시 혹은 공기층)에 비해 높은 굴절률을 가지므로 전자와 정공의 결합으로 인해 생기는 대다수의 광자가 소자 내부에 머물게 된다. 이러한 광자는 외부로 탈출하기 전에 박막, 기판, 전극 등 여러 경로를 거치게 되는데 이에 따른 흡수에 의해 외부 양자 효율이 감소되게 된다.The external quantum efficiency of the light emitting device is greatly influenced by the structural shape of the light emitting device and the optical properties of the constituent materials. Since a semiconductor constituting a general light emitting device has a higher refractive index than an external environment (epoxy or air layer), the majority of photons generated by the combination of electrons and holes stays inside the device. These photons pass through various paths such as a thin film, a substrate, and an electrode before escaping to the outside, and the absorption reduces the external quantum efficiency.
특히, 질화물반도체 발광소자에 있어서는, p형 GaN의 낮은 전도도 때문에 효율적인 전류확산을 위해서 상층의 대다수의 영역에 일정한 두께의 전도막을 형성하게 되는데, 이러한 전도막에 의한 광자의 흡수에 의해 외부 양자 효율이 많이 저하된다. 또한, 기판이 마땅히 없어 높은 격자 부정합에도 불구하고 사파이어 기판을 사용하는데, 사파이어는 전기적인 절연체이기 때문에 n형 GaN에 전기적으로 연결되는 금속전극을 소자의 뒷면에 형성하기가 불가능하여 소자의 앞 부분을 n형 GaN가 노출되도록 식각하여 금속전극을 형성한다. 이러한 소자제작의 제한으로 인해 소자의 형태를 변형하여 외부양자효율을 높이는데 많은 제약이 따른다.Particularly, in the nitride semiconductor light emitting device, due to the low conductivity of p-type GaN, a conductive film having a constant thickness is formed in a large area of the upper layer for efficient current diffusion, and the external quantum efficiency is increased by absorption of photons by the conductive film. Deteriorates a lot. In addition, a sapphire substrate is used despite the high lattice mismatch because there is no substrate. Since sapphire is an electrical insulator, it is impossible to form a metal electrode electrically connected to n-type GaN on the back side of the device. Etching is performed to expose the n-type GaN to form a metal electrode. Due to the limitation of the device fabrication, there are many limitations to increase the external quantum efficiency by modifying the shape of the device.
표면격자 형성에 관한 기술은 AlGaInAs, AlGaInP 등의 계열에서 많은 연구가되었고 실제 많은 응용소자들이 상용화 되어 있다. 그러나, 예컨대 GaAs의 경우 굴절률(n)이 3.5로서 외부환경인 공기(n=1) 혹은 에폭시(n=1.5) 보다 대단히 높아서 실제 외부로 탈출하는 광자는 아주 소량이다.The technique of surface lattice formation has been studied in the series of AlGaInAs, AlGaInP, etc., and many applications are commercialized. However, in the case of GaAs, for example, the refractive index (n) is 3.5, which is much higher than the external environment of air (n = 1) or epoxy (n = 1.5), so that only a small amount of photons escape to the outside.
광자가 외부환경으로 탈출할 수 있는 최대 임계각은 발광소자를 형성하는 물질의 굴절률과 밀접한 관계가 있다. 반도체에서 공기로 탈출하기 위한 최대 임계각은 관계식 θc = arcsin(1/n)에 의해 결정된다. 여기서, θc 는 최대임계각을, n은 반도체의 굴절률을 나타낸다. 이 관계식에 의하면, 광자가 GaAs에서 공기 중으로 탈출하는 최대임계각은 16˚ 정도로 아주 작다. 이러한 최대 임계각의 제한에 의해 실제 활성층에서 생성된 광자가 외부로 탈출하는 양은 2% 정도로 아주 작다.The maximum critical angle at which photons can escape to the external environment is closely related to the refractive index of the material forming the light emitting device. The maximum critical angle for escape from the semiconductor into the air is determined by the relation θ c = arcsin (1 / n). Is the maximum critical angle, and n is the refractive index of the semiconductor. According to this relationship, the maximum critical angle at which photons escape from GaAs into the air is as small as 16 °. Due to the limitation of the maximum critical angle, the amount of photons generated in the actual active layer escapes to the outside is very small, about 2%.
이런 제약을 극복하고자 여러 기술들이 제안되었고 그 중에 가장 효과적인 것인 발광소자의 형태를 변형한다던지 혹은 표면에 표면격자들을 형성하는 것이다. 미국특허 제6570190B2호(발명의 명칭: LED having angled sides for increased side light extraction)에는 발광소자의 형태를 사다리꼴 모양을 가진 육면체 구조로 제작하는 내용이 개시되어 있고, 미국특허 제6504180B1호(발명의 명칭: Method of manufacturing surface textured high-efficiency radiating devices and devices obtained therefrom)에는 표면 격자를 광자가 발생하는 활성층의 바로 윗부분 혹은 아래 부분에 습식 및 건식식각으로 형성하는 내용이 개시되어 있다.Various techniques have been proposed to overcome this limitation, and the most effective among them is to modify the shape of the light emitting device or to form surface grids on the surface. U.S. Patent No. 6,657,90B2 (name of the invention: LED having angled sides for increased side light extraction) discloses the construction of a light emitting device in the form of a hexagonal structure having a trapezoidal shape, and U.S. Patent No. 6504180B1 (name of the invention). Method of manufacturing surface textured high-efficiency radiating devices and devices obtained therefrom discloses the formation of surface gratings by wet and dry etching directly above or below an active layer where photons are generated.
그러나, 표면격자를 형성하여 외부양자 효율을 높이는 방법은 질화물반도체 발광소자에는 적용하기가 어려운데, 그 이유는 다음과 같다.However, the method of increasing the external quantum efficiency by forming the surface grid is difficult to apply to the nitride semiconductor light emitting device, for the following reasons.
첫째, 사파이어 기판과도 격자부정합이 클 뿐 아니라 서로 다른 질화물 반도체, 예컨대 AlN, GaN, 및 InN 사이에도 격자 부정합이 크기 때문에 소자의 최상층을 이루는 p형 GaN를 성장함에 있어 두께에 많은 제약을 받는다. p형 GaN을 두껍게 성장시킬수록 격자부정합으로 인한 결정결함이 두드러지게 되어 광자의 흡수가 커져서 바람직하지 않게 된다. 일반적으로 p형 GaN층의 두께는 200nm를 넘지 않는데, 이렇게 얇은 경우에는 표면격자형성이 불가능하다.First, the lattice mismatch is also large with the sapphire substrate, and the lattice mismatch between the different nitride semiconductors, such as AlN, GaN, and InN, is large, and therefore, the thickness of the p-type GaN forming the uppermost layer of the device is limited. As the p-type GaN grows thicker, crystal defects due to lattice mismatch become more prominent, which increases the absorption of photons, which is undesirable. In general, the thickness of a p-type GaN layer does not exceed 200 nm, and in such a thin case, surface lattice formation is impossible.
둘째, 기판의 부재로 인해 사용되는 사파이어는 절연체이고 결정의 결합에너지가 매우 높고 안정적인 물질이기 때문에 표면격자형성이 매우 어렵다.Second, sapphire used due to the absence of the substrate is an insulator, the crystal lattice is very difficult and the surface lattice formation is very difficult because the material is very stable.
비록 질화물반도체가 투명하고 비교적 굴절률(GaN, n=2.5)이 낮아 광자가 탈출할 수 있는 최대 임계각(GaN의 경우 θc=24.6˚)이 커서 비교적 광 특성이 우수하다고 알려져 있지만 실제 내부에서 소멸되는 광자가 70%이상이다.Although the nitride semiconductor is transparent and has a relatively low refractive index (GaN, n = 2.5), the maximum critical angle at which photons can escape (θc = 24.6 ° in the case of GaN) is known to be excellent in optical characteristics, but photons that actually disappear inside Is more than 70%.
현재 질화물반도체 발광소자의 경우 외부양자효율을 높이기 위한 많은 기술들이 개발되고 있는데, 가장 대표적인 기술로는 플립칩 기술(미국특허 제 6573537B1호), 질화물반도체 발광소자를 형성하는 최상층인 p형 반도체층의 표면거칠기를 높이는 기술(미국특허 제6441403B1호), p형 반도체층 표면에 물결무늬를 형성하는 기술(미국특허 제6420735B2호)등이 있다.Currently, in the case of a nitride semiconductor light emitting device, many technologies are being developed to increase the external quantum efficiency. The most representative technique is flip chip technology (US Patent No. 6573537B1), and a p-type semiconductor layer, which is a top layer forming a nitride semiconductor light emitting device. There is a technique for increasing the surface roughness (US Pat. No. 6,443,3B1), a technique for forming a wave pattern on the surface of the p-type semiconductor layer (US Pat. No. 6,420,735B2).
상기 개시된 기술에서는 표면격자를 형성하기 위해 별도의 패턴을 형성하여 사진공정을 통해 식각마스크 층을 형성하고 건식 혹은 습식식각을 통해 표면격자를 형성한다. 이 방법에 의할 경우 형성하고자 하는 표면격자의 모양 혹은 크기에 많은 제약이 따른다. 특히 사진공정에 있어서 최소선폭의 제약이 있기 때문에 표면격자의 크기를 줄이거나 밀도를 높이기가 매우 어렵다.In the above-described technique, a separate pattern is formed to form a surface lattice to form an etch mask layer through a photo process, and form a surface lattice through dry or wet etching. In this method, there are many restrictions on the shape or size of the surface grid to be formed. In particular, it is very difficult to reduce the size of the surface lattice or increase the density because of the limitation of the minimum line width in the photographic process.
도 1은 종래의 질화물반도체 발광소자를 설명하기 위한 단면도이다.1 is a cross-sectional view illustrating a conventional nitride semiconductor light emitting device.
제조과정을 간단히 설명하면, 먼저, 질화물반도체 발광소자는, 절연기판(20) 상에 버퍼층(30), n형 질화물반도체로 이루어진 하부접촉층(31), n형 질화물반도체로 이루어진 하부클래드층(32), 질화물반도체로 이루어진 활성층(33), p형 질화물반도체로 이루어진 상부클래드층(34), 및 p형 질화물반도체로 이루어진 상부접촉층(35)을 순차적으로 결정성장 시킨다.Briefly describing the manufacturing process, first, the nitride semiconductor light emitting device includes a buffer layer 30, a lower contact layer 31 made of n-type nitride semiconductor, and a lower clad layer made of n-type nitride semiconductor (on the insulating substrate 20). 32), an active layer 33 made of nitride semiconductor, an upper cladding layer 34 made of p-type nitride semiconductor, and an upper contact layer 35 made of p-type nitride semiconductor are sequentially grown.
다음에, 상부접촉층(35) 상에 이와 오믹접촉되는 투명전극층(51)을 형성하고, 상부접촉층(35), 상부클래드층(32), 활성층(33), 및 하부클래드층(32)을 메사식각하여 하부접촉층(31)을 노출시킨 후에 하부접촉층(31) 상에 n형 오믹금속전극층(52)을 형성한다. 이어서, 투명전극층(51)상에 본딩패드(53)를 형성한다.Next, a transparent electrode layer 51 in ohmic contact with the upper contact layer 35 is formed, and the upper contact layer 35, the upper cladding layer 32, the active layer 33, and the lower cladding layer 32 are formed. The n-type ohmic metal electrode layer 52 is formed on the lower contact layer 31 after exposing the lower contact layer 31 by mesa etching. Subsequently, a bonding pad 53 is formed on the transparent electrode layer 51.
기판(20)은 통상 사파이어가 사용되는데 절연체 이므로 기판(20) 뒷면에는 전극을 형성할 수 없어 표면에 금속전극(51, 52)을 형성한다. 얇은 투명전극(51)을 통해 빛이 외부로 발광된다.Since sapphire is usually used as the substrate 20, since an electrode is not formed on the back surface of the substrate 20, metal electrodes 51 and 52 are formed on the surface of the substrate 20. Light is emitted to the outside through the thin transparent electrode 51.
도 1의 구조에서는 형태의 변경이 어렵고, 또한 최상층의 상부접촉층(35)은 얇게 형성되어야 하기 때문에 표면에 표면격자를 형성하기가 매우 까다롭다. 상부접촉층(35)을 비교적 두껍게(>1um) 형성하면 표면격자의 형성이 용이하나 현재의 성장기술로는 양질(良質)의 결정성을 갖는 두꺼운 p형 AlGaInN을 성장하기가 불가능하고, 두껍게 성장했을 때 저항의 증가로 소모 전력이 커 질 뿐만 아니라 활성층(33)에서 발생한 광자가 상부접촉층(35)에서 더 많이 흡수되어 오히려 소자의 휘도가 감소하게 된다. 이러한 제약으로 인해 발광부인 활성층(33)의 위 표면인상부접촉층(35)층에 표면격자를 형성하는 것이 현재 기술로는 불가능하다.In the structure of FIG. 1, it is difficult to change the shape, and because the upper contact layer 35 of the uppermost layer must be thin, it is very difficult to form a surface grid on the surface. If the upper contact layer 35 is formed relatively thick (> 1um), it is easy to form a surface lattice, but current growth technology makes it impossible to grow thick p-type AlGaInN having good crystallinity and grows thick. In this case, not only the power consumption increases due to the increase of the resistance, but also the photons generated in the active layer 33 are absorbed more by the upper contact layer 35, thereby decreasing the luminance of the device. Due to this limitation, it is not possible to form a surface lattice on the layer of the upper contact layer 35, which is the upper surface of the active layer 33, which is a light emitting part.
본 발명이 이루고자 하는 기술적 과제는, 발광소자간의 절단 시 절단공정의 여유를 위해서 충분한 여유 공간을 두게 되는데 이러한 칩의 외곽 여유 공간에 새로운 방법으로 사진공정의 제약을 초월하는 미세하고 밀도가 높은 표면요철을 형성하여 고휘도를 갖는 질화물반도체 발광소자를 제공하는 데 있다.The technical problem to be achieved by the present invention is to provide a sufficient free space for the cutting process when cutting between light emitting devices, the fine and dense surface irregularities beyond the constraints of the photo process in a new method in the outer space of the chip It is to provide a nitride semiconductor light emitting device having a high brightness by forming a.
도 1은 종래의 질화물반도체 발광소자를 설명하기 위한 단면도;1 is a cross-sectional view illustrating a conventional nitride semiconductor light emitting device;
도 2 내지 도 7은 본 발명에 따른 질화물반도체 발광소자를 설명하기 위한 도면들이다.2 to 7 are views for explaining the nitride semiconductor light emitting device according to the present invention.
< 도면의 주요 부분에 대한 참조번호의 설명 ><Description of Reference Numbers for Main Parts of Drawings>
20: 절연기판 30: 버퍼층20: insulating substrate 30: buffer layer
31: 하부접촉층 32: 하부클래드층31: lower contact layer 32: lower clad layer
33: 활성층 34: 상부클래드층33: active layer 34: upper clad layer
35: 상부접촉층 40: 자외선35: upper contact layer 40: UV
41: 식각용액 44: 직류전원41: etching solution 44: DC power
51: 투명전극층 54: 표면격자51: transparent electrode layer 54: surface grid
상기 기술적 과제를 달성하기 위한 본 발명에 따른 질화물반도체 발광소자는, 절연기판 상에 형성되며 n형 질화물반도체로 이루어지는 하부접촉층; 상기 하부접촉층 표면의 소정영역상에 순차적으로 적층된 질화물반도체로 이루어지는 활성층 및 p형 질화물반도체로 이루어지는 상부접촉층; 상기 활성층에 의해 가려지지 않는 상기 하부접촉층의 노출표면의 소정영역 상에 형성되는 n형 오믹접촉 금속층; 및 상기 상부접촉층 상에 형성되는 투명전극층;을 포함하며, 상기 활성층 및 상기 n형 오믹접촉 금속층에 의해서 가려지지 않는 상기 하부접촉층의 노출표면 상에는 표면격자가 형성되어 있는 것을 특징으로 한다.According to an aspect of the present invention, a nitride semiconductor light emitting device includes: a lower contact layer formed on an insulating substrate and formed of an n-type nitride semiconductor; An upper contact layer consisting of an active layer made of nitride semiconductor and a p-type nitride semiconductor sequentially stacked on a predetermined region of the lower contact layer surface; An n-type ohmic contact metal layer formed on a predetermined region of an exposed surface of the lower contact layer that is not covered by the active layer; And a transparent electrode layer formed on the upper contact layer, wherein a surface grid is formed on an exposed surface of the lower contact layer that is not covered by the active layer and the n-type ohmic contact metal layer.
상기 표면격자는 광전화학식각에 의해 형성시킬 수 있는데, 이 때 사용되는 식각용액에는 KOH, 암모니아, 또는 염산이 포함되는 것이 바람직하고, 사용되는 광은 자외선인 것이 바람직하다.The surface lattice may be formed by photochemical etching, and the etching solution used at this time may include KOH, ammonia, or hydrochloric acid, and the light used is preferably ultraviolet light.
이하에서, 본 발명의 바람직한 실시예를 첨부한 도면들을 참조하여 상세히 설명한다. 도면에 있어서, 도 1과 동일한 참조번호는 동일기능을 수행하는 구성요소를 나타내며 반복적인 설명은 생략한다.Hereinafter, with reference to the accompanying drawings, preferred embodiments of the present invention will be described in detail. In the drawings, the same reference numerals as in FIG. 1 denote components that perform the same function, and a repetitive description thereof will be omitted.
아래의 실시예는 본 발명의 내용을 이해하기 위해 제시된 것일 뿐이며 당 분야에서 통상의 지식을 가진 자라면 본 발명의 기술적 사상 내에서 많은 변형을 할 수 있다. 따라서, 본 발명의 권리범위가 이러한 실시예에 한정되어지는 것으로 해석되어져서는 안된다.The following examples are only presented to understand the content of the present invention, and those skilled in the art may make many modifications within the technical spirit of the present invention. Accordingly, the scope of the present invention should not be construed as being limited to these embodiments.
도 2는 발명의 실시예에 따른 질화물반도체 발광소자를 설명하기 위한 단면도이고, 도 3은 도 2의 평면도이다.2 is a cross-sectional view illustrating a nitride semiconductor light emitting device according to an embodiment of the present invention, and FIG. 3 is a plan view of FIG. 2.
도 2 및 도 3을 참조하면, 본 발명은 상부접촉층(35), 상부클래드층(32), 활성층(33), 및 하부클래드층(32)을 메사식각하여 하부접촉층(31)을 노출시킨 후에 하부접촉층(31) 상에 n형 오믹금속전극층(52)을 형성한 구조를 갖는데, 이 때, 하부접촉층(31)의 노출부위 표면에 표면격자(54)가 형성되는 것을 특징으로 한다. 즉, 본 발명은 발광부를 제외한 칩의 외곽 부위에 표면격자(54)가 형성되는 것을 특징으로 한다.2 and 3, the present invention exposes the lower contact layer 31 by mesa etching the upper contact layer 35, the upper cladding layer 32, the active layer 33, and the lower cladding layer 32. After the n-type ohmic metal electrode layer 52 is formed on the lower contact layer 31, the surface lattice 54 is formed on the exposed surface of the lower contact layer 31. do. That is, the present invention is characterized in that the surface grid 54 is formed on the outer portion of the chip excluding the light emitting portion.
본딩패드(53)는 도1과 같이 투명전극층(51) 상에 형성하는 것이 보통이지만 도 2와 같이 투명전극층(51) 일부를 제거하여 상부접촉층(35)에 직접 접하도록 형성하기도 한다. 클래드층(32, 34)은 반드시 있어야 하는 것은 아니며 소자의 성능을 향상시키기 위해서 존재하는 층이다.Although the bonding pads 53 are generally formed on the transparent electrode layer 51 as shown in FIG. 1, the bonding pads 53 may be formed to directly contact the upper contact layer 35 by removing a portion of the transparent electrode layer 51 as shown in FIG. 2. The cladding layers 32 and 34 are not necessarily present but are present to improve the performance of the device.
소자내부에서 소멸되는 광자들이 소자외부로 탈출하는 순수한 양은 표면격자가 형성되는 면적, 표면격자의 모양, 크기, 밀도 등에 밀접한 관련이 있다. 표면격자가 형성되는 면적이 크면 클수록 내부에서 소멸되는 광자들의 탈출 가능성이 더욱 높아지지만 소자크기의 제한으로 인해 표면격자를 형성할 수 있는 부분의 크기가 제약을 받는다. 표면격자(54) 각각의 크기는 소자에서 발생하는 중심파장의 1/4배 보다 크기만 하면 되고, 밀도가 클수록 탈출하는 광자가 많아진다.The net amount of photons dissipated from the inside of the device to the outside of the device is closely related to the area where the surface grid is formed, the shape, size, and density of the surface grid. The larger the area where the surface lattice is formed, the higher the probability of escape of photons that disappear inside, but the size of the part that can form the surface lattice is limited due to the limitation of the device size. The size of each of the surface grids 54 needs to be larger than 1/4 of the central wavelength generated in the device, and the larger the density, the more photons that escape.
도 4는 표면격자(54)에 의해 외부로 광이 탈출하는 것을 보여주는 개념도이다. 소자의 발광부위를 제외한 가장자리 부분에 요철을 형성함으로써 활성층(33)에서 발생된 빛이 효과적으로 외부로 탈출할 수 있음을 볼 수 있다.4 is a conceptual diagram showing that light escapes to the outside by the surface lattice 54. It can be seen that the light generated in the active layer 33 can effectively escape to the outside by forming irregularities on the edge portion except for the light emitting portion of the device.
도 5는 n형 질화물반도체층(31)과 식각용액(41)이 접하는 부분에서 일어나는 광전화학식각의 원리를 설명하기 위한 도면이다.FIG. 5 is a view for explaining the principle of photochemical etching occurring at a portion where the n-type nitride semiconductor layer 31 and the etching solution 41 are in contact with each other.
n형 질화물반도체층(31)에 자외선(40)이 조사되면 이 빛 에너지에 의해 전자와 정공이 n형 질화물반도체층(31)의 표면에 형성된다. 이때 형성된 전자는 반도체의 내부로 이동하고 정공은 반도체 표면으로 이동한다.When ultraviolet light 40 is irradiated to the n-type nitride semiconductor layer 31, electrons and holes are formed on the surface of the n-type nitride semiconductor layer 31 by this light energy. At this time, the formed electrons move into the semiconductor and holes move to the semiconductor surface.
반도체 표면으로 이동된 정공은 예컨대 n형 질화물반도체(31)가 GaN인 경우 그 표면에서 GaN과 결합하여 갈륨(Ga) 분자와 질소(N) 분자를 분리하게 되고 식각이 일어나게 된다. 정공이 기여하는 식각원리는 다음의 식으로 표현된다. 즉, 2GaN + 6H+---> 2Ga3++ N2이다. 여기에 가해지는 직류 전원(44)은 정공의 이동을 도와줘서 식각속도를 빠르게 하는 역할을 한다.For example, when the n-type nitride semiconductor 31 is GaN, the holes moved to the semiconductor surface combine with GaN on the surface to separate gallium (Ga) molecules and nitrogen (N) molecules, and etching occurs. The etching principle contributed by the hole is expressed by the following equation. That is, 2GaN + 6H + ---> 2Ga 3+ + N 2 . The DC power supply 44 applied thereto serves to speed up the etching rate by assisting the movement of the holes.
식각속도는 격자결함이 있으면 가속되는데 통상 GaN 반도체에는 1 X 106cm-3~ 1 X 1010cm-3의 격자결함 밀도를 가진다. 따라서 위와 같은 광전화학 식각을 하면 반도체 표면이 불균일하게 식각되어 표면요철이 생긴다.The etching rate is accelerated by the presence of lattice defects. In general, GaN semiconductors have lattice defect densities of 1 × 10 6 cm −3 to 1 × 10 10 cm −3 . Therefore, when the above photochemical etching is performed, the surface of the semiconductor is unevenly etched to cause surface irregularities.
도 6a는 KOH : DI(이온제거한 물) = 500g : 1500cc인 KOH 용액을 식각용액(41)으로 사용하여 2분 동안 식각한 후의 AFM(Atomic Force Microscope) 사진이다. KOH의 양이 증가할수록 식각율은 증가한다. 표면 편평도인 rms(root mean square) 값은 약 7nm이다.6A is a photograph of AFM (Atomic Force Microscope) after etching for 2 minutes using a KOH solution of KOH: DI (deionized water) = 500 g: 1500 cc as an etching solution 41. As the amount of KOH increases, the etching rate increases. The root mean square (rms) value of surface flatness is about 7 nm.
도 6b는 9분 동안 식각한 후의 AFM 사진이다. 표면 편평도인 rms(root mean square) 값은 약 500nm이다. 따라서, 식각 시간이 증가할수록 표면 불균일도가 증가하게 됨을 알 수 있고, 이에 따라 광출력도 증가하게 된다.6B is an AFM photograph after etching for 9 minutes. The root mean square (rms) value of surface flatness is about 500 nm. Therefore, it can be seen that as the etching time increases, the surface unevenness increases, and accordingly, the light output also increases.
도 7은 종래의 경우와 본 발명의 경우를 비교한 인가전류-휘도 그래프이다. 본 발명의 경우 표면요철의 크기 및 모양에 따라 조금의 차이는 있지만 기존 기술에 비해 평균 30 ~ 60% 정도의 휘도 증가율을 보인다.7 is an applied current-luminance graph comparing the conventional case and the present invention. In the case of the present invention, there is a slight difference depending on the size and shape of the surface irregularities, but the average increase in brightness of about 30 to 60% compared to the existing technology.
본 발명에 의하면, 칩의 외곽 여유 공간에 표면격자가 형성되어지기 때문에 표면격자의 형성면적을 많이 확보할 수 있다. 또한, 하부접촉층(31)은 어느 정도 두꺼워도 되기 때문에 표면격자를 형성하기가 용이하다.According to the present invention, since the surface lattice is formed in the outer free space of the chip, a large formation area of the surface lattice can be ensured. In addition, since the lower contact layer 31 may be somewhat thick, it is easy to form a surface grid.
본 발명은 별도의 마스크 패턴이 요구되는 사진식각공정과 달리 광전화학식각을 통해서 식각마스크 없이 바로 표면격자를 형성하기 때문에 표면격자의 모양,크기, 밀도 등에 큰 제약이 따르지 않는다.Unlike the photolithography process in which a separate mask pattern is required, the present invention forms a surface lattice without an etching mask through photochemical etching, and thus does not have a great restriction on the shape, size, and density of the surface lattice.
결국, 본 발명에 의하면, 질화물반도체 발광소자의 외부양자효율이 증가하게 된다.As a result, according to the present invention, the external quantum efficiency of the nitride semiconductor light emitting device is increased.
Claims (4)
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020030070758A KR100467041B1 (en) | 2003-10-10 | 2003-10-10 | III-Nitride compound semiconductor light emitting device |
PCT/KR2004/001625 WO2005004247A1 (en) | 2003-07-03 | 2004-07-02 | Iii-nitride compound semiconductor light emitting device |
US10/562,738 US7622742B2 (en) | 2003-07-03 | 2004-07-02 | III-nitride compound semiconductor light emitting device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020030070758A KR100467041B1 (en) | 2003-10-10 | 2003-10-10 | III-Nitride compound semiconductor light emitting device |
Publications (1)
Publication Number | Publication Date |
---|---|
KR100467041B1 true KR100467041B1 (en) | 2005-01-24 |
Family
ID=37224084
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020030070758A KR100467041B1 (en) | 2003-07-03 | 2003-10-10 | III-Nitride compound semiconductor light emitting device |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100467041B1 (en) |
-
2003
- 2003-10-10 KR KR1020030070758A patent/KR100467041B1/en not_active IP Right Cessation
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4824293B2 (en) | Photonic crystal light emitting device | |
US8546819B2 (en) | Light emitting device and fabrication method thereof | |
US8138518B2 (en) | Light emitting diode, package structure and manufacturing method thereof | |
KR100631414B1 (en) | Semiconductor light emitting diode and method of manufacturing the same | |
JP6829497B2 (en) | Nitride semiconductor light emitting device and its manufacturing method | |
JP2008515180A (en) | Textured light emitting diode | |
JP2011071540A (en) | Manufacturing method of nitride semiconductor light emitting element | |
KR20070088145A (en) | Light emitting diode and fabricating method thereof | |
KR20070008745A (en) | Light emitting diode device having advanced light extraction efficiency and preparation method thereof | |
KR101018280B1 (en) | Vertical Light Emitting Diode and manufacturing method of the same | |
KR100691497B1 (en) | Light-emitting device and Method of manufacturing the same | |
CN103811614B (en) | Light emitting element with hetero-material structure and manufacturing method thereof | |
KR100663016B1 (en) | Light emitting diode of vertical electrode type and fabricating method thereof | |
KR20100051933A (en) | Vertical light emitting diode and manufacturing method of the same | |
CN216624315U (en) | LED epitaxial structure | |
KR101129089B1 (en) | Method Of Fabricating Light Emitting Diode Of Parellel Type | |
KR100452749B1 (en) | III-Nitride compound semiconductor light emitting device with fine and high density surface gratings | |
US20140367634A1 (en) | Nitride-based light emitting diode including nonorods and method of mmanufacturing the same | |
KR101028345B1 (en) | Manufacturing method of iii-nitride semiconductor light enitting device | |
KR100467041B1 (en) | III-Nitride compound semiconductor light emitting device | |
KR20060066871A (en) | Luminescence device and method of manufacturing the same | |
US20120161175A1 (en) | Vertical structure light emitting diode and method of manufacturing the same | |
KR20060032167A (en) | Gan-based semiconductor light emitting device | |
KR100601144B1 (en) | GaN-based Semiconductor Light Emitting Device | |
KR100663910B1 (en) | Light-emitting device and method of manufacturing the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
A302 | Request for accelerated examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20110711 Year of fee payment: 7 |
|
LAPS | Lapse due to unpaid annual fee |