KR100601144B1

KR100601144B1 - GaN-based Semiconductor Light Emitting Device

Info

Publication number: KR100601144B1
Application number: KR20030045059A
Authority: KR
Inventors: 김극; 전수근; 김창태
Original assignee: 에피밸리 주식회사
Priority date: 2003-07-03
Filing date: 2003-07-03
Publication date: 2006-07-13
Also published as: KR20050003671A

Abstract

본 발명은 광자를 생성하는 활성층; 활성층 아래에 위치하며, 제1 전극이 형성되는 n형 질화물 반도체층; 그리고, 활성층 위에 위치하며, 투명전극인 제2 전극이 형성되는 접촉층을 구비하는 적어도 하나의 질화물 반도체층;을 포함하는 질화갈륨계 반도체 발광소자에 있어서, n형 질화물 반도체층은 식각에 의해 노출된 표면을 가지며, 노출된 표면은 발광소자의 절단을 위한 영역과 제1 전극이 형성되는 영역을 포함하고, 발광소자의 절단을 위한 영역에 표면격자가 형성되어 있는 것을 특징으로 하는, 질화갈륨계 반도체 발광소자에 관한 것이다.The present invention provides an active layer for generating photons; An n-type nitride semiconductor layer disposed under the active layer and having a first electrode formed thereon; And at least one nitride semiconductor layer disposed on the active layer and having a contact layer on which a second electrode, which is a transparent electrode, is formed. The gallium nitride-based semiconductor light emitting device of claim 1, wherein the n-type nitride semiconductor layer is exposed by etching. A gallium nitride system, the surface of which is formed, the exposed surface includes a region for cutting the light emitting device and a region where the first electrode is formed, and a surface grid is formed in the region for cutting the light emitting device. It relates to a semiconductor light emitting device.

GaN, LED, 표면격자, 외부양자효율, 발광소자, 발광다이오드GaN, LED, surface lattice, external quantum efficiency, light emitting device, light emitting diode

Description

GaN-based Semiconductor Light Emitting Device

제 1 도 기존의 일반적인 질화갈륨계 발광다이오드 소자의 단면도1 is a sectional view of a conventional gallium nitride-based light emitting diode device

제 2 도 높은 외부양자효율을 갖는 표면격자를 형성한 소자의 단면도2 is a cross-sectional view of a device forming a surface grid having a high external quantum efficiency

제 3 도 제2도의 평면도3 is a plan view of FIG. 2

제 4 도 표면격자를 통한 광자의 진행 궤적Figure 4. Progress trajectory of photons through surface lattice

제 5 도 제2도의 실시 예5 FIG. 2 Embodiment of FIG.

제 6 도 일반적인 소자와 본 발명에 의한 소자의 휘도 비교도표6 is a diagram comparing the luminance of a general device and the device according to the present invention.

삭제delete

본 발명은 높은 외부양자효율을 위해 소자의 표면에 표면격자를 형성한 질화갈륨계 반도체 발광소자에 관한 것이다. 일반적인 발광소자를 구성하는 반도체는 외부 환경(에폭시 혹은 공기층)에 비해 높은 굴절률을 가지므로, 전자와 정공의 결합으로 인해 생기는 대다수의 광자는 발광소자 내부에 머물기 때문에, 외부양자효율은 그 소자가 가지는 구조적인 형태와 그 소자를 구성하는 물질들의 광적 특성에 따라 많은 영향을 받게 된다. 발광소자 내부에서 생성된 광자는 외부로 탈출하기 전에 박막, 기판, 전극 등을 여러 경로를 통해서 거치게 되는데 이에 따른 흡수는 외부양자효율을 감소시키게 된다. 특히 GaN를 기본으로 하는 질화갈륨계 반도체 발광소자에 있어서는 p형 GaN의 낮은 전도도 때문에, 효율적인 전류 확산을 위해서 상층의 대다수의 영역에 일정한 두께의 전도막을 형성하게 되는데, 이러한 전도막 의한 광자의 흡수는 외부양자효율의 감소로 발광소자의 효율을 많이 저하 시키게 된다. 또한 소자 구조의 결정 성장을 하는 기판이 없기 때문에 높은 격자 부정합에도 불구하고 사파이어 기판을 사용한다. 기판으로 사용되는 사파이어는 전기적인 절연체이기 때문에 n형 GaN에 접촉전극을 소자의 뒷면에 형성이 불가능하여 소자의 한 부분을 n형 GaN가 노출되도록 식각하여 전극을 형성한다. 이러한 소자 제작기법으로 인해 발광소자의 형태를 변형하여 외부양자효율을 높이는데 많은 제약이 따른다.The present invention relates to a gallium nitride-based semiconductor light emitting device having a surface grid formed on the surface of the device for high external quantum efficiency. Since the semiconductor constituting the general light emitting device has a higher refractive index than the external environment (epoxy or air layer), since the majority of photons generated by the combination of electrons and holes stays inside the light emitting device, the external quantum efficiency is It is affected by the structural shape and the optical properties of the materials constituting the device. Photons generated inside the light emitting device pass through the thin film, the substrate, the electrode, and the like through various paths before escaping to the outside, and the absorption reduces the external quantum efficiency. Particularly in GaN-based gallium nitride-based semiconductor light emitting devices, due to the low conductivity of p-type GaN, a conductive film having a constant thickness is formed in the majority of the upper layer for efficient current diffusion. As the external quantum efficiency is reduced, the efficiency of the light emitting device is greatly reduced. In addition, since there is no substrate for crystal growth of the device structure, a sapphire substrate is used despite the high lattice mismatch. Since sapphire used as a substrate is an electrical insulator, a contact electrode cannot be formed on the back side of the n-type GaN, so that one part of the device is etched to expose the n-type GaN. Due to such a device fabrication technique, there are many limitations to increase the external quantum efficiency by modifying the shape of the light emitting device.

기존 표면격자 형성에 관한 기술은 AlGalnAs, AlGalnP 등의 계열에서 많은 연구가 되었고 실제 많은 응용소자들이 상용화되어 있다. 특히 AlGalnAs, AlGalnP 등의 계열의 소자를 형성하는 반도체 박막의 굴절률(GaAs, n=3.5)이 광자가 반도체에서 탈출하는 공기(n=1) 혹은 에폭시(n=1.5) 보다 대단히 높아서 실제 탈출하는 광자는 아주 소량이다. 광자가 진행하는 각도에 따라서 탈출할 수 있는 최대 임계각은 발광소자를 형성하는 물질의 굴절률에 밀접한 관계가 있다. 반도체에서 공기로 탈출하기 위한 최대 임계각은 그 관계식(θc = arcsin(1/n), θc: 최대임계각, n: 반도체의 굴절률)에 의해 결정된다. 수식에 의해 광자가 GaAs에서 공기 중으로 탈출하는 최대임계각은 16도 정도로 아주 작다. 이러한 광자가 탈출하는 최대 임계각의 제한에 의해 실제 활성층에서 생성된 광자가 외부로 탈출하는 양은 2% 정도로 아주 작은 양이다. 이런 제약을 극복하고자 여러 기술들이 제안 되었고 그 중에 가장 효과적인 것으로 발광소자의 형태를 변형한다던지 혹은 표면에 표면격자들을 형성하여 외부양자효율을 높이는 기술들이 가장 많이 연구되어 사용되어져 왔다. 이런 표면격자들은 광자가 발생하는 활성층의 바로 윗부분 혹은 아래 부분에 습식 및 건식식각을 통해 형성하고, 이렇게 표면격자를 형성한 소자는 외부양자효율을 일반 소자보다 30%이상 증가한다고 알려져 있다[Heremans et al., "Method of manufacturing surface textured high-efficiency radiating devices and devices obtained therefrom", US patent : US6504180B1].Existing techniques for surface lattice formation have been studied in the series of AlGalnAs, AlGalnP, etc., and many applications have been commercialized. In particular, the refractive index (GaAs, n = 3.5) of a semiconductor thin film forming a series of elements such as AlGalnAs and AlGalnP is much higher than air (n = 1) or epoxy (n = 1.5) that photons escape from the semiconductor, so that photons actually escape. Is very small. The maximum critical angle that can escape according to the angle of the photon is closely related to the refractive index of the material forming the light emitting device. The maximum critical angle for escaping from the semiconductor into the air is determined by the relational equation (θc = arcsin (1 / n), θc: maximum critical angle, n: refractive index of the semiconductor). By the equation, the maximum critical angle at which photons escape from GaAs into the air is as small as 16 degrees. Due to the limitation of the maximum critical angle at which photons escape, the amount of photons generated in the active layer escapes to the outside is very small, about 2%. In order to overcome this limitation, various techniques have been proposed, and among them, the most effective techniques for improving the external quantum efficiency by modifying the shape of a light emitting device or forming surface lattice on the surface have been studied. These surface gratings are formed by wet and dry etching in the upper part or the lower part of the active layer where photons are generated, and it is known that the device having the surface grating increases the external quantum efficiency by more than 30% [Heremans et. al., "Method of manufacturing surface textured high-efficiency radiating devices and devices obtained therefrom", US patent: US6504180B1.

또한 발광소자의 형태를 사다리꼴모양을 가진 육면체 구조로 제작하여 외부 양자효율을 높이는 기술도 사용되어져 왔다[Krames et al., LED having angled sides for increased side light extraction", US patent : US6570190B2].In addition, a technique for improving external quantum efficiency by fabricating a light emitting device in a trapezoidal shape has been used [Krames et al., LED having angled sides for increased side light extraction ", US patent: US6570190B2.

이러한 표면격자를 형성하여 외부양자효율을 높이는 기술이 질화갈륨계 반도체 발광소자에 적용되지 못한 이유로는 다음과 같다. 첫째, 사파이어 기판에서 뿐만 아니라 서로 다른 질화갈륨계 반도체(AIN, GaN, InN)들 서로가 높은 격자 부정합으로 인해 소자의 최상층을 형성하는 p-GaN를 성장함에 있어 두께에 많은 제약을 받는다. 두껍게 성장할수록 격자 부정합으로 인한 결정의 결함이 두드러지게 되고, 또한 광자의 흡수 또한 커져서 두껍게 성장함이 용이하지 않다. 일반적으로 그 두께가 200nm가 넘지 않는다. 따라서 아주 얇은 박막에는 표면격자 형성이 불가능하다. 둘째, 앞서 언급하였듯이 기판의 부재로 인해 사용되는 사파이어 기판이 절연체이고 또한 결정의 결합에너지가 매우 높고 안정적인 물질이기 때문에 표면격자 형성이 매우 어렵다.The reason why such a surface lattice is formed to increase the external quantum efficiency is not applied to the gallium nitride-based semiconductor light emitting device is as follows. First, not only in the sapphire substrate but also in the growth of p-GaN forming the uppermost layer of the device due to the high lattice mismatch between different gallium nitride-based semiconductors (AIN, GaN, InN) are severely limited in thickness. As the thickness grows thicker, crystal defects due to lattice mismatch become more pronounced, and the absorption of photons also increases, making it difficult to grow thick. Generally, the thickness does not exceed 200 nm. Therefore, it is impossible to form a surface lattice on very thin films. Second, as mentioned above, surface sapphire formation is very difficult because the sapphire substrate used due to the absence of the substrate is an insulator and the binding energy of the crystal is very high and stable.

비록 질화갈륨계 화합물 반도체가 투명하고 비교적 굴절률(GaN, n=2.5)이 낮아 광자가 탈출할 수 있는 최대 임계각(GaN, θc=24.6도)이 커서 비교적 광 특성이 우수하다고 알려져 있지만 실제 내부에서 소멸되는 광자가 70%이상이다.Although the gallium nitride compound semiconductor is transparent and has a relatively low refractive index (GaN, n = 2.5), the maximum critical angle (GaN, θc = 24.6 degrees) at which photons can escape is known to be excellent in optical properties, but it actually disappears internally. More than 70% of the photons.

현재 질화갈륨계 반도체 발광소자의 경우 외부양자효율을 높이는데 많은 기술들이 개발되어져 왔고, 가장 대표적인 기술들로는 플립칩 기술(US Patent : US6573537B1)과 질화갈륨계 반도체 발광소자를 형성하는 최상층인 p형 반도체층의 표면의 거칠기를 높이거나(US patent : US6441403B1), p형 반도체층 표면에 물결무늬를 형성하는 기술(US patent : US6420735B2)등이 있다.Currently, many technologies have been developed to increase external quantum efficiency in gallium nitride-based semiconductor light emitting devices, and the most representative technologies include flip chip technology (US Patent: US6573537B1) and p-type semiconductors, which form the top layer for forming gallium nitride-based semiconductor light emitting devices. The surface roughness of the layer (US patent: US6441403B1), or the technique of forming a wave pattern on the surface of the p-type semiconductor layer (US patent: US6420735B2) and the like.

본 발명에서는 일반적으로 질화갈륨계 반도체 발광소자에서 발광되는 부위를 제외한 외부에 n형 반도체 접촉전극을 형성하기 위한 건식식각을 할 때 동시에 표면격자를 형성하여 높은 외부양자효율을 확보하고자 한다.In the present invention, when dry etching for forming an n-type semiconductor contact electrode on the outside except for the light emitting portion of the gallium nitride-based semiconductor light emitting device in general, it is intended to ensure a high external quantum efficiency by forming a surface grid.

삭제delete

이를 위해 본 발명은 광자를 생성하는 활성층; 활성층 아래에 위치하며, 제1 전극이 형성되는 n형 질화물 반도체층; 그리고, 활성층 위에 위치하며, 투명전극인 제2 전극이 형성되는 접촉층을 구비하는 적어도 하나의 질화물 반도체층;을 포함하는 질화갈륨계 반도체 발광소자에 있어서, n형 질화물 반도체층은 식각에 의해 노출된 표면을 가지며, 노출된 표면은 발광소자의 절단을 위한 영역과 제1 전극이 형성되는 영역을 포함하고, 발광소자의 절단을 위한 영역에 표면격자가 형성되어 있는 것을 특징으로 하는, 질화갈륨계 반도체 발광소자를 제공한다.
또한 본 발명은 표면격자가 형성된 발광소자의 절단을 위한 영역과 제1 전극이 형성되는 영역은 한번의 건식식각을 통해 형성되는 것을 특징으로 하는, 질화갈륨계 반도체 발광소자를 제공한다.
또한 본 발명은 표면격자의 평면 모양이 원, 타원, 사각형, 삼각형, 및 육각형으로 이루어진 군으로부터 선택된 적어도 하나인 것을 특징으로 하는, 질화갈륨계 반도체 발광소자를 제공한다.
또한 본 발명은 표면격자의 단면 모양이 사각형, 사다리꼴, 반구, 및 삼각형으로 이루어진 군으로부터 선택된 적어도 하나인 것을 특징으로 하는, 질화갈륨계 반도체 발광소자를 제공한다.
또한 본 발명은 적어도 하나의 질화물 반도체층이 접촉층 아래에, 초격자구조 층을 포함하는 것을 특징으로 하는, 질화갈륨계 반도체 발광소자를 제공한다.
또한 본 발명은 표면격자가 제1 전극이 형성되는 영역을 위한 식각과 별도의 식각을 통해 형성되는 것을 특징으로 하는, 질화갈륨계 반도체 발광소자를 제공한다. 이는 제 5 도에 제시된 실시예에 의해 뒷받침된다.
또한 본 발명은 표면격자의 높이가 활성층의 높이보다 낮은 것을 특징으로 하는, 질화갈륨계 반도체 발광소자를 제공한다.
또한 본 발명은 투명전극의 두께가 0.0001um - 10um인 질화갈륨계 반도체 발광소자를 제공한다.
또한 본 발명은 표면격자의 상측면의 폭이 0.1um - 1mm인 질화갈륨계 반도체 발광소자를 제공한다.
또한 본 발명은 표면격자의 바닥면의 폭이 0.1um - 1mm인 질화갈륨계 반도체 발광소자를 제공한다.
현재 발광다이오드 소자로 생산되고 있는 칩의 보편적인 형태가 제 1 도이다. 기판으로 사용되어지는 사파이어가 절연체이므로 제 1 도에서 처럼 표면에 p, n형 금속접촉을 형성하여 제작한다. 발광부 위에 얇은 투명전극(51)을 통해 빛이 발광되는 구조이다. 이러한 구조에서는 형태의 변경이 어렵고, 또한 최상층이 얇은 p형 반도체 층(35)으로 이루어져 있어 표면에 표면격자를 형성하기가 매우 까다롭다. 비교적 두꺼운(＞1um) 최상층의 p형 GaN 층(35)을 형성하면 표면격자의 형성이 용이하나 현재의 성장기술로는 양질(良質)의 결정성을 갖는 두꺼운 p형 GaN(35)을 성장하기가 불가능하고, 두껍게 성장했을 때 저항의 증가로 소모 전력이 커질 뿐만 아니라 활성층(34)에서 발생한 광자의 p형 GaN 층(33)에서 흡수량 또한 커져서 오히려 소자의 휘도가 감소하게 된다. 이러한 제약으로 인해 발광부인 활성층(33)의 위 표면인 p형 GaN 층(35)에 표면격자를 형성하는 것이 현재 기술로는 불가능하다. 제 1 도에서, 20은 기판, 30은 버퍼층, 31은 n형 Al(x)Ga(y)In(z)N (0≤x≤1, 0≤y≤1, 0≤z≤1) 층, 32는 하층의 n형 Al(x)Ga(y)In(z)N (0≤x≤1, 0≤y≤1, 0≤z≤1) 층, 34는 p형 Al(x)Ga(y)In(z)N (0≤x≤1, 0≤y≤1, 0≤z≤1) 층, 고농도의 n 또는 p 도핑된 Al(x)Ga(y)In(z)N (0≤x≤1, 0≤y≤1, 0≤z≤1) 층, 또는 이물질들로 이루어진 초격자구조 층, 51은 투명전극, 52는 n형 오믹 금속, 53은 p형 본딩 패드이다.
제 2 도에 예시되어 있는 것과 같이 외부양자효율 증가를 위해 발광소자 표면에 표면격자가 형성되어 있는, 본 발명은 기판(20) 위에 버퍼층(30), 하층의 n-Al(x)Ga(y)In(z)N (0≤x≤1, 0≤y≤1, 0≤z≤1) 층(32), Al(x)Ga(y)In(z)N(0≤x≤1, 0≤y≤1, 0≤z≤1) 활성층(33), p형 Al(x)Ga(y)In(z)N (0≤x≤1, 0≤y≤1, 0≤z≤1) 층, 고농도의 n 또는 p 도핑된 Al(x)Ga(y)In(z)N (0≤x≤1, 0≤y≤1, 0≤z≤1) 층 또는 이물질들로 이루어진 초격자구조 층(34)을 구비한 질화갈륨계 반도체 발광소자에 있어서, 최상층에 접하여 발광부 전면에 p형 접촉을 얇은 투명전극(51)으로 형성하고, p형 Al(x)Ga(y)In(z)N (0≤x≤1, 0≤y≤1, 0≤z≤1) 층(35)으로부터 n형 Al(x)Ga(y)In(z)N (0≤x≤1, 0≤y≤1, 0≤z≤1) 층(31)까지 발광소자의 일부를 제거하여 노출된 n형 Al(x)Ga(y)In(z)N (0≤x≤1, 0≤y≤1, 0≤z≤1) 층(31)에 접하여 n형 오믹 금속(52)을 형성하고, p형의 아주 얇은 투명전극(51)상에 p형 본딩 패드(53)를 형성한 후에 발광소자의 전부 또는 일부에 절연성 보호막(도시 생략)을 형성한 것이다.To this end, the present invention is an active layer for generating photons; An n-type nitride semiconductor layer disposed under the active layer and having a first electrode formed thereon; And at least one nitride semiconductor layer disposed on the active layer and having a contact layer on which a second electrode, which is a transparent electrode, is formed. The gallium nitride-based semiconductor light emitting device of claim 1, wherein the n-type nitride semiconductor layer is exposed by etching. A gallium nitride system, the surface of which is formed, the exposed surface includes a region for cutting the light emitting device and a region where the first electrode is formed, and a surface grid is formed in the region for cutting the light emitting device. Provided is a semiconductor light emitting device.
In another aspect, the present invention provides a gallium nitride-based semiconductor light emitting device, characterized in that the region for cutting the light emitting device having a surface lattice and the region in which the first electrode is formed through one dry etching.
In another aspect, the present invention provides a gallium nitride-based semiconductor light emitting device, characterized in that the planar shape of the surface grid is at least one selected from the group consisting of circles, ellipses, squares, triangles, and hexagons.
In another aspect, the present invention provides a gallium nitride-based semiconductor light emitting device, characterized in that the cross-sectional shape of the surface lattice is at least one selected from the group consisting of square, trapezoid, hemisphere, and triangle.
The present invention also provides a gallium nitride-based semiconductor light emitting device, characterized in that at least one nitride semiconductor layer comprises a superlattice structure layer under the contact layer.
In another aspect, the present invention provides a gallium nitride-based semiconductor light emitting device, characterized in that the surface lattice is formed through an etching separate from the etching for the region where the first electrode is formed. This is supported by the embodiment shown in FIG.
In another aspect, the present invention provides a gallium nitride-based semiconductor light emitting device, characterized in that the height of the surface grid is lower than the height of the active layer.
In another aspect, the present invention provides a gallium nitride-based semiconductor light emitting device having a thickness of 0.0001um-10um.
In another aspect, the present invention provides a gallium nitride-based semiconductor light emitting device having a width of the upper side of the surface lattice 0.1um-1mm.
The present invention also provides a gallium nitride-based semiconductor light emitting device having a width of the bottom surface of the surface grid of 0.1um-1mm.
1 is a general form of a chip currently being produced as a light emitting diode device. Since sapphire used as a substrate is an insulator, it is manufactured by forming p and n-type metal contacts on the surface as shown in FIG. Light is emitted through the thin transparent electrode 51 on the light emitting part. In such a structure, it is difficult to change the shape, and since the uppermost layer is made of a thin p-type semiconductor layer 35, it is very difficult to form a surface grid on the surface. Forming a relatively thick (> 1 um) uppermost p-type GaN layer 35 facilitates the formation of surface lattice, but current growth technology allows the growth of thick p-type GaN 35 having good crystallinity. Is not possible, and when the thickness grows thick, not only the power consumption increases due to the increase in resistance, but also the amount of absorption in the p-type GaN layer 33 of photons generated in the active layer 34 also increases, thereby decreasing the luminance of the device. Due to this limitation, it is not possible to form a surface lattice on the p-type GaN layer 35, which is the upper surface of the active layer 33, which is a light emitting part. In FIG. 1, 20 is a substrate, 30 is a buffer layer, 31 is an n-type Al (x) Ga (y) In (z) N (0 ≦ x ≦ 1, 0 ≦ y ≦ 1, 0 ≦ z ≦ 1) layer 32 is an n-type Al (x) Ga (y) In (z) N (0≤x≤1, 0≤y≤1, 0≤z≤1) layer, and 34 is p-type Al (x) Ga (y) In (z) N (0 ≦ x ≦ 1, 0 ≦ y ≦ 1, 0 ≦ z ≦ 1) layer, high concentration of n or p doped Al (x) Ga (y) In (z) N ( 0 ≦ x ≦ 1, 0 ≦ y ≦ 1, 0 ≦ z ≦ 1) layer, or superlattice layer made of foreign matter, 51 is a transparent electrode, 52 is an n-type ohmic metal, and 53 is a p-type bonding pad.
As illustrated in FIG. 2, in the present invention, a surface lattice is formed on a surface of a light emitting device for increasing external quantum efficiency. The present invention provides a buffer layer 30 and a lower layer of n-Al (x) Ga (y) on a substrate 20. In (z) N (0 ≦ x ≦ 1, 0 ≦ y ≦ 1, 0 ≦ z ≦ 1) layer 32, Al (x) Ga (y) In (z) N (0 ≦ x ≦ 1, 0≤y≤1, 0≤z≤1) active layer 33, p-type Al (x) Ga (y) In (z) N (0≤x≤1, 0≤y≤1, 0≤z≤1 ) Layer, a high concentration of n or p doped Al (x) Ga (y) In (z) N (0≤x≤1, 0≤y≤1, 0≤z≤1) layer or superlattice In a gallium nitride-based semiconductor light emitting device having a structural layer 34, a p-type contact is formed of a thin transparent electrode 51 on the entire surface of the light emitting portion in contact with the uppermost layer, and p-type Al (x) Ga (y) In ( z) N (0≤x≤1, 0≤y≤1, 0≤z≤1) n-type Al (x) Ga (y) In (z) N (0≤x≤1, 0 from layer 35) ≤ y ≤ 1, 0 ≤ z ≤ 1) n-type Al (x) Ga (y) In (z) N exposed by removing a part of the light emitting element to the layer 31 (0≤x≤1, 0≤y ≤ 1, 0 ≤ z ≤ 1) n-type ohmic metal 52 in contact with layer 31 And forming, one would after forming the p-type bonding pad 53 on a very thin transparent electrode 51 of the p-type to all or a portion of the light emitting device forming an insulating protective film (not shown).

제 3 도에 도시된 바와 같이, 본 발명은 발광부를 제외한 발광소자의 외부에 표면격자를 형성한 것을 특징으로 하고 있다. 비록 광자가 생성되는 활성층(33)의 위 혹은 아래 부분에 형성이 되지 않더라도 외부양자효율은 증대한다. 발광소자 내부에서 각 결정층, 반도체와 공기와 접촉되는 계면에서 광자가 탈출할 수 있는 최대임계각보다 입사각이 큰 광자들은 반사되고 이렇게 반사되어진 광자들은 계면에서의 반복된 반사로 인해 소멸되어진다. 제 4 도에서 보이는 것처럼 계면 혹은 표면에서 반사되어 소멸되어지는 광자들이 표면격자를 형성하면 표면격자에 입사된 광자들이 반도체와 공기 사이의 계면에서 새로운 입사각을 가지게 되고 반도체 외부로 탈출 할 수 있게 된다. 발광소자 전체에서 표면격자가 비록 작은 부분을 차지하고 있을 지라도 발광소자 내부에서 반사만 반복하게 되어 소멸되는 광자가 발광부 외부의 표면격자(54)를 만날 확률은 매우 높게 된다.As shown in FIG. 3, the present invention is characterized in that a surface grid is formed on the outside of the light emitting device except for the light emitting part. Although the photon is not formed above or below the active layer 33 where the photons are generated, the external quantum efficiency is increased. In the light emitting device, photons having an incident angle larger than the maximum critical angle at which photons can escape at the interface between each crystal layer, the semiconductor and the air are reflected, and the reflected photons are extinguished by repeated reflection at the interface. As shown in FIG. 4, when photons reflecting and extinguished at an interface or surface form a surface grating, photons incident on the surface grating have a new angle of incidence at the interface between the semiconductor and the air and can escape to the outside of the semiconductor. Although the surface lattice occupies a small portion in the entire light emitting device, only the reflection inside the light emitting device is repeated, and thus the probability that photons that disappear are met with the surface lattice 54 outside the light emitting part is very high.

표면격자에 의해서만 발광소자 내부에서 소멸되는 광자들이 발광소자 외부로 탈출하는 순수한 양은 표면격자를 형성하는 면적, 표면격자의 모양, 표면격자의 크기, 밀도 등에 밀접한 관련이 있다. 표면격자를 구성하는 부분의 면적이 크면 클수록 내부에서 소멸되는 광자들의 탈출 가능성이 더욱 높아지지만 소자 크기의 제한으로 인해 표면격자를 형성할 수 있는 부분의 크기가 제약을 받는다. 표면격자 각각의 크기는 소자에서 발생하는 중심파장의 1/4배보다 크기만 하면 되고, 밀도는 클수록 탈출하는 광자가 많아지며, 표면격자의 모양은 육각, 사각, 삼각 원 등의 다양한 형태가 가능할 뿐만 아니라 그 중 2개 혹은 2개 이상의 모양의 혼합도 가능하다. 각 표면격자의 크기 또한 임의의 크기를 가지는 것 또한 가능하다.The net amount of photons dissipated within the light emitting device only by the surface lattice escapes to the outside of the light emitting device is closely related to the area forming the surface lattice, the shape of the surface lattice, the size and density of the surface lattice. The larger the area of the part forming the surface lattice, the higher the probability of escape of photons that disappear inside, but the size of the part that can form the surface lattice is limited due to the limitation of device size. The size of each surface grating needs to be larger than 1/4 times the center wavelength generated in the device, and the larger the density, the more photons are escaped, and the shape of the surface grating can be various shapes such as hexagon, square, and triangular circle. It is also possible to mix two or more shapes. It is also possible for each surface lattice to have any size.

본 발명에서는 표면격자의 밀도를 공정의 한계인 미세선폭의 제한(＞2um) 내에서 최대로 하기 위해 육각모양을 사용하였고 각 표면격자의 표면적은 1.5um ∼ 4 u㎡, 높이는 0.5um ~ 1.5um 이다. 표면격자를 형성한 부분은 소자 발광부와 n형 오믹 전극(52)이 형성되는 부분을 제외한 테두리에 넓이가 50um 정도로 형성하였다. 발광소자 전체 면적에 비해 표면격자가 차지하는 넓이의 비는 27% 정도이다.In the present invention, the hexagonal shape is used to maximize the density of the surface lattice within the limit of the fine line width (> 2um), which is the limit of the process, and the surface area of each surface lattice is 1.5um to 4 u㎡, and the height is 0.5um to 1.5um. to be. The surface lattice was formed at a width of about 50 μm at the edge except for the portion where the device light emitting part and the n-type ohmic electrode 52 were formed. The ratio of the area of the surface lattice to the total area of the light emitting device is about 27%.

일반적으로 발광소자 제작을 위해서 최상층인 p형 Al(x)Ga(y)In(z)N (0≤x≤1, 0≤y≤1, 0≤z≤1) 층(35), 활성층(33) 및 n형 Al(x)Ga(y)In(z)N (0≤x≤1, 0≤y≤1, 0≤z≤1) 층(31)의 일부를 제거하고 n형 반도체에 전극인 금속 접촉을 하는데 이렇게 여러 층을 제거하는 방법으로 건식식각법을 사용한다. 본 발명에서는 표면격자를 형성하는 부분이 발광부를 제외한 부분에 형성되므로 건식식각법으로 p형 Al(x)Ga(y)In(z)N (0≤x≤1, 0≤y≤1, 0≤z≤1) 층(35)에서 n형 Al(x)Ga(y)In(z)N (0≤x≤1, 0≤y≤1, 0≤z≤1) 층(31) 일부까지 식각할 때 동시에 형성될 수 있도록 하였다. 식각을 위한 사진공정 마스크에 제 3 도에서처럼 표면격자의 모양을 배치하고자 하는 위치에 삽입하여 공정한다. 이렇게 소자 공정에서 피할 수 없는 식각공정에서 동시에 형성할 수 있게 함으로싸 별도의 사진공정 마스크의 제작이 필요 없고, 또한 추가적인 표면격자 형성공정이 필요 없으므로 일반소자에 비해 추가적인 공정시간이 소요되지 않는다는 두 가지 장점이 있다. 무엇 보다 가장 큰 장점은, 소자의 표면적을 효율적으로 사용한다는 데에 있다. 기존 소자의 공정에서 공정이 완료된 후 소자의 페키지를 위해 각각의 소자를 분리하는 절단공정을 하게 되는데, 이런 절단공정을 위해 소자간의 사이를 40um ∼ 60um 정도 여유를 두게 되는데, 이러한 여유공간은 아무런 용도가 없는 단지 공정여유를 위한 공간이다, 이러한 공정여유를 위한 공간에 표면격자를 형성함으로서 외부양자효율을 높일 수 있다는 것이다.In general, p-type Al (x) Ga (y) In (z) N (0 ≦ x ≦ 1, 0 ≦ y ≦ 1, 0 ≦ z ≦ 1) layer 35 and active layer ( 33) and n-type Al (x) Ga (y) In (z) N (0≤x≤1, 0≤y≤1, 0≤z≤1) and remove a portion of the layer 31 to n-type semiconductor. Dry etching is used to remove these layers by making metal contacts as electrodes. In the present invention, since the portion forming the surface lattice is formed in the portion except for the light emitting portion, p-type Al (x) Ga (y) In (z) N (0 ≦ x ≦ 1, 0 ≦ y ≦ 1, 0 by dry etching). ≤z≤1) From layer 35 to n-type Al (x) Ga (y) In (z) N (0≤x≤1, 0≤y≤1, 0≤z≤1) layer 31 It can be formed at the same time when etching. The process is performed by inserting the shape of the surface lattice in the position to be placed in the photo process mask for etching as shown in FIG. As it can be formed at the same time in the etching process, which is inevitable in the device process, there is no need to manufacture a separate photo process mask, and additional surface grid forming process is not necessary, so it does not require additional processing time compared to general devices. There is an advantage. Most importantly, the surface area of the device is used efficiently. After the process is completed in the existing process of the device is a cutting process to separate each device for the package of the device, for such a cutting process there is a margin of 40um ~ 60um between the devices, such a free space is no use This is just a space for process margins, and the external quantum efficiency can be increased by forming a surface grid in the space for such process margins.

제 5 도에서 보이는 것처럼 표면격자를 형성하는데 있어서 별도의 공정을 통해 n형 Al(x)Ga(y)In(z)N (0≤x≤1, 0≤y≤1, 0≤z≤1) 층(31)의 일부분에서만 표면격자를 형성하는 것도 가능하지만 추가적인 공정이 필요하다는 단점이 있다. 추가적인 공정은 n형 전극 형성을 위한 건식식각 공정 이후에 n형 Al(x)Ga(y)In(z)N (0≤x≤1, 0≤y≤1, 0≤z≤1) 층(31)에 다시 건식식각을 통해 표면격자를 형성하는 것이다.As shown in FIG. 5, n-type Al (x) Ga (y) In (z) N (0 ≦ x ≦ 1, 0 ≦ y ≦ 1, 0 ≦ z ≦ 1 through a separate process for forming the surface lattice It is possible to form the surface lattice only in a part of the layer 31, but there is a disadvantage that an additional process is required. An additional process is an n-type Al (x) Ga (y) In (z) N (0 ≦ x ≦ 1, 0 ≦ y ≦ 1, 0 ≦ z ≦ 1) layer (after dry etching process to form n-type electrode). 31) to form a surface grid again by dry etching.

제 6 도는 일반적인 발광소자와 본 발명을 통해 제작된 발광소자의, 발광소자에 인가된 전류에 대한 발광소자의 휘도를 비교한 도표다. 이 그림을 통해서 알 수 있듯이 발광소자 제작시 일반적인 발광소자에 비해, 표면격자를 형성한 발광소자의 경우, 형성된 표면격자의 그 크기 및 모양에 따라 조금의 차이는 있지만, 평균 10∼15% 정도의 휘도증가율을 보인다. 더욱 높은 외부양자효율을 얻기 위해서 표면격자를 형성하는 영역을 증가하면 가능하지만 발광부의 크기를 증가하는 것 보다 파워의 증가가 적어서 그 실효가 미미하다. 따라서 실재 제작하는 소자와 그 크기가 동일하면서 높은 외부양자효율을 갖는 것이 무엇보다 중요하다 하겠다.6 is a chart comparing the brightness of the light emitting device with respect to the current applied to the light emitting device of the general light emitting device and the light emitting device manufactured according to the present invention. As can be seen from this figure, a light emitting device having a surface lattice formed in comparison with a general light emitting device in manufacturing a light emitting device has a slight difference depending on the size and shape of the formed surface lattice. The luminance increase rate is shown. In order to obtain a higher external quantum efficiency, it is possible to increase the area forming the surface lattice, but the increase in power is smaller than the increase in the size of the light emitting part, and its effectiveness is insignificant. Therefore, it is important to have a high external quantum efficiency while having the same size as the actual device manufactured.

일반적인 GaN를 기본으로 하는 질화갈륨계 반도체 발광소자에 있어서, 제 2 도에서 보이는 것처럼 발광소자 간의 절단을 위해서는 절단공정의 여유를 위해 반드시 충분한 여유공간을 두게 되는데, 이러한 여유공간에 표면격자를 형성하여 기존 발광소자와 그 크기가 동일하고, n형 오믹 전극을 형성하기 위해 피해갈 수 없는 식각공정에서 동시에 구현되어 기존 발광소자 제작과 공정순서 혹은 방법의 변화가 전혀 없이 똑같은 공정 및 발광소자 크기에서, 단지 전극 형성을 위한 사진공정에 사용되는 마스크에 형성하고자 하는 표면격자의 모양만 삽입하여 일반적인 소자에 대비 휘도를 10∼15%를 증가시킬 수 있다.In a GaN-based gallium nitride-based semiconductor light emitting device, as shown in FIG. 2, sufficient space is necessary for the cutting process for cutting between the light emitting devices. In the same process and light emitting device size, the same size as the existing light emitting device and implemented at the same time in the etching process that can not be avoided to form the n-type ohmic electrode, without any change in the fabrication process order or method, Only by inserting the shape of the surface lattice to be formed in the mask used in the photolithography process for forming the electrode can increase the brightness 10 to 15% compared to the general device.

Claims

An active layer generating photons; An n-type nitride semiconductor layer disposed under the active layer and having a first electrode formed thereon; And at least one nitride semiconductor layer disposed on the active layer and having a contact layer on which a second electrode, which is a transparent electrode, is formed.

The n-type nitride semiconductor layer has a surface exposed by etching, and the exposed surface includes a region for cutting the light emitting device and a region where the first electrode is formed, and a surface grid is formed in the region for cutting the light emitting device. The gallium nitride system light emitting element characterized by the above-mentioned.

The gallium nitride-based semiconductor light emitting device of claim 1, wherein the region for cutting the light emitting device on which the surface grid is formed and the region in which the first electrode is formed are formed by one dry etching.

The gallium nitride-based semiconductor light emitting device of claim 1, wherein the planar shape of the surface lattice is at least one selected from the group consisting of circles, ellipses, squares, triangles, and hexagons.

The gallium nitride-based semiconductor light emitting device according to claim 1, wherein the cross-sectional shape of the surface lattice is at least one selected from the group consisting of a square, a trapezoid, a hemisphere, and a triangle.

The gallium nitride based light emitting device according to any one of claims 1 to 4, wherein the at least one nitride semiconductor layer comprises a superlattice structure layer under the contact layer.

delete

The gallium nitride-based semiconductor light emitting device of claim 1, wherein the surface lattice is formed by etching separate from etching for the region where the first electrode is formed.

The gallium nitride based semiconductor light emitting device according to claim 1 or 11, wherein the height of the surface lattice is lower than that of the active layer.

delete