KR100464541B1 - 소비전력을 저감할 수 있는 플럭스게이트형 자기검출장치 - Google Patents

Abstract

소비전력을 저감할 수 있는 플럭스게이트형 자기검출장치가 개시된다. 자기검출장치는, 펄스발생부로부터 출력된 펄스를 제어신호에 따라 제한적으로 스위칭하는 펄스제한부를 구비하며, 제어부는 플럭스게이트를 통해 검출한 검출신호가 임계치에 도달 후, 소정시간이 경과하면, 펄스발생부로부터 플럭스게이트에 전달되는 펄스를 차단하도록 펄스제한부를 제어한다. 또한, 자기검출장치는 2축을 검출하는 경우, 각 축에 대해 각각 요구되던 신호처리회로부들에 대해 각 축에 공급되는 펄스 및 각 축에 대한 검출신호를 스위칭부를 통해 선택적으로 다음단으로 전달한다. 이에 따라 신호처리회로가 2축의 검출신호에 대해 공용으로 이용되므로 장치의 부피를 줄일 수 있으며, 자기를 검출하기 위한 필요시간 동안만 장치가 구동되므로 소비전력을 저감시킬 수 있다.

Description

소비전력을 저감할 수 있는 플럭스게이트형 자기검출장치{Fluxgate type magnetometer capable of reducing power consumption}

본 발명은 플럭스게이트(flux-gate)를 갖는 자기검출장치에 관한 것으로서, 특히, 저소비전력형 자기검출장치에 관한 것이다.

플럭스게이트형 자기센서는 퍼말로이(permalloy)와 같은 고투자율 재료를 자심으로 사용하여 권선된 코일에 교류전류를 인가하고, 그 자심의 자기포화 및 비선형 자기 특성을 이용하여 외부자장에 비례하는 2차 고조파 성분을 통해 외부자장의 크기를 측정하는 장치이다. 이러한 플럭스게이트형 자기센서는 여러 다른 형태의 자기센서에 비해 감도가 비교적 고감도이면서 경제적일 뿐만 아니라 센서의 크기가 상대적으로 소형이고 출력신호 안정도(long-term stability)가 우수하다는 장점을 가지고 있어 휴대장치의 전자 나침반 기능으로 사용되며, 광맥 탐사, 표적탐지, 그리고 인공위성의 자세제어 및 우주탐사용에 이르기까지 민간용 및 군사용으로 널리 사용되고 있다.

위와 같은 플럭스게이트형 자기검출장치는, 플럭스게이트를 통해 검출한 자기를 전기적 신호로 변환하는 신호처리부를 포함하며, 신호처리부를 통해 인간이인식할 수 있는 형태로 외부자기를 표시하고 있다.

도 1은 종래 단일축 플럭스게이트형 자기검출장치의 개략적인 회로도이다. 자기검출장치는, 펄스(P)를 발생시키는 펄스발생부(1), 펄스발생부(1)로부터 출력된 펄스(P)를 증폭 및 반전 증폭하여 각각 출력하는 펄스증폭부(2), 펄스발생부(1)로부터 출력된 펄스증폭신호 및 그 펄스의 반전출력신호를 입력받아 구동되며, 그 구동에 의해 발생된 자기로부터 발생된 기전력을 전기적인신호로 출력하는 플럭스 게이트(3)와, 플럭스게이트(3)에서 검출된 검출신호를 쵸핑하는 스위칭부(4), 스위칭부(4)에서 출력된 검출신호를 차동 증폭하는 차동증폭부(5), 차동증폭부(5)를 통해 1차 증폭된 신호를 필터링하는 저주파 필터(6), 및 저주파 필터(6)를 통해 출력된 신호를 2차 증폭하는 제2 증폭부(7)를 포함한다.

여기서, 펄스증폭부(2)는 도 5와 같이 펄스발생부(1)로부터 출력된 펄스를 각각 입력받는 제1 및 제2 증폭기(124)(126)를 가지며, 제1 및 제2 증폭기(124)(126)중 어느 한 증폭기의 선단에는 반전기(122)가 장착된다. 또한, 플럭스게이트(3)는 사각링 또는 바 형태의 자성체 코어에 권선되며, 자성체 코어의 여자를 위해 양단에 펄스증폭부(2)에서 출력된 펄스 증폭 신호 및 반전증폭신호를 입력받는 구동코일(사각링 일측 권선코일)과, 자성체 코어에 권선되며, 구동코일의 구동에 의해 발생된 자기로부터 유도된 기전력을 검출하는 검출코일(사각링 타측 권선코일)을 갖는다.

위와 같은 플럭스게이트형 자기검출장치는 사용자에 의해 동작이 개시되면, 펄스발생부(1)에서 출력된 펄스가 제1 증폭기(124)를 통해 구동코일의 일단에 인가되는 한편, 펄스발생부(1)에서 출력된 펄스가 반전기(122) 및 제2 증폭기(126)를 통해 위상이 반전되어 구동코일의 타단으로 인가된다. 이에 따라 위상이 반대인 펄스를 양단에 각각 인가받은 구동코일에는 전류가 교번으로 방향을 전환하며 전류가 흐르게 된다. 이것은 마치 교류신호를 인가한 것과 같은 상태가 되어 자성체 코어는 여자된다. 이 자성체 코어의 여자에 의해 검출코일에는 외부자계의 세기에 비례하는 전압성분이 유도된다. 그러면 스위칭부(4)에서는 제어부(미도시)의 제어하에 검출코일 양단의 신호를 구동주파수의 2배의 주파수로 각각 쵸핑한다. 이후 스위칭부(4)에서 출력된 신호는 차동증폭기(5)에서 증폭되어 출력된다. 그리고 차동증폭신호는 필터(6)를 거쳐 제2 증폭기(7)에서 최종 증폭된다.

위와 같이 제2 증폭기(7)에서 최종 증폭된 신호는 또 다른 신호처리 과정을 통해 최종적으로 외부자기의 측정값을 디스플레이(미도시)에 표시하게 된다. 그러나 종래 플럭스케이트를 이용한 자기검출장치는, 플럭스게이트(3)를 구동시킬때 펄스발생부(1)에서 연속적인 펄스(펄스 트레인)를 코일에 인가하게 되므로, 자기를 검출하는 동안에는 코일에 항상 전류가 흐르게 되어 전력소모가 많다는 문제점이 있었다. 따라서, 모바일 기기와 같이 제한된 전원을 가지는 환경에서는 많은 이용상의 이점이 있음에도 불구하고 플럭스 게이트를 포함하는 자기검출장치의 채용에 어려움이 따르고 있었다.

한편, 장치의 소형화를 추구하는 최근의 추세에 따라 MEMS(Micro electro mechanical system)기술을 이용하여 저소비전력형의 초소형 플럭스게이트 센서가 제작되고는 있지만, 여전히 연속적인 펄스 발생에 따른 전력소모는 발생하므로 전력 소모를 저감할 수 있는 방안이 요구되고 있다.

또한, 도 2와 같이 종래의 플럭스게이트를 이용하여 2축을 검출하도록 구현된 자기검출장치는, 2축의 자기를 검출하기 위한 신호처리부들이 각 축에 대하여 각각 구비되고 있어 소자 개수만큼 전력소모가 많을 뿐만 아니라 신호처리부가 차지하는 면적이 넓어 장치의 부피를 크게 만드는 문제점이 있었다. 또한, 2축 자기를 검출하기 위한 플럭스게이트를 MEMS(Micro electro mechanical system)기술을 적용하여 반도체 또는 여타의 기판에 집적하는 경우 신호처리회로가 차지하는 면적이 커 기판당 생산성이 낮다는 문제점이 있었다.

본 발명의 목적은 상기와 같은 문제점을 해결하기 위하여 소비전력을 저감할 수 있을 뿐만 아니라 장치의 부피를 줄일 수 있는 플럭스게이트를 이용한 자기검출장치를 제공하는 데 있다.

도 1은 종래 플럭스게이트를 이용한 자기검출장치의 블록도,

도 2는 종래 플럭스게이트를 이용한 2축 자기검출장치의 블록도,

도 3은 본 발명의 실시예에 따른 플럭스게이트를 이용한 2축 자기검출장치의 블록도,

도 4는 도 3에 보인 펄스제한부를 나타낸 회로도,

도 5는 도 3에 보인 펄스증폭부를 나타낸 회로도,

도 6은 도 3에 보인 제1 스위칭부를 나타낸 회로도,

도 7은 도 3에 보인 2축 플럭스게이트를 나타낸 회로도,

도 8은 도 3에 보인 제2 스위칭부를 나타낸 회로도,

도 9는 도 3에 보인 쵸핑회로부를 나타낸 회로도,

도 10은 도 3에 보인 2축 자기검출장치의 1사이클의 동작을 나타낸 타이밍도, 그리고

도 11은 도 3에 보인 2축 자계검출장치의 구동펄스에 대한 검출신호, 쵸핑제어신호, 및 쵸핑결과에 따른신호를 나타낸 타이밍도이다.

*도면의 주요부분에 대한 부호의 설명*

1, 11: 펄스발생기 2, 12: 펄스증폭부

3, 13, 140: 플럭스게이트 4, 14, 130, 150, 160: 스위칭부

5, 15, 170: 차동증폭부 6, 16, 180: 필터

7, 17, 190: 제2 증폭부

상기의 목적을 달성하기 위한 본 발명의 플럭스게이트를 이용한 자기검출장치는, 펄스를 발생시키는 펄스발생부와, 상기 펄스발생부로부터 출력된 펄스를 제한적으로 스위칭하는 펄스제한부와, 상기 펄스제한부를 통해 출력된 펄스에 대해 증폭 및 반전 증폭하여 각각 출력하는 펄스증폭부와, 상기 펄스증폭부로부터 출력된 상기 펄스증폭신호 및 상기 펄스반전증폭신호에 의해 발생된 기전력에 따른 검출신호를 출력하는 플럭스게이트와, 상기 플럭스게이트에서 출력된 상기 검출신호를 저주파 신호처리하는 신호처리부, 및 상기 신호처리부에서 신호처리된 상기 검출신호가 임계치에 도달 후, 소정시간이 경과하면, 상기 펄스발생부로부터 상기 플럭스게이트에 전달되는 펄스의 차단을 위하여 상기 펄스제한부를 제어하는 제어부를 포함한다.

여기서 상기 펄스제한부는, 엔드게이트를 이용한다.

상기 신호처리부는, 상기 플럭스게이트에서 출력된 상기 검출신호를 쵸핑(chopping)하는 쵸핑회로부와, 상기 쵸핑회로부를 통해 쵸핑된 신호를 차동증폭하는 차동증폭부와, 상기 차동증폭부를 통해 증폭된 신호를 필터링하는 필터, 및 상기 필터를 통해 필터링된 신호를 증폭하는 제2 증폭부를 포함하며, 상기 제어부는, 상기 검출신호에 대해 상기 펄스발생부에서 출력된 펄스의 소정 배수, 예를 들어, 2배로 쵸핑되도록 상기 스위칭부를 제어할 수 있다.

또한, 상기 신호처리부는, 상기 제2 증폭부로부터 출력된 증폭신호를 디지털신호로 변환하는 아날로그/디지털 컨버터;를 더 포함하며, 상기 제어부는 상기 아날로그/디지털컨버터의 신호 변환이 완료된 시점에서 상기 플럭스 게이트에 전달되는 상기 펄스가 차단되도록 상기 펄스제한부를 제어할 수 있다.

한편, 상기 플럭스게이트가 2축을 검출하는 경우, 상기 자기검출장치는, 상기 펄스제한부를 통해 출력된 상기 증폭신호 및 상기 반전증폭신호를 상기 2축 플럭스게이트의 각 검출축 플럭스게이트에 선택적으로 전달하는 제2 스위칭부, 및 상기 2축 플럭스게이트에서 출력된 각 축의 검출신호를 상기 쵸핑회로부에 선택적으로 출력하는 제3 스위칭부를 더 포함하며, 상기 제어부는 상기 제2 스위칭부 및 상기 제3 스위칭부 각각의 입출력을 제어하도록 한다.

상기 제2 스위칭부는, 상기 펄스제한부를 통해 출력된 상기 증폭 및 반전증폭신호를 제1축선택제어신호에 응답하여 제1축 여자코일에 전달하는 제1 트랜지스터, 및 상기 펄스제한부를 통해 출력된 상기 증폭 및 반전증폭신호를 제2축선택제어신호에 응답하여 제2축 여자코일에 전달하는 제2 트랜지스터를 포함한다.

또한, 상기 제3 스위칭부는, 상기 2축 플럭스게이트로부터 출력된 제1축검출신호를 제1축검출제어신호에 응답하여 상기 쵸핑회로부에 전달하는 제3 트랜지스터, 및 상기 2축 플럭스게이트로부터 출력된 제2축검출신호를 제2축검출제어신호에 응답하여 상기 쵸핑회로부에 전달하는 제4 트랜지스터를 포함한다.

이상과 같은 플럭스게이트를 이용한 자기검출장치는, 자기를 검출하기 위한 필요시간동안만 플럭스게이트를 구동하므로, 전력소모를 감소시킬 수 있게 하며, 2축 자기검출장치인 경우에는 각 축을 검출하기 위한 신호처리회로들을 공통으로 이용할 수 있도록 함으로서, 전력소모를 감소시킬 뿐만 아니라 장치의 부피를 감소시킬 수 있게 한다.

이하, 첨부한 도면을 참조하여 본 발명을 상세하게 설명한다.

도 3은 본 발명의 실시예에 따른 2축 자기검출장치의 개략적인 블록도이다. 자기검출장치는, 펄스제한부(110), 펄스증폭부(120), 제1 스위칭부(130), 플럭스게이트(140), 제2 스위칭부(150), 쵸핑회로부(160), 차동증폭기(170), 필터(180), 제2 증폭부(190)를 포함한다. 이 외에 도시되지 않고 있지만, 장치는, 펄스를 발생시키는 펄스발생부(미도시), 제2 증폭부(190) 다음단으로 A(아날로그)/D(디지털) 컨버터, 및 장치 전반을 제어하는 제어부를 더 포함한다.

펄스제한부(110)는 펄스발생기로부터 전달된 펄스를 제어신호에 따라 선택적으로 스위칭한다. 도 4는 펄스제한부(110)를 보다 구체적으로 나타낸 회로도이다. 펄스제한부(110)는 앤드게이트가 이용되며, 엔드게이트의 일단에 인가된 제어신호에 따라 펄스발생부로부터 출력된 펄스를 출력한다. 이하에 펄스제한부와 앤드게이트는 서로 구분하지 않고 동일 부재번호를 적용한다.

펄스증폭부(120)는 펄스제한부(110)를 통해 출력된 펄스에 대해 증폭 및 반전 증폭된 신호를 각각 출력한다. 결과적으로, 펄스증폭부(120)는 서로 위상이 반대인 두 펄스신호를 출력한다. 도 5는 펄스증폭부(120)를 보다 구체적으로 나타낸 회로도이다. 펄스증폭부(120)는, 펄스제한부(110)를 통해 출력된 펄스에 대해 각각 증폭하는 제1 및 제2 증폭기(124)(126)와, 제2 증폭기(126) 선단에 펄스의 위상을 반전시키기 위한 반전기(122)를 포함한다.

제1 스위칭부(130)는, 펄스증폭부(120)로부터 출력된 증폭신호 및 반전증폭신호를 2축 플럭스게이트의 각 검출축 플럭스게이트에 선택적으로 전달한다. 도 6은 제1 스위칭부(130)를 보다 구체적으로 나타낸 회로도이다. 제1 스위칭부(130)는, 펄스증폭부(120)를 통해 출력된 증폭 및 반전증폭신호를 도 10에 보인 제2 제어신호(ctrl2)에 응답하여 X축 구동코일에 전달하는 제1 트랜지스터(Q1), 및 펄스증폭부(120)를 통해 출력된 증폭 및 반전증폭신호를 제3 제어신호(ctrl3)에 응답하여 Y축 여자코일에 전달하는 제2 트랜지스터(Q2)를 포함한다. 제1 스위칭부(130)는 X축에 구비된 구동코일 양단을 동시에 스위칭하며, Y축에 대해서도 구비된 구동코일 양단을 동일한 방법으로 스위칭한다. 본 발명에서는 중복되는 내용이므로 일축을 스위칭하는 것에 대해서 설명한다.

플럭스게이트(140)는 제1 스위칭부(130)에 의해 선택적으로 X 또는 Y축에 전달된 펄스증폭신호 및 펄스반전증폭신호에 의해 구동되며, 그 구동에 의해 발생된 기전력에 따라 선택된 구동축의 검출신호를 출력한다. 도 7은 2축 플럭스게이트(140)를 구체적으로 나타낸 도면이다. 2축 플럭스게이트(140)는 사각링 형태의 두 자성체코어(142, 146)가 각각 X, Y축 두 방향으로 길이방향을 갖도록 설치하며, 자성체코어(142)(146)들 각각에는 구동코일(134)(136) 및 검출코일(144)(148)이 권선되고 있다.

제2 스위칭부(150)는, X, Y 축 각각의 플럭스게이트에 권선된 검출코일(144)(148)에 연결되어 선택적으로 구동된 구동축의 검출신호를 출력한다. 도 8은 제2 스위칭부(150)를 나타낸 도면이다. 제2 스위칭부(150)는, 플럭스게이트(140)로부터 출력된 X축 검출신호를 제2 제어신호(ctrl2)에 응답하여 쵸핑회로부(160)에 전달하는 제3 트랜지스터(Q3), 및 플럭스게이트(140)로부터 출력된 Y축 검출신호를 제3 제어신호(ctrl3)에 응답하여 쵸핑회로부(160)에 전달하는 제4 트랜지스터(Q4)를 구비한다. 제2 스위칭부(150)는 X축에 구비된 구동코일 양단을 동시에 스위칭하며, Y축에 대해서도 구비된 구동코일 양단을 동일한 방법으로 스위칭한다. 본 발명에서는 중복되는 내용이므로 일축을 스위칭하는 것에 대해서 설명한다.

쵸핑회로부(160)는, 제2 스위칭부(150)를 통해 출력된 일축의 검출신호를 쵸핑(chopping)한다. 도 9는 쵸핑회로부(160)를 나타낸 회로도이다. 쵸핑회로부(160)는 제4 및 제5 제어신호(ctrl4)(ctrl5) 각각에 응답하여 제2 스위칭부(150)에서 출력된 검출신호를 쵸핑하는 제1 및 제2 스위치(SW1)(SW2)를 구비한다.

차동증폭부(170)는, 쵸핑회로부(160)를 통해 쵸핑된 신호를 차동증폭한다.

필터(180)는, 차동증폭부(170)를 통해 증폭된 신호를 필터링한다.

제2 증폭부(190)는, 필터를 통해 필터링된 신호를 최종 증폭한다.

A/D 컨버터(미도시)는 제2 증폭부(190)를 통해 증폭된 신호를 디지털신호로 변환한다.

제어부(미도시)는, 시스템 전반을 제어하며, 특히, 제2 증폭부(190)로부터 출력된 검출신호가 임계치에 도달 후, 제6 제어신호(ctrl6)를 생성하고, 소정시간(t3-t4)이 경과하면, 펄스발생부로부터 플럭스게이트(140)에 전달되는 펄스의 차단을 위하여 제1 제어신호(ctrl1)를 통해 펄스제한부(110)를 제어한다. 여기서 소정시간은, A/D컨버터를 통해 검출신호가 디지털신호로의 변환이 완료되기까지의 충분한 시간을 말한다.

위와 같은 플럭스게이트를 이용한 자기검출장치는, 운전이 개시되면, 펄스발생부에서 발생된 펄스가 도 4에서와 같이 앤드게이트(110) 일단에 인가되며, 앤드게이트(110)를 제어하는 제1 제어신호(ctrl)가 앤드게이트(110)의 또 다른 일단에 인가된다. 도 10의 (a) 및(b)는 펄스제한부(110)에서 출력된 펄스 및 제어부에서 출력된 제1 제어신호를 나타낸다. 도 4에서와 같이 제1 제어신호가 하이레벨로 인가되는 상태에서만 앤드게이트(110)는 펄스를 출력하게 된다. 앤드게이트(110)에서 출력된 펄스는 도 5에 보인 펄스증폭부(120)로 전달되며, 펄스증폭부(120)는 제1증폭기(124), 제2 증폭기(124) 및 반전기(122)를 통해 증폭된 펄스와 반전 증폭된 펄스를 각각 출력한다. 이와 같이 펄스증폭부(120)에서 증폭 및 반전 증폭된 펄스는 도 10 (b)에 보인 제어신호(ctrl2, ctrl3)가 제1 스위칭부(130)의 제1 또는 제2 트랜지스터(Q1)(Q2)의 게이트에 선택적으로 인가되며, 이를 통해 플럭스게이트(140)의 X, Y 두축 중 어느 한 축 구동코일(134)(136)에 선택적으로 전달된다. 증폭 및 반전 증폭된 펄스를 인가받은 플럭스게이트(140), 예를 들어, X축 플럭스게이트(142)는, 위상이 서로 반전된 두신호를 입력받음에 따라 코어에 권선된 구동코일(134)에 펄스 주기로 방향이 전환되며 전류가 흐르게 된다. 즉, 도 5를 참조하면, 구동코일 양단 a, b에 인가되는 펄스의 신호가 각각 P2, P3라고 하면, q1의 구간에서는 a에 high 레벨의 신호가 인가되고 b에는 low 레벨이 인가된다. 이에 따라 전류는 a에서 b 방향으로 흐르게 된다. 반대로, q2의 구간에서는 a에 low 레벨, b에 high 레벨의 신호가 인가되어 전류는 b에서 a 방향으로 흐르게 된다. 이와 같이 양단 a, b에 인가된 펄스의 상태에 따라 구동코일에는 방향을 전환하며 전류가 흐르게 되며, 구동코일(134)이 권선된 자성체 코어(142)는 여자된다. 이와 같이 자성체 코어(142)가 여자되면, 도 10의 타이밍도에 보인 시간축 t2에서부터 검출코일(144)에는 지구자기의 세기에 따라 (d)와 같이 신호가 전압의 형태로 발생하기 시작하고, 시간 t3에서 임계전압에 도달하게 된다. 한편, 검출코일(144)에서 발생된 전압은 제어부의 제어신호(ctrl2 또는 ctrl3)에 따라 제2 스위칭부(150)에서 검출축의 트랜지스터(Q3 또는 Q4)가 턴온되는 것에 의해 쵸핑회로부(160)에 전달되며, 쵸핑회로부(160)에 전달된 신호는 도 11(c)의 쵸핑제어신호(ctrl4 또는 ctrl5)에 따라 도 11 (d)에 보인 것처럼 구동펄스의 2배 주파수로 쵸핑된다. 이후, 쵸핑된 신호는 차동증폭부(170), 필터(180), 그리고 제2 증폭부(190)에서 순차적으로 신호처리된다. 이와 같이 제2 증폭부(190)를 통해 출력된 아날로그신호는 도 10의 (d)와 같이 나타나게 된다. 이후, 도 10의 (d)와 같이 나타나게 되는 검출신호는 제 6 제어신호(ctrl6)에 따라 A/D 컨버터를 통해 디지털신호로 변환된다. 제어부는 A/D 컨버터가 아날로그신호를 디지털신호로 변환할 수 있는 충분한 시간동안 앤드게이트(110)에 도 10 (b)의 제어신호가 하이상태로 유지되도록 하며, 아날로그신호의 디지털신호로의 변환이 완료될 수 있는 시간이 지난 시점에서 앤드게이트(110)에 출력하는 제어신호를 로우레벨로 전환한다. 이에 따라 플럭스게이트(140)에는 더 이상 펄스가 공급되지 않게 된다.

위와 같이 펄스제한부(110)를 통해 플럭스게이트에 공급되는 펄스를 제한함으로서 회로는 더이상 전력소모가 발생하지 않게 된다.

한편, 위와 같은 2축자기검출장치는 웨이퍼 상에 MEMS 기술을 이용하여 제작할 수 있으며, 웨이퍼 상에 제작함에 있어서, 신호처리회로를 2축 각각의 검출신호에 대해 공용할 수 있도록 설계됨에 따라 각 소자의 부피를 현저하게 줄일 수 있게 된다.

또한, 위의 실시예를 설명함에 있어서는 2축 자기검출장치에서 1축의 자기를 검출하는 것에 대해서 설명하고 있지만, 2축을 모두 검출하는 경우, 제어부에서 제1 스위칭부 및 제2 스위칭부를 구동축에 따라 순차적으로 제어하여 구동하고, 그에 따른 플럭스게이트의 구동에 대해, 제2 스위칭부를 제1 스위칭부와 동일한 타이밍으로 제어함으로서 2축을 순차적으로 검출할 수도 있다. 이때, 제어부는 2축 각각의 검출신호를 디지털신호로 변환되는 충분한 시간 동안 펄스제한부에 하이레벨의 신호를 출력한다.

이상과 같은 본 발명의 플럭스게이트를 이용한 자기검출장치는 전력소모가 적으므로, 장치의 이용시간을 늘릴 수 있게 한다. 또한, MEMS 기술을 통해 웨이퍼 상에 2축 자기를 검출하도록 자기검출장치를 제작하는 경우, 스위치들을 통해 신호처리회로들을 공통으로 이용할 수 있어 회로가 차지하는 면적을 대폭 줄일 수 있기 때문에 단위 면적당 생산성을 높일 수 있다.

이상에서는 본 발명의 바람직한 실시예에 대해서 도시하고 설명하였으나, 본 발명은 상술한 특정의 실시예에 한정되지 아니하며, 청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 기술분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변형 실시가 가능한 것은 물론이고, 그와 같은 변경은 청구범위 기재의 범위 내에 있게 된다.

Claims (8)

1. 펄스를 발생시키는 펄스발생부;

   상기 펄스발생부로부터 출력된 펄스를 스위칭하는 펄스제한부;

   상기 펄스제한부를 통해 출력된 펄스에 대해 증폭 및 반전 증폭하여 각각 출력하는 펄스증폭부;

   상기 펄스증폭부로부터 출력된 상기 펄스증폭신호 및 상기 펄스반전증폭신호에 의해 발생된 기전력에 따른 검출신호를 출력하는 플럭스게이트;

   상기 플럭스게이트에서 출력된 상기 검출신호를 저주파 신호처리하는 신호처리부;

   상기 신호처리부에서 신호처리된 상기 검출신호가 임계치에 도달 후, 소정시간이 경과하면, 상기 펄스발생부로부터 상기 플럭스게이트에 전달되는 펄스의 차단을 위하여 상기 펄스제한부를 제어하는 제어부;를 포함하는 것을 특징으로 하는 자기검출장치.
2. 제 1항에 있어서,

   상기 펄스제한부는, 엔드게이트를 이용하는 것을 특징으로 하는 자기검출장치.
3. 제 1항에 있어서, 상기 신호처리부는,

   상기 플럭스게이트에서 출력된 상기 검출신호를 쵸핑(chopping)하는 쵸핑회로부;

   상기 쵸핑회로부를 통해 쵸핑된 신호를 차동증폭하는 차동증폭부;

   상기 차동증폭부를 통해 증폭된 신호를 필터링하는 필터; 및

   상기 필터를 통해 필터링된 신호를 증폭하는 제2 증폭부;를 포함하며,

   상기 제어부는, 상기 검출신호에 대해 상기 펄스발생부에서 출력된 펄스의소정 배수로 쵸핑되도록 상기 쵸핑회로부를 제어하는 것을 특징으로 하는 자기검출장치.
4. 제 3항에 있어서,

   상기 제어부는, 상기 펄스발생부에서 출력된 펄스의 2배수로 상기 검출신호를 쵸핑하도록 상기 스위칭부를 제어하는 것을 특징으로 하는 자기검출장치.
5. 제 3항에 있어서,

   상기 신호처리부는, 상기 제2 증폭부로부터 출력된 증폭신호를 디지털신호로 변환하는 아날로그/디지털 컨버터;를 더 포함하며,

   상기 제어부는 상기 아날로그/디지털컨버터의 신호 변환이 완료된 시점에서 상기 플럭스 게이트에 전달되는 상기 펄스가 차단되도록 상기 펄스제한부를 제어하는 것을 특징으로 하는 자기검출장치.
6. 제 1항에 있어서,

   상기 플럭스게이트는 2축을 검출하는 플럭스게이트이며,

   상기 펄스증폭부로부터 출력된 상기 증폭신호 및 상기 반전증폭신호를 상기 2축 플럭스게이트의 각 검출축 플럭스게이트에 선택적으로 전달하는 제1 스위칭부; 및

   상기 2축 플럭스게이트에서 출력된 각 축의 검출신호를 상기 신호처리부에선택적으로 출력하는 제2 스위칭부;를 더 포함하며,

   상기 제어부는 상기 제1 스위칭부 및 상기 제2 스위칭부 각각의 입출력을 제어하는 것을 특징으로 하는 자기검출장치.
7. 제 6항에 있어서, 상기 제1 스위칭부는,

   상기 펄스증폭부로부터 출력된 상기 증폭 및 반전증폭신호를 제1축선택제어신호에 응답하여 제1축 여자코일에 전달하는 제1 트랜지스터; 및

   상기 펄스증폭부로부터 출력된 상기 증폭 및 반전증폭신호를 제2축선택제어신호에 응답하여 제2축 여자코일에 전달하는 제2 트랜지스터;를 포함하는 것을 특징으로 하는 자기검출장치.
8. 제 6항에 있어서, 상기 제2 스위칭부는,

   상기 2축 플럭스게이트로부터 출력된 제1축검출신호를 제1축검출제어신호에 응답하여 상기 신호처리부에 전달하는 제3 트랜지스터; 및

   상기 2축 플럭스게이트로부터 출력된 제2축검출신호를 제2축검출제어신호에 응답하여 상기 신호처리부에 전달하는 제4 트랜지스터;를 포함하는 것을 특징으로 하는 자기검출장치.