KR100463182B1 - 플라즈마 디스플레이 패널 및 그 구동 방법 - Google Patents

플라즈마 디스플레이 패널 및 그 구동 방법 Download PDF

Info

Publication number
KR100463182B1
KR100463182B1 KR10-2002-0076950A KR20020076950A KR100463182B1 KR 100463182 B1 KR100463182 B1 KR 100463182B1 KR 20020076950 A KR20020076950 A KR 20020076950A KR 100463182 B1 KR100463182 B1 KR 100463182B1
Authority
KR
South Korea
Prior art keywords
electrodes
adjacent
electrode
pixel
horizontal direction
Prior art date
Application number
KR10-2002-0076950A
Other languages
English (en)
Other versions
KR20040049109A (ko
Inventor
윤차근
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR10-2002-0076950A priority Critical patent/KR100463182B1/ko
Publication of KR20040049109A publication Critical patent/KR20040049109A/ko
Application granted granted Critical
Publication of KR100463182B1 publication Critical patent/KR100463182B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00—Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20—Constructional details
    • H01J11/22—Electrodes, e.g. special shape, material or configuration
    • H01J11/32—Disposition of the electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00—Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20—Constructional details
    • H01J11/22—Electrodes, e.g. special shape, material or configuration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00—Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20—Constructional details
    • H01J11/34—Vessels, containers or parts thereof, e.g. substrates
    • H01J11/36—Spacers, barriers, ribs, partitions or the like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00—Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20—Constructional details
    • H01J11/34—Vessels, containers or parts thereof, e.g. substrates
    • H01J11/42—Fluorescent layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Gas-Filled Discharge Tubes (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

플라즈마 디스플레이 패널에서, 복수의 제1 및 제2 전극이 제1 기판 위에서 세로 방향으로 차례로 뻗어 있다. 세로 방향으로 복수의 돌기가 형성되어 있는 복수의 제3 전극이 제2 기판 위에서 가로 방향으로 뻗어 있으며, 세로 방향으로 복수의 돌기가 형성되어 있는 복수의 제4 전극이 제2 기판 위에서 두 개의 제3 전극 사이에 가로 방향으로 뻗어 있다. 제3 및 제4 전극의 돌기는 제1 및 제2 방전 셀 영역에 형성되어 있다. 복수의 제1 방전 셀이 상단 및 하단이 각각 제3 및 제4 전극에 인접하도록 제1 전극 위에 형성되어 있으며, 복수의 제2 방전 셀이 상단 및 하단이 각각 제4 및 제3 전극에 인접하도록 제2 전극 위에 형성되어 있다. 가로 방향으로 연속하는 세 개의 제1 또는 제2 방전 셀이 하나의 화소로 형성되며, 세 개의 제1 및 제2 방전 셀에는 각각 가로 방향으로 제1 내지 제3 색상의 형광체가 차례로 도포되어 있다. 이와 같이 하면, 어드레싱 기간에서 하나의 제3 전극으로 제3 전극에 상단 및 하단이 각각 인접한 두 행의 화소를 동시에 어드레싱할 수 있다.

Description

플라즈마 디스플레이 패널 및 그 구동 방법{PLASMA DISPLAY PANEL AND DRIVING METHOD THEREOF}
본 발명은 플라즈마 디스플레이 패널 및 그 구동 방법에 관한 것이다.
플라즈마 디스플레이 패널은 기체 방전에 의해 생성된 플라즈마를 이용하여 문자 또는 영상을 표시하는 평면 표시 장치로서, 그 크기에 따라 수십에서 수백 만개 이상의 화소가 매트릭스 형태로 배열되어 있다.
이러한 플라즈마 디스플레이 패널에는 그 한쪽 면에 서로 평행인 주사 전극 및 유지 전극이 형성되고 다른 쪽 면에 이들 전극과 직교하는 방향으로 어드레스 전극이 형성된다. 그리고 유지 전극은 각 주사 전극에 대응해서 형성되며, 그 일단이 서로 공통으로 연결되어 있다.
일반적으로 플라즈마 디스플레이 패널의 구동 방법은 시간적인 동작 변화로 표현하면 리셋 기간, 어드레싱 기간, 유지 방전 기간, 소거 기간으로 이루어진다.
리셋 기간은 셀에 어드레싱 동작이 원활히 수행되도록 하기 위해 각 셀의 상태를 초기화시키는 기간이며, 어드레싱 기간은 패널에서 켜지는 셀과 켜지지 않는 셀을 선택하기 위하여 켜지는 셀(어드레싱된 셀)에 전압을 인가하여 벽전하를 쌓아두는 동작을 수행하는 기간이다. 유지 방전 기간은 유지 방전 펄스를 인가하여 어드레싱된 셀에 실제로 화상을 표시하기 위한 방전을 수행하는 기간이며, 소거 기간은 셀의 벽전하를 감소시켜 유지 방전을 종료시키는 기간이다.
일반적인 플라즈마 디스플레이 패널은 한 화소가 각각 행 방향으로 배열된 R, G, B 3개의 방전 셀로 이루어지고 이러한 화소들이 열 방향으로 배열되어 있는 스트라이프(stripe)형이다. 열 방향으로 배열된 방전 셀에서 하나의 어드레스 전극이 통과하며, 한 행에 주사 전극과 유지 전극이 각각 한 개씩 배열되어 있다. 이때, 어드레싱 기간에서는 어드레스 전극을 거쳐 인가되는 어드레싱 펄스와 주사 전극을 거쳐 인가되는 주사 펄스에 의해 켜질 방전 셀이 선택된다. 다음, 유지 방전 기간에서 주사 전극과 유지 전극을 거쳐 인가되는 유지 방전 펄스에 의해 선택된 방전 셀에서 방전이 이루어진다.
이와는 달리 미국특허 제5,182,489호, 제6,281,628호 및 제6,373,195호에는 델타형으로 배열된 화소 구조를 가지는 플라즈마 디스플레이 패널이 제안되어 있다. R 방전 셀과 G 방전 셀이 형성된 행의 다음 행에 B 방전 셀이 형성되어 하나의 화소를 형성한다. 이때, R 방전 셀과 G 방전 셀을 구획하는 세로 격벽 밑으로B 방전 셀을 구동하기 위한 어드레스 전극이 지나가며, B 방전 셀의 좌우 세로 격벽 밑으로 R 및 G 방전 셀을 구동하기 위한 어드레스 전극이 각각 지나간다. 그리고 R 및 G 방전 셀과 B 방전 셀 사이에 형성된 가로 격벽과 일치하도록 제2 기판에 주사 전극이 지나가며, R 및 G 방전 셀의 상단과 B 방전 셀의 하단에 형성된 가로 격벽과 일치하도록 제2 기판에 각각 유지 전극이 지나간다.
이러한 구조의 플라즈마 디스플레이 패널에서는 하나의 주사 전극으로 한 행에 형성된 화소를 주사할 수 있으므로, 50" HD(1366×768)급 플라즈마 디스플레이 패널에 적용되는 경우에는 싱글 주사 방식으로 모든 행을 주사할 수 없다. 따라서 어드레스 구동 IC을 플라즈마 디스플레이 패널의 상단 및 하단에 각각 형성하여, 듀얼 주사 방식으로 주사를 하여야 모든 행을 주사할 수 있다. 따라서, 종래의 플라즈마 디스플레이 패널에서는 모든 행을 주사하기 위해서는 어드레스 구동 IC의 개수가 증가하게 되고, 또한 듀얼 주사에 의해 구동 방식이 복잡하게 된다는 문제점이 있다.
본 발명이 이루고자 하는 기술적 과제는 고속으로 싱글 주사를 할 수 있는 플라즈마 디스플레이 패널을 제공하는 것이다.
도 1은 본 발명의 제1 실시예에 따른 플라즈마 디스플레이 패널의 개략적인 분해 사시도이다.
도 2 내지 도 4는 각각 본 발명의 제1 내지 제3 실시예에 따른 플라즈마 디스플레이 패널의 일부 평면도이다.
이러한 과제를 해결하기 위해 본 발명은 두 행을 동일한 주사 라인으로 주사한다.
본 발명의 첫 번째 특징에 따른 플라즈마 디스플레이 패널은, 제1 기판, 제1기판 위에 형성되며 세로 방향으로 차례로 뻗어 있는 복수의 제1 및 제2 전극, 그리고 제1 기판과 마주 보는 제2 기판을 포함한다. 제2 기판 위에는 세로 방향으로 복수의 돌기가 형성되어 있는 복수의 제3 전극이 가로 방향으로 뻗어 있으며, 세로 방향으로 복수의 돌기가 형성되어 있는 복수의 제4 전극이 두 개의 제3 전극 사이에 가로 방향으로 뻗어 있다. 복수의 제1 방전 셀이 상단 및 하단이 제3 및 제4 전극 사이에서 각각 제3 및 제4 전극에 인접하도록 제1 전극 위에 형성되어 있다. 그리고 복수의 제2 방전 셀이 상단 및 하단이 제3 및 제4 전극 사이에서 각각 제4 및 제3 전극에 인접하도록 제2 전극 위에 형성되어 있다. 이때, 제3 및 제4 전극의 돌기는 제1 및 제2 방전 셀 영역에 형성되어 있으며, 가로 방향으로 연속하는 적어도 세 개의 제1 또는 제2 방전 셀이 하나의 화소로 형성된다.
세 개의 제1 및 제2 방전 셀에는 각각 가로 방향으로 제1 내지 제3 색상의 형광체가 차례로 도포되어 있는 것이 바람직하다.
그리고 제2 전극에는 제1 방향으로 인접한 제1 전극 위에 형성된 방전 셀의 색상과 동일한 색상의 방전 셀이 형성되는 것이 좋다. 이때, 제1 방전 셀에 가로 방향으로 인접한 제2 전극 위에 제1 격벽이 세로 방향으로 형성되고, 제2 방전 셀에 가로 방향으로 인접한 제1 전극 위에 세로 방향으로 제2 격벽이 형성되고, 제3 및 제4 격벽이 제1 및 제2 전극 사이에서 제1 방향과는 반대 방향인 제2 방향으로 제3 및 제4 전극과 일치하도록 각각 형성될 수 있다.
또는, 제2 전극에는 인접한 두 개의 제1 전극 위에 형성된 방전 셀의 색상과 다른 색상의 방전 셀이 형성될 수 있다.
본 발명의 첫 번째 특징에 따른 플라즈마 디스플레이 패널에서, 제3 및 제4 격벽의 폭이 제1 및 제2 격벽의 폭보다 넓으며, 제1 및 제2 격벽의 높이가 제3 및 제4 격벽의 높이보다 낮은 것이 바람직하다.
그리고 제1 방전 셀이 형성된 제1 행 및 제2 방전 셀이 형성된 제2 행 중 적어도 어느 한 행에는 영상 신호가 시프트되어 인가되는 것이 좋다. 이때, 제1 행에 인가되는 영상 신호가 제2 행에 인가되는 영상 신호에 대해 인접한 제1 및 제2 전극의 거리 차이만큼 시프트될 수 있다. 또는 제1 행에 영상 신호가 제1 방향으로 시프트되어 인가되고 제2 행에 영상 신호가 제1 방향과는 반대 방향인 제2 방향으로 시프트되어 인가되어, 제1 방향으로 시프트된 양과 제2 방향으로 시프트된 양의 합이 인접한 제1 및 제2 전극의 거리 차이와 실질적으로 동일할 수도 있다.
본 발명의 두 번째 특징에 따르면 행렬 형태로 복수의 화소가 배열된 플라즈마 디스플레이 패널을 구동하는 방법이 제공된다. 이 플라즈마 디스플레이 패널은, 홀수 행에서 가로 방향으로 형성된 복수의 제1 화소, 짝수 행에서 가로 방향으로 형성된 복수의 제2 화소, 제1 화소의 상단 및 제2 화소의 하단에 인접하며 가로 방향으로 뻗어 있는 복수의 제1 전극, 제1 화소의 하단 및 제2 화소의 상단에 인접하며 가로 방향으로 뻗어 있는 복수의 제2 전극, 제1 화소의 방전 셀 영역과 제2 화소의 세로 격벽 영역을 통과하며 세로 방향으로 뻗어 있는 복수의 제3 전극, 그리고 제2 화소의 방전 셀 영역과 제1 화소의 세로 격벽 영역을 통과하며 세로 방향으로 뻗어 있는 복수의 제4 전극을 포함한다. 이때, 제3 및 제4 전극에 인가되는 제1 펄스와 제1 전극에 순차적으로 인가되는 제2 펄스로 플라즈마 디스플레이 패널의 복수의 화소 중 켜질 방전 셀을 선택한다. 다음, 제1 및 제2 전극에 제3 펄스를 인가하여 제1 단계에서 선택된 방전 셀을 방전시킨다.
본 발명의 세 번째 특징에 따른 플라즈마 디스플레이 패널은, 홀수 행에서 가로 방향으로 배열된 복수의 제1 화소 및 짝수 행에서 가로 방향으로 배열된 복수의 제2 화소를 포함하며, 제1 및 제2 화소가 매트릭스 형태로 배열되어 있다. 이 플라즈마 디스플레이 패널은, 제1 화소의 상단 및 제2 화소의 하단에 인접하며 가로 방향으로 뻗어 있는 복수의 제1 전극, 제1 화소의 하단 및 제2 화소의 상단에 인접하며 가로 방향으로 뻗어 있는 복수의 제2 전극, 제1 및 제2 화소 내에 각각 형성된 복수의 제1 및 제2 방전 셀, 복수의 제1 방전 셀의 좌우에 세로 방향으로 각각 형성되어 있는 복수의 제1 세로 격벽, 복수의 제2 방전 셀의 좌우에 세로 방향으로 각각 형성되어 있는 복수의 제2 세로 격벽, 제1 방전 셀과 제2 세로 격벽을 통과하며 세로 방향으로 뻗어 있는 복수의 제3 전극, 그리고 제2 방전 셀과 제2 세로 격벽을 통과하며 세로 방향으로 뻗어 있는 복수의 제4 전극을 포함한다.
아래에서는 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 또다른 부분이 있는 경우도 포함한다.
이제 본 발명의 실시예에 따른 플라즈마 디스플레이 패널 및 그 구동 방법에 대하여 도면을 참고로 하여 상세하게 설명한다.
먼저, 도 1 및 도 2를 참조하여 본 발명의 실시예에 따른 플라즈마 디스플레이 패널의 개략적인 구조에 대해서 설명한다.
도 1은 본 발명의 제1 실시예에 따른 플라즈마 디스플레이 패널의 개략적인 분해 사시도이다. 도 2는 본 발명의 제1 실시예에 따른 플라즈마 디스플레이 패널의 일부 평면도이다.
도 1 및 도 2에 나타낸 바와 같이, 본 발명의 제1 실시예에 따른 플라즈마 디스플레이 패널은 서로 마주보며 떨어져 있는 두 기판(1, 2)을 포함한다. 하부 기판(1) 위에는 복수의 어드레스 전극(10)이 열 방향으로 뻗어 있으며, 어드레스 전극(10)은 유전층(20)으로 덮여 있다. 유전층(20) 위에는 격벽(30)이 형성되어 있으며, 격벽(30)으로 둘러싸인 영역이 하나의 방전 셀(31)로 정의된다. 상부 기판(2) 위에는 복수의 주사 전극(110)과 복수의 유지 전극(120)이 행 방향으로 뻗어 있으며, 주사 및 유지 전극(110, 120)은 각각 두 행을 사이에 두고 형성되어 있다. 격벽(30)에는 주사 및 유지 전극(110, 120) 영역에 형성되는 가로 격벽과 어드레스 전극(10) 영역에 형성되는 세로 격벽이 있다. 방전 셀(31)에는 각각 R, G, B 형광체가 행 방향으로 차례로 도포되며, 연속된 R, G, B 방전 셀(31R, 31G, 31B)은 하나의 화소(32)로 정의된다.
도 2를 보면, 하나의 화소(32)에는 6개의 어드레스 전극(10UR, 10DR, 10UG, 10DG, 10UB, 10DB)이 할당되어 있으며, 6개의 어드레스 전극(10UR, 10DR, 10UG, 10DG, 10UB, 10DB)은 각각 한 화소(32)의 R, G, B 방전 셀(31R, 31G, 31B)과 방전 셀(31R, 31G, 31B) 사이의 세로 격벽(30)을 통과한다. 즉, 한 어드레스 전극(10) 위에는 어떤 화소(32)의 한 색상의 방전 셀과 다음 화소(32)의 세로 격벽(30)이 교대로 형성되어 있다.
자세하게 설명하면, 어드레스 전극(10UR)은 홀수 행에서는 R 방전 셀(31R), 짝수 행에서는 R 방전 셀(31R)에 인접한 세로 격벽(30) 아래에 형성되며, 반대로 어드레스 전극(10DR)은 홀수 행에서는 R 방전 셀(31R)에 인접한 세로 격벽(30), 짝수 행에서는 R 방전 셀(31R) 아래에 형성된다. 마찬가지로, 어드레스 전극(10UG, 10DG)은 각각 홀수 행의 G 방전 셀(31G) 및 짝수 행의 G 방전 셀(31G)을 통과하며, 어드레스 전극(10UB, 10DB)은 각각 홀수 행의 B 방전 셀(31B) 및 짝수 행의 B 방전 셀(31B)을 통과한다. 이와 같이 본 발명의 제1 실시예에서는 한 행에 형성되어 있는 화소(32)의 개수에 대해 6배의 어드레스 전극(10)이 열 방향으로 형성되어 있다. 그러나 한 화소(32)에서 R, G, B 방전 셀(31R, 31G, 31B) 아래에 형성되어 있는 3개의 어드레스 전극(10UR, 10UG, 10UB또는 10DR, 10DG, 10DB)만이 방전에 관여하고, 세로 격벽(30) 아래에 형성되어 있는 3개의 어드레스 전극(10DR, 10DG, 10DB또는10UR, 10UG, 10UB)은 다음 행의 화소(32)의 방전에 관여한다.
도 2를 보면, 주사 전극(110)은 홀수 행에 위치한 화소(32)의 하단과 짝수 행에 위치한 화소(32)의 상단에 인접해 있으며 유지 전극(120)은 홀수 행에 위치한 화소(32)의 상단과 짝수 행에 위치한 화소(32)의 하단에 인접해 있다. 그리고 주사 및 유지 전극(110, 120)에는 위아래로 돌기(112, 122)가 형성되어 있다. 도 2에 나타낸 바와 같이 하나의 방전 셀(31)에는 주사 전극(110)의 돌기(112)와 유지 전극(120)의 돌기(122)가 일정한 간격을 두고 형성되어 있다. 주사 및 유지 전극(110, 120)의 돌기(112, 122)는 일반적으로 ITO(indium tin oxide) 또는 IZO(indium zinc oxide) 등의 투명한 도전 물질로 이루어진다. 이와는 달리 돌기(112, 122)는 주사 및 유지 전극(110, 120)과 동일한 불투명한 전극 재료로 형성될 수 있으며, 또한 각각의 돌기(112, 122)가 각 화소내에 독립적으로 돌출되어 있지 않고 서로 연결되어 있을 수도 있다. 이러한 돌기(112, 122)는 방전 셀(31) 영역에 형성되어 플라즈마 디스플레이 패널의 유지 방전에 관여한다. 투명한 유전층(130)과 보호층(140)이 주사 및 유지 전극(110, 120)과 이들의 돌기(112, 122) 위에 형성되어 상부 기판(2)을 덮고 있다.
도 2를 보면, 첫 번째 행의 화소의 상단에 인접한 유지 전극(110)에는 위로 돌기가 형성되어 있지 않으며 마지막 행의 화소의 하단에 인접한 유지 전극(110)에는 아래로 돌기가 형성되어 있지 않다. 도 2에는 최상단에 형성된 전극을 유지 전극(110)으로 하여 주사 및 유지 전극(110, 120)이 플라즈마 디스플레이 패널에 교대로 형성되는 것으로 나타내었지만, 최상단에 주사 전극(120)이 먼저 형성될 수도 있다.
예를 들어, 50" HD(1366×768)급 플라즈마 디스플레이 패널에는 행 방향으로 1366개의 화소가 배열되므로 8196(=1366×6)개의 어드레스 전극(10)이 세로 방향으로 형성된다. 그리고 열 방향으로 768개의 화소가 배열되어 있으므로 도 2와 같은 구조에서는 384(=768/2)개의 주사 전극(120)과 385(=384+1)개의 유지 전극(110)이 가로 방향으로 형성된다. 즉, 본 발명의 제1 실시예에 의하면 일반적인 플라즈마 디스플레이 패널의 구조에 비해 주사 및 유지 전극(110, 120)의 개수는 절반으로 줄어들지만 어드레스 전극(10)의 개수는 2배로 늘어난다.
그리고 본 발명의 제1 실시예에 따른 플라즈마 디스플레이 패널은 세로 방향의 길이가 일반적인 스트라이프형 플라즈마 디스플레이 패널과 동일한 길이를 가지므로, 가로 격벽의 폭을 세로 방향으로 넓게 할 수 설계할 수 있다. 가로 격벽의 폭을 넓게 하면, 주사 및 유지 전극(110, 120)의 폭을 넓게 할 수 있다. 이와 같이 하면, 소성 후에 세로 격벽의 높이가 낮아져서 자연적으로 단차가 형성되며, 이에 따라 격벽으로 둘러싸인 방전 셀의 배기에 도움을 줄 수 있다. 또한 주사 및 유지 전극(110, 120)의 폭이 넓어짐으로써, 명실 콘트라스트를 개선할 수 있고 전압 강하에 의해 휘도 단차가 발생하는 것을 줄일 수 있다.
본 발명의 제1 실시예에 의하면, 어드레싱 기간에서 하나의 주사 전극(120)으로 두 행의 화소를 동시에 어드레싱할 수 있다. 즉, 플라즈마 디스플레이 패널의 주사 전극(120)에 차례로 주사 펄스를 인가하고, 어드레스 전극(10)에 어드레싱펄스를 인가함으로써 방전 셀(31)을 어드레싱한다. 이와 같이 하면, 한 행별로 주사 전극이 형성되어 있는 플라즈마 디스플레이 패널에서 듀얼 주사(dual scan)를 하는 방식과 동일한 속도로 플라즈마 디스플레이 패널을 싱글 주사(single scan)로 어드레싱할 수 있다.
그리고 유지 방전 기간에서 주사 및 유지 전극(110, 120)에 유지 방전 펄스를 인가함으로써 어드레싱 기간에서 어드레싱된 방전 셀(31)에 대해서 유지 방전을 수행한다. 이때, 하나의 주사 전극(110)에 인가된 유지 방전 펄스는 이 주사 전극(110)에 인접한 두 행의 화소에 형성된 방전 셀(31)의 유지 방전에 관여하며, 마찬가지로 하나의 유지 전극(120)에 인가된 유지 방전 펄스는 이 유지 전극(120)에 인접한 두 행의 화소에 형성된 방전 셀(31)의 유지 방전에 관여한다.
이때, 도 2에 나타낸 바와 같이 세로 방향으로 볼 때 짝수 행의 화소(32)가 홀수 행의 화소(32)에 대해 1/6 피치만큼 시프트되어 있으므로, 플라즈마 디스플레이 패널에서 수직선을 표시하는 경우에 수직선이 미세하게 지그재그 형상으로 보일 수 있다. 이를 방지하기 위해 플라즈마 디스플레이 패널의 제어부(도시하지 않음)에서 홀수 행의 영상을 1/6 피치만큼 왼쪽으로 시프트하거나 짝수 행의 영상을 1/6 피치만큼 오른쪽으로 시프트하여, 주사 및 어드레싱 펄스를 생성할 수 있다. 또는 제어부는 홀수 행의 영상을 1/12피치만큼 왼쪽으로 시프트하고 짝수 행의 영상을 1/12피치만큼 오른쪽으로 시프트하여 주사 및 어드레싱 펄스를 생성할 수 있다.
도 1 및 도 2에서는 방전 셀을 가로 및 세로 격벽으로 둘러쌌지만, 가로 격벽의 일부를 제거할 수도 있다. 아래에서는 이러한 실시예에 대하여 도 3을 참조하여 자세하게 설명한다.
도 3은 본 발명의 제2 실시예에 따른 플라즈마 디스플레이 패널의 일부 평면도이다.
도 3에 나타낸 바와 같이, 본 발명의 제2 실시예에 따른 플라즈마 디스플레이 패널은 방전 셀(31)에서 가로 방향으로 형성된 가로 격벽의 일부가 제거된 점을 제외하면 제1 실시예와 동일한 구조를 가진다.
자세하게 설명하면, 열 방향으로 연결된 동일 색상의 방전 셀(31) 사이의 가로 격벽이 제거되어 있다. 도 3을 보면, 열 방향으로 배열된 R 방전 셀(31R) 사이에 가로 격벽이 형성되어 있지 않으며, 마찬가지로 열 방향으로 배열된 G 방전 셀(31G) 사이 및 B 방전 셀(31B) 사이에 가로 격벽이 형성되어 있지 않다. 이와 같이 하면, 방전 셀 사이가 서로 연결되어 플라즈마 디스플레이 패널에서 배기가 개선된다.
도 1 내지 도 3에서는 행 방향으로 R, G, B 방전 셀(31R, 31G, 31B)이 배열되어 하나의 화소를 이루는 구조에 대해서 설명하였지만, R, G, B 방전 셀을 다르게 배열할 수도 있다. 아래에서는 도 4를 참조하여 이러한 실시예에 대해서 설명한다.
도 4는 본 발명의 제3 실시예에 따른 플라즈마 디스플레이 패널의 일부 평면도이다.
도 4에 나타낸 바와 같이, 본 발명의 제3 실시예에 따른 플라즈마 디스플레이 패널은 R, G, B 방전 셀(31R, 31G, 31B)의 배열 상태를 제외하면 제1 실시예와동일한 구조를 가진다.
자세하게 설명하면, 홀수 행에서 R, G, B 방전 셀(31R, 31G, 31B)이 행 방향으로 차례로 배열되며, 짝수 행에서는 B, R, G 방전 셀(31B, 31R, 31G)이 행 방향으로 차례로 배열된다. 이와 같이 하면, 홀수 행에서는 R, G, B 방전 셀(31R, 31G, 31B)이 하나의 화소를 형성하며, 짝수 행에서는 B, R, G 방전 셀(31B, 31R, 31G)이 하나의 화소를 형성한다. 이와 같이 하면, 동영상을 재생하는 경우에 혼색성이 우수해진다.
이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
이와 같이 본 발명에 의하면, HD급 이상의 플라즈마 디스플레이 패널을 싱글 주사 방식으로 구동할 수 있다. 또한, 듀얼 주사와 비교해서 어드레스 단자의 수는 동일하지만, 패널의 상하 한 방향에서 모든 단자를 연결할 수 있으므로 모듈 제조 공정이 간단해지고, 어드레스 구동 IC의 집적도를 높이면 구동 IC의 개수를 줄일 수 있다. 그리고 주사 및 유지 전극의 개수가 절반으로 줄어들게 되어 주사 및 유지 전극을 구동하기 위한 회로의 구조가 간단해진다. 또한, 세로 격벽의 높이가 낮아져서 자연적으로 단차가 형성되며, 이에 따라 격벽으로 둘러싸인 방전 셀의 배기 특성이 개선된다.

Claims (20)

  1. 제1 기판,
    상기 제1 기판 위에 형성되며 세로 방향으로 차례로 뻗어 있는 복수의 제1 및 제2 전극,
    상기 제1 기판과 마주 보는 제2 기판,
    상기 제2 기판 위에 가로 방향으로 뻗어 있으며, 세로 방향으로 복수의 돌기가 형성되어 있는 복수의 제3 전극,
    두 개의 상기 제3 전극 사이에 각각 가로 방향으로 뻗어 있으며, 세로 방향으로 복수의 돌기가 형성되어 있는 복수의 제4 전극,
    상기 제3 및 제4 전극 사이에서 상기 제1 전극 위에 형성되며 상단이 상기 제3 전극에 인접하며 하단이 상기 제4 전극에 인접하는 복수의 제1 방전 셀, 그리고
    상기 제3 및 제4 전극 사이에서 상기 제2 전극 위에 형성되며 상단이 상기 제4 전극에 인접하며 하단이 상기 제3 전극에 인접하는 복수의 제2 방전 셀
    을 포함하며,
    상기 제3 및 제4 전극의 돌기는 상기 제1 및 제2 방전 셀 영역에 형성되어 있으며,
    가로 방향으로 연속하는 적어도 세 개의 제1 또는 제2 방전 셀이 하나의 화소로 형성되는 플라즈마 디스플레이 패널.
  2. 제1항에 있어서,
    상기 복수의 제1 및 제2 방전 셀에는 각각 가로 방향으로 제1 내지 제3 색상의 형광체가 차례로 도포되어 있는 플라즈마 디스플레이 패널.
  3. 제2항에 있어서,
    상기 제2 전극에는 제1 방향으로 인접한 상기 제1 전극 위에 형성된 방전 셀의 색상과 동일한 색상의 방전 셀이 형성되는 플라즈마 디스플레이 패널.
  4. 제3항에 있어서,
    상기 제1 방전 셀에 가로 방향으로 인접한 상기 제2 전극 위에 세로 방향으로 형성되는 제1 격벽,
    상기 제2 방전 셀에 가로 방향으로 인접한 상기 제1 전극 위에 세로 방향으로 형성되는 제2 격벽, 그리고
    상기 제1 및 제2 전극 사이에서 상기 제1 방향과는 반대 방향인 제2 방향으로, 상기 제3 및 제4 전극 위에 각각 형성되는 제3 및 제4 격벽
    을 포함하는 플라즈마 디스플레이 패널.
  5. 제2항에 있어서,
    상기 제2 전극에는 인접한 두 개의 상기 제1 전극 위에 형성된 방전 셀의 색상과 다른 색상의 방전 셀이 형성되어 있는 플라즈마 디스플레이 패널.
  6. 제1항에 있어서,
    상기 제1 방전 셀에 가로 방향으로 인접한 상기 제2 전극 위에 세로 방향으로 형성되는 제1 격벽,
    상기 제2 방전 셀에 가로 방향으로 인접한 상기 제1 전극 위에 세로 방향으로 형성되는 제2 격벽, 그리고
    상기 제3 및 제4 전극 위에 각각 가로 방향으로 형성되는 제3 및 제4 격벽
    을 포함하는 플라즈마 디스플레이 패널.
  7. 제6항에 있어서,
    상기 제3 및 제4 격벽의 폭이 상기 제1 및 제2 격벽의 폭보다 넓으며, 상기 제1 및 제2 격벽의 높이가 상기 제3 및 제4 격벽의 높이보다 낮은 플라즈마 디스플레이 패널.
  8. 제1항에 있어서,
    상기 제1 방전 셀이 형성된 제1 행 및 상기 제2 방전 셀이 형성된 제2 행 중 적어도 어느 한 행에는 영상 신호가 시프트되어 인가되는 플라즈마 디스플레이 패널.
  9. 제8항에 있어서,
    상기 제1 행에 인가되는 영상 신호가 상기 제2 행에 인가되는 영상 신호에 대해 인접한 상기 제1 및 제2 전극의 거리 차이만큼 시프트되어 있는 플라즈마 디스플레이 패널.
  10. 제8항에 있어서,
    상기 제1 행에 영상 신호가 제1 방향으로 시프트되어 인가되고 상기 제2 행에 영상 신호가 상기 제1 방향과는 반대 방향인 제2 방향으로 시프트되어 인가되며, 상기 제1 방향으로 시프트된 양과 상기 제2 방향으로 시프트된 양의 합이 인접한 상기 제1 및 제2 전극의 거리 차이와 실질적으로 동일한 플라즈마 디스플레이 패널.
  11. 매트릭스 형태로 복수의 화소가 배열된 플라즈마 디스플레이 패널을 구동하는 방법에 있어서,
    상기 플라즈마 디스플레이 패널은, 홀수 행에서 가로 방향으로 형성된 복수의 제1 화소, 짝수 행에서 가로 방향으로 형성된 복수의 제2 화소, 상기 제1 화소의 상단 및 상기 제2 화소의 하단에 인접하며 가로 방향으로 뻗어 있는 복수의 제1 전극, 상기 제1 화소의 하단 및 상기 제2 화소의 상단에 인접하며 가로 방향으로 뻗어 있는 복수의 제2 전극, 상기 제1 화소의 방전 셀 영역과 상기 제2 화소의 세로 격벽 영역을 통과하며 세로 방향으로 뻗어 있는 복수의 제3 전극, 그리고 상기제2 화소의 방전 셀 영역과 상기 제1 화소의 세로 격벽 영역을 통과하며 세로 방향으로 뻗어 있는 복수의 제4 전극을 포함하며,
    상기 제3 및 제4 전극에 인가되는 제1 펄스와 상기 제1 전극에 순차적으로 인가되는 제2 펄스로 상기 플라즈마 디스플레이 패널의 복수의 화소 중 켜질 방전 셀을 선택하는 제1 단계, 그리고
    상기 제1 및 제2 전극에 제3 펄스를 인가하여 상기 제1 단계에서 선택된 방전 셀을 방전시키는 제2 단계
    를 포함하는 플라즈마 디스플레이 패널의 구동 방법.
  12. 제11항에 있어서,
    상기 제1 및 제2 화소의 방전 셀은 제1 내지 제3 색상의 방전 셀을 포함하며, 상기 제3 전극은 상기 제1 화소의 제1 내지 제3 색상의 방전 셀을 각각 통과하는 복수의 제1 내지 제3 어드레스 전극을 포함하며, 상기 제4 전극은 상기 제2 화소의 제1 내지 제3 색상의 방전 셀을 각각 통과하는 복수의 제4 내지 제6 어드레스 전극을 포함하는 플라즈마 디스플레이 패널의 구동 방법.
  13. 제12항에 있어서,
    상기 홀수 행 또는 상기 짝수 행의 영상 신호를 상기 인접한 제1 및 제4 어드레스 전극의 거리 차이만큼 시프트하여 제공하는 플라즈마 디스플레이 패널의 구동 방법.
  14. 제12항에 있어서,
    상기 홀수 행의 영상 신호를 제1 방향으로 시프트하여 제공하고 상기 짝수 행의 영상 신호를 상기 제1 방향과는 반대 방향인 제2 방향으로 시프트하여 제공하며, 상기 제1 방향으로 시프트된 양과 상기 제2 방향으로 시프트된 양의 합이 상기 제1 및 제4 어드레스 전극의 거리 차이와 실질적으로 동일한 플라즈마 디스플레이 패널의 구동 방법.
  15. 제12항에 있어서,
    상기 제4 내지 제6 어드레스 전극은 각각 상기 제1 내지 제3 어드레스 전극에 인접한 플라즈마 디스플레이 패널의 구동 방법.
  16. 제12항에 있어서,
    상기 제4 내지 제6 어드레스 전극은 각각 상기 제3, 제1 및 제2 어드레스 전극에 인접한 플라즈마 디스플레이 패널의 구동 방법.
  17. 홀수 행에서 가로 방향으로 배열된 복수의 제1 화소 및 짝수 행에서 가로 방향으로 배열된 복수의 제2 화소를 포함하며, 상기 제1 및 제2 화소가 매트릭스 형태로 배열된 플라즈마 디스플레이 패널에 있어서,
    상기 제1 화소의 상단 및 상기 제2 화소의 하단에 인접하며 가로 방향으로뻗어 있는 복수의 제1 전극,
    상기 제1 화소의 하단 및 상기 제2 화소의 상단에 인접하며 가로 방향으로 뻗어 있는 복수의 제2 전극,
    상기 제1 및 제2 화소 내에 각각 형성된 복수의 제1 및 제2 방전 셀,
    상기 복수의 제1 방전 셀의 좌우에 세로 방향으로 각각 형성되어 있는 복수의 제1 세로 격벽,
    상기 복수의 제2 방전 셀의 좌우에 세로 방향으로 각각 형성되어 있는 복수의 제2 세로 격벽,
    상기 제1 방전 셀과 상기 제2 세로 격벽을 통과하며 세로 방향으로 뻗어 있는 복수의 제3 전극, 그리고
    상기 제2 방전 셀과 상기 제2 세로 격벽을 통과하며 세로 방향으로 뻗어 있는 복수의 제4 전극
    을 포함하는 플라즈마 디스플레이 패널.
  18. 제17항에 있어서,
    상기 복수의 제1 방전 셀은 가로 방향으로 배열된 제1 내지 제3 색상의 방전 셀을 포함하며, 상기 복수의 제2 방전 셀은 가로 방향으로 배열된 제4 내지 제6 색상의 방전 셀을 포함하며,
    상기 제3 전극은 상기 제1 내지 제3 색상의 방전 셀을 각각 통과하는 제1 내지 제3 어드레스 전극을 포함하며, 상기 제4 전극은 상기 제4 내지 제6 색상의 방전 셀을 각각 통과하는 제4 내지 제6 어드레스 전극을 포함하며,
    상기 제4 내지 제6 어드레스 전극은 각각 상기 제1 내지 제3 어드레스 전극에 인접한 플라즈마 디스플레이 패널.
  19. 제18항에 있어서,
    상기 제1 내지 제3 색상은 각각 상기 제4 내지 제6 색상과 동일한 플라즈마 디스플레이 패널.
  20. 제18항에 있어서,
    상기 제1 내지 제3 색상은 각각 상기 제6, 제4 및 제5 색상과 동일한 플라즈마 디스플레이 패널.
KR10-2002-0076950A 2002-12-05 2002-12-05 플라즈마 디스플레이 패널 및 그 구동 방법 KR100463182B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2002-0076950A KR100463182B1 (ko) 2002-12-05 2002-12-05 플라즈마 디스플레이 패널 및 그 구동 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2002-0076950A KR100463182B1 (ko) 2002-12-05 2002-12-05 플라즈마 디스플레이 패널 및 그 구동 방법

Publications (2)

Publication Number Publication Date
KR20040049109A KR20040049109A (ko) 2004-06-11
KR100463182B1 true KR100463182B1 (ko) 2004-12-23

Family

ID=37343625

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-0076950A KR100463182B1 (ko) 2002-12-05 2002-12-05 플라즈마 디스플레이 패널 및 그 구동 방법

Country Status (1)

Country Link
KR (1) KR100463182B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040068416A (ko) * 2003-01-25 2004-07-31 엘지전자 주식회사 고속구동을 위한 플라즈마 디스플레이 패널 및 그 구동 방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001176396A (ja) * 1999-12-15 2001-06-29 Fujitsu Ltd 面放電型ｐｄｐ及び駆動方法
KR100300858B1 (ko) * 1998-02-13 2001-09-26 구자홍 플라즈마 표시패널 및 그 구동방법
JP2002049347A (ja) * 2000-08-02 2002-02-15 Kenwood Corp プラズマディスプレイパネルの駆動装置及び駆動方法
KR20030062207A (ko) * 2002-01-16 2003-07-23 미쓰비시덴키 가부시키가이샤 표시 장치

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100300858B1 (ko) * 1998-02-13 2001-09-26 구자홍 플라즈마 표시패널 및 그 구동방법
JP2001176396A (ja) * 1999-12-15 2001-06-29 Fujitsu Ltd 面放電型ｐｄｐ及び駆動方法
JP2002049347A (ja) * 2000-08-02 2002-02-15 Kenwood Corp プラズマディスプレイパネルの駆動装置及び駆動方法
KR20030062207A (ko) * 2002-01-16 2003-07-23 미쓰비시덴키 가부시키가이샤 표시 장치

Also Published As

Publication number Publication date
KR20040049109A (ko) 2004-06-11

Similar Documents

Publication Publication Date Title
CN110620135B (zh) 一种显示面板及显示装置
US7495636B2 (en) Surface discharge type plasma display panel divided into a plurality of sub-screens
KR100693019B1 (ko) 플라스마 디스플레이 패널 및 그 구동 방법
KR100657384B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR100778813B1 (ko) 화상 표시 방법 및 표시 장치
KR100489445B1 (ko) 플라즈마 표시 패널의 구동방법
JPH1092323A (ja) 表示パネル及びパネル型表示装置
US6512336B2 (en) Plasma display panel electrode structure and method of driving a plasma display panel
US6897835B2 (en) Method providing predetermined display quality of color images regardless of type of input image
KR100463182B1 (ko) 플라즈마 디스플레이 패널 및 그 구동 방법
KR20010090944A (ko) 델타형 화소 구조의 플라즈마 디스플레이 패널의 구동방법및 구동장치
US20070018913A1 (en) Plasma display panel, plasma display device and driving method therefor
US7586466B2 (en) Display panel including an improved electrode structure
CN100395802C (zh) 等离子体显示屏及其驱动方法
JP3436223B2 (ja) プラズマディスプレイ装置及びその駆動方法
KR100627337B1 (ko) 플라즈마 표시 장치 및 그의 구동 방법
KR100508957B1 (ko) 플라즈마 디스플레이 패널의 구동 방법 및 플라즈마 표시장치
KR100590094B1 (ko) 플라즈마 디스플레이 패널
KR100842550B1 (ko) 교류형 플라즈마 디스플레이 패널 및 그 구동 방법
JP4465339B2 (ja) 単色表示に適したプラズマディスプレイ装置
JPS63314744A (ja) ガス放電パネル
KR20000054973A (ko) 면방전형 플라즈마 표시 패널 및 그 구동 방법
KR20050095153A (ko) 전극 구조를 개선한 플라즈마 디스플레이 패널과 그패널구동장치
KR20000040710A (ko) 면방전형 플라즈마 표시 패널의 구동 방법
KR20050103650A (ko) 플라즈마 디스플레이 패널의 구동 방법 및 플라즈마 표시장치

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20081127

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee