KR100462213B1 - 하드디스크드라이브에서의캘리브레이션수행방법 - Google Patents

Abstract

가. 청구범위에 기재된 발명이 속한 기술분야:

디스크 드라이브

나. 발명이 해결하려고 하는 기술적 과제:

미리 설정된 캘리브레이션 트랙 위치에서의 하드 디펙으로 인해 발생되는 낫래디상태를 방지하기 위한 캘리브레이션 수행방법을 제공

다. 그 발명의 해결방법의 요지:

본 발명은, 하드 디스크 드라이브에서의 캘리브레이션 수행방법에 있어서, 드라이브 캘리브레이션을 위해 미리 설정한 타겟트랙들을 탐색하는 중 임의의 타겟트랙에 하드 디펙이 발생하면 상기 임의의 타겟트랙의 인접트랙을 타겟트랙으로 선정하여 드라이브 캘리브레이션을 위한 탐색 재새도를 수행함을 특징으로 한다.

라. 발명의 중요한 용도:

하드 디스크 드라이브에서의 캘리브레이션

Description

하드 디스크 드라이브에서의 캘리브레이션 수행방법

본 발명은 디스크 드라이브(Disk Drive)에 관한 것으로, 특히 각 하드 디스크 드라이브(Hard Disk Drive: 이하 HDD라 칭함)에 따른 특성을 보상하기 위한 캘리브레이션(calibration) 수행방법에 관한 것이다.

HDD는 호스트(일반적으로 퍼스널 컴퓨터)의 제어에 의거하여 상기 호스트에서 인가되는 데이타를 받아 저장하며 이를 다시 재생하여 호스트로 전술해 주는 컴퓨터의 보조기억장치이다. HDD는 크게 헤드디스크어셈블리(Head Disk Assembly: HDA)와 프린티드 서킷 보오드 어셈블리(Printed Circuit Board Assembly PCBA)로 나누어 진다. 헤드디스크어셈블리(HDA)에는 베이스 플레이트(base plate)에 스핀들 모터, 적어도 하나 이상의 디스크들 및 각 디스크상에 대응되게 놓여진 헤드들, 엑츄에이터, 보이스 코일 모터 등의 부품들이 설치되어 있고, 이러한 부품들을 보호하고 외부의 불순공기와 차단하긴 위한 커버가 있다. 프린티드 서킷 보오드 어셈블리(Printed Circuit Board Assembly: PCBA)에는 하드데스크 드라이브의 회로동작을 위한 각종 집적회로(IC: Integrated Circuit)가 있다. 헤드 디스크 어셈블리(HDA)에는 디스크를 회전시키기 위한 스핀들모터가 있다. 상기 스핀들모터는 인쇄회로기판(PCB)에 있는 스핀들모터 구동IC에 의해 제어된다. 스핀들모터 구동IC에서 발생되는 제어신호는 일반적으로 인쇄회로기판(PCB)에 있는 컨넥터에 연결된 FPC(Flexible Printed Circuit)케이블을 통해 스핀들모터로 전달된다.

모든 HDD는 각 HDD(기구물+회로물)의 특성을 보상하기 위해 초기에 캘리브레이션과정을 거친다. 상세히 설명하면, 기구물의 FPC케이블의 인장력(tension)이나 회로물의 전류 오프셋 등을 바이어스 캘리브레이션(bias calobration)을 통해서 미리 보상을 하고, 보이스코일 모터의 토크상수를 Kt 캘리브레이션을 통해서 미리 보상을 하며, 각각의 트랙 폭을 트랙폭(track width) 캘리브레이션을 통해 미리 보상을 한다, 그외에도 HDD 특성에 따른 보상요인을 보상하기 위한 캘리브레이션은 여러가지가 더 있지만 각각의 캘리브레이션들은 전체 트랙에서 및 군데의 위치를 지정한 후 그 위치에서의 캘리브레이션값을 기록하는 방법을 선택한다.

HDD는 캘리브레이션 과정이 끝나고 난 후에야 드라이브 래디(ready)상태가 된다. 래디상태라 함은 어떤 명령을 받을 수 있는 상태를 의미한다. 드라이브 래디 상태 이전까지는 서보 인터럽트만 인에이블된 상태여서 드라이브는 정해진 시퀀스대로 진행되어진다. 상기 서보 인터럽트는 드라이브가 래디되는 시점에서 디스에이블된다. 상기 서보인터럽트가 디스에이블되는 시점(즉 드라이브의 래디시점)까지는 인터페이스를 통한 접근이 안되기 때문에 상기 드라이브 래디 상태가 되는 것은 상당히 중요하다. 드라이브가 래디상태가 되어야만 디펙관리도 할수 있고 에러분석 및 기타 등등을 수행하게 된다.

그런데 종래에는 캘리브레이션시 전체 트랙에서 몇 개의 위치를 잡아 그 부분에서의 각각 보상인자에 대한 보상값을 읽는 방법이어서, 특정 위치(즉, 캘리브레이션하는 위치 중 임의의 위치)에 하드성 디펙(hard defect)이 있을 경우 그 위치를 탐색할 수 없게 된다. 그에 따라 드라이브는 계속 낫 래디상태(not ready state)에 있게 된다. 즉 드라이브 래디상태가 되지 못하게 되는 문제가 있다.

따라서 본 발명의 목적은 미리 설정된 캘리브레이션 트랙 위치에서의 하드 디펙으로 인해 발생되는 낫 래디상태를 방지하기 위한 캘리브레이션 수행방법을 제공하는데 있다.

본 발명의 다른 목적은 하드 디스크 드라이브의 캘리브레이션 과정에서 드라이브 래디상태로 보다 빨리 진행하기 위한 캘리브레이션 수행방법을 제공하는데 있다.

상기한 목적에 따라, 본 발명은, 하드 디스크 드라이브에서의 캘리브레이션 수행방법에 있어서, 드라이브 캘리브레이션을 위해 미리 설정한 타겟트랙들을 탐색하는 중 임의의 타겟트랙에 하드 디펙이 발생하면 상기 임의의 타겟트랙의 인접트랙을 타겟트랙으로 선정하여 드라이브 캘리브레이션을 위한 탐색 재새도를 수행함을 특징으로 한다.

이하 본 발명의 바람직한 실시예들을 첨부한 도면을 참조하며 상세히 설명한다.

도 1은 본 발명에서 적용되는 HDD의 블럭 구성을 보여주는 도면이다. 도 1을 참조하면, 디스크들(10)은 스핀들(spindle)모터(34)에 의해 회전한다. 헤드들(12)각각은 디스크들(10)중 대응하는 하나의 디스크면상에 위치하며, 환상 보이스 코일(rotary voice coil) 액츄에이터(30)와 결합된 E-블럭 어셈블리(14)로부터 디스크들(10)쪽으로 신장된 서포트 암들에 각각 대응되게 설치된다. 전치증폭기(16)는 리드시에는 리드들(12)중 하나에 의해 픽업된 신호를 전치증폭하여 아나로그 리드신호를 리드/라이트 채널(read/write channel)회로(18)로 인가하며, 라이트시에는 리드/라이트 채널회로(18)로부터 인가되는 부호화된 라이트데이타를 헤드들(12)중 대응하는 하나의 헤드를 통해 디스크 상에 라이트되도록 한다. 리드/라이트 채널회로(18)는 전치증폭기(16)로부터 인가되는 리드신호로부터 데이타 펄스를 검출하고 디코딩하여 DDC(Disk Data Controller)(20)에 인가하며, DDC(20)로부터, 인가되는 라이트데이타를 디코딩하여 전치증폭기(16)에 인가한다. DDC(20)는 호스트 컴퓨터로 부터 수신되는 데이타를 리드/라이트 채널회로(18)와 전치증폭기(16)를 통해 디스크상에 라이트 하거나 디스크상으로부터 데이타를 리드하여 호스트 컴퓨터로 송신한다. 또한 DDC(20)는 호스트 컴퓨터와 마이크로 콘트롤러(24)간의 통신을 인터페이스한다. 버퍼 램(22)은 호스트 컴퓨터와 마이크로 콘트롤러(24)와 리드/라이트 채널회로(18) 사이에 전송되는 데이타를 일시 저장한다. 마이크로 콘트롤러(24)는 호스트 컴퓨터로부터 수신되는 리드 또는 라이트 명령에 응답하여 트랙 탐색 및 트랙 추종을 제어한다. 메모리(26)는 마이크로 콘트롤러(24)의 수행 프로그램 및 각종 설정값들을 저장한다. 서보구동부(28)는 마이크로 콘트롤러(24)에서 제공하는 헤드들(12)의 위치 제어를 위한 신호에 응답하여 액츄에이터(30)를 구동하기 위한 구동전류를 발생하여 액츄에이터(30)의 보이스 코일에 인가한다. 액츄에이터(30)는 서보구동부(28)로부터 인가되는 구동전류의 방향 및 레벨에 대응하여 헤드들(12)을 디스크들(10)상에서 이동시킨다. 스핀들 모터 구동부(32)는 마이크로 콘트롤러(24)로부터 발생되는 디스크들(10)의 회전 제어를 위한 제어값에 따라 스핀들 모터(34)를 구동하여 디스크들(10)을 회전시킨다.

도 2는 종래기술에 따른 캘리브레이션 수행 흐름도이고, 도 3은 본 발명의 실시예에 따른 캘리브레이션 수행 흐름도이다.

본 발명의 실시예에 따른 캘리브레이션 수행 동작과 비교하기 위해 먼저 종래기술에 따른 캘리브레이션 수행 동작을 도 2의 예를 참조하며 설명한다.

도 1의 마이크로 콘트롤러(24)는 도 2의 100단계와 같이 캘리브레이션을 위한 타겟 트랙들을 선정한다. 선정된 타겟 트랙들은 전체 트랙에서 일정 간격으로 지정된 트랙들로 구성된다. 100단계를 수행후 101단계에서 탐색 재시도 횟수(n)을 설정하고, 그후 102단계로 진행하여 미리 설정된 타겟 트랙을 탐색한다. 그 다음 104단계에서 선정된 타겟 트랙들에 대한 탐색 완료를 판단한다. 만약 탐색 완료가 도면 106단계로 진행하여 이에 대한 캘리브레이션 값을 저장한다. 그러나 만약 탐색완료가 되지 않았으면 108단계로 진행하여 탐색 재시도 전수 n이 "0"보다 적은가를 판단한다. 만약 탐색 재시도 횟수 n이 "0"보다 크거나 같으면 110단계에서 탐색시도 횟수 n을 "1"감소시키고 102단계부터의 단계들을 다시 수행한다. 이렇게 탐색 재시도를 계속 수행하여 탐색 재시도 횟수 n이 "0"보다 적게 되면(즉 탐색 재시도를 n번 수행하여도 탐색 완료가 되지 않으면) 마이크로 콘트롤러(24)는 112단계로 진행하여 드라이브 낫 래디(not ready)상태로 결정한다.

도 2와 같은 종래 기술은 전기에서 언급한 바와 같이 캘리브레이션을 위해 설정한 타겟들 중 임의의 트랙에서 하드 디펙이 발생하게 되면 계속 탐색 재시도를 수행하게 되고, 결국에는 드라이브 낫 래디상태가 되었다.

본 발명에서는 도 3과 같은 캘리브레이션 수행하여, 미리 설정된 캘리브레이션 트랙 위치에서의 하드 디펙으로 인해 발생되는 낫 래디상태를 방지한다. 도 3에 도시된 본 발명의 실시예에 따른 캘리브레이션 수행동작은, 드라이브 캘리브레이션을 위해 미리 선정한 타겟 트랙들을 탐색하는 중 임의의 타겟트랙에 하드 디펙이 발생하면 상기 임의의 타겟 트랙의 인접트랙을 타겟트랙으로 선정하며 드라이브 캘리브레래이션을 위한 탐색 재새도를 수행하는 요약된다.

이하 도 3을 참조하여 본 발명의 실시예에 따른 캘리브레이션 수행 동작을 더욱 상세히 설명한다. 도 1의 마이크로 콘트롤러(24)는 도 3의 200단계와 같이 캘리브레이션을 위한 타겟 트랙들을 선정한다. 선정된 타겟트랙들은 전체 트랙에서 일정간격으로 지정된 트랙들로 구성된다. 200단계를 수행후 201단계에서 탐색 재시도 횟수(n)을 설정하고, 그후 202단계로 진행하며 미리 설정된 카겟 트랙을 탐색한다. 그 다음 204단계로 진행하여 미리 선정된 타겟 트랙들을 탐색하고 204단계에서는 선정된 타겟 트랙들에 대한 탐색 완료를 판단한다. 만약 탐색 완료가 되면 206단계로 진행하여 캘리브레이션 값을 저장한다. 그러나 만약 탐색 완료가 되지 않았으면 208단계로 진행하여, 설정한 탐색 재시도 횟수 n이 "0"보다 적은가를 판단한다. 탐색완료가 되지 않았다는 것은 선정된 타겟 트랙들중에 하드 디펙이된 트랙이 있다는 것을 의미한다. 만약 208단계에서의 판단에서 탐색 재시도 횟수 n이 "0"보다 크거나 같으면 210단계에서 탐색 시도 횟수 n을 "1"감소시키고, 212단계에서 타겟 트랙을 재선정한다. 즉, 하드 디펙된 타겟트랙을 대신하여 상기 하드 디펙된 타겟 트랙의 인접 트랙을 캘리브레이션용 타켓 트랙으로 재선정한다. 상기 캘리브리브레이션용으로 재선정된 인접 트랙은 상기 하드 디펙된 타겟 트릭로부터 약 10트랙 이내에 있는 트랙으로서 바람직하게는 상기 하드 디펙된 타겟트랙에서 10트랙 정도 떨어저 있어야 한다. 캘리브레이션용으로 재선정된 인접트랙은 하드 디펙된 타겟 트랙에 있는 보상인자와 거의 유사한 보상인자를 가지고 있으므로 하드 디펙된 타겟 트랙 대신 인접트랙을 타겟 트랙으로 재선정하여도 별문제가 없다.

그후 마이크로 콘트롤러(24)는 202단계부터의 단계들을 다시 수행한다. 이렇게 탐색 재시도를 계속 수행하면 캘리브레이션용으로 재선정된 인접 트랙이 하드 디펙이 발생하지 않는 이상 타갯트랙 탐색에 대한 탐색완료가 이루어진다. 만약 재선정된 인접 트랙에서도 하드 디펙이 발행되면 탐색완료가 되지않고 그에 따라 탐색 재시도 횟수 n은 계속 1색 감소된다. 이렇게 하여 탐색 재시도 횟수 n이 "0"보다 적게 되면(즉 탐색 재시도를 n번 수행하여도 탐색 완료가 되지 않으면) 마이크로 콘트롤러(24)는 214단계로 진행하며 드라이브 낫 래디(not ready)상태로 결정한다.

전술한 바와 같이 본 발명의 실시예에서는 캘리브레이션시 디펙이 있는 경우 디펙이 있는 트랙과 근사한 위치의 옆 트랙에서 재 캘리브레이션을 수행하므로 드라이브의 래디율(ready rate)을 놓이게 된다.

상술한 본 발명의 설명에서는 구체적인 실시예에 관해 설명하였으나, 여러가지 변형이 본 발명의 범위에서 벗어나지 않고 실시할 수 있다. 따라서 본 발명의 범위는 설명된 실시예에 의하여 정할 것이 아니고 특허청구의 범위와 특허청구의 범위의 균등한 것에 의해 정해 져야 한다.

상술한 바와 같이 본 발명은 캘리브레이션시 디펙이 있는 경우 디펙이 있는 트랙과 근사한 위치의 옆 트랙에서 재 캘리브레이션을 수행하므로 미리 설정된 캘리브레이션 트랙 위치에서의 하드 디펙으로 인해 발생되는 낫 래디상태를 방지하고, 그에 따른 드라이브의 래디율(ready rate)을 높이게 한다.

도 1은 본 발명에 적용되는 하드 디스크 드라이브의 블럭 구성을 보여주는 도면,

도 2는 종래기술에 따른 캘리브레이션 수행 흐름도,

도 3은 본 발명의 실시예에 따른 캘리브레이션 수행 흐름도.

Claims (2)

1. 하드 디스크 드라이브에서의 캘리브레이션 수행방법에 있어서,

   드라이브 캘리브레이션을 위해 미리 설정한 타겟트랙들을 탐색하는 과정과,

   상기 타켓트랙들의 탐색 중 임의의 타겟트랙에 하드 디펙이 발생하는지 확인하는 과정과,

   상기 하드 디펙이 발생할 경우에 해당 하드 디펙이 발생한 타겟트랙의 인접 트랙을 타겟트랙으로 선정하여 드라이브 캘리브레이션을 위한 탐색 재새도를 수행하는 과정을 포함함을 특징으로 하는 캘리브레이션 수행방법.
2. 제1항에 있어서, 상기 타겟트랙의 인접트랙은 상기 타겟트랙로부터 10트랙 이내의 트랙임을 특징으로 하는 캘리브레이션 수행방법.