KR100461092B1 - A process for manufacturing reflective tft-lcd with rough diffuser - Google Patents

A process for manufacturing reflective tft-lcd with rough diffuser Download PDF

Info

Publication number
KR100461092B1
KR100461092B1 KR10-2001-0069491A KR20010069491A KR100461092B1 KR 100461092 B1 KR100461092 B1 KR 100461092B1 KR 20010069491 A KR20010069491 A KR 20010069491A KR 100461092 B1 KR100461092 B1 KR 100461092B1
Authority
KR
South Korea
Prior art keywords
layer
insulating layer
bump
pixel electrode
forming
Prior art date
Application number
KR10-2001-0069491A
Other languages
Korean (ko)
Other versions
KR20030038074A (en
Inventor
라이한청
Original Assignee
에이유 오프트로닉스 코퍼레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에이유 오프트로닉스 코퍼레이션 filed Critical 에이유 오프트로닉스 코퍼레이션
Priority to KR10-2001-0069491A priority Critical patent/KR100461092B1/en
Publication of KR20030038074A publication Critical patent/KR20030038074A/en
Application granted granted Critical
Publication of KR100461092B1 publication Critical patent/KR100461092B1/en

Links

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1343Electrodes
    • G02F1/13439Electrodes characterised by their electrical, optical, physical properties; materials therefor; method of making
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67011Apparatus for manufacture or treatment
    • H01L21/67017Apparatus for fluid treatment
    • H01L21/67063Apparatus for fluid treatment for etching
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/123Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel

Abstract

거친 화소 전극을 갖는 TFT-LCD 장치의 제조 방법을 기재한다. 그 방법은 다음 단계로 이루어진다. 먼저, 제1 금속층을 기판 상에 형성한다. 이 후, 제1 금속층을 식각하는 제1 식각 공정을 행하여 게이트 구조를 형성한다. 다음, 게이트 구조와 기판 상에 제1 절연층을 형성한다. 그리고, 게이트 구조 위의 제1 절연층 상에 반도체층을 형성한다. 이 후, 제1 절연층과 반도체층 상에 제2 금속층을 형성한다. 제2 금속층을 식각하는 제2 식각 공정을 행하여 드레인/소스 구조를 형성한다. 드레인/소스 구조 상에 패시베이션층을 순차적으로 형성한다. 다음, 패시베이션층 상에 소스 구조를 전기적으로 연결시키는 화소 전극을 형성하고, 화소 전극은 기판 위에 형성되는 적어도 한 종류의 범프로 인해 거친 표면을 갖는다. 범프는 제1 범프와 제2 범프로 구성되며, 제1 금속층으로 구성되는 제1 범프는 제1 식각 공정에서 동시에 형성되며, 제2 금속층으로 이루어지는 제2 범프는 제2 식각 공정에서 동시에 형성된다.A manufacturing method of a TFT-LCD device having a rough pixel electrode is described. The method consists of the following steps. First, a first metal layer is formed on a substrate. Thereafter, a first etching process of etching the first metal layer is performed to form a gate structure. Next, a first insulating layer is formed on the gate structure and the substrate. Then, a semiconductor layer is formed on the first insulating layer on the gate structure. Thereafter, a second metal layer is formed on the first insulating layer and the semiconductor layer. A second etching process of etching the second metal layer is performed to form a drain / source structure. Passivation layers are sequentially formed on the drain / source structure. Next, a pixel electrode is formed on the passivation layer to electrically connect the source structure, and the pixel electrode has a rough surface due to at least one kind of bump formed on the substrate. The bump is composed of the first bump and the second bump, and the first bump formed of the first metal layer is formed simultaneously in the first etching process, and the second bump formed of the second metal layer is formed simultaneously in the second etching process.

Description

거친 확산기를 갖는 반사형 TFT-LCD의 제조 방법 {A PROCESS FOR MANUFACTURING REFLECTIVE TFT-LCD WITH ROUGH DIFFUSER}Manufacturing Method of Reflective TFT-LCD With Coarse Diffuser {A PROCESS FOR MANUFACTURING REFLECTIVE TFT-LCD WITH ROUGH DIFFUSER}

본 발명은 TFT 액정 표시 장치의 제조 방법에 관한 것으로서, 특히, TFT-LCD 장치의 반사 부재(reflection member)로 작용하는 거친 확산기(rough diffuser)를 갖는 화소 전극을 제조하는 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing a TFT liquid crystal display device, and more particularly, to a method of manufacturing a pixel electrode having a rough diffuser serving as a reflection member of a TFT-LCD device.

박막 트랜지스터 제조 기술의 발전으로, 소형, 휴대성과 저전력 소비와 같은 이점으로 인해, 액정 표시 장치(liquid crystal display)(LCD)는 PDA,랩탑(laptop), 셀 폰(cell phone), 고해상도 TV 등의 전기 제품에 널리 응용되고 있다. 특히, 최근의 반사형 LCD 장치는 외부 입사광의 반사를 보통 이용하며, 금속 재료로 구성되는 화소 전극은 반사 부재로 작용하도록 사용된다. 따라서, 화소 전극에서 반사된 광은 액정 분자와 컬러 필터를 통해 디스플레이에 화상을 표시한다. 백 라이트(back light)가 필요 없는 반사형 LCD는, 전력 절감과 박막이며 경량으로 인해 활발하게 개발되고 있다. 또한, 백 라이트 부재가 필요하지 않으므로, 비용을 줄일 수 있다.With the development of thin film transistor manufacturing technology, liquid crystal display (LCD) is used for PDA, laptop, cell phone, high resolution TV, etc. due to advantages such as small size, portability and low power consumption. It is widely used in electrical appliances. In particular, recent reflective LCD devices usually use the reflection of external incident light, and the pixel electrode made of a metallic material is used to act as a reflecting member. Therefore, the light reflected from the pixel electrode displays an image on the display through the liquid crystal molecules and the color filter. Reflective LCDs, which do not require back light, are being actively developed due to power savings, thin film, and light weight. In addition, since no backlight member is required, the cost can be reduced.

반사형 LCD의 광원은 외부의 조명이기 때문에 광 반사 효율을 높이는 것이 대단히 중요하다. 종래 기술에서, 반사율을 증가시키기 위하여 편광판을 도입하여 입사광의 위상을 조절한다. 하지만, 추가적인 편광판을 반사형 LCD에 사용하는 것은 실용적이지 못하다. 다른 해법은 외부 조명을 완벽하게 이용하고 반사율과 콘트라스트(contrast)를 높이기 위하여 반사 확산기(reflection diffuser)로 작용하는 거친 표면을 갖는 화소 전극을 제조하는 것이다.Since the light source of the reflective LCD is external lighting, it is very important to increase the light reflection efficiency. In the prior art, a polarizer is introduced to increase the reflectance to adjust the phase of incident light. However, it is not practical to use additional polarizers in reflective LCDs. Another solution is to produce pixel electrodes with rough surfaces that act as reflection diffusers to take full advantage of external illumination and to increase reflectance and contrast.

도 1은 종래 기술로 제조된 거친 반사형 TFT-LCD의 단면도이다. 관련 공정은 다음의 단계로 이루어진다. 먼저, 유리 기판(10) 상에 게이트 구조(12)를 형성한다. 이 후, 게이트 구조(12)의 표면 상에 절연층(14)을 형성한다. 비결정 실리콘과 같은 반도체층(16)과 도핑된 실리콘층(doped silicon layer)(18) 및 금속층을 연속하여 게이트 구조(12) 위에 형성한다. 다음, 포토리소그라피 공정(photolithography process)을 행하여 드레인 구조(20)와 소스 구조(22)를 형성한다. TFT-LCD를 제조한 후, 화소 전극을 형성하는 영역에 감광제(photoresist)로 구성되는 복수의 범프(26)를 형성하기 위한 추가 단계를 행한다. 다음, 중합체 재료(polymer material)와 같은 패시베이션층(passivation layer)(30)을 상기 층들 위에 형성한다. 따라서, 거칠고 불균일한 표면을 갖는 화소 전극으로 인해 반사율이 증가한다.1 is a cross-sectional view of a rough reflective TFT-LCD manufactured in the prior art. The relevant process consists of the following steps. First, the gate structure 12 is formed on the glass substrate 10. Thereafter, the insulating layer 14 is formed on the surface of the gate structure 12. A semiconductor layer 16 such as amorphous silicon, a doped silicon layer 18 and a metal layer are successively formed on the gate structure 12. Next, a photolithography process is performed to form the drain structure 20 and the source structure 22. After the TFT-LCD is manufactured, an additional step for forming a plurality of bumps 26 composed of photoresist is performed in the region where the pixel electrode is formed. Next, a passivation layer 30, such as a polymer material, is formed over the layers. Thus, the reflectance increases due to the pixel electrode having a rough and uneven surface.

하지만, 범프(26)를 형성하기 위해서는, 먼저 유리 기판(10) 상에 감광층을 증착하고(deposit), 리소그라피, 현상 및 굽기 공정을 행하여 범프 패턴을 형성한다. 상기 공정을 수행하기 위한 추가적인 레티클(reticle)을 제조하는 것이 필요하다. 따라서, 추가적인 포토마스크와 관련 공정으로 인해 순환 주기가 길어지고 스루풋(throughput)이 감소한다. 또한, 범프(26) 형성 단계 이전에 박막 트랜지스터(24), 스캔 라인, 데이터 라인과 캐패시터를 형성하므로, 범프(26) 형성 단계는 보통 유리 기판과 장치에 손상을 입힌다.However, in order to form the bumps 26, first, a photosensitive layer is deposited on the glass substrate 10, and a bump pattern is formed by performing lithography, developing and baking processes. It is necessary to prepare additional reticles to carry out the process. Thus, additional photomasks and associated processes result in longer cycles and reduced throughput. In addition, since the thin film transistors 24, scan lines, data lines and capacitors are formed before the bump 26 forming step, the bump 26 forming step usually damages the glass substrate and the device.

본 발명의 제1 목적은 반사 부재(reflection member)로 작용하는 거친 표면을 갖는 화소 전극을 구비한 TFT-LCD 장치의 제조 방법을 제공하는 것이다.It is a first object of the present invention to provide a method for manufacturing a TFT-LCD device having a pixel electrode having a rough surface serving as a reflection member.

본 발명의 제2 목적은 3개의 상이한 형태의 범프를 수동으로 적층하여 화소 전극의 표면을 거칠고 불균일하게 만들어 거친 표면을 갖는 화소 전극을 형성하는 방법을 제공하는 것이다.It is a second object of the present invention to provide a method of manually stacking three different types of bumps to roughen and uneven the surface of a pixel electrode to form a pixel electrode having a rough surface.

본 발명의 제3 목적은 추가적인 리소그라피 식각 공정 없이, 화소 전극이 굴곡면을 갖도록 화소 전극 아래에 범프를 형성하는 방법을 제공하는 것이다.It is a third object of the present invention to provide a method of forming a bump under a pixel electrode such that the pixel electrode has a curved surface without an additional lithography etching process.

본 발명의 제4 목적은 반사 부재가 거친 표면을 갖게 하는 여러 범프를 박막트랜지스터의 패턴 형성 단계에서 동시에 형성하여, 거친 반사형 TFT-LCD를 제조하는 방법을 제공하는 것이다.It is a fourth object of the present invention to provide a method of manufacturing a rough reflective TFT-LCD by simultaneously forming a plurality of bumps for causing the reflective member to have a rough surface in the pattern forming step of the thin film transistor.

도 1은 종래 기술에 따른 거친 반사 부재를 갖는 TFT-LCD를 설명하는 투명 기판의 단면도이다.1 is a cross-sectional view of a transparent substrate for explaining a TFT-LCD having a rough reflective member according to the prior art.

도 2는 본 발명에 따른 기판 상에 제1 금속층을 형성하는 단계를 설명하는 투명 기판의 단면도이다.2 is a cross-sectional view of the transparent substrate for explaining the step of forming the first metal layer on the substrate according to the present invention.

도 3은 본 발명에 따른 게이트 구조와 복수의 제1 범프를 형성하는 단계를 설명하는 투명 기판의 단면도이다.3 is a cross-sectional view of a transparent substrate for explaining a step of forming a gate structure and a plurality of first bumps according to the present invention.

도 4는 본 발명에 따른 제1 절연층, 게이트 절연층, 그리고 반도체층을 순차적으로 형성하는 단계를 설명하는 투명 기판의 단면도이다.4 is a cross-sectional view of a transparent substrate for explaining a step of sequentially forming a first insulating layer, a gate insulating layer, and a semiconductor layer according to the present invention.

도 5는 본 발명에 따른 반도체층 패턴 형성 단계와 제2 절연층 증착 단계를 설명하는 투명 기판의 단면도이다.5 is a cross-sectional view of a transparent substrate for explaining a semiconductor layer pattern forming step and a second insulating layer deposition step according to the present invention.

도 6은 본 발명에 따른 식각 스토퍼 형성 단계와 제2 금속층 증착 단계를 설명하는 투명 기판의 단면도이다.6 is a cross-sectional view illustrating a transparent substrate for explaining an etching stopper forming step and a second metal layer deposition step according to the present invention.

도 7은 본 발명에 따른 드레인/소스 구조를 형성하는 단계를 설명하는 투명 기판의 단면도이다.7 is a cross-sectional view of the transparent substrate illustrating the step of forming the drain / source structure according to the present invention.

도 8은 본 발명에 따른 패시베이션층 상에 화소 전극을 형성하는 단계를 설명하는 투명 기판의 단면도이다.8 is a cross-sectional view of a transparent substrate for explaining a step of forming a pixel electrode on a passivation layer according to the present invention.

도 9는 본 발명의 제2 실시예에 따른 게이트 구조 형성 단계를 설명하는 투명 기판의 단면도이다.9 is a cross-sectional view of a transparent substrate for explaining a gate structure forming step according to the second embodiment of the present invention.

도 10은 본 발명에 따른 식각 스토퍼와 복수의 제2 범프 형성 단계를 설명하는 투명 기판의 단면도이다.10 is a cross-sectional view of a transparent substrate for explaining an etching stopper and a plurality of second bump forming steps according to the present invention.

도 11은 본 발명에 따른 제2 범프 상에 화소 전극을 형성하는 단계를 설명하는 투명 기판의 단면도이다.11 is a cross-sectional view of a transparent substrate for explaining a step of forming a pixel electrode on a second bump according to the present invention.

도 12a 내지 12l은 본 발명에 따른 세가지 종류의 범프를 적용하여 적층된 적층 구조로 인해 화소 전극의 표면이 굴곡(rise and fall)됨을 나타내는 투명 기판의 단면도이다.12A to 12L are cross-sectional views of transparent substrates showing that a surface of a pixel electrode rises and falls due to a stacked structure by applying three types of bumps according to the present invention.

도 13은 본 발명에 따른 커버층을 이용하여 화소 전극의 거친 표면의 각도를 평활하고 일정하게됨을 설명하는 투명 기판의 단면도이다.13 is a cross-sectional view of the transparent substrate illustrating that the angle of the rough surface of the pixel electrode is smoothed and constant using the cover layer according to the present invention.

확산기 부재(diffuser member)로 작용하는 거친 화소 전극(rough pixel electrode)을 갖는 TFT-LCD를 형성하는 방법을 이하에서 기술한다. 방법은 다음 단계로 이루어진다. 우선, 제1 금속층을 기판에 형성한다. 게이트 구조를 형성하는 제1 금속층을 식각하기 위해 제1 식각 공정을 행한다. 이 후, 게이트 구조와 기판 상에 제1 절연층을 형성한다. 게이트 구조 위의 제1 절연층 상에 반도체층을 형성한다. 다음, 반도체층과 제1 절연층 상에 제2 절연층을 형성한다. 제2 식각 공정을 행하여 게이트 구조 위에 식각 스토퍼(stopper)를 형성하는 제2 절연층을 형성한다. 순차적으로, 게이트 구조 상에 제2 금속층을 형성하고, 제3 식각 공정을 행하여 식각 스토퍼 옆에 드레인/소스 구조를 형성하는 제2 금속층을 식각한다. 다음, 드레인/소스 구조의 일부를 노출시키도록 식각되는 패시베이션층(passivation layer)을 드레인/소스 구조와 제1 절연층 상에 형성한다. 이후, 전기적으로 드레인/소스 구조에 연결되는 화소 전극을 패시베이션층 상에 형성한다.A method of forming a TFT-LCD having a rough pixel electrode serving as a diffuser member is described below. The method consists of the following steps. First, a first metal layer is formed on a substrate. A first etching process is performed to etch the first metal layer forming the gate structure. Thereafter, a first insulating layer is formed on the gate structure and the substrate. A semiconductor layer is formed on the first insulating layer over the gate structure. Next, a second insulating layer is formed on the semiconductor layer and the first insulating layer. A second etching process is performed to form a second insulating layer that forms an etch stopper on the gate structure. Subsequently, a second metal layer is formed on the gate structure, and a third etching process is performed to etch the second metal layer forming the drain / source structure next to the etch stopper. Next, a passivation layer that is etched to expose a portion of the drain / source structure is formed on the drain / source structure and the first insulating layer. Thereafter, a pixel electrode electrically connected to the drain / source structure is formed on the passivation layer.

화소 전극은 기판 위에 형성되는 적어도 한 형태의 범프로부터 복제되는 거친 표면을 갖는다는 것을 유의하여야 한다. 범프는 제1 범프, 제2 범프, 그리고 제3 범프로 이루어며, 제1 범프는 제1 금속층으로 구성되며 제1 식각 공정에서 동시에 형성되며, 제2 범프는 제2 절연층으로 구성되며 제2 식각 공정에서 동시에 형성되며, 제3 범프는 제2 금속층으로 구성되며 제3 식각 공정에서 동시에 형성된다.It should be noted that the pixel electrode has a rough surface that replicates from at least one type of bump formed on the substrate. The bump consists of a first bump, a second bump, and a third bump, the first bump consisting of a first metal layer and formed simultaneously in a first etching process, and the second bump consisting of a second insulating layer and a second bump. The third bump is formed at the same time in the etching process, the third bump is composed of the second metal layer and is formed at the same time in the third etching process.

이하에서, 확산기로 작용하는 화소 전극을 갖는 TFT-LCD를 제조하는 방법을 설명한다. 복수의 여러 범프는 박막 트랜지스터를 형성하는 다양한 패턴의 형성 과정에서 화소 전극을 형성하는 영역에 동시에 형성된다. 따라서, 화소 전극은 저부 범프에서 불균일 표면을 복제할 수 있다. 그리고, 화소 전극의 거칠고 불균일한 형상은 임의로 상이한 범프를 배열하고 적층함으로써 조정될 수 있다. 이하에서 상세히 설명한다.Hereinafter, a method of manufacturing a TFT-LCD having a pixel electrode serving as a diffuser will be described. The plurality of bumps are simultaneously formed in a region of the pixel electrode during the formation of various patterns for forming the thin film transistor. Thus, the pixel electrode can replicate the non-uniform surface at the bottom bumps. And, the rough and non-uniform shape of the pixel electrode can be adjusted by arranging and stacking different bumps arbitrarily. It will be described in detail below.

제1 실시예First embodiment

도 2를 참조하면, 본 발명의 제1 실시예에서, 스퍼터링(sputtering)과 같은 PVD 공정을 행하여 투명 절연 기판(50) 상에 제1 금속층(52)을 형성한다. 기판(50)은 유리, 석영 등으로 구성되는 것이 바람직하다. 그리고, 제1 금속층은 알루미늄(Al), 티타늄(Ti), 크로뮴(Cr), 텅스텐(W), 탄탈륨(Ta), 합금의 군(group)과 이들의 조합에서 선택될 수 있다. 이 후, 감광제(photoresist material)를 제1 금속층에 도포하고 리소그라피 공정을 행하여, 제 1 금속층(52) 상에 복수의 감광 범프(54)를 형성한다.Referring to FIG. 2, in the first embodiment of the present invention, a PVD process such as sputtering is performed to form the first metal layer 52 on the transparent insulating substrate 50. It is preferable that the board | substrate 50 is comprised from glass, quartz, etc. The first metal layer may be selected from aluminum (Al), titanium (Ti), chromium (Cr), tungsten (W), tantalum (Ta), a group of alloys, and a combination thereof. Thereafter, a photoresist material is applied to the first metal layer and a lithography process is performed to form a plurality of photosensitive bumps 54 on the first metal layer 52.

다음, 도 3에 도시한 바와 같이, 식각 마스크용 감광 범프(54)를 도포하여 기판(50) 상에 게이트 구조(56)와 복수의 제1 범프(58)를 동시에 형성하기 위하여 제1 금속층을 식각하는 제1 식각 공정을 행한다. 제1 범프(58)는 나중에 화소 전극을 형성하는 소정의 영역(A)에 형성되어야 함을 유의하여야 한다. 공지된 바와 같이, 캐패시터 스토리지 전극(capacitor storage electrode)과 데이터 라인 및 스캔 라인(모두 도시되지 않음)은, 게이트 구조를 형성하는 제1 식각 공정이 행해질 때 기판(50)에 동시에 형성된다. 바람직한 실시예에서, 게이트 구조(56)와 제1 범프(58)를 형성하기 위해 반응성 이온 식각(reactive ion etching)(RIE) 공정을 적용한다. 제1 식각 공정 이 후, 잔여 감광 범프(54)를 완전히 제거한다.Next, as shown in FIG. 3, the first metal layer is formed to apply the photosensitive bumps 54 for the etching mask to simultaneously form the gate structure 56 and the plurality of first bumps 58 on the substrate 50. The first etching step of etching is performed. It should be noted that the first bumps 58 should be formed in the predetermined area A, which later forms the pixel electrodes. As is known, a capacitor storage electrode and a data line and a scan line (both not shown) are simultaneously formed on the substrate 50 when the first etching process of forming the gate structure is performed. In a preferred embodiment, a reactive ion etching (RIE) process is applied to form the gate structure 56 and the first bumps 58. After the first etching process, the remaining photosensitive bumps 54 are completely removed.

다음, 도 4를 참조하면, 제1 절연층(60)은 게이트 구조(56)와 제1 범프(58) 및 기판(50) 상에 증착된다. 일반적으로, 제1 절연층(60)은 옥사이드(oxide), 나이트라이드(nitride) 또는 기타의 군에서 선택될 수 있다. 바람직한 실시예에서, 플라즈마 강화 화학 기상 증착(plasma enhance chemical vapor deposition)(PECVD) 공정으로 실리콘 옥사이드(silicon oxide)층 또는 나이트라이드층을 형성할 수 있다. 이 후, 게이트 절연층(62)과 반도체층(64)을 연속하여 제1 절연층상에 증착하고, 게이트 절연층(62)은 나이트라이드 등으로 구성된다. 비결정 실리콘과 같은 재료는 TFT 장치 후반부의 채널을 형성하는 반도체층(64)을 형성하는데 적용될 수 있다.Next, referring to FIG. 4, a first insulating layer 60 is deposited on the gate structure 56, the first bumps 58, and the substrate 50. In general, the first insulating layer 60 may be selected from oxide, nitride or the like. In a preferred embodiment, a silicon oxide layer or nitride layer can be formed by a plasma enhance chemical vapor deposition (PECVD) process. Thereafter, the gate insulating layer 62 and the semiconductor layer 64 are successively deposited on the first insulating layer, and the gate insulating layer 62 is made of nitride or the like. A material such as amorphous silicon can be applied to form the semiconductor layer 64 forming the channel in the latter portion of the TFT device.

도 5를 참조하면, 반도체층(64)과 게이트 절연층(62)을 식각하여 게이츠 구조(56) 위에 채널 패턴을 형성하고 제1 절연층(60) 표면을 증착한다. 이 후, 제1 절연층(66)을 형성하여 반도체층(64)과 제1 절연층(60)을 도포한다. 그 다음, 도 6에 도시한 바와 같이, 제2 식각 공정을 행하여 게이트 구조(56)와 반도체층(64) 위에 식각 스토퍼(67)를 형성하는 제2 절연층(66)을 식각한다. 이 후, 도핑된 실리콘층(68)과 제2 금속층(70)을 식각 스토퍼(67)와 반도체층(64) 및 제1 절연층(60)의 외부 표면에 형성한다.Referring to FIG. 5, the semiconductor layer 64 and the gate insulating layer 62 are etched to form a channel pattern on the gate structure 56 and to deposit a surface of the first insulating layer 60. Thereafter, the first insulating layer 66 is formed to apply the semiconductor layer 64 and the first insulating layer 60. Next, as illustrated in FIG. 6, a second etching process is performed to etch the second insulating layer 66 forming the etch stopper 67 on the gate structure 56 and the semiconductor layer 64. Thereafter, the doped silicon layer 68 and the second metal layer 70 are formed on the outer surfaces of the etch stopper 67, the semiconductor layer 64, and the first insulating layer 60.

도 7을 참조하면, 제3 식각 공정을 행하여, 반도체층(64) 위와 식각 스토퍼(67) 옆에 각각 소스 구조(72)와 드레인 구조(74)를 형성하는 제2 금속층(70)과 도핑된 실리콘층(68)을 식각한다. 식각 스토퍼(67)를 배치하여 반도체층(64)이 제3 식각 공정에서 손상을 입는 것을 방지한다. 소스 구조(72)와 드레인 구조(74)를 형성한 후, 기판(50)에 패시베이션층(76)을 형성하고, 식각 공정으로 전기적 연결을 위해 소스 구조(72)와 드레인 구조(74)의 일부를 노출시킨다.Referring to FIG. 7, a third etching process may be performed to form a source structure 72 and a drain structure 74 on the semiconductor layer 64 and beside the etching stopper 67, respectively. The silicon layer 68 is etched. An etching stopper 67 is disposed to prevent the semiconductor layer 64 from being damaged in the third etching process. After forming the source structure 72 and the drain structure 74, a passivation layer 76 is formed on the substrate 50, and a portion of the source structure 72 and the drain structure 74 for electrical connection by an etching process. Expose

도 8을 참조하면, 드레인 구조(74)와 전기적으로 연결되는 패시베이션층(76) 상에 화소 전극(78)을 형성한다. 화소 전극(78)은 반사형 TFT-LCD 장치의 반사 부재로 작용하므로, 금속과 같은 고반사율의 재료를 화소 전극을 형성하는데 사용한다. 바람직한 실시예에서, 화소 전극은 알루미늄으로 구성된다. 제1 식각 공정에서 화소 전극(78)의 영역에 형성되는 복수의 제1 범프(58)가 있음을 유의하여야 한다. 따라서, 그 위에 형성되는 제1 절연층(60)과 패시베이션층(76)은 범프(58)의 거칠고 불균일한 형상을 복제할 수 있다. 따라서, 또한 화소 전극은 거친 확산기로 작용하는 굴곡면을 갖는다.Referring to FIG. 8, the pixel electrode 78 is formed on the passivation layer 76 electrically connected to the drain structure 74. Since the pixel electrode 78 acts as a reflecting member of the reflective TFT-LCD device, a material of high reflectance such as metal is used to form the pixel electrode. In a preferred embodiment, the pixel electrode is made of aluminum. Note that there are a plurality of first bumps 58 formed in the region of the pixel electrode 78 in the first etching process. Thus, the first insulating layer 60 and the passivation layer 76 formed thereon can replicate the rough and uneven shape of the bump 58. Thus, the pixel electrode also has a curved surface that acts as a rough diffuser.

제2 실시예Second embodiment

도 9를 참조하면, 전술한 설명과 유사하게, 투명 절연 기판(50) 상에 제1 금속층을 형성한 후, 제1 식각 공정으로 게이트 구조(56)를 형성한다. 제1 게이트 구조(56)를 형성하는 제1 식각 공정에서 나중에 증착되는 화소 전극을 형성하는 영역에 제1 범프(도 3 참조)가 형성되지 않을 수도 있음을 유의하여야 한다. 이 후, 제1 절연층(60)을 게이트 구조(56)와 기판(50) 상에 증착한다. 유사하게, 제1 절연층(60)은 나이트라이드 또는 옥시나이트라이드로 구성될 수 있다.Referring to FIG. 9, similar to the above description, after the first metal layer is formed on the transparent insulating substrate 50, the gate structure 56 is formed by the first etching process. It should be noted that the first bump (see FIG. 3) may not be formed in a region in which the pixel electrode to be deposited later is formed in the first etching process of forming the first gate structure 56. Thereafter, the first insulating layer 60 is deposited on the gate structure 56 and the substrate 50. Similarly, the first insulating layer 60 may be composed of nitride or oxynitride.

도 10을 참조하면, 제1 절연층(60) 상에 게이트 절연층(62)과 반도체층(64)을 연속하여 증착한다. 그리고, 식각 공정을 행하여 게이트 구조(56) 위에 반도체층(64)의 패턴을 형성한다. 이 후, 반도체층(64)과 제1 절연층(60) 상에 제2 절연층을 형성한다. 다음, 제2 식각 공정을 행하여 게이트 구조(56) 위에 식각 스토퍼(67)를 형성하는 제2 절연층을 식각하고, 동시에 화소 전극의 영역에서 제1 절연층(60) 상에 제2 범프를 형성한다.Referring to FIG. 10, the gate insulating layer 62 and the semiconductor layer 64 are successively deposited on the first insulating layer 60. An etching process is performed to form a pattern of the semiconductor layer 64 on the gate structure 56. Thereafter, a second insulating layer is formed on the semiconductor layer 64 and the first insulating layer 60. Next, a second etching process is performed to etch a second insulating layer forming the etch stopper 67 on the gate structure 56, and simultaneously to form a second bump on the first insulating layer 60 in the region of the pixel electrode. do.

도 11을 참조하면, 상기 제1 실시예에서 설명한 바와 같이, 기판(50) 위에 도핑된 실리콘층(68)과 제2 금속층(70)을 형성한다. 그리고, 제3 식각 공정을 행하여 식각 스토퍼(67) 옆에 소스 구조(72)와 드레인 구조(74)를 형성한다. 패시베이션층(76)을 박막 트랜지스터와 제2 범프(69) 상에 연속하여 형성한다. 이 후, 식각 공정을 행하여 소스 구조(72)와 드레인 구조(74)의 일부를 노출시킨다. 다음, 드레인 구조(74)와 전기적으로 연결되는 패시베이션층(76) 상에 화소 전극(78)을 형성한다. 식각 스토퍼(67)가 제2 식각 공정에서 형성될 때와 동시에 화소 전극 영역에 제2 범프(69)를 형성함을 유의하여야 한다. 따라서, 그 위에 형성된 패시베이션층(76)은 제2 범프(69)로부터 거칠고 불균일한 형상을 복제할 수 있다. 따라서, 나중에 증착되는 화소 전극(78)은 또한 거친 확산기로 작용하는 굴곡면을 갖는다.Referring to FIG. 11, as described in the first embodiment, the doped silicon layer 68 and the second metal layer 70 are formed on the substrate 50. Then, a third etching process is performed to form a source structure 72 and a drain structure 74 next to the etch stopper 67. The passivation layer 76 is formed continuously on the thin film transistor and the second bump 69. Thereafter, an etching process is performed to expose a portion of the source structure 72 and the drain structure 74. Next, the pixel electrode 78 is formed on the passivation layer 76 electrically connected to the drain structure 74. Note that the second bump 69 is formed in the pixel electrode region at the same time as the etching stopper 67 is formed in the second etching process. Thus, the passivation layer 76 formed thereon can replicate the rough and non-uniform shape from the second bumps 69. Thus, later deposited pixel electrode 78 also has a curved surface that acts as a rough diffuser.

즉, 제1 실시예에서, 제1 금속층을 식각하면서 제1 범프(58)를 형성한다. 따라서, 반사 부재로 작용하는 화소 전극은 하부층에서 복제되는 형상으로 인해 거친 표면을 갖는다. 상대적으로 제2 실시예에서는, 제2 절연층(66)을 식각하는 동안에 제2 범프(69)를 형성하여 화소 전극(78)이 복제된 거친 표면을 갖도록 한다.That is, in the first embodiment, the first bumps 58 are formed while etching the first metal layer. Thus, the pixel electrode serving as the reflective member has a rough surface due to the shape to be replicated in the underlying layer. In a relatively second embodiment, the second bumps 69 are formed during the etching of the second insulating layer 66 so that the pixel electrode 78 has a replicated rough surface.

거친 반사 표면은 제2 금속층을 형성하는 식각 공정에 의하여 확실하게 형성될 수 있다. 예를 들면, 제1 절연층(60) 상에 제2 금속층(70)을 증착한 후, 제3 식각 공정을 행하여 드레인 구조(72)와 소스 구조(74)를 그 위에 형성하고, 동시에 복수의 제3 범프(71)를 형성한다. 이 후, 증착된 패시베이션층(76)과 화소 전극(78)은 또한 제3 범프(71)로부터 거친 외부 형상을 복제할 수 있다.The rough reflective surface can be reliably formed by an etching process to form the second metal layer. For example, after depositing the second metal layer 70 on the first insulating layer 60, a third etching process is performed to form the drain structure 72 and the source structure 74 thereon, and simultaneously The third bump 71 is formed. Thereafter, the deposited passivation layer 76 and the pixel electrode 78 can also replicate the rough outer shape from the third bump 71.

명백히, 제1 범프와 제2 범프 및 제3 범프의 두께는 각각 제1 금속층(52)과 제2 절연층(66) 및 제2 금속층(70)에 의해 제한된다. 즉, 실제 공정에서, 상기 범프들의 두께는 각각 게이트 구조와 식각 스토퍼 및 드레인 구조에 의해 제한된다. 그러나, 화소 전극의 표면 형상은 상기 범프들의 폭을 조정함으로써 여전히 조절될 수 있다. 예를 들면, 인접하는 2개 범프의 간격을 좁히고 모든 범프들의 폭을 적게함으로써, 고밀도의 거친 표면을 갖는 화소 전극을 얻을 수 있다.Apparently, the thicknesses of the first bump, the second bump, and the third bump are limited by the first metal layer 52, the second insulating layer 66, and the second metal layer 70, respectively. That is, in an actual process, the thickness of the bumps is limited by the gate structure and the etch stopper and drain structure, respectively. However, the surface shape of the pixel electrode can still be adjusted by adjusting the width of the bumps. For example, by narrowing the distance between two adjacent bumps and reducing the width of all the bumps, a pixel electrode having a high-density rough surface can be obtained.

또한, 상기 실시예에서, 제1 범프, 제2 범프, 또는 제3 범프와 같이, 오직 한 종류의 범프를 사용하여 거친 확산기 표면을 형성할 수 있다. 하지만, 실제 응용에서, 모든 종류의 범프를 사용하거나 임의로 적층하여 원하는 거친 반사 표면을 형성할 수 있다. 즉, 3개의 상이한 유형의 범프를 수동으로 적층하여 다양하면서 거친 표면의 형상을 갖는 화소 전극을 만들기 위한 여러 적층 구조를 형성할 수 있다. 3 종류의 범프를 서로 적층하여 적층 구조의 높이를 좀 더 높일 수 있다.Also, in this embodiment, only one type of bump can be used to form the rough diffuser surface, such as the first bump, the second bump, or the third bump. In practical applications, however, all types of bumps may be used or arbitrarily stacked to form the desired rough reflective surface. That is, three different types of bumps may be manually stacked to form various stacked structures for making pixel electrodes having various and rough surface shapes. By stacking three types of bumps together, the height of the stacked structure can be further increased.

도 12a 내지 12i를 참조하여, 일부 적층 구조를 설명한다. 도 12a에서, 제1금속층(52)을 식각하여 기판(50) 상에 제1 범프(58)를 형성한다. 제1 절연층(60)을 증착한 후, 제2 식각 공정을 행하여 제2 절연층(66)의 패턴과, 인접하는 2개의 제1 범프(58) 사이에 각각 위치하는 제2 범프를 형성한다. 이 때, 제1 범프(58)와 제2 범프(69)를 임의로 적용하여 화소 전극의 거칠고 불균일한 표면을 얻을 수 있다.With reference to Figs. 12A to 12I, some laminate structures will be described. In FIG. 12A, the first metal layer 52 is etched to form a first bump 58 on the substrate 50. After depositing the first insulating layer 60, a second etching process is performed to form second bumps respectively positioned between the pattern of the second insulating layers 66 and two adjacent first bumps 58. . At this time, the first bump 58 and the second bump 69 may be arbitrarily applied to obtain a rough and uneven surface of the pixel electrode.

유사하게, 제2 범프를 제1 범프(58) 수직 위에 형성하여 도 12b에 도시한 바와 같이 화소 전극을 좀 더 거칠게 할 수 있다. 도 12c에서, 제1 범프(58) 수직 위와 인접하는 2개의 제1 범프 사이에 더 조밀하고 밀집된 제2 범프(69)를 형성한다. 도 12d에서, 제1, 제2 및 제3 범프를 순차적으로 적층하고, 여기서 제2 범프는 제1 범프 수직 위에 형성되며 제3 범프 각각은 인접하는 2개의 제2 범프(69) 사이에 형성된다.Similarly, the second bump may be formed on the first bump 58 vertical to make the pixel electrode more rough as shown in FIG. 12B. In FIG. 12C, a more dense and dense second bump 69 is formed between the first bump 58 vertically above and two adjacent first bumps. In FIG. 12D, the first, second and third bumps are sequentially stacked, where the second bumps are formed above the first bump vertical and each of the third bumps is formed between two adjacent second bumps 69. .

도 12e를 참고하면, 제2 범프(69)를 제1 범프(58) 상에 형성한다. 이 후, 제2 범프(69) 수직 위와, 인접하는 2개의 범프(69) 사이의 제1 절연층(60) 사이에 제3 범프(71)를 형성한다. 도 12f 내지 12h를 참고하면, 제1 범프와 제3 범프를 서로 임의로 적층시켜 화소 전극을 불균일하게 만든다. 도 12i 및 도 12d에서, 제2 범프(69)와 제3 범프(71)를 제1 범프 상에 중첩시켜 필요로 하는 거친 반사 표면을 얻는다.Referring to FIG. 12E, the second bumps 69 are formed on the first bumps 58. Thereafter, the third bumps 71 are formed on the second bumps 69 vertically and between the first insulating layers 60 between two adjacent bumps 69. 12F to 12H, the first bump and the third bump are arbitrarily stacked on each other to make the pixel electrode non-uniform. 12I and 12D, the second bumps 69 and the third bumps 71 are superimposed on the first bumps to obtain the necessary coarse reflective surface.

3종류의 범프(58, 69, 71)를 적층시켜 화소 전극의 거칠기를 임의로 조절할 수 있지만, 화소 전극을 형성하기 전에 커버층(covering layer)을 사용하여 필요한 굴곡면을 재조정할 수 있다. 도 13을 참조하면, 패시베이션층(76)을 증착한 후,커버층(80)을 그 위에 도포한 다음 화소 전극(78)을 형성한다. 영역(A)에서, 제1 금속층으로 된 제1 범프를 기판(50)에 형성한다. 따라서, 나중에 증착되는 제1 절연층(60)과 패시베이션층(76)은 그 상부 표면의 형상을 복제할 수 있다. 유기 재료등으로 구성되는 커버층(80)은 굴곡면을 완화할 수 있으며, 불균일 표면의 각( θ)을 조절할 수 있다.The roughness of the pixel electrode can be arbitrarily adjusted by stacking three types of bumps 58, 69, and 71, but the necessary curved surface can be readjusted using a covering layer before forming the pixel electrode. Referring to FIG. 13, after the passivation layer 76 is deposited, the cover layer 80 is coated thereon, and then the pixel electrode 78 is formed. In the region A, a first bump of the first metal layer is formed in the substrate 50. Thus, the first insulating layer 60 and the passivation layer 76, which are later deposited, can duplicate the shape of their upper surface. The cover layer 80 made of an organic material or the like can alleviate the curved surface, and can adjust the angle θ of the uneven surface.

도 12j,12k, 12l을 참조하면, 3종류의 범프(58, 69, 71)와 커버층(80)을 사용하여 필요한 불균일 표면을 만든다. 도 12j에서, 제1 금속층을 식각하면서 제1 범프(58)를 형성한다. 제1 절연층(60)을 증착한 후, 제2 절연층(66)으로 이루어진 제2 범프(69)와 제2 금속층(70)으로 이루어진 제3 범프(71)를 제1 범프(58) 수직 위에 연속적으로 형성하고, 제3 범프(71)는 제2 범프(69) 수직 위에 배치되며 제2 범프(69) 보다 작은 크기를 갖는다. 유사하게, 제2 범프(69)의 크기는 제1 범프(58)의 크기보다 작다. 따라서, 도면에 도시된 바와 같이, 송곳 형상(awl shaped)의 적층을 얻을 수 있다. 송곳 형상의 적층에 형성되는 커버층(80)은 화소 전극의 필요한 표면을 완화하거나 조절할 수 있다.12J, 12K and 12L, three types of bumps 58, 69 and 71 and a cover layer 80 are used to make the required non-uniform surface. In FIG. 12J, a first bump 58 is formed while etching the first metal layer. After depositing the first insulating layer 60, the second bump 69 made of the second insulating layer 66 and the third bump 71 made of the second metal layer 70 are perpendicular to the first bump 58. The third bump 71 is formed above the second bump 69 vertically and has a smaller size than the second bump 69. Similarly, the size of the second bumps 69 is smaller than the size of the first bumps 58. Thus, as shown in the figure, a stack of awl shapes can be obtained. The cover layer 80 formed in the awl-shaped stack can alleviate or adjust the required surface of the pixel electrode.

도 12k에서, 제1, 제2, 제3 범프(58, 69, 71)의 크기를 조절하여 동일하게 여러 적층을 구성한다. 제1 및 제2 범프보다 큰 크기의 제3 범프는 제2 범프(69) 아래를 지나서 굴곡 형상을 완화시키는 제1 절연층의 표면까지 연장되도록 완전히 도포될 수 있다. 따라서, 커버층(80)과 화소 전극(78)을 형성한 후, 도 12k에 도시된 바와 같은 표면을 얻을 수 있다. 도 12l에서, 제3 범프(71)의 크기를 제1 범프(58)와 제2 범프(69)의 크기 사이로 조절하여, 제2 범프(69) 전체를 커버하면서제1 절연층(60) 표면까지 연장된다.In Fig. 12K, the size of the first, second and third bumps 58, 69 and 71 are adjusted to form several stacks in the same manner. A third bump larger in size than the first and second bumps may be completely applied to extend beyond the second bumps 69 to the surface of the first insulating layer to mitigate the flexure. Therefore, after the cover layer 80 and the pixel electrode 78 are formed, the surface as shown in FIG. 12K can be obtained. In FIG. 12L, the size of the third bump 71 is adjusted between the sizes of the first bumps 58 and the second bumps 69 to cover the entirety of the second bumps 69 and the surface of the first insulating layer 60. Extends.

제3 실시예(도시하지 않음)Third Embodiment (not shown)

제1 실시예에서 기술한 방법은 식각 스토퍼를 갖는 박막 트랜지스터를 형성하는 공정에 적용할 수 있다. 하지만, 본 발명의 특징은 식각 스토퍼가 없는 BCE형 TFT-LCD에도 적용할 수 있다. 제1 실시예와 제3 실시예의 차이는 상기한 제2 절연층 형성 단계와 식각 공정이 없다는 것이다.The method described in the first embodiment can be applied to a process of forming a thin film transistor having an etch stopper. However, the feature of the present invention can be applied to a BCE type TFT-LCD without an etch stopper. The difference between the first embodiment and the third embodiment is that there is no etching step and the second insulating layer forming step described above.

즉, 제3 실시예에서는 반도체층과 제1 절연층 상에 제2 절연층을 형성하는 것은 필요하지 않다. 따라서, 식각 스토퍼를 형성하는 제2 식각 공정은 필요하지 않다. 이로 인해 제1 실시예에서 기술한 제2 범프는 형성되지 않는다. 제3 실시예에서는 오직 제1 범프와 제3 범프만을 적용한다. 하지만, 제1 범프와 제3 범프를 임의로 적층하여 화소 전극의 거친 표면을 얻을 수 있다.That is, in the third embodiment, it is not necessary to form the second insulating layer on the semiconductor layer and the first insulating layer. Therefore, the second etching process for forming the etching stopper is not necessary. For this reason, the second bump described in the first embodiment is not formed. In the third embodiment, only the first bump and the third bump apply. However, the rough surface of the pixel electrode may be obtained by arbitrarily stacking the first bump and the third bump.

본 발명의 바람직한 실시예를 설명하였지만, 본 발명의 사상과 범위를 벗어나지 않는 다양한 변경이 가능함을 이해할 것이다.While the preferred embodiments of the invention have been described, it will be understood that various modifications can be made without departing from the spirit and scope of the invention.

본 발명은 다양한 이점을 제공할 수 있다. 첫째, 화소 전극의 거칠게 하는데 사용되는 제1, 제2, 제3 범프는 식각 공정에 의해 제1 금속층, 제2 절연층, 제2 금속층으로 각각 구성된다. 따라서, 종래 기술처럼 감광 범프를 증착하고 형성하기 위한 추가적인 포토 레티클(photo reticle)과 식각 공정을 필요로 하지 않는다. 따라서, 본 발명을 적용하여 화소 전극 확산기를 제조할 경우 TFT-LCD 제조 스루풋을 유지할 수 있다. 또한, 화소 전극의 굴곡면의 형상과 각도는 임의로 적층되는3종류의 범프를 사용함으로써, 그리고 그 크기와 각 범프 사이의 간격을 조정함으로써 조절될 수 있다.The present invention can provide various advantages. First, the first, second, and third bumps used to roughen the pixel electrode are composed of a first metal layer, a second insulating layer, and a second metal layer, respectively, by an etching process. Thus, there is no need for additional photo reticles and etching processes to deposit and form photosensitive bumps as in the prior art. Therefore, the TFT-LCD manufacturing throughput can be maintained when the pixel electrode diffuser is manufactured by applying the present invention. Further, the shape and angle of the curved surface of the pixel electrode can be adjusted by using three types of bumps arbitrarily stacked, and by adjusting the size and the gap between each bump.

당업자는 전술한 바람직한 실시예가 본 발명을 제한하는 것이 아니라 예시적이라는 것을 이해할 것이다. 청구범위의 사상과 범위 내에 포함된 여러 변형과 유사한 배치를 포함하고자 한다. 예를 들면, 상기 제1 및 제2 실시예에서, 식각 스토퍼는 하부 반도체층의 식각 손상을 방지하는데 사용된다. 하지만, 제3 실시예에서 설명한 바와 같이, 스루풋을 진작시키기 위해 포토마스크(photomask) 하나를 절약하는 BCE형 공정에도 적용할 수 있다. 그리고, 저부 게이트형 박막 트랜지스터만을 전술하였으나, 그 특징은 상부 게이트형 트랜지스터 공정에도 적용될 수 있다.Those skilled in the art will understand that the above-described preferred embodiments are illustrative rather than limiting the present invention. It is intended to include an analogous arrangement with many variations that fall within the spirit and scope of the claims. For example, in the first and second embodiments, the etch stopper is used to prevent etch damage of the lower semiconductor layer. However, as described in the third embodiment, the present invention can also be applied to a BCE type process that saves one photomask to increase throughput. In addition, although only the bottom gate type thin film transistor has been described above, the feature may be applied to an upper gate type transistor process.

Claims (15)

삭제delete 거친 화소 전극(rough pixel electrode)을 갖는 TFT-LCD 장치의 제조 방법에 있어서,In the method of manufacturing a TFT-LCD device having a rough pixel electrode, 기판 상에 제1 금속층을 형성하는 단계,Forming a first metal layer on the substrate, 게이트 구조를 형성하기 위해 상기 제1 금속층을 식각하는 제1 식각 공정을 행하는 단계,Performing a first etching process of etching the first metal layer to form a gate structure, 상기 게이트 구조와 상기 기판 상에 제1 절연층을 형성하는 단계,Forming a first insulating layer on the gate structure and the substrate; 상기 게이트 구조 위의 상기 제1 절연층 상에 반도체층을 형성하는 단계,Forming a semiconductor layer on the first insulating layer over the gate structure, 상기 제1 절연층과 상기 반도체층 상에 제2 절연층을 형성하는 단계,Forming a second insulating layer on the first insulating layer and the semiconductor layer, 상기 게이트 구조에 대한 식각 스토퍼를 형성하기 위해 상기 제2 절연층을 식각하는 제2 식각 공정을 행하는 단계,Performing a second etching process of etching the second insulating layer to form an etch stopper for the gate structure; 상기 제1 절연층, 상기 식각 스토퍼, 및 상기 반도체층 상에 제2 금속층을 형성하는 단계,Forming a second metal layer on the first insulating layer, the etch stopper, and the semiconductor layer; 드레인/소스 구조를 형성하기 위해 상기 제2 금속층을 식각하기 위한 제3 식각 공정을 행하는 단계,Performing a third etching process to etch the second metal layer to form a drain / source structure, 상기 드레인/소스 구조 및 상기 제1 절연층 상에 패시베이션층을 형성하는 단계, 및Forming a passivation layer on said drain / source structure and said first insulating layer, and 상기 드레인/소스 구조를 전기적으로 연결시키기 위해 상기 패시베이션층 상에 화소 전극을 형성하는 단계Forming a pixel electrode on the passivation layer to electrically connect the drain / source structure 를 포함하고,Including, 상기 기판 위에 적어도 한 종류의 범프를 형성하여 상기 패시베이션층과 상기 화소 전극이 상기 범프의 거칠고 불균일한 표면 형상을 복제하도록 하고, 상기 범프는, 상기 제1 식각 공정에 의해 상기 제1 금속층으로 동시에 형성되는 제1 범프와, 상기 제2 식각 공정에 의해 상기 제2 절연층으로 동시에 형성되는 제2 범프와, 상기 제3 식각 공정에 의해 상기 제2 금속층으로 동시에 형성되는 제3 범프를 포함하는 것을 특징으로 하는 거친 화소 전극을 갖는 TFT-LCD 장치의 제조 방법.At least one type of bump is formed on the substrate so that the passivation layer and the pixel electrode replicate the rough and uneven surface shape of the bump, and the bump is simultaneously formed into the first metal layer by the first etching process. A first bump to be formed, a second bump to be simultaneously formed into the second insulating layer by the second etching process, and a third bump to be simultaneously formed into the second metal layer by the third etching process. A method of manufacturing a TFT-LCD device having a rough pixel electrode. 제2항에 있어서,The method of claim 2, 상기 제2 절연층은 실리콘 나이트라이드(silicon nitride)로 구성되는 것을 특징으로 하는 거친 화소 전극을 갖는 TFT-LCD 장치의 제조 방법.And said second insulating layer is made of silicon nitride. 제2항에 있어서,The method of claim 2, 상기 제1 금속층은 알루미늄(Al), 크롬(Cr), 티타늄(Ti), 텅스텐(W), 탄탈늄(Ta), 몰리브덴(Mo), 합금(alloy) 및 이들의 조합으로 이루어진 군으로부터 선택되는 것을 특징으로 하는 거친 화소 전극을 갖는 TFT-LCD 장치의 제조 방법.The first metal layer is selected from the group consisting of aluminum (Al), chromium (Cr), titanium (Ti), tungsten (W), tantalum (Ta), molybdenum (Mo), alloys, and combinations thereof. A method of manufacturing a TFT-LCD device having a rough pixel electrode. 제2항에 있어서,The method of claim 2, 상기 제2 금속층은 알루미늄(Al), 크롬(Cr), 티타늄(Ti), 텅스텐(W), 탄탈늄(Ta), 몰리브덴(Mo), 합금(alloy) 및 이들의 조합으로 이루어진 군(group)으로부터 선택되는 것을 특징으로 하는 거친 화소 전극을 갖는 TFT-LCD 장치의 제조 방법.The second metal layer is composed of aluminum (Al), chromium (Cr), titanium (Ti), tungsten (W), tantalum (Ta), molybdenum (Mo), alloys, and combinations thereof. The method of manufacturing a TFT-LCD device having a rough pixel electrode, characterized in that it is selected from. 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 확산기(diffuser)로 작용하는 거친 화소 전극을 갖는 TFT-LCD 장치의 제조 방법에 있어서,In the method of manufacturing a TFT-LCD device having a rough pixel electrode acting as a diffuser, 기판 상에 제1 금속층을 형성하는 단계,Forming a first metal layer on the substrate, 상기 제1 금속층을 식각하는 제1 식각 공정을 행하여 상기 기판 상에 제1 범프들과 게이트 구조를 형성하는 단계,Performing a first etching process of etching the first metal layer to form first bumps and a gate structure on the substrate; 상기 기판 상에 제1 절연층을 형성하여 상기 게이트 구조와 상기 제1 범프를 덮는 단계,Forming a first insulating layer on the substrate to cover the gate structure and the first bumps, 상기 게이트 구조 위의 상기 제1 절연층 상에 반도체층을 형성하는 단계,Forming a semiconductor layer on the first insulating layer over the gate structure, 상기 반도체층과 상기 제1 절연층 상에 제2 절연층을 형성하는 단계,Forming a second insulating layer on the semiconductor layer and the first insulating layer, 상기 제2 절연층을 식각하는 제2 식각 공정을 행하여 상기 게이트 구조 위에 식각 스토퍼를 형성하는 단계,Performing an etching process of etching the second insulating layer to form an etching stopper on the gate structure; 상기 식각 스토퍼, 상기 반도체층 및 상기 제1 절연층 상에 제2 금속층을 형성하는 단계,Forming a second metal layer on the etch stopper, the semiconductor layer and the first insulating layer; 상기 제2 금속층을 식각하는 제3 식각 공정을 행하여 상기 식각 스토퍼 옆에 드레인/소스 구조를 형성하는 단계,Performing a third etching process of etching the second metal layer to form a drain / source structure next to the etching stopper; 일부가 노출되는 상기 드레인/소스 구조 및 상기 제1 절연층 상에 패시베이션층을 형성하는 단계, 그리고Forming a passivation layer on the drain / source structure and the first insulating layer, the portion being exposed, and 상기 패시베이션층 상에 상기 드레인/소스 구조를 전기적으로 연결시키는 화소 전극을 형성하는 단계Forming a pixel electrode on the passivation layer to electrically connect the drain / source structure 를 포함하며,Including; 상기 패시베이션층과 화소 전극은 상기 제1 범프에서 복제되는 거친 표면 형상을 갖고, 상기 제2 식각 공정은 상기 제1 절연층 상에 상기 제2 절연층으로 이루어지는 제2 범프를 동시에 형성하며, 상기 제3 식각 공정은 상기 제1 절연층 상에 상기 제2 금속층으로 이루어지는 제3 범프를 동시에 형성하고,The passivation layer and the pixel electrode have a rough surface shape that is duplicated in the first bump, and the second etching process simultaneously forms a second bump formed of the second insulating layer on the first insulating layer. The third etching process simultaneously forms a third bump made of the second metal layer on the first insulating layer, 상기 패시베이션층 상에 커버층을 형성하여 상기 화소 전극의 각을 조정하는 단계를 더 포함하는 것을 특징으로 하는 확산기로 작용하는거친 화소 전극을 갖는 TFT-LCD 장치의 제조 방법.And forming a cover layer on the passivation layer to adjust the angle of the pixel electrode. 삭제delete 삭제delete 삭제delete
KR10-2001-0069491A 2001-11-08 2001-11-08 A process for manufacturing reflective tft-lcd with rough diffuser KR100461092B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2001-0069491A KR100461092B1 (en) 2001-11-08 2001-11-08 A process for manufacturing reflective tft-lcd with rough diffuser

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2001-0069491A KR100461092B1 (en) 2001-11-08 2001-11-08 A process for manufacturing reflective tft-lcd with rough diffuser

Publications (2)

Publication Number Publication Date
KR20030038074A KR20030038074A (en) 2003-05-16
KR100461092B1 true KR100461092B1 (en) 2004-12-09

Family

ID=37417390

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0069491A KR100461092B1 (en) 2001-11-08 2001-11-08 A process for manufacturing reflective tft-lcd with rough diffuser

Country Status (1)

Country Link
KR (1) KR100461092B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101287215B1 (en) 2006-11-28 2013-07-16 엘지디스플레이 주식회사 Thin Film Transistor Array Substrate And Method For Fabricating The Same

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990037368A (en) * 1997-10-27 1999-05-25 가나이 쓰도무 Reflective LCD
KR20000003169A (en) * 1998-06-26 2000-01-15 김영환 Capacitor having assist capacitance of liquid crystal display element and forming method of the same
KR20010028532A (en) * 1999-09-21 2001-04-06 구본준, 론 위라하디락사 Liquid crystal display device
KR20010031885A (en) * 1998-09-10 2001-04-16 야스카와 히데아키 Substrate for liquid crystal panel, liquid crystal panel, electronic apparatus comprising the panel, and method for manufacturing substrate for liquid crystal panel
KR20010064973A (en) * 1999-12-20 2001-07-11 구본준, 론 위라하디락사 Transflective liquid crystal display device
KR20010092293A (en) * 2000-03-13 2001-10-24 야마자끼 순페이 Semiconductor device and manufacturing method thereof

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990037368A (en) * 1997-10-27 1999-05-25 가나이 쓰도무 Reflective LCD
KR20000003169A (en) * 1998-06-26 2000-01-15 김영환 Capacitor having assist capacitance of liquid crystal display element and forming method of the same
KR20010031885A (en) * 1998-09-10 2001-04-16 야스카와 히데아키 Substrate for liquid crystal panel, liquid crystal panel, electronic apparatus comprising the panel, and method for manufacturing substrate for liquid crystal panel
KR20010028532A (en) * 1999-09-21 2001-04-06 구본준, 론 위라하디락사 Liquid crystal display device
KR20010064973A (en) * 1999-12-20 2001-07-11 구본준, 론 위라하디락사 Transflective liquid crystal display device
KR20010092293A (en) * 2000-03-13 2001-10-24 야마자끼 순페이 Semiconductor device and manufacturing method thereof

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101287215B1 (en) 2006-11-28 2013-07-16 엘지디스플레이 주식회사 Thin Film Transistor Array Substrate And Method For Fabricating The Same

Also Published As

Publication number Publication date
KR20030038074A (en) 2003-05-16

Similar Documents

Publication Publication Date Title
US8049854B2 (en) Liquid crystal display device and method for fabricating the same
US7515216B2 (en) Liquid crystal display and fabrication method thereof
US8300186B2 (en) Liquid crystal display device comprising a reflection region having tilted first and second recesses and method for manufacturing the same
US7833813B2 (en) Thin film transistor array panel and method of manufacturing the same
JP3670577B2 (en) Liquid crystal display device and manufacturing method thereof
US7550329B2 (en) Thin film transistor array panel and manufacturing method thereof
US8717530B2 (en) Array substrate for transreflective liquid crystal display, manufacturing method thereof and liquid crystal display
KR100464204B1 (en) Gray tone mask and manufacturing method for liquid crystal display using it
KR100825907B1 (en) A method of manufacturing a semiconductor device
US20060170845A1 (en) Tft lcd and fabricating method thereof
TW200405103A (en) Liquid crystal display device
US20120307171A1 (en) Pixel structure, lcd panel, and manufacturing method thereof
JP6985419B2 (en) Photomask structure and array substrate manufacturing method
US6638869B2 (en) Process for manufacturing reflective TFT-LCD with rough diffuser
US20030044720A1 (en) Process for manufacturing reflective TFT-LCD with rough diffuser
US6716680B2 (en) Process for manufacturing reflective TFT-LCD with rough diffuser
US6667241B2 (en) Process for manufacturing reflective TFT-LCD with slant diffusers
KR100461092B1 (en) A process for manufacturing reflective tft-lcd with rough diffuser
JP2005301255A (en) Liquid crystal display, wiring board and method for manufacturing these
US20080024702A1 (en) Pixel structure and fabrication method thereof
US20070264597A1 (en) Method for manufacturing transflective liquid crystal display
KR100461093B1 (en) A process for manufacturing reflective tft-lcd with slant diffusers
JP2010032765A (en) Tft array substrate, and liquid crystal display using the same
KR20080004898A (en) Array substrate of transflective type fringe field switching mode liquid crystal display and the method thereof
KR20050066982A (en) Storage capacitor having a scattering effect and method of manufacturing the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121119

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20131119

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20141120

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20151118

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20161122

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20171120

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20181119

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20191118

Year of fee payment: 16