KR100459524B1 - 시스토릭 어레이 장치 - Google Patents

시스토릭 어레이 장치 Download PDF

Info

Publication number
KR100459524B1
KR100459524B1 KR10-2002-0042516A KR20020042516A KR100459524B1 KR 100459524 B1 KR100459524 B1 KR 100459524B1 KR 20020042516 A KR20020042516 A KR 20020042516A KR 100459524 B1 KR100459524 B1 KR 100459524B1
Authority
KR
South Korea
Prior art keywords
cell
additional
internal
input
signal sequence
Prior art date
Application number
KR10-2002-0042516A
Other languages
English (en)
Other versions
KR20030009216A (ko
Inventor
아사이타카히로
마츠모토타다시
토미사토시게루
Original Assignee
가부시키가이샤 엔티티 도코모
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 엔티티 도코모 filed Critical 가부시키가이샤 엔티티 도코모
Publication of KR20030009216A publication Critical patent/KR20030009216A/ko
Application granted granted Critical
Publication of KR100459524B1 publication Critical patent/KR100459524B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q21/00—Antenna arrays or systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/76—Architectures of general purpose stored program computers
    • G06F15/80—Architectures of general purpose stored program computers comprising an array of processing units with common control, e.g. single instruction multiple data processors
    • G06F15/8046—Systolic arrays

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Computing Systems (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Radio Transmission System (AREA)
  • Mobile Radio Communication Systems (AREA)
  • Measurement And Recording Of Electrical Phenomena And Electrical Characteristics Of The Living Body (AREA)

Abstract

QR 분해에 근거하는 RLS 알고리즘 처리를 행할 때에 동일한 입력 신호 계열에서 복수의 참조 신호 계열을 취급할 경우, 그 복수의 참조 신호 계열을 동시에 취급하는 시스토릭 어레이 장치를 제공한다. 본 발명에 관련되는 시스토릭 어레이 장치는 Givens 회전에 근거하는 변환을 위한 적절한 회전 파라미터를 계산하는 복수의 바운더리 셀()과, 이 바운더리 셀()의 계산 값을 사용하여 수신 데이터 벡터의 요소를 회전시키는 복수의 인터널 셀()과, 셀(및)의 계산 값으로부터 사후 추정 오차를 도출하는 파이널 셀(◎)을 구비한 구성에, 신호 계열이 입력되는 최후미의 셀 열에 배열된 셀() 개개에 이 셀()로부터 출력되는 신호가 인도되도록 31 내의 추가 인터널 셀()을 접속하고, 셀(◎)에 이 셀(◎)에 입력되는 셀()로부터의 계산 값과 추가 인터널 셀(

Description

시스토릭 어레이 장치{Systolic array apparatus}
1. 발명의 분야
본 발명은 동일 입력 신호 계열에서 복수의 참조 신호 계열에 대한 출력을 동시에 얻는 것이 가능한 QR 분해에 근거하는 축차(逐次) 최소 2승 알고리즘(RLS 알고리즘) 처리를 행하는 시스토릭 어레이 장치에 관한 것이다.
2. 관련 배경 기술
종래, 트랜스버설 필터(탭 첨부 지연선)에 의해 구성되는 적응 필터의 탭 계수를 제어하기 위해서는 여러가지 알고리즘이 사용되지만, RLS 알고리즘은 그 수속 특성이 양호한 것으로 알려져 있다. RLS 알고리즘의 연산량은 제어를 행하는 탭 개수의 2승에 비례하여 증가한다. 따라서, 탭 수가 많은 경우에는 연산량이 대단히 많아져버린다. 그래서, 예를 들면 문헌{Adaptive Filter Theory(Third Edition) Simon Haykin, PRENTICE HALL, Upper Saddle River, New Jersey 07458}에 기재되어 있는 바와 같이, QR 분해에 근거하는 RLS 알고리즘을 병렬 실장함으로써 처리 시간을 저감하는 시스토릭 어레이가 알려져 있다.
도 7에 종래의 기본적인 시스토릭 어레이 장치의 한 구성예를 도시하여, 그 설명을 한다. 이 도 7a에 도시하는 시스토릭 어레이 장치(10)는 탭 수가 3인 경우의 구성으로,표시로 도시하는 바운더리 셀과,표시로 도시하는 인터널 셀과, ◎표시로 도시하는 파이널 셀과,로 도시하는 딜레이 유닛을 구비하여 구성되어 있다. 또한, 파이널 셀의 기호로서는, 통상 문헌에서는내에 ×를 넣은 기호가 사용되고 있지만 여기서는 ◎을 사용한다.
바운더리 셀()과 인터널 셀()은 Givens 회전에 근거하는 변환을 행하는 것으로, 바운더리 셀()은 적절한 회전 파라미터를 계산하여, 이 계산 값을 인터널 셀()에 건네, 인터널 셀()은 그 계산 값을 사용하여 수신 데이터 벡터의 요소를 회전시키는 것이다. 파이널 셀(◎)은 사후 추정 오차를 도출하는 것이다.
구체적으로는, 예를 들면, 모든 바운더리 셀()은 도 7b에 도시하는 바와 같이, uin=O 또는 δin=0일 때에, {x=β2x, s=O, z=uin, δout=δin}의 연산을 행하며, 이 밖에, {z=uin, x′=β2x + δin｜z｜2, c=β2x/x′, s=δinz/x', x=x′, δout= c δin}의 연산을 행하여, 이들 연산에서 얻어지는 값(x)을 유지한다.
모든 딜레이 유닛()은 바운더리 셀()로부터 출력되는 신호(δout)가 후단의 셀에 입력되는 시간을 1연산 처리 시간만큼 지연시킨다.
모든 인터널 셀()은 예를 들면, 도 7c에 도시하는 바와 같이, uout=uin-zx, x=s*uout+x의 연산을 행하여, 이 연산에서 얻어지는 값(x)을 유지한다. 단, *는 복소 공역을 나타낸다. 또한, 모든 인터널 셀()에 있어서 동일 연산이 행하여지는 구체적 연산은 상기 문헌에 명기되어 있다. 파이널 셀(◎)은 도 7에 도시하는 바와 같이, e=δinuin의 연산을 행하여 출력한다. 이들 연산식은 상기 문헌{Adaptive Filter Theory}에 상세하기 기재되어 있다.
도 7a에서는, 간단함을 위해 시각 1에서 시각 5까지의 신호에 대해서 도시하고 있다. 1번째 탭의 입력 신호 계열은 u1(1), u1(2), u1(3), u1(4), u1(5), 2번째 탭의 입력 신호 계열은 u2(1), u2(2), u2(3), u2(4), u2(5), 3번째 탭의 입력 신호 계열은 u3(1), u3(2), u3(3), u3(4), u3(5)이다.
각각의 괄호 내의 숫자가 시간을 도시하고 있다. 이들 입력 신호 계열 u1(1) 내지 u1(5), u2(1) 내지 u2(5), u3(1) 내지 u3(5)와 참조 신호 계열 d(1), d(2), d(3), d(4), d(5)에 대한 사후 추정 오차 신호가 출력 신호(e)로서, 파이널 셀(◎)로부터 출력된다. 또한, 직렬 가중 플래시라는 방법에 의해, 출력 신호(e)로서 탭 계수의 값을 얻을 수도 있다.
(발명의 요약)
그렇지만, 종래의 시스토릭 어레이 장치에 있어서는, 상기 문헌에 기재되어 있는 바와 같이, QR 분해에 근거하는 RLS 알고리즘의 병렬 처리를 행하는 시스토릭어레이의 구성으로서 여러가지 것이 있지만, 어느 구성에 있어서도 참조 신호 계열로서 입력되는 신호 계열은 1개 밖에 없어, 복수의 참조 신호 계열을 동시에 취급할 수는 없다.
이렇기 때문에 종래의 시스토릭 어레이 장치(10)를 사용하여, 동일 입력 신호 계열에서 복수의 참조 신호 계열의 처리를 행할 경우, 각각의 처리를 별도로 행하여야만 한다. 도 8에 탭 수 3으로 2종류의 참조 신호 계열을 취급할 경우의 예를 도시한다.
1번째 탭의 입력 신호 계열을 u1(1), u1(2), u1(3), u1(4), u1(5)로 하고, 2번째 탭의 입력 신호 계열을 u2(1), u2(2), u2(3), u2(4), u2(5)로 하며, 3번째 탭의 입력 신호 계열을 u3(1), u3(2), u3(3), u3(4), u3(5)로 한다.
이 때, 참조 신호 계열을 d(1), d(2), d(3), d(4), d(5)로 한 경우의 출력 신호(e)와, 입력 신호 계열 u1(1) 내지 u1(5), u2(1) 내지 u2(5), u3(1) 내지 u3(5)가 동일하여 참조 신호 계열을 d′(1), d′(2), d′(3), d′(4), d′(5)로 한 경우의 출력 신호(e′)와의 각각을 도출할 경우, 처음에 참조 신호 계열로서 d(1) 내지 d(5)를 사용하여 일련의 처리를 행하여 출력 신호(e)를 도출한다.
다음으로, 각 셀에 있어서 신호 Initial(도면에는 Initial에 언더 바를 붙여 표기)이 입력되었으면, 그 셀이 유지하는 값을 초기화한다. 그 후, 참조 신호 계열 d′(1) 내지 d′(5)와, 앞서 사용한 입력 신호 계열과 동일 입력 신호 계열을 다시 사용하여 처리를 행하여야만 한다.
이렇게, 종래의 시스토릭 어레이 장치(10)에서는, 입력 신호 계열 u1(1) 내지 u1(5), u2(1) 내지 u2(5), u3(1) 내지 u3(5)가 동일하여 복수의 참조 신호 계열 d(1) 내지 d(5) 및 d′(1) 내지 d′(5)를 취급할 경우, 각각의 처리를 별도로 행하여야만 한다는 문제가 있다.
본 발명은 이러한 점에 비추어 이루어진 것으로, QR 분해에 근거하는 RLS 알고리즘 처리를 행할 때에 동일 입력 신호 계열에서 복수의 참조 신호 계열을 취급할 경우, 그 복수의 참조 신호 계열을 동시에 취급할 수 있는 시스토릭 어레이 장치를 제공하는 것을 목적으로 한다.
상기 과제를 해결하기 위해, 본 발명의 시스토릭 어레이 장치는 QR 분해에 근거하는 축차 최소 2승 알고리즘 처리를 행하기 때문에, Givens 회전에 근거하는 변환을 위한 적절한 회전 파라미터를 계산하는 복수의 바운더리 셀과, 이 바운더리 셀의 계산 값을 사용하여 수신 데이터 벡터의 요소를 회전시키는 복수의 인터널 셀과, 상기 바운더리 셀 및 상기 인터널 셀의 계산 값으로부터 사후 추정 오차를 도출하는 파이널 셀을 갖는 시스토릭 어레이 장치에 있어서, 신호 계열이 입력되는 최후미의 셀 열에 배열된 상기 인터널 셀 개개에 상기 인터널 셀로부터 출력되는 신호가 인도되도록 접속된 추가 인터널 셀과, 상기 파이널 셀에 이 셀에 입력되는 상기 바운더리 셀로부터의 계산 값과 상기 추가 인터널 셀의 계산 값이 인도되도록 접속된 추가 파이널 셀을 구비하는 것을 특징으로 하고 있다.
이 구성에 의하면, 최후미의 셀 열에 복수의 추가 인터널 셀과 추가 파이널 셀을 갖는 셀 열을 추가하였기 때문에, 상기 최후미의 셀 열과 추가된 셀 열과의 쌍방에 동시에 다른 참조 신호 계열을 입력함으로써, 이 입력된 참조 신호 계열의각각과 입력 신호 계열과의 사후 추정 오차를 동시에 도출할 수 있다.
또한, 본 발명의 시스토릭 어레이 장치는 상기 추가 인터널 셀을 상기 인터널 셀로부터 출력되는 신호가 순차 인도되도록 복수단 접속하고, 이 접속된 추가 인터널 셀마다 상기 추가 파이널 셀을 접속하며, 이 접속된 추가 파이널 셀마다 상기 바운더리 셀로부터의 계산 값과 해당 추가 파이널 셀이 접속된 추가 인터널 셀의 계산 값이 인도되는 것을 특징으로 하고 있다.
이 구성에 의하면, 최후미의 셀 열에 추가된 셀 열에, 부가로 복수단의 셀 열을 추가하였기 때문에, 그 단수에 따른 종류의 참조 신호 계열의 각각과 입력 신호 계열과의 사후 추정 오차를 동시에 도출할 수 있다.
또한, 본 발명의 시스토릭 어레이 장치는 추가 인터널 셀을 상기 인터널 셀로부터 출력되는 신호가 직접 인도되도록 복수단 접속하고, 이 접속된 추가 인터널 셀마다 추가 파이널 셀을 접속하며, 이 접속된 추가 파이널 셀마다 바운더리 셀로부터의 계산 값과 상기 추가 파이널 셀이 접속된 추가 인터널 셀의 계산 값이 인도되는 것을 특징으로 하고 있다.
이 구성에 의하면, 최후미의 셀 열에 추가된 셀 열에 부가로 복수단의 셀 열을 추가하였기 때문에, 이 단수에 따른 종류의 참조 신호 계열 각각과 입력 신호 계열과의 사후 추정 오차를 동시에 도출할 수 있다. 또한, 인터널 셀의 계산 값은 각각의 추가 인터널 셀에 직접 인도되기 때문에, 각각의 추가 인터널 셀에 동시에 참조 신호를 입력할 수 있다. 그 결과, 각각의 파이널 셀로부터 연산 결과가 출력되는 타이밍에 지연이 생기는 일이 없어, 특히 추가 셀 열수가 많은 경우에 유효하다.
또한, 본 발명의 통신에 있어서의 동기 포착 장치는 상기 시스토릭 어레이 장치를 사용하여, 이 시스토릭 어레이 장치에 있어서의 입력 신호 계열이 입력되는 바운더리 셀 및 인터널 셀에 수신 신호 계열을 입력하여, 최후미의 인터널 셀 및 추가 인터널 셀에 미리 기지(旣知)인 신호 계열을 일정 시간 타이밍씩 가변하여 생성된 복수의 기지 신호 계열을 입력하는 것을 특징으로 하고 있다.
이 구성에 의하면, 수신 신호 계열과 복수의 기지 신호 계열과 각각의 사후 추정 오차가 동시에 얻어지기 때문에, 그 후, 오차 전력이 가장 작아지는 기지 신호 계열의 시간 타이밍을 동일 기점으로 하는 주지의 기능을 적용하면, 단시간에 동기 포착을 행할 수 있다.
또한, 본 발명의 통신에 있어서의 동기 포착 장치는 상기 시스토릭 어레이 장치를 사용하여, 이 시스토릭 어레이 장치에 있어서의 입력 신호 계열이 입력되는 바운더리 셀 및 인터널 셀에 수신 신호 계열을 입력하여, 최후미의 인터널 셀 및 추가 인터널 셀에 미리 기지인 신호 계열을 동일 타이밍으로 입력하는 것을 특징으로 하고 있다.
이 구성에 의하면, 수신 신호 계열과 복수의 기지 신호 계열 각각의 사후 추정 오차가 동시에 얻어지기 때문에, 그 후, 오차 전력이 가장 작아지는 기지 신호 계열의 시간 타이밍을 동일 기점으로 하는 주지의 기능을 적용하면, 단시간에 동기 포착을 행할 수 있다. 또한, 각각의 추가 인터널 셀에 기지의 신호 계열을 동시에 입력하기 때문에, 각각의 파이널 셀로부터 연산 결과가 출력되는 타이밍에 지연이생기지 않아, 처리 속도가 더욱 향상한다. 특히 추가 셀 열수가 많은 경우에 유효하다.
또한, 본 발명의 어댑티브 어레이 안테나 장치는 상기 시스토릭 어레이 장치를 사용하여, 이 시스토릭 어레이 장치에 있어서의 입력 신호 계열이 입력되는 바운더리 셀 및 인터널 셀에 수신 신호 계열을 입력하고, 최후미의 인터널 셀 및 추가 인터널 셀에 선행파에 시간 타이밍을 맞춘 기지 신호 계열과, 여러가지 지연 시간의 지연파에 시간 타이밍을 맞춘 기지 신호 계열을 입력하는 것을 특징으로 하고 있다.
이 구성에 의하면, 선행파에 대해서 고려된 탭 계수와, 지연파에 대해서 고려된 탭 계수를 동시에 도출할 수 있기 때문에, 선행파에 대해서 고려된 탭 계수와 지연파에 대해서 고려된 탭 계수를 합성하여 사용하는 어댑티브 어레이 안테나 제어 알고리즘에 있어서, 단시간에 그 처리를 행하는 것이 가능해진다.
도 1은 본 발명의 제 1 실시예에 관련되는 시스토릭 어레이 장치의 구성을 도시하는 블록도.
도 2a는 상기 실시예에 관련되는 시스토릭 어레이 장치에 있어서, 탭 수 3으로 2종류의 참조 신호 계열을 취급하는 구성을 도시하는 블록도.
도 2b는 파이널 셀의 기능을 도시하는 도면.
도 3a는 입력 신호 계열과 참조 신호 계열 예를 도시하는 도면.
도 3b는 종래의 시스토릭 어레이 장치에 의해 출력 신호를 도출한 결과를 도시하는 도면.
도 3c는 실시예에 관련되는 시스토릭 어레이 장치에 의해 출력 신호를 도출한 결과를 도시하는 도면.
도 4는 상기 실시예에 관련되는 시스토릭 어레이 장치를 통신에 있어서의 동기 포착에 사용한 경우의 일례를 도시하는 도면.
도 5는 상기 실시예에 관련되는 시스토릭 어레이 장치를 어댑티브 어레이 안테나의 지향성 제어에 사용한 경우의 일례를 도시하는 도면.
도 6은 본 발명의 제 2 실시예에 관련되는 시스토릭 어레이 장치의 구성을도시하는 블록도.
도 7a는 종래의 기본적인 시스토릭 어레이 장치의 구성을 도시하는 블록도.
도 7b는 바운더리 셀의 기능을 도시하는 도면.
도 7c는 인터널 셀의 기능을 도시하는 도면.
도 7d는 파이널 셀의 기능을 도시하는 도면.
도 8은 종래에 있어서 탭 수 3으로 2종류의 참조 신호 계열을 동시에 처리하는 경우의 시스토릭 어레이 장치의 구성을 도시하는 블록도.
(바람직한 실시예의 상세한 설명)
도 1은 본 발명의 제 1 실시예에 관련되는 시스토릭 어레이 장치의 구성을 도시하는 블록도이다. 이 도 1에 도시하는 본 발명의 시스토릭 어레이 장치(20)의 특징은 탭수(k)에서 m종류의 참조 신호 계열의 처리를 동시에 행하는 구성으로 한 점에 있다. 즉, 파선 프레임(21)으로 둘러싸는 복수의 인터널 셀 및 파이널 셀(◎)을 추가하여 구성한 점에 있다.
이 구성을 이해하기 쉽게 설명하기 위해, 도 2a에 탭 수 3으로 2종류의 참조 신호 계열의 처리를 동시에 행하는 구성을 도시하여, 그 설명을 한다. 이 도 2a에 도시하는 시스토릭 어레이 장치(30)는 도 7a에 도시한 종래의 시스토릭 어레이 장치(10)에 있어서의 제 1 참조 신호 계열 d(1) 내지 d(5)가 입력되는 셀 열(이후, 제 1 참조 입력 셀 열이라 부른다)의 오른쪽 옆에 파선 프레임(31)으로 둘러싸도록 제 2 참조 신호 계열 d′(1) 내지 d′(5)를 입력하기 위한 인터널 셀()과 파이널 셀(◎)로 이루어지고 또한 제 1 참조 입력 셀 열과 동일 배열의 제 2 참조 입력 셀 열이 추가되며, 또한, 제 1 참조 입력 셀 열의 파이널 셀(◎)에 도 2b에 파선 프레임(32)으로 도시하는 바와 같이, 입력 신호(δin)를 오른쪽에 인접하는 파이널 셀(◎)로 인도하는 기능이 추가되어 구성되어 있다. 더욱이, 제 1 참조 입력 셀 열의 각 인터널 셀()은 제 2 참조 입력 셀 열에 있어서의 오른쪽 옆의 인터널 셀()로 도 7c에 도시한 신호(s, z)를 인도하도록 접속되어 있다.
이러한 구성의 시스토릭 어레이 장치(30)의 동작에 대해서 계산기 프로그래밍에 의해 확인한 결과를 도 3에 도시한다. 즉 탭 수는 3으로 하여 2종류의 참조 신호 계열에 대한 출력 신호(e, e′)를 도출하였다. 도 3a에 도시하는 입력 신호 계열(u1, u2, u3)과, 참조 신호 계열(d, d′)의 값을 사용하여, 종래의 시스토릭 어레이 장치(10)를 사용하여 별도로 출력 신호(e, e′)를 도출한 결과를 도 3b에 도시하고, 본 발명의 시스토릭 어레이 장치(30)를 사용하여 동시에 출력 신호(e, e′)를 도출한 결과를 도 3c에 도시한다.
이들 결과로부터 양자는 같은 값으로 되어 있다. 원리 상, 최초의 탭 수분의 출력 신호 e(1), e(2), e(3)과 e′(1), e′(2), e′(3)은 도출되지 않는다. 따라서, 도면 중의 출력 신호는 e(4), e(5)와 e′(4), e′(5)만 도시하고 있다. 이것으로부터 본 발명의 시스토릭 어레이 장치(30)에서는, 복수의 참조 신호 계열을 동시에 취급할 수 있는 것이 확인되었다.
이것과 동일한 원리로 구성되어 있으면, 도 1에 도시한 바와 같이 탭 수(k) 및 참조 신호 계열의 계열수(m)에 제한은 없다.
이렇게, 본 실시예의 시스토릭 어레이 장치에 의하면, QR 분해에 근거하는 축차 최소 2승 알고리즘 처리를 행할 경우에, Givens 회전에 근거하는 변환을 위한 적절한 회전 파라미터를 계산하는 복수의 바운더리 셀()과, 이 바운더리 셀()의 계산 값을 사용하여 수신 데이터 벡터의 요소를 회전시키는 복수의 인터널 셀()과, 바운더리 셀() 및 인터널 셀()의 계산 값으로부터 사후 추정 오차를 도출하는 파이널 셀(◎)을 구비한 구성으로, 신호 계열이 입력되는 최후미의 셀 열에 배열된 인터널 셀() 개개에 인터널 셀()로부터 출력되는 신호가 인도되도록 추가 인터널 셀()을 접속하고, 파이널 셀(◎)에 이 셀(◎)에 입력되는 바운더리 셀()로부터의 계산 값과 추가 인터널 셀의 계산 값이 인도되도록 추가 파이널 셀(◎)을 접속하여 시스토릭 어레이 장치를 구성하였다.
즉, 최후미의 셀 열에 복수의 추가 인터널 셀과 추가 파이널 셀(◎)을 갖는 셀 열을 추가하였기 때문에, 그 최후미의 셀 열과 추가된 셀 열 쌍방에 동시에 다른 참조 신호 계열을 입력함으로써, 이 입력된 참조 신호 계열 각각과 입력 신호 계열과의 사후 추정 오차 신호를 동시에 도출할 수 있다.
또한, 추가 인터널 셀()을 인터널 셀()로부터 출력되는 신호가 순차 인도되도록 복수단 접속하고, 이 접속된 추가 인터널 셀()마다 추가 파이널 셀(◎)을 접속하며, 이 접속된 추가 파이널 셀(◎)마다 바운더리 셀()로부터의 계산 값과 해당 추가 파이널 셀(◎)이 접속된 추가 인터널 셀()의 계산 값이 인도되도록 하였다.
즉, 최후미의 셀 열에 추가된 셀 열에 부가로 복수단의 셀 열을 추가하였기 때문에, 그 단수에 따른 종류의 참조 신호 계열 각각과 입력 신호 계열과의 사후 추정 오차를 동시에 도출할 수 있다.
이렇게 본 실시예의 시스토릭 어레이 장치는 시스토릭 어레이를 사용하여 동일한 입력 신호로 복수의 참조 신호 계열을 취급할 경우에 이용 가능하며, 구체예로서는 후술에서 설명하는 바와 같이 통신에 있어서의 동기 포착이나 이동 통신에 있어서의 어댑티브 어레이 안테나의 제어에 사용할 수 있다. 또한, 이들 통신 분야에 한하지 않고, QR 분해에 근거하여 RLS 알고리즘 처리를 행하는 시스토릭 어레이를 사용할 경우에 있어서, 동일 입력 신호 계열에서 복수의 참조 신호 계열을 취급할 경우에 이용 가능하다.
제 1 실시예의 시스토릭 어레이 장치를 통신에 있어서의 동기 포착에 사용할 경우에 대해서 설명한다.
예를 들면, 문헌{후카와 카즈히코(府川和彦), "이동 통신용 어댑티브 어레이의 프레임 동기 확립법과 그 특성" 신학기보}나 [A, V, Keerthi and J, Shynk, "Separation of Cochannel Signals in TDMA Mobile Radio" IEEE Trans on SignalProcessing, Vol, 46, No.10, 1998}에 도시되는 동기 포착 방법에 있어서는, 수신 측에서 기지의 신호 계열을 송신 측으로부터 송신하고, 수신 측에 있어서 기지 신호 계열의 시간 타이밍을 1심볼씩 바꾸어 복수의 참조 신호 계열을 생성, 이 복수의 참조 신호 계열과 수신 신호 계열과의 사후 추정 오차를 계산하여, 오차 전력이 가장 작아지는 참조 신호 계열의 시간 타이밍을 동기점으로 하는 것이 기재되어 있다.
이 방법에서는, 동일한 입력 신호 계열에 대하여, 복수의 참조 신호 계열에 있어서의 사후 추정 오차 신호가 필요해진다. 따라서, 도 4에 도시하는 바와 같이, 본 실시예의 시스토릭 어레이 장치에 있어서, 수신 신호를 입력 신호 계열로 하여, 1심볼씩 다른 복수의 시간 타이밍의 기지 신호 계열을 복수의 참조 신호 계열로 함으로써, 동시에 사후 추정 오차 신호를 계산할 수 있다.
즉, 기지 신호 계열의 시간적인 타이밍을 1심볼씩 바꾼 복수의 계열을 참조 신호 계열 d1, d2, d3, d4, d5, d6, …(여기서, dk +1은 dk의 시간적인 타이밍을 1심볼 지연시킨 계열이다)으로 하고, 본 실시예의 시스토릭 어레이 장치를 사용하여 각각 대응하는 사후 추정 오차 신호 e1, e2, e3, e4, e5, e6, …을 동시에 도출할 수 있다. 그리고, 각각의 오차 신호 e1, e2, e3, e4, e5, e6, …에 의한 평균 오차 전력 P1, P2, P3, P4, P5, P6, …을 계산하여, 이 값이 가장 작은(이 예에서는 P3) 시간 타이밍을 동기점으로 한다. 이렇게 하여, 본 발명을 통신에 있어서의 동기 포착에 사용할 수 있다.
다음으로, 본 실시예의 시스토릭 어레이 장치를 이동 통신에 있어서의 어댑티브 어레이 안테나 제어에 사용할 경우에 대해서 설명한다.
예를 들면, 문헌{키쿠마 노부요시(菊問信良)저, 「어레이 안테나에 의한 적응 신호 처리」, 과학 기술 출판}에도 기재되어 있듯이, 어댑티브 어레이 안테나의 각 소자에 있어서의 탭 계수의 제어 알고리즘에는 여러가지 방식이 있다. 그 중에서, RLS 알고리즘을 사용한 방법은 수속 특성이 양호한 것으로 알려져 있다.
RLS 알고리즘을 사용한 어댑티브 어레이 안테나의 각 소자의 탭 계수의 계산에 관해서, 종래부터 검토되고 있는 선행파만을 수신할 경우는, 복수의 참조 신호 계열을 취급하는 일은 없지만, 예를 들면 문헌{하나키 아키토(化木明人), 오오가네타케오(大鍾武雄), 오가와 야스타카(小川恭孝), " MMSE 어댑티브 어레이 안테나와 MLSE의 종속 접속법에 관한 검토" 신학기법, RCS98-42, pp-39-45, Jun, 1998}에 도시되는 바와 같은 제어를 행할 경우, 동일한 입력 신호 계열에 대하여, 복수의 참조 신호 계열을 취급할 필요가 있다.
상기 문헌{하나키 아키토(化木明人)…}에서는 수신 전력을 유효 이용하기 위해 어댑티브 어레이 안테나의 각 소자의 탭 계수에 대해서, 선행파에 대해서 고려된 탭 계수와, 지연파에 대해서 고려된 탭 계수를 합성한다. 이 선행파에 대해서 고려된 탭 계수와 지연파에 대해서 고려된 탭 계수의 도출은 본 실시예의 시스토릭 어레이 장치를 사용함으로써 동시에 계산할 수 있다. 이 구성을 도 5에 도시하여 설명한다.
도 5에 있어서, 입력 신호 계열 u1, u2, …, uk로 하여 어댑티브 어레이 안테나의 각 소자에 있어서의 수신 신호를 사용하고, 복수의 참조 신호 계열 d1, d2, …로 하여, 선행파에 시간 타이밍을 맞춘 기지 신호 계열과, 여러가지 지연 시간의 지연파에 시간 타이밍을 맞춘 기지 신호 계열을 사용함으로써, 선행파에 대해서 고려된 탭 계수(w0)와, 지연파에 대해서 고려된 탭 계수(w1)를 동시에 도출할 수 있다. 상기 문헌{하나키 아키토(化木明人)…}의 방법에서는, 그들 탭 계수를 합성하여 사용한다. 이렇게 하여, 본 실시예의 시스토릭 어레이 장치를 어댑티브 어레이 안테나 제어에 사용할 수 있다.
다음으로, 본 발명의 제 2 실시예에 관련되는 시스토릭 어레이 장치에 대해서 설명한다. 도 6은 제 2 실시예에 관련되는 시스토릭 어레이 장치(40)의 구성을 도시하는 도면이다. 제 2 실시예에 관련되는 시스토릭 어레이 장치(40)는 제 1 실시예에 관련되는 시스토릭 어레이 장치(20)와 기본적인 구성은 동일하지만, 각각의 추가 인터널 셀은 최후미의 셀 열에 배열된 인터널 셀 각각과 병렬로 접속되며, 최후미의 인터널 셀로부터 직접 계산 결과가 인도되도록 구성되어 있는 점이 다르다.
제 2 실시예에 관련되는 시스토릭 어레이 장치(40)는 제 1 실시예의 시스토릭 어레이 장치(20)와 마찬가지로, 최후미의 셀 열에 복수의 추가 인터널 셀()과 추가 파이널 셀(◎)을 갖는 셀 열을 추가하였기 때문에, 그 최후미의 셀 열과 추가된 셀 열 쌍방에 동시에 다른 참조 신호 계열을 입력함으로써, 이 입력된 참조 신호 계열 각각과 입력 신호 계열과의 사후 추정 오차 신호를 동시에 도출할 수 있다.
또한, 인터널 셀()로부터 출력되는 신호를 각각의 추가 인터널 셀()에 직접 인도되도록 복수 접속되어 있기 때문에, 각 추가 인터널 셀()에 입력하는 각참조 신호 계열의 타이밍을 벗어날 필요가 없다. 또한, 각각의 파이널 셀로부터 연산 결과가 출력되는 타이밍에 지연이 생기지 않기 때문에, 처리 속도를 더욱 향상시킬 수 있다. 특히 추가 셀 열수가 많은 경우에 유효하다
또한, 본 발명에 관련되는 시스토릭 어레이 장치(40)는 파이널 셀(◎)은 인접하는 파이널 셀(◎)에 계산 결과를 인도하는 구성은 아니기 때문에, 파이널 셀(◎)의 출력을 늘리지 않아도 되며, 종래의 시스토릭 어레이 장치의 파이널 셀을 사용할 수 있다.
또한, 본 실시예의 시스토릭 어레이 장치(40)는 시스토릭 어레이를 사용하여 동일한 입력 신호로 복수의 참조 신호 계열을 취급할 경우에 이용 가능하며, 제 1 실시예에 관련되는 시스토릭 어레이 장치(20)와 마찬가지로, 통신에 있어서의 동기 포착이나 이동 통신에 있어서의 어댑티브 어레이 안테나 제어에 사용할 수 있다.
이상 설명한 바와 같이, 본 발명에 의하면, QR 분해에 근거하는 RLS 알고리즘 처리를 행하는 시스토릭 어레이 장치에 있어서의 최후미의 셀 열에 복수의 추가 인터널 셀과 추가 파이널 셀을 갖는 셀 열을 추가하였기 때문에, 상기 최후미의 셀 열과 추가된 셀 열과 쌍방에 동시에 다른 참조 신호 계열을 입력함으로써, 이 입력된 참조 신호 계열 각각과 입력 신호 계열과의 사후 추정 오차를 동시에 도출할 수 있다. 즉, QR 분해에 근거하는 RLS 알고리즘 처리를 행할 때에 동일 입력 신호 계열에서 복수의 참조 신호 계열을 취급할 경우, 그 복수의 참조 신호 계열을 동시에취급할 수 있다.

Claims (6)

  1. QR 분해에 근거하는 축차(逐次) 최소 2승 알고리즘 처리를 행하기 위해, Givens 회전에 근거하는 변환을 위한 적절한 회전 파라미터를 계산하는 복수의 바운더리 셀과, 이 바운더리 셀의 계산 값을 사용하여 수신 데이터 벡터의 요소를 회전시키는 복수의 인터널 셀과, 상기 바운더리 셀 및 상기 인터널 셀의 계산 값으로부터 사후 추정 오차를 도출하는 파이널 셀을 갖는 시스토릭 어레이 장치(Systolic array apparatus)에 있어서,
    신호 계열이 입력되는 최후미의 셀 열에 배열된 상기 인터널 셀 개개에 상기 인터널 셀로부터 출력되는 신호가 인도되도록 접속된 추가 인터널 셀과,
    상기 파이널 셀에, 이 셀에 입력되는 상기 바운더리 셀로부터의 계산 값과 상기 추가 인터널 셀의 계산 값이 인도되도록 접속된 추가 파이널 셀을 구비하는 것을 특징으로 하는, 시스토릭 어레이 장치.
  2. 제 1 항에 있어서,
    상기 추가 인터널 셀을 상기 인터널 셀로부터 출력되는 신호가 순차 인도되도록 복수단(複數段) 접속하고, 이 접속된 추가 인터널 셀마다 상기 추가 파이널 셀을 접속하며, 이 접속된 추가 파이널 셀마다 상기 바운더리 셀로부터의 계산 값과 상기 추가 파이널 셀이 접속된 추가 인터널 셀의 계산 값이 인도되는 것을 특징으로 하는, 시스토릭 어레이 장치.
  3. 제 1 항에 있어서,
    상기 추가 인터널 셀을 상기 인터널 셀로부터 출력되는 신호가 직접 인도되도록 복수단 접속하고, 이 접속된 추가 인터널 셀마다 상기 추가 파이널 셀을 접속하며, 이 접속된 추가 파이널 셀마다 상기 바운더리 셀로부터의 계산 값과 상기 추가 파이널 셀이 접속된 추가 인터널 셀의 계산 값이 인도되는 것을 특징으로 하는, 시스토릭 어레이 장치.
  4. 제 1 항 또는 제 2 항에 기재된 시스토릭 어레이 장치를 사용하여, 이 시스토릭 어레이 장치에 있어서의 입력 신호 계열이 입력되는 바운더리 셀 및 인터널 셀에 수신 신호 계열을 입력하고, 최후미의 인터널 셀 및 추가 인터널 셀에 미리 기지(旣知)인 신호 계열을 일정 시간 타이밍씩 가변하여 생성된 복수의 기지 신호 계열을 입력하는 것을 특징으로 하는, 통신에 있어서의 동기 포착 장치.
  5. 제 1 항 또는 제 3 항에 기재된 시스토릭 어레이 장치를 사용하여 이 시스토릭 어레이 장치에 있어서의 입력 신호 계열이 입력되는 바운더리 셀 및 인터널 셀에 수신 신호 계열을 입력하고, 최후미의 인터널 셀 및 추가 인터널 셀에 미리 기지인 신호 계열을 동일한 타이밍으로 입력하는 것을 특징으로 하는, 통신에 있어서의 동기 포착 장치.
  6. 제 1 항 내지 제 3 항 중 어느 한 항에 기재된 시스토릭 어레이 장치를 사용하여, 이 시스토릭 어레이 장치에 있어서의 입력 신호 계열이 입력되는 바운더리 셀 및 인터널 셀에 수신 신호 계열을 입력하고, 최후미의 인터널 셀 및 추가 인터널 셀에 선행파에 시간 타이밍을 맞춘 기지 신호 계열과, 여러가지 지연 시간의 지연파에 시간 타이밍을 맞춘 기지 신호 계열을 입력하는 것을 특징으로 하는, 어댑티브 어레이 안테나 장치.
KR10-2002-0042516A 2001-07-19 2002-07-19 시스토릭 어레이 장치 KR100459524B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2001220035 2001-07-19
JPJP-P-2001-00220035 2001-07-19

Publications (2)

Publication Number Publication Date
KR20030009216A KR20030009216A (ko) 2003-01-29
KR100459524B1 true KR100459524B1 (ko) 2004-12-03

Family

ID=19053923

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-0042516A KR100459524B1 (ko) 2001-07-19 2002-07-19 시스토릭 어레이 장치

Country Status (5)

Country Link
US (1) US20030018675A1 (ko)
EP (1) EP1278128A3 (ko)
KR (1) KR100459524B1 (ko)
CN (1) CN100412856C (ko)
SG (1) SG107107A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220129248A (ko) * 2021-03-16 2022-09-23 국방과학연구소 공유 메모리 기반 시스토릭 어레이 고속 푸리에 변환 장치 및 그 방법

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1772809A3 (en) 2005-10-07 2009-12-02 Altera Corporation Method and apparatus for matrix decomposition in programmable logic devices
US8020006B2 (en) * 2006-02-10 2011-09-13 Cisco Technology, Inc. Pipeline for high-throughput encrypt functions
US8510364B1 (en) 2009-09-01 2013-08-13 Xilinx, Inc. Systolic array for matrix triangularization and back-substitution
US8473540B1 (en) 2009-09-01 2013-06-25 Xilinx, Inc. Decoder and process therefor
US8473539B1 (en) 2009-09-01 2013-06-25 Xilinx, Inc. Modified givens rotation for matrices with complex numbers
US8417758B1 (en) 2009-09-01 2013-04-09 Xilinx, Inc. Left and right matrix multiplication using a systolic array
US8620984B2 (en) * 2009-11-23 2013-12-31 Xilinx, Inc. Minimum mean square error processing
US8416841B1 (en) 2009-11-23 2013-04-09 Xilinx, Inc. Multiple-input multiple-output (MIMO) decoding with subcarrier grouping
US8406334B1 (en) * 2010-06-11 2013-03-26 Xilinx, Inc. Overflow resistant, fixed precision, bit optimized systolic array for QR decomposition and MIMO decoding
US8443031B1 (en) 2010-07-19 2013-05-14 Xilinx, Inc. Systolic array for cholesky decomposition
US8824603B1 (en) * 2013-03-01 2014-09-02 Futurewei Technologies, Inc. Bi-directional ring-bus architecture for CORDIC-based matrix inversion
CN104462021B (zh) * 2014-11-11 2017-05-17 江苏中兴微通信息科技有限公司 基于高速脉动阵列及Givens变换的基向量矩阵压缩装置
US20160226468A1 (en) * 2015-01-30 2016-08-04 Huawei Technologies Co., Ltd. Method and apparatus for parallelized qrd-based operations over a multiple execution unit processing system
US11507452B1 (en) * 2021-07-16 2022-11-22 Google Llc Error checking for systolic array computation

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4727503A (en) * 1983-07-06 1988-02-23 The Secretary Of State For Defence In Her Britannic Majesty's Government Of United Kingdom Systolic array
KR20020032026A (ko) * 2000-10-25 2002-05-03 오길록 상관행렬의 역행렬 계산을 위한 시스톨릭 어레이 구조와이를 적용한 공간-시간 배열 수신시스템
JP2002175283A (ja) * 2000-12-05 2002-06-21 Matsushita Electric Ind Co Ltd シストリックアレイ型演算器

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4823299A (en) * 1987-04-01 1989-04-18 The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration Systolic VLSI array for implementing the Kalman filter algorithm
GB2219106B (en) * 1988-05-26 1992-04-15 Secr Defence Processor for constrained least squares computations
GB8903091D0 (en) * 1989-02-10 1989-03-30 Secr Defence Heuristic processor
GB9018048D0 (en) * 1990-08-16 1990-10-03 Secr Defence Digital processor for simulating operation of a parallel processing array
GB9106082D0 (en) * 1991-03-22 1991-05-08 Secr Defence Dynamical system analyser
US5909460A (en) * 1995-12-07 1999-06-01 Ericsson, Inc. Efficient apparatus for simultaneous modulation and digital beamforming for an antenna array
CN1179492C (zh) * 1999-01-18 2004-12-08 日本电气株式会社 以阵列天线和多用户消除器的组合为特性的cdma多用户接收机

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4727503A (en) * 1983-07-06 1988-02-23 The Secretary Of State For Defence In Her Britannic Majesty's Government Of United Kingdom Systolic array
KR20020032026A (ko) * 2000-10-25 2002-05-03 오길록 상관행렬의 역행렬 계산을 위한 시스톨릭 어레이 구조와이를 적용한 공간-시간 배열 수신시스템
JP2002175283A (ja) * 2000-12-05 2002-06-21 Matsushita Electric Ind Co Ltd シストリックアレイ型演算器

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
Paper(1998.05) *
Paper(1999.12) *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220129248A (ko) * 2021-03-16 2022-09-23 국방과학연구소 공유 메모리 기반 시스토릭 어레이 고속 푸리에 변환 장치 및 그 방법
KR102479480B1 (ko) * 2021-03-16 2022-12-20 국방과학연구소 공유 메모리 기반 시스토릭 어레이 고속 푸리에 변환 장치 및 그 방법

Also Published As

Publication number Publication date
US20030018675A1 (en) 2003-01-23
EP1278128A3 (en) 2004-09-08
CN100412856C (zh) 2008-08-20
CN1403955A (zh) 2003-03-19
KR20030009216A (ko) 2003-01-29
SG107107A1 (en) 2004-11-29
EP1278128A2 (en) 2003-01-22

Similar Documents

Publication Publication Date Title
KR100459524B1 (ko) 시스토릭 어레이 장치
US6862316B2 (en) Spatial and temporal equalizer and equalization method
AU725189B2 (en) Method and apparatus for interference rejection with different beams, polarizations, and phase references
EP1204235B1 (en) Symbol timing recovery
MXPA97000707A (en) Method and apparatus to combine the rejection of interference in multip antenna cellular telecommunications systems
WO2002039584A1 (en) Adaptive filter
CN101964449A (zh) 一种星载相控阵发射天线的在轨校正装置
JP2002094318A (ja) 無線通信システムにおける信号抽出方法及び装置
JPH1098325A (ja) 無線通信システムで干渉を最小化し雑音の影響を減らすための信号処理装置及びその方法
EP1032962B1 (en) Discrimination procedure of a wanted signal from a plurality of cochannel interferents received from array antennas of base stations for cellular telecommunication and relative receiver
WO2017081522A1 (en) Simultaneous vswr measurement and coupler calibration at multiple antenna ports
US4760540A (en) Adaptive interference cancelling system and method
US5889825A (en) Method of parameterizing a receiving device, and also a corresponding receiving device and radio station
CN100438211C (zh) 用于天线阵的波束控制的方法和单元
US4835725A (en) Apparatus and method for multistage electrical signal processing
JP2000201135A (ja) 無線受信装置および逆拡散器
JP3924507B2 (ja) シストリックアレー装置
EP1588315A2 (en) Decorrelation of signals
US20030023650A1 (en) Adaptive filter for communication system
EP0632604A1 (en) Method and apparatus for baseband signal combining and clock timing recovery using a constant modulus algorithm
JP2001127678A (ja) アンテナ受信装置
JPH11127137A (ja) ディジタル無線通信システムのウエイトベクトル計算方法
CN114826347B (zh) 无线通信系统的波束成形方法、装置及存储介质
CN115149985A (zh) 一种多相自适应多波束形成系统及方法
CN116359874A (zh) 一种基于多相滤波的宽带数字阵雷达高速数据处理方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121114

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20131031

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20141103

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20151016

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20161020

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20171018

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20181101

Year of fee payment: 15