CN1403955A - 顺式栅状阵列装置 - Google Patents
顺式栅状阵列装置 Download PDFInfo
- Publication number
- CN1403955A CN1403955A CN02145896A CN02145896A CN1403955A CN 1403955 A CN1403955 A CN 1403955A CN 02145896 A CN02145896 A CN 02145896A CN 02145896 A CN02145896 A CN 02145896A CN 1403955 A CN1403955 A CN 1403955A
- Authority
- CN
- China
- Prior art keywords
- unit
- signal sequence
- cis
- appending
- grid array
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01Q—ANTENNAS, i.e. RADIO AERIALS
- H01Q21/00—Antenna arrays or systems
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/76—Architectures of general purpose stored program computers
- G06F15/80—Architectures of general purpose stored program computers comprising an array of processing units with common control, e.g. single instruction multiple data processors
- G06F15/8046—Systolic arrays
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- Computing Systems (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Radio Transmission System (AREA)
- Mobile Radio Communication Systems (AREA)
- Measurement And Recording Of Electrical Phenomena And Electrical Characteristics Of The Living Body (AREA)
Abstract
本发明提供一种顺式栅状阵列装置,在进行根据QR分解的RLS算法处理时用同一输入信号使用多个参照信号序列的情况下,可同时使用该参照信号序列。本发明的顺式栅状阵列装置具有:计算用于根据Givens旋转的变换适当旋转参数的多个边界单元○,和使用该边界单元○的计算值使接收数据向量要素旋转的多个内单元口,和通过单元○及单元口的计算值导出事后推定误差的终单元◎,在所述构成中,在输入信号序列的最后单元列上排列的单元口的每个上连接31内的追加内单元口,使得接受来自该单元口输出的信号,在单元◎上连接31内的追加终单元◎,使得接受来自被输入到该单元◎的单元○的计算值和追加内单元口的计算值。
Description
技术领域
本发明涉及这样的顺式棚状阵列(日文:シストリツクアレ-)装置,根据用同一输入信号系统可同时得到对多个参照信号系统的输出的QR分解,依次进行最小平方算法(RLS算法)处理。
背景技术
过去,尽管为了控制由横向滤波器(带抽头的延迟线)构成的适合的滤波器抽头系数而使用了各种算法,但是,RLS算法其收敛特性良好是公知的。RLS算法的运算量以进行控制的抽头个数的平方比例增加。因此,在抽头数多的情况下运算量非常之多。于是,例如象文献(Adaptive Filter Theory(Third Edition)Simon Haykin,PRENTICE HALL,Upper Saddle River,New Jersey 07458)中所记载,通过并联安装根据QR分解的RLS算法降低处理时间的顺式棚状阵列是公知的。
图7表示已有的基本顺式棚状阵列装置的一个构成例子,对其进行说明。该图7A所示的顺式栅状阵列装置10是抽头数为3个情况下的构成,该构成设有:用○标记表示的边界单元,和用□标记表示的内单元,和用◎标记表示的终单元,和用●标记表示的延迟装置。此外,作为终单元的标记,在通常的文献中使用在○内加入5的标记,但是在这里使用◎。
边界单元○和内单元□进行根据Givens旋转的变换,边界单元○计算适当的参数,将该计算值交给内单元□,内单元□使用其计算值旋转接收数据向量要素。终单元◎导出事后推定误差。
具体来说,例如,所有的边界单元○,如图7B所示,在uin=0或δin=0时,进行{x=β2x,s=0,z=uin,δout=δin}运算,在其他情况下,进行{z=uin,x’=β2x+δin|z|2,c=β2x/x’,s=δinz/x’,x=x’,δout=cδin}运算,保存用这些运算得到的值x。
所有的延迟装置●仅以1个运算处理时间延迟把从边界单元○输出的信号δout输入后级单元的时间。
所有的内单元□,例如象图7C所示,进行uout=uin-zx,x=s*uout+x的运算,保存用该运算得到的值x。其中,*表示复数共轭。而且,在所有内单元□中,进行同一运算的具体运算记载在上述文献中。终单元◎如图7所示,进行e=δinuin的运算并输出。这此运算式被详细记载在上述文献{AdaptiveFilter Theory}中。
在图7A中表示有关为了简单而从时刻1到时刻5的信号。第1抽头的输入信号序列为u1(1)、u1(2)、u1(3)、u1(4)、u1(5),第2抽头的输入信号序列为u2(1)、u2(2)、u2(3)、u2(4)、u2(5),第3抽头的输入信号序列为u3(1)、u3(2)、u3(3)、u3(4)、u3(5)。
各括号内的数字表示时刻。对于这些输入信号序列u1(1)~u1(5)、u2(1)~u2(5)、u3(1)~u3(5)和参照信号序列d(1)、d(2)、d(3)、d(4)、d(5)的事后推定误差信号作为输出信号e,从终单元◎输出。而且,利用称为串联加权清除(フラツシユ)的方法也可获得作为输出信号的插头系数的值。
然而,在已有的顺式栅状阵列装置中,如上述文献所记载,虽然作为进行根据QR分解的RLS算法的并联处理的顺式棚状阵列构成存在多种,但是,即使在任一种构成中,作为参照信号序列输入的信号序列仅1种,也不能同时采使用多个参照信号。
根据这一点,使用已有的顺式栅状阵列装置10,在以同样的输入信号序列进行多个参照信号序列处理的情况下,必须分别进行各处理。图8中表示以抽头数3使用2种参照信号序列的情况下的例子。
设第1个抽头的输入信号序列为u1(1)、u1(2)、u1(3)、u1(4)、u1(5),第2抽头的输入信号序列为u2(1)、u2(2)、u2(3)、u2(4)、u2(5),第3抽头的输入信号序列为u3(1)、u3(2)、u3(3)、u3(4)、u3(5)。
这时,在导出规定参照信号序列为d(1)、d(2)、d(3)、d(4)、d(5)的情况下的输出信号e、和规定输入信号序列u1(1)~u1(5)、u2(1)~u2(5)、u3(1)~u3(5)是相同的参照信号序列为d’(1)、d’(2)、d’(3)、d’(4)、d’(5)情况下的输出信号e’的每个的情况下,开始作为参照信号序列使用d(1)~d(5)进行一连串处理,导出输出信号e。
接着,在各单元中,如果输入信号Initial(图中在Initial上标下线(アンダ-バ-)记录),那么,其单元使保存的值初始化。其后,必须再次使用参照信号序列d’(1)~d’(5)和与先使用的输入信号序列同样的输入信号序列进行处理。
象这样,在已有的顺式栅状阵列装置10中,在使用输入信号序列u1(1)~u1(5)、u2(1)~u2(5)、u3(1)~u3(5)是相同的多个参照信号序列d(1)~d(5)及d’(1)~d’(5)的情况下,必须分别进行各处理,这就是问题所在。
发明内容
本发明针对这些问题,其目的在于提供一种这样的顺式栅状阵列装置,当进行根据QR分解的RLS算法处理时,以同样的输入信号序列使用多个参照信号序列的情况下,可同时使用其多个参照信号序列。
为了解决上述问题,本发明的顺式栅状阵列装置,具有:为了进行根据QR分解的依次最小平方算法处理,计算用于根据Givens旋转的变换的适当转动参数的多个边界单元;和使用该边界单元的计算值使接收数据向量要素转动的多个内单元;和从所述边界单元及所述内单元的计算值中导出事后推定误差的终单元,其特征是,设有:在输入信号序列的最后单元列上排列的所述内单元的每个上为了接受从所述内单元中输出的信号而连接的追加内单元;和在所述终单元上,为了接受从输入到该单元的所述边界单元中的计算值和所述追加内单元的计算值而连接的追加终单元。
根据该构成,由于在最后的单元列上追加具有多个追加内单元和追加终单元的单元列,所以,通过在所述最后单元列和追加的单元列的双方同时输入不同的参照信号序列,可同时导出该输入的参照信号序列的每个和输入信号序列的事后推定误差。
而且,本发明的顺式栅状阵列装置,其特征是,多级连接所述追加内单元,使依次接受从所述内单元输出的信号,在该连接的追加终单元的每个上连接所述追加终单元,在该连接的追加终单元的每个上接受来自所述边界单元的计算值和连接该追加终单元的追加内单元的计算值。
根据该构成,在最后的单元列上追加的单元列上由于再追加多级单元列,所以,可同时导出根据其级数的种类的参照信号序列的每个和输入信号序列的事后推定误差。
而且,本发明的顺式栅状阵列装置,其特征是,多级连接所述追加内单元,使直接接受从所述内单元输出的信号,在该连接的追加终单元的每个上连接追加终单元,在该连接的追加终单元的每个上接受来自边界单元的计算值和连接该追加终单元的追加内单元的计算值。
根据该构成,在最后的单元列上追加的单元列上由于再追加多级单元列,所以,可同时导出根据其级数的种类的参照信号序列的每个和输入信号序列的事后推定误差。而且,由于内单元的计算值由各追加的内单元直接接受,所以在各追加的内单元上可同时输入参照信号。其结果,在从各个终单元输出运算结果的定时上不发生延迟,尤其是在追加单元列数多的情况下有效。
而且,本发明的通信同步捕捉装置,其特征是,使用所述顺式栅状阵列装置,在输入该顺式栅状阵列装置的输入信号序列的边界单元及内单元上输入接收信号序列,在最后的内单元及追加内单元上输入使作为预先已知的信号序列每个以一定的时间计时可变地产生的多个已知信号序列。
根据该构成,由于同时得到接收信号序列和多个已知信号序列的每个事后推定误差,所以,在其后,若适用于误差电功率变最小的已有信号序列的时间计时作为同步点的已知功能,则,可以短时同步地捕捉。
而且,本发明的通信同步捕捉装置,其特征是,使用所述顺式栅状阵列装置,在输入该顺式栅状阵列装置的输入信号序列的边界单元及内单元上输入接收信号序列,在最后的内单元及追加内单元上,以同样的计时预先输入作为已知信号序列。
根据该构成,由于同时得到接收信号序列和多个已知信号序列的每个事后推定误差,所以,在其后,若适用于误差电功率变最小的已有信号序列的时间计时作为同步点的已知功能,则,可以短时同步地捕捉。并且,由于每个追加内单元上同步地输入已知的信号序列,所以,从各终单元输出运算结果的计时中不产生延迟,提高处理速度。尤其是追加单元列数多的情况下有效。
并且,本发明的自适应阵列天线装置,其特征是,使用所述顺式栅状阵列装置,在输入该顺式栅状阵列装置的输入信号序列的边界单元及内单元上输入接收信号序列,在最后的内单元及追加内单元上,输入在先行波上加时间计时的已知信号序列,和在各种延迟时间的延迟波上加时间计时的已知信号序列。
根据该构成,由于可同时导出考虑有关先行波的抽头系数,和考虑有关延迟波的抽头系数,所以,在合成考虑有关先行波的抽头系数和考虑有关延迟波的抽头系数而使用的自适应阵列天线控制算法中,可在短时进行该处理。
附图简述
图1是表示本发明第1实施例的顺式栅状阵列装置构成的方框图;
图2A是表示在上述实施例的顺式栅状阵列装置中,在3个抽头中使用2种参照信号序列构成的方框图;
图2B是表示终单元功能的图;
图3A是表示输入信号序列和参照信号序列例子的图;
图3B是表示利用已有的顺式棚状阵列装置导出输出信号的结果的图;
图3C是表示利用实施例的顺式栅状阵列装置导出输出信号的结果的图;
图4是表示在通信的同步捕捉中使用上述实施例的顺式栅状阵列装置的情况下的一个例子的图;
图5是表示在自适应阵列天线的指向性控制中使用上述实施例的顺式栅状阵列装置情况下的一个例子的图;
图6是表示本发明第2实施例的顺式栅状阵列装置构成的方框图;
图7A是表示已有的基本顺式栅状阵列装置构成的方框图;
图7B是表示边界单元功能的图;
图7C是表示内单元功能的图;
图7D是表示终单元功能的图;
图8是表示在过去用3个抽头同时处理2种参照信号序列情况下顺式棚状阵列装置构成的方框图。
具体实施方案
图1是表示本发明第1实施例的顺式栅状阵列装置构成的方框图。在该图1中所示的本发明的顺式栅状阵列装置20的特征在于,其构成是用抽头数k同时进行m种类的参照信号序列处理。即在于,其构成是追加用虚线框21围住的多个内单元□及终单元◎。
为了便易理解地说明该构成,图2A表示的构成是用抽头数3同时进行2种参照信号序列处理,并对其进行说明。该图2A所示的顺式栅状阵列装置30的构成是,在输入图7A所示的已有顺式栅状阵列装置10的第1参照信号序列d(1)~d(5)的单元列(以后称为第1参照输入单元列)的右邻,如用虚线31所包围,由用于输入第2参照信号d’(1)~d’(5)的内单元□和终单元◎组成,并且,追加第1参照输入单元列和同样排列的第2参照输入单元列,而且,在第1参照输入单元列的终单元◎上,如图2B上用虚线框32所示,追加在与右邻接的终单元◎上的接受输入信号δin的功能。还有,第1参照输入单元列的各内单元□被连接成接受第2参照输入单元列的右内单元□上图7C所示的信号s,z。
对于象这样的构成的顺式栅状阵列装置30的工作,在图3表示利用计算机编程确认的结果。即抽头数规定为3,导出对于2种参照信号序列的输出信号e,e’。使用图3A所示的输入信号序列u1、u1、u1和参照信号序列d、d’的值,在图3B中表示使用已有的顺式栅状阵列装置10分别导出输出信号e、e’的结果,图3C中表示使用本发明的顺式栅状阵列装置30同时导出输出信号e、e’的结果。
从这些结果两者成为同样的值。在原理上,最初抽头数的输出信号e(1)、e(2)、e(3)和e’(1)、e’(2)、e’(3)不被导出。从而,图中的输出信号仅用e(4)、e(5)和e’(4)、e’(5)表示。据此在本发明的顺式栅状阵列装置30中确认同时使用多个参照信号序列。
如果以与这同样的原理构成,则如图1所示,不限于抽头数k及参照信号序列数m。
象这样,根据本实施例的顺式栅状阵列装置,设有:在进行根据QR分解的依次最小平方算法处理的情况下计算用于根据Givens旋转的变换适当旋转参数的多个边界单元○、和使用该边界单元○的计算值使接收数据向量要素旋转的多个内单元□、和从边界单元○及内单元□的计算值导出事后推定误差的终单元◎,在上述构成中,在输入信号序列的最后单元列上排列的内单元□的每个上连接追加内单元□,使得接受来自内单元□输出的信号;在终单元◎上,连接追加终单元◎,使得接受来自向该单元◎输入的边界单元○的计算值和追加内单元□的计算值,构成这样的顺式栅状阵列装置。
即,在最后的单元列上,由于追加具有多个追加内单元□和追加终单元◎的单元列,所以,通过在其最后单元列和追加的单元列的双方同时输入不同的参照信号序列,可同时导出该输入的参照信号序列的每个和输入信号的事后推定误差信号。
而且,多级连接追加内单元□,使得依次接受从内单元□输出的信号,在该连接的追加内单元□的每个上连接追加终单元◎,在该追加的终单元◎的每个上要接受来自边界单元○的计算值和连接该追加终单元◎的追加内单元□的计算值。
即,由于在追加到最后单元列上的单元列上再追加多级单元列,所以,可同时导出与其级数相应的种类的参照信号序列刻每个和输入信号序列的事后推定误差。
象这样本发明实施例的顺式栅状阵列装置可利用在使用顺式栅状阵列用同一输入信号采用多个参照信号序列的情况,作为具体例子,如后述所说明,可用于通信的同步捕捉和移动通信的自适应阵列天线的控制中。此外,不限于这些通信领域,在使用根据QR分解进行RLS算法处理的顺式栅状阵列的情况下,可用于以同一输入信号序列采取多个参照信号序列的情况。
就有关用于通信的同步捕捉情况下,说明第1实施例的顺式棚状阵列装置。
例如,在文献(府川和彦“移动通信用自适应阵列的帧同步确立法及其特性”信学技报)和(A,V,Keerthi and J,Shynk,“Separation of Cochannel Signalsin TDMA Mobile Radio”IEEE Trans on Signal Processing Vol,46,No.10,1998)中所示的同步捕捉方法中,从发送侧发送接收侧已知的信号序列,在接收侧一个个符号地改变已知信号序列时间计时,产生多个参照信号序列,计算该多个参照信号序列和接收信号序列的事后推定误差,记载把误差电功率变成最小的参照信号序列时间计时作为同步点。
在该方法中,对于同一输入信号序列,多个参照信号序列的事后推定误差信号是必要的。从而,如图4所示,在本实施例的顺式栅状阵列装置中,把接收信号作为输入信号序列,通过把一个个符号不同的多个时间计时的已知信号序列作为多个参照信号序列,可同时计算事后推定误差信号。
即,规定一个个符号的改变已知信号序列时间计时的多个序列为参照信号d1、d2、d3、d4、d5、d6、…(这里,dk+1是使dk的时间计时延迟1个符号的序列),使用本实施例的顺式栅状阵列装置可同时导出对应于每个的事后推定误差信号e1、e2、e3、e4、d5、e6、…。然后,计算各误差信号e1、e2、e3、e4、d5、e6、…产生的平均差电功率p1、p2、p3、p4、p5、p6…,规定该值最小(该例中为p3)时间计时为同步点。象这样,本发明可用于通信的同步捕捉。
接着,在移动通信的自适应天线控制中使用的情况下对本实施例的顺式栅状阵列装置进行说明。
例如,象在文献(菊问信良著“根据阵列天线的适应信号处理”,科学技术出版)中也记载,在自适应阵列天线的各振子的插头序列控制算法中具有各种方式。其中,使用RLS算法的方法其收敛特性好是公知的。
关于使用RLS算法的自适应阵列天线的各振子的插头系数的计算,在仅接收至今研究的先行波的情况下,虽然不采用多个参照信号序列,但是,例如在进行象文献(花木明人、大钟武雄、小川恭孝“有关MMSE自适应阵列天线和MLSE的纵连接法的研究”的信学技法,RCS98-42,pp-39-45,Jun,1998)中所展示的控制的情况下,对于同一输入信号序列,必须采用多个参照信号序列。
在上述文献(花木明人等)中,有关为有效利用接收电功率的自适应阵列天线的各振子的抽头系数,合成对先行波考虑的抽头系数和对延迟波考虑的抽头系数。对先行波考虑的抽头系数和对延迟波考虑的抽头系数的导出通过使用本实施例的顺式栅状阵列装置可同时计算。图5中展示说明该构成。
在图5中,作为输入信号序列u1、u2、…、uk使用自适应阵列天线的各振子的接收信号,作为多个参照信号序列d1、d2、…,通过使用在先行波上加上时间计时的已知信号序列,和在各种延迟时间的延迟波上加上时间计时的已知信号序列,可同时导出对先行波考虑的抽头系数w0和对延迟波考虑的抽头系数w1。在上述文献(花木明人等)的方法中,合成使用这些插头系数。这样,可将本实施例的顺式棚状阵列装置用于自适应阵列天线的控制。
接着,说明有关本发明第2实施例的顺式栅状阵列装置。图6是表示第2实施例的顺式栅状阵列装置40的构成图。第2实施例的顺式栅状阵列装置40尽管与第1实施例的顺式栅状阵列装置20的结构基本相同,但是,构成区别在于,各追加内单元与排列在最后单元列上的内单元的每个并联连接,从最后内单直接接受计算结果。
第2实施例的顺式棚状阵列装置40与第1实施例的顺式栅状阵列装置20一样,由于在最后单元列上追加具有多个追加内单元□和追加终单元◎的单元列,所以,通过在其最后单元列和追加的单元列双方同时输入不同的参照信号序列,可同时导出该输入的参照信号序列的每个和输入信号序列的事后推定误差信号。
而且,由于多级连接使得从内单元□输出的信号在各个追加内单元□上直接接受,所以,不必使输入到各追加内单元□的各参照信号序列的计时错开。而且,由于从各个终单元输出运算结果的计时不产生延迟,所以,可进一步提高处理速度。尤其是对于追加单元列数多的情况下有效。
并且,本实施例的顺式栅状阵列装置40由于不构成终单元◎在邻接的终单元◎上接受计算结果,所以只要不增加终单元◎的输出就行,可使用已有的顺式栅状阵列装置的终单元。
并且,本实施例的顺式栅状阵列装置40可利用在使用顺式栅状阵列用同一输入信号在采用多个参照信号序列的情况,与第1实施例的顺式栅状阵列装置20一样,可用于通信的同步捕捉和移动通信的自适应阵列天线的控制。
如上所说明,根据本发明,在进行根据QR分解的RLS算法处理的顺式栅状阵列装置的最后单元列上,由于追加具有多个追加内单元和追加终单元的单元列,所以通过在所述最后单元列和追加的单元列的双方同时输入不同的参照信号序列,可同时导出该输入的参照信号序列的每个和输入信号序列的事后推定误差。即是说,在进行根据QR分解的RLS算法处理时,用同一输入信号使用多个参照信号序列的情况下,可同时使用该多个参照信号序列。
Claims (6)
1.一种顺式栅状阵列装置,具有:为了进行根据QR分解的依次最小平方算法处理,计算用于根据Givens旋转的变换的适当转动参数的多个边界单元;和使用该边界单元的计算值使接收数据向量要素转动的多个内单元;和从所述边界单元及所述内单元的计算值中导出事后推定误差的终单元,其特征是,设有:
在输入信号序列的最后单元列上排列的所述内单元的每个上为了接受从所述内单元中输出的信号而连接的追加内单元;
和在所述终单元上,为了接受从输入到该单元的所述边界单元中的计算值和所述追加内单元的计算值而连接的追加终单元。
2.根据权利要求1所述的顺式栅状阵列装置,其特征是,多级连接所述追加内单元,使依次接受从所述内单元输出的信号,在该连接的追加终单元的每个上连接所述追加终单元,在该连接的追加终单元每个上接受来自所述边界单元的计算值和连接该追加终单元的追加内单元的计算值。
3.根据权利要求1所述的顺式栅状阵列装置,其特征是,多级连接所述追加内单元,使直接接受从所述内单元输出的信号,在该连接的追加终单元的每个上连接所述追加终单元,在该连接的追加终单元的每个上接受来自所述边界单元的计算值和连接该追加终单元的追加内单元的计算值。
4.一种通信同的步捕捉装置,其特征是,使用权利要求1或2所述顺式栅状阵列装置,在输入该顺式栅状阵列装置的输入信号序列的边界单元及内单元上输入接收信号序列,在最后的内单元及追加内单元上输入使作为预先已知的信号序列每个以一定的时间计时可变地产生的多个已知信号序列。
5.一种通信的同步捕捉装置,其特征是,使用权利要求1或3所述顺式栅状阵列装置,在输入该顺式栅状阵列装置的输入信号序列的边界单元及内单元上输入接收信号序列,在最后的内单元及追加内单元上,以同样的计时预先输入作为已知信号序列。
6.一种自适应阵列天线装置,其特征是,使用权利要求1至3中任一项所述顺式栅状阵列装置,在输入该顺式栅状阵列装置的输入信号序列的边界单元及内单元上,输入接收信号序列,在最后的内单元及追加内单元上,输入在先行波上加时间计时的已知信号序列,和在各种延迟时间的延迟波上加时间计时的已知信号序列。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001220035 | 2001-07-19 | ||
JP220035/2001 | 2001-07-19 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1403955A true CN1403955A (zh) | 2003-03-19 |
CN100412856C CN100412856C (zh) | 2008-08-20 |
Family
ID=19053923
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNB021458960A Expired - Fee Related CN100412856C (zh) | 2001-07-19 | 2002-07-19 | 顺式栅状阵列装置 |
Country Status (5)
Country | Link |
---|---|
US (1) | US20030018675A1 (zh) |
EP (1) | EP1278128A3 (zh) |
KR (1) | KR100459524B1 (zh) |
CN (1) | CN100412856C (zh) |
SG (1) | SG107107A1 (zh) |
Families Citing this family (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP2541431A1 (en) | 2005-10-07 | 2013-01-02 | Altera Corporation | Data input for systolic array processors |
US8020006B2 (en) * | 2006-02-10 | 2011-09-13 | Cisco Technology, Inc. | Pipeline for high-throughput encrypt functions |
US8473539B1 (en) | 2009-09-01 | 2013-06-25 | Xilinx, Inc. | Modified givens rotation for matrices with complex numbers |
US8473540B1 (en) | 2009-09-01 | 2013-06-25 | Xilinx, Inc. | Decoder and process therefor |
US8510364B1 (en) | 2009-09-01 | 2013-08-13 | Xilinx, Inc. | Systolic array for matrix triangularization and back-substitution |
US8417758B1 (en) | 2009-09-01 | 2013-04-09 | Xilinx, Inc. | Left and right matrix multiplication using a systolic array |
US8620984B2 (en) * | 2009-11-23 | 2013-12-31 | Xilinx, Inc. | Minimum mean square error processing |
US8416841B1 (en) | 2009-11-23 | 2013-04-09 | Xilinx, Inc. | Multiple-input multiple-output (MIMO) decoding with subcarrier grouping |
US8406334B1 (en) * | 2010-06-11 | 2013-03-26 | Xilinx, Inc. | Overflow resistant, fixed precision, bit optimized systolic array for QR decomposition and MIMO decoding |
US8443031B1 (en) | 2010-07-19 | 2013-05-14 | Xilinx, Inc. | Systolic array for cholesky decomposition |
US8824603B1 (en) * | 2013-03-01 | 2014-09-02 | Futurewei Technologies, Inc. | Bi-directional ring-bus architecture for CORDIC-based matrix inversion |
CN104462021B (zh) * | 2014-11-11 | 2017-05-17 | 江苏中兴微通信息科技有限公司 | 基于高速脉动阵列及Givens变换的基向量矩阵压缩装置 |
US20160226468A1 (en) * | 2015-01-30 | 2016-08-04 | Huawei Technologies Co., Ltd. | Method and apparatus for parallelized qrd-based operations over a multiple execution unit processing system |
KR102479480B1 (ko) * | 2021-03-16 | 2022-12-20 | 국방과학연구소 | 공유 메모리 기반 시스토릭 어레이 고속 푸리에 변환 장치 및 그 방법 |
US11507452B1 (en) * | 2021-07-16 | 2022-11-22 | Google Llc | Error checking for systolic array computation |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3482532D1 (de) * | 1983-07-06 | 1990-07-19 | Secr Defence Brit | Prozessor mit zwangseinstellung. |
US4823299A (en) * | 1987-04-01 | 1989-04-18 | The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration | Systolic VLSI array for implementing the Kalman filter algorithm |
GB2219106B (en) * | 1988-05-26 | 1992-04-15 | Secr Defence | Processor for constrained least squares computations |
GB8903091D0 (en) * | 1989-02-10 | 1989-03-30 | Secr Defence | Heuristic processor |
GB9018048D0 (en) * | 1990-08-16 | 1990-10-03 | Secr Defence | Digital processor for simulating operation of a parallel processing array |
GB9106082D0 (en) * | 1991-03-22 | 1991-05-08 | Secr Defence | Dynamical system analyser |
US5909460A (en) * | 1995-12-07 | 1999-06-01 | Ericsson, Inc. | Efficient apparatus for simultaneous modulation and digital beamforming for an antenna array |
CN1179492C (zh) * | 1999-01-18 | 2004-12-08 | 日本电气株式会社 | 以阵列天线和多用户消除器的组合为特性的cdma多用户接收机 |
KR100382148B1 (ko) * | 2000-10-25 | 2003-05-01 | 한국전자통신연구원 | 상관행렬의 역행렬 계산을 위한 시스톨릭 어레이 구조와이를 적용한 공간-시간 배열 수신시스템 |
JP2002175283A (ja) * | 2000-12-05 | 2002-06-21 | Matsushita Electric Ind Co Ltd | シストリックアレイ型演算器 |
-
2002
- 2002-07-17 EP EP02015672A patent/EP1278128A3/en not_active Ceased
- 2002-07-18 SG SG200204378A patent/SG107107A1/en unknown
- 2002-07-19 KR KR10-2002-0042516A patent/KR100459524B1/ko active IP Right Grant
- 2002-07-19 CN CNB021458960A patent/CN100412856C/zh not_active Expired - Fee Related
- 2002-07-19 US US10/198,570 patent/US20030018675A1/en not_active Abandoned
Also Published As
Publication number | Publication date |
---|---|
KR20030009216A (ko) | 2003-01-29 |
KR100459524B1 (ko) | 2004-12-03 |
EP1278128A2 (en) | 2003-01-22 |
EP1278128A3 (en) | 2004-09-08 |
SG107107A1 (en) | 2004-11-29 |
CN100412856C (zh) | 2008-08-20 |
US20030018675A1 (en) | 2003-01-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN1403955A (zh) | 顺式栅状阵列装置 | |
CN110460402B (zh) | 一种基于深度学习的端到端通信系统建立方法 | |
CN109547664B (zh) | 一种利用rgb颜色空间“有争议”像素的图像隐写方法 | |
CN1248515C (zh) | 自适应均衡设备和方法 | |
CN112737985A (zh) | 基于深度学习的大规模mimo信道联合估计和反馈方法 | |
CN1675837A (zh) | 用于信道均衡的方法和装置 | |
CN1284322C (zh) | 用于tdma和/或fdma传输的干扰抑制方法 | |
CN1280995C (zh) | 使用最大似然序列估计于无线接收的均衡器装置与方法 | |
CN1135685A (zh) | 用于小数位的多电平编码 | |
CN1679289A (zh) | 单载波信号的频域均衡 | |
CN1871807A (zh) | 用于实现高吞吐量无线通信系统的设备和相关方法 | |
CN1123978A (zh) | 用于数据通信设备的混合式均衡装置 | |
CN1671092A (zh) | 具有低复杂性和好的统计输出的球面解码方法 | |
CN1358368A (zh) | 信道构筑方法以及利用该方法的基地台 | |
CN1874330A (zh) | 多路载波通信系统中减小峰值功率的系统和方法 | |
CN1130830A (zh) | 用于数据通信设备的混合式均衡装置 | |
CN1949678A (zh) | 无线数据通信系统、无线数据通信方法以及通信装置 | |
CN1172498C (zh) | 自适应最大似然序列检测的方法 | |
CN1294790A (zh) | 自适应均衡器及自适应均衡方法 | |
CN102282791B (zh) | Mimo系统的解调方法 | |
CN101044731A (zh) | 用于执行通信系统的均衡和解码的方法和设备 | |
CN100350759C (zh) | 组合的空间多路复用和时空编码方法和发射机 | |
WO2015198766A1 (en) | Method and device for executing lenstra-lenstra-lovasz lattice reduction and computer program thereof | |
CN1199412C (zh) | 信道校正的方法 | |
CN1741436A (zh) | 一种多用户空时分组编码检测方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20080820 Termination date: 20190719 |
|
CF01 | Termination of patent right due to non-payment of annual fee |