KR100457335B1 - 반도체장치및그의제조방법 - Google Patents

반도체장치및그의제조방법 Download PDF

Info

Publication number
KR100457335B1
KR100457335B1 KR1019970046884A KR19970046884A KR100457335B1 KR 100457335 B1 KR100457335 B1 KR 100457335B1 KR 1019970046884 A KR1019970046884 A KR 1019970046884A KR 19970046884 A KR19970046884 A KR 19970046884A KR 100457335 B1 KR100457335 B1 KR 100457335B1
Authority
KR
South Korea
Prior art keywords
film
signal transmission
light
semiconductor device
light transmitting
Prior art date
Application number
KR1019970046884A
Other languages
English (en)
Other versions
KR19990025312A (ko
Inventor
김상식
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1019970046884A priority Critical patent/KR100457335B1/ko
Publication of KR19990025312A publication Critical patent/KR19990025312A/ko
Application granted granted Critical
Publication of KR100457335B1 publication Critical patent/KR100457335B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/148—Charge coupled imagers
    • H01L27/14806—Structural or functional details thereof
    • H01L27/14812—Special geometry or disposition of pixel-elements, address lines or gate-electrodes

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Light Receiving Elements (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

본 발명은 CCD 소자의 광전변환 효율을 증가시키는 반도체 장치 및 그의 제조 방법에 관한 것으로, 광 다이오우드 영역과 신호전송 영역이 정의된 반도체 기판 내에 광 다이오우드를 형성하는 단계와, 신호전송층을 형성하는 단계와, 상기 신호전송층을 포함하여 상기 광 다이오우드 영역 상에 광투과막을 형성하는 단계와, 상기 광투과막 상에 상기 광 다이오우드 영역의 일부가 노출되도록 광차단막을 형성하는 단계와, 상기 광차단막을 포함하여 상기 광투과막 상에 그 상부 표면이 평탄하도록 평탄화막을 형성하는 단계를 포함한다. 이때, 상기 평탄화막은 약 1.4 ~ 1.6 범위 내의 굴절률을 갖는 막으로 형성된다. 이와 같은 반도체 장치 및 그의 제조 방법에 의해서, 패시베이션막을 형성하지 않음으로써 상기 패시베이션막의 반사율 및 간섭에 따른 광 손실을 방지하여 광전변환 효율을 증가시킬 수 있고, 분광 감도를 향상시킬 수 있다. 또한, 공정을 단순화시킬 수 있고, 공정 단가를 줄일 수 있으며, 소자의 불량을 줄일 수 있다.

Description

반도체 장치 및 그의 제조 방법{A Semiconductor Device and Method of Fabricating the Same}
본 발명은 반도체 장치 및 그의 제조 방법에 관한 것으로, 좀 더 구체적으로는 CCD 소자(Charge Coupled Device)의 광 다이오우드(photo diode) 영역에 형성되는 패시베이션막(passivation layer)의 반사율 및 간섭(interferenc)에 따른 광 손실을 방지하는 반도체 장치 및 그의 제조 방법에 관한 것이다.
CCD 소자 상에 CCD 컬러 필터(color filter)를 형성하는 온 칩(on-chip) 구조에 있어서, 상기 CCD 컬러 필터는 상기 OCD 소자의 상대 분광 감도(relative spectral response) 및 균일성(uniformity)에 매우 민감하게 반응하게 된다.
따라서, 컬러 형성시 상기 CCD 컬러 필터에 의한 컬러별 필터링으로 커버(cover)할 수 없는 컬러 표현 영역이 생길 수 있다.
또한, 상기 CCD 소자의 분광 감도는 광 다이오우드 자체의 불순물에 의한 파장별 광전변환 효율과, 그 상부의 패시베이션막의 물질 종류 및 그 두께로 결정된다.
도 1a 내지 도 1b는 종래의 반도체 장치의 제조 방법을 순차적으로 보여주는 단면도이다.
도 1a를 참조하면, 종래의 반도체 장치의 제조 방법은 먼저, 반도체 기판(10) 상에 광 다이오우드 영역(a)과 신호전송 영역(b)을 정의하고, 상기 광 다이오우드 영역(a)의 반도체 기판(10) 내에 광 다이오우드(도면에 미도시)를 형성한다.
그리고, 상기 신호전송 영역(b)에 신호전송층(14)을 형성한다.
상기 신호전송층(14)은, 일 폴리실리콘막(12a) 및 다른 폴리실리콘막(12c)이 순차적으로 적층된 구조로 형성되고, 상기 일 폴리실리콘막(12a)과 다른 폴리실리콘막(12c)은 각각 절연막(12b)에 의해 둘러싸이도록 형성된다.
상기 신호전송층(14)을 포함하여 상기 광 다이오우드 영역(a)에 산화막(16)을 형성한다.
다음, 상기 산화막(16) 상에 상기 광 다이오우드 영역(a)의 일부가 노출되도록 광차단막(shield layer)(18)을 형성한다. 그리고, 상기 광차단막(18)을 포함하여 상기 산화막(16) 상에 패시베이션막(20)으로서, SiN막(20)을 형성한다.
이때, 상기 SiN막(20)은, 일반적으로 패시베이션 즉, 수분 또는 공기 중의 Na 및 Cl 등의 침투를 막기 위한 목적으로 형성된다.
도 1b에 있어서, 상기 SiN막(20) 상에 그 상부 표면이 평탄하도록 폴리마이드(polymide) 계열의 물질을 사용하여 평탄화막(22)을 형성하면, 종래의 CCD 소자가 형성된다.
이때, 상기 SiN막(20)의 사용에 따라 분광 감도가 많은 영향을 받게 되고, 상기 SiN막(20)의 두께와 굴절률 등에 따른 반사율과 간섭으로 인해 상기 광 다이오우드 자체의 상대적인 분광 감도를 이용할 수 없게 됨으로써, CCD 컬러 필터(도면에 미도시)의 컬러 재현에 문제점이 발생된다.
도 2는 도 1a의 점선 부분(21)에 대한 표면 반사광을 설명하기 위한 도면이다.
도 2를 참조하면, 광 다이오우드 영역(a)에 순차적으로 형성되어 있는 상기 반도체 기판(10)과, 산화막(16)과, SiN막(20)과, 그리고 공기에 대한 표면 반사광은, 상기 SiN막(20)의 높은 굴절률에 의해 증가되어 광전변환 효율을 감소시키게 된다.
이때, 상기 반도체 기판(10)의 굴절률은 약 3.45 이고, 상기 산화막(16)의 굴절률은 약 1.45 ~ 1.55, 상기 SiN막(20)의 굴절률은 약 1.9 ~ 2.1, 그리고 상기 공기의 굴절률은 1.0 이며, 상기 2.0의 굴절률을 갖는 SiN막(20)에 대한 반사율을 구하면 다음과 같다.
[수학식 1]
반사율 = (2.00 - 1.0)2 / (2.00 + 1.0)2 = 11.2 %
이와 같이, 상기 평탄화막(22) 및 산화막(16)과 상기 SiN막(20)의 높은 굴절률의 차이로 인해 반사율이 증가되고, 광행차(aberration) 및 간섭이 발생된다.
도 3은 종래의 SiN 두께에 따른 간섭현상 및 표면 반사율을 보여주는 그래프이다.
도 3을 참조하면, 상기 SiN막(20)의 두께를 1800 Å ~ 3000Å 범위 내에서 200 Å 간격으로 변화시키고, 가시광 파장 영역(400nm ~ 700nm)에 대한 상대 반사를 구한 결과를 통해, 상기 SiN막(20)의 두께에 따른 분광 감도가 매우 민감함을 알 수 있다. 따라서, SiN막(20)의 두께의 조절이 중요하며 약 50 Å 이내로 조절해야 동일한 분광을 얻을 수 있게 된다.
이와 같이, 상기 SiN막(20)이 높은 굴절률을 갖고 또한, 높은 흡수율을 가짐에 따라 박막화 해야만 적정 투과율을 얻을 수 있다. 그러나, 상기 박막화에 따른 간섭 현상을 줄이고, 원하는 분광 감도를 얻기 위한 두께 조절이 어려운 문제점이 발생된다.
본 발명은 상술한 제반 문제점을 해결하기 위해 제안된 것으로서, 패시베이션막(SiN)의 반사율 및 간섭에 따른 광 손실을 방지할 수 있고, 공정을 단순화시킬 수 있으며, 소자의 불량을 줄일 수 있는 반도체 장치 및 그의 제조 방법을 제공함에 그 목적이 있다.
(구성)
상술한 목적을 달성하기 위해 제안된 본 발명의 특징에 의하면, 반도체 장치의 제조 방법은, 온 칩으로 CCD 소자 상에 CCD 컬러 필터를 형성하는 반도체 장치의 반도체 장치의 제조 방법에 있어서, 광 다이오우드 영역과 신호전송 영역이 정의된 반도체 기판 내에 광 다이오우드를 형성하는 단계와; 상기 신호전송 영역의 상기 반도체 기판 상에 신호전송층을 형성하는 단계와; 상기 신호전송층을 포함하여 상기 광 다이오우드 영역의 반도체 기판 상에 광투과막을 형성하는 단계와; 광투과막 상에 광차단막을 형성하되, 상기 광 다이오우드 영역의 상기 광투과막의 일부가 노출되도록 형성하는 단계와; 상기 광차단막을 포함하여 상기 광투과막 상에 그 상부 표면이 평탄한 평탄화막을 형성하되, 약 1.4 ~ 1.6 범위 내의 굴절률을 갖는 막으로 형성하는 단계를 포함한다.
이 방법의 바람직한 실시예에 있어서, 상기 신호전송층 형성 단계는, 절연막 내에 복수의 도전막이 분리되어 적층되도록 형성한다.
이 방법의 바람직한 실시예에 있어서, 상기 광투과막은, 산화막이다.
이 방법의 바람직한 실시예에 있어서, 상기 평탄화막은, 폴리마이드 막이다.
이 방법의 바람직한 실시예에 있어서, 상기 평탄화막은, 산화막 계열의 막이다.
상술한 목적을 달성하기 위한 본 발명의 특징에 의하면, 온 칩으로 CCD 소자 상에 CCD 컬러 필터가 형성된 반도체 장치에 있어서, 반도체 기판 상에 광 다이오우드 영역과 신호전송 영역을 정의하여 상기 반도체 기판 내에 형성된 광 다이오우드와; 상기 신호전송 영역의 상기 반도체 기판 상에 형성된 신호전송층과; 상기 신호전송층을 포함하여 상기 광 다이오우드 영역의 반도체 기판 상에 형성된 광투과막과; 상기 광투과막 상에 상기 광 다이오우드 영역의 광투과막의 일부가 노출되도록 형성된 광차단막과; 상기 노출 부위의 광투과막을 포함하여 상기 광차단막 상에 그 상부 표면이 평탄하게 형성되어 있되, 약 1.4 ~ 1.6 범위 내의 굴절률을 갖는 막으로 형성된 평탄화막을 포함한다.
이 장치의 바람직한 실시예에 있어서, 상기 신호전송층은, 순차적으로 적층되어 형성된 복수의 도전막과; 상기 복수의 도전막 사이를 포함하여 상기 복수의 도전막을 둘러싸도록 형성된 절연막을 포함한다.
이 장치의 바람직한 실시예에 있어서, 상기 광투과막은, 산화막이다.
이 장치의 바람직한 실시예에 있어서, 상기 평탄화막은, 폴리마이드 막이다.
이 장치의 바람직한 실시예에 있어서, 상기 평탄화막은, 산화막 계열의 막이다.
(작용)
본 발명에 의한 반도체 장치 및 그의 제조 방법은 패시베이션막(SiN막)의 반사율 및 간섭에 따른 광 손실을 방지하여 광전변환 효율을 증가시킨다.
(실시예)
도 4b를 참조하면, 본 발명의 실시예에 따른 신규한 반도체 장치의 제조 방법은, 광 다이오우드 영역(a)과 신호전송 영역(b)이 정의된 반도체 기판(100) 내에 광 다이오우드(도면에 미도시)를 형성하는 단계와, 신호전송층(104)을 형성하는 단계와, 상기 신호전송층(104)을 포함하여 상기 광 다이오우드 영역(a) 상에 광투과막(106)을 형성하는 단계와, 상기 광투과막(106) 상에 상기 광 다이오우드 영역(a)의 일부가 노출되도록 광차단막(108)을 형성하는 단계와, 상기 광차단막(108)을 포함하여 상기 광투과막(106) 상에 그 상부 표면이 평탄하도록 평탄화막(110)을 형성하는 단계를 포함한다. 이때, 상기 평탄화막(110)은 약 1.4 ~ 1.6 범위 내의 굴절률을 갖는 막으로 형성된다. 이와 같은 반도체 장치 및 그의 제조 방법에 의해서, 패시베이션막(SiN막)을 형성하지 않음으로써 상기 얇은 패시베이션막(SiN막)의 반사율 및 간섭에 따른 광 손실을 방지하여 광전변환 효율을 증가시킬 수 있고, 따라서 공정을 단순화시킬 수 있으며, 소자의 불량을 줄일 수 있다.
이하, 도 4 내지 도 5를 참조하여 본 발명의 실시예를 상세히 설명한다.
도 4a 내지 도 4b는 본 발명의 실시예에 따른 반도체 장치의 제조 방법을 순차적으로 보여주는 단면도이다.
여기서, 도 4b를 참조하여 본 발명의 실시예에 따른 반도체 장치를 상세히 설명한다.
도 4b를 참조하면, 본 발명의 실시예에 따른 반도체 장치는, 반도체 기판(100)과, 광 다이오우드와, 신호전송층(104)과, 광투과막(106)과, 광차단막(108)과, 평탄화막(110)을 포함하여 구성된다.
상기 광 다이오우드는, 상기 반도체 기판(100) 상에 광 다이오우드 영역(a)과 신호전송 영역(b)을 정의하여 상기 광 다이오우드 영역(a)의 반도체 기판(100) 내에 형성되어 있다.
그리고, 상기 신호전송층(104)은, 상기 신호전송 영역(b)의 반도체 기판(100) 상에 형성되어 있다.
이때, 상기 신호전송층(104)은, 순차적으로 적층되어 형성된 일 도전막(102a) 및 다른 도전막(102c)과, 상기 도전막들(102a, 102c) 사이를 포함하여 상기 도전막들(102a, 102c)을 둘러싸도록 절연막(102b)이 형성되어 있다.
상기 광투과막(106)은, 산화막(106)으로서, 상기 신호전송층(104)을 포함하여 상기 광 다이오우드 영역(a)의 반도체 기판(100) 상에 형성되어 있고, 상기 광 차단막(108)은, 상기 광투과막(106) 상에 광 다이오우드 영역(a)의 광투과막(106)의 일부가 노출되도록 형성되어 있다.
이어서, 상기 평탄화막(110)은 상기 노출 부위의 광투과막(106)을 포함하여 상기 광차단막(108) 상에 형성되어 있되, 그 상부 표면이 평탄하게 형성되도록 형성되어 있다.
이때, 상기 평탄화막(110)은, 약 1.4 ~ 1.6 범위 내의 굴절률을 갖는 폴리마이드 막 또는 산화막 계열의 막으로서, 상기 산화막 계열의 막으로는 PSG 막 또는 BPSG 막 등이 사용된다.
상술한 바와 같은 반도체 장치는 종래의 광투과막(106) 및 광차단막(108) 상에 형성하는 패시베이션막(SiN막)을 포함하지 않는 구조를 갖는다. 이에 대한 제조 방법은 다음과 같다.
도 4a를 참조하면, 본 발명의 실시예에 따른 반도체 장치의 제조 방법은 먼저, 반도체 기판(100) 상에 광 다이오우드 소자 영역(a)과 신호전송 영역(b)을 정의하고, 상기 신호전송 영역(b)의 상기 반도체 기판(100) 상에 신호전송층(104)을 형성한다.
이때, 상기 신호전송층(104)은, 폴리실리콘막 등으로 형성되어 순차적으로 적층된 일 도전막(102a) 및 다른 도전막(102c)과, 상기 도전막들(102a, 102c) 사이를 포함하여 상기 각 도전막(102a, 102c)을 둘러싸도록 형성된 절연막(102b)을 포함하여 형성된다.
그리고, 상기 신호전송층(104)을 포함하여 상기 광 다이오우드 영역(a)의 반도체 기판(100) 상에 산화막(106) 등으로 광투과막(106)을 형성한 후, 상기 광투과막(106) 상에 금속막 등으로 광차단막(108)을 형성한다.
다음, 상기 광차단막(108)을 포함하여 상기 광투과막(106) 상에 그 상부 표면이 평탄하도록 평탄화막(110)을 형성하면, 도 4b에 도시된 바와 같이, CCD 소자가 형성된다. 이때, 상기 평탄화막(110)은, 약 1.4 ~ 1.6 범위 내의 굴절률을 갖는 폴리마이드 막 또는 산화막 계열의 막으로서, 상기 산화막 계열의 막으로는 PSG막 또는 BPSG 막 등이 사용된다.
CCD 소자는 메모리 소자 등과 같은 화상 입력과 관련 없는 제품과 패키지(package) 방식과는 달리, 컬러층과 아이 리드 글래스(eye lid glass)로 패시베이션 하기 때문에 외부로부터 불순물의 유입이 발생되지 않는다. 따라서, 종래의 패시베이션막인 SiN막을 반드시 필요로 하지 않는다.
상술한 바와 같은 CCD 소자는 종래 CCD 소자와는 달리 SiN막을 형성하지 않음으로써, 상기 산화막(106)의 낮은 굴절률(약 1.45 ~ 1.55)과 높은 투과율을 이용하여 광 다이오우드 자체의 광전변환 효율을 이용할 수 있게 된다.
도 5는 도 4a의 점선 부분(109)에 대한 표면 반사광을 설명하기 위한 도면이다.
도 5를 참조하면, 순차적으로 형성된 반도체 기판(100)과, 산화막(106)과, 그리고 공기에 대한 표면 반사광은 상기 산화막(106)의 높은 투과율과 낮은 굴절률 특성에 의해 감소되어, 광전변환 효율을 증가시키게 된다. 이때, 상기 1.45의 굴절률을 갖는 산화막(106)에 대한 반사율을 구하면 다음과 같다.
[수학식 2]
반사율 = (1.45 - 1.0)2 / (1.45 + 1.0)2 = 3.4 %
그리고, 상기 평탄화막(110)으로서, 상기 산화막(106)과 굴절률 차이가 거의 없는 물질 즉, 산화막 계열의 막을 사용함에 따라, 반사율을 줄이게 되고 따라서, 입사 효율을 향상시키게 된다.
또한, 상기 평탄화막(110)은, 그 두께가 2 ~ 3 ㎛로 두껍게 형성되므로, 파장별 간섭현상을 줄일 수 있게 된다.
본 발명은 패시베이션막(SiN막)의 반사율 및 간섭에 따른 광 손실을 방지하여 광전변환 효율을 증가시킬 수 있고, 분광 감도를 향상시킬 수 있다. 또한, 공정을 단순화시킬 수 있고, 공정 단가를 줄일 수 있으며, 소자의 불량을 줄일 수 있는 효과가 있다.
도 1a 내지 도 1b는 종래의 반도체 장치의 제조 방법을 순차적으로 보여주는 단면도;
도 2는 도 1a의 점선 부분에 대한 표면 반사광을 설명하기 위한 도면;
도 3은 종래의 패시베이션막 두께에 따른 간섭현상 및 표면 반사율을 보여주는 그래프;
도 4a 내지 도 4b는 본 발명의 실시예에 따른 반도체 장치의 제조 방법을 순차적으로 보여주는 단면도;
도 5는 도 4a의 점선 부분에 대한 표면 반사광을 설명하기 위한 도면.
* 도면의 주요 부분에 대한 부호의 설명
10, 100 : 반도체 기판 14, 104 : 신호전송층
16, 106 : 광투과막 18, 108 : 광차단막
22 : 패시베이션막, SiN막 22, 110 : 평탄화막

Claims (8)

  1. 온 칩으로 CCD 소자 상에 CCD 컬러 필터를 형성하는 반도체 장치의 제조 방법에 있어서,
    광 다이오우드 영역(a)과 신호전송 영역(b)이 정의된 반도체 기판(100) 내에 광 다이오우드를 형성하는 단계와;
    상기 신호전송 영역(b)의 상기 반도체 기판(100) 상에 신호전송층(104)을 형성하는 단계와;
    상기 신호전송층(104)을 포함하여 상기 광 다이오우드 영역(a)의 반도체 기판(100) 상에 광투과막(106)을 형성하는 단계와;
    광투과막(106) 상에 광차단막(108)을 형성하되, 상기 광 다이오우드 영역(a)의 상기 광투과막(106)의 일부가 노출되도록 형성하는 단계와;
    상기 광차단막(108)을 포함하여 상기 광투과막(106) 상에 그 상부 표면이 평탄화된 평탄화막(110)을 형성하되, 상기 평탄화막(110)은 1.4 ~ 1.6 범위 내의 굴절률을 갖는 산화막 계열로 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  2. 제 1 항에 있어서,
    상기 신호전송층(104)은, 절연막(102b) 내에 복수의 도전막(102a, 102c)이 분리되어 적층되도록 형성하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  3. 제 1 항에 있어서,
    상기 광투과막(106)은, 산화막인 것을 특징으로 하는 반도체 장치의 제조 방법.
  4. 제 1 항에 있어서,
    상기 산화막 계열의 평탄화막은 PSG막 또는 BPSG막으로 형성하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  5. 온 칩으로 CCD 소자 상에 CCD 컬러 필터가 형성된 반도체 장치에 있어서,
    반도체 기판(100) 상에 광 다이오우드 영역(a)과 신호전송 영역(b)을 정의하여 상기 반도체 기판(100) 내에 형성된 광 다이오우드와;
    상기 신호전송 영역(b)의 상기 반도체 기판(100) 상에 형성된 신호전송층(104)과;
    상기 신호전송층(104)을 포함하여 상기 광 다이오우드 영역(a)의 반도체 기판(100) 상에 형성된 광투과막(106)과;
    상기 광투과막(106) 상에 상기 광 다이오우드 영역(a)의 광투과막(106)의 일부가 노출되도록 형성된 광차단막(108)과;
    상기 노출 부위의 광투과막(106)을 포함하여 상기 광차단막(108) 상에 그 상부 표면이 평탄하게 형성되어 있되, 1.4 ~ 1.6 범위 내의 굴절률을 갖는 산화막 계열의 막으로 형성된 평탄화막(110)을 포함하는 것을 특징으로 하는 반도체 장치.
  6. 제 5 항에 있어서,
    상기 신호전송층(104)은, 순차적으로 적층되어 형성된 복수의 도전막(102a, 102c)과;
    상기 복수의 도전막 사이를 포함하여 상기 복수의 도전막을 둘러싸도록 형성된 절연막(102b)을 포함하는 것을 특징으로 하는 반도체 장치.
  7. 제 5 항에 있어서,
    상기 광투과막(106)은, 산화막인 것을 특징으로 하는 반도체 장치.
  8. 제 1 항에 있어서,
    상기 산화막 계열의 평탄화막은 PSG막 또는 BPSG막으로 형성된 것을 특징으로 하는 반도체 장치.
KR1019970046884A 1997-09-11 1997-09-11 반도체장치및그의제조방법 KR100457335B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970046884A KR100457335B1 (ko) 1997-09-11 1997-09-11 반도체장치및그의제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970046884A KR100457335B1 (ko) 1997-09-11 1997-09-11 반도체장치및그의제조방법

Publications (2)

Publication Number Publication Date
KR19990025312A KR19990025312A (ko) 1999-04-06
KR100457335B1 true KR100457335B1 (ko) 2005-05-17

Family

ID=37302477

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970046884A KR100457335B1 (ko) 1997-09-11 1997-09-11 반도체장치및그의제조방법

Country Status (1)

Country Link
KR (1) KR100457335B1 (ko)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60145776A (ja) * 1984-01-09 1985-08-01 Matsushita Electronics Corp 固体撮像装置
JPH01233761A (ja) * 1988-03-15 1989-09-19 Oki Electric Ind Co Ltd 固体撮像素子
JPH0410469A (ja) * 1990-04-26 1992-01-14 Sharp Corp 固体撮像素子
JPH04333282A (ja) * 1991-05-08 1992-11-20 Nec Corp 固体撮像装置
KR920022484A (ko) * 1991-05-24 1992-12-19 김광호 Ccd 고체 촬상소자
JPH05218372A (ja) * 1992-02-03 1993-08-27 Sony Corp 固体撮像素子及びその製法
JPH07193206A (ja) * 1991-07-15 1995-07-28 Fujitsu Ltd 固体撮像装置
KR970004049A (ko) * 1995-06-03 1997-01-29 문정환 고체 촬상소자의 수광부 구조 및 그 제조방법

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60145776A (ja) * 1984-01-09 1985-08-01 Matsushita Electronics Corp 固体撮像装置
JPH01233761A (ja) * 1988-03-15 1989-09-19 Oki Electric Ind Co Ltd 固体撮像素子
JPH0410469A (ja) * 1990-04-26 1992-01-14 Sharp Corp 固体撮像素子
JPH04333282A (ja) * 1991-05-08 1992-11-20 Nec Corp 固体撮像装置
KR920022484A (ko) * 1991-05-24 1992-12-19 김광호 Ccd 고체 촬상소자
JPH07193206A (ja) * 1991-07-15 1995-07-28 Fujitsu Ltd 固体撮像装置
JPH05218372A (ja) * 1992-02-03 1993-08-27 Sony Corp 固体撮像素子及びその製法
KR970004049A (ko) * 1995-06-03 1997-01-29 문정환 고체 촬상소자의 수광부 구조 및 그 제조방법

Also Published As

Publication number Publication date
KR19990025312A (ko) 1999-04-06

Similar Documents

Publication Publication Date Title
US9450011B2 (en) Solid-state image sensor and imaging system
US6614479B1 (en) Solid-state image pickup device in-layer lens with antireflection film with intermediate index of refraction
US5644124A (en) Photodetector with a multilayer filter and method of producing the same
KR100303774B1 (ko) 개선된 광감도를 갖는 씨모스이미지센서 제조방법
US20080254565A1 (en) Method for fabricating semiconductor image sensor
KR19980080644A (ko) 고체 촬상 소자
JP2000180621A (ja) オンチップカラーフィルタ及びこれを用いた固体撮像素子
JPH10256518A (ja) 固体撮像素子
KR100540557B1 (ko) 광전송률 개선을 위한 이미지센서 제조 방법
KR100457335B1 (ko) 반도체장치및그의제조방법
JP4871499B2 (ja) 固体撮像装置及び該固体撮像装置を用いた撮像システム
KR20010061056A (ko) 광감도 개선을 위한 이미지센서의 제조 방법
KR100710203B1 (ko) 이미지센서 및 이의 제조방법
KR100670536B1 (ko) 마이크로렌즈 상부에 평탄화 산화층을 갖는 이미지센서
US7898011B2 (en) Image sensor having anti-reflection film for reducing crosstalk
KR100748327B1 (ko) 시모스 이미지센서 및 그 제조방법
US11315975B2 (en) Image sensor and method for manufacturing the same
JPH10294446A (ja) 固体撮像素子
KR100623344B1 (ko) 이미지센서의 칩 스케일 패키지
KR20030002018A (ko) 이미지센서
KR100410693B1 (ko) 이미지센서 및 그 제조 방법
JPH06138317A (ja) 干渉フィルター及び干渉フィルター付受光素子
JP4333615B2 (ja) 固体撮像素子
KR20000044583A (ko) 이미지센서 제조방법
KR20050020408A (ko) 시모스 이미지 센서의 감도 향상 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee