KR100456394B1 - Semiconductor manufacturing apparatus and wiring formation method of semiconductor device employing the same - Google Patents
Semiconductor manufacturing apparatus and wiring formation method of semiconductor device employing the same Download PDFInfo
- Publication number
- KR100456394B1 KR100456394B1 KR1019970031507A KR19970031507A KR100456394B1 KR 100456394 B1 KR100456394 B1 KR 100456394B1 KR 1019970031507 A KR1019970031507 A KR 1019970031507A KR 19970031507 A KR19970031507 A KR 19970031507A KR 100456394 B1 KR100456394 B1 KR 100456394B1
- Authority
- KR
- South Korea
- Prior art keywords
- metal wiring
- layer
- manufacturing apparatus
- wiring layer
- semiconductor manufacturing
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 73
- 238000000034 method Methods 0.000 title claims abstract description 59
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 35
- 230000015572 biosynthetic process Effects 0.000 title description 3
- 229910052751 metal Inorganic materials 0.000 claims abstract description 67
- 239000002184 metal Substances 0.000 claims abstract description 67
- 239000000758 substrate Substances 0.000 claims abstract description 29
- 229910052782 aluminium Inorganic materials 0.000 claims abstract description 28
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims abstract description 28
- 230000008021 deposition Effects 0.000 claims abstract description 27
- 239000000523 sample Substances 0.000 claims abstract description 26
- 229910000838 Al alloy Inorganic materials 0.000 claims abstract description 20
- 238000000151 deposition Methods 0.000 claims description 28
- 238000004544 sputter deposition Methods 0.000 claims description 7
- 229910018182 Al—Cu Inorganic materials 0.000 claims description 3
- 229910018459 Al—Ge Inorganic materials 0.000 claims description 3
- 229910018594 Si-Cu Inorganic materials 0.000 claims description 3
- 229910008465 Si—Cu Inorganic materials 0.000 claims description 3
- 238000005530 etching Methods 0.000 claims description 2
- 239000007769 metal material Substances 0.000 claims description 2
- 238000010438 heat treatment Methods 0.000 abstract description 15
- 238000005137 deposition process Methods 0.000 description 5
- 239000000463 material Substances 0.000 description 5
- 238000010586 diagram Methods 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
- H01L21/76846—Layer combinations
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
- H01L21/2855—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by physical means, e.g. sputtering, evaporation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
본 발명에 의한 반도체 제조 장치 및 이를 채용한 반도체 소자의 배선 형성 방법은, 제 1 내지 제 3 막질 증착용 스테이션이 구비된 반도체 제조 장치의 제 3 스테이션 내의 음극 전극 가장자리부를 따라 부착된 적어도 하나 이상의 탐침을 이용하여, 히터 블록 상에 탑재된 반도체 기판 위의 금속 배선층(알루미늄층 또는 알루미늄 합금층)에 순간적(예컨대, 10초 이내)으로 전류를 플로우하여 금속 배선(알루미늄 배선 또는 알루미늄 합금 배선)을 형성하도록 이루어져 첫째, 별도의 제조 장비를 이용한 열처리 공정없이도 막질 증착용 반도체 제조 장치 내에서 배선 형성이 가능하게 되므로 공정 시간 로스를 줄일 수 있게 되고 둘째, 장시간(예컨대, 약 50분)의 열처리 공정에 의해 야기되는 배선층에서의 힐럭 발생을 최소화할 수 있게 되어 반도체 소자의 배선 신뢰성을 향상시킬 수 있게 된다. The semiconductor manufacturing apparatus and the wiring forming method of the semiconductor element employing the same according to the present invention may include at least one probe attached along an edge portion of a cathode electrode in a third station of the semiconductor manufacturing apparatus including the first to third film deposition stations. Current flows instantaneously (for example, within 10 seconds) to the metal wiring layer (aluminum layer or aluminum alloy layer) on the semiconductor substrate mounted on the heater block to form the metal wiring (aluminum wiring or aluminum alloy wiring). First, since the wiring can be formed in the semiconductor manufacturing apparatus for film deposition without a heat treatment process using a separate manufacturing equipment, it is possible to reduce the process time loss, and second, by the heat treatment process for a long time (for example, about 50 minutes). It is possible to minimize the occurrence of heel in the wiring layer caused by the semiconductor device Line reliability can be improved.
Description
본 발명은 반도체 제조 장치 및 이를 채용한 반도체 소자의 배선 형성방법에 관한 것으로, 보다 상세하게는 반도체 제조 장치의 구조 변경을 통하여 열처리 공정 대신 전류를 플로우(flow)해 주는 방식으로 금속 배선(알루미늄 배선 또는 알루미늄 합금 배선)을 형성시켜 주므로써, 반도체 소자의 배선 특성을 향상시킬 수 있도록 한 반도체 제조 장치 및 이를 채용한 반도체 소자의 배선 형성방법에 관한 것이다. BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor manufacturing apparatus and a wiring forming method of a semiconductor element employing the same. More particularly, the metal wiring (aluminum wiring) is fabricated in such a manner as to flow current instead of a heat treatment process by changing the structure of the semiconductor manufacturing apparatus. Or an aluminum alloy wiring), and relates to a semiconductor manufacturing apparatus and a wiring forming method of a semiconductor element employing the same.
집적회로의 집적도가 증가함에 따라 소자의 크기도 감소하게 되는데, 그 한 예로는 16MB에서는 0.5㎛이었던 게이트 길이가 64MB 디램(DRAM)에서는 0.35㎛로, 그리고 256MB 디램에서는 0.3 ~ 0.25㎛로 감소한 것을 들 수 있다. As the integration of integrated circuits increases, the size of the device also decreases.For example, the gate length decreased from 0.5 µm in 16 MB to 0.35 µm in 64 MB DRAM and 0.3 to 0.25 µm in 256 MB DRAM. Can be.
이러한 이유로 인해, 콘택 홀의 종횡비(aspect ratio) 또한 커지게 되므로 현재는 알루미늄 플로우잉(flowing) 공정을 적용하여 반도체 소자의 배선 형성 공정을 진행하고 있다. For this reason, the aspect ratio of the contact hole also increases, and at present, a process of forming a wiring of a semiconductor device is being performed by applying an aluminum flowing process.
상기 알루미늄 플로우잉 공정을 적용한 반도체 소자의 배선 형성 공정은 몇가지 제시되어 있으나, 여기서는 본 발명과 직접적으로 관련된 3 단계 증착 방식 및 열처리 공정을 통한 배선 형성방법에 대해서만 간략하게 살펴본다. 이에 근거한 반도체 소자의 배선 형성방법은 아래에 제시되어 있다. Although some wiring forming processes of the semiconductor device to which the aluminum flowing process is applied have been presented, only a brief description will be given here of a wiring forming method through a three-step deposition method and a heat treatment process directly related to the present invention. The wiring formation method of the semiconductor element based on this is shown below.
제 1 내지 제 3 막질 증착용 스테이션이 구비된 반도체 제조 장치의 제 1 스테이션 내에서, 콘택 홀이 형성되어져 있는 반도체 기판 상에 배선으로 사용될 알루미늄층(또는 알루미늄 합금층) 총 두께의 일부 예컨대, 1/4 정도를 실온에서 증착하고, 제 2 스테이션 내에서 다시 1/4 두께의 알루미늄층을 저온에서 증착한 다음, 제 3 스테이션 내에서 나머지 2/4 두께의 알루미늄층을 다시 저온에서 증착해 준다. 이후, 상기 알루미늄층이 증착된 반도체 기판을 튜브(tube) 내에 장착하고, 400℃ 내외의 온도에서 약 50분간 열처리하여 증착된 알루미늄이 콘택 홀 내로 흘러들어가도록 하므로써, 공정 진행을 완료한다. 그 결과, 알루미늄(또는 알루미늄 합금)이 콘택 홀 내를 채우는 형태의 금속 배선이 완성된다. Within the first station of the semiconductor manufacturing apparatus with the first to third film deposition stations, a part of the total thickness of the aluminum layer (or aluminum alloy layer) to be used as wiring on the semiconductor substrate on which the contact holes are formed, for example, 1 About / 4 is deposited at room temperature, a second quarter thick aluminum layer is again deposited at low temperature in the second station, and the remaining 2/4 thick aluminum layer is again deposited at low temperature in the third station. Thereafter, the semiconductor substrate on which the aluminum layer is deposited is mounted in a tube, and heat treated at a temperature of about 400 ° C. for about 50 minutes so that the deposited aluminum flows into the contact hole, thereby completing the process. As a result, the metal wiring of the form in which aluminum (or an aluminum alloy) fills in the contact hole is completed.
그러나, 상기와 같은 방식으로 반도체 소자의 배선을 형성할 경우에는 첫째, 막 증착 공정과 열처리 공정이 별도의 장치에서 실시되므로 공정 진행시 작업 동선이 문제가 되어 공정 진행 시간(또는 TAT:turn around time)이 길어지는 단점이 발생되며 둘째, 장시간(약 50분) 동안의 고온 열처리 공정으로 인해, 콘택 배선의 상면과 측벽(side wall)에 힐럭(hillock)이 발생하게 되어 금속 배선에 브리지(bridge)가 유발되므로 반도체 소자의 배선 특성이 저하되는 현상이 초래된다. However, when the wiring of the semiconductor device is formed in the same manner as above, first, since the film deposition process and the heat treatment process are performed in separate apparatuses, the operation copper line becomes a problem during the process, and thus the process progress time (or TAT: turn around time) ), And a long time (about 50 minutes) due to the high temperature heat treatment process, the hillock is generated on the upper surface and side walls of the contact wiring to bridge the metal wiring Since is caused, the phenomenon that the wiring characteristics of the semiconductor device is lowered.
이에 본 발명의 제 1 과제는, 음극 전극 상에 부착된 탐침을 이용하여 히터 블록에 탑재된 반도체 기판 상의 알루미늄층(또는 알루미늄 합금층)에 직접적으로 전류를 플로우(flow)해 줄 수 있도록 한 반도체 제조 장치를 제공함에 있다. Accordingly, a first object of the present invention is to provide a semiconductor capable of directly flowing current to an aluminum layer (or an aluminum alloy layer) on a semiconductor substrate mounted on a heater block using a probe attached to a cathode electrode. In providing a manufacturing apparatus.
본 발명의 제 2 과제는, 상기 반도체 제조 장치를 이용하여, 알루미늄층(또는 알루미늄 합금층) 증착후 곧바로 상기 막질에 전류를 플로우하여 순간적으로 상기 알루미늄층을 녹여주는 방식으로 반도체 소자의 배선을 형성시켜 주므로써, 공정 진행 시간 절감 및 배선 특성 향상을 기할 수 있도록 한 반도체 소자의 배선 형성방법을 제공함에 있다. According to a second aspect of the present invention, a wiring of a semiconductor device is formed in such a manner that a current is flowed into the film immediately after deposition of an aluminum layer (or an aluminum alloy layer) using the semiconductor manufacturing apparatus to melt the aluminum layer in an instant. The present invention provides a method for forming a wiring of a semiconductor device to reduce process progress time and improve wiring characteristics.
상기 제 1 과제를 달성하기 위하여 본 발명에서는, 제 1 내지 제 3 막질 증착용 스테이션이 구비된 반도체 제조 장치에 있어서, 상기 제 3 막질 증착용 스테이션이 음극 전극과, 상기 음극 전극과 소정 간격 이격된 상태로 서로 대향되는 위치에 배치되며, 반도체 기판이 장착되는 히터 블록 및, 상기 음극 전극의 가장자리부를 따라 부착된 적어도 하나 이상의 탐침으로 이루어진 것을 특징으로 하는 반도체 제조 장치가 제공된다. In order to achieve the first object, in the present invention, in the semiconductor manufacturing apparatus having a first to third film deposition station, the third film deposition station is spaced apart from the cathode electrode and the cathode electrode at a predetermined interval A semiconductor manufacturing apparatus is provided, which is disposed at positions opposite to each other in a state, and includes a heater block on which a semiconductor substrate is mounted, and at least one probe attached to an edge of the cathode electrode.
상기 제 2 과제를 달성하기 위하여 본 발명에서는, 반도체 기판 위에 절연막을 증착한 후, 상기 기판 표면이 소정 부분 노출되도록 상기 절연막을 선택 식각하여 콘택 홀을 형성하는 공정과, 반도체 제조 장치의 제 1 막질 증착용 스테이션 내에서, 상기 절연막과 기판 상에 제 1 금속 배선층을 형성하는 공정과, 반도체 제조 장치의 제 2 막질 증착용 스테이션 내에서, 상기 제 1 금속 배선층 상에 제 2 금속 배선층을 형성하는 공정과, 음극 전극의 가장자리부를 따라 적어도 하나 이상의 탐침이 부착된 반도체 제조 장치를 이루는 제 3 막질 증착용 스테이션 내에서, 상기 탐침이 상기 제 2 금속 배선층과 소정 간격 이격되도록 배치된 상태에서 상기 제 2 금속 배선층 상에 제 3 금속 배선층을 형성하는 공정 및, 진공을 깨지 않고 상기 탐침을 상기 제 3 금속층에 접촉시킨 후, 상기 제 1 내지 제 3 금속 배선층에 소정 시간 동안 전류를 플로우하여 금속 배선을 형성하는 공정으로 이루어진 반도체 소자의 배선 형성방법이 제공된다. In order to achieve the second object, in the present invention, after depositing an insulating film on a semiconductor substrate, the step of selectively etching the insulating film to expose a predetermined portion of the surface of the substrate to form a contact hole, and the first film quality of the semiconductor manufacturing apparatus Forming a first metal wiring layer on the insulating film and the substrate in the deposition station, and forming a second metal wiring layer on the first metal wiring layer in the second film quality deposition station of the semiconductor manufacturing apparatus. And a second film deposition station forming a semiconductor manufacturing apparatus with at least one probe attached along an edge of a cathode electrode, wherein the probe is disposed to be spaced apart from the second metal wiring layer by a predetermined distance. Forming a third metal wiring layer on the wiring layer, and the probe is wound on the third metal layer without breaking a vacuum. After contact, the first to the wiring formation method of a semiconductor device comprising the step of forming the metal wiring, the current flow for a predetermined time in the third metal wire layer is provided.
본 발명의 경우, 제 1 내지 제 3 금속 배선층 재료로는 알루미늄층이나 알루미늄 합금층(예컨대, Al-Cu, Al-Si-Cu, Al-Ge)이 사용되며, 형성하고자 하는 배선층의 총 두께를 T라 할 때 상기 제 1 금속 배선층은 1/4T의 두께로 형성되고, 상기 제 2 금속 배선층은 1/4T의 두께로 형성되며, 상기 제 3 금속 배선층은 2/4T의 두께로 형성된다. In the present invention, an aluminum layer or an aluminum alloy layer (eg, Al-Cu, Al-Si-Cu, Al-Ge) is used as the first to third metal wiring layer materials, and the total thickness of the wiring layer to be formed is When T, the first metal wiring layer is formed to a thickness of 1 / 4T, the second metal wiring layer is formed to a thickness of 1 / 4T, the third metal wiring layer is formed to a thickness of 2 / 4T.
바람직한 제 1 금속 배선층의 두께는 2500Å로, 상기 배선층은 20 ~ 25℃의 실온에서 스퍼터링법으로 형성되고, 바람직한 제 2 금속 배선층의 두께는 2500Å로, 상기 배선층은 250±10℃의 저온에서 스퍼터링법으로 형성되며, 바람직한 제 3 금속 배선층의 두께는 5000Å로, 상기 배선층은 250±10℃의 저온에서 스퍼터링법으로 형성된다. The preferred thickness of the first metal wiring layer is 2500 kPa, the wiring layer is formed by sputtering at room temperature of 20 to 25 ° C., the thickness of the preferred second metal wiring layer is 2500 kPa, and the wiring layer is sputtered at a low temperature of 250 ± 10 ° C. The thickness of the third metal wiring layer is 5000 kPa, and the wiring layer is formed by sputtering at a low temperature of 250 ± 10 ° C.
이때, 상기 제 1 내지 제 3 금속 배선층에 전류를 플로우해 주는 시간은 10초 이내로, 바람직한 전류 플로우 시간은 1 ~ 2초이다. At this time, the time for flowing a current to the first to third metal wiring layer is within 10 seconds, the preferred current flow time is 1 to 2 seconds.
상기에 언급된 반도체 제조 장치를 이용하여 알루미늄 배선(또는 알루미늄 합금 배선)을 형성할 경우, 고온 열처리를 실시하기 위한 별도의 장비없이도 동일 스테이션 내에서 전류를 플로우하여 순간적으로 금속 배선 막질을 녹여주는 방식으로 알루미늄 배선(또는 알루미늄 합금 배선)을 형성할 수 있게 된다. 그 결과, 공정 진행 시간을 단축할 수 있게 되어, 장시간 동안의 열처리 공정에 의해 야기되는 힐럭 발생을 최소화할 수 있게 된다. When the aluminum wiring (or aluminum alloy wiring) is formed by using the above-mentioned semiconductor manufacturing apparatus, a method of melting the metal wiring film instantaneously by flowing a current in the same station without any equipment for performing high temperature heat treatment. Therefore, aluminum wiring (or aluminum alloy wiring) can be formed. As a result, it is possible to shorten the process progress time, thereby minimizing the generation of heel caused by the heat treatment process for a long time.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예에 대해 상세히 설명한다. Hereinafter, with reference to the accompanying drawings will be described in detail a preferred embodiment of the present invention.
본 발명은 기존의 열처리 방식 대신 전류를 플로우해 주는 방식을 이용하여 반도체 소자의 알루미늄 배선(또는 알루미늄 합금 배선)을 형성시켜 주므로써, 별도의 열처리 장치(예컨대, 튜브)없이도 막질 증착용 반도체 제조 장치 내에서 알루미늄 플로우잉 공정 진행이 가능하도록 하여, 공정 진행 시간 단축 및 배선 특성 향상을 기할 수 있도록 하는데 주안점을 둔 기술로서, 이를 도 1 내지 도 3에 제시된 도면을 참조하여 살펴보면 다음과 같다. The present invention forms an aluminum wire (or an aluminum alloy wire) of a semiconductor device by using a method of flowing a current instead of the conventional heat treatment method, so that the semiconductor manufacturing apparatus for film quality deposition without a separate heat treatment device (for example, a tube) As a technology that focuses on enabling the aluminum flowing process to proceed within the process, the process progress time can be shortened and the wiring characteristics can be improved. This will be described with reference to the drawings shown in FIGS. 1 to 3.
여기서, 도 1은 본 발명에서 제시된 반도체 제조 장치의 구조를 개략적으로 도시한 블록도를 나타내고, 도 2는 도 1에 제시된 반도체 제조 장치의 제 3 스테이션 구조를 도시한 단면도를 나타내며, 도 3a 내지 도 3c는 도 1의 반도체 제조 장치를 이용한 반도체 소자의 배선 형성방법을 도시한 공정수순도를 나타낸다. 1 is a block diagram schematically showing the structure of a semiconductor manufacturing apparatus presented in the present invention, and FIG. 2 is a cross-sectional view showing a third station structure of the semiconductor manufacturing apparatus shown in FIG. 1, and FIGS. 3A to 3. 3C shows a process flowchart showing a method of forming a wiring of a semiconductor element using the semiconductor manufacturing apparatus of FIG. 1.
도 1에 의하면, 본 발명에서 제시된 반도체 제조 장치는 하나의 대형 사이즈의 반응 챔버(100) 내에 소형 사이즈의 제 1 내지 제 3 막질 증착용 스테이션(A),(B),(C)이 서로 분리되도록 배치된 구조를 가져, 각각의 스테이션 내에서 서로 독립적으로 막질 증착 공정이 이루어지도록 구성되어져 있음을 알 수 있다. Referring to FIG. 1, in the semiconductor manufacturing apparatus according to the present invention, the first to third film deposition stations A, B, and C of the small size are separated from each other in one large
여기서, 상기 제 1 및 제 2 막질 증착용 스테이션(A),(B)은 종래와 동일하게 상/하부에 음극 전극과 히터 블록이 서로 대향되도록 배치된 구조를 가져, 상기 음극 전극과 히터 블록 양단에 전압이 인가되면, 상기 히터 블록에 탑재된 반도체 기판(s) 상으로 가공 재료(예컨대, 알루미늄이나 알루미늄 합금)가 스퍼터링되는 방식으로 막질 증착이 이루어지게 된다. Here, the first and the second film deposition stations (A), (B) has a structure in which the cathode electrode and the heater block are disposed so as to face each other in the upper and lower portions as in the prior art, both ends of the cathode electrode and the heater block When a voltage is applied to the film, deposition of a film is performed in such a manner that a processing material (for example, aluminum or an aluminum alloy) is sputtered onto the semiconductor substrate s mounted on the heater block.
반면, 상기 제 3 막질 증착용 스테이션(C)은 도 2의 단면도에서 알 수 있듯이 상/하부에 음극 전극(102)과 히터 블록(104)이 서로 대향되는 위치에 배치된 것은 종래와 동일하나, 상기 음극 전극(102)의 가장자리부를 따라 적어도 하나 이상(예컨대, 3 ~ 4개)의 탐침(106)이 서로 소정 간격 이격된 상태로 부착되어져 있는 것에 그 차이점이 있다. On the other hand, as shown in the cross-sectional view of FIG. 2, the third film deposition station C has the same position as that in which the
이때, 금속 재질의 상기 탐침(106)을 음극 전극(102)의 가장자리부를 따라 부착시켜 준 것은, 상기 반도체 기판(s)의 사이드 레인지(패턴이 형성되지 않는 부분)에 해당되는 부분에 탐침(110)이 접촉되도록 하기 위함이다. 이와 같이, 상기 탐침(106)을 반도체 기판(s)의 사이드 레인지에 접촉되도록 배치시켜 준 것은 사이드 레인지를 제외한 다른 부분에 탐침(106)을 직접적으로 접촉시켜 줄 경우, 그 부분의 배선층이 손상 받게 되는 현상이 야기될 뿐 아니라 각 패턴 간의 단차 문제로 인해 탐침(106)의 길이를 기어 방식으로 별도로 조절해 주어야 하는 불편함이 따르기 때문이다.In this case, the
따라서, 상기 제 3 스테이션(C)내에서 스퍼터링법을 이용하여 사이드 레인지를 포함한 기판(s) 전면에 가공 재료의 증착이 완료된 상태에서, 진공의 깸 없이 상기 음극 전극(102)과 히터 블록(104) 양단에 고주파 전원을 인가해 주게 되면, 상기 탐침(106)을 통해 히터 블록(104)에 전류가 흐르게 되어 상기 기판(s)의 사이드 레인지 쪽에 증착된 가공 재료(예컨대, 알루미늄이나 알루미늄 합금)(108)에 전류가 순간적(예컨대, 10초 이내)으로 플로우되어져 가공 재료(108)가 전체적으로 플로우잉되는 방식으로 금속 배선(예컨대, 알루미늄 배선이나 알루미늄 합금 배선)이 형성되게 된다.Therefore, in the third station C, the
도 3a 내지 도 3c에 도시된 공정수순도를 참조하여, 상기 구조의 반도체 제조 장치를 이용한 반도체 소자의 배선 형성방법을 제 3 단계로 구분하여 구체적으로 살펴보면 다음과 같다.Referring to the process steps shown in FIGS. 3A to 3C, a method of forming a wiring of a semiconductor device using the semiconductor manufacturing apparatus having the above structure will be described in detail as follows.
제 1 단계로서, 도 3a에 도시된 바와 같이 반도체 기판(s) 예컨대, 실리콘 기판 위에 절연막(110)인 산화막을 증착한 후, 기판(s) 상에 형성될 반도체 소자와 이에 신호를 전달할 배선 금속이 연결될 부분의 절연막(110)을 선택 식각하여 기판(s) 표면이 소정 부분 노출되도록 콘택 홀을 형성한다. As a first step, as illustrated in FIG. 3A, an oxide film, which is an
이어, 도 1에 제시된 반도체 제조 장치의 제 1 막질 증착용 스테이션(A) 내에 콘택 홀이 구비된 상기 기판(s)을 장착하고, 20 ~ 25℃의 실온에서 스퍼터링법을 이용하여 상기 절연막(110)과 기판(s) 상에 제 1 금속 배선층(112a)으로서, 알루미늄층이나 알루미늄 합금층(예컨대, Al-Cu, Al-Si-Cu, Al-Ge 등)을 증착한다. 이때, 상기 제 1 금속 배선층(112a)은 형성하고자 하는 배선층의 총 두께를 T라 할 때 1/4T의 두께로 형성되는데, 바람직한 제 1 금속 배선층(112a)의 두께로는 2500Å를 들 수 있다. Subsequently, the substrate s having contact holes is mounted in the first film deposition station A of the semiconductor manufacturing apparatus shown in FIG. 1, and the
제 2 단계로서, 도 3b에 도시된 바와 같이 상기 제 1 금속 배선층(112a)이 증착된 기판(s)을 제 1 막질 증착용 스테이션(A)에서 꺼내 제 2 막질 증착용 스테이션(B) 내에 장착하고, 250±10℃의 저온에서 스퍼터링법으로 이용하여 상기 제 1 금속 배선층(112a) 상에 제 2 금속 배선층(112b)으로서, 알루미늄층이나 알루미늄 합금층을 증착한다. 이때, 상기 제 2 금속 배선층(112b)은 1/4T의 두께로 형성되는데, 바람직한 제 2 금속 배선층(112b)의 두께로는 2500Å를 들 수 있다. As a second step, as shown in FIG. 3B, the substrate s on which the first
제 3 단계로서, 도 3c에 도시된 바와 같이 상기 제 1 및 제 2 금속 배선층(112c)이 증착된 기판(s)을 제 2 막질 증착용 스테이션(B)에서 꺼내 제 3 막질 증착용 스테이션(C) 내에 장착하고, 250±10℃의 저온에서 스퍼터링법으로 이용하여 상기 제 2 금속 배선층(112b) 상에 제 3 금속 배선층(112c)으로서, 알루미늄층이나 알루미늄 합금층을 증착한다. 이때, 상기 제 3 금속 배선층(112c)은 2/4T의 두께로 형성되는데, 바람직한 제 2 금속 배선층(112b)의 두께로는 5000Å를 들 수 있다. As a third step, as shown in FIG. 3C, the substrate s on which the first and second
여기서, 상기 제 3 금속 배선층(112c) 증착 공정은 상기 탐침(106)이 반도체 기판(s)에 접촉된 상태에서 진행될 경우, 탐침(106)을 통해 전류가 히터 블록(104)쪽으로 흘러들어가게 되어 막질 증착 공정이 이루어지지 않게 되므로, 상기 막질 증착 공정 진행시에는 탐침(106)이 반도체 기판(s)에 닿지 않도록 음극 전극(102)과 히터 블록(104) 사이의 간격을 어느 정도 유지시켜 주어야 한다.Here, in the deposition process of the third
이어, 진공의 깸없이 상기 제 3 막질 증착용 스테이션(C) 내의 음극 전극(102)을 상기 전극(102)에 일체로 연결된 베어링 장치(미 도시)를 이용하여 소정 높이 만큼 아래로 내려 주어 상기 복수개의 탐침(106)이 히터 블록(104)에 탑재된 반도체 기판(s)의 제 3 금속 배선층(112c)에 접촉되도록 한다. Subsequently, the plurality of
이 상태에서, 상기 음극 전극(102)과 히터 블록(104) 양단에 고주파 전원을 인가해 주어, 상기 탐침(106)을 통해 히터 블록(104)에 순간적으로 전류를 흘려 준다. 본 공정 진행시 적용된 전류 플로우 시간은 1 ~ 2초이다. In this state, high frequency power is applied to both ends of the
그 결과, 상기 기판(s)의 사이드 레인지에 해당되는 부분에 형성된 제 1 내지 제 3 금속 배선층(112a),(112b),(112c)에도 순간적(예컨대, 1 ~ 2초간)으로 전류가 플로우되어져, 제 1 내지 제 3 금속 배선층(112a),(112b),(112c)을 이루는 10000Å 두께의 알루미늄이나 알루미늄 합금층이 콘택 홀 내를 채우는 형태의 금속 배선(112)이 완성되게 된다.As a result, the current flows instantaneously (for example, for 1 to 2 seconds) to the first to third
이와 같이 공정을 진행할 경우, 알루미늄 플로우잉 공정을 실시하기 위한 열처리 공정을 별도의 장비를 이용하여 따로 실시해 주지 않아도 되므로, 공정 소요 시간을 줄일 수 있게 된다. 또한, 전류를 플로우해주는 시간(10초 이내)이 종래의 열처리 공정 시간(약 50분)에 비해 매우 짧으므로, 장시간에 걸친 열처리 공정 결과 야기되던 금속 배선층에서의 힐럭 발생을 최소화할 수 있게 되어, 금속 배선간의 브리지 발생을 억제할 수 있게 된다. When the process proceeds as described above, the heat treatment process for performing the aluminum flowing process does not have to be carried out separately using a separate equipment, it is possible to reduce the process required time. In addition, since the current flow time (within 10 seconds) is very short compared to the conventional heat treatment process time (about 50 minutes), it is possible to minimize the occurrence of heel in the metal wiring layer caused by a long heat treatment process, It is possible to suppress the occurrence of bridges between metal wirings.
상술한 바와 같이 본 발명에 의하면, 반도체 제조 장치를 이루는 제 3 막질 증착용 스테이션 내의 음극 전극 가장자리부를 따라 부착된 적어도 하나 이상의 탐침을 이용하여, 반도체 기판 상의 제 1 내지 제 3 금속 배선층에 순간적으로 전류를 플로우시켜 주는 방식으로 반도체 소자의 금속 배선을 형성하므로써 첫째, 별도의 제조 장비를 이용한 열처리 공정없이도 배선 형성 공정이 가능하게 되어 공정 시간 로스를 줄일 수 있게 되고 둘째, 장시간의 열처리 공정에 의해 야기되던 배선층에서의 힐럭 발생을 최소화할 수 있게 되어 반도체 소자의 배선 신뢰성을 향상시킬 수 있게 된다. As described above, according to the present invention, an instantaneous current is applied to the first to third metal wiring layers on the semiconductor substrate by using at least one or more probes attached along the edge of the cathode electrode in the third film deposition station constituting the semiconductor manufacturing apparatus. By forming the metal wiring of the semiconductor element in a way that flows through the first, first, the wiring forming process is possible without the heat treatment process using a separate manufacturing equipment to reduce the process time loss, and second, the heat treatment process caused by It is possible to minimize the occurrence of hillock in the wiring layer, thereby improving the wiring reliability of the semiconductor device.
도 1은 본 발명에서 제시된 반도체 제조 장치의 구조를 개략적으로 도시한 블록도,1 is a block diagram schematically showing the structure of a semiconductor manufacturing apparatus presented in the present invention;
도 2는 도 1에 제시된 반도체 제조 장치의 제 3 스테이션 구조를 도시한 단면도, 2 is a cross-sectional view showing a third station structure of the semiconductor manufacturing apparatus shown in FIG. 1;
도 3a 내지 도 3c는 도 1의 반도체 제조 장치를 이용한 반도체 소자의 배선 형성방법을 도시한 공정수순도.3A to 3C are process flowcharts illustrating a wiring forming method of a semiconductor device using the semiconductor manufacturing apparatus of FIG. 1.
Claims (14)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019970031507A KR100456394B1 (en) | 1997-07-08 | 1997-07-08 | Semiconductor manufacturing apparatus and wiring formation method of semiconductor device employing the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019970031507A KR100456394B1 (en) | 1997-07-08 | 1997-07-08 | Semiconductor manufacturing apparatus and wiring formation method of semiconductor device employing the same |
Publications (2)
Publication Number | Publication Date |
---|---|
KR19990009194A KR19990009194A (en) | 1999-02-05 |
KR100456394B1 true KR100456394B1 (en) | 2005-04-06 |
Family
ID=37301831
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019970031507A KR100456394B1 (en) | 1997-07-08 | 1997-07-08 | Semiconductor manufacturing apparatus and wiring formation method of semiconductor device employing the same |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100456394B1 (en) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05267666A (en) * | 1991-08-23 | 1993-10-15 | Semiconductor Energy Lab Co Ltd | Semiconductor device and its manufacture |
KR940016625A (en) * | 1992-12-28 | 1994-07-23 | 김주용 | Aluminum Alloy Wiring Flattening Method |
KR940016692A (en) * | 1992-12-30 | 1994-07-23 | 김주용 | Metal wiring method of semiconductor device |
JPH09213803A (en) * | 1996-02-05 | 1997-08-15 | Semiconductor Energy Lab Co Ltd | Method and device for manufacture of semiconductor device |
KR19980050463A (en) * | 1996-12-20 | 1998-09-15 | 양승택 | How to improve electron migration characteristics of metal wiring |
-
1997
- 1997-07-08 KR KR1019970031507A patent/KR100456394B1/en not_active IP Right Cessation
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05267666A (en) * | 1991-08-23 | 1993-10-15 | Semiconductor Energy Lab Co Ltd | Semiconductor device and its manufacture |
KR940016625A (en) * | 1992-12-28 | 1994-07-23 | 김주용 | Aluminum Alloy Wiring Flattening Method |
KR940016692A (en) * | 1992-12-30 | 1994-07-23 | 김주용 | Metal wiring method of semiconductor device |
JPH09213803A (en) * | 1996-02-05 | 1997-08-15 | Semiconductor Energy Lab Co Ltd | Method and device for manufacture of semiconductor device |
KR19980050463A (en) * | 1996-12-20 | 1998-09-15 | 양승택 | How to improve electron migration characteristics of metal wiring |
Also Published As
Publication number | Publication date |
---|---|
KR19990009194A (en) | 1999-02-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100245970B1 (en) | Semiconductor structure and improving method for preparing the same | |
US5918135A (en) | Methods for forming integrated circuit capacitors including dual electrode depositions | |
US20030080431A1 (en) | Method and structure for thru-mask contact electrodeposition | |
US3868723A (en) | Integrated circuit structure accommodating via holes | |
US6251796B1 (en) | Method for fabrication of ceramic tantalum nitride and improved structures based thereon | |
US5874357A (en) | Method of forming wiring structure of semiconductor device | |
JPH04229618A (en) | Integrated circuit device contact and formation method thereof | |
KR100456394B1 (en) | Semiconductor manufacturing apparatus and wiring formation method of semiconductor device employing the same | |
KR100261826B1 (en) | Semiconductor device and method for manufacturing the same | |
US5949100A (en) | Integrate circuit device including expanded contact holes and related structures | |
JPH05243193A (en) | Method for forming a plurality of contact holes which expose inner contact in semiconductor integrated circuit | |
KR19990028850A (en) | Method of manufacturing monolithic microwave circuit with thick conductor | |
JP2002016047A (en) | Wiring etching method for semiconductor device | |
JP3055176B2 (en) | A method of providing a metallization layer on an insulating layer and forming a through hole using the same mask | |
US5397743A (en) | Method of making a semiconductor device | |
KR100374527B1 (en) | Semiconductor device manufacturing method | |
JPH0669166A (en) | Method for forming contact hole | |
JP2003068854A (en) | Interwiring connection method, interwiring connection member and its manufacturing method | |
JPH02277242A (en) | Manufacture of semiconductor device | |
KR100248150B1 (en) | Method of forming contact hole in semiconductor device | |
KR0167097B1 (en) | Method of forming metal wire of semiconductor devices | |
KR920010126B1 (en) | Multi-layer metal wiring method of semiconductor elements | |
JP3521061B2 (en) | Method for manufacturing semiconductor device | |
JP2000031279A (en) | Conductor path contact connecting apparatus and method | |
JPS60140747A (en) | Manufacture of semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
LAPS | Lapse due to unpaid annual fee |