KR100455318B1 - 전기 이중층 커패시터 - Google Patents
전기 이중층 커패시터 Download PDFInfo
- Publication number
- KR100455318B1 KR100455318B1 KR10-2001-0055416A KR20010055416A KR100455318B1 KR 100455318 B1 KR100455318 B1 KR 100455318B1 KR 20010055416 A KR20010055416 A KR 20010055416A KR 100455318 B1 KR100455318 B1 KR 100455318B1
- Authority
- KR
- South Korea
- Prior art keywords
- gasket
- current collector
- step portion
- double layer
- electric double
- Prior art date
Links
- 239000003990 capacitor Substances 0.000 title claims abstract description 79
- 239000008151 electrolyte solution Substances 0.000 claims abstract description 31
- 238000000034 method Methods 0.000 claims description 18
- 239000000463 material Substances 0.000 claims description 17
- 230000002093 peripheral effect Effects 0.000 claims description 14
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 13
- 229920005549 butyl rubber Polymers 0.000 claims description 4
- -1 polyethylene Polymers 0.000 claims description 4
- 229920000122 acrylonitrile butadiene styrene Polymers 0.000 claims description 3
- 239000004698 Polyethylene Substances 0.000 claims description 2
- 229920000573 polyethylene Polymers 0.000 claims description 2
- 229920013716 polyethylene resin Polymers 0.000 claims description 2
- 238000003825 pressing Methods 0.000 abstract description 2
- 230000000052 comparative effect Effects 0.000 description 21
- 238000004519 manufacturing process Methods 0.000 description 8
- 239000011347 resin Substances 0.000 description 5
- 229920005989 resin Polymers 0.000 description 5
- 238000000926 separation method Methods 0.000 description 5
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 4
- 238000007789 sealing Methods 0.000 description 4
- 238000005336 cracking Methods 0.000 description 3
- 230000007547 defect Effects 0.000 description 3
- 230000002950 deficient Effects 0.000 description 3
- 229920001971 elastomer Polymers 0.000 description 3
- 239000011230 binding agent Substances 0.000 description 2
- 239000003822 epoxy resin Substances 0.000 description 2
- 238000002156 mixing Methods 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 239000005011 phenolic resin Substances 0.000 description 2
- 239000004033 plastic Substances 0.000 description 2
- 229920003023 plastic Polymers 0.000 description 2
- 229920000647 polyepoxide Polymers 0.000 description 2
- 238000005245 sintering Methods 0.000 description 2
- 239000007787 solid Substances 0.000 description 2
- 229920003026 Acene Polymers 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005868 electrolysis reaction Methods 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- 239000003365 glass fiber Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000012856 packing Methods 0.000 description 1
- 239000000843 powder Substances 0.000 description 1
- 238000010298 pulverizing process Methods 0.000 description 1
- 230000008646 thermal stress Effects 0.000 description 1
- 229920001187 thermosetting polymer Polymers 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G11/00—Hybrid capacitors, i.e. capacitors having different positive and negative electrodes; Electric double-layer [EDL] capacitors; Processes for the manufacture thereof or of parts thereof
- H01G11/78—Cases; Housings; Encapsulations; Mountings
- H01G11/82—Fixing or assembling a capacitive element in a housing, e.g. mounting electrodes, current collectors or terminals in containers or encapsulations
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G11/00—Hybrid capacitors, i.e. capacitors having different positive and negative electrodes; Electric double-layer [EDL] capacitors; Processes for the manufacture thereof or of parts thereof
- H01G11/08—Structural combinations, e.g. assembly or connection, of hybrid or EDL capacitors with other electric components, at least one hybrid or EDL capacitor being the main component
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G11/00—Hybrid capacitors, i.e. capacitors having different positive and negative electrodes; Electric double-layer [EDL] capacitors; Processes for the manufacture thereof or of parts thereof
- H01G11/10—Multiple hybrid or EDL capacitors, e.g. arrays or modules
- H01G11/12—Stacked hybrid or EDL capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G11/00—Hybrid capacitors, i.e. capacitors having different positive and negative electrodes; Electric double-layer [EDL] capacitors; Processes for the manufacture thereof or of parts thereof
- H01G11/78—Cases; Housings; Encapsulations; Mountings
- H01G11/80—Gaskets; Sealings
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E60/00—Enabling technologies; Technologies with a potential or indirect contribution to GHG emissions mitigation
- Y02E60/13—Energy storage using capacitors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Electric Double-Layer Capacitors Or The Like (AREA)
Abstract
본 발명의 전기 이중층 커패시터에 있어서, 적어도 3개의 프레임 형상의 개스킷이 적층되어 있다. 다공성 세퍼레이터를 사이에 개재시키는 수개의 분극성 전극을 포함하는 셀 부재가 중심 개스킷 내에 수용되어, 한 쌍의 집전체 사이에 개재되어 있다. 상부 및 하부의 프레임 형상의 개스킷은 그 중심 개스킷의 양 단측에 접착되고, 집전체들이 2개의 대향하는 개스킷에 의해 개재되고 유지되어 그 중심 개스킷의 내부를 밀봉하고 있다. 대향하는 개스킷 중의 적어도 하나의 내부 둘레 단면 내에 스텝부가 형성되어, 집전체의 측 에지부들 각각이 그 스텝부에 수납됨으로써, 집전체를 그 스텝부내에 배치하는 것을 용이하게 한다. 이 스텝부는 또한 작은 가압에 의해서도 집전체를 개스킷에 접착시킬 수 있게 한다. 집전체들의 측 에지부 모든 면들은 개스킷에 접촉되어, 고온 환경 하에서도 커패시터 셀로부터의 전해질 용액의 누출을 방지함으로써 전기 이중층 커패시터의 신뢰성을 향상시킨다.
Description
본 발명은 전기 이중층 커패시터에 관한 것이고, 특히 고체 분극성 전극을 이용하는 대용량 전기 이중층 커패시터에 관한 것이다.
제1 종래예의 전기 이중층 커패시터를 도 1 내지 도 3을 참조하며 설명한다.
도 1을 참조하면, 전기 이중층 커패시터의 셀 적층체(171)는 2개의 셀을 적층한 구조를 갖고 있다. 각각의 셀(161)은 프레임 형상의 개스킷(151), 개스킷(151) 내에 배치된 수개의 분극성 전극(110), 그 분극성 전극들 사이에 개재되어 있는 세퍼레이터, 및 개스킷(151)의 상부면에 부착되어 있는 집전체들(121)을 포함하고 있다. 전해질 용액(130)이 셀(161) 내부에 밀봉되어 있다. 분극성 전극들(110)은 집전체들(121)과 접촉한다. 개스킷(151)의 상부면과 하부면은 도 2에 도시된 바와 같이 편평하다.
분극성 전극들(110)은 일본 특개평4-288361에 개시된 바와 같이 활성탄/폴리아센 재료 등을 주성분으로 함유하는 고체 활성탄으로 이루어진다. 집전체(121)는 도전성 카본을 함유하는 고무 또는 플라스틱으로 이루어진다.
전기 이중층 커패시터의 내전압은 전해질 용액(130)의 전기분해 전압에 의해 제한되기 때문에, 셀들(161)은 요구되는 내전압에 따라 직렬로 접속된다. 또한, 도 3에 도시된 바와 같이, 셀 적층체(171)의 양측은 가압판들(190) 사이에 개재되어 셀들 사이에서와 단자전극들 사이에서 가압됨으로써, 집전체(121)와 분극성 전극(110)간의 접촉 저항을 감소시킨다.
최근에는, 이러한 구성을 갖는 전기 이중층 커패시터가 개선된 분극성 전극을 이용하여 대용량으로 제조되고, 등가 직렬 저항(equivalent series resistance; 이하, ESR 이라 함)을 감소시킴으로써 전기 이중층 커패시터의 새로운 용도가 발견되고 있다. 그 예로서, 납축전지와 결합되어 자동차의 시동모터를 구동시키기 위한 전원으로서의 용도와, 태양전지와 결합된 보조전원으로서의 용도가 있다.
전기 이중층 커패시터가 이러한 용도로 이용되는 경우에, 전기 이중층 커패시터가 고온 환경에 놓이게 될 가능성이 있고, 이러한 환경에서는 전기 이중층 커패시터는 높은 신뢰성이 요구된다. 하지만, 전술한 제1 종래예의 전기 이중층 커패시터는 다음과 같은 문제점을 가지고 있다.
(1) 셀 적층체(171)에 있어서, 셀(161) 내의 전해질 용액(130)은 서로 다른 재료로 이루어진 개스킷들(151)과 집전체들(121)의 부착에 의해 밀봉된다. 고온에서, 이 전해질 용액은 열팽창된다. 또한, 과전압의 인가에 의해 또는 고온에 의해 셀 내에는 가스가 발생한다. 도 1에 도시된 바와 같이, 집전체(121)의 외부 둘레 단면은 셀 적층체(171)의 측면에 노출되어 있다. 이러한 구조 때문에, 전해질 용액의 열팽창과 셀 내의 가스의 발생으로 인한 개스킷과 집전체와의 분리에 의해서 개스킷들(151)과 집전체들(121) 사이에 간극이 형성되고, 그 간극으로부터 셀 내부의 전해질 용액(130)이 누출된다는 문제점이 있다.
(2) 분극성 전극들(110)과 집전체들(121)의 전기적 접촉을 향상시키기 위하여, 셀 적층체(171)는 최외측 집전체(121)에서 외측으로부터 가압되고 거의 변형되지 않는 고강성의 금속판(도 3의 가압판(190)을 참조)에 의해 협지되어 있는 구조를 가진다. 또한, 전기 이중층 커패시터의 구성재료들에 있어서, 분극성 전극들(110)은 활성탄의 소결체와 같이 경성과 강성을 갖는 부재로 이루어지며, 개스킷(151)은 제품의 치수의 정밀도를 향상시키기 위해 ABS 수지와 같은 경성의 재료로 이루어지는 경우가 많다. 집전체(121)는 얇고 탄성을 가진 도전성 고무로 이루어지기 때문에, 집전체(121)가 가압되면 위치 어긋남이 발생한다. 그 결과, 집전체(121)에는 강한 힘이 국부적으로 작용하게 되어, 집전체(121) 내에 균열이 발생하는 문제점이 있다.
전술한 문제점을 해결하기 위한 기술은 일본 특개평8-78291호(제2 종래예), 일본 실개소61-117238호(제3 종래예), 및 일본 특개평5-46026호(제4 종래예)에 개시되어 있다.
제2 종래예의 전기 이중층 커패시터에 있어서, 도 4에 도시된 바와 같이, 셀 적층체(172)의 셀(162) 내부에의 집전체(122)의 외경이 집전체(121)의 최외측에서의 외경보다 작다. 즉, 전기 이중층 커패시터는, 도 5에 도시된 바와 같이, 셀 내부의 집전체(122)의 외경이 개스킷(152)의 내경과 외경 사이의 중간값을 가지도록 설정되고, 집전체(122)의 둘레 에지부가 개스킷(152)의 내부 둘레 면의 리세스부(153)에 수납되어 있는 구조를 갖는다.
제3 종래예의 전기 이중층 커패시터에 있어서, 도 6에 도시된 바와 같이, 개스킷(154)의 양단면의 내부 둘레부에 스텝부들이 형성되어 있고, 이들 스텝부에 집전체(123)가 수납되고, 셀은 전기 이중층 커패시터 내부에 이루어진다. 이러한 셀을 2개 이상으로 적층하여, 제3 종래예의 셀 적층체가 형성된다.
또한, 도 7에 도시된 바와 같이, 제4 종래예의 전기 이중층 커패시터에 있어서, 셀 적층체(173)의 셀(163)의 개스킷(155)의 상부면과 하부면 모두의 프레임 전체 둘레에는 각각 오목부가 형성되어 있다. 이 오목부에 대응하여 돌기부가 집전체(124)에 형성되어 있고, 이 돌기부는 오목부와 끼워맞춤되어 있다. 도 8은 개스킷(155)의 개략도이다. 오목부(156)가 개스킷(155)의 상부면과 하부면 모두의 프레임 전체 둘레에 형성되어 있다.
제2 내지 제4 종래예의 전기 이중층 커패시터에 있어서는, 각각의 셀들 사이에 밀봉 강도를 강화시킴으로써 균열 내지 분리에 의한 전해질 용액의 누출을 방지하고 있다.
하지만, 제2 내지 제4 종래예의 전기 이중층 커패시터에는, 생산성을 향상시키고 신뢰성을 확보하기 어렵기 때문에 다음과 같은 문제점이 있다.
셀내의 집전체(122)의 측단부를 개스킷(152)의 오목부에 삽입한 후 개스킷(152)을 가압함으로써, 제2 종래예의 전기 이중층 커패시터가 제작된다. 그 결과, 집전체(122)와 개스킷(152)의 접착 강도가 향상되어, 제2 종래예의 전기 이중층 커패시터의 밀봉 신뢰성은 전술한 제1 종래예의 커패시터보다 향상된다.
하지만, 도 5에 도시된 바와 같이, 개스킷(152)의 상단면 및 하단면은 편평하고, 집전체(122)가 두께를 가지고 있기 때문에 집전체(122)의 측단부가 수납되는 개스킷(152)의 오목부(153)는 두껍게 되고, 집전체(122)가 삽입되지 않는 오목부(153)의 부분은 얇게 되어 있다. 서로 다른 두께를 가진 경계부분에서는 변형이 발생되기 때문에, 집전체(122)와 개스킷(152)은 서로 분리되어 전해질 용액을 누출시키게 되어, 신뢰성을 확보할 수 없게 된다.
또한, 제2 종래예의 커패시터에 있어서, 최외측의 집전체(121)는 서로 다른 재질을 갖는 개스킷(52)과 집전체(121)로써 가스를 밀봉하는 구조이고, 이 밀봉 구조는 도 1의 제1 종래예의 커패시터와 동일하므로, 고온환경에서는 더 큰 압력부하가 집전체(121)에 최외측으로 인가되고, 그 결과, 개스킷(152)과 집전체(121) 사이의 분리로 인하여 전해질 용액이 누출된다. 또한, 셀 내부의 집전체들(122)을 조립함에 있어서 위치 어긋남이 발생할 가능성이 높아진다. 이러한 위치 어긋남으로 인하여 압력의 불균일화가 일어남으로써, 셀 적층체에 ESR이 발생되고 전해질 용액이 셀 적층체로부터 누출된다. 이로써, 전기 이중층 커패시터의 수율의 감소, 즉, 생산성의 감소와 같은 문제점이 발생된다.
제3 종래예의 전기 이중층 커패시터에 있어서, 집전체(123)는 개스킷의 양단면의 내부 둘레부에 형성된 스텝부들(58)이 내장되어 있기 때문에, 제2 종래예와 비교하여 개스킷에 대한 집전체의 접착 강도가 향상된다. 하지만, 셀 적층체의 외측의 집전체는 개스킷으로부터 벗겨져 떨어질 수도 있어, 고온환경에서는 커패시터의 외측으로 전해질 용액이 누출될 수도 있다. 더욱이, 제3 종래예의 커패시터는, 셀 적층체의 셀들 사이의 전기 접촉 신뢰성이 고온에서 더욱 감소한다는 문제점을 가지고 있다.
다음, 제4 종래예의 전기 이중층 커패시터를 살펴본다. 이 커패시터에 있어서는, 집전체(124)의 돌기부가 개스킷(155)의 오목부(156)에 삽입되어 있으므로, 셀 적층체의 최외층의 집전체로부터 압력이 인가되는 때에 집전체(124)의 위치 어긋남이 발생하기가 어렵게 된다. 하지만, 집전체(124)의 돌기부의 두께가 개스킷(155)의 오목부의 깊이보다 큰 경우에는, 집전체(124)의 돌기부와 개스킷(155)의 오목부가 끼워맞춤되는 부분에서 개스킷(155) 내에 크린클링이 발생하게 된다. 크린클링은 집전체와 개스킷 사이에서 간극을 발생시킴으로써, 집전체와 개스킷이 서로 쉽게 분리되게 한다.
더욱이, 제4 종래예의 커패시터는, 제1 종래예의 커패시터의 구조와 마찬가지로 집전체의 외경과 개스킷의 외경이 서로 동일하게 구성되고, 서로 재질이 다른 개스킷(155)과 집전체(124)가 접착되어 있기 때문에, 개스킷(155)과 집전체(124) 사이에는 열적 스트레스 등에 의해 분리가 용이하게 일어나게 된다.
본 발명은 전술한 문제점에 착안하여 이루어진 것으로서, 본 발명의 목적은 생산성을 향상시킬 수 있는 전기 이중층 커패시터를 제공하는 것이다.
본 발명의 다른 목적은 고온 환경에서도 신뢰성을 향상시키는 전기 이중층 커패시터를 제공하는 것이다.
도 1은 제1 종래예의 전기 이중층 커패시터의 셀 적층체를 도시하는 단면도.
도 2는 제1 종래예의 전기 이중층 커패시터의 개스킷을 도시하는 단면도.
도 3은 제1 종래예의 전기 이중층 커패시터를 도시하는 측면도.
도 4는 제2 종래예의 전기 이중층 커패시터의 셀 적층체를 도시하는 단면도.
도 5는 제2 종래예의 전기 이중층 커패시터의 개스킷을 도시하는 단면도.
도 6은 제3 종래예의 전기 이중층 커패시터의 셀을 도시하는 단면도.
도 7은 제4 종래예의 전기 이중층 커패시터의 셀 적층체를 도시하는 단면도.
도 8은 제4 종래예의 전기 이중층 커패시터의 개스킷을 도시하는 단면도.
도 9는 본 발명의 제1 실시예에 따르는 전기 이중층 커패시터의 셀 적층체를 도시하는 단면도.
도 10은 본 발명의 제1 실시예에 따르는 전기 이중층 커패시터의 개스킷을 도시하는 단면도.
도 11은 본 발명의 제1 실시예에 따르는 전기 이중층 커패시터를 도시하는 측면도.
도 12는 본 발명의 제2 실시예에 따르는 전기 이중층 커패시터의 셀 적층체를 도시하는 단면도.
도 13은 본 발명의 제2 실시예에 따르는 전기 이중층 커패시터의 개스킷을 도시하는 단면도.
도 14는 표 1에 나타낸 제1 실시예 및 제2 실시예에서의 스텝부의 깊이, 집전체의 두께, 및 불량률의 관계를 나타내는 그래프.
*도면의 주요부분에 대한 간단한 설명*
10a, 10b, 10c, 10d : 분극성 전극
20a, 20b, 20c : 집전체
30 : 전해질 용액
40a, 40b : 세퍼레이터
51, 52a, 52b, 53, 55a, 55b : 개스킷
56, 56a, 56b, 56c, 54, 54a, 54b, 57, 57a, 57b, 57c : 스텝부
61, 61a, 61b, 62 : 셀
71, 72: 셀 적층체
90 : 가압판
전술한 목적을 이루기 위해, 본 발명에 따르면 다음과 같은 전기 이중층 커패시터가 제공된다.
다공질 세퍼레이터가 사이에 개재되는 수개의 분극성 전극을 포함하는 셀 부재가 프레임 형상의 제1 개스킷 내에 수용되어 있고, 제1 집전체 및 제2 집전체의 집전체들이 그 개스킷의 상단측과 하단측에 각각 부착되어 있다.
또한, 제2 개스킷과 제3 개스킷의 다른 프레임 개스킷들이 제1 개스킷의 상단측과 하단측에 부착되어, 제1 개스킷과 함께 제1 집전체와 제2 집전체를 각각 개재하여, 제1 개스킷의 내부를 밀봉하고 있다.
본 발명의 전기 이중층 커패시터는 대향하는 개스킷들 중의 적어도 하나의 내부 둘레 단면 내에 스텝부가 형성되어 있고 각각의 집전체의 측 에지부가 그 스텝부에 수납되어 있는 구조를 가지고 있다. 개스킷에서의 집전체의 배치가 용이하게 될 수 있고, 그 스텝부에 의해 작은 가압에 의해서도 집전체가 개스킷에 접착될 수 있다.
또한, 본 발명의 전기 이중층 커패시터는 각각의 집전체의 측 에지부의 모든 면들이 대향하는 개스킷들에 접촉하고 있어, 고온 환경 하에서도 전해질 용액을 누출을 방지함으로써, 전기 이중층 커패시터의 신뢰성을 향상시킨다.
특히, 본 발명의 전기 이중층 커패시터에 있어서는 스텝부의 깊이에 대한 집전체의 두께의 비를 0.1 내지 3.0으로 조절함으로써, 고온 환경 하에서도 높은 신뢰성을 갖는 전기 이중층 커패시터가 얻어질 수 있다.
실시예
본 발명의 제1 실시예에 따르는 전기 이중층 커패시터를 도 9를 참조하며 설명한다.
도 9를 참조하면, 본 발명에 따르는 전기 이중층 커패시터의 셀 적층체(71)는 셀들(61a 및 61b)이 수직으로 적층되어 있는 구조를 가지고 있다. 셀(61a)은 다공질 세퍼레이터(40a)와, 이 세퍼레이터(40a)의 상부면과 하부면에 각각 접촉하여 배치되어 있는 분극성 전극(10a) 및 분극성 전극(10b)과, 이들 분극성 전극(10a 및 10b)의 외부면들에 각각 접촉하여 배치되어 있는 집전체(20a) 및 집전체(20b)를 포함하고 있다. 또한, 셀(61b)은 다공질 세퍼레이터(40b)와, 이 세퍼레이터(40b)의 상부면과 하부면에 각각 접촉하여 배치되어 있는 분극성 전극(10c) 및 분극성 전극(10d)과, 이들 분극성 전극(10c 및 10d)의 외부면들에 각각 접촉하여 배치되어있는 집전체(20b) 및 집전체(20c)를 포함하고 있다. 집전체(20b)는 셀들(61a 및 61b)의 집전체로서의 역할을 하고 있다.
셀(61a)은 집전체(20a), 세퍼레이터(40a), 분극성 전극(10a) 및 분극성 전극(10b)을 둘러싸도록 배치되어 있는 개스킷으로서, 도 10에 도시된 바와 같이 집전체(20a)의 측단부를 수납하는 스텝부(56a)를 상단면의 내부 둘레 에지부에 구비하고 있는 개스킷(52a)과, 개스킷(52a)과 동일한 외부 둘레 치수를 가지며 개스킷(52a)의 상단면과 집전체(20a)의 둘레부 면에 접착되어 있는 개스킷(51)을 포함하고 있다. 전해질 용액(30)은 셀(61a)의 내부에 수납되어 있고, 개스킷(52a)과 집전체들(20a 및 20b)에 의해 밀봉되어 있다.
마찬가지로, 셀(61b)은 집전체(20b), 세퍼레이터(40b), 분극성 전극(10c) 및 분극성 전극(10d)을 둘러싸도록 배치되어 있는 개스킷으로서 도 10에 도시된 바와 같이, 집전체(20b)의 측단부를 수납하는 스텝부(56b)를 상단면의 내부 둘레 에지부에 구비하고 있는 개스킷(52b)과, 집전체(20c)의 측단부를 수납하는 스텝부(56b)를 상단면의 내부 둘레 에지부에 구비하고 있는 개스킷으로서 개스킷(52b)의 하단면과 집전체(20c)의 둘레부 면에 접촉되어 배치되어 있는 개스킷(53)을 포함하고 있다. 개스킷(52a)과 개스킷(52b)은 그 구조가 서로 동일하다.
전해질 용액(30)은 셀(61b)의 내부에 수납되어 있고, 개스킷(52b)과 집전체들(20b 및 20c)에 의해 밀봉되어 있다.
각각의 스텝부(56a 내지 56c)의 깊이는 집전체들(20a 및 20b)의 두께와 동일하도록 설정되는 것이 바람직하다. 개스킷(51)의 상하단면은 편평하다.
분극성 전극들(10a 내지 10d)은 동일한 두께를 갖는 것이 바람직하다. 이들 분극성 전극은 활성탄 분말을 페놀수지 등의 결합제로 혼합한 후 그 혼합물을 소결함으로써 얻어지는 블록형상의 활성탄으로 이루어진다. 결합제 또는 분극성 전극의 제조방법은 전술한 예에 국한되지 않는다.
집전체들(20a 내지 20c)은 카본분말 등의 도전성 재료가 교반되어 있는 부틸고무 시트 또는 폴리에틸렌으로 형성된다.
세퍼레이터(40)는 다공성 부재로 이루어지며, 그 재료는 비도전성이고 이온 투과막이라면 제한되지 않는다. 예를 들면, 세퍼레이터(40)는 유리섬유 세퍼레이터 등일 수도 있다.
개스킷들(51, 52a, 52b, 및 53)은 프레임 형상의 부재이고, 이러한 형상은 일반적으로 직사각형 또는 원통형이다. 개스킷들(51, 52a, 52b, 및 53)은 집전체들(20a 내지 20c)에 대응하여 분극성 전극들(10a 내지 10c)과, 세퍼레이터들(40a 및 40b)과, 묽은 황산 등의 전해질 용액(30)을 수납하고 밀봉하는데에 이용된다. 개스킷의 재료는 고무 또는 플라스틱, 예를 들면 부틸고무, 폴리에틸렌 수지, ABS 수지 등의 절연체일 수도 있다.
전술한 바와 같이, 본 발명의 전기 이중층 커패시터의 셀은 프레임 개스킷, 프레임 개스킷 내에 설정되어 있는 다공질 세퍼레이터로 분리된 수개의 분극성 전극들, 개스킷의 양단부에 부착되어 프레임을 밀봉하는 집전체를 포함하고 있다. 그리고, 본 발명에 따르는 전기 이중층 커패시터에 있어서, 집전체를 수납하기 위한 스텝부가 개스킷의 내부 둘레 에지부 상에 배치됨으로써, 개스킷 내에 집전체의배치를 용이하게 할 수 있고, 작은 가압으로도 집전체와 개스킷을 용이하게 접착할 수 있다. 또한, 집전체들의 둘레 에지부의 모든 면은 개스킷으로 둘러싸여 접착됨으로써, 고온 환경 하에서 집전체의 접착 강도의 감소에 기인하는 전해질 용액의 누출을 방지하게 된다.
다음, 본 실시예에 따르는 전기 이중층 커패시터의 제조방법을 도 9 및 도 10을 참조하며 설명한다. 우선, 집전체(20c)의 측 에지부는 개스킷(53)의 스텝부(56c) 내로 결합되고, 스텝부(56b)를 상단부 내부측에 갖는 개스킷(52b)은 집전체(20c)에 부착되어 있다.
다음, 세퍼레이터(40b)는 분극성 전극(10b)와 분극성 전극(10c) 사이에 개재되어 있고, 이들 부재는 개스킷(52b)의 프레임 내에 수납되어 있다. 다음, 전해질 용액, 예로서 30Wt%의 묽은 황산(30)을 분극성 전극들(10c 및 10d)과 세퍼레이터(40b)를 수납하고 있는 개스킷(52b) 내부로 주입한 후, 집전체(20b)를 개스킷(52b)의 스텝부(56b) 내에 결합시킨다.
다음, 스텝부(56a)를 상단부의 내부 둘레부에 갖는 개스킷(52a)은 집전체(20b)에 부착되어 있고, 세퍼레이터(40a)는 분극성 전극(10b)과 분극성 전극(10a) 사이에 개재되어 있고, 이들 부재는 개스킷(52a)의 프레임 내에 수납되어 있다. 다음, 전해질 용액을 분극성 전극들(10a 및 10b)과 세퍼레이터(40a)를 수납하고 있는 개스킷(52a) 내부로 주입한 후, 집전체(20a)의 측 에지부를 개스킷(52a)의 스텝부(56) 내에 결합시킨다. 셀을 더 적층하는 경우에는, 개스킷 부착 공정으로부터 집전체 결합 공정까지의 상기 공정을 반복한다.
다음, 편평한 상부면 및 하부면을 갖는 개스킷(51)이 개스킷(52a) 및 집전체(20a)에 부착됨으로써, 전기 이중층 커패시터의 셀 적층체(71)가 얻어질 수 있게 된다. 에폭시 수지 등의 절연성 수지가 외측 둘레 측부에 피막되어 개스킷들(52a 및 52b)을 접착함으로써, 셀들(61 및 62) 사이의 밀봉을 강화할 수 있게 된다. 에폭시 수지 등의 절연성 수지는 열경화 수지 또는 자외선경화 수지 등으로 대체될 수도 있다.
다음, 도 11에 도시된 바와 같이, 단자 전극(80)이 셀 적층체(71)의 최외측 윤곽의 양측에서 집전체들(20a 및 20b)의 면들 상에 배치된 가압판들(90) 사이에 개재되고, 양측의 가압판들(90)을 예로서 볼트와 너트(도시되지 않음)에 의해 가압됨으로써, 전기 이중층 커패시터가 완성된다.
이렇게 완성된 전기 이중층 커패시터의 샘플(제1 실시예)의 치수의 예가 표 1에 도시되어 있다. 표 1에 도시된 바와 같이, 개스킷들(52a, 52b, 및 53)의 외부 둘레 두께와 내부 둘레 두께 사이의 차이는 0.1mm 이다. 이 차이는 스텝부들(56a, 56b, 56c)의 깊이(A)를 나타내고, 집전체들(20a, 20b, 20c)의 두께(t)와 동일한 치수를 갖는다. 스텝부들(56a, 56c, 56c)은 83mm의 길이(L)와 63mm의 폭(W)을 갖는다. 집전체의 두께(t)에 대한 스텝부들(56a, 56c, 56c)의 깊이(A)의 비(A/t)의 값은 0.1보다 크고 3보다 작은 것이 바람직하다. 가장 바람직한 값은 0.2부터 2.5까지의 범위이다. 이에 대한 이유는 후술한다. 표 1의 샘플에 있어서, A/t의 값은 1로 설정되어 있다. 본 실시예에 있어서, 18개의 셀이 직렬로 적층되어, 15V의 내전압을 갖는 셀 적층체가 제조된다.
| 구성요소 | 길이(L) | 폭(W) | 두께(t) |
| 분극성 전극(10a ∼ 10d) | 70 | 50 | 5 |
| 세퍼레이터(40a, 40b) | 72 | 52 | 0.2 |
| 집전체(20a ∼ 20b) | 82 | 62 | 0.1 |
| 개스킷(51)외부 둘레내부 둘레 | 8474 | 6454 | 1.01.0 |
| 개스킷(52a, 52b)외부 둘레내부 둘레 | 8474 | 6454 | 10.310.2 |
| 개스킷(53)외부 둘레내부 둘레 | 8474 | 6454 | 1.11.0 |
분극성 전극들(10a 내지 10d)은 동일한 페놀 활성탄 분말과 페놀 수지 분말을 70/30 wt%로 혼합하고, 그 혼합물을 분쇄하고, 조립하고, 소결하여 제조된다.
다음, 본 발명의 제2 실시예에 따르는 전기 이중층 커패시터를 도 12 및 도 13을 참조하며 설명한다.
도 12를 참조하면, 집전체를 수납하는 스텝부들이 셀의 개스킷의 양단부에 배치되어 있다는 것을 알 수 있다. 본 실시예의 커패시터는 전술한 본 발명의 제1 실시예와는 이러한 점에서 상이하다. 도 13에 도시된 개스킷의 개략도를 참조하면, 집전체의 측 에지부를 수납하는 스텝부들(57b 및 57c)은 개스킷들(55a 및 55b)의 상하단부들의 내부측에 배치되어 있다. 또한, 셀 적층체(72)의 최외측 윤곽에서 개스킷들(54a 및 54b)의 면은 집전체와 접촉하여 있고, 이 면에는 집전체의 측 에지부를 수납하는 스텝부들(57a 및 57b)이 제공되어 있다. 스텝부(57a 내지 57f)의 깊이는 집전체의 측 에지부의 두께의 약 절반 정도이다. 각각의 집전체는 수직으로 부착된 개스킷의 스텝부들(57a 내지 57f)에 의해 형성된 오목부내에 수납된다. 본 발명에 따르는 전기 이중층 커패시터에 있어서 이들 스텝부가 개스킷의 내부 둘레 에지부 상에 배치됨으로써, 집전체는 개스킷으로 용이하게 인도될 수 있고, 또한 작은 가압으로써도 집전체와 개스킷의 접착을 행할 수 있다.
본 발명에 따르는 이 실시예의 전기 이중층 커패시터의 셀은 프레임 개스킷, 프레임 개스킷 내부에 설정되고 다공질 세퍼레터로 분리되어 있는 수개의 분극성 전극들, 및 개스킷의 양단측에 부착되어 프레임 개스킷을 밀봉하는 집전체를 포함하고 있다. 그리고, 집전체들의 둘레 에지부의 모든 면은 개스킷에 의해 둘러싸이고 접착되어 있음으로써, 고온 환경 하에서 집전체의 접착 강도가 감소함에 기인하여 전해질 용액이 누출하는 것을 방지한다.
이 실시예에 따르는 전기 이중층 커패시터를 제조하기 위한 조건과 방법은 전술한 제1 실시예와 동일하다. 이렇게 완성된 전기 이중층 커패시터의 샘플(제2 실시예)의 치수의 예는 표 2에 나타나 있다.
집전체들의 측 에지부를 수납하는 개스킷들(54a, 54b, 55a 및 55b)의 스텝부들(57a 내지 57b)의 치수는 길이(L)가 83mm이고, 폭(W)이 63mm이며, 깊이(B)가 0.05mm이다. 표 2에 있어서, 집전체들(20a, 20b, 및 20c)의 각각의 두께(t)에 대한 수직으로 적층된 개스킷들의 적층면들의 스텝부들의 깊이의 총합(2xB 에 대응함)의 비는 1로 설정되어 있지만, 이 비의 값은 0.1보다 크고 3보다 작은 것이 바람직하다. 더욱 바람직한 값은 0.2부터 2.5까지의 범위이다. 이에 대한 이유는 후술한다.
| 구성요소 | 길이(L) | 폭(W) | 두께(t) |
| 분극성 전극(10a ∼ 10d) | 70 | 50 | 5 |
| 세퍼레이터(40a, 40b) | 72 | 52 | 0.2 |
| 집전체(20a ∼ 20c) | 82 | 62 | 0.1 |
| 개스킷(54)외부 둘레내부 둘레 | 8474 | 6454 | 1.01.0 |
| 개스킷(55a, 55b)외부 둘레내부 둘레 | 8474 | 6454 | 10.310.2 |
다음, 본 발명에 따르는 전술한 제1 및 제2 실시예의 비교예들(종래기술)을 설명한다.
제1 비교예
제1 비교예로서, 도 1에 도시된 셀 적층체와 동일한 단면 구조를 갖는 전기 이중층 커패시터가 제조된다. 이 전기 이중층 커패시터를 제조하기 위한 조건과 방법은 전술한 본 발명의 실시예들과 실질적으로 동일하다.
이 비교예의 전기 이중층 커패시터의 샘플의 치수의 예를 도 3에 나타내었다. 전해질 용액(130) 및 그 밖의 다른 부재들의 재료는 전술한 본 발명의 실시예들과 실질적으로 동일하다.
제2 비교예
제2 비교예로서, 도 4에 도시된 셀 적층체와 동일한 단면 구조를 갖는 전기 이중층 커패시터가 제조된다. 이 전기 이중층 커패시터를 제조하기 위한 조건과 방법은 전술한 본 발명의 실시예들과 실질적으로 동일하다.
전해질 용액(130) 및 그 밖의 다른 부재들의 재료는 전술한 본 발명의 실시예들과 실질적으로 동일하다.
제2 비교예의 셀 내부의 집전체(122)의 크기는 길이(L)가 82mm이고, 폭(W)이 62mm이며, 두께(t)가 0.1mm이 되도록 설정되어 있다. 그 밖의 다른 부재들의 크기는 제1 비교예와 동일하다.
| 구성요소 | 길이(L) | 폭(W) | 두께(t) |
| 분극성 전극(110) | 70 | 50 | 5 |
| 세퍼레이터(140) | 72 | 52 | 0.2 |
| 집전체(121) | 84 | 64 | 0.1 |
| 개스킷(151)외부 둘레내부 둘레 | 8474 | 6454 | 10.210.2 |
제3 비교예
제3 비교예로서, 도 7에 도시된 셀 적층체와 동일한 단면 구조를 갖는 전기 이중층 커패시터가 제조된다. 이 전기 이중층 커패시터를 제조하기 위한 조건과 방법은 전술한 본 발명의 실시예들과 실질적으로 동일하다.
전해질 용액(130) 및 그 밖의 다른 부재들의 재료는 전술한 본 발명의 실시예들과 실질적으로 동일하다. 개스킷(155)의 리세스부(156)의 깊이는 1mm로 설정되어 있다.
다음, 본 발명의 제1 및 제2 실시예와 제1 내지 제3 비교예의 전기 이중층 커패시터에 대한 제조시의 불량발생비율 및 신뢰성의 상대 평균 수명을 측정 결과를 설명한다.
신뢰성의 상대 평균 수명은 70℃ 에서 d.c. 15V 가 인가된 상태에서 각각의 샘플에 대하여 샘플에 결함(전해질 용액이 외부로 누출되는 것)이 발생할 때까지경과된 시간을 얻는 방식으로 얻어지며, 그 얻어진 결과는 웨이불 차트(Weibull chart) 상에 도시되며, 각각의 레벨의 평균수명(MTTF)은 그 결과로부터 얻어진다. 각각의 샘플의 평균수명은 제1 비교예의 평균수명이 1 이 되도록 하여 정규화된다. 샘플의 개수는 각각의 레벨에 대해 30개로 설정되어, 이들의 평균이 얻어진다. 그 결과가 표 4에 나타나 있다.
표 4에 있어서, 제1 실시예의 A/t값은 집전체의 두께에 대한 개스킷의 스텝부의 깊이의 비이고, 제2 실시예의 2B/t값은 집전체의 두께에 대한 적층된 개스킷들의 상부 및 하부 스텝부들의 총합의 비이다. 도 14는 표 4에 도시된 본 발명의 제1 및 제2 실시예에서 집전체의 두께에 대한 개스킷의 스텝부의 깊이의 비(A/t 및 2B/t)를 가로축으로 하고 불량률을 세로축으로 하여 나타낸 그래프이다.
표 4를 참조하면, 제1 비교예와 비교하여, 제2 및 제3 비교예의 커패시터들은 각각 21%와 29% 의 공정불량률을 가지고 있으며, 이들은 각각 제1 비교예보다 30%와 22% 만큼 작다. 마찬가지로, 상대 평균수명들은 각각 2.4배와 2.8배 만큼 연장된다.
반대로, A/t값이 0.5부터 1.5까지인 본 발명의 제1 실시예에 있어서는, 그 공정불량률이 0 내지 2%이고, 그 상대 평균수명은 10배 이상이 되며, 이는 제1 비교예뿐만아니라 제2 및 제3 비교예에 비해 매우 향상되어 있다. 또한, 본 발명의 제2 실시예에 있어서의 공정불량률과 상대 평균수명은 2B/t값이 0.5로부터 1.5까지인 제한 갖으며 제1 내지 제3 비교예에 비해 매우 향상되어 있다.
도 14를 참조하면, 본 발명에 있어서, 그 불량률을 20% 이하(80% 이상의 수율)로 설정하기 위하여, A/t 및 2B/t값은 0.1보다 크고 3.0보다 작도록 설정될 필요가 있다. 전술한 소망하는 불량률을 더욱 안정적으로 얻기 위하여, 더욱 바람직한 값이 0.2 이상 내지 2.5 이하로 설정되어야 한다는 것을 발견하였다.
통상적으로, 집전체(20)의 두께가 집전체 수납 부분(스텝부(56a 내지 56c, 및 57a 내지 57f))의 깊이의 치수(A 및 2B)보다 약간 크게 되어 있는 경우에, 집전체에 압력이 인가될 때에 파괴되지 않을 정도로 집전체가 유연하게 크래쉬되기 때문에 집전체는 패킹으로서 역할을 하게 됨으로써, 전해질 용액의 누출을 어렵게 한다. 하지만, 집전체의 두께가 집전체 수납부분의 두께보다 점차로 커지게 되면서, 압력이 집전체에 인가되는 경우에 위치 어긋남이 발생하게 되고, 결과적으로, 동일한 재질로 이루어진 개스킷들이 서로 접촉되지 않게 되는 종래의 구조와 마찬가지로 밀봉 강도가 약해지게 된다. 반대로, 집전체 수납부분(스텝부(56a 내지 56c, 및 57a 내지 57f))의 치수(A 및 2B)가 삽입된 집전체보다 너무 커지게 되면서, 압력이 인가되는 때에 위치 어긋남이 발생하기 어렵게 된다. 하지만, 집전체는 플로팅 상태에 있기 때문에, 압력이 역으로 집전체에 인가되는 경우에, 집전체는 셀 내부로 이동하게 되고, 셀들 사이에서 전해질 용액(130)이 연결되어, 단위 셀 당의 전압이 증가되는 결과로 된다. 또한, 전위 밸런스가 깨지고 신뢰성이 감소될 수도 있는 문제점이 발생한 것을 예상할 수 있다.
본 발명에 따르는 전기 이중층 커패시터에 있어서, 공정중에 결함은 거의 발생하지 않고, 상대 평균 수명은 현저히 향상된다. 특히, 이상과 같은 효과는 집전체 수납부분(스텝부)이 개스킷의 일측에 배치되어 있는 경우에 현저하게 된다. 그이유에 대해 이하에서 설명한다.
오목부와 돌기부의 체결부분은 제4 비교예에서 같이 배치되어 있지만(도 7을 참조), 다른 재료들 사이의 접착 강도는 충분하지 않게 된다. 체결부분을 제외하고는 개스킷과 집전체의 접착면은 온도 부하 등에 의해 벗겨지고 크랙이 발생하게 되고, 그 크래킹 또는 벗겨짐은 체결부분으로 확대되게 되어, 전해질 용액이 누출되게 된다. 한편, 예로서 제1 실시예와 같이 동일한 재질로 이루어진 개스킷들이 서로 접촉하고 있는 부분이 있다면(도 9를 참조), 접착 강도가 높게 되어, 분리가 일어나기 어렵게 된다. 그래서, 집전체와 개스킷이 서로 접촉하고 있는 부분에 크랙이 발생하더라도, 그리고 개스킷들이 서로 접촉하고 있는 부분에 크랙이 발생하지 않는다면, 셀 내부의 전해질 용액이 외부로 누출될 가능성은 거의 없게 된다고 생각된다. 사실, 제1 실시예의 A/t값이 0.5로부터 1.5까지로서 여기에서 이용된 샘플들에 있어서, 집전체와 개스킷이 서로 접촉하고 있는 부분에 크랙이 발생하더라도, 거기에서 크랙은 중지되며, 개스킷들이 서로 접촉하고 있는 부분까지 크랙이 연장되는 샘플은 없게 된다.
전술한 바와 같이, 본 발명에 따르는 전기 이중층 커패시터는 최외측 집전체의 외부측 상에 개스킷이 배치되고, 집전체의 측 에지부를 수납하는 스텝부가 개스킷의 단면 상에 배치되도록 구성되어 있음으로써, 다음과 같은 이점을 얻을 수 있다.
(1) 개스킷에 집전체를 부착하는 경우에의 크린클링 또는 어긋남을 억제할수 있고, 전기 이중층 커패시터의 제조 수율, 즉, 생산성을 향상시킬 수 있다.
(2) 고온 하에서 개스킷과 집전체의 접착 강도가 감소되는 것을 방지 할 수 있음으로써, 전해질 용액이 외부로의 누출이 발생하는 것을 방지 할 수 있어, 고온 하에서의 전기 이중층 커패시터의 신뢰성을 향상시킬 수 있다.
| 샘플 | 불량률(%) | 상대 평균 수명 |
| 제1 실시예A/t = 0.10.51.01.53.0 | 3920228 | 1.410.110.310.11.7 |
| 제2 실시예2B/t = 0.10.51.01.53.0 | 4220824 | 1.29.59.89.31.5 |
| 제1 비교예 | 51 | 1 |
| 제2 비교예 | 21 | 2.4 |
| 제3 비교예 | 29 | 2.8 |
본 발명의 바람직한 실시예에 대한 전술한 설명은 예시와 설명을 목적으로 행하여진 것이다. 본 발명이 상기에 개시된 구체적 형태로 한정하는 것으로 의도되지 않으며, 본 발명을 교시하기 위한 관점에서 변형이나 변경이 가능하고, 이들은 본 발명의 실시로부터 얻어질 수 있다. 전술한 실시예들은 본 발명의 사상을 설명하기 위해 선택되어 기술된 것으로서, 당해기술분야의 전문가라면 실제적인 응용을 위해 다양한 실시예를 구성할 수 있으며, 특별한 이용을 위한 다양한 변형예도 구성할 수 있을 것이다. 본 발명의 범위는 다음의 특허청구범위와 그 균등물에 의해 정하여진다.
Claims (10)
- 다공질 세퍼레이터를 사이에 개재시키고 있는 한 쌍의 분극성 전극으로 이루어진 셀 부재;상기 셀 부재를 그 내부에 수용하기 위한 프레임 형상의 제1 개스킷 - 상기 제1 개스킷은 내부 둘레 상부 에지부에 형성된 제1 스텝부를 구비함 -;상기 제1 스텝부 내에 수납되어 있는 제1 집전체 - 상기 제1 집전체는 상기 제1 개스킷의 상부면에 접착되어 있음 -;상기 제1 집전체 및 상기 제1 개스킷의 상부면에 접착되어 있는 프레임 형상의 제2 개스킷 - 상기 제2 개스킷은 상기 제1 개스킷과 동일한 둘레 치수를 가짐 -;상기 제1 개스킷의 하부면에 접착되어 있는 제2 집전체 - 상기 제2 집전체는 상기 제1 개스킷보다 작은 둘레 치수를 가짐 -; 및상기 제2 집전체 및 상기 제1 개스킷의 하부면에 접착되어 있는 프레임 형상의 제3 개스킷 - 상기 제3 개스킷은 상기 제1 개스킷과 동일한 둘레 치수를 가짐으로써 상기 제2 집전체의 측 에지부가 내부 둘레 에지부에 형성된 제2 스텝부 내에 수납됨 -을 포함하는 것을 특징으로 하는 전기 이중층 커패시터.
- 제1항에 있어서,상기 제1 스텝부는 상기 제1 집전체의 두께와 동일한 깊이를 갖고, 상기 제2 스텝부는 상기 제2 집전체의 두께와 동일한 깊이를 갖는 것을 특징으로 하는 전기 이중층 커패시터.
- 제1항에 있어서,상기 제2 개스킷에는 상기 제1 집전체의 상기 측 에지부를 부분적으로 수납하기 위한 내부 둘레 에지부에 제3 스텝부가 제공되고, 상기 제1 개스킷에는 상기 제2 집전체의 상기 측 에지부를 부분적으로 수납하기 위한 내부 둘레 하부 에지부에 제4 스텝부가 제공되는 것을 특징으로 하는 전기 이중층 커패시터.
- 제1항에 있어서,상기 제1 집전체의 두께에 대한 상기 제1 스텝부의 깊이의 비는 0.1 내지 3.0이고, 상기 제2 집전체의 두께에 대한 상기 제2 스텝부의 깊이의 비는 0.1 내지 3.0인 것을 특징으로 하는 전기 이중층 커패시터.
- 제3항에 있어서,상기 제1 집전체의 두께에 대한 상기 제1 스텝부와 제3 스텝부의 깊이의 합의 비는 0.1 내지 3.0이고, 상기 제2 집전체의 두께에 대한 상기 제2 스텝부와 제4 스텝부의 깊이의 합의 비는 0.1 내지 3.0인 것을 특징으로 하는 전기 이중층 커패시터.
- 제1항에 있어서,상기 제1 집전체 및 상기 제2 집전체의 재료는 도전성을 갖고 있는 부틸 고무 시트와 폴리에틸렌 시트 중의 하나인 것을 특징으로 하는 전기 이중층 커패시터.
- 제1항에 있어서,상기 분극성 전극의 재료는 블록형상의 활성탄인 것을 특징으로 하는 전기 이중층 커패시터.
- 제1항에 있어서,상기 제1 개스킷, 상기 제2 개스킷, 및 상기 제3 개스킷의 재료는 부틸고무, 폴리에틸렌 수지, 및 ABS 수지 중에서 선택되는 것을 특징으로 하는 전기 이중층 커패시터.
- 제1항에 있어서,상기 제1 개스킷 내부에 전해질 용액이 밀봉되어 있는 것을 특징으로 하는 전기 이중층 커패시터.
- 제1항에 있어서,내부 둘레 상부 에지부에 형성된 제3 스텝부에 수납되어 있는 제3 집전체와 함께, 상기 제1 개스킷과 동일한 형상을 갖고 상기 제1 개스킷과 상기 제3 개스킷 사이에 개재되는 제4 개스킷 내에 수납되어 있는 제2 셀부재를 더 포함하는 것을 특징으로 하는 전기 이중층 커패시터.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000275470 | 2000-09-11 | ||
| JPJP-P-2000-00275470 | 2000-09-11 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20020020857A KR20020020857A (ko) | 2002-03-16 |
| KR100455318B1 true KR100455318B1 (ko) | 2004-11-12 |
Family
ID=18761084
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2001-0055416A KR100455318B1 (ko) | 2000-09-11 | 2001-09-10 | 전기 이중층 커패시터 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6532144B2 (ko) |
| KR (1) | KR100455318B1 (ko) |
| TW (1) | TW523767B (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2018164406A1 (ko) * | 2017-03-04 | 2018-09-13 | 에스에프에너지텍 주식회사 | 분리체 구비 전극 전기 이중층 커패시터 |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003045760A (ja) * | 2001-07-30 | 2003-02-14 | Asahi Glass Co Ltd | 積層型電気二重層キャパシタモジュール |
| US7147674B1 (en) * | 2005-03-23 | 2006-12-12 | Maxwell Technologies, Inc. | Pretreated porous electrode and method for manufacturing same |
| WO2008049037A2 (en) * | 2006-10-17 | 2008-04-24 | Maxwell Technologies, Inc. | Electrode for energy storage device |
| TWI475584B (zh) * | 2009-10-30 | 2015-03-01 | Ind Tech Res Inst | 複合間隔物、固態電解電容器及其製作方法 |
| US8451585B2 (en) * | 2010-04-17 | 2013-05-28 | Peter M. Quinliven | Electric double layer capacitor and method of making |
| US10096432B2 (en) | 2013-03-14 | 2018-10-09 | Maxwell Technologies, Inc. | Electrode graphite film and electrode divider ring for an energy storage device |
| MY195773A (en) | 2016-05-20 | 2023-02-11 | Kyocera Avx Components Corp | Multi-Cell Ultracapacitor |
| US11830672B2 (en) | 2016-11-23 | 2023-11-28 | KYOCERA AVX Components Corporation | Ultracapacitor for use in a solder reflow process |
| WO2018122850A2 (en) * | 2016-12-29 | 2018-07-05 | POCell Tech Ltd. | Supercapacitor current collectors, separators, stacks and modules |
| FR3094834B1 (fr) * | 2019-04-05 | 2021-04-30 | Valeo Siemens eAutomotive France | Bloc capacitif comprenant un cadre en materiau electrique isolant |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4616290A (en) * | 1983-04-19 | 1986-10-07 | Murata Manufacturing Co., Ltd. | Electric double layer capacitor |
| JPH0380515A (ja) * | 1989-08-23 | 1991-04-05 | Isuzu Motors Ltd | 電気二重層コンデンサ |
| JPH06196365A (ja) * | 1992-12-22 | 1994-07-15 | Fuji Elelctrochem Co Ltd | 電気二重層コンデンサ |
| JP2000150326A (ja) * | 1998-11-17 | 2000-05-30 | Nec Corp | 電気二重層コンデンサ及び電気二重層コンデンサ製造方法 |
| JP2000216068A (ja) * | 1999-01-22 | 2000-08-04 | Nec Corp | 電気二重層コンデンサ |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4626964A (en) * | 1984-03-19 | 1986-12-02 | Hitachi Maxell, Ltd. | Electrical double layer capacitor and production of the same |
| JPS61117238A (ja) | 1984-11-12 | 1986-06-04 | Mitsui Eng & Shipbuild Co Ltd | 高純度合金の製造方法 |
| JP2620596B2 (ja) * | 1989-08-22 | 1997-06-18 | いすゞ自動車 株式会社 | 電気二重層コンデンサ及びその分極性電極の製造方法 |
| JPH0791449B2 (ja) | 1990-03-23 | 1995-10-04 | 日本電気株式会社 | 活性炭／ポリアセン系材料複合体とその製造方法、及び電気二重層コンデンサとその複合部品 |
| JPH0546026A (ja) | 1991-08-14 | 1993-02-26 | Ricoh Co Ltd | トナー残量検出装置 |
| JP2998401B2 (ja) * | 1992-02-26 | 2000-01-11 | 日本電気株式会社 | 電気二重層コンデンサおよびその製造方法 |
| JP2993343B2 (ja) * | 1993-12-28 | 1999-12-20 | 日本電気株式会社 | 分極性電極およびその製造方法 |
| JPH0878291A (ja) | 1994-08-31 | 1996-03-22 | Hyogo Nippon Denki Kk | 電気二重層コンデンサおよびその製造方法 |
| JP3241325B2 (ja) * | 1998-07-31 | 2001-12-25 | 日本電気株式会社 | 電気二重層コンデンサ |
| JP2001250742A (ja) * | 2000-03-07 | 2001-09-14 | Nec Corp | 電気二重層コンデンサとその製造方法 |
-
2001
- 2001-07-13 TW TW090117197A patent/TW523767B/zh not_active IP Right Cessation
- 2001-09-07 US US09/949,246 patent/US6532144B2/en not_active Expired - Fee Related
- 2001-09-10 KR KR10-2001-0055416A patent/KR100455318B1/ko not_active IP Right Cessation
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4616290A (en) * | 1983-04-19 | 1986-10-07 | Murata Manufacturing Co., Ltd. | Electric double layer capacitor |
| JPH0380515A (ja) * | 1989-08-23 | 1991-04-05 | Isuzu Motors Ltd | 電気二重層コンデンサ |
| JPH06196365A (ja) * | 1992-12-22 | 1994-07-15 | Fuji Elelctrochem Co Ltd | 電気二重層コンデンサ |
| JP2000150326A (ja) * | 1998-11-17 | 2000-05-30 | Nec Corp | 電気二重層コンデンサ及び電気二重層コンデンサ製造方法 |
| JP2000216068A (ja) * | 1999-01-22 | 2000-08-04 | Nec Corp | 電気二重層コンデンサ |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2018164406A1 (ko) * | 2017-03-04 | 2018-09-13 | 에스에프에너지텍 주식회사 | 분리체 구비 전극 전기 이중층 커패시터 |
| CN110383409A (zh) * | 2017-03-04 | 2019-10-25 | Sf能源科技有限公司 | 具有分离体的电极双电层电容器 |
| US11289279B2 (en) | 2017-03-04 | 2022-03-29 | Sf Energy Tech Co., Ltd | Electric double layer capacitor having separator-including electrode |
Also Published As
| Publication number | Publication date |
|---|---|
| US20020051335A1 (en) | 2002-05-02 |
| KR20020020857A (ko) | 2002-03-16 |
| TW523767B (en) | 2003-03-11 |
| US6532144B2 (en) | 2003-03-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100397230B1 (ko) | 전기 이중층 커패시터 | |
| KR100343244B1 (ko) | 2장 이상의 적층 집전체 시트로 구성된 집전체를 구비한 전기2중층 커패시터 | |
| US6426865B2 (en) | Electric double layer capacitor | |
| US5859761A (en) | Electric double-layer capacitor | |
| KR100508321B1 (ko) | 전기 이중층 콘덴서의 제조 방법 및 전기 이중층 콘덴서 | |
| US5227960A (en) | Stacked electric double layer capacitor | |
| KR101150544B1 (ko) | 콘덴서 및 그 제조 방법 | |
| KR100455318B1 (ko) | 전기 이중층 커패시터 | |
| KR20060000520A (ko) | 이차 전지와 이차 전지의 캡 조립체 및 캡 조립체의 단자조립 방법 | |
| US20040233613A1 (en) | Electric double layer capacitor and electric double layer capacitor stacked body | |
| JP3877968B2 (ja) | 電気二重層コンデンサ | |
| US6657850B2 (en) | Electric double layer capacitor and method of forming the same | |
| US6320741B1 (en) | Electrical double layer capacitor | |
| JP3466117B2 (ja) | 電気二重層コンデンサ及びその基本セル並びに基本セルの製造方法 | |
| CN107230796B (zh) | 电池组及其组装方法 | |
| KR100535190B1 (ko) | 축전 소자 및 그 제조 방법 | |
| JP2002158146A (ja) | 電気二重層コンデンサ | |
| JP3648152B2 (ja) | 蓄電素子及びその製造方法 | |
| KR20070041122A (ko) | 이차 전지 | |
| JP2009071088A (ja) | 積層型電気二重層キャパシタ | |
| JPH0982572A (ja) | 電気二重層コンデンサ及びその製造方法 | |
| JP2003059765A (ja) | 集電体 | |
| JPH03218616A (ja) | 電気二重層コンデンサ | |
| JP2000150326A (ja) | 電気二重層コンデンサ及び電気二重層コンデンサ製造方法 | |
| JP2005039090A (ja) | 電気二重層コンデンサ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| N234 | Change of applicant [patent]: notification of change of applicant and registration of full transfer of right | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20071010 Year of fee payment: 4 |
|
| LAPS | Lapse due to unpaid annual fee |