KR100454253B1 - Method for fabricating metal-ferroelectrics-metal capacitor - Google Patents
Method for fabricating metal-ferroelectrics-metal capacitor Download PDFInfo
- Publication number
- KR100454253B1 KR100454253B1 KR10-2002-0086182A KR20020086182A KR100454253B1 KR 100454253 B1 KR100454253 B1 KR 100454253B1 KR 20020086182 A KR20020086182 A KR 20020086182A KR 100454253 B1 KR100454253 B1 KR 100454253B1
- Authority
- KR
- South Korea
- Prior art keywords
- forming
- storage node
- capacitor
- plug
- adhesive layer
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
- H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
- H01L21/02356—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment to change the morphology of the insulating layer, e.g. transformation of an amorphous layer into a crystalline layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
Abstract
본 발명은 실리콘기판상에 층간절연막으로서 산화막을 형성하는 단계와 상기 산화막을 선택적으로 식각하여 커패시터 스토리지노드 콘택을 형성하는 단계, 상기 스토리지노드 콘택 내부에 스토리지노드 플러그를 형성하는 단계, 습식세정에 의해 상기 스토리지노드 플러그 표면에 있는 산화막을 제거함과 동시에 플러그 주변에 있는 상기 산화막을 소정 두께만큼 제거하는 단계, 상기 스토리지노드 플러그를 포함한 기판 전면에 산소 확산 방지막을 형성하는 단계, 상기 산소 확산 방지막위에 접착층을 형성하는 단계, 상기 접착층위에 버퍼용 산화막을 형성하는 단계, CMP공정을 진행하여 상기 버퍼용 산화막을 제거하면서 스토리지노드 플러그위에 증착된 상기 산소 확산 방지막과 접착층을 제거하여 플러그 표면을 노출시키는 단계, 기판 전면에 커패시터 하부전극 형성용 금속을 증착하고 소정패턴으로 패터닝하여 커패시터 하부전극을 형성하는 단계, 상기 하부전극을 포함한 기판상에 강유전물질를 증착하고 결정화를 위하여 O2 분위기에서 열처리를 행하는 단계 및 상기 강유전물질층상에 커패시터 상부전극을 형성하는 단계를 포함하여 이루어지는 MFM 커패시터 제조방법을 제공한다.The present invention provides a method for forming a capacitor storage node contact by forming an oxide film as an interlayer insulating film on a silicon substrate, selectively etching the oxide film, forming a storage node plug inside the storage node contact, and wet cleaning. Removing the oxide layer on the surface of the storage node plug and simultaneously removing the oxide layer around the plug by a predetermined thickness, forming an oxygen diffusion barrier on the entire surface of the substrate including the storage node plug, and forming an adhesive layer on the oxygen diffusion barrier. Forming a buffer oxide layer on the adhesive layer; and performing a CMP process to remove the buffer oxide layer and removing the oxygen diffusion barrier layer and the adhesive layer deposited on the storage node plug to expose a plug surface. Beaker on the front Forming a capacitor lower electrode by depositing a metal for forming a sheeter lower electrode and patterning it in a predetermined pattern; depositing a ferroelectric material on a substrate including the lower electrode and performing heat treatment in an O 2 atmosphere for crystallization; It provides an MFM capacitor manufacturing method comprising the step of forming a capacitor upper electrode.
Description
본 발명은 MFM(metal-ferroelectrics-metal) 커패시터 제조방법에 관한 것으로, 특히 스토리지노드 플러그 금속의 산화를 방지하고 접착층과 커패시터 하부전극과의 접합면적을 넓혀 접합성을 개선할 수 있도록 한 MFM 커패시터 제조방법에 관한 것이다.The present invention relates to a method for manufacturing a metal-ferroelectrics-metal (MFM) capacitor, and more particularly, to prevent oxidation of a storage node plug metal, and to increase the bonding area between an adhesive layer and a capacitor lower electrode to improve the bonding property. It is about.
종래기술에 의한 MFM 커패시터 형성과정을 도1a 내지 도1f에 공정순서에 따라 도시하였다.The conventional MFM capacitor formation process is illustrated in FIG. 1A to FIG. 1F according to the process sequence.
먼저, 도1a에 나타낸 바와 같이 실리콘기판상에 공지의 기술을 통해 필드산화막(1), 워드라인(2), 비트라인(3), 층간절연막(6,7) 등을 형성한 후, 층간절연막들(6,7)을 선택적으로 식각하여 커패시터 스토리지노드 콘택을 형성하고 플러그 금속(4,5)을 증착하여 스토리지노드 콘택내부에 스토리지노드 플러그(4,5)를 형성한다.First, as shown in FIG. 1A, a field oxide film 1, a word line 2, a bit line 3, an interlayer insulating film 6, 7 and the like are formed on a silicon substrate through a known technique. The capacitors 6 and 7 are selectively etched to form capacitor storage node contacts, and the plug metals 4 and 5 are deposited to form storage node plugs 4 and 5 within the storage node contacts.
이어서 도1b에 나타낸 바와 같이 층간절연막(7) 및 스토리지노드 플러그(4,5) 상부에 하부의 층간절연막과 후속공정에서 형성된 금속전극과의 접합 불량을 해결하기 위한 접착층(8)으로서 Al2O3를 100Å 이하의 두께로 증착한 다음, 그위에 포토레지스트(9)를 도포하고 노광 및 현상하여 스토리지노드 플러그 상부의 Al2O3를 선택적으로 노출시키는 포토레지스트패턴을 형성한 후, 이를 이용하여 스토리지노드 플러그 상부의 Al2O3막을 BOE(buffered oxide etchant)에 의해 선택적으로 제거한다.Subsequently, as shown in FIG. 1B, Al 2 O is used as an adhesive layer 8 to solve the bonding failure between the interlayer insulating film 7 and the lower interlayer insulating film on the storage node plugs 4 and 5 and the metal electrode formed in a subsequent process. 3 is deposited to a thickness of 100 Å or less, and then a photoresist 9 is applied thereon, exposed and developed to form a photoresist pattern selectively exposing Al 2 O 3 on the storage node plug. The Al 2 O 3 film on top of the storage node plug is selectively removed by a buffered oxide etchant (BOE).
다음에 도1c에 나타낸 바와 같이 상기 포토레지스트패턴을 제거한 후, 기판 전면에 MFM 커패시터의 하부전극 형성용 금속으로서 Ir/IrO2(10) 및 Pt(11)를 차례로 증착한 다음, 포토레지스트(12)를 도포하고 노광 및 현상하여 소정의 하부전극패턴으로 패터닝한다.Next, as shown in FIG. 1C, after removing the photoresist pattern, Ir / IrO 2 (10) and Pt (11) are sequentially deposited on the substrate front as a metal for forming the lower electrode of the MFM capacitor, and then the photoresist 12 ) Is applied, exposed and developed to pattern a predetermined lower electrode pattern.
이어서 도1d에 나타낸 바와 같이 상기 포토레지스트패턴을 마스크로 이용하여 접착층(8)과 하부전극 형성용 금속층들을 식각하여 하부전극을 형성한다.Subsequently, as shown in FIG. 1D, the adhesive layer 8 and the metal layers for forming the lower electrode are etched using the photoresist pattern as a mask to form a lower electrode.
다음에 도1e에 나타낸 바와 같이 층간절연막(13)을 증착하고 상기 형성된 하부전극상에 강유전체 물질(14)를 증착한 후, 결정화를 위하여 O2분위기에서 열처리를 행한 다음, 커패시터 상부전극 형성용 금속으로서 예컨대 Pt(15)를 증착하여 상부전극을 완성한다.Next, as shown in FIG. 1E, an interlayer insulating film 13 is deposited, a ferroelectric material 14 is deposited on the formed lower electrode, and then heat-treated in an O 2 atmosphere for crystallization, and then a metal for forming a capacitor upper electrode. For example, Pt 15 is deposited to complete the upper electrode.
이어서 도1f에 나타낸 바와 같이 추가적으로 O2열처리를 실시하여 안정적인 결정구조를 얻는다.Subsequently, as shown in FIG. 1F, O 2 heat treatment is further performed to obtain a stable crystal structure.
상기와 같은 종래의 공정은 다음과 같은 문제점을 가진다.The conventional process as described above has the following problems.
우선, 스토리지노드 플러그 형성후, 그 표면에 산화막이 형성되어 콘택저항이 높아진다. 그리고 Al2O3접착층을 형성하는 과정중에 O2소오스가 플러그 금속을 산화시켜 콘택저항을 높인다.First, after the storage node plug is formed, an oxide film is formed on the surface thereof to increase the contact resistance. During the process of forming the Al 2 O 3 adhesive layer, the O 2 source oxidizes the plug metal to increase the contact resistance.
또한, 접착층을 노출시키기 위하여 마스크 공정을 적용하는 경우, 사진식각공정의 오버레이 마진을 확보하기 어렵게 되어 접착층의 활용 면적이 작아지게 된다. 따라서 강유전체막의 결정화를 위한 열처리 공정중에 스토리지노드가 산화되는 문제가 발생한다.In addition, when the mask process is applied to expose the adhesive layer, it is difficult to secure the overlay margin of the photolithography process, thereby reducing the utilization area of the adhesive layer. Therefore, the storage node is oxidized during the heat treatment process for crystallization of the ferroelectric film.
본 발명은 상기 문제점을 해결하기 위한 것으로써, 접착층으로 Si3N4+Al2O3를 이용함으로써 스토리지노드 플러그 금속의 산화를 방지하고 접착층과 커패시터 하부전극과의 접합면적을 넓혀 접합성을 개선할 수 있도록 한 MFM 커패시터 제조방법을 제공하는데 목적이 있다.The present invention is to solve the above problems, by using the Si 3 N 4 + Al 2 O 3 as an adhesive layer to prevent oxidation of the storage node plug metal and to improve the bonding properties by increasing the bonding area between the adhesive layer and the capacitor lower electrode. An object of the present invention is to provide a method for manufacturing an MFM capacitor.
도1a 내지 도1f는 종래기술에 의한 MFM 커패시터 제조방법을 도시한 공정순서도,1A to 1F are process flowcharts showing a method of manufacturing an MFM capacitor according to the prior art;
도2a 내지 도2f는 본 발명에 의한 MFM 커패시터 제조방법을 도시한 공정순서도.Figures 2a to 2f is a process flow diagram showing a method of manufacturing MFM capacitor according to the present invention.
* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings
1 : 필드산화막 2 : 워드라인1: Field oxide film 2: Word line
3 : 비트라인 4,5 : 스토리지노드 플러그3: bit line 4,5: storage node plug
6,7 : 층간절연막(산화막) 8 : 접착층6,7 interlayer insulating film (oxide film) 8 adhesive layer
8' : 산소 확산 방지막 9, 12 : 포토레지스트8 ': oxygen diffusion barrier 9, 12: photoresist
9' : CMP 버퍼 산화막 10,11 : 하부전극 형성용 금속9 ': CMP buffer oxide film 10,11: metal for lower electrode formation
13 : 층간절연막 14 : 강유전체막13 interlayer insulating film 14 ferroelectric film
15 : 상부전극15: upper electrode
상기 목적을 달성하기 위한 본 발명의 MFM 커패시터 제조방법은, 실리콘기판상에 층간절연막으로서 산화막을 형성하는 단계와 상기 산화막을 선택적으로 식각하여 커패시터 스토리지노드 콘택을 형성하는 단계, 상기 스토리지노드 콘택 내부에 스토리지노드 플러그를 형성하는 단계, 습식세정에 의해 상기 스토리지노드 플러그 표면에 있는 산화막을 제거함과 동시에 플러그 주변에 있는 상기 산화막을 소정 두께만큼 제거하는 단계, 상기 스토리지노드 플러그를 포함한 기판 전면에 산소 확산 방지막을 형성하는 단계, 상기 산소 확산 방지막위에 접착층을 형성하는 단계, 상기 접착층위에 버퍼용 산화막을 형성하는 단계, CMP공정을 진행하여 상기 버퍼용 산화막을 제거하면서 스토리지노드 플러그위에 증착된 상기 산소 확산 방지막과 접착층을 제거하여 플러그 표면을 노출시키는 단계, 기판 전면에 커패시터 하부전극 형성용 금속을 증착하고 소정패턴으로 패터닝하여 커패시터 하부전극을 형성하는 단계, 상기 하부전극을 포함한 기판상에 강유전물질를 증착하고 결정화를 위하여 O2 분위기에서 열처리를 행하는 단계 및 상기 강유전물질층상에 커패시터 상부전극을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 한다.MFM capacitor manufacturing method of the present invention for achieving the above object, forming an oxide film as an interlayer insulating film on a silicon substrate and selectively etching the oxide film to form a capacitor storage node contact, inside the storage node contact Forming a storage node plug, removing an oxide film on a surface of the storage node plug by wet cleaning, and simultaneously removing the oxide film around a plug by a predetermined thickness; an oxygen diffusion barrier on the entire surface of the substrate including the storage node plug; Forming an adhesive layer on the oxygen diffusion barrier, forming an oxide buffer layer on the adhesive layer, and performing a CMP process to remove the buffer oxide layer and depositing the oxygen diffusion barrier layer on the storage node plug. Remove adhesive layer Exposing the plug surface, depositing a metal for forming the capacitor lower electrode on the front surface of the substrate, and patterning the capacitor lower electrode to form a predetermined pattern; depositing a ferroelectric material on the substrate including the lower electrode and forming an O 2 atmosphere for crystallization. And a step of forming a capacitor upper electrode on the ferroelectric material layer.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부된 도면을 참조하여 설명하기로 한다.DETAILED DESCRIPTION Hereinafter, exemplary embodiments of the present invention will be described with reference to the accompanying drawings so that those skilled in the art may easily implement the technical idea of the present invention. do.
본 발명은 산화막과 하부전극 형성용 금속간의 접착층으로 Si3N4+Al2O3을 이용한다. 즉, ALD공정을 통한 Al2O3증착시 O2가 스토리지노드 플러그 금속을 산화시키므로 이를 제어하기 위하여 Al2O3를 증착하기 전에 얇은 Si3N4를 증착하여 Si3N4막이 스토리지노드 플러그 금속을 감싸도록 한다. 또한, 접착층을 노출시키기 위한 마스크 공정에서 발생되는 미스얼라인의 요인을 완전히 제거하기 위하여 마스크 공정 및 식각공정을 생략한다.The present invention uses Si 3 N 4 + Al 2 O 3 as an adhesive layer between the oxide film and the metal for forming the lower electrode. In other words, O 2 oxidizes the storage node plug metal when Al 2 O 3 is deposited through ALD process. In order to control this, thin Si 3 N 4 is deposited before Al 2 O 3 is deposited so that the Si 3 N 4 film is deposited on the storage node plug. Cover the metal. In addition, the mask process and the etching process are omitted to completely eliminate the misalignment caused in the mask process for exposing the adhesive layer.
또한, Al2O3접착층을 셀프얼라인 방식으로 형성함으로써 강유전체막 증착후, O2조건에서 어닐링할 경우에도 O2가 침투될 수 있는 경로가 길어지게 된다. 그리고 플러그 금속 주변을 Si3N4가 감싸고 있으므로 플러그 측벽을 통해서 들어오는 O2를 근본적으로 방지할 수 있다.In addition, by forming the Al 2 O 3 adhesive layer in a self-aligned manner, even after annealing in the O 2 condition after deposition of the ferroelectric film, a path through which O 2 may penetrate becomes long. And since Si 3 N 4 is wrapped around the plug metal, it is possible to fundamentally prevent O 2 coming through the plug side wall.
도2a 내지 도2f에 본 발명에 의한 MFM 커패시터 제조과정을 공정순서에 따라 도시하였다.2A to 2F illustrate the manufacturing process of the MFM capacitor according to the present invention.
먼저, 도2a에 나타낸 바와 같이 실리콘기판상에 공지의 기술을 통해 필드산화막(1), 워드라인(2), 비트라인(3) 등을 형성한 후, 기판 전면에 층간절연막(7)으로서 산화막을 형성하다. 참조부호6은 워드라인과 비트라인 사이의 층간절연막을 나타낸다. 이어서 층간절연막(6,7)을 선택적으로 식각하여 커패시터 스토리지노드 콘택을 형성하고 스토리지노드 플러그 형성용 금속(4,5)을 증착하고 CMP에 의해 연마하여 스토리지노드 콘택내부에 스토리지노드 플러그(4,5)를 형성한다.First, as shown in FIG. 2A, a field oxide film 1, a word line 2, a bit line 3, etc. are formed on a silicon substrate through a known technique, and then an oxide film as an interlayer insulating film 7 on the entire surface of the substrate. Form. Reference numeral 6 denotes an interlayer insulating film between the word line and the bit line. Subsequently, the interlayer insulating layers 6 and 7 are selectively etched to form capacitor storage node contacts, and the storage node plug forming metals 4 and 5 are deposited and polished by CMP to store the storage node plugs 4 and 4 in the storage node contacts. 5) form.
이어서 도2b에 나타낸 바와 같이 DHF와 SC1 습식세정에 의해 스토리지노드 플러그 표면에 있는산화막과 플러그 주변에 있는 산화막(7)을 소정 두께만큼 제거한 후, O2확산배리어를 형성하기 위하여 CVD, ALD 또는 플라즈마 방식을 이용하여 Si3N4(8')를 증착한다. 이때, LPCVD를 이용할 경우에는 780℃ 이하(70~600℃)의 온도에서 증착한다. Si3N4의 두께는 10~5000Å, 예컨대 약 100Å으로 증착하고, 소오스 가스는 Si2H6또는 SiH4에 NH3를 사용한다. Si3N4이외에도 SiOxNy또는 조성이 변조된 Si3N4나 SiOxNy를 사용할 수 있다.Subsequently, as shown in FIG. 2B, the oxide film on the surface of the storage node plug and the oxide film 7 around the plug are removed by a predetermined thickness by DHF and SC1 wet cleaning, and then CVD, ALD or plasma is formed to form an O 2 diffusion barrier. Si 3 N 4 (8 ′) is deposited using the method. At this time, when using the LPCVD it is deposited at a temperature of 780 ℃ or less (70 ~ 600 ℃). The thickness of Si 3 N 4 is 10 to 5000 kPa, such as about 100 kPa, and the source gas uses NH 3 for Si 2 H 6 or SiH 4 . In addition to Si 3 N 4 , SiO x N y or a composition modulated Si 3 N 4 or SiO x N y can be used.
다음에 커패시터 하부전극의 접착층을 형성하기 위하여 Al2O3(8)를 200Å 증착한다. 이어서 이위에 후속공정의 CMP 진행시 사용할 버퍼용 산화막(9')을 2000Å 증착한다.Next, 200 Å of Al 2 O 3 (8) was deposited to form an adhesive layer of the capacitor lower electrode. Subsequently, 2000 Å of an oxide film 9 'for the buffer to be used for the CMP of the subsequent step is deposited thereon.
다음에 도2c에 나타낸 바와 같이 CMP를 진행하여 상기 버퍼용 산화막을 제거하면서 스토리지노드 플러그위에 증착된 Si3N4(8')와 Al2O3(8)를 제거하여 플러그 표면을 노출시킨다. 이어서 기판 전면에 MFM 커패시터의 하부전극 형성용 금속으로서 Ir/IrO2(10) 및 Pt(11)를 차례로 증착한 다음, 포토레지스트(12)를 도포하고 노광 및 현상하여 소정의 하부전극패턴으로 패터닝한다.Next, as shown in FIG. 2C, the CMP is removed to remove the buffer oxide film and the Si 3 N 4 (8 ′) and Al 2 O 3 (8) deposited on the storage node plug are removed to expose the plug surface. Subsequently, Ir / IrO 2 (10) and Pt (11) are sequentially deposited as a metal for forming the lower electrode of the MFM capacitor on the entire surface of the substrate, and then the photoresist 12 is applied, exposed and developed to pattern the predetermined lower electrode pattern. do.
이어서 도2d에 나타낸 바와 같이 상기 포토레지스트패턴을 마스크로 이용하여 접착층(8)과 하부전극 형성용 금속층들을 식각하여 하부전극을 형성한다.Subsequently, as shown in FIG. 2D, the adhesive layer 8 and the metal layers for forming the lower electrode are etched using the photoresist pattern as a mask to form a lower electrode.
다음에 도2e에 나타낸 바와 같이 층간절연막(13)을 증착하고 상기 형성된 하부전극을 포함한 기판상에 강유전체 물질(14)를 증착한 후, 결정화를 위하여 O2 분위기에서 열처리를 행한 다음, 커패시터 상부전극 형성용 금속으로서 예컨대 Pt(15)를 증착하여 상부전극을 완성한다. 상기 강유전 물질로는 SrBi2Ta2O9(SBT), (Bi,La)4Ti3O12또는 (Pb,Zr)TiO3(PZT)를 사용하거나, 불순물이 첨가되거나 조성이 변조된 도핑된 SBT, BLT, PZT를 사용할 수 있다. 상기 강유전물질은 페로브스카이트(perovskite) 또는 레이어드 페로브스카이트(layered perovskite)구조를 가진다. 상기 커패시터 하부 및 상부전극은 Pt, Ir, IrOx, Ru, Re, Rh 또는 이들의 복합구조로 형성할 수 있다.Next, as shown in FIG. 2E, the interlayer insulating film 13 is deposited, the ferroelectric material 14 is deposited on the substrate including the formed lower electrode, and then heat-treated in an O 2 atmosphere for crystallization, and then the capacitor upper electrode is formed. For example, Pt 15 is deposited as a metal for completing the upper electrode. The ferroelectric material may be SrBi 2 Ta 2 O 9 (SBT), (Bi, La) 4 Ti 3 O1 2 or (Pb, Zr) TiO 3 (PZT), or an impurity may be added or a composition may be modulated. SBT, BLT, PZT can be used. The ferroelectric material has a perovskite or layered perovskite structure. The capacitor lower and upper electrodes may be formed of Pt, Ir, IrO x , Ru, Re, Rh, or a combination thereof.
이어서 도2f에 나타낸 바와 같이 추가적으로 O2열처리를 실시하여 안정적인 결정구조를 얻는다.Subsequently, as shown in FIG. 2F, O 2 heat treatment is further performed to obtain a stable crystal structure.
상기와 같은 공정을 적용함으로써 접착층 증착시 O2에 의한 스토리지노드 플러그의 산화를 방지할 수 있으며, 접착층을 셀프얼라인 방식으로 형성하므로 강유전체막의 결정화 열처리시 사용되는 O2가 접착층과 하부 층간절연막간의 접착 불량으로 인해 확산되는 것을 막을 수 있다. 또한, 접착층과 하부전극 금속간의 인터페이스가 증가하므로 금속막의 리프트업(lift-up) 현상을 방지할 수 있다.By applying the above process, it is possible to prevent the oxidation of the storage node plug by O 2 when depositing the adhesive layer, and since the adhesive layer is formed in a self-aligned manner, the O 2 used during the crystallization heat treatment of the ferroelectric film is formed between the adhesive layer and the lower interlayer insulating film. It can prevent diffusion due to poor adhesion. In addition, since the interface between the adhesive layer and the lower electrode metal is increased, a lift-up phenomenon of the metal film may be prevented.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.Although the technical idea of the present invention has been described in detail according to the above preferred embodiment, it should be noted that the above-described embodiment is for the purpose of description and not of limitation. In addition, those skilled in the art will understand that various embodiments are possible within the scope of the technical idea of the present invention.
본 발명에 의하면, 스토리지노드 플러그 형성후 플러그 표면에 존재하는 산화막 계열의 절연막을 제거하기 위하여 DHF와 SC1 세정공정을 적용한 결과, 플러그 표면에 형성된 산화막이 제거되어 콘택저항이 감소된다. 또한, Al2O3를 증착하기 전에 Si3N4를 증착하므로 ALD AL2O3증착시 사용되는 O3가 플러그를 산화시키는 것을방지할 수 있다. 또한, 종래와 달리 접착층을 노출시키기 위한 사진식각공정을 건너뜀으로써 오버레이 문제를 해결할 수 있으며, 접착층을 플러그 주변에 증착된 상태로 유지시킴으로써 금속전극과의 접촉면적을 최대한 증가시킬 수 있다. 그 결과, 강유전체막의 결정화 열처리중에 O2가 접착층을 침투하여 확산되는 확산거리를 최대한 증가시킬 수 있다. 또한, 스토리지노드 플러그를 Si3N4가 감싸고 있으므로 O2에 의한 플러그의 산화를 막을 수 있다. 상기한 바와 같은 효과에 의하여 커패시터에 데이터를 쓰고 저장하는데 필요한 낮은 콘택저항을 안정적으로 유지할 수 있다.According to the present invention, as a result of applying the DHF and SC1 cleaning processes to remove the oxide film-based insulating film present on the plug surface after the storage node plug is formed, the oxide film formed on the plug surface is removed to reduce the contact resistance. Further, a Si 3 N 4 deposited prior to depositing the Al 2 O 3 it is possible to prevent the O 3 used in ALD AL 2 O 3 deposition to oxidize the plug. Also, unlike the related art, it is possible to solve the overlay problem by skipping the photolithography process for exposing the adhesive layer, and to increase the contact area with the metal electrode as much as possible by keeping the adhesive layer deposited around the plug. As a result, during the crystallization heat treatment of the ferroelectric film, it is possible to increase the diffusion distance in which O 2 penetrates into the adhesive layer and diffuses. In addition, since the storage node plug is surrounded by Si 3 N 4 , oxidation of the plug by O 2 can be prevented. By the above effects, the low contact resistance required for writing and storing data in the capacitor can be stably maintained.
Claims (10)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2002-0086182A KR100454253B1 (en) | 2002-12-30 | 2002-12-30 | Method for fabricating metal-ferroelectrics-metal capacitor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2002-0086182A KR100454253B1 (en) | 2002-12-30 | 2002-12-30 | Method for fabricating metal-ferroelectrics-metal capacitor |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20040059434A KR20040059434A (en) | 2004-07-05 |
| KR100454253B1 true KR100454253B1 (en) | 2004-10-26 |
Family
ID=37351440
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2002-0086182A KR100454253B1 (en) | 2002-12-30 | 2002-12-30 | Method for fabricating metal-ferroelectrics-metal capacitor |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100454253B1 (en) |
-
2002
- 2002-12-30 KR KR10-2002-0086182A patent/KR100454253B1/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR20040059434A (en) | 2004-07-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4874456B2 (en) | Triple metal wiring One transistor / one capacitor and manufacturing method thereof | |
| US5638319A (en) | Non-volatile random access memory and fabrication method thereof | |
| KR100343287B1 (en) | Method for fabricating a high density ferroelectric memory device | |
| JPH06302764A (en) | Manufacture of thin film capacitor | |
| US7633107B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP2000349252A (en) | Semiconductor memory device and manufacture thereof | |
| US6197631B1 (en) | Semiconductor storage device with a capacitor using a ferroelectric substance and fabricating method thereof | |
| US7547638B2 (en) | Method for manufacturing semiconductor device | |
| KR100406549B1 (en) | Method for fabricating capacitor having zirconium oxide | |
| JP2006310637A (en) | Semiconductor device | |
| JPH09162369A (en) | Manufacture of semiconductor memory device | |
| JP2000223666A (en) | Fabrication of semiconductor memory element | |
| JP4621081B2 (en) | Manufacturing method of semiconductor device | |
| KR100454253B1 (en) | Method for fabricating metal-ferroelectrics-metal capacitor | |
| JP4095582B2 (en) | Semiconductor device and manufacturing method thereof | |
| KR20010004369A (en) | Capacitor of ferroelectric random access memory device and method for forming the same | |
| KR100326434B1 (en) | Nonvolatile semiconductor storage device using ferroelectric films and its fabricating method | |
| JPH10335581A (en) | Semiconductor device and manufacture thereof | |
| KR100321699B1 (en) | A method for forming ferroelectric capacitor using niobium-tantalum alloy glue layer | |
| JP2000031428A (en) | Method for forming capacitor of semiconductor element | |
| KR100275116B1 (en) | Method for forming capacitor of semiconductor device | |
| KR100688054B1 (en) | Method for fabricating concave capacitor in ferroelectric semiconductor device | |
| KR100954115B1 (en) | Method of fabricating semiconductor memory device | |
| KR100468708B1 (en) | Method for forming ferroelectric capacitor and ferroelectric capacitor thereof | |
| JPH06338593A (en) | Manufacture of semiconductor memory device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20100920 Year of fee payment: 7 |
|
| LAPS | Lapse due to unpaid annual fee |