KR100451380B1 - 정전기방지용액정표시패널 - Google Patents

정전기방지용액정표시패널 Download PDF

Info

Publication number
KR100451380B1
KR100451380B1 KR1019980025633A KR19980025633A KR100451380B1 KR 100451380 B1 KR100451380 B1 KR 100451380B1 KR 1019980025633 A KR1019980025633 A KR 1019980025633A KR 19980025633 A KR19980025633 A KR 19980025633A KR 100451380 B1 KR100451380 B1 KR 100451380B1
Authority
KR
South Korea
Prior art keywords
gate
common wiring
liquid crystal
crystal display
display panel
Prior art date
Application number
KR1019980025633A
Other languages
English (en)
Other versions
KR19990023176A (ko
Inventor
하용민
Original Assignee
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지.필립스 엘시디 주식회사 filed Critical 엘지.필립스 엘시디 주식회사
Priority to US09/129,474 priority Critical patent/US6337722B1/en
Publication of KR19990023176A publication Critical patent/KR19990023176A/ko
Priority to US10/036,386 priority patent/US6493047B2/en
Application granted granted Critical
Publication of KR100451380B1 publication Critical patent/KR100451380B1/ko

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136204—Arrangements to prevent high voltage or static electricity failures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2202/00—Materials and properties
    • G02F2202/22—Antistatic materials or arrangements

Abstract

본 발명은 정전기 방지용 액정표시패널에 관한 것으로, 액정표시패널의 제작공정중에는 제어단자를 부동시켜서 정전기가 발생할 경우 유기된 전압에 의하여 정전 방지 소자가 도통하여 게이트라인과 데이터라인을 등전위로 유지시킴으로써, 정전기 발생에 의한 불량을 방지하고, 액정표시패널의 제작을 완료한 다음 측정시나 작동시에는 제어단자에 전압을 인가하여 정전방지 소자인 트랜지스터를 오프시킴으로써, 게이트라인과 데이터라인을 각각 절연시킴에 따라 동일 기판에 화소부와 구동 회로부를 함께 내장하는 액정표시패널의 제작공정중에 발생되는 정전기에 의해 액정표시패널의 불량이 발생되는 것을 방지할 수 있고, 액정표시패널의 제작이 완료된 다음 측정시나 작동시에는 스위칭소자를 오프시킴으로써, 게이트라인들이나 데이터라인들에 인가되는 전기신호가 왜곡되는 것을 방지할 수 있게 된다.

Description

정전기 방지용 액정표시패널
본 발명은 정전기 방지용 액정표시패널에 관한 것으로, 특히 동일 기판에 화소부와 구동회로부를 함께 내장한 액정표시패널에서 패널 제작 중에는 정전기 방지가 가능하고, 패널 제작후에는 측정이나 동작이 가능하도록 한 정전기 방지용 액정표시패널에 관한 것이다.
액정표시패널을 제작하는 공정 중에는 마찰이나 방전 등의 효과에 의해서 패널에 순간적으로 높은 전압이 유기되고, 이에 의하여 순간적으로 전류가 발생한다. 그리고 이러한 순간적인 전류는 배선과 배선의 교차부와 박막트랜지스터를 통해 흐르면서 숏트(short) 혹은, 오픈(open) 불량을 야기한다. 따라서 액정표시패널이 정전기를 제거할 수 있는 구조를 가지도록 하는 것이 필요하다.
도 1은 정전기 방지를 위한 종래 기술의 제 1 예를 나타낸 것이다.
다수개의 게이트라인(G1, G2, …, GN)과 데이터라인(D1, D2, …, DM)이 서로 교차하여 매트릭스 형상의 화소 어레이를 구성하고 있다. 게이트라인(G1, G2, …, GN) 각각은 게이트 신호를 전달할 수 있도록 게이트 구동회로에 연결되어 있고, 데이터라인(D1, D2, …, DM) 각각은 데이터 신호를 전달할 수 있도록 데이터 구동회로에 연결되어 있다. 게이트라인과 데이터라인의 교차부에는 박막트랜지스터(10)와 이에 연결된 화소전극(12)이 전기적으로 연결되어 있다. 그리고 다수개의 게이트라인(G1, G2, …, GN)과 데이터라인(D1, D2, …, DM)은 공통 단락선(shorting bar)(SB)에 의해 공통으로 연결되어 있다. 따라서, 공통 단락선(SB)은 액정표시패널 제작 중에 정전기가 발생하여 게이트라인이나 데이터라인과 같은 배선에 전압이 유기되는 경우, 게인트라인과 데이터라인을 등전위로 유지시킴으로써 정전기 발생에 의한 불량을 방지한다.
그러나 이 기술은 공통 단락선에 의하여 모든 배선이 연결되어 있기 때문에 액정표시패널을 제작완료한 후, 측정 혹은 작동을 위하여 공통단락선을 제거하는 공정을 추가로 실시해야 하는 문제점이 있다.
도 2는 정전기 방지를 위한 종래 기술의 제 2 예를 나타낸 것이다.
통상적인 액정표시패널이 보여 주듯이 다수개의 게이트라인(G1, G2, …, GN)과 데이터라인(D1, D2, …, DM)이 서로 교차하여 매트릭스 형상의 화소 어레이를 구성하고 있다. 게이트라인(G1, G2, …, GN) 각각은 게이트 신호를 전달할 수 있도록 게이트 구동회로에 연결되어 있고, 데이터라인(D1, D2, …, DM) 각각은 데이터 신호를 전달할 수 있도록 데이터 구동회로에 연결되어 있다. 게이트라인과 데이터라인의 교차부에는 박막트랜지스터(10)와 이에 연결된 화소전극(12)이 전기적으로 연결되어 있다. 다수개의 게이트라인(G1, G2, …, GN)과 데이터라인(D1, D2, …, DM)의 각 끝단에는 CMOS 트랜지스터가 설치되어 공통단락선(SB)에 공통으로 연결되어 있다. 따라서 CMOS 트랜지스터가 양방향 다이오드 모드(diode mode)로 동작함으로써, 액정표시패널 제작 중에 정전기가 발생할 경우, 게이트라인 혹은 데이터라인을 등전위로 유지시킴으로써 정전기 발생에 의한 불량을 방지한다. 즉, 각 데이터라인 혹은 게이트라인은 CMOS 트랜지스터를 통해 공통 단락선에 연결되어 있어서 각각의 데이터라인 혹은 게이트라인에 걸린 정전기에 의하여 일정 전압이 CMOS 트랜지스터에 인가되면 도통하여 정전기를 방지하는 것이다.
그러나 이와 같은 기술은 트랜지스터의 턴온(turm on) 저항이 낮기 때문에 패널 시험이나 동작 중에 게이트라인과 데이터라인 사이에 전류가 흘러 신호가 왜곡되는 현상이 일어난다.
따라서, 본 발명은 상술한 종래의 기술에 따른 문제점을 해결하기 위한 목적을 가지고 있다.
본 발명의 목적은 액정표시패널 제작 중에는 정전기 전압에 의하여 턴온되고, 작동 중에는 제어전압에 의해 턴오프되는 스위칭소자를 이용하여 액정표시패널 제작중에 정전기에 의한 불량을 방지함과 아울러 액정표시패널의 제작이 완료된 후, 동작시에 게이트라인과 데이터라인 사이에 전류가 흐르는 것을 방지할 수 있는 정전기 방지용 액정표시패널을 제공하고자 하는 것이다. 즉, 본 발명은 액정표시패널의 제작공정 중에는 제어단자를 부동(floating)시켜서 정전기가 발생할 경우 유기된 전압에 의하여 정전 방지 소자가 도통하여 게이트라인과 데이터라인을 등전위로 유지시킴으로써, 정전기 발생에 의한 불량을 방지하고, 액정표시패널의 제작을 완료한 다음 측정시나 작동시에는 제어단자에 전압을 인가하여 정전방지 소자인 트랜지스터를 오프시킴으로써, 게이트라인과 데이터라인을 각각 절연시키고자 하는 것이다.
상기 목적을 달성하기 위한 본 발명에 의한 정전기 방지용 액정표시패널은 복수의 게이트라인들 및 데이터라인들이 교차하는 영역에 화소들이 개별적으로 배열되어 화소 어레이를 형성하고, 상기 화소 각각에 제1스위칭소자와 화소전극이 전기적으로 연결되도록 형성된 액정표시패널에 있어서, 상기 게이트라인들과 상기 데이터라인들의 끝단에 각각 설치되며, 적어도 하나의 제2스위칭소자를 구비하는 정전방지회로부들과, 상기 정전방지회로부들에 구비된 제2스위칭소자의 온/오프에 따라 상기 게이트라인들과, 데이터라인들을 공통 연결시키거나 또는 개별 분리시키는 공통배선과, 상기 정전방지회로부들의 제2스위칭소자에 제어신호를 인가하여 제2스위칭소자의 온/오프를 제어하는 적어도 하나의 제어단을 구비하여 구성되는 것을 특징으로 한다.
이 때, 상기 제2스위칭소자는 상기 게이트라인들과 공통배선 사이 및 상기 데이터라인들과 공통배선 사이에 각각 접속되어 상기 제어단의 제어신호에 의해 도통 또는 차단되는 복수의 트랜지스터들로 구성될 수 있다.
또한, 상기 정전방지회로부들은 상기 게이트라인들과 공통배선 사이 및 상기 데이터라인들과 공통배선 사이에 각각 접속된 복수의 제1트랜지스터들과; 상기 제1트랜지스터들의 게이트와 제2제어신호가 인가되는 제2제어단 사이에 접속되어 제1제어단의 제1제어신호에 의해 도통 또는 차단되는 복수의 제2트랜지스터들로 구성될 수 있다.
이하, 첨부된 도면을 참조하여 본 발명을 설명한다.
도 3A와 도 3B는 본 발명에 의하여 정전방지회로부를 구성하는 경우에 이용되는 정전방지소자의 제1 및, 제2예를 나타낸 것이다.
도면에 보이는 트랜지스터는 소오스(S)와 드레인(D)이 A단자와 B단자에 각각 연결되어 있고, 게이트(G)가 제어단자(30)에 연결되어 있다. 그리고 게이트와 소오스 사이, 및 게이트와 드레인 사이에는 저항(R1)(R2) 혹은, 캐패시터(C1)(C2)가 연결되어 있다.
A단자에서 전압이 발생하면, 이 전압은 트랜지스터의 게이트(G)에 인가되고, 트랜지스터는 온 상태가 되어 A단자에서 B단자로 캐리어가 이동된다. 그리고, 제어단(30)에서 나오는 전압 즉, 트랜지스터가 턴오프되도록 하는 크기를 가지는 전압을 게이트(G)에 인가하면, 트랜지스터는 오프 상태가 된다.
도 4는 본 발명의 제 1 실시예에 따른 액정표시패널의 개략도로, 도 3A에 보인 정전방지소자로 구성된 정전방지회로부를 액정표시패널에 형성한 경우를 나타낸다. 본 발명의 기술은 NMOS 소자를 적용하여 설명하였지만, PMOS 소자를 적용한 구조에 그대로 적용된다.
다수개의 게이트라인(G1, G2, …, GN)과 데이터라인(D1, D2, …, DM)이 서로 교차하여 매트릭스 형상의 화소 어레이를 구성하고 있다. 게이트라인(G1, G2, …, GN)은 게이트 신호를 화소 각각에 전달할 수 있도록 게이트 구동회로에 연결되어 있고, 데이터라인(D1, D2, …, DM)은 데이터 신호를 화소 각각에 전달할 수 있도록 데이터 구동회로에 연결되어 있다. 게이트라인(G1, G2, …, GN)과 데이터라인(D1, D2, …, DM)의 교차부에는 박막트랜지스터(40)와 이에 연결된 화소전극(42)이 전기적으로 연결되어 있다.
다수개의 게이트라인과 데이터라인의 끝단에는 정전기가 인가되는 경우에 턴온되고, 작동 중에는 제어전압에 의해 턴오프되는 정전방지회로부(PR1)/(PR2)가 각각 설치되어 있다. 정전방지회로부(PR1)/(PR2) 각각은 NMOS 트랜지스터(45)를 구비하고 있다. 각 NMOS 트랜지스터의 소오스(혹은 드레인)은 게이트라인 혹은 데이터라인에 각각 연결되어 있고, 드레인(혹은 소오스)는 공통배선(CL)에 공통으로 연결되어 있다. 각 정전방지회로부의 각 트랜지스터(45)의 게이트는 별도로 형성된 제어단(50-1)(50-2)에 의해 각각 공통으로 연결되어 있다. 공통배선(CL)은 소정의 전기신호에 의하여 턴온/턴오프가 가능한 소자부(58)를 통하여 패널 테스트용 패드(51-1)/(51-2)에 각각 연결되어 있다. 이 소자부(58)는 패널 제작 중에는 플로팅(floating)되어 있어서, 공통배선(CL)에 연결된 데이터라인과 게이트라인이 동일 전위를 유지할 수 있게 하며, 패널 테스트 중이거나 패널 작동 중에는 오프(OFF) 상태로 하여 게이트라인과 데이터라인의 숏트를 방지하는 기능을 한다.
이 때, 전기신호에 의하여 턴온/턴오프가 가능한 소자부(58)는 저항으로 구성하거나, 상기 정전방지회로부를 구성하는 소자와 동일한 구조의 소자로 구성할 수 있다. 소자부(58)를 저항으로 구성할 경우에는 1㏁ 이상의 크기를 가지는 저항값을 설정하는 것이 유리하다. 또한, 소자부(58)를 정전방지회로부와 동일한 구조를 가지는 소자로 구성할 경우에는 상기 정전방지회로부의 소자와 동일한 구조로 구성되어 상기 공통배선에 형성되되, 게이트가 상기 제어단에 연결되고 소오스와 드레인이 공통배선에 각기 연결되도록 구성하여 상기 정전방지회로부와 동일하게 동작할 수 있도록 할 수 있다.
상기와 같이 구성되는 액정표시패널의 작동을 설명하면 다음과 같다.
패널 제작 중에 정전기가 발생하여 게이트라인(G1, G2, …, GN) 혹은, 데이터라인(D1, D2, …, DM)에 유기전압이 걸리게 되면, 유기전압에 의하여 정전기 방지 소자인 트랜지스터(45)가 턴온되어 트랜지스터(45)가 도통하게 되어 정전기를 공통배선(CL)으로 전달한다. 그 결과, 정전기가 공통배선(CL)에 유도되어 패널의 각 게이트라인과 데이터라인의 전위가 같아지게 된다. 즉, 공정 도중 발생하는 정전기에 의하여 트랜지스터가 도통하여 각각의 배선들이 같은 전위가 되도록 함으로써, 정전방지를 한다. 따라서 게이트라인 및 데이터라인 사이의 절연파괴를 막을 수 있고, 화소 스위치 특성을 보존할 수 있다.
패널의 제작이 완료된 후에 패널을 테스트하거나 패널을 작동시킬 경우에는 트랜지스터(45)가 턴 오프되는 제어전압을 트랜지스터(45)의 게이트에 걸어줌으로써, 각각의 게이트라인 및 데이터라인을 전기적으로 분리시킨다. 그 결과, 각각의 게이트라인과 데이터라인을 독립적으로 신호조절할 수 있다. 제어신호는 정전방지회로부(PR1)/(PR2)의 트랜지스터(45)의 게이트에 연결된 각각의 제어단(50-1)/(50-2)에서 얻는다.
이 때, 소정의 전기신호에 의하여 턴온/턴오프가 가능한 소자부(58)를 저항으로 구성할 경우에는 이 저항의 크기가 작으면, 신호를 왜곡시키거나, 전류가 지속적으로 흘러서 소비전력을 증가시킬 수으므로, 1㏁ 이상의 크기를 가지는 저항값을 설정하는 것이 유리하다. 또한, 소자부(58)를 정전방지회로부의 소자와 동일한 트랜지스터로 구성하는 경우에는 정전방지회로부의 정전방지소자(45)와 같이 트랜지스터의 게이트에 하나의 제어단을 연결시켜 패널 제작중에는 플로팅 상태가 되어 게이트라인과 데이터라인을 연결시켜 주고, 패널 테스트 혹은 작동시에는 오프상태로 만들어 주어 데이터라인과 게이트라인이 숏트되는 것을 방지할 수 있도록 한다.
미설명 도면부호 59는 데이터 및 게이트 구동회로부에 데이터 및 게이트 신호를 인가하는 신호입력부를 나타낸다.
도 5는 본 발명의 제 2 실시예에 따른 액정표시패널의 개략도로, 도 3A에 보인 정전 방지 소자를 액정표시패널의 신호입력부에 형성한 예를 나타낸 것이다.
신호 입력부에는 데이터 구동회로부와 게이트 구동회로부로 연결되는 입력패드(58)가 형성되어 있다. 이들 입력패드(58)에는 제어단(50-3)에 게이트가 접속되고, 공통배선(CL)에 드레인이 접속된 트랜지스터(55)가 연결되어 있다. 트랜지스터의 소오스와 게이트 사이 및 드레인과 게이트 사이에는 저항이 형성되어 있다.
구동회로부의 소자의 게이트에 주로 공급되는 제어 신호선에서 발생하는 정전기에 의하여 소자가 파괴되는 현상을 줄이기 위하여 정전기 발생시에는 각 패드(58)간 등전위를 만들기 위하여 정전 방지 소자를 통하여 전기적으로 연결한다. 또한, 공정 완료 이후, 패널 동작시 혹은, 패널 테스트시에는 제어단(50-3)에서 제어 게이트(55)에 오프(off) 신호를 인가함으로써 각 패드(58) 간을 절연시킨다.
도 6은 본 발명의 제 3 실시예에 따른 액정표시패널의 개략도로, 도 3B에 보인 정전 방지 소자를 액정표시패널에 형성한 경우를 나타낸다. 본 발명의 기술은 NMOS 소자를 적용하여 설명하였지만, PMOS 소자를 적용한 구조에 그대로 적용된다.
다수개의 게이트라인(G1, G2, …, GN)과 데이터라인(D1, D2, …, DM)이 서로 교차하여 매트릭스 형상의 화소 어레이를 구성하고 있다. 게이트라인(G1, G2, …, GN) 각각은 게이트 신호를 화소 각각에 전달할 수 있도록 게이트 구동회로에 연결되어 있고, 데이터라인(D1, D2, …, DM) 각각은 데이터 신호를 화소 각각에 전달할 수 있도록 데이터 구동회로에 연결되어 있다. 게이트라인(G1, G2, …, GN)과 데이터라인(D1, D2, …, DM)의 교차부에는 박막트랜지스터(60)와 이에 연결된 화소전극(62)이 전기적으로 연결되어 있다.
다수개의 게이트라인과 데이터라인의 끝단에는 정전기 전압에 의하여 턴온되고, 작동 중에는 임의의 제어전압을 인가하여 턴오프되는 정전방지회로부(PR1)/(PR2)가 각각 설치되어 있다. 각 정전방지회로부(PR1)/(PR2)는 두 개의 NMOS 트랜지스터를 구비하고 있다. 정전방지회로부는 제 1 NMOS 트랜지스터(TR1)와 제 2 NMOS 트랜지스터(TR2)를 구비하고 있다. 게이트라인과 데이터라인은 정전방지회로부의 제 1 트랜지스터(TR1)를 통하여 공통배선(CL)에 연결되어 있다. 제 1 트랜지스터(TR1)의 게이트는 제 2 트랜지스터(TR2)에 연결되어 있다. 그리고, 제 2 트랜지스터(TR2)의 게이트는 제 1 제어신호가 인가되는 제 1 제어단(68-1)/(68-2)에 연결되어 있고, 제 2 트랜지스터(TR2)의 소오스는 제 2 제어신호가 인가되는 제 2 제어단(69-1)/(69-2)에 연결되어 있다. 제 1 트랜지스터(TR1)에는 게이트와 소오스 사이, 및 게이트와 드레인 사이에 캐패시터(C1)(C2)가 설치되어 있다.
공통배선(CL)은 소정의 전기신호에 의하여 턴온/턴오프가 가능한 소자부(78)를 통하여 패널 테스트용 패드(70-1)/(70-2)에 각각 연결되어 있다. 이 소자부(78)는 패널 제작 중에는 플로팅(floating)되어 있어서, 공통배선(CL)에 연결된 데이터라인과 게이트라인이 동일 전위를 유지할 수 있게 하며, 패널 테스트 중이거나 패널 작동 중에는 오프(OFF) 상태로 하여 게이트라인과 데이터라인의 숏트를 방지하는 기능을 한다.
이 때, 소정의 전기신호에 의하여 턴온/턴오프가 가능한 소자부(78)는 저항으로 구성하거나, 상기 정전방지회로부를 구성하는 소자와 동일한 구조의 소자로 구성할 수 있다. 소자부(78)를 저항으로 구성할 경우에는 1㏁ 이상의 크기를 가지는 저항값을 설정하는 것이 유리하다. 또한, 소정의 전기신호에 의하여 턴온/턴오프가 가능한 소자부(78)를 정전방지회로부(PR1)/(PR2)의 소자와 동일한 구조로 형성할 경우에는 상기 정전방지회로부의 소자와 동일한 구조로 구성되어 상기 공통배선에 형성되되, 제 2 트랜지스터의 게이트를 제 1 제어신호가 인가되는 제 1 제어단(68-1)/(68-2)에 연결하고, 제 1 트랜지스터의 소오스(혹은 드레인)과 제 2 트랜지스터의 드레인(혹은 소오스)를 공통배선에 각기 연결(도 7에 보임) 전방지회로부와 동일하게 작동할 수 있도록 한다.
상기와 같이 구성되는 액정표시패널의 작동을 설명하면 다음과 같다.
패널 제작 중에는 제 1 제어단(68-1)/(68-2)과 제 2 제어단(69-1)/(69-2)에 제어신호가 인가하지 않음으로써, 제 2 트랜지스터(62)를 오프 상태에 있게 하고, 제 1 트랜지스터(61)도 오프 상태로 있게 한다. 그런데, 패널 제작 중에 정전기가 발생하여 게이트라인(G1, G2, …, GN) 혹은, 데이터라인(D1, D2, …, DM)에 유기전압이 걸리게 되면, 제 1 트랜지스터(65)에 연결되어 있는 캐패시터에 의하여 제 1 트랜지스터(65)의 게이트에 전압이 유기되어 제 1 트랜지스터(65)가 턴 온 상태가 되어 공통배선(CL)과 전기적으로 연결된다. 따라서, 게이트라인과 데이터라인은 공통배선(CL)을 통하여 동일 전위를 유지하게 됨으로써, 정전 방지를 하게 된다. 이 때, 배선에서 생기는 기생용량을 제 2 트랜지스터(66)가 차단해줌으로써, 캐패시터에 의하여 정확하게 전압이 유기되어 정전기 발생시 효율적으로 제 1 트랜지스터(65)가 턴 온된다.
패널의 제작이 완료된 후에 패널을 테스트하거나 패널을 동작시킬 때에는 제 1 제어단(68-1)/(68-2)과 제 2 제어단(69-1)(69-2)에 소정의 전기신호를 인가한다. 제 1 제어단(68-1)/(68-2)에 제 1 제어신호를 인가하게 되면, 제 2 트랜지스터(66)가 턴 온된다. 제 2 트랜지스터(65)가 턴 온 된 상태에서, 제 2 제어단(69-1)(69-2)에 제 2 제어신호를 인가하게 되면, 이 신호가 제 2 트랜지스터(66)를 통과하여 제 1 트랜지스터(65)의 게이트에 제 1 트랜지스터(65)가 턴 오프되는 게이트 제어신호를 인가하게 된다. 즉, 제 1 트랜지스터(65)가 턴 오프되는 제어전압을 걸어줌으로써, 게이트라인 및 데이터라인과 공통배선(CL)을 각각 절연시킨다. 즉, 패널의 제작이 완료된 후에 트랜지스터가 턴 오프되는 제어전압을 게이트에 걸어줌으로써, 각각의 게이트라인 및 데이터라인을 전기적으로 분리시킨다. 그 결과, 각각의 게이트라인과 데이터라인을 독립적으로 신호조절할 수 있다.
이 때, 소정의 전기신호에 의하여 턴온/턴오프가 가능한 소자부(78)를 저항으로 구성할 경우에는 저항의 크기가 작으면, 신호를 왜곡시키거나, 전류가 지속적으로 흘러서 소비전력을 증가시킬 수으므로, 1㏁ 이상의 크기를 가지는 저항값을 설정하는 것이 유리하다.
또한, 소정의 전기신호에 의하여 턴온/턴오프가 가능한 소자부(78)를 정전방지회로부(PR1)/(PR2)의 소자와 동일한 구조로 경우에는 정전방지회로부(PR1)/(PR2)의 구조와 같이, 제 2 트랜지스터의 게이트를 제 1 제어신호가 인가되는 제 1 제어단(68-1)/(68-2)에 연결하고, 제 2 트랜지스터의 소오스(혹은 드레인)을 제 2 제어신호가 인가되는 제 2 제어단(69-1)/(69-2)에 연결되는 소자로 구성되되, 제 1 트랜지스터의 소오스(혹은 드레인)과 제 2 트랜지스터의 소오스(혹은 드레인)이 공통배선에 각기 연결(도 7에 보임)되어 있고, 정전방지회로부와 동일하게 작동할 수 있도록 한다. 따라서, 패널 제작중에는 플로팅 상태가 되어 게이트라인과 데이터라인을 연결시켜 주고, 패널 테스트 혹은 작동시에는 오프상태로 만들어 주어 데이터라인과 게이트라인이 숏트되는 것을 방지할 수 있도록 한다.
미설명 도면부호 79는 데이터 및 게이트 구동회로부에 데이터 및 게이트 신호를 인가하는 신호입력부를 나타낸다.
이상 살펴본 바와 같이, 본 발명은 액정표시패널의 제작공정 중에는 제어단자에 의하여 게이트를 부동(floating)시켜서 정전기가 발생할 경우 유기된 전압에 의하여 정전 방지 소자가 도통하여 게이트라인과 데이터라인을 등전위로 유지시킴으로써, 정전기 발생에 의한 불량을 방지하고, 액정표시패널의 제작을 완료한 다음 측정시나 작동시에는 제어단자에 전압을 인가하여 정전방지 소자인 트랜지스터를 오프시킴으로써, 게이트라인과 데이터라인을 각각 절연시킨다. 따라서, 본 발명은 액정표시패널의 제작공정중에 발생되는 정전기를 스위칭소자를 통해 게이트라인들과 데이터라인들에 분산시킴으로써, 액정표시패널의 불량이 발생되는 것을 방지할 수 있는 효과가 있으며, 액정표시패널의 제작이 완료된 다음 측정시나 작동시에는 제어단을 통해 제어신호를 인가하여 스위칭소자를 오프시킴으로써, 별도의 추가 공정 없이 게이트라인들과 데이터라인들을 개별적으로 분리시킬 수 있게 되어 게이트라인들이나 데이터라인들에 인가되는 전기신호가 왜곡되는 것을 방지할 수 있는 효과가있다.
도 1은 종래의 기술에 의한 정전기 방지용 액정표시패널의 제 1 예
도 2는 종래의 기술에 의한 정전기 방지용 액정표시패널의 제 2 예
도 3A와 도 3B는 본 발명의 의하여 구현된 정전기 방지 소자
도 4는 본 발명의 제 1 실시예에 따른 액정표시패널
도 5은 본 발명의 제 2 실시예에 따른 액정표시패널의 신호입력부
도 6은 본 발명의 제 3 실시예에 따른 액정표시패널
도 7은 본 발명의 제 3 실시예에서 평면 구조의 일부를 나타내는 도면

Claims (10)

  1. 복수의 게이트라인들 및 데이터라인들이 교차하는 영역에 화소들이 개별적으로 배열되어 화소 어레이를 형성하고, 상기 화소 각각에 제1스위칭소자와 화소전극이 전기적으로 연결되도록 형성된 액정표시패널에 있어서,
    상기 게이트라인들과 상기 데이터라인들의 끝단에 각각 설치되며, 적어도 하나의 제2스위칭소자를 구비하는 정전방지회로부들과,
    상기 정전방지회로부들에 구비된 제2스위칭소자의 온/오프에 따라 상기 게이트라인들과 데이터라인들을 공통 연결시키거나 또는 개별 분리시키는 공통배선과,
    상기 정전방지회로부들의 제2스위칭소자에 제어신호를 인가하여 제2스위칭소자의 온/오프를 제어하는 적어도 하나의 제어단을 구비하여 구성되는 것을 특징으로 하는 정전기 방지용 액정표시패널.
  2. 제 1 항에 있어서, 상기 제2스위칭소자는 상기 게이트라인들과 공통배선 사이 및 상기 데이터라인들과 공통배선 사이에 각각 접속되어 상기 제어단의 제어신호에 의해 도통 또는 차단되는 복수의 트랜지스터들로 구성된 것을 특징으로 하는 정전기 방지용 액정 표시패널.
  3. 제 2 항에 있어서, 상기 트랜지스터들의 소오스와 게이트 및 드레인과 게이트는 각각 저항을 통해 연결된 것을 특징으로 하는 정전기 방지용 액정표시패널.
  4. 제 1 항에 있어서, 상기 공통배선에는 제어신호에 의해 온/오프되는 소자부가 구비된 것을 특징으로 하는 정전기 방지용 액정표시패널.
  5. 제 1 항에 있어서, 상기 공통배선은 상기 게이트라인들을 공통 연결시키거나 또는 개별 분리시키는 제1공통배선 및 상기 데이터라인들을 공통 연결시키거나 또는 개별 분리시키는 제2공통배선으로 구성되고, 그 제1공통배선과 제2공통배선은 1㏁ 정도의 저항에 의해 연결된 것을 특징으로 하는 정전기 방지용 액정표시패널.
  6. 제 1 항에 있어서, 상기 공통배선은 상기 게이트라인들을 공통 연결시키거나 또는 개별 분리시키는 제1공통배선 및 상기 데이터라인들을 공통 연결시키거나 또는 개별 분리시키는 제2공통배선으로 구성되고, 그 제1공통배선과 제2공통배선은 상기 제어단의 제어신호에 의해 도통 또는 차단되는 트랜지스터를 통해 연결된 것을 특징으로 하는 정전기 방지용 액정표시패널.
  7. 제 1 항에 있어서, 상기 정전방지회로부들은 상기 게이트라인들과 공통배선 사이 및 상기 데이터라인들과 공통배선 사이에 각각 접속된 복수의 제1트랜지스터들과; 상기 제1트랜지스터들의 게이트와 제2제어신호가 인가되는 제2제어단 사이에 접속되어 제1제어단의 제1제어신호에 의해 도통 또는 차단되는 복수의 제2트랜지스터들로 구성된 것을 특징으로 하는 정전기 방지용 액정 표시패널.
  8. 제 7 항에 있어서, 상기 제1트랜지스터들의 소오스와 게이트는 제1캐패시터를 통해 연결되고, 상기 제1트랜지스터들의 드레인과 게이트는 제2캐패시터를 통해 연결된 것을 특징으로 하는 정전기 방지용 액정표시패널.
  9. 제 7 항에 있어서, 상기 공통배선은 상기 게이트라인들을 공통 연결시키거나 또는 개별 분리시키는 제1공통배선 및 상기 데이터라인들을 공통 연결시키거나 또는 개별 분리시키는 제2공통배선으로 구성되고, 그 제1공통배선과 제2공통배선은 제1공통배선과 제2공통배선 사이에 접속된 제3트랜지스터와, 상기 제3트랜지스터의 게이트와 상기 제2제어단 사이에 접속되어 상기 제1제어단의 제1제어신호에 의해 도통 또는 차단되는 제4트랜지스터를 통해 연결된 것을 특징으로 하는 정전기 방지용 액정표시패널.
  10. 복수의 게이트라인들 및 데이터라인들이 교차하는 영역에 화소들이 개별적으로 배열되어 화소 어레이를 형성하고, 상기 화소 각각에 제1스위칭소자와 화소전극이 전기적으로 연결되도록 형성된 액정표시패널에 있어서, 상기 게이트라인들 및 데이터라인들에 외부신호를 전달하는 복수의 신호입력패드들과; 상기 신호입력패드들과 각각 연결되는 스위칭소자를 구비한 복수의 정전방지회로부들과; 상기 정전방지회로부들에 연결되어 상기 신호입력패드들을 공통으로 연결하는 공통배선과; 상기 정전방지회로부들의 스위칭소자에 제어신호를 인가하여 스위칭소자의 온/오프를 제어하는 제어단을 구비하여 구성되는 것을 특징으로 하는 정전기 방지용 액정표시패널.
KR1019980025633A 1997-08-07 1998-06-30 정전기방지용액정표시패널 KR100451380B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US09/129,474 US6337722B1 (en) 1997-08-07 1998-08-04 Liquid crystal display panel having electrostatic discharge prevention circuitry
US10/036,386 US6493047B2 (en) 1997-08-07 2002-01-07 Liquid crystal display panel having electrostatic discharge prevention circuitry

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR97-37755 1997-08-07
KR19970037755 1997-08-07
KR1019970037755 1997-08-07

Publications (2)

Publication Number Publication Date
KR19990023176A KR19990023176A (ko) 1999-03-25
KR100451380B1 true KR100451380B1 (ko) 2005-04-20

Family

ID=65899620

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980025633A KR100451380B1 (ko) 1997-08-07 1998-06-30 정전기방지용액정표시패널

Country Status (1)

Country Link
KR (1) KR100451380B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8279147B2 (en) 2006-11-10 2012-10-02 Samsung Electronics Co., Ltd. Liquid crystal display device having protective circuits and method of manufacturing the same
KR101362015B1 (ko) * 2008-12-24 2014-02-11 엘지디스플레이 주식회사 정전기 보호회로를 구비한 평판표시장치

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100633315B1 (ko) * 2000-06-01 2006-10-11 엘지.필립스 엘시디 주식회사 축적용량방식용 액정표시장치의 공통전극 배선과,횡전계모드용 액정표시장치의 스토리지전극 배선의 구조
KR101950943B1 (ko) * 2011-08-30 2019-02-26 삼성디스플레이 주식회사 정전 보호 회로를 가지는 표시 장치 및 그것의 제조 방법
KR102028326B1 (ko) * 2012-12-28 2019-11-14 엘지디스플레이 주식회사 표시장치

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08146460A (ja) * 1994-11-17 1996-06-07 Toshiba Corp 半導体装置
WO1997006465A1 (fr) * 1995-08-07 1997-02-20 Hitachi, Ltd. Dispositif d'affichage a cristaux liquides et de type matrice active resistant a l'electricite statique
KR970011942A (ko) * 1995-08-02 1997-03-27 구자홍 정전기방지구조를 갖춘 액정표시장치 및 그 제조방법
KR970031322A (ko) * 1995-11-15 1997-06-26 김광호 정전기 보호를 위한 출력버퍼

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08146460A (ja) * 1994-11-17 1996-06-07 Toshiba Corp 半導体装置
KR970011942A (ko) * 1995-08-02 1997-03-27 구자홍 정전기방지구조를 갖춘 액정표시장치 및 그 제조방법
WO1997006465A1 (fr) * 1995-08-07 1997-02-20 Hitachi, Ltd. Dispositif d'affichage a cristaux liquides et de type matrice active resistant a l'electricite statique
KR970031322A (ko) * 1995-11-15 1997-06-26 김광호 정전기 보호를 위한 출력버퍼

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8279147B2 (en) 2006-11-10 2012-10-02 Samsung Electronics Co., Ltd. Liquid crystal display device having protective circuits and method of manufacturing the same
KR101362015B1 (ko) * 2008-12-24 2014-02-11 엘지디스플레이 주식회사 정전기 보호회로를 구비한 평판표시장치

Also Published As

Publication number Publication date
KR19990023176A (ko) 1999-03-25

Similar Documents

Publication Publication Date Title
US6337722B1 (en) Liquid crystal display panel having electrostatic discharge prevention circuitry
KR950027474A (ko) 액정표시장치
US6696701B2 (en) Electrostatic discharge protection for pixellated electronic device
US6826730B2 (en) System and method for controlling current in an integrated circuit
US5396262A (en) Polysilicon gate bus with interspersed buffers for driving a row of pixels in an active matrix liquid crystal display
KR20150047966A (ko) 정전기 방전 회로를 포함하는 표시 장치
DE60118594D1 (de) Anzeige und verfahren zu ihrer ansteuerung
JPH08101397A (ja) 薄膜トランジスタ型液晶表示装置とその製造方法
US6731260B2 (en) Display device
KR100302529B1 (ko) 박막반도체집적회로
KR100451380B1 (ko) 정전기방지용액정표시패널
US5412261A (en) Two-stage programmable interconnect architecture
US7649399B2 (en) Signal generating and switching apparatus and method thereof
KR19990037226A (ko) 액티브 매트릭스 액정 표시 장치
JP3270220B2 (ja) 表示装置およびその駆動集積回路
JPH0549966B2 (ko)
US5796390A (en) Redundant shift registers for scanning circuits in liquid crystal display devices
KR100699845B1 (ko) 액티브 영역의 면적을 감소시킨 반도체 메모리 장치
JPH0792448A (ja) 液晶表示装置の入力保護回路
US6308312B1 (en) System and method for controlling leakage current in an integrated circuit using current limiting devices
EP0774786A2 (en) CMOS semiconductor device
KR100312759B1 (ko) 정전기 보호 회로를 가지는 액정 표시 장치
US11435635B2 (en) Thin film transistor substrate, and liquid crystal display panel using same
KR20010110159A (ko) 회로기판 및 평면표시장치
US7382365B2 (en) Semiconductor device and driver

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130619

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20140630

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20150818

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20160816

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20170816

Year of fee payment: 14

EXPY Expiration of term