KR100446281B1 - 디지탈볼륨제어장치 - Google Patents

디지탈볼륨제어장치 Download PDF

Info

Publication number
KR100446281B1
KR100446281B1 KR1019970019979A KR19970019979A KR100446281B1 KR 100446281 B1 KR100446281 B1 KR 100446281B1 KR 1019970019979 A KR1019970019979 A KR 1019970019979A KR 19970019979 A KR19970019979 A KR 19970019979A KR 100446281 B1 KR100446281 B1 KR 100446281B1
Authority
KR
South Korea
Prior art keywords
clock
attenuation
amount
response
value
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1019970019979A
Other languages
English (en)
Other versions
KR19980084260A (ko
Inventor
김종선
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1019970019979A priority Critical patent/KR100446281B1/ko
Publication of KR19980084260A publication Critical patent/KR19980084260A/ko
Application granted granted Critical
Publication of KR100446281B1 publication Critical patent/KR100446281B1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G7/00—Volume compression or expansion in amplifiers
    • H03G7/007—Volume compression or expansion in amplifiers of digital or coded signals
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G7/00—Volume compression or expansion in amplifiers
    • H03G7/06—Volume compression or expansion in amplifiers having semiconductor devices

Landscapes

  • Control Of Amplification And Gain Control (AREA)

Abstract

본 발명은 디지탈 볼륨 제어장치를 개시한다. 이 디지탈 볼륨 제어장치는 입력 데이타를 감쇄 또는 증폭할 제어량을 나타내는 볼륨 제어 데이타에 응답하여 입력 데이타를 소정 dB 단위로 감쇄 또는 증폭하는 장치로서, 제어부, 기본 감쇄부 및 부가 감쇄/증폭부로 구성된다. 제어부는 볼륨 제어 데이타의 부호에 응답하여 제어신호를 발생하고, 제어량 및 제어신호에 상응하여 입력 데이타를 기본 감쇄 범위내에서 감쇄할 기본 감쇄량 및 부가적으로 감쇄 또는 증폭할 부가량을 설정하고, 기준 클럭인 제1클럭을 발생하고, 기본 감쇄량 및 부가량에 상응하여 제2클럭 및 제3클럭을 발생한다. 기본 감쇄부는 입력 데이타를 제1클럭 및 제2클럭에 응답하여 기본 감쇄 범위내에서 감쇄한다. 부가 감쇄/증폭부는 기본 감쇄부의 출력을 제어신호 및 제3클럭에 응답하여 래치하고, 래치된 결과를 그대로 출력하거나 감쇄 또는 증폭한다.

Description

디지탈 볼륨 제어장치{Digital volume controlling apparatus}
본 발명은 데이타의 감쇄 및 증폭에 관한 것이며, 특히 오디오 데이타를 소정 데시벨 단위로 감쇄 또는 증폭하는 디지탈 볼륨 제어장치 및 방법에 관한 것이다.
일반적으로, 디지탈 볼륨 제어장치에 사용되는 디지탈 감쇄기는 인간의 청각특성을 고려하여 입력 데이타 예컨대, 오디오 데이타를 소정 데시벨(dB) 단위의 일정한 스텝 크기로 디지탈식으로 감쇄한다. 디지탈 감쇄기가 오디오 데이타를 예컨대, 0.5dB 단위로 감쇄하고, 마이컴이 사용자의 요구에 따라 리모콘과 같은 키입력 장치로부터 입력받은 데시벨 크기의 목표 감쇄량을 제어 데이타로서 출력하면, 이에 따라 디지탈 감쇄기는 입력 데이타를 제어 데이타에 응답하여 0dB, -0.5dB, -1dB, -1.5dB 또는 -2dB 등에 상응하는 감쇄량만큼 감쇄한다. 이러한 종래의 디지탈 감쇄기는 통상 병렬 곱셈기를 이용하여 구현된다.
도 1은 종래의 디지탈 감쇄기의 개략적인 블럭도로서, 계수 발생기(2) 및 곱셈기(4)로 구성된다.
도 1에 도시된 계수 발생기(2)는 입력 데이타(Di)를 사용자의 요구에 따른 목표 감쇄량만큼 감쇄시키기 위한 제어 데이타(Dc)를 마이컴(미도시)으로부터 입력하고, 제어 데이타(Dc)에 응답하여 그에 상응하는 감쇄 계수를 발생한다. 한편, 곱셈기(4)는 감쇄할 입력 데이타(Di) 예컨대, 오디오 데이타를 계수 발생기(2)에서 출력되는 감쇄 계수와 곱한다. 여기서, 감쇄 계수는 통상 1 이하의 값을 가지며, 결과적으로 입력 데이타(Di)의 크기를 데시벨 단위로 감쇄시킨다.
전술한 종래의 디지탈 감쇄기는 병렬 곱셈기로 구현됨에 따라 회로 구성이 복잡하고, 칩으로 구현할 경우에 많은 면적을 차지한다. 특히, 계수 발생기(2)는 통상, 디코더 또는 롬(ROM:Read Only Memory)으로 구현되며 비선형적인 감쇄 계수를 발생하므로, 소정 데시벨 단위의 스텝이 많아질수록 회로 구현이 어렵다.
본 발명이 이루고자 하는 기술적 과제는, 곱셈기를 사용하지 않고 간단한 회로 구성으로 입력 데이타를 볼륨 제어 데이타에 응답하여 원하는 감쇄량 또는 증폭량만큼 소정 데시벨 단위로 감쇄 또는 증폭하는 디지탈 볼륨 제어장치를 제공하는데 있다.
도 1은 종래의 디지탈 감쇄기의 개략적인 블럭도이다.
도 2는 본 발명에 따른 디지탈 볼륨 제어장치의 바람직한 실시예의 블럭도이다.
도 3 (a) 내지 (g)는 도 2에 도시된 클럭 발생기에서 발생되는 제1클럭 및 기본 감쇄량에 상응하여 발생되는 제2클럭들의 타이밍도들이다.
도 4 (a) 내지 (f)는 입력 데이타를 약 8dB 감쇄할 경우에 도 2에 도시된 장치의 각 부의 타이밍도들이다.
도 5 (a) 내지 (f)는 입력 데이타를 약 8dB 증폭할 경우에 도 2에 도시된 장치의 각 부의 타이밍도들이다.
상기 과제를 이루기 위하여, 입력 데이타를 감쇄 또는 증폭할 제어량을 나타내는 볼륨 제어 데이타에 응답하여 입력 데이타를 소정 dB 단위로 감쇄 또는 증폭하는 본 발명에 따른 디지탈 볼륨 제어장치는, 제어부, 기본 감쇄부 및 부가 감쇄/증폭부로 구성되는 것이 바람직하다. 여기서, 제어부는 볼륨 제어 데이타의 부호에 응답하여 제어신호를 발생하고, 제어량 및 제어신호에 상응하여 입력 데이타를 기본 감쇄 범위내에서 감쇄할 기본 감쇄량 및 부가적으로 감쇄 또는 증폭할 부가량을 설정하고, 기준 클럭인 제1클럭을 발생하고, 기본 감쇄량 및 부가량에 상응하여 제2클럭 및 제3클럭을 발생한다. 기본 감쇄부는 입력 데이타를 제1클럭 및 제2클럭에 응답하여 기본 감쇄 범위내에서 감쇄한다. 부가 감쇄/증폭부는 기본 감쇄부의 출력을 제어신호 및 제3클럭에 응답하여 래치하고, 래치된 결과를 그대로 출력하거나 감쇄 또는 증폭한다.
이하, 본 발명에 따른 디지탈 볼륨 제어장치의 구성 및 동작을 첨부한 도면을 참조하여 다음과 같이 설명한다.
본 발명에 따른 디지탈 볼륨 제어장치를 설명하기에 앞서, 본 장치의 구현 원리를 다음과 같이 설명한다. 또한, 설명을 간략히 하기 위해 감쇄 또는 증폭할dB 단위의 스텝 크기는 1dB로 하고, 기본 감쇄 범위는 6dB 미만의 감쇄 즉, 0dB, 1dB, 2dB, 3dB, 4dB 및 5dB 감쇄로 한다.
널리 알려진 바와 같이, 임의의 입력 데이타(Di)와 출력 데이타(Do)의 관계를 데시벨로 표현하면, [ ] dB = 20log(Do/Di)의 관계가 있다. 따라서, 입력 데이타(Di)를 0dB 감쇄한 결과 즉, 출력 데이타(Do)는 입력 데이타(Di)와 동일하고, 1dB 감쇄한 결과는 약 0.8965Di가 되고, 2dB 감쇄한 결과는 약 0.7891Di가 되고, 3dB 감쇄한 결과는 약 0.7109Di가 되고, 4dB 감쇄한 결과는 약 0.6992Di가 되고, 5dB 감쇄한 결과는 약 0.5625Di가 된다.
이와 같이 입력 데이타(Di)를 dB 단위로 감쇄하는 것은 비선형적이기 때문에 입력 데이타(Di)를 단순히 2N(여기서, N은 자연수)분주하여 소정 dB 단위로 감쇄된 출력 데이타(Do)를 구할 수는 없다.
본 발명에서는 입력 데이타(Di)를 21~ 2N으로 순차적으로 분주하고, 분주된 값들을 선택적으로 누산함으로써 전술한 기본 감쇄 범위내(0~5dB 감쇄)에서 소정 dB 감쇄한 결과를 얻는다. 예컨대, 누산한 결과가 (1/2 + 1/4 + 1/8 + 1/64)Di ≒ 0.8965Di이면, 이것은 입력 데이타(Di)를 약 1dB 감쇄한 결과이다.
또한, 본 발명에서는 입력 데이타(Di)를 감쇄할 제어량이 기본 감쇄 범위를 초과하면, 제어량 미만의 가장 큰 6dB의 배수값을 제어량에서 감한 값 즉, 기본 감쇄 범위내에서 감쇄되는 값만큼 입력 데이타(Di)를 기본 감쇄한 후에, 6dB의 배수값만큼 더 감쇄한다. 즉, 6dB 감쇄는 입력 데이타(Di)의 절반값(약 0.5Di)에 근사하므로, 6dB의 배수값 감쇄는 기본 감쇄한 결과를 2M(여기서, M은 자연수)분주하여 용이하게 구할 수 있다. 따라서, 0~5dB 감쇄는 기본 감쇄 범위내에서 감쇄하여 구할 수 있고, 6 ~ 11dB 감쇄는 기본 감쇄한 결과를 2(21)분주하여 구할 수 있고, 12 ~ 17dB는 기본 감쇄한 결과를 4(22)분주하여 구할 수 있고, 18 ~ 23dB는 기본 감쇄한 결과를 8(23)분주하여 구할 수 있고, 동일한 방식으로 임의의 dB까지 확장하여 적용할 수 있다.
또한, 본 발명에서는 전술한 감쇄 방법을 이용하여 입력 데이타(Di)를 감쇄할 뿐만 아니라 증폭한다. 즉, 6dB 감쇄가 입력 데이타(Di)의 절반값(약 0.5Di)에 근사하다면, 6dB 증폭은 입력 데이타(Di)의 두 배값(약 2Di)에 근사하므로, 기본 감쇄한 결과를 2M체배한다. 여기서, 기본 감쇄 범위에서 감쇄되는 값은 증폭할 제어량이 6dB 미만인 경우에 6dB로부터 제어량을 감한 값이고, 제어량이 6dB 이상인 경우에 제어량을 초과하는 가장 작은 6dB의 배수값으로부터 제어량을 감한 값이다.
이제, 전술한 구현 원리에 근거하여 본 발명에 따른 디지탈 볼륨 제어장치를 상세히 설명한다.
도 2는 본 발명에 따른 디지탈 볼륨 제어장치의 바람직한 실시예의 블럭도로서, 제어부(20), 기본 감쇄부(30) 및 부가 감쇄/증폭부(40)로 구성된다. 구체적으로, 제어부(20)는 부호 판단기(22) 및 클럭 발생기(24)로 구성되고, 기본 감쇄부(30)는 분주기(32) 및 누산기(34)로 구성된다. 더욱더, 누산기(34)는가산기(36) 및 래치(38)로 구성된다.
도 2에 도시된 제어부(20)는 볼륨 제어 데이타(Dc)를 입력하여 입력 데이타(Di)를 소정 dB 단위로 감쇄 또는 증폭시키는데 필요한 제어신호 및 클럭들을 발생한다.
구체적으로, 부호 판단기(22)는 마이컴(미도시)으로부터 입력한 볼륨 제어 데이타(Dc)의 부호를 판단하여 제어신호를 발생한다. 여기서, 볼륨 제어 데이타(Dc)는 사용자가 키입력장치(미도시)를 조작할 경우에, 사용자가 요구하는 감쇄량 또는 증폭량에 상응하여 시스템의 마이컴(미도시)으로부터 출력되는 데시벨값이다. 이러한 볼륨 제어 데이타(Dc)의 부호가 +이면 입력 데이타를 증폭할 제어량 즉, 목표 증폭량을 나타내고, 부호가 -이면 입력 데이타를 감쇄할 제어량 즉, 목표 감쇄량을 나타낸다.
클럭 발생기(24)는 볼륨 제어 데이타(Dc)의 제어량 및 부호 판단기(22)에서 발생된 제어신호에 응답하여 입력 데이타(Di)를 기본 감쇄 범위내에서 감쇄할 기본 감쇄량 및 부가적으로 감쇄 또는 증폭할 부가량을 설정하고, 제1~제3클럭들(CK1,CK2 및 CK3)을 발생한다.
여기서, 제1클럭(CK1)은 입력 데이타(Di)를 래치 및 21~ 2N(여기서, N은 자연수)분주하기 위한 기준 클럭이다. 제2클럭(CK2)은 제1클럭(CK1)에 응답하여 분주된 데이타들을 선택적으로 래치하기 위한 클럭으로서, 전술한 기본 감쇄량에 상응하여 발생된다. 제3클럭(CK3)은 입력 데이타(Di)를 기본 감쇄량만큼 감쇄한 결과를래치 및 2M(여기서, M은 자연수)분주 또는 체배하기 위한 클럭으로서, 전술한 부가량에 상응하여 발생된다.
기본 감쇄부(30)는 입력 데이타(Di)를 제1클럭(CK1) 및 제2클럭(CK2)에 응답하여 기본 감쇄 범위내에서 감쇄한다. 구체적으로, 분주기(32)는 입력 데이타(Di)를 제1클럭(CK1)의 초기 클럭에 응답하여 래치하고, 래치된 데이타를 제1클럭(CK1)의 N개의 클럭에 응답하여 순차적으로 21~ 2N분주한다. 여기서, 제1클럭(CK1)은 기본 감쇄량이 없을 경우에 래치주기만을 가지며, 이때 분주기(32)는 래치된 데이타를 그대로 출력한다. 분주기(32)는 래치된 데이타를 N개의 분주주기 만큼 순차적으로 쉬프트하는 쉬프트 회로로 구현될 수 있다.
한편, 누산기(34)는 분주기(32)에서 분주된 값들을 제2클럭(CK2)에 응답하여 선택적으로 누산한다. 구체적으로, 가산기(36)는 처음에 분주기(32)의 초기 출력을 초기값인 0과 가산하고, 이후에 분주기(32)의 출력을 누산기(32)의 이전 출력과 합한다. 래치(38)는 가산기(36)의 출력을 제2클럭(CK2)에 응답하여 래치하고, 래치된 결과를 다시 가산기(36)로 출력함과 동시에 누산기(34)의 출력으로서 출력한다.
결국, 기본 감쇄부(30)의 출력 즉, 누산기(34)에서 최종 누산된 결과는 입력 데이타(Di)를 기본 감쇄 범위내에서 기본 감쇄량만큼 감쇄한 결과이다.
부가 감쇄/증폭부(40)는 기본 감쇄부(30)의 출력을 부호 판단기(22)에서 발생된 제어신호 및 클럭 발생기(24)에서 발생된 제3클럭(CK3)에 응답하여 래치하고, 래치된 결과를 그대로 출력하거나 감쇄 또는 증폭한다. 구체적으로, 부가 감쇄/증폭부(40)는 제3클럭(CK3)의 초기 클럭에 응답하여 래치하고, 래치된 결과를 제어신호 및 제3클럭(CK3)의 M개의 클럭에 응답하여 2M분주 또는 체배한다. 즉, 볼륨 제어 데이타(Dc)가 음의 값이면 래치된 결과를 제3클럭의 M개의 클럭만큼 2M분주하고, 볼륨 제어 데이타(Dc)가 양의 값이면 래치된 결과를 제3클럭의 M개의 클럭만큼 2M체배한다.
부가 감쇄/증폭부(40)는 제어신호에 응답하여 제3클럭의 M개의 클럭만큼 한 비트씩 오른쪽 또는 왼쪽으로 쉬프트하는 쉬프트 레지스터로 구현될 수 있다. 또한, 볼륨 제어 데이타(Dc)의 값이 커짐에 따라 제3클럭(CK3)이 증가되고 쉬프트량이 많아져 타이밍이 문제가 될 경우에, 쉬프트 레지스터 대신에 소정 비트씩 한꺼번에 오른쪽 또는 왼쪽으로 쉬프트하는 베럴(barrel) 쉬프터로 구현될 수도 있다. 이때, 베럴 쉬프터는 전술한 제어신호 뿐만 아니라 제3클럭(CK3)의 한 클럭당 쉬프트할 소정 비트를 나타내는 쉬프트 제어신호에 응답하여 동작하며, 쉬프트 제어신호는 제어부(20)의 쉬프터 제어기(미도시)로부터 발생한다.
전술한 바에 의하면, 제어부(20)의 클럭 발생기(24)는 감쇄 또는 증폭할 제어량 및 감쇄 또는 증폭을 좌우하는 제어신호에 상응하여 기본 감쇄량 및 부가량을 설정한다. 예컨대, 클럭 발생기(24)는 감쇄할 제어량 및 감쇄를 위한 제어신호를 입력할 경우에, 6dB의 제1배수값(제어량 미만의 가장 큰 값)을 제어량에서 감산하여, 감산된 결과를 기본 감쇄량으로서, 제1배수값을 부가량으로서 설정할 수 있다. 또한, 증폭할 제어량 및 증폭을 위한 제어신호를 입력할 경우에, 6dB의 제2배수값(제어량을 초과하는 가장 작은 값)으로부터 제어량을 감산하여, 감산된 결과를 기본 감쇄량으로서, 제2배수값을 부가량으로서 설정할 수 있다.
다른 예로서, 클럭 발생기(24)는 제어신호에 응답하여, 감쇄할 제어량을 모듈로 6 연산하거나, 증폭할 제어량에서 음의 값을 얻을 때까지 6을 감산하는 방식으로 기본 감쇄량 및 부가량을 구할 수도 있다.
전술한 바와 같이, 클럭 발생기(24)에서 기본 감쇄량 및 부가량이 설정되면, 이들에 상응하여 제2 및 제3클럭(CK2 및 CK3)이 발생된다. 이하, 클럭 발생기(24)에서 발생되는 클럭들에 대해 상세히 설명한다.
도 3 (a) 내지 (g)는 도 2에 도시된 클럭 발생기에서 발생되는 제1클럭 및 기본 감쇄량에 상응하여 발생되는 제2클럭들의 타이밍도들이다.
도 3 (a)는 제1클럭(CK1)을 나타내며, 초기 클럭은 래치주기이고, 다음 클럭들은 N개의 분주주기 예컨대, 제1 내지 제8분주주기이다. 즉, 전술한 분주기(32)는 제1클럭(CK1)의 래치주기의 상승 에지에서 입력 데이타(Di)를 래치하고, 제1 내지 제8분주주기의 각각의 상승 에지에서 쉬프트하여 순차적으로 2(21), 4(22),... 256(28) 분주한다. 결국, 입력 데이타(Di)를 제N분주주기에서 2N분주하여 각각 출력한다.
먼저, 입력 데이타(Di)를 목표 감쇄량(즉, 감쇄할 제어량)만큼 감쇄시키기 위한 제2 및 제3클럭(CK2 및 CK3)에 대해 설명한다.
도 3 (b) 내지 (g)는 목표 감쇄량이 기본 감쇄 범위내(0~5dB 감쇄)에 있을경우에 기본 감쇄량에 상응하여 발생되는 제2클럭(CK2)들을 각각 나타낸다. 이들 제2클럭(CK2)들은 예컨대, ROM등을 이용하여 클럭 발생기(24)내에 미리 설정될 수 있다.
도 3 (b)는 기본 감쇄량이 0dB(6n dB, n은 0∼M)일 경우의 제2클럭(CK2)으로, 이때 누산기(34)는 제1클럭(CK1)의 래치주기에서 래치된 입력 데이타(Di)를 그대로 출력한다. 도 3 (c)는 1dB (6n+1 dB) 감쇄일 경우의 제2클럭(CK2)으로, 누산기(34)의 출력은 (1/2 + 1/4 + 1/8 + 1/64)Di ≒ 0.8965Di으로 되고, 입력 데이타(Di)를 약 1dB(20Log0.8965 ≒ -1) 감쇄시킨다. 도 3 (d)는 2dB(6n+2 dB)감쇄일 경우의 제2클럭(CK2)으로, 누산기(34)의 출력은 (1/2 + 1/4 + 1/8 + 1/32 + 1/128)Di ≒ 0.7891Di으로 되고, 입력 데이타(Di)를 약 2dB(20Log0.7891 ≒ -2) 감쇄시킨다. 도 3 (e)는 3dB(6n+3 dB)감쇄일 경우의 제2클럭(CK2)으로, 누산기(34)의 출력은 (1/2 + 1/8 + 1/16 + 1/64 + 1/128)Di ≒ 0.7109Di으로 되고, 입력 데이타(Di)를 약 3dB(20Log0.7109 ≒ -3) 감쇄시킨다. 도 3 (f)는 4dB(6n+4 dB)감쇄일 경우의 제2클럭(CK2)으로, 누산기(34)의 출력은 (1/2 + 1/8 + 1/128 + 1/256)Di ≒ 0.6992Di으로 되고, 입력 데이타(Di)를 약 4dB(20Log0.6992 ≒ -4) 감쇄시킨다. 도 3 (g)는 5dB(6n+5 dB)감쇄일 경우의 제2클럭(CK2)으로, 누산기(34)의 출력은 (1/2 + 1/16)Di ≒ 0.5625Di으로 되고, 입력 데이타(Di)를 약 5dB(20Log0.5625 ≒ -5) 감쇄시킨다.
또한, 제2클럭(CK2)은 목표 감쇄량이 기본 감쇄 범위(0∼5dB 감쇄)를 벗어나면, 처음부터 순차적으로 동일하게 반복한다. 즉, 0dB 감쇄시의 제2클럭(CK2)과6dB, 12dB, 18dB등과 같이 6n dB 감쇄시의 제2클럭(CK2)은 동일하고, 마찬가지로 1dB 감쇄시의 제2클럭(CK2)과 6n+1 dB 감쇄시의 제2클럭(CK2)은 동일하다.
한편, 제3클럭(CK3)은 목표 감쇄량이 기본 감쇄 범위내에 있으면, 기본 감쇄부(30)의 출력을 래치하기 위한 초기의 클럭만을 가지며, 기본 감쇄부(30)의 출력을 그대로 출력시킨다. 그러나, 목표 감쇄량이 기본 감쇄 범위를 벗어나면, 6dB∼11dB 감쇄시에 한개의 클럭이 부가되어 기본 감쇄부(30)의 출력을 2분주시키고, 12dB∼17dB 감쇄시에 두개의 클럭이 부가되어, 기본 감쇄부(30)의 출력을 4(22)분주시키고, 18dB∼23dB 감쇄시에 세개의 클럭이 부가되어, 기본 감쇄부(30)의 출력을 8(23)분주시킨다.
이제, 입력 데이타(Di)를 목표 증폭량(즉, 증폭할 제어량)만큼 증폭시키기 위한 제2 및 제3클럭(CK2 및 CK3)에 대해 설명한다.
만일 목표 증폭량이 6dB 미만이면, 0dB 증폭시에 도 3 (b)에 도시된 0dB 감쇄시의 제2클럭(CK2)을 발생하고, 1dB 증폭시에 도 3 (g)에 도시된 5dB 감쇄시의 제2클럭(CK2)을 발생하고, 2dB 증폭시에 도 3 (f)에 도시된 4dB 감쇄시의 제2클럭(CK2)을 발생하고, 3dB 증폭시에 도 3 (e)에 도시된 3dB 감쇄시의 제2클럭(CK2)을 발생하고, 4dB 증폭시에 도 3 (d)에 도시된 2dB 감쇄시의 제2클럭(CK2)을 발생하고, 5dB 증폭시에 도 3 (c)에 도시된 1dB 감쇄시의 제2클럭(CK2)을 발생한다.
또한, 목표 증폭량이 6dB 이상이면, 전술한 방식을 처음부터 순차적으로 동일하게 반복한다. 즉, 0dB 증폭시의 제2클럭(CK2)과 6dB, 12dB, 18dB등과 같이 6n dB 증폭시의 제2클럭(CK2)은 동일하고, 마찬가지로 1dB 증폭시의 제2클럭(CK2)과 6n+1 dB 증폭시의 제2클럭(CK2)은 동일하다.
한편, 제3클럭(CK3)은 목표 증폭량이 6dB 미만이면, 기본 감쇄부(30)의 출력을 래치하기 위한 초기의 클럭 후에 한 개의 클럭이 부가되어, 기본 감쇄부(30)의 출력을 2체배시킨다. 또한, 6dB∼11dB 증폭시에 두개의 클럭이 부가되어, 기본 감쇄부(30)의 출력을 4(22)체배시키고, 12dB∼17dB 증폭시에 세개의 클럭이 부가되어, 기본 감쇄부(30)의 출력을 8(23)체배시키고, 18dB∼23dB 증폭시에 네개의 클럭이 부가되어, 기본 감쇄부(30)의 출력을 16(24)체배시킨다.
이제, 입력 데이타(Di)가 256일때, 이 값을 약 8dB 감쇄할 경우와 약 8dB 증폭할 경우를 예를 들어 도 2에 도시된 장치의 각 부의 동작을 설명한다.
도 4 (a) 내지 (f)는 입력 데이타를 약 8dB 감쇄할 경우에 도 2에 도시된 장치의 각 부의 타이밍도들이다.
먼저, 부호 판단기(22)는 볼륨 제어 데이타(Dc)인 -8dB로부터 음의 부호를 판단하여 감쇄를 위한 제어신호를 발생한다. 이러한 제어신호에 따라서, 클럭 발생기(24)는 기준 클럭인 제1클럭(CK1), -2dB인 기본 감쇄량에 상응하는 제2클럭(CK2) 및 -6dB인 부가량에 상응하는 제3클럭(CK3)을 발생한다.
도 4 (a)는 클럭 발생기(24)에서 발생한 제1클럭(CK1)을 나타낸다. 기본 감쇄부(30)의 분주기(32)는 입력 데이타(Di) 즉, 256를 제1클럭(CK1)의 초기 클럭의상승 에지에서 래치하고, 256를 제1클럭(CK1)의 다음 8개의 클럭들의 각 상승 에지에서 순차적으로 21~28분주하여 도 4 (b)에 도시된 바와 같이, 256, 128, 64, 32, 16, 8, 4, 2, 1을 순차적으로 출력한다.
도 4 (c)는 클럭 발생기(24)에서 발생한 제2클럭(CK2)을 나타낸다. 기본 감쇄부(30)의 누산기(34)는 도 4 (c)에 도시된 제2클럭(CK2)에 응답하여 분주기(32)의 출력들중에서 제1, 제2, 제5 및 제7분주주기에서 분주된 데이타들을 가산하여 도 4 (d)에 도시된 바와 같이, 누산된 결과들을 출력한다.
도 4 (e)는 클럭 발생기(24)에서 발생한 제3클럭(CK3)을 나타낸다. 부가 감쇄/증폭부(40)는 최종 누산된 결과 즉, 202를 도 4 (e)에 도시된 제3클럭(CK3)의 초기 클럭에 응답하여 래치하고, 202를 제3클럭(CK3)의 다음 한 개의 클럭에 응답하여 2분주하여 도 4 (f)에 도시된 바와 같이, 101인 출력 데이타(Do)를 출력한다.
따라서, 입력 데이타(Di)를 약 8dB 감쇄할 경우에 출력 데이타(Dc)는 101이며, 이때 Di 및 Do로부터 다시 데시벨값을 구하면 20log(101/256) ≒ -8.1dB 이므로, 약 8dB 감쇄된 것임을 알 수 있다.
도 5 (a) 내지 (f)는 입력 데이타를 약 8dB 증폭할 경우에 도 2에 도시된 장치의 각 부의 타이밍도들이다.
먼저, 부호 판단기(22)는 볼륨 제어 데이타(Dc)인 +8dB로부터 양의 부호를 판단하여 증폭을 위한 제어신호를 발생한다. 이러한 제어신호에 따라서, 클럭 발생기(24)는 기준 클럭인 제1클럭(CK1), -4dB인 기본 감쇄량에 상응하는 제2클럭(CK2)및 +12dB인 부가량에 상응하는 제3클럭(CK3)을 발생한다.
도 5 (a)는 클럭 발생기(24)에서 발생한 제1클럭(CK1)을 나타낸다. 기본 감쇄부(30)의 분주기(32)는 입력 데이타(Di) 즉, 256를 제1클럭(CK1)의 초기 클럭의 상승 에지에서 래치하고, 256를 제1클럭(CK1)의 다음 8개의 클럭들의 각 상승 에지에서 순차적으로 21~28분주하여 도 5 (b)에 도시된 바와 같이, 256, 128, 64, 32, 16, 8, 4, 2, 1을 순차적으로 출력한다.
도 5 (c)는 클럭 발생기(24)에서 발생한 제2클럭(CK2)을 나타낸다. 기본 감쇄부(30)의 누산기(34)는 도 5 (c)에 도시된 제2클럭(CK2)에 응답하여 분주기(32)의 출력들중에서 제1, 제3, 제7 및 제8분주주기에서 분주된 데이타들을 가산하여 도 5 (d)에 도시된 바와 같이, 누산된 결과들을 출력한다.
도 5 (e)는 클럭 발생기(24)에서 발생한 제3클럭(CK3)을 나타낸다. 부가 감쇄/증폭부(40)는 최종 누산된 결과 즉, 163을 도 5 (e)에 도시된 제3클럭(CK3)의 초기 클럭에 응답하여 래치하고, 163을 제3클럭(CK3)의 다음 두개의 클럭에 응답하여 22체배하여 도 4 (f)에 도시된 바와 같이, 652인 출력 데이타(Do)를 출력한다.
따라서, 입력 데이타(Di)를 약 8dB 증폭할 경우에 출력 데이타(Dc)는 652이며, 이때 Di 및 Do로부터 다시 데시벨값을 구하면 20log(652/256) ≒ 8.1dB 이므로, 약 8dB 증폭된 것임을 알 수 있다.
지금까지 설명을 간략히 하기 위해 감쇄 또는 증폭할 데시벨 단위의 스텝 크기는 1dB로 하였지만, 보다 정밀한 디지탈 볼륨 제어장치를 구현하기 위해서는 기본 감쇄부(30)의 제1클럭(CK1)의 분주주기의 클럭수를 증가시키고, 이에 따라 제2클럭(CK2)을 새로 구성하여 유효자리수를 늘리면 된다.
이상에서 설명한 바와 같이, 본 발명에 의한 디지탈 볼륨 제어장치는 단일 장치로 입력 데이타를 원하는 감쇄량 또는 증폭량만큼 감쇄하거나 증폭하고, 이 장치를 포함하는 각종 디지탈 신호처리 분야에 적용되어 간단한 회로 구성으로 제조 비용을 절감하고, 칩면적을 줄이는 효과가 있다.

Claims (8)

  1. 입력 데이타를 감쇄 또는 증폭할 제어량을 나타내는 볼륨 제어 데이타에 응답하여 상기 입력 데이타를 소정 dB 단위로 감쇄 또는 증폭하는 디지탈 볼륨 제어장치에 있어서,
    상기 볼륨 제어 데이타의 부호에 응답하여 제어신호를 발생하고, 상기 볼륨 제어 데이타 및 상기 제어신호에 응답하여 제1클럭, 제2클럭, 및 제3클럭을 발생하는 제어수단;
    상기 입력 데이타를 상기 제1클럭 및 상기 제2클럭에 응답하여 기본 감쇄 범위내에서 감쇄하는 기본 감쇄수단; 및
    상기 기본 감쇄수단의 출력을 상기 제어신호 및 상기 제3클럭에 응답하여 래치하고, 래치된 결과를 그대로 출력하거나 감쇄 또는 증폭하는 부가 감쇄/증폭수단을 구비하고, 상기 제어수단은,
    상기 볼륨 제어 데이타의 부호를 판단하여 상기 제어신호를 발생하는 부호 판단수단; 및
    상기 볼륨 제어 데이타 및 상기 제어신호에 응답하여 상기 입력 데이타를 상기 기본 감쇄 범위내에서 감쇄할 기본 감쇄량 및 부가적으로 감쇄 또는 증폭할 부가량을 설정하여, 기준 클럭인 상기 제1클럭, 상기 기본 감쇄량 및 상기 부가량 각각에 상응하는 상기 제2클럭 및 상기 제3클럭을 발생하는 클럭 발생수단을 구비하는 것을 특징으로 하는 디지탈 볼륨 제어장치.
  2. 제1항에 있어서, 상기 클럭 발생수단은,
    상기 제어량 및 상기 제어신호에 응답하여, 소정 dB값의 제1배수값을 상기 제어량에서 감산하거나 상기 소정 dB값의 제2배수값으로부터 상기 제어량을 감산하고, 감산된 결과를 상기 기본 감쇄량으로서 설정하고, 상기 제1배수값 또는 상기 제2배수값을 상기 부가량으로서 설정하고,
    상기 소정 dB값은 상기 기본 감쇄 범위를 초과하는 가장 작은 정수값이고, 상기 소정 dB값의 상기 제1배수값은 상기 제어량 미만의 가장 큰 값이고, 상기 소정 dB값의 상기 제2배수값은 상기 제어량을 초과하는 가장 작은 값인 것을 특징으로 하는 디지탈 볼륨 제어장치.
  3. 제2항에 있어서, 상기 제어량 미만의 가장 큰 상기 소정 dB값의 상기 제1배수값이 없을 때 상기 제어량은 상기 기본 감쇄량이 되는 것을 특징으로 하는 디지탈 볼륨 제어장치.
  4. 제1항에 있어서, 상기 기본 감쇄수단은,
    상기 입력 데이타를 상기 제1클럭의 초기 클럭에 응답하여 래치하고, 래치된 데이타를 상기 제1클럭의 나머지 클럭들에 응답하여 순차적으로 분주하는 분주수단; 및
    상기 분주수단에서 분주된 값들을 상기 제2클럭에 응답하여 선택적으로 누산하고, 상기 입력 데이타를 상기 기본 감쇄량만큼 감쇄한 결과로서 누산된 결과를 출력하는 누산수단을 구비하는 것을 특징으로 하는 디지탈 볼륨 제어장치.
  5. 제4항에 있어서, 상기 누산수단은,
    상기 분주수단의 출력과, 소정 초기값 또는 상기 누산수단의 이전 출력을 합하는 가산수단; 및
    상기 가산수단의 출력을 상기 제2클럭에 응답하여 래치하고, 래치된 결과를 상기 가산수단으로 출력함과 동시에 상기 누산수단의 출력으로서 출력하는 래치를 구비하는 것을 특징으로 하는 디지탈 볼륨 제어장치.
  6. 제1항에 있어서, 상기 부가 감쇄/증폭수단은,
    상기 기본 감쇄수단의 출력을 상기 제3클럭의 초기 클럭에 응답하여 래치하고, 래치된 결과를 상기 제어신호에 응답하여 상기 제3클럭의 나머지 클럭만큼 한 비트씩 오른쪽으로 쉬프트하거나 왼쪽으로 쉬프트하는 쉬프트 레지스터인 것을 특징으로 하는 디지탈 볼륨 제어장치.
  7. 제1항에 있어서, 상기 부가 감쇄/증폭수단은,
    상기 기본 감쇄수단의 출력을 상기 제3클럭의 초기 클럭에 응답하여 래치하고, 래치된 결과를 상기 제어신호 및 쉬프트 제어신호에 응답하여 상기 제3클럭의 나머지 클럭만큼 소정 비트씩 오른쪽으로 쉬프트하거나 왼쪽으로 쉬프트하는 베럴쉬프터이고, 상기 쉬프트 제어신호는 상기 제3클럭의 한 클럭당 쉬프트할 상기 소정 비트를 나타내는 것을 특징으로 하는 디지탈 볼륨 제어장치.
  8. 제1항 내지 제7항중 어느 한 항에 있어서, 상기 기본 감쇄 범위는 0~5dB 감쇄인 것을 특징으로 하는 디지탈 볼륨 제어장치.
KR1019970019979A 1997-05-22 1997-05-22 디지탈볼륨제어장치 Expired - Fee Related KR100446281B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970019979A KR100446281B1 (ko) 1997-05-22 1997-05-22 디지탈볼륨제어장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970019979A KR100446281B1 (ko) 1997-05-22 1997-05-22 디지탈볼륨제어장치

Publications (2)

Publication Number Publication Date
KR19980084260A KR19980084260A (ko) 1998-12-05
KR100446281B1 true KR100446281B1 (ko) 2004-12-08

Family

ID=37362360

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970019979A Expired - Fee Related KR100446281B1 (ko) 1997-05-22 1997-05-22 디지탈볼륨제어장치

Country Status (1)

Country Link
KR (1) KR100446281B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100622405B1 (ko) * 2004-02-25 2006-09-14 주식회사 애트랩 오디오 출력 구동 장치

Also Published As

Publication number Publication date
KR19980084260A (ko) 1998-12-05

Similar Documents

Publication Publication Date Title
US7995775B2 (en) Automatic volume control for audio signals
US7602320B2 (en) Systems and methods for companding ADC-DSP-DAC combinations
JP3293240B2 (ja) ディジタル信号処理装置
US20040022400A1 (en) Bass compressor
GB1582821A (en) Hearing aids
CN101388652A (zh) 具有自适应时间控制的反馈限制器
KR100497702B1 (ko) 디지털데이터변환장치
US6362764B1 (en) Digital to analog conversion apparatus and method with cross-fading between new and old data
KR100446281B1 (ko) 디지탈볼륨제어장치
US6678382B2 (en) Digital attenuator
US6907129B2 (en) System and method for digital volume control
KR100287166B1 (ko) 디지탈 감쇄기
US12248728B2 (en) Centralized digital mute and volume control
KR100230223B1 (ko) 음량제어회로
US6643323B1 (en) Digital filtering method
JP3548953B2 (ja) 信号強度検出器
KR0149323B1 (ko) 디지탈 방식의 오디오 음량 조절장치
EP0286166B1 (en) Arrangement for converting a first electric signal into a second electric signal
EP0034865B1 (en) Arrangement for the transmission of audio signals
JP2603070B2 (ja) エンベロープ波形発生装置
JP3055559B2 (ja) デジタルフィルタのフィルタ係数変更方法
KR200205149Y1 (ko) 감쇠기
US20060182186A1 (en) Volume control device for digital signals
JPH04129311A (ja) ミューティング装置
JPH0563509A (ja) デイジタルフイルタ

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19970522

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20020520

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 19970522

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20031127

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20040726

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20040820

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20040823

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20080710