KR100445773B1 - 오류 검출 정정 회로 - Google Patents

Abstract

주신호와 TMCC 신호의 오류 정정 회로를 공용하고 회로 규모를 작게한다.

신호 분리 회로(11)는 통상 주신호를 송출하고 또한 오류 검출 정정부(4)가 종료 플래그를 설정하는 경우에 TMCC 신호를 송출한다. 주신호 기간에, 주신호가 선택 회로(3)를 통하여 연산부(2)에 입력되어 오류 정정이 행해진다. 오류 정정된 주신호는 전환 회로(8)를 통해 제1 데이터 출력 회로(9)에 입력된다. TMCC 신호 기간에, TMCC 신호가 선택 회로(3)를 통해 연산부(2)에 입력되어 오류 정정이 행해진다. 오류 정정된 TMCC 신호는 전환 회로(8)를 통하여 제2 데이터 출력 회로(10)에 입력된다.

Description

오류 검출 정정 회로{A CIRCUIT FOR DETECTING AND CORRECTIONG ERROR}

본 발명은 디지털 텔레비젼 방송에 있어서 수신 신호의 오류 정정을 실시하는 오류 정정 회로에 관한 것이다.

최근, 텔레비젼 방송 신호를 디지털 신호로 공급하는 기술이 실용화되어 상업적으로도 디지털 텔레비젼 방송이 개시되고 있다. 디지털 텔레비젼 방송에는 위성을 사용하여 디지털 텔레비젼 신호를 보내는 것과, 지상파로 디지털 텔레비젼 방송을 보내는 것 2종류가 있다. 그 중에서, 위성 디지털 텔레비젼 방송에 대하여 설명한다.

도 3은 위성 디지털 방송 수신기에서 수신되는 1 프레임분의 디지털 데이터의 구성을 나타내는 도면이다. 디지털 데이터는, 1 프레임에 39936 심볼을 포함한다. 여기에서, 심볼이란 1 클럭에 동기하여 수신되는 신호를 말한다. 1 프레임의 선두 부분은 TMCC(Transmission Multiplexing Configuration Control) 신호(전송 다중 제어 신호)와 동기 워드 신호로 구성된다. TMCC 신호는 슬롯 신호나 전송 방식에 관한 제어 정보를 전송한다. 동기 워드 신호의 심볼수는 합계 40심볼이다. TMCC 신호 및 동기 워드 신호의 총 심볼수는 192로, BPSK(Binary PSK) 변조 신호로서 전송된다.

TMCC 신호 및 동기 워드 신호에 이어서 데이터(영상 부분, 음성 부분 등)와, 캐리어 로크용 버스트 신호가 교대로 배치된다. 각 데이터의 심볼수는 203이고, 각 캐리어 로크용 버스트 신호의 심볼수는 4심볼이다. 캐리어 로크용 버스트 신호는 BPSK 변조 신호이다.

203 심볼로 이루어지는 데이터 부분과 4심볼로 이루어지는 캐리어 로크용 버스트 신호 부분을 1 세트로 하여, 연속하는 합계 4세트 [(203+4)×4심볼]를 1슬롯이라고 한다.

각각의 슬롯은 각종 변조 방식을 사용하여 변조된다. 주파수 인입(locking) 후, 동기 워드는 프레임 동기의 구축을 위해 검출되고, 그 후 TMCC 신호의 내용을 복조함으로써, 어떠한 변조 방식의 데이터가 어떠한 순서로 보내질지가 결정된다. 이 변조 방식으로서는 8PSK, QPSK(QPSK : Quadrature PSK)나 BPSK 등을 예를 들고 있다.

다음에, 위성 디지털 방송 수신기의 구성에 대하여 도 4에 도시한다. 위성에서 보내진 디지털 텔레비젼 신호는 튜너(61)에서, 동기 검파됨과 함께 주파수가 다운컨버트된다. 튜너(61)에서 얻어지는 I 및 Q 신호는 직교 위상 복조 회로(62)에서 복조되며 I 및 Q의 베이스 대역이 생성된다. 그 후, PSK 복조 회로(63)에서 I 및 Q의 베이스 대역에 따라 각종 PSK 복조가 행해지고, 오류 정정 회로(64)에서 PSK 복조 신호의 오류 정정이 행해진다. 오류 정정된 PSK 복조 신호는 신호 처리 회로(65)에서 MPEG1이나 MPEG2 방식에 의해서 동화상 데이터나 음성 데이터에 복호화된다.

그런데, 종래의 오류 정정 회로에서는 영상 신호나 음성 신호로 이루어지는 데이터(이하, 주신호라고 함)와, TMCC 신호를 각각 다른 경로로 하고 각각의 경로에서 오류 정정을 실시하고 있다. 위성 디지털 텔레비젼 방송에서는 리드 솔로몬 부호화를 이용하여 발신측이 주신호나 TMCC 신호에 오류 검출용으로 용장(redundancy) 신호를 덧붙여서 리드 솔로몬 부호화하고, 수신측에서는 부호화된 주신호나 TMCC 신호를 용장 신호에 기초하여 연산하여 오류의 위치를 검출하여 올바른 수치로 정정하는 것이다.

그러나, 종래에서는 신호의 계통마다 오류 정정 회로가 존재하기 때문에, 당연히 2개의 오류 정정 회로가 필요하게 된다. 더구나, 이 오류 정정 회로는 주신호와 TMCC 신호에 대한 분리된 리드 솔로몬 복조 회로들을 이용하여 회로 구성에 낭비가 있게 된다. 또한, 반도체 기판 상에 이들 회로들을 IC화하는 경우에는 회로 규모가 커진다는 문제가 있었다.

도 1은 본 발명의 실시 형태를 나타내는 블록도.

도 2는 도 1의 오류 검출 정정부(4)의 구체 회로예를 나타내는 블록도.

도 3은 디지털 텔레비젼 신호의 데이터 구성을 나타내는 도면.

도 4는 위성 디지털 수신기의 구성을 나타내는 블록도.

<도면의 주요 부분에 대한 부호의 설명>

1 : 제1 데이터 입력 회로

2 : 제2 데이터 입력 회로

3 : 선택 회로

4 : 오류 연산 정정부

5 : ROM

6 : 주신호용 RAM

7 : TMCC 신호용 RAM

8 : 전환 회로

9 : 제1 데이터 출력 회로

10 : 제2 데이터 출력 회로

11 : 신호 분리 회로

21 : 신드롬 생성부

22 : 유클리드 연산부

23 : 체인 검색부

24 : 오류 정정부

본 발명은 제1 및 제2 신호로 이루어지는 입력 신호를 오류 검출 정정하는 오류 검출 정정 회로에 있어서, 입력되는 주된 제1 및 제2 신호 중 한쪽을 선택하는 선택 회로와, 그 선택 회로의 출력 신호를 오류 검출 정정을 하는 오류 검출 정정부와, 그 오류 검출 정정부의 출력 신호를, 제1 및 제2 신호의 경로로 전환하여 출력하는 전환 회로를 포함하는 것을 특징으로 한다.

특히, 상기 오류 검출 정정부는 실질적으로 오류 검출 정정 처리를 행하는 오류 검출 정정부와, 제1 신호를 저장하는 제1 메모리와, 제2 신호를 저장하는 제2 메모리를 포함하는 것을 특징으로 한다.

또한, 상기 제1 및 제2 메모리는 1개의 메모리에서 공용으로 하고 미리 정해진 영역에 주신호 및 제어 신호를 기억시키는 것을 특징으로 한다.

또한, 상기 오류 검출 정정부는 상기 제1 신호의 입력 타이밍에서 상기 제1 신호를 수신하고, 상기 제1 신호에 대하여 오류 정정을 행하여, 상기 제2 신호의 입력 타이밍으로 제어 신호를 수신하고, 상기 제2 신호에 대하여 오류 정정을 행하는 것을 특징으로 한다. 또한, 제2 신호는 그 입력 신호 중에 제1 신호보다 적은 빈도로 포함되는 것을 특징으로 한다. 또한, 상기 제1 및 제2 신호는 위성 디지털 텔레비젼 수신 신호 중의 주신호 및 TMCC 신호인 것을 특징으로 한다.

본 발명에 따르면, 주신호 및 제어 신호로의 오류 정정을 1개의 회로에서 실시할 수 있어 오류 정정 회로의 회로 규모를 작게 할 수 있다.

<발명의 실시 형태>

도 1은 본 발명의 실시 형태를 나타내는 도면으로, 참조 부호 1은 제1 데이터 입력 회로로써, 주신호가 입력된다. 참조 부호 2는 제2 데이터 입력 회로로써, TMCC 신호가 입력된다. 참조 부호 3은 선택 회로로써, 전환 신호에 따라서 제1 및 제2 데이터 입력 회로(1, 2)의 출력 신호를 선택한다. 참조 부호 4는 리드 솔로몬 복호를 행하는 오류 검출 정정부로써, 예를 들면 선택 회로(3)의 출력 신호로부터 신드롬을 산출하고 신드롬에 기초하여 오류 위치 및 크기를 검출하고 오류 정정이 가능한 경우에는 오류를 옳바른 값으로 정정한다. 오류 검출 정정부(4)는 전환 신호에 따라 주신호용 오류 정정을 행하고 또는 TMCC 신호용 오류 정정을 행한다.

참조 부호 5는 ROM으로써, 후술되는 유클리드 연산에 있어서 제산하기 위한 계수를 기억하고 있다. 참조 부호 6 및 7은 각각 주신호용 및 TMCC 신호용 RAM으로써, 각각의 신호 및 정정된 각각의 신호가 기억된다. 참조 부호 8은 전환 회로로써, 전환 신호에 따라 연산부의 출력 신호를 주신호 및 TMCC 신호의 경로로 전환하여 출력시킨다. 참조 부호 9는 제1 데이터 출력 회로로써, 전환 회로(8)로부터 출력되어 오류 정정이 실시된 주신호가 입력되고 또한 주신호를 후단의 회로로 전송한다. 참조 부호 10은 제2 데이터 출력 회로로써, 전환 회로(8)로부터 출력되어 오류 정정이 실시된 TMCC 신호가 입력되고 또한 TMCC 신호를 후단의 회로로 전송한다.

또한, 참조 부호 11은 신호 분리 회로로써, 복조된 디지털 텔레비젼 신호가 입력되고, 그 중 주신호를 수시로 제1 데이터 입력 회로(1)로 송출함과 함께, TMCC 신호를 1 블록에 대응하는 TMCC 서브신호가 축적될 때마다 제2 데이터 입력 회로(2)에 송출한다. 또한, TMCC 신호는 1 블록분을 64 TMCC 서브신호로 분할하여 송출되고 있어 64 프레임의 신호가 수신된 시점에서 1 블록분의 TMCC 신호가 형성되는 것이다.

도 2는 연산부(4)의 구체 회로예를 나타내는 도면이다. 참조 부호 21은 신드롬 생성부로써, RAM(6, 7)에 저장된 주신호 또는 TMCC 신호로부터 신드롬을 생성한다. 참조 부호 22는 다항식 연산부가 되는 유클리드 연산부로써, 생성한 신드롬으로부터 오류 위치 다항식 σ(z) 및 오류 수치 다항식 ω(z)를 구한다. 위성 디지털 텔레비젼 신호의 부호 최소 거리는 17로, 이와 같이 최소 거리가 큰 경우에는, 예를 들면 유클리드 연산이 적합하다. 유클리드 연산은 주어진 2개의 다항식의 최대 공약 다항식을 구하기 위해서, 호제(互除) 연산, 즉 갈로아체 상에서 정의되는 다항식끼리의 제산이 반복된다. 예를 들면, 갈로아체 상에서 정의되는 2개의 다항식을 A(z), B(z)로 하면,

A(z)/B(z)=Q0(z) (몫) … R0(z) (나머지)

B(z)/R0(z)=Q1(z) (몫) … R1(z) (나머지)

R0(z)/R1(z)=Q2(z) (몫) … R2(z) (나머지)

와 같은 갈로아체 상에서 정의되는 다항식끼리의 제산을 최대 공약 다항식(피제수측의 다항식의 다음수가 제수측의 다항식의 다음수보다 작다)을 구할 때까지 반복하는 것이다. 이 최대 공약 다항식이 구해지면 오류의 관계를 나타내는 관계식이 되어, 오류 위치 다항식 σ(z) 및 오류 수치 다항식 ω(z)이 생성되는 것이다. 이들의 다항식이 생성되면 유클리드 연산이 종료했다고 하여 종료 플래그가 설정된다. 또, ROM(5)에서부터는 계수가 판독되어 호제 연산 중에 사용된다.

참조 부호 23은 오류 위치 검출부가 되는 체인 검색부로써, 오류 위치 다항식 σ(z) 및 오류 수치 다항식 ω(z)에 기초하여 오류 위치 및 오류 수치를 산출하는 것이다. 유클리드 연산부(22)에 의해서 구해진 오류 위치 다항식 σ(z)에 의해 오류 위치를 구한다. 오류 위치 다항식 σ(z)에 α[α는 갈로아체 GF(28) 상의 원소]의 누승인 αi(i=0, 1, 2, …, n-1)를 축차 대입하고, σ(αi)가 0이 되는 σ(z)의 근 αi(오류 위치에 상당한다)를 구한다. 다만, n은 부호 길이이다.

참조 부호 24는 오류 정정부이다. 체인 검색부(23)에서 구해진 오류 위치에 기초하여 RAM(6, 7)에 저장되어 있는 잘못된 데이터를 판독한다. 그와 동시에 오류 정정부(24) 내에서는 유클리드 연산부(22)에서 출력되는 오류 수치 다항식 ω(z) 및 구해진 오류 위치에 의해 오류 수치가 구해진다. RAM(6, 7)에서 판독된 잘못된 데이터는 옳바른 값으로 정정된 후, RAM(6, 7) 내의 잘못된 데이터가 재기입된다. 또한, 오류 위치 i가 구해짐으로써 오류 수치 다항식 ω(z)에 기초하여 오류 수치가 검출된다.

또한, 유클리드 연산을 사용한 리드 솔로몬 복호는 특개평 6-77844호 공보에 자세하게 기재된다.

도 1에서 상술한 바와 같이 TMCC 신호는 규격에 의해 1 프레임(39936 심볼)마다 반복하여 입력됨과 함께 64 서브신호로 분할되어 수신된다. 그 때문에, TMCC 신호가 64개 갖추어진 시점에서, 의미가 있는, 즉 슬롯 신호나 전송 방식에 관한 제어 정보를 포함하는 신호가 된다. 신호 분리 회로(11)는, 예를 들면 기억 수단(도시하지 않음)을 구비하고 1 프레임마다 보내지는 TMCC 신호를 기억 수단에 저장하여, 64개의 TMCC 신호가 저장되면 신호 분리 회로(11)는 TMCC 신호의 출력 가능 상태가 된다.

그 한편으로, 주신호는 1블록마다 수시로 수신되기 때문에 신호 분리 회로(11)는 제1 데이터 입력 회로(1)로 송출한다. 그 때문에, 통상 검출 오류 정정부(4)는 주신호에 대하여 오류 검출 정정을 실시하고 있다. 주신호는 1 블록마다 오류 검출 정정부(4)에 입력되기 때문에 1 블록의 주신호에 대하여 도 2의 유클리드 연산부(22)가 연산 종료하면 그 때마다 종료 플래그를 설정한다. 종류 플래그가 설정되면 오류 검출 정정부(4)는 입력 신호의 수신 가능한 상태인 것을 의미한다.

그래서, 신호 분리 회로(11)는 TMCC 신호가 64개 갖추어진 것 또한 종료 플래그를 검출하면, TMCC 신호를 제2 데이터 입력 회로(2)로 송출하고, 그 결과 오류 검출 정정부(4) TMCC 신호에 오류 검출 정정을 실시한다. 상기 조건이 1개라도 성립하지 못한 경우에는 신호 분리 회로(11)는 주신호를 송출하고 있다. 또한, 신호 분리 회로는 종료 플래그를 보면서 주신호를 송출하면 효율적인 전송을 행할 수 있다.

이와 같이, 통상 주신호에 대하여 오류 검출 정정을 실시하고 있는 도중에 TMCC 신호가 갖추어지면 TMCC 신호의 오류 검출 정정을 인터럽트하는 것이다.

그런데, 도 1에서 신호 분리 회로(11)로부터의 전환 신호는 주신호가 오류 검출 정정부(4)에 입력되는 타이밍인 경우, 예를 들면 「H」 레벨이 되고, TMCC 신호가 입력되는 타이밍인 경우에는 「L」 레벨이 된다.

전환 신호가 「H」 레벨이 되면, 제1 데이터 입력 회로(1)로부터의 주신호가 선택 회로(3)를 통하여 오류 검출 정정부(4)에 입력된다. 주신호는 주신호용 RAM(6)에 기억되어, 오류 검출 정정 시에는 주신호가 RAM(6)으로부터 판독되어, 상술한 바와 같이 유클리드 연산, 체인 검색에 의해서 오류 위치 및 오류 수치를 검출하고, 오류 정정이 가능한 경우에는 오류를 옳바른 값으로 정정하고 오류의 데이터를 RAM(6)의 주신호로 치환한다. 오류 정정된 주신호는 주신호용 RAM(6)으로부터 전환 회로(8)를 통하여 제1 데이터 출력 회로(9)에 입력된다.

전환 신호가 「L」 레벨이 되면, 제2 데이터 입력 회로(2)로부터의 TMCC 신호가 선택 회로(3)를 통하여 오류 검출 정정부(4)에 입력된다. TMCC 신호는 TMCC 신호용 RAM(7)에 기억되고, 오류 검출 정정 시에는 TMCC 신호가 RAM(7)으로부터 판독되어, 상술한 바와 같이 유클리드 연산, 체인 검색에 의해서 오류 위치 및 오류 수치를 검출하고, 오류 정정이 가능한 경우에는 오류를 옳바른 값으로 정정하고, 오류의 데이터를 RAM(7)의 TMCC 신호로 치환한다. 오류 정정된 TMCC 신호는 TMCC 신호용 RAM(7)으로부터 전환 회로(8)를 통하여 제2 데이터 출력 회로(10)에 입력된다.

그런데, 도 1의 실시 형태에서는 RAM(6, 7)의 2개의 메모리를 사용했지만 이 회로 구성에 한정되지 않는다. 즉, 1개의 메모리로서 공용하고 메모리 내에서 주신호용과 TMCC 신호용과의 2개의 영역으로 나누어서, 각각의 영역에 주신호 또는 TMCC 신호로부터 산출된 신드롬을 기억·판독을 행하면 된다. 단, 메모리의 어드레스를 지정하는 어드레스 회로도 1개로 겸용하는 경우에는 주신호 또는 TMCC 신호 한쪽의 오류 정정을 중단했을 때, 중단 전의 어드레스를 기억시켜서 재개하였다면 기억된 어드레스로부터 재개할 필요가 있다.

본 발명에서는 주신호와 TMCC는 동시에 수신되지 않기 때문에 주신호와 TMCC 신호에서 오류 검출 정정을 교대로 동작시키는 것이 가능해진다. 또한, 주신호는 음성 신호 및 영상 신호를 포함하므로 주신호가 도중에서 끊기면 음성이나 영상에 악영향을 끼치지만, TMCC 신호의 발생 빈도가 주신호에 비하여 작아서 주로 주신호의 오류 검출 정정을 행하기 때문에, 영상이나 음성으로의 영향을 매우 적게 하는 것이 가능하다. 이와 같은 이유에 의해, 주신호로의 연산부(4)만으로 양방의 신호의 오류 검출 정정을 실현할 수 있다.

이상과 같이, 위성 디지털 텔레비젼 방송 신호에 대하여 진술하였지만, 당연히 리드 솔로몬 복호, 주신호 및 TMCC 신호로 한정되지는 않는다. 즉, 1개의 신호에 있어서 교대로 나타나는 신호라면 리드 솔로몬 복호가 아니라도 본 발명을 적용할 수 있다. 특히, TMCC 신호와 같이, 주가 되는 신호에 비하여 발생 빈도가 작은 신호가 포함되는 경우에는 본 발명을 효과적으로 적용할 수 있다.

게다가, 유클리드 연산을 이용한 리드 솔로몬 복호에 한정되지 않고, 다른 복호 방법에서도 본 발명을 적용할 수 있음과 함께, 종료 플래그를 설정하는 단계도 유클리드 연산 종료 후에 한정되지 않고, 전체의 회로 구성이나 다른 복호법으로 임의로 또한 적절한 단계에서 종료 플래그를 설정해도 된다. 또한, 신호 분리 회로(11)는 종료 플래그와 TMCC 신호가 1 블록분 갖추어진 것을 검출하여 TMCC 신호를 송출하고 있지만, 이러한 TMCC 신호뿐만아니라 어떠한 형태든 완전한 블록으로 제2 신호의 도래를 검출할 수 있으면 송출해도 된다.

본 발명에 따르면, 주신호 및 TMCC 신호로의 오류 정정을 1개의 회로에서 행하기 때문에, 오류 검출 정정 회로를 삭감할 수 있어 오류 정정 회로의 회로 규모를 작게 할 수 있다.

본 발명에 따르면, 주신호의 오류 검출 정정 중에 TMCC 신호의 오류 검출 정정을 인터럽트하도록 구성했기 때문에, 주신호 및 TMCC 신호로의 오류 정정을 1개의 회로에서 행할 수 있어 오류 정정 회로의 회로 규모를 작게 할 수 있다.

Claims (11)

1. 각각 위상 텔레비전 방송의 수신 신호중 주신호 및 TMCC(Transmission Multiplexing Configuration Control) 신호를 나타내는 제1 및 제2 신호를 포함하는 입력 신호의 오류 검출 정정 회로에 있어서,

   상기 제1 신호를 수시로 제1 데이터 입력회로로 송출함과 함께, 상기 제2 신호를 1 블럭에 대응하는 서브신호가 축적될 때마다 제2 데이터 입력 회로에 송출하는 신호 분리 회로와,

   상기 제1 및 제2 데이터 입력 회로에 입력되는 제1 및 제2 신호 중 한쪽을 선택하는 선택 회로와,

   상기 선택 회로의 출력 신호에 대하여 오류 검출 정정을 하는 오류 검출 정정 회로와,

   상기 오류 검출 정정 회로의 출력 신호를 상기 제1 신호의 출력 경로와 제2 신호의 출력 경로로 전환하여 출력하는 전환 회로

   를 포함하고,

   상기 오류 검출 정정 회로는 공급된 상기 제1 신호에 대한 오류 검출 정정 처리가 종료하면 종료 플래그를 세트하고,

   상기 신호 분리 회로는 상기 제2 신호가 1 블럭에 대응하는 서브신호로 축적되며 또한 상기 종료 플래그가 검출될 때 상기 제2 신호를 상기 제2 데이터 입력 회로에 송출하여, 상기 오류 검출 정정 회로에서 상기 제2 신호에 대한 오류검출정정을 실시하는 것을 특징으로 하는 오류 검출 정정 회로.
2. 제1항에 있어서,

   상기 오류 검출 정정 회로는,

   상기 제1 신호 및 제2 신호를 기억하는 메모리를 포함하는 것을 특징으로 하는 오류 검출 정정 회로.
3. 제2항에 있어서, 상기 메모리는,

   제1 신호를 저장하는 제1 영역과,

   제2 신호를 저장하는 제2 영역

   을 포함하고, 이들 영역은 미리 정해져 있는 것을 특징으로 하는 오류 검출 정정 회로.
4. 제1항에 있어서,

   상기 오류 검출 정정 회로는,

   상기 제1 신호의 입력 타이밍으로 상기 제1 신호를 수신하고, 상기 제1 신호에 대하여 오류 정정 처리를 행하고,

   상기 제2 신호의 입력 타이밍으로 상기 제2 신호를 수신하고, 상기 제2 신호에 대하여 오류 정정 처리를 행하는 것을 특징으로 하는 오류 검출 정정 회로.
5. 제1항에 있어서,

   상기 입력 신호 중에는 상기 제1 신호쪽이 제2 신호보다 많이 포함되어 있는 것을 특징으로 하는 오류 검출 정정 회로.
6. 삭제
7. 삭제
8. 제7항에 있어서,

   상기 오류 검출 정정 회로는, 입력 신호로부터 신드롬을 산출하고, 얻어진 상기 신드롬을 연산하여, 오류 위치 다항식 및 오류 수치 다항식을 산출하고, 얻어진 오류 위치 다항식 및 오류 수치 다항식에 기초하여 오류 정정 처리를 행하고,

   상기 제1 신호에 대한 오류 위치 다항식 및 오류 수치 다항식의 연산이 종료했을 때 종료 플래그를 세트하는 것을 특징으로 하는 오류 검출 정정 회로.
9. 삭제
10. 삭제
11. 삭제