KR100442947B1 - 하이브리드 자동 재전송 방식 시스템에서의 신호 사상장치 및 그 방법 - Google Patents

Abstract

본 발명은 그레이(gray) 비트 사상을 통해 하이브리드 ARQ 방식에 따라 재 전송되는 정보 신호를 재전송 시마다 신호의 재전송 횟수와 비트 수를 모듈러 연산한 함수의 비트 신호와 각각 배타적 논리합(Exclusive OR)하여 신호 사상기를 통해 매핑 후 전송하는하이브리드 자동 재전송 시스템에서의 신호 사상 장치 및 그 방법에 관한 것이다.

이를 위해 본 발명의 방법은 전송된 정보 신호의 오류 발생으로 재전송이 요구되면, 재전송 요구된 정보 신호에 해당되는 재전송 횟수(X)와 비트 수(M)를 함수 산출부에 입력하여 소정의 함수 값(f(X))을 산출하는 함수 산출단계와; 상기 산출된 함수(f(X))의 비트 신호와 재 전송될 정보 신호의 각 비트 신호를 다수개의 배타적 논리부를 통해 논리합하는 배타적 논리합단계와; 상기 배타적 논리합 결과로 출력되는 신호를 신호 사상기를 통해 매핑 한 후에 전송하는 신호전송단계를 포함하여 이루어지는 것으로서, 추가적인 메모리의 필요 없이 간단한 논리회로의 추가만으로도 최적화된 신호 사상방법을 구성할 수 있는 효과를 제공한다.

Description

하이브리드 자동 재전송 방식 시스템에서의 신호 사상 장치 및 그 방법{The signal mapping device in system type of hybrid Automatic Repeat Request and Method thereof}

본 발명은 하이브리드 자동 재전송 시스템에서의 신호 사상 장치 및 그 방법에 관한 것으로, 특히 그레이(gray) 비트 사상을 통해 하이브리드 ARQ 방식에 따라 재 전송되는 정보 신호를 재전송 시마다 신호의 재전송 횟수와 비트 수를 모듈러 연산한 함수의 비트 신호와 각각 배타적 논리합(Exclusive OR)하여 신호 사상기를 통해 매핑 후 전송하는하이브리드 자동 재전송 시스템에서의 신호 사상 장치 및 그 방법에 관한 것이다.

디지털 무선 통신 시스템의 성장과 함께 통신 품질을 저하시키지 않고 시스템 용량을 증가시킬 수 있는 다양한 기술이 연구 개발되고 있으며, 이러한 기술이 무선통신 시스템에 적용되고 시행되고 있다.

일반적으로, 무선 통신시스템에서는 잘못 전송된 정보를 처리하기 위해 각종 오류 정정 기술이 이용되는데, 이러한 오류 정정 기술 가운데 자동 재전송(ARQ: Automatic Repeat Request)기술 또는 전진 에러 수정(FEC: Forward Error Correction)기술이 대표적이다.

자동 재전송(ARQ) 기술은 에러를 정정하는 기법으로 가장 많이 사용되는 것으로, 전송로에서 발생하는 데이터의 오류를 송신 측 또는 수신 측에서 검출하고, 데이터에 오류가 있는 경우에 재전송을 요구하여 정정하는 방식이다.

또한, 전진 에러 수정(FEC) 기술은 전송 데이터에서 발생한 오류의 검출뿐만 아니라 수정도 가능하도록 부호화 하여, 수신 측에서 오류 수정을 할 수 있도록 하는 방식이다.

종래의 3GPP(3rd Generation Project Partnership: 비동기방식의 표준) HSPDA 방식에서는 이러한 ARQ 방식과 FEC 방식을 이용하는 오류제어방식인 하이브리드ARQ(HARQ) 방식이 이용되고 있으며, 이러한 HARQ 방식은 터보코드(turbo codes)와 QAM(Quardature Amplitude Modulation) 변조방식이 결합된 형태가 적용되고 있다.

이러한 하이브리드 ARQ 방식은 패킷 단위로 정보를 전송하고, 오류가 발생된 패킷에 대해서는 재 전송하는데 데이터 패킷의 재전송 전송되는 패킷에 대해 다른 사상 비트를 할당하는 두 가지 방식이 적용되고 있었다.

한 가지 방식은 재 전송되는 패킷에 대하여 서로 다른 신호 사상기를 할당해 전송하고자 하는 신호를 저장하여 이를 주기적으로 적용하는 방식이고, 다른 하나는 신호 사상기의 구성 비트들을 순환적으로 천이(shift)시켜 하나의 신호사상기만으로 변조가 가능하도록 하는 방식이다.

첫 번째 제안된 방식의 경우에는 여러 개의 신호 사상기를 사용함으로써 추가 메모리가 요구된다는 문제점이 있었고, 두 번째 제안된 방식의 경우에는 신호의 순환적인 천이를 위한 회로가 고정적으로 설계되어 추가적인 최적화 과정이 구현되기 어려운 문제점이 있었다.

상기한 종래 기술의 문제점을 보완하기 위하여 제안된, 본 발명은 소정의 정보 신호에 대한 재전송이 요구되면 함수 산출부를 통해 해당되는 신호에 대한 재전송 횟수와 신호의 비트 수를 모듈러 연산하여 소정의 함수 값을 산출하고, 산출된 함수 값의 비트 신호와 재 전송하고자 하는 비트 신호를 각각 배타적 논리합(ExOR)하여 변환된 정보 신호를 신호 사상기를 통해 매핑한 후 전송함으로써 최적화된 신호 사상법을 통해 복호단에서의 복호(decoding) 성능이 향상되도록 하는 것을 그 목적으로 한다.

이러한 기술적 과제를 달성하기 위한 본 발명에 따른 장치는, 송신단의 전송신호에 에러가 검출되어 수신단에서 재전송 요청이 있는 경우 재전송할 데이터를 변조하는 송신단의 재전송 데이터 변조를 수행하는 신호 사상 장치로서, 송신단에서 에러가 발생한 경우, 하이브리드 ARQ방식에 따라 재 전송하고자 하는 데이터의 비트 신호에 해당되는 비트 수(M)와 재전송 횟수(X)의 비트 신호로 부터 특정 함수(f(x))를 출력하는 함수 산출부와, 상기 함수 산출부로부터 출력되는 특정함수(f(x))에 대응하는 비트 신호와 재 전송하고자 하는 데이터를 구성하는 비트 신호를 그레이 사상에 따라 배타적 논리합한 비트신호를 출력하는 다수개의 배타적 논리부와, 상기 배타적 논리부에서 출력되는 비트 신호를 매핑(Mapping)하는 신호 사상기를 포함하여 구성되는 것을 특징으로 한다.상기 특정 함수(f(x))는 상기 함수 산출부에 의해 상기 재전송 횟수(X)와 재 전송하고자 하는 신호의 비트 수(M)를 이용하여 모듈러 연산(%)으로 산출되는 것을 특징으로 한다.상기 다수개의 배타적 논리부는, 상기 전송하고자 하는 데이터의 비트 신호를 그레이 사상 방식에 따라 상기 특정 함수(f(x))와 배타적 논리합(ExOR)하는 것을 특징으로 한다.

또한, 이러한 기술적 과제를 달성하기 위한 본 발명에 따른 방법은, 전송된 데이터 신호의 오류 발생으로 재전송이 요구되면, 재전송 요구된 데이터 비트 신호의 재전송 횟수(X)와 비트 수(M)를 함수 산출부에 입력하여 소정의 함수 값(f(X))을 산출하는 함수 산출단계와; 상기 산출된 함수(f(X))의 비트 신호와 재 전송될 데이터 신호의 각 비트 신호를 다수개의 배타적 논리부를 통해 논리합 하는 배타적 논리합단계와; 상기 배타적 논리합 결과로 출력되는 신호를 신호 사상기를 통해 매핑 한 후에 전송하는 신호전송단계를 포함하여 이루어지는 것을 특징으로 한다.

도 1은 본 발명의 일 실시 예에 따른 QAM 방식을 사용한 신호 사상장치의 구성을 나타낸 블록 구성도.

도 2a 내지 도 2d는 본 발명의 일 실시 예에 따라 재 전송되는 매핑 된 신호 형태도.

도 3은 본 발명의 일 실시 예에 따른 정보 신호의 전체 패킷이 입력되는 신호 사상장치의 구성을 나타낸 블록 구성도.

※도면의 주요 부분에 대한 부호의 설명※

100, 100-1 : 함수(f(X)) 산출부

200 : 배타적 논리부(Exclusive OR)

300, 300-1 : 신호 사상기

이하, 본 발명을 첨부된 일 실시 예의 도면을 참조하여 상세히 설명한다.

본 발명에 따른 신호 사상 장치는 도 1에 도시된 바와 같이, 하이브리드 ARQ방식에 따라 재 전송하고자 하는 소정의 비트 신호에 해당되는 비트 수(M)와 재전송 횟수(X)를 모듈러 연산(%)하여 소정의 함수(f(X))를 산출해 비트 신호로 출력하는 함수 산출부(100)와, 상기 함수 산출부(100)로부터 출력되는 비트 신호와 재 전송하고자 하는 각각의 신호 비트를 그레이 사상에 따라 배타적 논리합하는 다수개의 배타적 논리부(200)와, 상기 배타적 논리 결과 출력되는 비트 신호를 매핑(Mapping)하는 신호 사상기(300)를 포함하여 구성된다.

함수 산출부(100)는 재전송 선택된 정보 신호의 재전송 횟수(X)와 정보 신호의 비트 수(M)를 수식 f(X) = X % M에 따라 모듈러 연산하고, 모듈러 연산결과 산출된 함수 값을 비트 신호로 출력한다.

다수개의 배타적 논리부(200)는 전송하고자 하는 정보 신호를 그레이 사상 방식에 따라 함수 산출부(100)를 통해 출력되는 함수 값의 비트 신호와 각각 배타적 논리합(Exclusive OR)한다.

예를 들어, 16 QAM 방식을 이용하는 경우에는 전송하고자 하는 전송하고자 하는 정보 신호의 비트가 M = 4비트이고, 정보 신호의 첫 번째, 세 번째 비트신호와 두 번째, 네 번째 비트 신호를 임의의 방법을 통해 분할하여 분할된 각각의 두 비트 신호를 함수 산출부(100)에서 출력되는 비트 신호와 각각 배타적 논리합 한다.

이와 같이 구성된 장치를 이용하는 본 발명의 방법은 전송된 정보 신호의 오류 발생으로 재전송이 요구되면, 재전송 요구된 정보 신호에 해당되는 재전송 횟수(X)와 비트 수(M)를 함수 산출부(100)에 입력하여 소정의 함수 값(f(X))을 산출하는 함수 산출단계와; 상기 산출된 함수(f(X))의 비트 신호와 재 전송될 정보 신호의 각 비트 신호를 다수개의 배타적 논리부(200)를 통해 논리합하는 배타적 논리합단계와; 상기 배타적 논리합 결과로 출력되는 신호를 신호 사상기(300)를 통해 매핑 한 후에 전송하는 신호전송단계를 포함하여 이루어진다.

이와 같이 이루어진 본 발명을 첨부된 도 2a 내지 도 2d를 참조하여 일 실시 예로 설명한다.

예를 들어, 16 QAM 방식의 대역 효율적인 변조방식이 사용되는 경우, 신호 사상기(300)는 그레이(gray) 신호 사상에 따라 입력되는 M비트의 입력 신호를 임의의 방법으로 분할하여 I축의 M/2비트 신호와 Q축의 M/2 비트 신호로 나타내도록 구성된다.

이러한 신호 사상기(300)를 통해 전송된 소정의 정보 신호에 대한 재전송이 요구되는 경우라면, 16 QAM 방식에 따라 입력되는 신호 비트(M)는 4이고, 이에 따라 함수 산출부(100)의 모듈러 연산 수식은 f(X) = X % M = X % 4가 된다.

이와 같은 모듈러 연산 수식을 통해 함수 산출부(100)는 각각의 신호 전송 횟수에 따라 전송 횟수(X)를 정보 신호 비트 수(M=4)로 나눈 나머지를 함수 값으로 산출하고, 산출된 함수 값을 비트 신호로 출력한다.

예를 들어, 오류제어 시스템의 재전송 횟수가 4회로 제한된 경우라면, 첫 번째 전송에서 산출되는 함수 값은 f(0) = 0 % 4 = 0이고, 두 번째 전송에서 산출되는 함수 값은 f(1) = 1 % 4 = 1, 세 번째 전송에서 산출되는 함수 값은 f(2) = 2 % 4 = 2, 네 번째 전송에서 산출되는 함수 값은 f(3) = 3 % 4 = 11이다.

그러므로, 이와 같은 함수 산출 결과를 비트 신호로 나타내면, f(0) = 00, f(1) = 01, f(2) = 10, f(3) = 11이다.

이러한 함수 산출부(100)의 산출 결과 출력되는 비트 신호를 전송하고자 하는 정보 신호의 각 신호 비트와 배타적 논리합 하는데, 16 QAM의 경우에는 그레이 사상에따라 1, 3 번째의 가로축 신호 비트와 2, 4 번째 세로축 신호 비트를 분할하여 나타내므로 각 1,3 번째 신호 비트와 2, 4 번째 신호 비트를 각각 배타적 논리합 한다.

이러한 배타적 논리합 결과를 첨부된 도 2a 내지 도 2d에 도시된 정보 신호의 형태도에서 점선 표시된 좌측 상단의 비트 신호를 통해 본 발명에 따른 정보 신호의 변화를 설명한다.

도 2a 의 첫 번째 정보 신호(1011)를 재 전송하고자 하면, 재 전송하고자 하는 정보 신호(1011)를 첫 번째, 세 번째 비트와 두 번째, 네 번째 비트로 각각 분할하여, 함수 산출부(100)를 통해 출력되는 함수 값 f(1) = 01과 각각 배타적 논리합한다.

즉, 첫 번째, 세 번째 비트의 신호(11)와 함수 값(01)을 배타적 논리합 하면 '10' 이고, 두 번째, 네 번째 비트의 신호(01)와 함수 값(01)을 배타적 논리합 하면 '00' 이므로, 상기 정보 신호(1011)를 두 번째 전송하는 경우에는 도 2b에 나타낸 바와 같이 '1000'로 변환된다.

이러한 상기 정보 신호(1011)를 세 번째 전송하는 경우에는 함수 산출부(100)로부터 출력되는 함수 값의 비트 신호가 f(2) = 10 이므로 각각의 신호 비트(11,01)를 '10'과 배타적 논리합한 결과는 '0111'이 되고, 네 번째 전송하는 경우에는 f(3) = 11 이므로 각각의 신호 비트(11,01)를 '11'과 배타적 논리합한 결과는 '0100'이 된다.

이와 같은 과정을 통해 오류 제어 시스템은 추가적인 메모리의 필요 없이 재전송횟수에 따라 결정되는 함수를 통해 신호를 변화시켜 전송한다.

도 3은 재 전송하고자 하는 정보 신호의 패킷 전체가 분류되지 않고 신호 사상기(300-1)로 입력되는 장치 구성을 나타낸 것으로, 도시된 바와 같이 재 전송하기 위해 입력되는 정보 신호가 M'비트라면, 함수 산출부(100-1)의 모듈러 연산 수식은 f(X) = X % M'이다.

이러한 모듈러 연산 수식을 통해 산출된 함수 값에 해당되는 비트 신호가 함수 산출부(100-1)로부터 출력되면, 출력된 비트 신호와 입력되는 신호 비트(M')를 배타적 논리부(200)를 통해 배타적 논리합하고, 신호 사상기(300-1)로 입력해 매핑한 후에 전송한다.

또한, 본 발명의 또 다른 실시 예로, 신호 사상기의 구성 비트들을 순차적으로 천이(shift)시키는 신호 사상기를 사용하는 경우에는 신호 사상기에 따른 함수 값 산출을 위해 함수 산출부의 모듈러 연산 수식을 정보 신호의 재전송 횟수에 따라 재전송 횟수만큼 천이(shift)되도록 설정한다.

예를 들어, QAM 방식이 사용되며 전체 M비트의 정보 신호가 M/2, M/2로 각각 I축과 Q축으로 분류되어 입력되는 경우라면 함수 산출부의 모듈러 연산 수식은 f(X) = (2＾(X % M)) % M)이고, 입력되는 신호 전체 M'비트의 정보 신호가 입력되는 경우라면 함수 산출부의 모듈러 연산 수식은 f(X) = (2＾(X % M')) % M'이 된다.

이러한 신호 사상 장치를 통해 상기한 방법과 같이 정보 신호의 재전송 횟수에 따라 함수를 결정해 결정된 함수 비트와 전송하고자 하는 정보 신호 비트를 배타적 논리합하여 재 전송한다.

이상에서 설명한 바와 같이, 본 발명은 오류 제어 시스템에서 정보 신호 재 전송 시에 신호의 재 전송 횟수와 신호 비트로 산출된 함수를 통해 정보 신호를 변화시킴으로써, 추가적인 메모리의 필요 없이 간단한 논리회로의 추가만으로도 최적화된 신호 사상방법을 구현할 수 있고 복호단에서의 복호(decoding) 성능을 향상시키는 효과를 제공한다.

Claims (4)

1. 송신단의 전송신호에 에러가 검출되어 수신단에서 재전송 요청이 있는 경우 재전송할 데이터를 변조하는 송신단의 재전송 데이터 변조를 수행하는 신호 사상 장치로서,

   송신단에서 에러가 발생한 경우, 하이브리드 ARQ방식에 따라 재 전송하고자 하는 데이터의 비트 신호에 해당되는 비트 수(M)와 재전송 횟수(X)의 비트 신호로 부터 특정 함수(f(x))를 출력하는 함수 산출부와;

   상기 함수 산출부로부터 출력되는 특정함수(f(x))에 대응하는 비트 신호와 재 전송하고자 하는 데이터를 구성하는 비트 신호를 그레이 사상에 따라 배타적 논리합한 비트신호를 출력하는 다수개의 배타적 논리부와;

   상기 배타적 논리부에서 출력되는 비트 신호를 매핑(Mapping)하는 신호 사상기를 포함하여 구성되는 것을 특징으로 하는 하이브리드 자동 재전송 시스템에서의 신호 사상 장치.
2. 제 1항에 있어서,

   상기 특정 함수(f(x))는 상기 함수 산출부에 의해 상기 재전송 횟수(X)와 재 전송하고자 하는 신호의 비트 수(M)를 이용하여 모듈러 연산(%)으로 산출되는 것을 특징으로 하는 하이브리드 자동 재전송 시스템에서의 신호 사상 장치.
3. 제 1항에 있어서,

   상기 다수개의 배타적 논리부는, 상기 전송하고자 하는 데이터의 비트 신호를 그레이 사상 방식에 따라 상기 특정 함수(f(x))와 배타적 논리합(ExOR)하는 것을 특징으로 하는 하이브리드 자동 재전송 시스템에서의 신호 사상 장치.
4. 전송된 데이터 신호의 오류 발생으로 재전송이 요구되면, 재전송 요구된 데이터 비트 신호의 재전송 횟수(X)와 비트 수(M)를 함수 산출부에 입력하여 소정의 함수 값(f(X))을 산출하는 함수 산출단계와;

   상기 산출된 함수(f(X))의 비트 신호와 재 전송될 데이터 신호의 각 비트 신호를 다수개의 배타적 논리부를 통해 논리합 하는 배타적 논리합단계와;

   상기 배타적 논리합 결과로 출력되는 신호를 신호 사상기를 통해 매핑 한 후에 전송하는 신호전송단계를 포함하여 이루어지는 것을 특징으로 하는 하이브리드 자동 재전송 시스템에서의 신호 사상 방법.