KR100441466B1 - 상수 팩터 승산을 위한 장치와 비디오 압축（ｍｐｅｇ）을 위한 상기 장치의 사용방법 - Google Patents

상수 팩터 승산을 위한 장치와 비디오 압축（ｍｐｅｇ）을 위한 상기 장치의 사용방법 Download PDF

Info

Publication number
KR100441466B1
KR100441466B1 KR10-2000-7006801A KR20007006801A KR100441466B1 KR 100441466 B1 KR100441466 B1 KR 100441466B1 KR 20007006801 A KR20007006801 A KR 20007006801A KR 100441466 B1 KR100441466 B1 KR 100441466B1
Authority
KR
South Korea
Prior art keywords
qsf
shift
input
multiplication
qmi
Prior art date
Application number
KR10-2000-7006801A
Other languages
English (en)
Other versions
KR20010033340A (ko
Inventor
클라우스 슈나이더
Original Assignee
인피니언 테크놀로지스 아게
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인피니언 테크놀로지스 아게 filed Critical 인피니언 테크놀로지스 아게
Publication of KR20010033340A publication Critical patent/KR20010033340A/ko
Application granted granted Critical
Publication of KR100441466B1 publication Critical patent/KR100441466B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/02—Digital function generators
    • G06F1/03—Digital function generators working, at least partly, by table look-up
    • G06F1/035—Reduction of table size
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
    • G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
    • G06F7/52—Multiplying; Dividing
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
    • G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
    • G06F7/52—Multiplying; Dividing
    • G06F7/523—Multiplying only
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
    • H04N19/102—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the element, parameter or selection affected or controlled by the adaptive coding
    • H04N19/124—Quantisation
    • H04N19/126—Details of normalisation or weighting functions, e.g. normalisation matrices or variable uniform quantisers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/60—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using transform coding
    • H04N19/61—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using transform coding in combination with predictive coding
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
    • H04N19/102—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the element, parameter or selection affected or controlled by the adaptive coding
    • H04N19/124—Quantisation

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Analysis (AREA)
  • Computational Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Computing Systems (AREA)
  • Compression Or Coding Systems Of Tv Signals (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)

Abstract

본 발명 장치는 특히 상대적으로 비싼 승산기 장치의 칩 공간을 줄이고 처리 속도를 증가 시키기 위해 사용되며, 이러한 승산기 장치는 하부에 연결된 시프트 장치를 갖고 비디오 압축 장치에 사용된다. 이를 위해, 승수는 팩터 부분과 시프트 부분으로 나누어지며, 또한 시프트 부분은 하부에 연결된 시프트 유니트에 참작된다.

Description

상수 팩터 승산을 위한 장치와 비디오 압축（ＭＰＥＧ）을 위한 상기 장치의 사용방법 {DEVICE FOR MULTIPLYING WITH CONSTANT FACTORS AND USE OF SAID DEVICE FOR VIDEO COMPRESSION (MPEG)}
상기 장치는 IEEE 협회 ISCAS 85 의사록, 페이지 1389 내지 1390에 알려져 있다. 이 문서에서는 상수 계수 승산의 경우, 제어 유니트가 재코딩없이 계수 저장으로부터 직접 시프트 넘버와 부호를 판독하도록 CSD 코드에 승수를 저장하는 것이 바람직하다고 했다.
본 발명은 상수 계수 승산을 위한 장치이며, 예를들어 승수는 시프트 넘버와 부가 정보의 형태로 처리된다.
도 1은 본 발명의 장치에 대한 블록도이다.
본 발명의 목적은 요구되는 회로 영역을 가능한 작게 하고 처리 속도는 가능한 고속으로 하는 상수 승산을 위한 장치를 제공하는 것이다.
본 발명에 따라, 이러한 목적은 청구항 제 1항의 특징에 의해 달성된다. 부가된 청구항은 개량되거나 바람직한 사용방법에 관한 것이다.
본 발명은 도면에서 도시된 예를 기초로 다음 내용에서 더 자세히 설명된다.
n의 워드 폭을 가진 피승수 (QMi)와 m의 워드 폭의 승수 (QS)를 가진 팩터 엘리먼트 (QSF)가 비트-감축 승산 장치에 공급되며, 비트-감축 승산 장치는 MULT 1및 MULT 2로 구성되고, 그 다음에는 시프트 장치 (DIV)가 연결된다. 시프트 장치 (DIV)에는 또한 승수 (QS)의 시프트 엘리먼트 (QSS)가 제공되고, 상기 시프트 장치는 승산 결과 (Ei)를 제공한다. 팩터 엘리먼트 (QSF)와 시프트 엘리먼트 (QSS)는 테이블 (TAB)에서 코드 (QSC)에 할당된다. 예를들어, 이것은 (QSF)와 (QSS)값을 저장하고 그리고 코드 (QSC) 또는 적절한 논리회로나 와이어링에 의해 어드레스함으로써 수행될 수 있다.
팩터 엘리먼트와 시프트 엘리먼트의 형태로서 승수 (QS)를 표시함으로써, 모든 비트- 감축 승산장치의 구성요소는 더짧은 워드 폭으로 고안되며, 이것은 특히 비트-감축 승산 장치가 다수의 구성요소를 포함할 때 그리고/또는 2의 멱승으로 승산 또는 나눗셈을 하기 위한 시프트 장치가 존재할 때, 표면 영역이 상당히 절약된다. 이 경우 나눗셈은 시프트 엘리먼트가 반대 방향으로의 시프트를 의미하기 때문에 특히 이점이 있으며, 시프트 장치는 더작게 고안이 가능하다.
테이블 탭 그 자체가 특히 작은 칩 영역을 점유하기 위해, 코드(QSC)에서 가능한 가장 간단한 방식으로 팩터 엘리먼트 (QSF)를 끌어내고 그리고 시프트 엘리먼트 (QSS)는 가능한 상수가 되도록 선택하는 것이 바람직하다.
이하의 표 1은 코드 (QSC)와 승수 (QS) 사이의 선형 관계 (TYP 0) 그리고 코드 (QSC)와 승수 (QS)사이의 비선형 관계 (TYP 1)의 예를 보여준다. 이상적으로는 팩터 엘리먼트 (QSF)는 코드 (QSC)에 대응하며 그리고, 시프트 엘리먼트 (QSS)는 상수이며, 예를들어 이 경우 모든 승수 값에 대해 1이다. 비선형 관계 (TYP 1)의 경우에, (QSF) 와 (QSC)는 8까지 일치하며, 단지 3개의 다른 값만이 (QSS)에 요구된다.
QSC TYPE 0 TYPE 1
QS QSF QSS QS QSF QSS
0 허용않됨
1 2 1 1 1 1 0
2 4 2 1 2 2 0
3 6 3 1 3 3 0
4 8 4 1 4 4 0
5 10 5 1 5 5 0
6 12 6 1 6 6 0
7 14 7 1 7 7 0
8 16 8 1 8 8 0
9 18 9 1 10 10 0
10 20 10 1 12 12 0
11 22 11 1 14 14 0
12 24 12 1 16 16 0
13 26 13 1 18 18 0
14 28 14 1 20 20 0
15 30 15 1 22 22 0
16 32 16 1 24 24 0
17 34 17 1 28 28 0
18 36 18 1 32 16 1
19 38 19 1 36 18 1
20 40 20 1 40 20 1
21 42 21 1 44 22 1
22 44 22 1 48 24 1
23 46 23 1 52 26 1
24 48 24 1 56 28 1
25 50 25 1 64 16 2
26 52 26 1 72 18 2
27 54 27 1 80 20 2
28 56 28 1 88 22 2
29 58 29 1 96 24 2
30 60 30 1 104 26 2
31 62 31 1 112 28 2
대안적으로, 표 2와 같은 테이블 (TAB)은 가능한 많은 승수에 대하여 팩터 엘리먼트가 동일하게 고안될 수 있다. 이는 승수의 팩터 엘리먼트가 변화할 때만 비트-감축 승산 장치에서 재계산이 필요하기 때문에, 처리속도가 증가한다는 이점이 있다. 다시 한번, 예를들어, 표 2는 코드 (QSC)와 승수 (QS) 사이의 선형 관계 (TYPE 0)와 코드 (QSC)와 승수 (QS) 사이의 비-선형 관계 (TYPE 1)에 대한 표이다.
QSC TYPE 0 TYPE 1
QS QSF QSS QS QSF QSS
0 허용않됨
1 2 1 1 1 1 0
2 4 1 2 2 1 1
3 6 3 1 3 3 0
4 8 1 3 4 1 2
5 10 5 1 5 5 0
6 12 3 2 6 3 1
7 14 7 1 7 7 0
8 16 1 4 8 1 3
9 18 9 1 10 5 1
10 20 5 2 12 3 2
11 22 11 1 14 7 1
12 24 3 3 16 1 4
13 26 13 1 18 9 1
14 28 7 2 20 5 2
15 30 15 1 22 11 1
16 32 1 5 24 3 3
17 34 17 1 28 7 2
18 36 9 2 32 2 4
19 38 19 1 36 9 2
20 40 5 3 40 5 3
21 42 21 1 44 11 2
22 44 11 2 48 3 4
23 46 23 1 52 13 2
24 48 3 4 56 7 3
25 50 25 1 64 4 4
26 52 13 2 72 9 3
27 54 27 1 80 5 4
28 56 7 3 88 11 3
29 58 29 1 96 6 4
30 60 15 2 104 13 3
31 62 31 1 112 7 4
본 발명은 바람직하게 MPEG와 같은 비디오 압축 방법을 더욱 빠르게 수행하기 위한 장치로 사용될 수 있으며, 예를들어 그러한 경우에 역양자화에 사용될 수 있다.
예를들어 역양자화에 있어서, 양자화 매트릭스 (QM)에서 8비트의 워드 폭을 가진 엘리먼트 (QMi)는 예를들어 7비트의 워드 폭을 가진 상수 팩터 (QS)와 곱해져야 한다. 이것을 수행하기 위해 기존 기술은 8x7비트 승산이 요구되며, 이것은 15비트의 폭이 되도록 하며, 이러한 15비트 폭을 갖는 MULT1의 출력은 13비트의 워드 폭을 가진 입력 데이터 (Di)와 MULT2에서 곱해져서, 28비트의 워드 폭을 가지게 된다.
예를들어 역양자화를 위해, 표 1에 따르면 팩터 엘리먼트 (QSF)를 5 비트로 지정하고 시프트 엘리먼트 (QSS)를 2 비트로 지정하는 것이 본 발명에 의해 가능하며, 이에 따라 8 x 5 = 13 비트의 워드 폭으로 승산을 수행하는 것이 가능해진다. 예를들어, 결과치는 MPEG 1 표준에 대하여 16으로 나누고 MPEG 2 표준에 대하여 32로 나누어야 하며, 이것은 유니트 (DIV)에서 4비트 내지 5비트 오른쪽으로 시프트하는 것을 의미하며, 시프트 값은 추가의 복잡함 없이 서로 계산될 수 있고, 단지 최종 시프트가 수행되면 된다.

Claims (6)

  1. 상수 팩터 승산을 위한 장치에 있어서,
    입력 가변 양자화 스케일 코드(QSC)를 입력하는 입력, 승수(QS)의 팩터 엘리먼트(QSF)를 출력하기 위한 제1 출력, 및 상기 승수(QS)의 시프트 엘리먼트(QSS)를 출력하기 위한 제2 출력을 가지는 테이블(TAB)로서, 상기 테이블(TAB)은 가능한 많은 상기 승수(QS)에 대하여 상기 팩터 엘리먼트(QSF)가 동일한 크기가 되도록 형성되는 테이블(TAB);
    MULT1 및 MULT2를 포함하는 비트-감축 승산장치로서, MULT1은 팩터 엘리먼트(QSF)를 수신하는 제1입력, 피승수(QMi)를 수신하는 제2입력 및 승산 결과(QSF*QMi)를 출력하는 출력을 가지며, MULT2는 상기 승산 결과(QSF*QMi)를 수신하는 제1입력, 입력 데이터(Di)를 수신하는 제2 입력, 및 중간 승산 결과(QSF*QMi*Di)를 출력하는 출력을 갖는 비트-감축 승산장치(MULT1,MULT2); 및
    상기 비트-감축 승산 장치(MULT1,MULT2)의 상기 중간 승산 결과 출력과 접속되는 입력 및 제어 신호 입력을 갖는 시프트 장치(DIV)를 포함하며,
    상기 시프트 장치(DIV)는 상기 제어 신호 입력을 통해 상기 테이블(TAB)의 제2 출력으로부터 시프트 스텝들의 수를 갖는 제어신호로서 시프트 엘리먼트(QSS)를 수신하여, 최종 승산 결과(QMi*Di*QS)를 출력하는 상수 팩터 승산 장치.
  2. 제 1항에 있어서,
    상기 테이블(TAB)은 상기 하부의 시프트 장치(DIV)가 하나의 시프트 방향으로만 형성되도록 고안되는 것을 특징으로 하는 장치.
  3. 제 2항에 있어서,
    상기 테이블(TAB)은 상기 시프트 엘리먼트(QSS)가 상수가 되고 그리고/또는 상기 팩터 엘리먼트(QSF)가 상기 승수(QS)를 위한 상기 코드(QSC)에 대응하도록 형성되는 것을 특징으로 하는 장치.
  4. 삭제
  5. 제1항에 있어서,
    상기 피승수(QMi)는 양자화 매트릭스로부터의 값인 것을 특징으로 하는 장치.
  6. 입력 가변 양자화 스케일 코드(QSC)를 입력하는 단계;
    테이블(TAB)내의 코드(QSC)에 할당된 스케일링 팩터(QS)의 팩터 엘리먼트(QSF) 및 시프트 엘리먼트(QSS)를 출력하는 단계;
    스케일링 팩터의 팩터 엘리먼트(QSF)와 양자화 매트릭스로부터의 피승수(QMi)와의 승산을 수행하는 단계;
    상기 승산 결과(QSF*QMi)와 입력 데이터(Di)의 승산을 수행하는 단계; 및
    스케일링 팩터(QS)의 시프트 엘리먼트(QSS)에 따라 시프트 장치(DIV)에서 2의 멱승(2n)에 의해 제산(division)을 수행하는 단계를 포함하는 비디오 데이터 압축 방법.
KR10-2000-7006801A 1997-12-19 1998-10-22 상수 팩터 승산을 위한 장치와 비디오 압축（ｍｐｅｇ）을 위한 상기 장치의 사용방법 KR100441466B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE19756827.0 1997-12-19
DE19756827 1997-12-19

Publications (2)

Publication Number Publication Date
KR20010033340A KR20010033340A (ko) 2001-04-25
KR100441466B1 true KR100441466B1 (ko) 2004-07-23

Family

ID=7852714

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2000-7006801A KR100441466B1 (ko) 1997-12-19 1998-10-22 상수 팩터 승산을 위한 장치와 비디오 압축（ｍｐｅｇ）을 위한 상기 장치의 사용방법

Country Status (7)

Country Link
US (1) US6687726B1 (ko)
EP (1) EP1038403B1 (ko)
JP (1) JP3694458B2 (ko)
KR (1) KR100441466B1 (ko)
DE (1) DE59813105D1 (ko)
ES (1) ES2251116T3 (ko)
WO (1) WO1999033276A1 (ko)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6882685B2 (en) 2001-09-18 2005-04-19 Microsoft Corporation Block transform and quantization for image and video coding
US7460993B2 (en) * 2001-12-14 2008-12-02 Microsoft Corporation Adaptive window-size selection in transform coding
US7242713B2 (en) * 2002-05-02 2007-07-10 Microsoft Corporation 2-D transforms for image and video coding
US7487193B2 (en) * 2004-05-14 2009-02-03 Microsoft Corporation Fast video codec transform implementations
JP4923039B2 (ja) * 2005-03-31 2012-04-25 エヌエックスピー ビー ヴィ カノニカル形式で署名された数字の乗算器
US7546240B2 (en) * 2005-07-15 2009-06-09 Microsoft Corporation Coding with improved time resolution for selected segments via adaptive block transformation of a group of samples from a subband decomposition
US7689052B2 (en) * 2005-10-07 2010-03-30 Microsoft Corporation Multimedia signal processing using fixed-point approximations of linear transforms
US20070239811A1 (en) * 2006-04-05 2007-10-11 Leo Bredehoft Multiplication by one from a set of constants using simple circuitry
ITTO20060534A1 (it) * 2006-07-20 2008-01-21 Si Sv El S P A Gestione automatica di archivi digitali in particolare di file audio e/o video
US8942289B2 (en) * 2007-02-21 2015-01-27 Microsoft Corporation Computational complexity and precision control in transform-based digital media codec
US7761290B2 (en) 2007-06-15 2010-07-20 Microsoft Corporation Flexible frequency and time partitioning in perceptual transform coding of audio
US9822617B2 (en) 2012-09-19 2017-11-21 Halliburton Energy Services, Inc. Extended jet perforating device
CN111831255A (zh) * 2020-06-30 2020-10-27 深圳市永达电子信息股份有限公司 一种超长位数乘法的处理方法和计算机可读存储介质

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2308937A (en) * 1995-12-30 1997-07-09 Daewoo Electronics Co Ltd MPEG-2 inverse quantiser using modified quantiser_scale

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4031377A (en) * 1975-08-25 1977-06-21 Nippon Gakki Seizo Kabushiki Kaisha Fast multiplier circuit employing shift circuitry responsive to two binary numbers the sum of which approximately equals the mantissa of the multiplier
JPS5741738A (en) * 1980-08-22 1982-03-09 Casio Comput Co Ltd Digital multiplier
US4475167A (en) * 1982-09-29 1984-10-02 National Semiconductor Corporation Fast coefficient calculator for speech
US4887232A (en) 1987-05-15 1989-12-12 Digital Equipment Corporation Apparatus and method for performing a shift operation in a multiplier array circuit
US4823300A (en) 1987-05-19 1989-04-18 Harris Corporation Performing binary multiplication using minimal path algorithm
US5402369A (en) * 1993-07-06 1995-03-28 The 3Do Company Method and apparatus for digital multiplication based on sums and differences of finite sets of powers of two
DE19618117C1 (de) * 1996-05-06 1997-10-02 Siemens Ag Verfahren zur Quantisierung und Verfahren zur inversen Quantisierung von Transformationscodierungskoeffizienten eines Videodatenstorms

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2308937A (en) * 1995-12-30 1997-07-09 Daewoo Electronics Co Ltd MPEG-2 inverse quantiser using modified quantiser_scale

Also Published As

Publication number Publication date
JP2001527353A (ja) 2001-12-25
JP3694458B2 (ja) 2005-09-14
KR20010033340A (ko) 2001-04-25
EP1038403A1 (de) 2000-09-27
WO1999033276A1 (de) 1999-07-01
ES2251116T3 (es) 2006-04-16
EP1038403B1 (de) 2005-10-12
DE59813105D1 (de) 2006-02-23
US6687726B1 (en) 2004-02-03

Similar Documents

Publication Publication Date Title
KR100441466B1 (ko) 상수 팩터 승산을 위한 장치와 비디오 압축（ｍｐｅｇ）을 위한 상기 장치의 사용방법
CA2099146C (en) Method and arrangement for transformation of signals from a frequency to a time domain
US5325215A (en) Matrix multiplier and picture transforming coder using the same
JPH05224892A (ja) 自乗回路
US5706058A (en) Gamma correction circuit for correcting video data obtained by photoelectric transfer and having a non-linear characteristic
US5751622A (en) Structure and method for signed multiplication using large multiplier having two embedded signed multipliers
US6052703A (en) Method and apparatus for determining discrete cosine transforms using matrix multiplication and modified booth encoding
US5764558A (en) Method and system for efficiently multiplying signed and unsigned variable width operands
US4598266A (en) Modulo adder
KR100693654B1 (ko) 행렬과 벡터의 내적 벡터 산출 장치 및 방법
US6301599B1 (en) Multiplier circuit having an optimized booth encoder/selector
US5524024A (en) ADPCM synthesizer without look-up table
US5477479A (en) Multiplying system having multi-stages for processing a digital signal based on the Booth's algorithm
US5781462A (en) Multiplier circuitry with improved storage and transfer of booth control coefficients
EP0686940B1 (en) Image processing systems and methods
EP0813301A1 (en) Adaptive digital filter
JPH07152730A (ja) 離散コサイン変換装置
US6026191A (en) Digital coding apparatus
US4584561A (en) Method of residue to analog conversion
US7015839B1 (en) Mapping method utilizing look-up table and related apparatus
KR0175373B1 (ko) 칩 면적을 줄인 시변 교차 필터
US5905660A (en) Discrete cosine transform circuit for processing an 8×8 block and two 4×8 blocks
KR100255062B1 (ko) Run-level 세트의 제로-런 전개 회로 및 제로-런 전개 방법
US4584562A (en) Method of residue to analog conversion
CN116227507B (zh) 一种用于进行双线性插值处理的运算装置

Legal Events

Date Code Title Description
A201 Request for examination
AMND Amendment
N231 Notification of change of applicant
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
E902 Notification of reason for refusal
E902 Notification of reason for refusal
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130705

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20140707

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20150703

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20160705

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20170704

Year of fee payment: 14

LAPS Lapse due to unpaid annual fee