KR100438673B1 - Method for fabricating capacitor - Google Patents

Method for fabricating capacitor Download PDF

Info

Publication number
KR100438673B1
KR100438673B1 KR10-2001-0087675A KR20010087675A KR100438673B1 KR 100438673 B1 KR100438673 B1 KR 100438673B1 KR 20010087675 A KR20010087675 A KR 20010087675A KR 100438673 B1 KR100438673 B1 KR 100438673B1
Authority
KR
South Korea
Prior art keywords
platinum
film
forming
capacitor
storage node
Prior art date
Application number
KR10-2001-0087675A
Other languages
Korean (ko)
Other versions
KR20030057602A (en
Inventor
송창록
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR10-2001-0087675A priority Critical patent/KR100438673B1/en
Publication of KR20030057602A publication Critical patent/KR20030057602A/en
Application granted granted Critical
Publication of KR100438673B1 publication Critical patent/KR100438673B1/en

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • H01L28/60Electrodes
    • H01L28/65Electrodes comprising a noble metal or a noble metal oxide, e.g. platinum (Pt), ruthenium (Ru), ruthenium dioxide (RuO2), iridium (Ir), iridium dioxide (IrO2)

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명은 식각후 잔유물이 남는다거나 백금시드층을 제거하기 위한 추가 식각 공정이 필요없는 캐패시터의 제조 방법을 제공하기 위한 것으로, 이를 위한 본 발명은 반도체기판상에 절연물을 형성하는 단계, 상기 절연물을 선택적으로 식각하여 스토리지노드가 형성될 오목부를 형성하는 단계, 상기 오목부를 포함한 전면에 금속기판을 형성하는 단계, 상기 오목부 내에만 금속기판을 잔류시키는 단계, 상기 금속기판 상에 무전해도금법으로 백금막을 형성하여 상기 백금막으로 된 스토리지노드를 형성하는 단계, 상기 백금막의 밀도를 높이기 위한 열처리 단계, 및 상기 백금막 상에 유전막과 플레이트노드를 차례로 형성하는 단계를 포함한다.The present invention is to provide a method of manufacturing a capacitor that does not require residue after etching or additional etching process to remove the platinum seed layer, the present invention for forming an insulating material on a semiconductor substrate, the insulating material Selectively etching to form a recess on which the storage node is to be formed, forming a metal substrate on the front surface including the recess, leaving a metal substrate only in the recess, and electroplating on the metal substrate. Forming a film to form a storage node made of the platinum film, a heat treatment step to increase the density of the platinum film, and forming a dielectric film and a plate node on the platinum film in sequence.

Description

무전해도금법을 이용한 백금막의 형성 방법 및 그를 이용한 캐패시터의 제조 방법{Method for fabricating capacitor}Platinum film formation method using electroless plating method and manufacturing method of capacitor using same {Method for fabricating capacitor}

본 발명은 반도체소자의 제조 방법에 관한 것으로, 특히 캐패시터의 제조 방법에 관한 것이다.The present invention relates to a method for manufacturing a semiconductor device, and more particularly, to a method for manufacturing a capacitor.

최근에 메모리 소자의 집적도가 증가하면서 보다 높은 캐패시턴스와 작은 누설전류 특성이 요구됨에 따라 ONO구조에서 누설전류가 작은 MIM(Metal-Insulator-Metal) 구조로 변화되고 있다.Recently, as the degree of integration of memory devices increases, higher capacitance and smaller leakage current characteristics are required, thereby changing from ONO structure to metal-insulator-metal (MIM) structure with low leakage current.

다시 말하면, 집적화되면서 보다 높은 유전상수를 지니는 BST, Ta2O5, Al2O3등의 고유전 상수를 갖는 유전막이 요구됨과 동시에 누설전류를 감소시키기 위해 일함수값이 큰 금속을 상부전극 및 하부전극으로 적용해야 된다.In other words, a dielectric film having a high dielectric constant such as BST, Ta 2 O 5 , and Al 2 O 3 having a higher dielectric constant while being integrated is required, and a metal having a large work function is used to reduce leakage current. It must be applied as a lower electrode.

전극으로 적용되는 금속은 백금(Pt), 이리듐(Ir), 루테늄(Ru), TiN 등의 금속을 이용한다.As the metal applied to the electrode, metals such as platinum (Pt), iridium (Ir), ruthenium (Ru), and TiN are used.

특히, TiN의 경우에는 주로 Al2O3, Ta2O5을 유전막으로 이용하는데, TiN은 TiCl4를 원료물질로 화학기상증착법(Chemical Vapor Deposition; CVD)을 이용하여 형성하고 있다.Particularly, in the case of TiN, Al 2 O 3 and Ta 2 O 5 are mainly used as dielectric films, and TiN is formed by chemical vapor deposition (CVD) using TiCl 4 as a raw material.

그러나, Al2O3, Ta2O5을 원자층증착법(Atomic Layer Deposition; ALD) 또는 금속유기화학기상증착법(Metal Organic CVD; MOCVD)으로 형성한 후 결정화를 위해 열처리하는 동안 TiN이 산화되는 문제점이 있어 후속 열처리 온도에 제약을 받게 되어 캐패시터의 신뢰성이 저하되는 단점이 있따.However, TiN is oxidized during heat treatment for crystallization after Al 2 O 3 and Ta 2 O 5 are formed by atomic layer deposition (ALD) or metal organic chemical vapor deposition (MOCVD). There is a disadvantage in that the reliability of the capacitor is lowered because it is limited by the subsequent heat treatment temperature.

이를 해결하기 위해 루테늄막(Ru)을 스토리지노드로 적용하려는 연구가 진행되고 있는데, 루테늄막은 주로 금속유기물질을 원료로 하여 금속유기화학기상증착법(MOCVD)으로 형성한다.In order to solve this problem, research is being conducted to apply ruthenium film (Ru) as a storage node. Ruthenium film is formed by metal organic chemical vapor deposition (MOCVD) mainly using metal organic materials as a raw material.

그러나, 금속유기화학기상증착법(MOCVD)으로 증착된 루테늄막은 막질 자체가 치밀하지 못하여 후속 열공정에서 몽글몽글하에 변하면서 갈라지는 응집(agglomeration) 현상이 발생되는 특성이 있어, 캐패시터 제조 공정에 도입하고 있지 못하는 실정이다.However, the ruthenium film deposited by metal organic chemical vapor deposition (MOCVD) has a characteristic that the film quality itself is not dense and the agglomeration phenomenon that occurs as it is changed under the mongol mongolia in a subsequent thermal process occurs and is not introduced into the capacitor manufacturing process. I can't.

루테늄막은 Al2O3, Ta2O5의 유전막과 매우 계면특성이 좋아 높은 유전율과 낮은 누설전류를 제공하지만, 금속유기화학기상증착법(MOCVD)으로 형성된 SrTiO3와 (Ba,Sr)TiO3와는 계면특성이 좋지 않아 매우 높은 누설전류를 보이고 있다.Ruthenium films have very high interfacial properties with the Al 2 O 3 and Ta 2 O 5 dielectric films, providing high permittivity and low leakage current, but they are different from SrTiO 3 and (Ba, Sr) TiO 3 formed by metalorganic chemical vapor deposition (MOCVD). Due to the poor interfacial properties, it shows very high leakage current.

반면 백금막은 SrTiO3와 (Ba,Sr)TiO3와는 계면특성이 우수하여 이들 고유전율 유전막에 가장 적합한 전극으로 고려되고 있다.On the other hand, the platinum film has excellent interfacial properties with SrTiO 3 and (Ba, Sr) TiO 3 and is considered to be the most suitable electrode for these high-k dielectric films.

이러한 장점을 갖는 백금막은 금속유기물질을 원료로 하여 금속유기화학기상증착법으로 형성하거나 전해질을 이용하여 전기도금법으로 형성한다. 통상적으로 캐패시터의 구조는 금속유기화학기상증착법을 이용하는 경우에는 오목형 구조를 갖고, 전기도금법을 이용하는 경우에는 볼록형(stack) 구조를 갖는다.Platinum film having such advantages is formed by metal organic chemical vapor deposition method using a metal organic material as a raw material or by electroplating method using an electrolyte. Typically, the capacitor has a concave structure when the metal organic chemical vapor deposition method is used, and a convex structure when the electroplating method is used.

금속유기화학기상증착법을 이용한 백금막은 일차적으로 원료물질이 매우 비싸고, 종횡비가 매우 큰 스토리지노드를 형성하기 위한 오목부(Concave)에서 단차피복성이 떨어지기 때문에 미세 디자인룰에 적용하기가 매우 힘들다. 반면, 전기도금법에 의한 백금막은 단차피복성의 문제는 없지만 별도로 전류를 인가할 수 있는 백금시드층을 필요로 하고 후속 공정에서 스토리지노드의 단락을 위해 이 시드층을 제거하는 공정이 필요하다.Platinum film using the metal organic chemical vapor deposition method is very difficult to apply to the fine design rule because the raw material is very expensive and the step coverage is poor in the concave for forming a storage node having a very high aspect ratio. On the other hand, the platinum film by the electroplating method does not have a problem of step coverage, but requires a platinum seed layer capable of applying current separately, and a process of removing the seed layer for shorting the storage node in a subsequent process.

그러나, 백금은 습식법이나 반응이온식각법으로 식각하기가 어려운 귀금속이기 때문에 식각후 잔유물이 남는 단점이 있다.However, since platinum is a precious metal that is difficult to be etched by wet or reactive ion etching, residues remain after etching.

본 발명은 상기한 종래기술의 문제점을 해결하기 위해 안출한 것으로서, 식각후 잔유물이 남는다거나 백금시드층을 제거하기 위한 추가 식각 공정이 필요없는 캐패시터의 제조 방법을 제공하는데 그 목적이 있다.The present invention has been made to solve the above problems of the prior art, an object of the present invention is to provide a method for manufacturing a capacitor that does not require residue after etching or additional etching process to remove the platinum seed layer.

도 1a 내지 도 1c는 본 발명의 실시예에 따른 캐패시터의 제조 방법을 도시한 공정 단면도.1A to 1C are cross-sectional views illustrating a method of manufacturing a capacitor according to an embodiment of the present invention.

*도면의 주요 부분에 대한 부호의 설명* Explanation of symbols for the main parts of the drawings

11 : 반도체기판 12 : 제1절연막11 semiconductor substrate 12 first insulating film

13 : 폴리실리콘플러그 14 : 티타늄실리사이드막13: polysilicon plug 14: titanium silicide film

15 : 티타늄나이트라이드막 16 : 저유전율 절연막15 titanium nitride film 16 low dielectric constant insulating film

18 : 금속기판 19 : 백금막18 metal substrate 19 platinum film

20 : 유전막 21 : 상부전극20: dielectric film 21: upper electrode

상기의 목적을 달성하기 위한 본 발명의 캐패시터의 제조 방법은 반도체기판상에 절연물을 형성하는 단계, 상기 절연물을 선택적으로 식각하여 스토리지노드가 형성될 오목부를 형성하는 단계, 상기 오목부를 포함한 전면에 금속기판을 형성하는 단계, 상기 오목부 내에만 금속기판을 잔류시키는 단계, 상기 금속기판 상에 무전해도금법으로 백금막을 형성하여 상기 백금막으로 된 스토리지노드를 형성하는 단계, 상기 백금막의 밀도를 높이기 위한 열처리 단계, 및 상기 백금막 상에 유전막과 플레이트노드를 차례로 형성하는 단계를 포함하여 이루어짐을 특징으로 하고, 상기 백금막으로 된 스토리지노드를 형성하는 단계는 H2Pt(OH)6, H2PtCl6-6H2O 또는 H2PtBr6-H2O를 염으로 사용하여 형성한 백금전해질용액에서 이루어짐을 특징으로 하며, 상기 백금전해질용액의 pH는 1∼5.5 또는 7.5∼13를 유지하고, 온도는 상온∼95℃이고, 상기 백금전해질용액내 백금의 농도는 0.1∼5g/L인 것을 특징으로 하고, 상기 백금전해질용액으로 산성을 이용하는 경우에는 안정화제로 설포살리시릭산을 이용하고, 상기 안정화제의 농도는 0.1∼5g/L인 것을 특징으로 하며, 상기 백금전해질용액에 1,3,6-나프탈렌, 트리설포닉산, 트리소디윰솔트, 2,7-나프탈렌디설포닉산디소디윰솔트, 벤젠설포닉산 또는 벤젠디설포닉산을 첨가제를 첨가하되, 상기 첨가제의 농도는 0.1∼5g/L인 것을 특징으로 한다.A method of manufacturing a capacitor of the present invention for achieving the above object comprises the steps of forming an insulator on a semiconductor substrate, selectively etching the insulator to form a recess for forming a storage node, a metal on the front surface including the recess Forming a substrate, leaving a metal substrate only in the recess, forming a platinum film on the metal substrate by an electroless plating method to form a storage node made of the platinum film, to increase the density of the platinum film And a step of sequentially forming a dielectric layer and a plate node on the platinum layer, and forming the storage node of the platinum layer comprises H 2 Pt (OH) 6 and H 2 PtCl. 6 -6H 2 O or H 2 PtBr 6, and characterized by yirueojim in a platinum electrolyte solution formed from a -H 2 O as a salt, wherein The pH of the platinum electrolyte solution is maintained at 1 to 5.5 or 7.5 to 13, the temperature is from room temperature to 95 ° C, and the concentration of platinum in the platinum electrolyte solution is 0.1 to 5 g / L. In the case of using acid, sulfosalicylic acid is used as a stabilizer, and the concentration of the stabilizer is 0.1 to 5 g / L, and 1,3,6-naphthalene, trisulfonic acid and triso are added to the platinum electrolyte solution. Dijon salt, 2,7- naphthalene disulfonic acid diso disulfide salt, benzene sulfonic acid or benzene disulfonic acid to add an additive, characterized in that the concentration of the additive is 0.1 to 5 g / L.

이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.Hereinafter, the preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings so that those skilled in the art may easily implement the technical idea of the present invention. .

백금 무전해 도금법은 전해질속에 녹아있는 백금이온을 전류를 가하지 않은 상태에서 기판에 금속상태로 형성하는 방법으로서, 백금 이온이 금속으로 형성되는데 필요한 전자를 기판 자체에서 확보할 수 있게 하는 것이 중요한 점이다. 금속기판의 경우에는 전해질에 그 금속이 녹을 수만 있으면 자연적으로 백금이 금속기판에 석출되나 만약 절연체를 기판으로 사용하는 경우에는 팔라듐을 미리 기판에 약간 형성한 후 이를 전자 교환과 백금 형성이 이루어지는 핵으로 이용하는 방법을 적용한다.Platinum electroless plating is a method of forming the platinum ions dissolved in the electrolyte in a metal state on the substrate without applying an electric current, and it is important to ensure that the electrons necessary to form the platinum ions into the metal are secured on the substrate itself. . In the case of a metal substrate, platinum is deposited on the metal substrate as long as the metal can be dissolved in the electrolyte.However, in the case of using an insulator as a substrate, palladium is formed on the substrate in advance, which is then used as a nucleus for electron exchange and platinum formation. Apply the method used.

본 발명에서는 금속기판위에서 백금이 형성되는 무전해 도금법을 적용하여 반도체소자의 스토리지노드를 선택적으로 형성하는 방법을 제공한다.The present invention provides a method for selectively forming a storage node of a semiconductor device by applying an electroless plating method in which platinum is formed on a metal substrate.

한편, 백금전해질은 산성 또는 염기성 모두 사용이 가능한데, 주로 염기성으로는 H2Pt(OH)6를 이용하고, 산성으로는 H2PtCl6-6H2O를 안정화제가 녹아 있는 용매에 녹인 후 전해질로 사용한다. 이 전해질에 금속기판을 넣게 되면 금속기판의 표면이 녹으면서 금속이온은 전해질에 녹고 이때 발생되는 전자를 전해질의 백금 이온이 받아 백금금속으로 금속기판 표면에 형성된다.On the other hand, the platinum electrolyte can be used in both acidic or basic, mainly H 2 Pt (OH) 6 as the basic, acidic H 2 PtCl 6 -6H 2 O in a solvent in which the stabilizer is dissolved and then electrolyte use. When the metal substrate is put into the electrolyte, the surface of the metal substrate melts, the metal ions are dissolved in the electrolyte, and the electrons generated at this time are received by the platinum ions of the electrolyte and are formed on the surface of the metal substrate as platinum metal.

백금 금속이 금속기판의 표면을 모두 도포하게 되면 더 이상 전자 교환 반응이 일어나지 않게 되어 일정 시간이 지나면 도금이 자연적으로 멈추게 된다. 따라서 무전해 도금법으로 백금막을 형성할 때 전해질의 농도와 온도를 조절하면 자연스럽게 백금막의 두께가 조절된다.When the platinum metal is applied to the surface of the metal substrate, the electron exchange reaction no longer occurs, and the plating stops naturally after a certain time. Therefore, when the platinum film is formed by the electroless plating method, the thickness of the platinum film is naturally adjusted by controlling the concentration and temperature of the electrolyte.

도 1a 내지 도 1c는 본 발명의 실시예에 따른 캐패시터의 제조 방법을 도시한 공정 단면도이다.1A to 1C are cross-sectional views illustrating a method of manufacturing a capacitor according to an embodiment of the present invention.

도 1a에 도시된 바와 같이, 트랜지스터 및 비트라인(도시 생략)이 형성된 반도체기판(11)상에 제1절연막(12)을 증착한다. 여기서, 반도체기판(11)은 이온주입이 이루어진 실리콘기판, 도우프드 폴리실리콘 또는 에피택셜 성장된 실리콘층이다.As shown in FIG. 1A, a first insulating film 12 is deposited on a semiconductor substrate 11 on which transistors and bit lines (not shown) are formed. Here, the semiconductor substrate 11 is a silicon substrate, a doped polysilicon or an epitaxially grown silicon layer on which ion implantation is performed.

다음에, 제1절연막(12)을 선택적으로 식각하여 반도체기판(11)의 표면 일부분을 노출시키는 스토리지노드콘택홀(도시 생략)을 형성한다. 이때, 스토리지노드콘택홀은 반도체기판(11)과 캐패시터를 수직으로 접속시키기 위한 스토리지노드콘택이 형성될 콘택홀이다.Next, the first insulating layer 12 is selectively etched to form a storage node contact hole (not shown) that exposes a portion of the surface of the semiconductor substrate 11. In this case, the storage node contact hole is a contact hole in which a storage node contact for vertically connecting the semiconductor substrate 11 and a capacitor is formed.

다음으로, 스토리지노드콘택홀을 완전히 채울때까지 제1절연막(12)상에 화학기상증착법(CVD)을 이용하여 도우프드 폴리실리콘막을 증착한 후, 리세스 에치백하여 스토리지노드콘택홀에 부분 매립되는 폴리실리콘플러그(13)를 형성한다.Next, the doped polysilicon film is deposited on the first insulating layer 12 by chemical vapor deposition (CVD) until the storage node contact hole is completely filled, and then recess-etched back to partially fill the storage node contact hole. The polysilicon plug 13 is formed.

다음으로, 폴리실리콘플러그(13)를 포함한 전면에 티타늄막을 증착한 후, 열처리하여 폴리실리콘플러그(13)의 실리콘원자와 티타늄막의 티타늄원자의 실리사이드반응을 유도하여 폴리실리콘플러그(13)상에 티타늄실리사이드막(14)을 형성한다.Next, a titanium film is deposited on the entire surface including the polysilicon plug 13, and then heat-treated to induce a silicide reaction of the silicon atom of the polysilicon plug 13 and the titanium atom of the titanium film to form a titanium on the polysilicon plug 13. The silicide film 14 is formed.

이후, 미반응 티타늄막을 습식제거하여 폴리실리콘플러그(13)상에만 티타늄실리사이드막(14)을 잔류시키고, 최종적으로 잔류하는 티타늄실리사이드막(14)은 50Å∼500Å의 두께로 형성된다.Thereafter, the unreacted titanium film is wet-removed to leave the titanium silicide film 14 only on the polysilicon plug 13, and finally the remaining titanium silicide film 14 is formed to a thickness of 50 kPa to 500 kPa.

한편, 티타늄실리사이드막(14) 형성을 안정화하기 위하여 티타늄막 증착후 바로 티타늄나이트라이드막(TiN)을 100Å∼300Å의 두께로 화학기상증착법 또는 스퍼터링법으로 추가로 증착할 수 있다.On the other hand, in order to stabilize the formation of the titanium silicide film 14, the titanium nitride film (TiN) may be further deposited by chemical vapor deposition or sputtering to a thickness of 100 kPa to 300 kPa immediately after the deposition of the titanium film.

다음으로, 티타늄실리사이드막(14)이 형성된 스토리지노드콘택홀을 완전히 채울때까지 제1절연막(12)상에 티타늄나이트라이드막(15)을 500Å∼2000Å의 두께로 증착한 후, 제1절연막(12)상의 티타늄나이트라이드막(15)이 제거될때까지 티타늄나이트라이드막(15)을 화학적기계적연마(Chemical Mechanical Polishing; CMP)하거나 에치백하여 티타늄실리사이드막(14)상에만 티타늄나이트라이드막(15)을 잔류시킨다.Next, the titanium nitride film 15 is deposited on the first insulating film 12 to a thickness of 500 kPa to 2000 kPa until the storage node contact hole in which the titanium silicide film 14 is formed is completely filled, and then the first insulating film ( The titanium nitride film 15 is chemically mechanical polished (CMP) or etched back until the titanium nitride film 15 on 12 is removed, and only the titanium nitride film 15 is deposited on the titanium silicide film 14. ) Is left.

상술한 공정에 의해, 스토리지노드콘택홀에는 폴리실리콘플러그(13), 티타늄실리사이드막(14) 및 티타늄나이트라이드막(15)의 순서로 적층된 스토리지노드콘택이 매립되며, 티타늄실리사이드막(14)은 폴리실리콘플러그(13)와 티타늄나이트라이드막(15)의 접촉저항을 낮추기 위한 오믹콘택층(ohmic contact)이며, 티타늄나이트라이드막(15)은 후속 스토리지노드와 폴리실리콘플러그(13)와의 상호확산을 방지하기 위한 확산배리어막(diffusion barrier)이다.By the above-described process, the storage node contacts stacked in the order of the polysilicon plug 13, the titanium silicide layer 14 and the titanium nitride layer 15 are filled in the storage node contact hole, and the titanium silicide layer 14 Is an ohmic contact layer for lowering the contact resistance of the polysilicon plug 13 and the titanium nitride film 15, and the titanium nitride film 15 is formed by mutual connection between the subsequent storage node and the polysilicon plug 13. Diffusion barrier to prevent diffusion.

한편, 오믹콘택층으로는 티타늄실리사이드외에 코발트실리사이드(Co-silicide)를 이용할 수 있는데, 실리사이드를 형성하기 위한 티타늄막이나 코발트막은 화학기상증착법 또는 스퍼터링법으로 증착된다.Meanwhile, cobalt silicide (Co-silicide) may be used in addition to titanium silicide as the ohmic contact layer. A titanium film or a cobalt film for forming silicide is deposited by chemical vapor deposition or sputtering.

그리고, 확산배리어막으로는 티타늄나이트라이드(15)외에 내산화 특성이 우수한 TiSiN, TiAlN, TaSiN 및 TaAlN로 이루어진 그룹중에서 선택되는 하나를 이용하고, 이러한 확산방지막은 화학기상증착법(CVD) 또는 물리기상증착법(PVD)을 통해 증착된다.As the diffusion barrier film, in addition to titanium nitride 15, one selected from the group consisting of TiSiN, TiAlN, TaSiN and TaAlN having excellent oxidation resistance is used, and the diffusion barrier layer is formed by chemical vapor deposition (CVD) or physical vapor phase. Deposition is via vapor deposition (PVD).

다음으로, 티타늄나이트라이드막(15)을 포함한 제1절연막(12)상에 후속 스토리지노드의 높이 및 구조를 결정짓는 저유전율 절연막(16)을 형성한 후, 저유전율 절연막(16)을 선택적으로 식각하여 스토리지노드콘택을 노출시키는 즉, 스토리지노드콘택과 후속 하부전극간의 전기적 통로를 제공하기 위한 오목부(17)를 형성한다.Next, a low dielectric constant insulating film 16 is formed on the first insulating film 12 including the titanium nitride film 15 to determine the height and structure of the subsequent storage node. Then, the low dielectric constant insulating film 16 is selectively formed. Etching is formed to expose the storage node contact, that is, to form a recess 17 for providing an electrical path between the storage node contact and the subsequent lower electrode.

여기서, 오목부(17)를 형성하기 위한 물질인 저유전율 절연막(16)으로는 유리질실리콘산화물(USG, PSG, TEOS, HTO, PETEOS, SOG), 감광막(photoresist) 또는 저유전율폴리머를 이용하고, 저유전율 절연막(16)은 화학기상증착법(CVD), 플라즈마화학기상증착법(PECVD), 스핀온글래스법(Spin On Glass), 스프레이도포법(Spray coating), 플라즈마스프레이도포법(Plasma spray coating)을 이용하여 5000Å∼20000Å의 두께로 증착된다.Here, as the low dielectric constant insulating film 16, which is a material for forming the recess 17, glassy silicon oxide (USG, PSG, TEOS, HTO, PETEOS, SOG), a photoresist or a low dielectric constant polymer is used. The low dielectric constant insulating film 16 is formed by chemical vapor deposition (CVD), plasma chemical vapor deposition (PECVD), spin on glass (Spin On Glass), spray coating, plasma spray coating, or plasma spray coating. Vapor deposition in a thickness of 5000 kPa to 20000 kPa.

상술한 저유전율 절연막(16)을 형성하기 전에 후속 저유전율 절연막(16) 식각시 식각정지막으로 이용가능한 절연성 질화물(도시 생략)을 먼저 형성할 수 있는데, 절연성 질화물로는 SiON, Si3N4을 화학기상증착법 또는 반응이온스퍼터링법으로 100Å∼1000Å의 두께로 형성한다.Before forming the low dielectric constant insulating film 16 described above, an insulating nitride (not shown) which can be used as an etch stop layer during the subsequent etching of the low dielectric constant insulating film 16 may be formed first, and the insulating nitride may be SiON, Si 3 N 4. Is formed to a thickness of 100 kPa to 1000 kPa by chemical vapor deposition or reactive ion sputtering.

그리고, 저유전율 절연막(16)을 형성한 후, 저유전율 절연막(16)의 두께에 따라 하드마스크(hardmask)로 실리콘, 티타늄나이트라이드, 저유전율 절연막과의 식각선택비가 높은 고유전율 산화막을 이용하고, 후속 공정의 진행을 위해 건식반응성이온식각법이나 습식법으로 반드시 제거해야 한다.After the low dielectric constant insulating film 16 is formed, a high dielectric constant oxide film having a high etching selectivity with silicon, titanium nitride, and a low dielectric constant insulating film is used as a hard mask according to the thickness of the low dielectric constant insulating film 16. However, the dry reactive ion etching method or the wet method must be removed for further processing.

도 1b에 도시된 바와 같이, 오목부(17)를 포함한 저유전율 절연막(16) 전면에 금속기판(18)을 증착한다.As shown in FIG. 1B, a metal substrate 18 is deposited on the entire surface of the low dielectric constant insulating film 16 including the recess 17.

이때, 금속기판(18)은 금속유기화학기상증착법(MOCVD) 또는 원자층증착법을 통해 Ti, TiN, Ta 또는 TaN을 단독으로 또는 이들의 복층으로 50Å∼300Å의 두께로 형성한다.At this time, the metal substrate 18 is formed of Ti, TiN, Ta, or TaN alone or in multiple layers thereof by a thickness of 50 kPa to 300 kPa through metal organic chemical vapor deposition (MOCVD) or atomic layer deposition.

다음으로, 저유전율 절연막(16)상의 금속기판(18)을 제거하고 오목부(17)내에만 금속기판(18)을 잔류시키기 위해 금속기판(18)을 에치백 또는 화학적기계적연마(CMP)한다.Next, the metal substrate 18 is etched back or chemical mechanically polished (CMP) to remove the metal substrate 18 on the low dielectric constant insulating film 16 and to leave the metal substrate 18 only in the recess 17. .

다음으로, 오목부내에 잔류하는 금속기판(18)상에 무전해도금법으로 백금막(19)을 형성하는데, 이때 백금막(19)은 50Å∼300Å의 두께로 형성된다.Next, a platinum film 19 is formed on the metal substrate 18 remaining in the recess by electroless plating, wherein the platinum film 19 is formed to a thickness of 50 kPa to 300 kPa.

여기서, 금속기판(18)위에서 백금막(19)이 형성되는 무전해 도금법을 적용하기 위한 백금전해질용액은 산성 또는 염기성 모두 사용이 가능한데, H2Pt(OH)6, H2PtCl6-6H2O 또는 H2PtBr6-H2O를 염으로 사용하여 형성한 용액을 이용한다.Here, the platinum electrolyte solution for applying the electroless plating method in which the platinum film 19 is formed on the metal substrate 18 may be used in both acidic or basic forms. H 2 Pt (OH) 6 , H 2 PtCl 6 -6H 2 A solution formed using O or H 2 PtBr 6 -H 2 O as the salt is used.

이러한, 백금전해질용액의 pH는 1∼5.5 또는 7.5∼13를 유지하고, 온도는 상온∼95℃이고, 백금전해질용액내 백금의 농도는 0.1∼5g/L이다.The pH of the platinum electrolyte solution is maintained at 1 to 5.5 or 7.5 to 13, the temperature is from room temperature to 95 ° C, and the concentration of platinum in the platinum electrolyte solution is 0.1 to 5 g / L.

한편, 백금전해질용액으로 산성을 이용하는 경우에는 안정화제로 설포살리시릭산(sulphosalicylic acie)을 사용하고, 이러한 안정화제의 농도는 0.1∼5g/L이다. 그리고, 산성 백금전해질용액에 첨가물로 1,3,6-나프탈렌(naphthalene), 트리설포닉산(trisulphonic acid), 트리소디윰(trisodium salt), 2,7-나프탈렌디설포닉산디소디윰솔트(naphthalene disulphonic acid disodium salt), 벤젠설포닉산(bezene sulphonic acid) 또는 벤젠디설포닉산(bezene disulphonic acid)을 첨가제로 사용하고, 이러한 첨가물의 농도는 0.1∼5g/L이다.On the other hand, when acidic is used as the platinum electrolyte solution, sulfosalicylic acid is used as a stabilizer, and the concentration of such stabilizer is 0.1 to 5 g / L. In addition, 1,3,6-naphthalene (naphthalene), trisulphonic acid (trisulphonic acid), trisodium salt, 2,7-naphthalene disulfonic acid disodis salt (naphthalene disulphonic) as an additive to the acidic platinum electrolyte solution acid disodium salt), benzenesulphonic acid or bezene disulphonic acid are used as additives, and the concentration of these additives is 0.1 to 5 g / L.

다음에, 무전해 도금법으로 백금막(19)을 형성한 후 밀도를 높이기 위해 질소 또는 아르곤 분위기와 450℃∼700℃의 온도에서 30초∼30분동안 열처리한다.Next, after forming the platinum film 19 by the electroless plating method, it heat-processes for 30 second-30 minutes in nitrogen or argon atmosphere and the temperature of 450 degreeC-700 degreeC, in order to raise density.

다음으로, 백금막(19)을 형성한 후 유전막을 형성하기전에 황산을 포함한 과산화수소 용액에 1분∼3분동안 담그어 표면 처리한다.Next, after the platinum film 19 is formed, the surface is immersed in a hydrogen peroxide solution containing sulfuric acid for 1 to 3 minutes before the dielectric film is formed.

도 1c에 도시된 바와 같이, 백금막(19)을 포함한 전면에 유전막(20)과 플레이트노드(21)를 차례로 증착한다.As illustrated in FIG. 1C, the dielectric film 20 and the plate node 21 are sequentially deposited on the entire surface including the platinum film 19.

이때, 유전막(20)은 금속유기화학기상증착법(MOCVD) 또는 원자층증착법(ALD)을 통해 증착되며, SrTiO3, (Ba,Sr)TiO3, 및 (Pb,Sr)TiO3로 이루어진 그룹중에서 선택된 하나를 이용하며, 80Å∼300Å의 두께로 증착된다. 그리고, 증착후 유전막(20)의 품질개선을 위해 결정화시키는데, N2O 또는N2/O2분위기와 400℃∼800℃의 온도에서 10분∼30분동안 열처리하거나 또는 30초∼10분동안 플라즈마처리한다.In this case, the dielectric film 20 is deposited by metal organic chemical vapor deposition (MOCVD) or atomic layer deposition (ALD), and is selected from the group consisting of SrTiO 3 , (Ba, Sr) TiO 3 , and (Pb, Sr) TiO 3 . Using the selected one, it is deposited to a thickness of 80 kPa to 300 kPa. Then, crystallization is performed to improve the quality of the dielectric film 20 after deposition, and heat treatment for 10 minutes to 30 minutes at a temperature of 400 ° C. to 800 ° C. with an N 2 O or N 2 / O 2 atmosphere or for 30 seconds to 10 minutes. Plasma treatment.

그리고, 플레이트노드(21)는 금속유기화학기상증착법(MOCVD) 또는 원자층증착법(ALD)을 이용하여 루테늄, 백금 및 이리듐으로 이루어진 그룹중에서 선택된 하나를 100Å∼300Å의 두께로 증착한 후, 추가로 루테늄, 백금 및 이리듐으로 이루어진 그룹중에서 선택된 하나를 스퍼터링법에 의해 500Å∼1000Å의 두께로 증착한다.Then, the plate node 21 is deposited by using a metal organic chemical vapor deposition (MOCVD) or atomic layer deposition (ALD) selected from the group consisting of ruthenium, platinum and iridium to a thickness of 100 ~ 300Å, and further One selected from the group consisting of ruthenium, platinum and iridium is deposited to a thickness of 500 kV to 1000 kV by the sputtering method.

그리고, 플레이트노드(21)를 형성한 후, 캐패시터 구조를 안정시키기 위해 N2/O2또는 Ar/O2혼합기체, N2또는 Ar의 단독기체의 분위기와 500℃∼800℃의 온도에서 30초∼60분동안 열처리한다.Then, after forming the plate node 21, in order to stabilize the capacitor structure, 30 N at an atmosphere of N 2 / O 2 or Ar / O 2 mixed gas, a single gas of N 2 or Ar, and a temperature of 500 ° C. to 800 ° C. Heat-treat for seconds to 60 minutes.

상술한 실시예에서는 저유전율 절연막을 제거하지 않고 잔류시켰으나, 금속기판을 오목부내에만 잔류시킨 후 저유전율 절연막을 모두 제거하여 실린더형 구조를 구현하거나, 저유전율 절연막을 소정 두께만큼 제거하여 하프실린더형 구조를 구현하므로써 용량을 증대시킨다.In the above-described embodiment, the low dielectric constant insulating film was left without removing, but the metal substrate was left only in the concave portion, and then the low dielectric constant insulating film was removed to implement a cylindrical structure or the low dielectric constant insulating film was removed by a predetermined thickness. Implement the structure to increase capacity.

이때, 저유전율 절연막을 일부 또는 전부 제거할 때는 금속기판이 무너지지 않도록 습식법으로 제거하고, 일부 제거할 경우 제거되는 두께는 4000Å∼18000Å이다.At this time, when removing part or all of the low dielectric constant insulating film, the metal substrate is removed by a wet method so as not to collapse, and when part of the low dielectric constant insulating film is removed, the thickness is 4000 kPa to 18000 kPa.

이상에서 설명한 바와 같이 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명이 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능함이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.As described above, the present invention is not limited to the above-described embodiments and the accompanying drawings, and the present invention may be variously substituted, modified, and changed without departing from the spirit of the present invention. It will be apparent to those of ordinary skill in Esau.

상술한 본 발명은 SrTiO3, (Ba,Sr)TiO3, 및 (Pb,Sr)TiO3을 유전막으로 ㅈ거용할 때 무전해도금법을 이용하여 백금막으로 된 스토리지노드를 형성하므로써 백금막의 식각이나 전기도금법을 위한 시드층이 필요없어 캐패시터의 특성을 향상시킬 수 있는 효과가 있다.In the present invention described above, when a SrTiO 3 , (Ba, Sr) TiO 3 , and (Pb, Sr) TiO 3 are used as a dielectric film, the platinum film is etched or electrically formed by forming a storage node made of a platinum film using an electroless plating method. There is no need for a seed layer for the plating method, thereby improving the characteristics of the capacitor.

Claims (8)

반도체기판상에 절연물을 형성하는 단계;Forming an insulator on the semiconductor substrate; 상기 절연물을 선택적으로 식각하여 스토리지노드가 형성될 오목부를 형성하는 단계;Selectively etching the insulator to form a recess in which a storage node is to be formed; 상기 오목부를 포함한 전면에 금속기판을 형성하는 단계;Forming a metal substrate on the front surface including the recess; 상기 오목부 내에만 금속기판을 잔류시키는 단계;Leaving a metal substrate only in the recess; 상기 금속기판 상에 무전해도금법으로 백금막을 형성하여 상기 백금막으로 된 스토리지노드를 형성하는 단계;Forming a platinum film on the metal substrate by an electroless plating method to form a storage node made of the platinum film; 상기 백금막의 밀도를 높이기 위한 열처리 단계; 및A heat treatment step of increasing the density of the platinum film; And 상기 백금막 상에 유전막과 플레이트노드를 차례로 형성하는 단계Sequentially forming a dielectric film and a plate node on the platinum film 를 포함하여 이루어짐을 특징으로 하는 캐패시터의 제조 방법.Method for producing a capacitor, characterized in that comprises a. 제1항에 있어서,The method of claim 1, 상기 백금막으로 된 스토리지노드를 형성하는 단계는,Forming the storage node of the platinum film, H2Pt(OH)6, H2PtCl6-6H2O 또는 H2PtBr6-H2O를 염으로 사용하여 형성한 백금전해질용액에서 이루어짐을 특징으로 하는 캐패시터의 제조 방법.A method for producing a capacitor, characterized in that the platinum electrolyte solution formed using H 2 Pt (OH) 6 , H 2 PtCl 6 -6H 2 O or H 2 PtBr 6 -H 2 O as a salt. 제2항에 있어서,The method of claim 2, 상기 백금전해질용액의 pH는 1∼5.5 또는 7.5∼13를 유지하고, 온도는 상온∼95℃이고, 상기 백금전해질용액내 백금의 농도는 0.1∼5g/L인 것을 특징으로 하는 캐패시터의 제조 방법.The pH of the platinum electrolyte solution is maintained at 1 to 5.5 or 7.5 to 13, the temperature is from room temperature to 95 ℃, the concentration of the platinum in the platinum electrolyte solution is 0.1 to 5g / L method of producing a capacitor. 제2항에 있어서,The method of claim 2, 상기 백금전해질용액으로 산성을 이용하는 경우에는 안정화제로 설포살리시릭산을 이용하고, 상기 안정화제의 농도는 0.1∼5g/L인 것을 특징으로 하는 캐패시터의 제조 방법.When acid is used as the platinum electrolyte solution, sulfosalicylic acid is used as a stabilizer, and the concentration of the stabilizer is 0.1 to 5 g / L. 제4항에 있어서,The method of claim 4, wherein 상기 백금전해질용액에 1,3,6-나프탈렌, 트리설포닉산, 트리소디윰솔트, 2,7-나프탈렌디설포닉산디소디윰솔트, 벤젠설포닉산 또는 벤젠디설포닉산을 첨가제를 첨가하되, 상기 첨가제의 농도는 0.1∼5g/L인 것을 특징으로 하는 캐패시터의 제조 방법.1,3,6-naphthalene, trisulfonic acid, trisodidec salt, 2,7-naphthalene disulfonic acid diso disulfide salt, benzene sulfonic acid or benzene disulfonic acid are added to the platinum electrolyte solution. The concentration of is 0.1 to 5g / L method for producing a capacitor. 제1항에 있어서,The method of claim 1, 상기 백금막은 50Å∼300Å의 두께로 형성되는 것을 특징으로 하는 캐패시터의 제조 방법.The platinum film is formed in a thickness of 50 kPa to 300 kPa. 제1항에 있어서,The method of claim 1, 상기 백금막으로 된 스토리지노드를 형성하는 단계에서,In the step of forming a storage node of the platinum film, 상기 열처리가 질소 또는 아르곤 분위기와 450℃∼700℃의 온도에서 30초∼30분동안 진행되고,The heat treatment is carried out for 30 seconds to 30 minutes in a nitrogen or argon atmosphere and a temperature of 450 ℃ to 700 ℃, 상기 열처리한 후 상기 백금막을 황산을 포함한 과산화수소 용액에 1분∼3분동안 담그어 표면 처리하는 단계After the heat treatment, the platinum film is immersed in a hydrogen peroxide solution containing sulfuric acid for 1 to 3 minutes for surface treatment. 를 더 포함하여 이루어짐을 특징으로 하는 캐패시터의 제조 방법.Method of manufacturing a capacitor, characterized in that further comprises. 제1항에 있어서,The method of claim 1, 상기 금속기판은 Ti, TiN, Ta 또는 TaN의 단일막 또는 이들의 복층막이되, 50Å∼300Å의 두께로 형성되는 것을 특징으로 하는 캐패시터의 제조 방법.The metal substrate is a single film of Ti, TiN, Ta or TaN or a multilayer film thereof, the method of manufacturing a capacitor, characterized in that formed in a thickness of 50 ~ 300Å.
KR10-2001-0087675A 2001-12-29 2001-12-29 Method for fabricating capacitor KR100438673B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2001-0087675A KR100438673B1 (en) 2001-12-29 2001-12-29 Method for fabricating capacitor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2001-0087675A KR100438673B1 (en) 2001-12-29 2001-12-29 Method for fabricating capacitor

Publications (2)

Publication Number Publication Date
KR20030057602A KR20030057602A (en) 2003-07-07
KR100438673B1 true KR100438673B1 (en) 2004-07-03

Family

ID=32215376

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0087675A KR100438673B1 (en) 2001-12-29 2001-12-29 Method for fabricating capacitor

Country Status (1)

Country Link
KR (1) KR100438673B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100847309B1 (en) * 2007-02-27 2008-07-21 삼성전자주식회사 Method for manufacturing non-volatile memory device

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR960005765A (en) * 1994-07-14 1996-02-23 모리시다 요이치 Electroless plating bath and wiring forming method of semiconductor device used for wiring formation of semiconductor device
KR19980065687A (en) * 1997-01-14 1998-10-15 김광호 Manufacturing method of capacitor
KR20000060481A (en) * 1999-03-16 2000-10-16 김영환 Capacitor in a semiconductor device using a film having a high dielectric constant and fabrication method thereof
JP2001020077A (en) * 1999-07-07 2001-01-23 Sony Corp Electroless plating method and electroless plating liquid

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR960005765A (en) * 1994-07-14 1996-02-23 모리시다 요이치 Electroless plating bath and wiring forming method of semiconductor device used for wiring formation of semiconductor device
KR19980065687A (en) * 1997-01-14 1998-10-15 김광호 Manufacturing method of capacitor
KR20000060481A (en) * 1999-03-16 2000-10-16 김영환 Capacitor in a semiconductor device using a film having a high dielectric constant and fabrication method thereof
JP2001020077A (en) * 1999-07-07 2001-01-23 Sony Corp Electroless plating method and electroless plating liquid

Also Published As

Publication number Publication date
KR20030057602A (en) 2003-07-07

Similar Documents

Publication Publication Date Title
US5573979A (en) Sloped storage node for a 3-D dram cell structure
US6294425B1 (en) Methods of forming integrated circuit capacitors by electroplating electrodes from seed layers
KR100756587B1 (en) Method of forming a semiconductor device
KR100493040B1 (en) Capacitor of a semiconductor device and manufacturing method whereof
KR100190111B1 (en) Fabricating method for capacitor in semiconductor device
KR100390952B1 (en) Method of manufacturing a capacitor
KR100235949B1 (en) Manufacturing method of capacitor of semiconductor device
KR20010113324A (en) Method of manufacturing a capacitor in a semiconductor device
KR100428658B1 (en) Method for fabricating capacitor using electro chemical deposition and wet etching
KR100342821B1 (en) Method of manufacturing a capacitor in a semiconductor device
KR100438673B1 (en) Method for fabricating capacitor
KR20030025672A (en) Method for fabricating capacitor in semiconductor device
KR100281906B1 (en) Method for fabricating capacitor of semiconductor device and capacitor fabricated thereby
US20030040162A1 (en) Method for fabricating a capacitor
KR20010039520A (en) Method for manufacturing capacitor of semiconductor memory device using electroplating method
KR19980065687A (en) Manufacturing method of capacitor
KR100448243B1 (en) Method for fabricating capacitor
KR100474589B1 (en) Capacitor Manufacturing Method
US6818497B2 (en) Method for fabricating capacitor using electrochemical deposition
KR19990080821A (en) Capacitor of semiconductor device and method of forming the same
KR20020000048A (en) Method of manufacturing a capacitor in a semiconductor device
KR100418587B1 (en) Method of forming semiconductor memory device having electroplating electrode
KR100418585B1 (en) Method for fabrication of ferroelectric random access memory
KR100501595B1 (en) Method of manufacturing a capacitor in a semiconductor device
KR20030060602A (en) Method for fabricating capacitor

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110526

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee