KR100438551B1

KR100438551B1 - 기지국 수신기의 수신신호 세기 검출 장치 및 방법

Info

Publication number: KR100438551B1
Application number: KR10-2001-0071600A
Authority: KR
Inventors: 홍정기
Original assignee: 엘지전자 주식회사
Priority date: 2001-11-17
Filing date: 2001-11-17
Publication date: 2004-07-03
Also published as: KR20030040927A

Abstract

본 발명은 기지국 수신기의 수신신호 세기 검출 장치 및 방법에 관한 것으로 특히, 비선형 구간의 특성을 선형 특성으로 변환하여 수신신호의 세기 검출 영역을 확장할 수 있도록 함에 목적이 있다. 이러한 목적의 본 발명은 안테나에서 수신되어 잡음이 제거된 신호로부터 고주파 신호(RF)를 추출하는 RF신호 처리부(501)와, 국부신호 발생기(508)의 발진 주파수를 기준으로 상기 RF신호 처리부(501)에서의 고주파 신호(RF)를 주파수 하향 처리하여 중간주파수 신호(IF)로 변환하는 혼합기(502)와, 이 혼합기(502)의 출력신호(IF)를 분배하는 분배기(503)와, 이 분배기(503)에서의 제1 분배신호를 중간주파 처리하는 IF신호 처리부(504)와, 이 IF신호 처리부(504)의 출력 신호를 주파수 하향 처리하여 기저대역 신호로 변환하는 기저대역 처리부(505)와, 상기 분배기(503)에서의 제2 분배신호의 세기를 검출하는 RSSI(Receive Signal Strength Indicator) 처리부(506)와, 이 RSSI 처리부(506)에서 검출된 신호 세기로부터 수신신호 세기를 판단하여 비선형 구간의 값으로 판단되면 선형 구간의 값으로 변환하여 상기 IF신호 처리부(504)에 구비된 다수의 전압제어 증폭기의 이득 조절을 위해 출력하는 디지털신호 처리부(507)를 구비하여 수신신호의 세기 검출 영역을 확장함과 아울러 AGC 동적 영역을 확장하도록 구성함을 특징으로 한다.

Description

기지국 수신기의 수신신호 세기 검출 장치 및 방법{APPARATUS AND METHOD FOR DETECTING A RECEIVE SIGNAL STRENGTH OF BASE STATION RECEIVER}

본 발명은 기지국 수신기에 관한 것으로 특히, CDMA 기지국 수신기에 있어서 수신신호 세기 검출 장치 및 방법에 관한 것이다.

종래의 기지국 수신기의 수신신호 세기 검출 장치는 도1의 구성도에 도시된 바와 같이, 안테나에서 수신되어 잡음이 제거된 신호로부터 고주파 신호(RF)를 추출하는 RF신호 처리부(101)와, 국부신호 발생기(110)의 발진 주파수를 기준으로 상기 RF신호 처리부(101)에서의 고주파 신호(RF)를 주파수 하향 처리하여 중간주파수 신호(IF)로 변환하는 혼합기(Mixer)(102)와, 이 혼합기(102)의 출력신호(IF)를 분배하는 분배기(103)와, 이 분배기(103)에서의 제1 분배신호를 증폭하는 IF신호 처리부(104)와, 이 IF신호 처리부(104)의 출력 신호를 분배하는 분배기(105)와, 이 분배기(105)에서의 제1 분배신호의 세기를 검출하여 고주파 신호(RF)의 세기를 판단하고 그 판단 결과에 따라 상기 IF신호 처리부(104)에 AGC 제어전압을 출력하는 AGC 전압 검출부(106)와, 상기 분배기(105)에서의 제2 분배신호를 주파수 하향 처리하여 기저대역 신호로 변환하는 기저대역 처리부(107)와, 상기 분배기(103)에서의 제2 분배신호의 세기를 검출하는 RSSI(Receive Signal Strength Indicator) 처리부(108)와, 이 RSSI 처리부(108)에서 검출된 신호 세기로부터 수신신호 세기를 판단하여 상기 AGC 전압 검출부(106)의 AGC 동적 범위(Dynamic Range)를 제어한 후 상기 기저대역 처리부(107)에서의 기저대역 신호를 디지털신호 처리하는 디지털신호 처리부(109)로 구성된다.

상기 IF신호 처리부(104)는 다수의 전압제어 증폭기(VCA ; Voltage Controlled Amplifier)가 직렬 연결되어 구성된다.

상기 RSSI 처리부(108)는 도2의 블록도에 도시된 바와 같이, 분배기(103)에서의 제2 분배 신호를 입력으로 세기를 검출하여 그 세기에 따른 전압을 출력하는 대수 증폭기(121)와, 이 대수 증폭기(121)에서의 출력 전압을 소정 이득으로 증폭하는 연산 증폭기(122)로 구성된다.

상기 디지털신호 처리부(109)는 RSSI 처리부(108)의 출력 신호를 디지털 신호로 변환하는 A/D 변환기(111)와, 이 A/D 변환기(111)의 출력신호를 입력으로 수신신호의 세기를 판단하여 상기 AGC 전압 검출부(106)의 AGC 동적 범위를 제어하는 프로세서(112)로 구성된다.

이와같은 종래 기술의 동작 과정을 설명하면 다음과 같다.

필터와 저잡음 증폭기로 이루어진 프론트엔드(Front End)부가 안테나로 수신된 신호를 필터링 및 증폭한 후 신호 RF신호 처리부(101)로 입력시키게 된다.

상기 RF신호 처리부(101)는 프론트엔드부에서의 입력신호로부터 고주파 신호(RF)를 추출하여 혼합기(102)로 입력시게 된다.

상기 혼합기(102)는 국부신호발생기(110)에서의 발진 주파수를 기준으로 RF신호 처리부(101)에서의 고주파 신호(RF)를 주파수 하향 조절하여 중간주파수 신호(IF)로 변환하게 된다.

분배기(103)는 혼합기(102)에서의 출력 신호(IF)를 분배하여 IF신호처리부(104) 및 RSSI 처리부(108)에 입력시키게 된다.

이때, RSSI 처리부(108)는 분배기(103)에서의 제2 분배 신호의 세기를 검출하여 디지털신호 처리부(109)에 입력시키게 된다.

즉, RSSI 처리부(108)는 도2에 도시된 바와 같이, 대수 증폭기(121)가 분배기(103)에서의 제2 분배 신호의 세기를 검출하여 그 세기에 따른 전압을 출력하고 연산 증폭기(122)가 상기 대수 증폭기(121)에서의 출력 전압을 소정 이득으로 증폭하여 디지털신호 처리부(109)에 입력시키게 된다.

이에 따라, 디지털신호 처리부(109)는 A/D 변환기(111)가 RSSI 처리부(108)의 출력 신호를 디지털 신호로 변환하면 프로세서(112)가 상기 A/D 변환기(111)에서의 출력 신호를 입력으로 수신신호의 세기를 판단하여 AGC 전압 검출부(106)의 동적 범위를 제어하게 된다.

그리고, 상기 IF신호 처리부(104)는 분배기(103)에서의 제1 분배신호를 다수의 전압제어 증폭기(VCA)를 순차 통해 증폭하여 분배기(105)에 입력시키게 된다.

상기 분배기(105)는 IF신호 처리부(104)에서의 입력신호를 분배하여 AGC 전압 검출부(106) 및 기저대역 처리부(107)로 입력시키게 된다.

이에 따라, AGC 전압 검출부(106)는 분배기(105)에서의 제1 분배 신호의 세기를 검출하여 고주파 신호(RF)의 세기를 판별한 후 AGC 제어전압을 출력하여 IF신호 처리부(104)에 구비된 다수의 전압제어 증폭기(VCA)의 이득을 조절하게 된다.

즉, AGC 전압 검출부(106)는 고주파 신호(RF)의 세기가 크다고 판단되면 전압제어 증폭기(VCA)의 이득을 낮추고 반대로, 고주파 신호(RF)의 세기가 작다고 판단되면 전압제어 증폭기(VCA)의 이득을 높이기 위한 제어전압을 출력하여 IF신호의 세기를 항상 일정하게 유지시키게 된다.

이때, 기저대역 처리부(107)는 IF신호 처리부(104)에서 AGC 제어된 후 분배기(105)에서 분배된 제2 분배신호에 대해 주파수 하향 처리하여 기저대역 신호로 변환하고 그 기저대역 신호를 디지털신호 처리부(109)에 입력시키게 된다.

이에 따라, 디지털신호 처리부(109)는 기저대역 처리부(107)에서의 출력신호를 필터링, 에러 정정 등의 신호 처리를 수행하게 된다.

그런데, RSSI 처리부(108)에 구비되는 대수 증폭기(121)는 도3과 같은 특성 곡선을 갖는다. 도3에서 가로축은 입력신호의 세기이며 세로축은 이 입력신호에 따른 출력 전압이다.

도3의 특성 곡선을 살펴보면 BdBm~CdBm의 입력 신호에 대해서는 선형적인 특성을 갖지만 BdBm 이하의 입력 신호에 대해서는 비선형적 특성을 갖는다는 것을 알 수 있다.

따라서, RSSI 처리부(108)가 기지국 수신기로 입력되는 신호의 세기를 BdBm까지는 정확히 검출할 수 있지만 비선형 구간에서는 정확한 검출이 어렵다.

또한, AGC 전압 검출부(106)가 RSSI 처리부(108)와 동일하게 구성되므로 세기가 BdBm까지의 수신신호에 대해서는 AGC 제어전압을 정상적으로 검출하여 전압제어 증폭기(VCA)의 이득을 적절하게 조절할 수 있으나, 도4의 수신신호 세기 검출시의 오류를 나타내는 특성 곡선에 도시된 바와 같이 BdBm 이하의 신호를 실제로 입력되는 신호 세기보다 높은 세기로 판단하는 오류가 발생하게 된다.

즉, ndBm의 수신신호가 입력되면 비선형 특성으로 인하여 V(n) 레벨의 전압이 검출되지만 실제로는 Vlin(n) 레벨의 전압이 검출되어야 한다.

따라서, IF신호 처리부(104)에 구비되는 전압제어 증폭기(VCA)가 정상적인 이득보다 작은 이득으로 증폭하게 되어 BdBm 이하의 입력신호가 수신기로 입력될 경우에는 자동 이득 조절(AGC)이 제대로 이루어지지 않아서 IF신호의 세기가 낮아지게 된다.

즉, 종래에는 대수 증폭기(121)의 비선형적 특성구간으로 인하여 수신신호 세기 검출 가능영역이 좁아지게 되며 이러한 결과에 의해 자동 이득 조절(AGC)이 정상적으로 동작할 수 있는 동적 범위(Dynamic Range)가 BdBm까지로 제한되게 된다.

따라서, 종래의 기지국 수신기는 작은 신호가 입력될 경우 수신신호의 세기를 판단할 때 오류를 범하여 자동 이득 조절(AGC)이 정상적으로 동작하지 못하여 수신감도를 저하시키는 문제점이 있다.

따라서, 본 발명은 종래의 문제점을 개선하기 위하여 비선형 구간의 특성을 선형 특성으로 변환하여 수신신호의 세기 검출 영역을 확장할 수 있도록 창안한 기지국 수신기의 수신신호 세기 검출 장치 및 방법을 제공함에 목적이 있다.

도1은 종래 기지국 수신기의 수신신호 세기 검출 장치의 구성도.

도2는 RSSI 처리부의 블럭도.

도3은 Log 증폭기의 특성 곡선.

도4는 Log 증폭기의 수신신호 세기 검출 오류를 보인 특성 곡선.

도5는 본 발명의 실시예를 위한 수신신호 세기 검출 장치의 구성도.

도6은 본 발명의 실시예에서 수신신호 세기 검출 및 AGC 동적 범위 확장을 위한 동작 순서도.

** 도면의 주요부분에 대한 부호 설명 **

501 : RF신호 처리부 502 : 혼합기

503 : 분배기 504 : IF신호 처리부

505 : 기저대역 처리부 506 : RSSI 처리부

507 : 디지털신호 처리부 508 : 국부신호 발생기

본 발명은 상기의 목적을 달성하기 위하여 수신된 고주파 신호(RF)를 주파수 하향 처리하여 중간주파수 신호(IF)로 변환하는 혼합기(Mixer)와, 다단의 전압제어 증폭기(VCA)를 이용하여 상기 중간주파수 신호(IF)를 증폭하여 기저대역 처리부로 출력하는 IF신호 처리부와, 대수 증폭기(Log Amplifier)와 연산 증폭기(Operation Amplifier)를 구비하여 상기 중간주파수 신호(IF)의 세기를 검출하는 RSSI(Receive Signal Strength Indicator) 처리부와, 이 RSSI 처리부에서 출력된 신호를 입력받아 비선형 구간의 값으로 판단되면 선형 구간의 값으로 변환하여 상기 다단의 전압제어 증폭기의 이득을 제어하는 디지털신호 처리부를 구비하여 수신신호의 세기 검출 영역을 확장함과 아울러 AGC 동적 영역을 확장하도록 구성함을 특징으로 한다.

상기 디지털신호 처리부는 RSSI 처리부로부터의 수신신호 세기(RSSI) 검출신호를 16진수(Hexadecimal) 값으로 변환하는 A/D 변환기와, 상기 16진수값을 입력으로 비선형적 구간을 선형적 구간 특성으로 변환하는 프로세서(processor)와, 상기에서 선형적 구간 특성으로 변환된 데이터를 아날로그 변환하여 IF신호 처리부에 구비되는 다수의 전압제어 증폭기(VCA)의 이득을 조절하는 D/A 변환기를 구비하여 구성함을 특징으로 한다.

상기 프로세서는 비선형적 구간의 비선형 디지털 값과 선형 디지털 값이 1:1로 매핑되어 있는 룩업테이블(Look-Up Table)을 구비하여 구성함을 특징으로 한다.

즉, 본 발명은 대수 증폭기의 비선형 구간을 이상적인 특성 곡선의 선형 구간으로 변환하도록 하는 것이다.

또한, 본 발명은 상기의 목적을 달성하기 위하여 수신신호의 세기를 검출하는 단계와, 상기에서 검출된 수신신호의 세기가 소정 세기 이하인지 판단하는 단계와, 상기에서 수신신호의 세기가 소정 세기 이하로서 비선형 값으로 판단되면 룩업 테이블을 이용하여 선형값으로 변환하는 단계와, 상기에서 변환된 선형값으로 전압제어 증폭기(VCA)의 이득을 조절하는 단계를 수행함을 특징으로 한다.

이하, 본 발명을 도면에 의거 상세히 설명하면 다음과 같다.

도5는 본 발명의 실시예를 위한 수신신호 세기 검출 장치의 구성도로서 이에 도시한 바와 같이, 안테나에서 수신되어 잡음이 제거된 신호로부터 고주파 신호(RF)를 추출하는 RF신호 처리부(501)와, 국부신호 발생기(508)의 발진 주파수를 기준으로 상기 RF신호 처리부(501)에서의 고주파 신호(RF)를 주파수 하향 처리하여 중간주파수 신호(IF)로 변환하는 혼합기(502)와, 이 혼합기(502)의 출력신호(IF)를 분배하는 분배기(503)와, 이 분배기(503)에서의 제1 분배신호를 중간주파 처리하는 IF신호 처리부(504)와, 이 IF신호 처리부(504)의 출력 신호를 주파수 하향 처리하여 기저대역 신호로 변환하는 기저대역 처리부(505)와, 상기 분배기(503)에서의 제2 분배신호의 세기를 검출하는 RSSI(Receive Signal Strength Indicator) 처리부(506)와, 이 RSSI 처리부(506)에서 검출된 신호 세기로부터 수신신호 세기를 판단한 후 그 수신신호가 비선형 구간에 있다고 판단되면 그 비선형 값에 해당하는 선형값으로 변환하여 상기 IF신호 처리부(504)의 중간주파 처리 이득을 조절하고 상기 기저대역 처리부(505)에서의 기저대역 신호를 처리하는 디지털신호 처리부(507)와, 발진주파수를 상기 혼합기(502)로 공급하는 국부신호 발생기(508)로 구성한다.

상기 IF신호 처리부(504)는 직렬 연결된 다수개의 전압제어 증폭기(VCA)로 구성한다.

상기 디지털신호 처리부(507)는 RSSI처리부(506)에서의 출력신호를 디지털 신호로 변환하는 A/D 변환기(511)와, 이 A/D 변환기(511)에서 입력값을 점검하여 비선형 구간값으로 판단되면 그 비선형 구간값을 선형 구간값으로 매칭시키는 프로세서(512)와, 이 프로세서(512)에서의 선형 출력값을 아날로그 변환하여 IF신호 처리부(504)에 구비된 전압제어 증폭기(VCA)의 이득을 조절하는 D/A 변환기(513)를 구비하여 구성한다.

이와같이 구성한 본 발명의 실시예에 대한 동작 및 작용 효과를 도6의 동작 순서도를 참조하여 설명하면 다음과 같다.

우선, 본 발명은 Log 증폭기의 비선형 구간을 이상적인 선형구간으로 판단되도록 하기 위한 것이므로 특성 곡선의 선형적 구간을 연장(extrapolation ; 외삽법)하여 비선형 구간(BdBm 이하 구간)의 각 입력 세기에 맞는 전압을 추출하게 된다.

상기에서 추출된 전압은 프로세서(512)의 룩업 테이블(520)에 저장한다.

도5에서 필터와 저잡음 증폭기로 이루어진 프론트엔드(Front End)부가 안테나로 수신된 신호를 필터링 및 증폭한 후 신호 RF신호 처리부(501)로 입력시키게 된다.

상기 RF신호 처리부(501)는 프론트엔드부에서의 입력신호로부터 고주파 신호(RF)를 추출하여 혼합기(502)로 입력시키게 된다.

상기 혼합기(502)는 국부신호발생기(508)에서의 발진 주파수를 기준으로 RF신호 처리부(501)에서의 고주파 신호(RF)를 주파수 하향 조절하여 중간주파수 신호(IF)로 변환하게 된다.

분배기(503)는 상기 혼합기(502)에서의 출력 신호(IF)를 분배하여 IF신호 처리부(504) 및 RSSI 처리부(506)에 입력시키게 된다.

상기 IF신호 처리부(504)는 다수의 전압제어 증폭기(VCA)를 순차 통해 증폭하여 기저대역 처리부(505)에 입력시키게 된다.

이때, RSSI 처리부(506)는 대수 증폭기가 분배기(503)에서의 제2 분배 신호의 세기를 검출하고 연산 증폭기가 상기에서 검출된 세기에 해당하는 전압을 디지털신호 처리부(507)에 구비된 A/D 변환기(511)가 받아 들일 수 있는 전압이 되도록 소정 이득으로 증폭하여 그 증폭된 전압을 디지털신호 처리부(507)에 입력시키게 된다.

상기 디지털신호 처리부(507)는 A/D 변환기(511)가 입력 전압을 디지털 변환하면 프로세서(512)가 상기에서의 디지털 변환값을 BdBm의 수신신호가 입력되었을 때의 16진수 데이터와 비교하게 된다.

이에 따라, 디지털 변환값이 16진수 데이터 보다 크거나 같으면 프로세서(512)는 디지털 변환값을 그대로 D/A 변환기(513)로 출력하고 상기 D/A 변환기(513)에서의 아날로그 변환된 값을 IF신호 처리부(504)로 입력시키게 된다.

반대로, A/D 변환기(511)에서의 디지털 변환값이 BdBm의 수신신호가 입력되었을 때의 16진수 데이터보다 작다면 프로세서(512)는 비선형 구간의 수신신호가 입력되었음을 판단하여 메모리 내의 룩업 테이블(520)에 저장되어 있는 각 비선형 값에 해당하는 선형값으로 전환하여 D/A 변환기(513)로 출력하고 상기 D/A 변환기(513)에서의 아날로그 변환된 값을 IF신호 처리부(504)로 입력시키게 된다.

즉, 도4의 특성 곡선에서 ndBm의 수신신호가 입력된 경우 RSSI 처리부(506)에서 검출된 수신신호 세기에 따른 전압은 V(n)으로 출력되며 이 전압(V(n))는 A/D 변환기(511)에서 디지털 값(DV(n))으로 변환된다.

이때, 수신신호가 n dBm의 레벨로 입력된 경우로서 디지털 값(DV(n))이 비교 대상인 BdBm 레벨의 수신신호로부터 변환된 디지털 값(DV(B)) 보다 작으므로 프로세서(512)는 수신신호의 세기를 정확하게 인식할 수 있도록 룩업 테이블을 이용하여 DV(n)에 1:1 대응되는 DVlin(n)으로 전환하여 D/A 변환기(513)으로 출력하고 상기 D/A 변환기(513)는 다시 아날로그 변환된 Vlin(n)을 IF신호 처리부(504)에 입력시키게 된다.

이에 따라, IF신호 처리부(504)는 다수의 전압제어 증폭기(VCA)가 디지털신호 처리부(507)에서의 아날로그 변환값에 해당하는 이득으로 분배기(503)에서의 제1 분배신호를 증폭하여 기저대역 처리부(505)로 입력시키게 되고 상기 기저대역 처리부(505)는 상기 IF신호 처리부(504)에서의 출력신호를 주파수 하향 처리하여 기저대역 신호를 디지털신호 처리부(507)로 입력시키게 된다.

따라서, 디지털신호 처리부(507)는 기저대역 신호를 필터링, 오류정정 등의 디지털신호 처리를 수행하게 된다.

상기에서 상세히 설명한 바와 같이 본 발명은 일정 세기 이하의 수신신호가 입력되는 경우 비선형 구간의 값을 선형적 구간의 값으로 1:1 매핑하여 수신신호 검출 가능영역을 확장함으로써 BdBm 보다 작은 신호 세기를 갖는 수신 신호에 대해서도 정확한 수신신호 세기(RSSI) 검출 전압을 추출할 수 있을 뿐만 아니라 이득 조절(AGC)을 위한 동적 범위를 확장하는 효과를 얻을 수 있다.

따라서, 본 발명은 CDMA 기지국 수신기의 수신신호 세기 검출 가능영역을 확장시켜 줌으로써 기지국 수신기로 입력되는 낮은 레벨의 수신신호의 세기도 감지할 수 있으며 이를 이용하여 낮은 레벨의 입력 수신 신호에 대해서 레벨이 떨어지는 현상을 방지하여 기지국 수신 감도를 향상시키는 효과를 얻을 수 있다.

Claims

안테나로 수신된 고주파 신호(RF)를 주파수 하향 처리하여 중간주파수 신호(IF)로 변환하는 혼합기(Mixer)와, 상기 중간주파수 신호(IF)를 증폭하여 기저대역 처리부로 출력하도록 직렬연결된 다수의 전압제어 증폭기(VCA)를 구비하는 IF신호 처리부와, 상기 중간주파수 신호(IF)의 세기를 검출하도록 대수증폭기(Log Amplifier)와 연산증폭기(Operation Amplifier)를 구비하는 RSSI(Receive Signal Strength Indicator) 처리부와, 상기 RSSI 처리부의 출력 신호의 비선형 구간을 선형 구간으로 변환하는 디지털 디지털신호 처리부로 구성하는 것을 특징으로 하는 기지국 수신기의 수신신호 세기 검출 장치.
제1항에 있어서, 디지털신호 처리부는 RSSI 처리부의 출력신호가 비선형 구간에 포함된 경우 선형 구간의 값으로 변환하도록 구성하는 것을 특징으로 하는 기지국 수신기의 수신신호 세기 검출 장치.
제1항 또는 제2항에 있어서, 디지털신호 처리부는 수신신호 세기(RSSI) 검출신호를 디지털 값으로 변환하는 A/D 변환기와, 비선형적 구간의 디지털 값을 선형 디지털 값으로 1:1 매핑하기 위한 룩업테이블(Look-Up Table)을 구비하여 상기 디지털 변환값을 입력으로 비선형적 구간을 선형적 구간 특성으로 데이터 변환하는 프로세서(processor)와, 상기 선형적 구간 특성으로 변환된 데이터를 아날로그 변환하여 IF신호 처리부에 구비된 다수의 전압제어 증폭기(VCA)의 이득을 조절하는 D/A 변환기를 구비하여 구성함을 특징으로 하는 기지국 수신기의 수신신호 세기 검출 장치.
제3항에 있어서, 프로세서는 A/D 변환기에서의 디지털 값이 소정 레벨의 수신신호의 디지털 값 보다 작은 경우 그 디지털 값을 선형 디지털 값으로 변환하도록 구성함을 특징으로 하는 기지국 수신기의 수신신호 세기 검출 장치.
삭제
대수증폭기와 연산증폭기를 포함하는 RSSI 처리부를 이용하여 수신신호의 세기를 검출하는 제1 단계와, 상기에서 검출된 수신신호의 세기를 점검하여 비선형 구간의 신호가 수신되었는지 판단하는 제2 단계와, 상기에서 비선형 구간의 신호가 수신되었음을 판단하면 룩업 테이블을 이용하여 비선형 구간의 값을 선형 구간의 값으로 변환하는 제3 단계와, 상기에서 변환된 선형값으로 전압제어 증폭기(VCA)의 이득을 조절하는 제4 단계를 수행함을 특징으로 하는 기지국 수신기의 수신신호 세기 검출 방법.
제6항에 있어서, 룩업 테이블은 비선형 구간의 값과 그에 대응하는 선형 값이 1:1 매핑되도록 구성함을 특징으로 하는 기지국 수신기의 수신신호 세기 검출 방법.