KR19990031423A - 디지탈 통신시스템의 전력증폭기 선형화장치 및 방법 - Google Patents

Abstract

디지탈 통신시스템의 전력증폭기 선형화장치가, 입력 데이타를 기저대역의 신호로 여파하며 파형정형하는 파형정형필터와, 입력 데이타에 대응되는 어드레스를 발생하는 어드레스발생기와, 전치왜곡 룩업테이블을 구비하고 있으며 어드레스 발생기에서 출력되는 어드레스 위치의 전치왜곡 데이타를 출력하는 메모리와, 파형정형필터의 출력과 메모리의 출력을 곱하여 전치왜곡된 데이타를 발생하는 곱셈기와, 전력증폭기를 구비하고 전치왜곡된 데이타를 입력하며 전력증폭기의 비선형성에 의해 발생되는 왜곡 현상이 보상된 출력신호를 출력하는 송신부와, 출력신호를 궤환시켜 복조한 후 기저대역의 송신신호 크기로 레벨을 조정하여 비교데이타를 발생하는 비교데이타발생기와, 파형정형필터의 출력을 궤환데이타와 동기시키기 위해 지연하고 지연된 데이타를 궤환되는 신호의 크기로 레벨을 조정하여 기준데이타를 발생하는 기준데이타발생기와, 기준데이타와 비교데이타의 차를 구하여 에러데이타를 구한 후 에러데이타를 메모리의 출력에 가산하여 해당 어드레스 위치의 전치왜곡 룩업테이블에 갱신저장하는 보정데이타발생기로 구성된다.

Description

디지탈 통신시스템의 전력증폭기 선형화장치 및 방법

본 발명은 디지탈 통신시스템의 전력증폭기 선형화장치 및 방법에 관한 것으로, 특히 비선형 특성에 의해 발생되는 송신장치의 출력 스펙트럼의 왜곡 현상을 전치 왜곡 방식을 이용하여 보상할 수 있는 장치 및 방법에 관한 것이다.

이동 통신과 같은 무선 통신 시스템에서 아날로그 신호나 디지탈 데이타를 전송하기 위해 사용하는 고전력 증폭기는 높은 전력 효율과 함께 스펙트럼 효율을 높일 수 있는 방식을 요구한다. 이는 제한된 주파수 대역 내에서 적은 전력 소모로 시스템을 구성하기 위함이다.

상기와 같은 이동 통신시스템의 일반적인 요구 사항을 만족하기 위하여 기저대역 데이타의 변조 방식으로는 QPSK(Quadrature Phase Shift Keying), QAM(Quadrature Amplitude Modulation) 등과 같은 스펙트럼 효율이 높은 방식을 사용한다. 또한 상기 전력 효율을 높이기 위하여 등급 C(class C)와 같은 고효율 전력 증폭기를 사용하는데, 이런 고효율의 전력증폭기는 일반적으로 비선형 특성이 매우 강하다. 특히 QPSK나 QAM과 같은 컨스턴트 엔벨로프(constant envelope) 특성을 가지지 않는 변조신호가 상기와 같은 비선형 특성을 갖는 전력증폭기를 통과하게 되면, 출력 스펙트럼에서 사이드로브(side-lobe) 재생과 같은 왜곡 현상을 일으킨다.

이와같은 전력증폭기의 비선형 특성에 의한 출력 스펙트럼의 왜곡을 방지하기 위한 다양한 방법들이 고안되었는데, 이런 방법들의 대표적인 방법이 전력증폭기의 비선형 특성을 적응적으로 추적한 후, 기저대역의 데이타를 전력증폭기의 비선형 특성에 의해 왜곡되는 것과 반대되는 방식으로 미리 사전 왜곡시켜 전송하므로써, 전력증폭기의 비선형 특성에 의해 출력신호가 왜곡되는 것을 보상하는 방법(adatation predistortion method).

도 1은 전치왜곡 방식을 사용한 종래의 선형화장치 구성을 도시하고 있다. 상기 도 1을 참조하면, 도시하지 않은 엔코더에서 부호화된 K비트의 데이타는 쉬프트 레지스터10과 변조선택 롬(modulation select ROM)52에 인가된다. 이때 상기 쉬프트 레지스터10은 L-심볼(L-symbol span)의 길이를 가지고 있으며, 출력은 LK비트의 크기를 가진다. 이런 경우 시스템 필터링이 없다면 상기 쉬프트 레지스터10의 길이 L은 1 심볼의 길이로 충분하지만, 만약 시스템 내에 존재하는 필터링에 의한 선형 왜곡이 있다면 쉬프트 레지스터의 길이는 1심볼 보다 길어야 한다.

상기 쉬프트 레지스터10의 LK비트의 출력은 RF전송부로 전송하기 위한 전치 왜곡된 데이타를 출력하는 전치왜곡 램(perdistort RAM)12에 인가되며, 상기 전치왜곡 램12에 의해 전치왜곡되어 출력되는 데이타는 전송을 위해 각각 I채널 디지탈/아날로그 변환기(I-channel D/A)14 및 Q채널 디지탈/아날로그 변환기(Q-channel D/A)16에 의해 아날로그 신호로 변환된다. 상기 디지탈/아날로그 변환기14 및 16에 의해 아날로그로 변환된 신호는 저역필터(LPF)18 및 20에서 저역 여파된 후, 변조기(quadrature modulator)22에서 중간주파수 신호로 변환된다. 상기 변조기22에서 출력되는 중간주파수는 발진기(IF OSC)32에 의해 결정되며, 혼합기(mixer)24에서 최종 RF 전송 주파수로 변환된다. 상기 혼합기24의 최종 주파수는 발진기(Fc OSC)28에 의해 결정되며, 상기 혼합기24의 출력은 전력증폭기(power amp)26에 의해 최종 증폭된 후 안테나를 통해 공중에 전파된다.

또한 상기 전력증폭기26의 출력 중 일부는 커플러(coupler)54에 의해 다시 궤환되어 혼합기30에 의해 제1중간주파수로 변환되며, 이때 사용하는 국부발진신호는 상기 발진기28에서 출력되는 신호이다. 상기 중간주파수로 변환된 신호는 복조기(quadrature demodulator)34에서 기저대역 데이타로 변환되는데. 이때 사용하는 국부발진신호는 상기 발진기32에서 출력되는 신호이다. 상기 복조기34에 의해 기저대역으로 변환된 신호는 가산기(analog adder)40 및 42에서 에러신호를 발생시키기 위한 기준신호로 사용되는 디지탈/아날로그 변환기48 및 50의 출력신호와 비교된다. 여기서 상기 디지탈/아날로그 변환기48 및 50의 입력신호는 상기 변조선택 롬52의 출력이 되며, 이는 상기 전치왜곡 램12의 값을 갱신하기 위해 궤환되는 신호와 비교하기 위한 기준신호로 사용된다. 상기 아날로그 가산기40 및 42에서 더해진 기준신호와 궤환신호는 상기 전치왜곡 램12의 값을 갱신하기 위해 디지탈 가산기36 및 46에서 상기 전치왜곡 램12의 디지탈 출력과 더해지는데, 이를 위해 아날로그/디지탈 변환기38 및 44에 의해 각각 디지탈 신호로 변환된다. 상기 디지탈 가산기36 및 46의 출력은 상기 전치왜곡 램12의 데이타 버스로 입력되며, 상기 쉬프트 레지스터10에 의해 결정된 어드레스에 씌여지게 되어 최종적으로 기저대역 데이타에 대한 전치왜곡 처리가 완료되게 된다.

상기 도 1과 같은 구성을 갖는 종래의 전치왜곡 방식은 어드레스 발생을 위해 쉬프트 레지스터10의 사용을 요구하며, 에러신호를 발생시키기 위한 기준신호를 얻기 위해서 변조선택 롬52를 사용하여야 한다. 또한 상기 전치왜곡 램12의 값을 갱신하기 위해 에러신호를 사용하며, 이때 필요한 에러신호를 발생하기 위해 아날로그 신호를 사용하는데, 정밀한 에러신호를 얻기 위해서는 고정밀도의 가산기40 및 42가 필요로 한다. 그러나 상기 아날로그회로로 구성하는 것은 까다로운 문제이며, 정확성에 있어서도 한계가 있게된다. 또한 상기와 같은 구성은 필요한 디지탈/아날로그 변환기의 개수가 많아지는 문제점이 있으며, 고속의 데이타를 처리하고자 할 경우에는 DSP를 이용하는데에도 제한이 있어 응용의 한계가 있게된다. 또한 CDMA와 같은 다수의 사용자를 수용하는 디지탈 통신시스템에서는 디지탈 파형 정형 필터의 출력 신호의 크기 변화가 매우 심하며, 이와 같은 입력신호의 넓은 변화에 대해서 전치왜곡 알고리듬이 적응적으로 잘 동작할 수 있는 알고리듬이 필요하게 된다.

따라서 본 발명의 목적은 디지탈 통신시스템의 송신단에 포함된 능동 소자의 비선형 특성을 적응적으로 보상하여 능동소자의 비선형성으로 인해 발생하는 출력 스펙트럼의 왜곡 현상을 보상할 수 있는 선형화장치 및 방법을 제공함에 있다.

본 발명의 다른 목적은 전치왜곡된 데이타를 발생시키기 위한 룩업테이블 어드레싱 방식을 사용하는 디지탈 통신시스템에서 입력되는 디지탈 데이타의 패턴으로 부터 직접 어드레스를 발생시킬 수 있는 선형화장치 및 방법을 제공함에 있다.

본 발명의 또 다른 목적은 전치왜곡된 데이타를 발생시키기 위한 룩업테이블 어드레싱 방식을 사용하는 디지탈 통신시스템에서 궤환되는 신호와 비교하기 위한 기준신호를 발생시키기 위해서 입력되는 디지탈 데이타의 지연을 조정하므로써 궤환되는 수신신호와 동기를 맞추어 처리할 수 있는 선형화장치 및 방법을 제공함에 있다.

본 발명의 또 다른 목적은 다수의 사용자 채널을 포함하는 CDMA 기지국 시스템에서 송신단의 전력증폭기 선형화장치 및 방법을 제공함에 있다.

상기 목적을 달성하기 위한 본 발명은 디지탈 통신시스템의 전력증폭기 선형화장치가, 입력 데이타를 기저대역의 신호로 여파하며 파형정형하는 파형정형필터와, 상기 입력 데이타에 대응되는 어드레스를 발생하는 어드레스발생기와, 전치왜곡 룩업테이블을 구비하고 있으며 상기 어드레스 발생기에서 출력되는 어드레스 위치의 전치왜곡 데이타를 출력하는 메모리와, 상기 파형정형필터의 출력과 상기 메모리의 출력을 곱하여 전치왜곡된 데이타를 발생하는 곱셈기와, 전력증폭기를 구비하며, 상기 전치왜곡된 데이타를 입력하며 상기 전력증폭기 등의 비선형성에 발생되는 왜곡 현상이 보상된 출력신호를 출력하는 송신부와, 상기 출력신호를 궤환시켜 복조한 후 기저대역의 송신신호 크기로 레벨을 조정하여 비교데이타를 발생하는 비교데이타발생기와, 상기 파형정형필터의 출력을 상기 궤환데이타와 동기시키기 위해 지연하고 상기 지연된 데이타를 상기 궤환되는 신호의 크기로 레벨을 조정하여 기준데이타를 발생하는 기준데이타발생기와, 상기 기준데이타와 비교데이타의 차를 구하여 에러데이타를 구한 후 상기 에러데이타를 상기 메모리의 출력에 가산하여 해당 어드레스 위치의 전치왜곡 룩업테이블에 갱신저장하는 보정데이타발생기로 구성된 것을 특징으로 한다.

도 1은 종래의 이동 통신시스템에서 사용되는 전력증폭기 선형화장치의 구성을 도시하는 도면

도 2는 본 발명의 실시예에 따른 이동 통신시스템에서 기지국의 전력증폭기 선형화장치의 구성을 도시하는 도면

도 2는 본 발명의 실시예에 따른 디지탈 통신시스템의 전력증폭기 선형화장치의 구성을 도시하는 도면이다.

상기 도 2를 참조하면, 파형정형필터(digital shaping filter)100은 입력되는 기저대역(baseband)의 I채널 데이타(ICD)와 Q채널 데이타(QCD)를 펄스 정형하고 대역 제한하여 출력한다. 어드레스 발생기(address generator)144는 입력되는 I채널 데이타 ICD와 Q채널 데이타 QCD를 입력하며, 각각의 채널 데이타에 대응되는 어드레스들을 발생한다. 메모리146은 상기 입력되는 데이타의 레벨에 따라 발생되는 송신장치의 왜곡 특성을 측정한 후 이를 보상하기 위한 전치왜곡 데이타들를 저장하는 I채널 및 Q채널의 전치왜곡 룩업테이블(predistortion look_up table)을 구비한다. 상기 메모리146은 상기 어드레스 발생기144에서 출력되는 해당 채널의 어드레스 위치에 저장된 전치왜곡 룩업테이블의 값을 리드하여 I채널 전치왜곡 데이타 IWP 및 Q채널 전치왜곡 데이타 QWP를 출력한다. 곱셈기(multiplier)102는 상기 파형정형필터100에서 출력되는 I채널 데이타와 상기 메모리146에서 출력되는 I채널 전치왜곡 데이타 IWP를 곱하여 전치왜곡된 I채널 데이타 PICD를 발생한다. 곱셈기104는 상기 파형정형필터100에서 출력되는 Q채널 데이타와 상기 메모리146에서 출력되는 Q채널 전치왜곡 데이타 QWP를 곱하여 전치왜곡된 Q채널 데이타 PQCD를 발생한다.

디지탈/아날로그 변환기(Digital to Analog converter)106은 상기 전치왜곡된 I채널 데이타 PICD를 아나로그신호로 변환 출력한다. 디지탈/아날로그 변환기108은 상기 전치왜곡된 Q채널 데이타 PQCD를 아나로그신호로 변환 출력한다. 저역통과필터(Low Pass Filter)110은 상기 디지탈/아날로그 변환기106에서 출력되는 아날로그의 전치왜곡된 I 채널신호를 저역 여파하여 상기 전치왜곡된 I 채널신호에 포함된 고조파(harmonics) 및 스퓨리어스(spurious)를 제거한다. 저역통과필터112는 상기 디지탈/아날로그 변환기108에서 출력되는 아날로그의 전치왜곡된 Q 채널신호를 저역 여파하여 상기 전치왜곡된 Q 채널신호에 포함된 고조파 및 스퓨리어스)를 제거한다. 변조기(quadrature modulator)114는 상기 저역통과필터110 및 112의 출력을 입력하며, 발진기120의 출력에 의해 전치왜곡되어 입력되는 I 및 Q채널신호를 변조 출력한다. 전력증폭기(high power amp)116은 상기 변조기114에서 출력되는 송신 출력신호를 원하는 송신 출력 전력까지 증폭하여 출력한다.

커플러(coupler)118은 상기 전력증폭기116에서 출력되는 최종 RF신호의 일부를 결합하여 궤환신호를 발생한다. 복조기(quadrature demodulator)122는 상기 궤환되는 RF신호를 입력하며, 상기 발진기120의 출력에 의해 상기 RF신호를 복조하여 기저대역의 I채널신호 및 Q채널신호를 발생한다. 저역통과필터124는 상기 복조기122에서 출력되는 복조된 I채널신호에서 기저대역의 신호를 여파 출력한다. 저역통과필터126은 상기 복조기122에서 출력되는 복조된 Q채널신호에 기저대역의 신호를 여파 출력한다. 아날로그/디지탈 변환기128은 상기 저역여파기124에서 출력되는 복조된 I채널신호를 디지탈 데이타로 변환 출력한다. 아날로그/디지탈 변환기130은 상기 저역여파기126에서 출력되는 복조된 Q채널신호를 디지탈 데이타로 변환 출력한다. 곱셈기166은 상기 아날로그/디지탈 변환기128에서 출력되는 복조된 I채널 데이타에 제1상수a를 곱해 출력한다. 곱셈기168은 상기 아날로그/디지탈 변환기130에서 출력되는 복조된 Q채널 데이타에 제1상수a를 곱해 출력한다. 제곱기162는 상기 곱셈기166에서 출력되는 I채널의 복조데이타를 제곱하여 I채널 비교데이타로 발생한다. 제곱기164는 상기 곱셈기168에서 출력되는 Q채널의 복조데이타를 제곱하여 Q채널의 비교데이타를 발생한다. 상기와 같은 구성은 비교데이타 발생기가 된다.

지연기(delay)148은 출력신호가 궤환되는 시간을 보상하기 위하여 파형정형필터100에서 출력되는 I채널의 데이타를 지연한다. 지연기150은 출력신호가 궤환되는 시간을 보상하기 위하여 파형정형필터100에서 출력되는 Q채널의 데이타를 지연한다. 제곱기174는 상기 지연기148에서 출력되는 지연된 I채널 데이타를 제곱하여 출력한다. 제곱기176은 상기 지연기150에서 출력되는 지연된 Q채널 데이타를 제곱하여 출력한다. 스퀘어링 큐(squaring queue)152는 상기 파형정형필터100의 탭(tap) 수에 대응되는 메모리를 가지며, 상기 제곱기174 및 176에서 출력되는 I채널 및 Q채널의 데이타를 입력하여 상기 탭 수 만큼의 과거 데이타를 저장한다. 승산기170은 상기 제곱기174에서 출력되는 I채널 데이타를 제2상수b와 곱하여 출력한다. 승산기172는 상기 제곱기176에서 출력되는 Q채널의 데이타를 제2상수b와 곱하여 출력한다. 제산기154는 상기 곱셈기170의 출력과 상기 스퀘어링 큐152의 I채널 데이타 출력을 입력하며, 상기 곱셈기170의 출력에서 상기 스퀘어링 큐152의 I 채널 데이타를 제산하여 출력한다. 제산기156은 상기 곱셈기172의 출력과 상기 스퀘어링 큐152의 Q채널 데이타 출력을 입력하며, 상기 곱셈기172의 출력에서 상기 스퀘어링 큐152의 Q 채널 데이타를 제산하여 출력한다. 제곱기158은 상기 제산기154의 출력을 제곱하여 I채널의 기준데이타를 출력한다. 제곱기160은 상기 제산기156의 출력을 제곱하여 Q채널의 기준데이타를 출력한다. 상기와 같은 구성은 기준데이타발생기가 된다.

비교기132는 상기 제곱기158에서 출력되는 I채널의 기준데이타와 상기 제곱기162에서 출력되는 궤환된 I채널의 비교데이타를 비교하여 I채널의 에러신호를 출력한다. 비교기134는 상기 제곱기160에서 출력되는 Q채널의 기준데이타와 상기 제곱기164에서 출력되는 궤환된 Q채널의 비교데이타를 비교하여 Q채널의 에러신호를 출력한다. 곱셈기136은 상기 비교기132의 출력과 I채널의 에러보정계수μi를 곱하여 출력한다. 상기 곱셈기136의 출력은 현재 출력된 I채널 데이타 ICD의 왜곡을 보상하는 과정에서 제거되지 못한 I채널의 에러 데이타가 된다. 곱셈기138은 비교기134의 출력과 Q채널의 에러보정계수μq를 곱하여 출력한다. 상기 곱셈기138의 출력은 현재 출력된 Q채널 데이타 QCD의 왜곡을 보상하는 과정에서 제거되지 못한 Q채널의 에러 데이타가 된다. 가산기140은 상기 곱셈기136의 출력과 상기 메모리146에서 출력되는 I채널의 전치왜곡 데이타 IWP를 가산하여 상기 입력 I채널 데이타 ICD의 어드레스 위치에 대응되는 상기 메모리146의 I채널 전치왜곡 룩업 테이블에 저장한다. 가산기142는 상기 곱셈기138의 출력과 상기 메모리146에서 출력되는 Q채널의 전치왜곡 데이타 QWP를 가산하여 상기 입력 Q채널 데이타 QCD의 어드레스 위치에 대응되는 상기 메모리146의 Q채널 전치왜곡 룩업 테이블에 저장한다. 상기 구성은 보정데이타발생기가 된다.

상기와 같은 구성을 갖는 본 발명의 실시예에 따른 디지탈 통신시스템의 전력증폭기 선형화장치는 송신되는 각 채널 데이타들의 레벨에 따라 발생되는 왜곡 량을 미리 측정한 후, 이를 제거하기 위한 전치왜곡 데이타들을 저장하는 전치왜곡 룩업테이블을 상기 메모리146에 저장한다. 이후 데이타 송신시 입력되는 채널 데이타들에 대응되는 전치왜곡 데이타를 억세스하여 입력되는 채널 데이타에 인가하여 왜곡을 보상하며, 출력되는 채널 데이타를 궤환시켜 현재의 데이타와 비교하며, 비교결과 발생되는 해당 채널의 에러 값을 현재 채널데이타에 대응되는 전치왜곡 테이블의 해당 전치왜곡 데이타에 가산 저장하여 다음 왜곡 보상 과정에서 발생되는 에러를 효율적으로 방지하게 된다.

상기와 같은 본 발명의 실시예를 상기 도 2를 참조하여 상세히 살펴본다.

파형정형필터100은 기저대역의 I채널 및 Q채널 데이타를 펄스 정형하고 기저 대역으로 제한하며, 기본적으로 오버샘플링(oversampling)된 신호가 입력이 된다. IS-95 CDMA와 같은 시스템의 경우, 오버샘플링은 4배가 된다. 따라서 상기 파형정형필터100에 의해 업 샘플(upsample)되고 펄스 정형된 신호는 입력신호 속도의 4배가 되며, 이 신호는 상기 곱셈기102 및 104에 인가되어 전치왜곡 데이타 IWP 및 QWP와 각각 곱해진다. 또한 상기 펄스정형필터100에 입력되는 채널데이타 ICD 및 QCD는 어드레스 발생기144에 인가되어 상기 메모리146의 어드레스로 발생된다. 이때 상기 메모리146은 I채널 데이타에 대응되는 전치왜곡 데이타를 발생하기 위한 I채널의 전치왜곡 룩업테이블과 Q채널 데이타에 대응되는 전치왜곡 데이타를 발생하기 위한 Q채널의 전치왜곡 룩업테이블을 구비한다. 따라서 상기 메모리146은 상기 어드레스 발생기144에서 각각 I채널 데이타 ICD 및 Q채널 데이타 QCD에 대응되는 전치왜곡 데이타 IWP 및 QWP를 발생한다.

그러면 상기 곱셈기102는 상기 파형정형필터100에서 출력되는 I채널 데이타와 상기 메모리146에서 출력되는 I채널 전치왜곡 데이타를 곱하여 전치왜곡된 I채널 데이타 PICD를 발생하며, 상기 곱셈기104는 상기 파형정형필터100에서 출력되는 Q채널 데이타와 상기 메모리146에서 출력되는 Q채널 전치왜곡 데이타를 곱하여 전치왜곡된 Q채널 데이타 PQCD를 발생한다. 그러면 상기 전치왜곡된 데이타 PICD 및 PQCD는 RF신호로 변환하는 과정에서 전력증폭기116 등에 의해 발생되는 왜곡이 보상된다.

이때 송신된 데이타와 같은 수신데이타에 대해서 전치왜곡 알고리듬(predistortion algorithm)을 적용하기 위해서는 송신한 데이타와 수신한데이타가 일치하여야 한다. 또한 송신장치에서 송신 전력, 내부 온도 및 소자들에 의해 송신장치의 왜곡량이 변화될 수 있으며, 따라서 상기 메모리146에서 저장된 전치왜곡 테이블의 값이 고정되어 있으면 상기 송신장치의 왜곡 보상 효율이 저하된다. 이런 문제점을 해소하기 위해서는 송신장치의 왜곡량이 변화하는 경우, 왜곡 변화량에 적응적으로 추적하여 전치왜곡 데이타를 갱신할 수 있어야 한다. 본 발명의 실시예에서는 데이타 송신시 전치왜곡되어 왜곡을 보상한 최종 출력신호를 궤환시킨 후, 입력 데이타와 비교하여 그 차를 에러데이타로 검출하며, 이를 상기 메모리146에 전치왜곡 데이타에 가산하여 전치왜곡 데이타를 갱신한다. 따라서 상기 메모리146에 저장된 전치왜곡 데이타들은 송신장치의 왜곡량 변화가 발생되더라도 다음 상태에서 최적의 상태로 보상하기 위한 값으로 갱신된다.

따라서 이를 위하여 먼저 궤환되는 출력데이타의 기준 데이타를 발생하기 위한 동작을 살펴본다. 상기 파형정형필터100의 출력은 궤환되는 데이타와 비교하기 위한 기준데이타를 발생하는데 이용된다. 이때 송신된 데이타와 같은 수신데이타에 대해서 전치왜곡 알고리듬을 적용하기 위해서는 송신한 데이타와 수신한데이타의 동기가 이루어져야 한다. 그러므로 상기 파형정형필터100에서 출력되는 I채널 및 Q채널의 데이타는 송신되는 과정에서 발생되는 지연을 보상하기 위한 적절한 지연시간이 필요하다. 상기 지연기148 및 150은 상기 파형정형필터100에서 출력되는 데이타를 입력하여 송신장치에서 RF신호로 변환되는 동안의 시간을 지연 보상하며, DSP를 이용하는 경우에는 알고리듬에 의해 구현이 가능하다. 제곱기174 및 176은 상기 지연기148 및 150에 출력되는 채널 데이타들을 제곱하여 스퀘어링 큐152와 곱셈기170 및 172에 각각 입력된다.

상기 스퀘어링 큐152는 상기 파형정형필터100의 탭 길이 만큼의 메모리를 가지며, 상기 제곱기174 및 176에서 출력되는 데이타를 쉬프트하여 저장 및 출력한다. 또한 상기 곱셈기170 및 172는 각각 해당하는 채널의 데이타를 제2상수b와 곱한 후 출력한다. 제산기154 및 156은 각각 상기 곱셈기170 및 172의 출력을 상기 스퀘어링 큐152의 해당 출력으로 제산하여 출력한다. 이때 상기 제산기154 및 156은 각각 현재 송신된 채널 데이타의 크기의 제곱을 현재부터 탭의 길이 만큼 이전에 송신된 모든 신호들의 크기를 제곱하여 더한 값을 나눈 값을 출력한다. 이는 다수의 사용자로 부터 입력되는 신호의 큰 변화를 평균화시키는 기능을 수행하며, 이는 상기 비교기132 및 134에 인가되는 기준데이타의 신호의 변화폭을 줄이는 기능을 수행한다. 그리고 제곱기158 및 160은 각각 상기 제산기154 및 156의 출력을 제곱하여 비교기132 및 134에 출력하는데, 이는 입력된 I채널 및 Q채널 데이타의 정규화된 전력을 구하기 위한 것이다. 상기 제곱기158 및 160의 출력은 전치왜곡 데이타의 에러 량을 측정하기 위한 각 I채널 및 Q채널의 기준데이타가 된다.

여기서 상기 스퀘어링 큐152와 상기 제산기154 및 156의 동작을 수학식으로 표현하면 하기와 같다.

또한 상기 비교기132 및 134의 또 다른 입력인 비교 데이타는 전력증폭기116의 출력신호 중에서 일부를 궤환시켜 발생하며. 이는 상기 메모리146의 전치왜곡 룩업테이블의 값을 갱신하기위한 에러데이타를 구하기 위한 데이타가 된다. 상기 결합기118을 통해 출력 RF신호에서 일부 결합되는 신호는 복조기122에서 원래의 I채널 및 Q채널 데이타로 복조된다. 그러면 저역통과필터124 및 126은 상기 복조기122에서 복조된 I채널 및 Q채널의 복조된 신호를 기저대역으로 저역 여파하여 출력하며, 아날로그/디지탈 변환기128 및 130은 각각 상기 저역통과필터124 및 126에서 여파된 복조된 해당 채널 신호들을 디지탈 데이타로 변환 출력한다. 이후 곱셈기166 및 168은 각각 상기 아날로그/디지탈 변환기128 및 130에서 출력되는 데이타를 제1상수a와 곱하여 출력하며, 제곱기162 및 164는 상기 곱셈기166 및 168의 출력을 제곱하여 상기 비교기132 및 134에 각 채널의 비교데이타로 출력한다. 여기서 상기 곱셈기166 및 168과 곱셈기170 및 172에 입력되는 제1상수a 및 제2상수b는 송신된 신호의 크기와 수신된 신호의 크기를 같은 레벨로 맞추기 위해 필요한 값이 되며, 실험에 의해 상기 상수 a 및 b의 적절한 값을 설정할 수 있다.

그러면 상기 비교기132 및 134는 각각 제곱기158 및 160에서 출력되는 해당 채널의 입력데이타와 제곱기162 및 164에서 출력되는 해당 채널의 출력데이타를 비교하여 그 차 값을 각각 해당 채널의 에러데이타로 출력한다. 즉, 상기 입력데이타는 가산기140 및 142에서 전치왜곡 데이타와 더해져 전치왜곡된 데이타로 변환되어 송신장치에서 발생될 수 있는 왜곡을 미리 보상하게 되며, 상기 송신장치의 전력증폭기116을 통해 출력되는 최종신호는 다시 궤환되어 비교기132 및 134의 비교데이타로 인가된다. 이때 상기 기준데이타와 비교데이타가 서로 동일한 값을 가지면 상기 전치왜곡 데이타가 송신장치의 왜곡량을 적절하게 보상한 상태가 되고, 상기 기준데이타와 비교데이타가 서로 상이한 값을 가지면 상기 전치왜곡 데이타가 송신장치의 왜곡량을 적절하게 보상하지 못한 상태가 되며, 이런 경우 상기 전치왜곡 데이타를 해당 에러 데이타 만큼 갱신하여야 다음 상태에서 송신장치의 왜곡량을 적절하게 보상할 수 있다.

상기 비교기132 및 134에서 발생되는 에러 데이타는 각각 곱셈기136 및 138로 입력되며, 상기 곱셈기136 및 138은 상기 해당 채널의 에러데이타와 적응 전치왜곡 알고리듬(adaptive predistortion algorithm)의 안정성과 수렴 속도를 결정하는 에러보정계수 μi 및 μq와 곱해진다. 그리고 가산기140 및 142는 각각 상기 메모리146에서 출력되는 I채널 및 Q채널 전치왜곡 데이타 IWP 및 QWP와 곱셈기136 및 138의 출력을 가산하며, 이 가산데이타는 상기 메모리146에 갱신되어 저장되는데, 현재 입력된 채널 데이타에 의해 상기 어드레스 발생기144가 발생하는 어드레스 위치에 해당하는 전치왜곡 룩업테이블들에 갱신되어 저장된다.

따라서 다음에 동일한 입력 데이타가 입력되면. 각 채널의 입력데이타에 곱해지는 전치왜곡 데이타는 갱신된 전치왜곡 데이타가 출력된다. 즉, 상기 곱셈기102 및 104에서 각각 해당하는 채널의 전치왜곡 데이타와 곱해지는 입력 데이타는 전송을 위해 아날로그신호로 변환된 후 기저대역 이외의 불필요한 성분들이 제거되며, 그리고 RF신호로 변조된 후 전력 증폭되어 최종 RF신호로 출력된다. 이때 상기 전력증폭기116의 비선형성으로 인해 발생되는 출력 스펙트럼에서의 스펙트럼 왜곡 현상을 제거하기 위해서는 상기한 바와 같이 상기 전력증폭기116의 비선형 특성을 나타내는 출력신호의 일부를 궤환하여 에러 값을 보상한다.

상기 도 2와 같은 본 발명의 실시예의 구성에서 지연기148 및 150은 송신된 데이타와 수신된 데이타 사이에 동기를 맞추기 위한 기능을 수행하며, 이는 실험적으로 특정하여 적절한 값으로 설정할 수 있다. 또한 상기 제1상수a 및 제2상수b는 송신신호와 수신신호의 크기를 같은 레벨로 맞추기 위해 필요한 값이며, 이 또한 실험에 의해 적절한 값으로 선택할 수 있다. 그리고 에러보정계수μi 및 μq는 검출된 에러 데이타를 전치왜곡 테이블에 갱신 저장하기 위한 계수로써, 실험에 의해 적절한 값으로 설정할 수 있다.

상술한 바와 같이 본 발명의 실시예에 따른 적응 전치왜곡 알고리듬을 구현하는 방식을 사용하면 다수의 사용자 입력신호로 인해 송신단으로 입력되는 신호의 진폭변화가 큰 CDMA 기지국과 같은 시스템에서 전력증폭기의 비선형성에 의해 발생하는 출력 스펙트럼에서의 왜곡 현상을 효과적으로 줄일 수 있는 이점이 있다. 또한 모든 데이타 처리를 기저대역의 디지탈 데이타에 대해 수행하므로, 잡음의 영향이나 정확도에 있어서도 아날로그 시스템을 이용하는 방식에 비해 유리한 이점이 있으며, 어드레스를 발생시키는 방식에 있어서도 소프트웨어적으로 처리할 수 있어 시스템 구성면에서도 하드웨어적으로 처리하는 구성을 간단하게 할 수 있다.

Claims (14)

1. 디지탈 통신시스템의 전력증폭기 선형화장치에 있어서,

   입력 데이타를 기저대역의 신호로 여파하며 파형정형하는 파형정형필터와,

   상기 입력 데이타에 대응되는 어드레스를 발생하는 어드레스발생기와,

   전치왜곡 룩업테이블을 구비하고 있으며, 상기 어드레스 발생기에서 출력되는 어드레스 위치의 전치왜곡 데이타를 출력하는 메모리와,

   상기 파형정형필터의 출력과 상기 메모리의 출력을 곱하여 전치왜곡된 데이타를 발생하는 곱셈기와,

   전력증폭기를 구비하며, 상기 전치왜곡된 데이타를 입력하며 상기 전력증폭기 등의 비선형성에 의해 발생되는 왜곡 현상이 보상된 출력신호를 출력하는 송신부와,

   상기 출력신호를 궤환시켜 복조한 후 기저대역의 송신신호 크기로 레벨을 조정하여 비교데이타를 발생하는 비교데이타발생기와,

   상기 파형정형필터의 출력을 상기 궤환데이타와 동기시키기 위해 지연하고 상기 지연된 데이타를 상기 궤환되는 신호의 크기로 레벨을 조정하여 기준데이타를 발생하는 기준데이타발생기와,

   상기 기준데이타와 비교데이타의 차를 구하여 에러데이타를 구한 후 상기 에러데이타를 상기 메모리의 출력에 가산하여 해당 어드레스 위치의 전치왜곡 룩업테이블에 갱신저장하는 보정데이타발생기로 구성된 것을 특징으로 하는 디지탈 통신시스템의 전력증폭기 선형화장치.
2. 제1항에 있어서, 상기 비교데이타발생기가,

   상기 전력증폭기의 출력단에 연결되어 출력신호의 일부를 결합하여 궤환신호를 발생하는 결합기와,

   상기 궤환신호를 복조하는 복조기와,

   상기 복조신호를 기저대역으로 여파하는 저역통과필터와,

   상기 저역통과신호를 디지탈 데이타로 변환하는 변환기와,

   상기 디지탈 데이타를 상기 송신신호와 같은 크기로 조정하기 위한 상수와 곱하는 곱셈기와,

   상기 곱셈기의 출력을 제곱하여 상기 비교데이타를 발생하는 제곱기로 구성된 것을 특징으로 하는 디지탈 통신시스템의 전력증폭기 선형화장치.
3. 제1항 또는 제2항에 있어서, 상기 기준데이타발생기가,

   상기 궤환신호와 동기시키기 위하여 상기 파형정형필터의 출력을 지연하는 지연기와,

   상기 지연데이타를 상기 궤환신호와 같은 크기로 조정하기 위한 상수와 곱하는 곱셈기와,

   상기 곱셈기의 출력을 제곱하여 상기 기준데이타를 발생하는 제곱기로 구성된 것을 특징으로 하는 디지탈 통신시스템의 전력증폭기 선형화장치.
4. 제3항에 있어서, 상기 보정데이타발생기가,

   상기 기준데이타와 비교데이타를 비교하여 에러데이타를 발생하는 비교기와,

   상기 에러데이타에 전치왜곡데이타의 안정성 및 수렴속도를 결정하는 에러보정계수를 곱하는 곱셈기와,

   상기 곱셈기의 출력에 상기 메모리의 전치왜곡데이타를 가산하여 갱신된 전치왜곡데이타를 상기 메모리의 현 어드레스 위치에 대응되는 전치왜곡 룩업테이블에 저장하는 가산기로 구성된 것을 특징으로 하는 디지탈 통신시스템의 전력증폭기 선형화장치.
5. 디지탈 통신시스템의 전력증폭기 선형화장치에 있어서,

   입력 데이타를 기저대역의 신호로 여파하며 파형정형하는 파형정형필터와,

   상기 입력 데이타에 대응되는 어드레스를 발생하는 어드레스발생기와,

   전치왜곡 룩업테이블을 구비하고 있으며, 상기 어드레스 발생기에서 출력되는 어드레스 위치의 전치왜곡 데이타를 출력하는 메모리와,

   상기 파형정형필터의 출력과 상기 메모리의 출력을 곱하여 전치왜곡된 데이타를 발생하는 곱셈기와,

   전력증폭기를 구비하며, 상기 전치왜곡된 데이타를 입력하며 상기 전력증폭기 등의 비선형성에 발생되는 왜곡 현상이 보상된 출력신호를 출력하는 송신부와,

   상기 출력신호를 궤환시켜 복조한 후 기저대역의 송신신호 크기로 레벨을 조정하여 비교데이타를 발생하는 비교데이타발생기와,

   상기 파형정형필터의 탭 길이 만큼의 메모리 소자를 구비하며, 상기 파형정형필터에서 출력되는 데이타를 저장하여 이전의 데이타를 쉬프트 출력하는 스퀘어링 큐와,

   상기 파형정형필터의 출력을 상기 궤환데이타와 동기시키기 위해 지연하고 상기 지연된 데이타를 상기 스퀘어링 큐에 저장하는 동시에 궤환신호의 레벨로 조정한 후, 상기 조정된 데이타를 상기 스퀘어링 큐의 값으로 나눠 다수의 사용자로 부터 입력되는 신호의 큰 변화를 평균화시킨 기준데이타를 발생하는 기준데이타 발생기와,

   상기 파형정형필터의 출력을 상기 궤환데이타와 동기시키기 위해 지연하고 상기 지연된 데이타를 상기 궤환되는 신호의 크기로 레벨을 조정하여 기준데이타를 발생하는 기준데이타발생기와,

   상기 기준데이타와 비교데이타의 차를 구하여 에러데이타를 구한 후 상기 에러데이타를 상기 메모리의 출력에 가산하여 해당 어드레스 위치의 전치왜곡 룩업테이블에 갱신저장하는 보정데이타발생기로 구성된 것을 특징으로 하는 디지탈 통신시스템의 전력증폭기 선형화장치.
6. 제5항에 있어서, 상기 비교데이타발생기가,

   상기 전력증폭기의 출력단에 연결되어 출력신호의 일부를 결합하여 궤환신호를 발생하는 결합기와,

   상기 궤환신호를 복조하는 복조기와,

   상기 복조신호를 기저대역으로 여파하는 저역통과필터와,

   상기 저역통과신호를 디지탈 데이타로 변환하는 변환기와,

   상기 디지탈 데이타를 상기 송신신호와 같은 크기로 조정하기 위한 상수와 곱하는 곱셈기와,

   상기 곱셈기의 출력을 제곱하여 상기 비교데이타를 발생하는 제곱기로 구성된 것을 특징으로 하는 디지탈 통신시스템의 전력증폭기 선형화장치.
7. 제5항 또는 제6항에 있어서, 상기 기준데이타발생기가,

   상기 궤환신호와 동기시키기 위하여 상기 파형정형필터의 출력을 지연하는 지연기와,

   상기 지연기의 출력을 제곱하여 상기 스퀘어링 큐에 저장하는 제1제곱기와,

   상기 제곱기의 출력을 상기 궤환신호와 같은 크기로 조정하기 위한 상수와 곱하는 곱셈기와,

   상기 곱셈기의 출력을 상기 스티어링 큐에서 쉬프팅 출력되는 이전데이타로 나눠 다수의 사용자로 부터 입력되는 신호의 큰 변화를 평균화시켜 입력 데이타의 변화폭을 줄이는 제산기와,

   상기 제산기의 출력을 제곱하여 상기 기준데이타를 발생하는 제2제곱기로 구성된 것을 특징으로 하는 디지탈 통신시스템의 전력증폭기 선형화장치.
8. 제7항에 있어서, 상기 보정데이타발생기가,

   상기 기준데이타와 비교데이타를 비교하여 에러데이타를 발생하는 비교기와,

   상기 에러데이타에 전치왜곡데이타의 안정성 및 수렴속도를 결정하는 에러보정계수를 곱하는 곱셈기와,

   상기 곱셈기의 출력에 상기 메모리의 전치왜곡데이타를 가산하여 갱신된 전치왜곡데이타를 상기 메모리의 현 어드레스 위치에 대응되는 전치왜곡 룩업테이블에 저장하는 가산기로 구성된 것을 특징으로 하는 디지탈 통신시스템의 전력증폭기 선형화장치.
9. 입력 데이타에 대응되는 위치에 전치왜곡 데이타를 저장하는 룩업테이블을 구비하는 디지탈 통신시스템의 전력증폭기 선형화방법에 있어서,

   상기 입력 데이타에 대응되는 어드레스를 발생하여 상기 룩업테이블에서 전치왜곡 데이타를 출력하고, 상기 입력데이타를 기저대역의 신호로 여파하며 파형정형하는 과정과,

   상기 파형정형된 입력데이타와 상기 전치왜곡 데이타를 곱하여 전치왜곡된 송신 데이타를 발생하는 과정과,

   상기 전치왜곡된 송신 데이타를 RF신호로 변환하여 전력 증폭 출력하며, 상기 전치왜곡에 의해 증폭되는 과정에서 전력증폭기 등의 비선형성에 의해 발생되는 왜곡 현상을 보상하는 과정과,

   상기 출력신호를 궤환시켜 복조한 후 기저대역의 송신신호 크기로 레벨을 조정하여 비교데이타를 발생하고, 지연된 상기 입력 데이타를 상기 궤환되는 신호의 크기로 레벨을 조정하여 기준데이타를 발생하는 과정과,

   상기 기준데이타와 비교데이타의 차를 구하여 에러데이타를 구한 후 상기 에러데이타를 상기 전치왜곡 데이타에 가산하여 해당 어드레스 위치의 상기 전치왜곡 룩업테이블에 갱신 저장하는 과정으로 이루어짐을 특징으로 하는 디지탈 통신시스템의 전력증폭기 선형화방법.
10. 제9항에 있어서, 상기 비교데이타를 발생하는 과정이,

    상기 출력신호의 일부를 결합하여 궤환신호를 발생하는 단계와,

    상기 궤환신호를 복조하는 단계와,

    상기 복조신호를 기저대역으로 여파하는 단계와,

    상기 저역통과신호를 디지탈 데이타로 변환하는 단계와,

    상기 디지탈 데이타를 상기 송신신호와 같은 크기로 조정하기 위한 상수와 곱하는 단계와,

    상기 크기 조정된 데이타를 제곱하여 상기 비교데이타를 발생하는 단계로 이루어지며,

    상기 기준데이타를 발생하는 과정이,

    상기 궤환신호와 동기시키기 위하여 상기 입력데이타를 지연하는 단계와,

    상기 지연된 이전 데이타를 상기 궤환신호와 같은 크기로 조정하기 위한 상수와 곱하는 단계와,

    상기 크기 조정된 데이타를 제곱하여 상기 기준데이타를 발생하는 단계로 이루어짐을 특징으로 하는 디지탈 통신시스템의 전력증폭기 선형화방법.
11. 제9항 또는 제10항에 있어서, 상기 보정데이타를 발생하는 과정이,

    상기 기준데이타와 비교데이타를 비교하여 에러데이타를 발생하는 단계와,

    상기 에러데이타에 전치왜곡데이타의 안정성 및 수렴속도를 결정하는 에러보정계수를 곱하는 단계와,

    상기 에러보정신호에 상기 전치왜곡데이타를 가산하여 갱신된 전치왜곡데이타를 현 어드레스 위치에 대응되는 전치왜곡 룩업테이블에 저장하는 단계로 이루어짐을 특징으로 하는 디지탈 통신시스템의 전력증폭기 선형화방법.
12. 입력 데이타에 대응되는 위치에 전치왜곡 데이타를 저장하는 룩업테이블과, 입력데이타를 기저대역의 신호로 여파하는 파형정형필터와, 상기 파형정형필터의 탭 길이 만큼의 메모리 소자를 구비하는 스퀘어링 큐를 구비하는 디지탈 통신시스템의 전력증폭기 선형화방법에 있어서,

    상기 입력 데이타에 대응되는 어드레스를 발생하여 상기 룩업테이블에서 전치왜곡 데이타를 출력하는 과정과,

    상기 파형정형된 입력데이타와 상기 전치왜곡 데이타를 곱하여 전치왜곡된 송신 데이타를 발생하는 과정과,

    상기 전치왜곡된 송신 데이타를 RF신호로 변환하여 전력 증폭 출력하며, 상기 전치왜곡에 의해 증폭되는 과정에서 전력증폭기 등의 비선형성에 의해 발생되는 왜곡 현상을 보상하는 과정과,

    상기 출력신호를 궤환시켜 복조한 후 기저대역의 송신신호 크기로 레벨을 조정하여 비교데이타를 발생하고, 지연된 상기 입력 데이타를 상기 스퀘어링 큐에 저장하고 상기 지연데이타에서 상기 스퀘어링 큐에서 쉬프팅 출력되는 이전데이타를 나눠 다수의 사용자로 부터 입력되는 신호의 큰 변화를 평균화시킨 기준데이타를 발생하는 과정과,

    상기 기준데이타와 비교데이타의 차를 구하여 에러데이타를 구한 후 상기 에러데이타를 상기 전치왜곡 데이타에 가산하여 해당 어드레스 위치의 상기 전치왜곡 룩업테이블에 갱신 저장하는 과정으로 이루어짐을 특징으로 하는 디지탈 통신시스템의 전력증폭기 선형화방법.
13. 제12항에 있어서, 상기 비교데이타를 발생하는 과정이,

    상기 출력신호의 일부를 결합하여 궤환신호를 발생하는 단계와,

    상기 궤환신호를 복조하는 단계와,

    상기 복조신호를 기저대역으로 여파하는 단계와,

    상기 저역통과신호를 디지탈 데이타로 변환하는 단계와,

    상기 디지탈 데이타를 상기 송신신호와 같은 크기로 조정하기 위한 상수와 곱하는 단계와,

    상기 크기 조정된 데이타를 제곱하여 상기 비교데이타를 발생하는 단계로 이루어지며,

    상기 기준데이타를 발생하는 과정이,

    상기 궤환신호와 동기시키기 위하여 상기 입력데이타를 지연하는 단계와,

    상기 지연된 입력데이타를 제곱하여 상기 스퀘어링 큐에 인가하는 단계와,

    상기 제곱된 신호를 상기 궤환신호와 같은 크기로 조정하기 위한 상수와 곱하는 단계와,

    상기 상수와 곱해진 입력데이타를 상기 스퀘어링 큐에서 쉬프팅 출력되는 이전 데이타로 나누어 다수 사용자로 부터 입력되는 신호의 큰 변화를 평균화시켜 데이타의 변화폭을 줄이는 단계와,

    상기 나눠진 입력데이타를 제곱하여 상기 기준데이타를 발생하는 단계로 이루어짐을 특징으로 하는 디지탈 통신시스템의 전력증폭기 선형화방법.
14. 제13항에 있어서, 상기 보정데이타를 발생하는 과정이,

    상기 기준데이타와 비교데이타를 비교하여 에러데이타를 발생하는 단계와,

    상기 에러데이타에 전치왜곡데이타의 안정성 및 수렴속도를 결정하는 에러보정계수를 곱하는 단계와,

    상기 에러보정신호에 상기 전치왜곡데이타를 가산하여 갱신된 전치왜곡데이타를 현 어드레스 위치에 대응되는 전치왜곡 룩업테이블에 저장하는 단계로 이루어짐을 특징으로 하는 디지탈 통신시스템의 전력증폭기 선형화방법.