KR100433226B1 - Plasma display panel - Google Patents

Plasma display panel Download PDF

Info

Publication number
KR100433226B1
KR100433226B1 KR10-2001-0086558A KR20010086558A KR100433226B1 KR 100433226 B1 KR100433226 B1 KR 100433226B1 KR 20010086558 A KR20010086558 A KR 20010086558A KR 100433226 B1 KR100433226 B1 KR 100433226B1
Authority
KR
South Korea
Prior art keywords
electrode
bus
display panel
exhaust passage
plasma display
Prior art date
Application number
KR10-2001-0086558A
Other languages
Korean (ko)
Other versions
KR20030056354A (en
Inventor
김중균
안영준
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR10-2001-0086558A priority Critical patent/KR100433226B1/en
Publication of KR20030056354A publication Critical patent/KR20030056354A/en
Application granted granted Critical
Publication of KR100433226B1 publication Critical patent/KR100433226B1/en

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20Constructional details
    • H01J11/34Vessels, containers or parts thereof, e.g. substrates
    • H01J11/36Spacers, barriers, ribs, partitions or the like
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20Constructional details
    • H01J11/54Means for exhausting the gas
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2211/00Plasma display panels with alternate current induction of the discharge, e.g. AC-PDPs
    • H01J2211/20Constructional details
    • H01J2211/34Vessels, containers or parts thereof, e.g. substrates
    • H01J2211/36Spacers, barriers, ribs, partitions or the like
    • H01J2211/361Spacers, barriers, ribs, partitions or the like characterized by the shape
    • H01J2211/365Pattern of the spacers

Abstract

본 발명은 배기가 원활하도록 한 플라즈마 디스플레이 패널에 관한 것이다.The present invention relates to a plasma display panel that allows for smooth exhaust.

본 발명의 플라즈마 디스플레이 패널은 델타형 구조로 방전셀이 배치되도록 형성되는 격벽과; 격벽들의 사이에 어드레스전극과 교차되는 방향으로 형성되는 배기통로를 가지며, 상기 배기통로는 상기 10개 이하의 상기 화소행 단위로 설치되는 것을 특징으로 한다.The plasma display panel of the present invention comprises: a partition wall formed so that the discharge cells are arranged in a delta type structure; An exhaust passage is formed between the barrier ribs in a direction crossing the address electrode, and the exhaust passage is provided in units of the pixel rows of 10 or less.

Description

플라즈마 디스플레이 패널{PLASMA DISPLAY PANEL}Plasma Display Panel {PLASMA DISPLAY PANEL}

본 발명은 플라즈마 디스플레이 패널에 관한 것으로 특히, 배기가 원활하도록 한 플라즈마 디스플레이 패널에 관한 것이다.TECHNICAL FIELD The present invention relates to a plasma display panel, and more particularly, to a plasma display panel for smooth exhaust.

최근, 음극선관(Cathode Ray Tube)의 단점인 무게와 부피를 줄일 수 있는 각종 평판 표시장치들이 개발되고 있다. 이러한 평판표시장치는 액정표시장치(Liquid Crystal Display : LCD), 전계 방출 표시장치(Field Emission Display : FED), 플라즈마 디스플레이 패널(Plasma Display Panel : PDP) 및 일렉트로 루미네센스(Electro-Luminescence : EL) 표시장치 등이 있다.Recently, various flat panel displays have been developed to reduce weight and volume, which are disadvantages of cathode ray tubes. Such flat panel displays include Liquid Crystal Display (LCD), Field Emission Display (FED), Plasma Display Panel (PDP), and Electro-Luminescence (EL). And display devices.

이중 PDP는 기체방전을 이용한 표시소자로서 대형패널의 제작이 용이하다는 장점이 있다. PDP로는 도 1에 도시된 바와 같이 3전극을 구비하고 교류전압에 의해 구동되는 3전극 교류 면방전형 PDP가 대표적이다.PDP is a display device using a gas discharge has the advantage that it is easy to manufacture a large panel. As a PDP, a three-electrode AC surface discharge type PDP having three electrodes and driven by an alternating voltage is typical.

도 1을 참조하면, 3전극 교류 면방전형 PDP의 방전셀은 상부기판(10) 상에 형성되어진 제 1전극(12Y) 및 제 2전극(12Z)과, 하부기판(18) 상에 형성되어진 어드레스전극(20X)을 구비한다.Referring to FIG. 1, a discharge cell of a three-electrode AC surface discharge type PDP has a first electrode 12Y and a second electrode 12Z formed on the upper substrate 10, and an address formed on the lower substrate 18. An electrode 20X is provided.

제 1 및 제 2전극(12Y,12Z)은 방전셀로부터 공급되는 빛을 투과하기 위하여 투명물질로 형성된다. 제 1전극(12Y)과 제 2전극(12Z)의 배면에는 금속물질로 형성된 버스전극(13Y,13Z)이 제 1 및 제 2전극(12Y,12Z)과 나란하게 형성된다. 이와 같은 버스전극(13Y,13Z)은 높은 저항값을 가지는 제 1 및 제 2전극(12Y,12Z)에 구동신호를 공급하기 위하여 이용된다.The first and second electrodes 12Y and 12Z are made of a transparent material to transmit light supplied from the discharge cells. Bus electrodes 13Y and 13Z formed of a metal material are formed on the rear surfaces of the first electrode 12Y and the second electrode 12Z to be parallel to the first and second electrodes 12Y and 12Z. The bus electrodes 13Y and 13Z are used to supply driving signals to the first and second electrodes 12Y and 12Z having high resistance values.

제 1전극(12Y)과 제 2전극(12Z)이 나란하게 형성된 상부기판(10)에는 상부 유전층(14)과 보호막(16)이 적층된다. 상부 유전층(14)에는 플라즈마 방전시 발생된 벽전하가 축적된다. 보호막(16)은 플라즈마 방전시 발생된 스퍼터링에 의한 상부 유전층(14)의 손상을 방지함과 아울러 2차 전자의 방출 효율을 높이게 된다. 보호막(16)으로는 통상 산화마그네슘(MgO)이 이용된다.The upper dielectric layer 14 and the passivation layer 16 are stacked on the upper substrate 10 having the first electrode 12Y and the second electrode 12Z side by side. Wall charges generated during plasma discharge are accumulated in the upper dielectric layer 14. The protective layer 16 prevents damage to the upper dielectric layer 14 due to sputtering generated during plasma discharge, and increases emission efficiency of secondary electrons. As the protective film 16, magnesium oxide (MgO) is usually used.

어드레스전극(20X)이 형성된 하부기판(18) 상에는 하부 유전층(22) 및 격벽(24)이 형성되며, 하부 유전층(22)과 격벽(24) 표면에는 형광체(26)가 도포된다. 어드레스전극(20X)은 제 1전극(12Y) 및 제 2전극(12Z)과 교차되는 방향으로 형성된다. 격벽(24)은 어드레스전극(20X)과 나란하게 형성되어 방전에 의해 생성된 자외선 및 가시광이 인접한 방전셀에 누설되는 것을 방지한다.The lower dielectric layer 22 and the partition wall 24 are formed on the lower substrate 18 on which the address electrode 20X is formed, and the phosphor 26 is coated on the surfaces of the lower dielectric layer 22 and the partition wall 24. The address electrode 20X is formed in the direction crossing the first electrode 12Y and the second electrode 12Z. The partition wall 24 is formed in parallel with the address electrode 20X to prevent ultraviolet rays and visible light generated by the discharge from leaking to the adjacent discharge cells.

형광체(26)는 플라즈마 방전시 발생된 자외선에 의해 여기되어 적색, 녹색 또는 청색 중 어느 하나의 가시광선을 발생하게 된다. 상/하판과 격벽 사이에 마련된 방전공간에는 가스방전을 위해 He, Ne, Ar, Kr, Xe등의 불활성 가스나 이들의 조합으로 이루어진 방전가스나 방전에 의해 자외선을 발생시킬 수 있는 엑시머 가스가 주입된다.The phosphor 26 is excited by ultraviolet rays generated during plasma discharge to generate visible light of any one of red, green, and blue. In the discharge space provided between the upper and lower plates and the partition wall, an inert gas such as He, Ne, Ar, Kr, and Xe, or a discharge gas composed of a combination thereof, or an excimer gas capable of generating ultraviolet rays by discharge, is injected into the discharge space. do.

이와 같은 종래의 PDP에서 제 1전극(12Y) 및 제 2전극(12Z)은 도 2와 같이 방전셀들(1) 각각에서 서로 대향되도록 설치된다. 제 1전극(12Y)에는 리셋펄스, 스캔펄스 및 제 1서스테인펄스가 공급된다. 제 2전극(12Z)에는 제 2서스테인펄스가 공급된다.In the conventional PDP, the first electrode 12Y and the second electrode 12Z are installed to face each other in each of the discharge cells 1 as shown in FIG. 2. The reset pulse, the scan pulse and the first sustain pulse are supplied to the first electrode 12Y. The second sustain pulse is supplied to the second electrode 12Z.

제 1전극(12Y)에 리셋펄스가 공급될 때 방전셀들이 초기화된다. 제 1전극(12Y)에 스캔펄스가 공급될 때 어드레스전극(20X)에는 스캔펄스에 동기되는 데이터펄스가 공급된다. 이때, 스캔펄스 및 데이터펄스가 공급된 방전셀들에서는 어드레스 방전이 일어난다.The discharge cells are initialized when the reset pulse is supplied to the first electrode 12Y. When scan pulses are supplied to the first electrode 12Y, data pulses synchronized with the scan pulses are supplied to the address electrode 20X. At this time, address discharge occurs in the discharge cells supplied with the scan pulse and the data pulse.

방전셀들에서 어드레스 방전이 발생된 후 제 1전극(12Y) 및 제 2전극(12Z)에 교번적으로 제 1 및 제 2서스테인펄스가 공급된다. 제 1전극(12Y) 및 제 2전극(12Z)에 제 1 및 제 2서스테인펄스가 공급되면 어드레스 방전이 일어난 방전셀들에서 서스테인 방전이 일어난다. 이와 같은 서스테인 방전은 계조값에 따라 방전시간이 결정되고, 이에 따라 계조값에 따른 화상이 표시된다.After the address discharge is generated in the discharge cells, the first and second sustain pulses are alternately supplied to the first electrode 12Y and the second electrode 12Z. When the first and second sustain pulses are supplied to the first electrode 12Y and the second electrode 12Z, the sustain discharge occurs in the discharge cells in which the address discharge has occurred. In this sustain discharge, the discharge time is determined according to the gray scale value, so that an image corresponding to the gray scale value is displayed.

한편, 종래의 제 1전극(12Y) 및 제 2전극(12Z)은 방전셀들에서 넓은 면적을 가지고 서로 대향되게 형성된다. 이와 같이, 제 1전극(12Y) 및 제 2전극(12Z)이 넓은 면적을 가지면 많은 전력이 소비되고, 이에 따라 PDP의 방전효율이 저하된다.Meanwhile, the conventional first electrode 12Y and the second electrode 12Z are formed to face each other with a large area in the discharge cells. As described above, when the first electrode 12Y and the second electrode 12Z have a large area, a large amount of power is consumed, thereby lowering the discharge efficiency of the PDP.

이와같은 단점을 극복하기 위하여 도 3과 같은 PDP가 제안되었다.In order to overcome this disadvantage, the PDP as shown in FIG. 3 has been proposed.

도 3을 참조하면, 종래의 다른 실시예에 의한 PDP는 상/하로 서로 인접되게 위치되어 있는 방전셀들이 하나의 픽셀을 형성하는 델타형 구조를 갖는다. 다시말하여, 종래의 다른 실시에에 의한 PDP는 제 n(n은 1이상의 자연수)라인에 위치되는 R 서브픽셀 및 B서브픽셀과 제 n+1 또는 n-1라인과 위치되는 G서브픽셀이 하나의 픽셀을 형성한다.Referring to FIG. 3, the PDP according to another exemplary embodiment has a delta structure in which discharge cells positioned adjacent to each other up and down form one pixel. In other words, according to another conventional embodiment, the PDP includes R subpixels and B subpixels positioned on the nth line (n is a natural number of 1 or more), and G subpixels positioned on the n + 1 or n-1 lines. Form one pixel.

이와 같은 종래의 다른 실시예에 의한 PDP는 어드레스전극(30X)과, 어드레스전극과(30X)과 교차되는 방향으로 설치되는 제 1 및 제 2버스전극(32Y,32Z)과, 제 1버스전극(32Y)으로부터 신장되는 제 1전극(34Y)과, 제 2버스전극(32Z)으로부터 신장되는 제 2전극(34Z)을 구비한다.According to another conventional embodiment of the present invention, the PDP includes the address electrode 30X, the first and second bus electrodes 32Y and 32Z provided in a direction crossing the address electrode 30X, and the first bus electrode ( A first electrode 34Y extending from 32Y and a second electrode 34Z extending from the second bus electrode 32Z are provided.

제 1전극(34Y)은 제 1버스전극(32Y)의 제 1 및 제 2측에서 교번적으로 신장된다. 다시 말하여, n번째 어드레스전극(30X)과 교차되는 제 1전극(34Y)이 제 1버스전극(32Y)의 제 1측에서 신장되었다면, n+1번째 어드레스전극(30X)과 교차되는 제 1전극(34Y)은 제 1버스전극(32Y)의 제 2측에서 신장된다.The first electrode 34Y is alternately extended on the first and second sides of the first bus electrode 32Y. In other words, if the first electrode 34Y crossing the n-th address electrode 30X is extended on the first side of the first bus electrode 32Y, the first crossing point of the n + 1th address electrode 30X is crossed. The electrode 34Y extends on the second side of the first bus electrode 32Y.

제 2전극(34Z)은 제 1전극(34Y)과 마찬가지로 제 2버스전극(32Z)의 제 1 및 제 2측에서 교번적으로 신장되어 형성된다. 이때, 제 2전극(34Z)은 제 1전극(34Y)과 대향되도록 형성된다. 다시 말하여, n번째 어드레스전극(30X)과 교차되는 제 1전극(34Y)이 제 1버스전극(32Y)의 제 1측에서 신장되었다면, n번째 어드레스전극(30X)과 교차되는 제 2전극(34Z)은 제 2버스전극(32Z)의 제 2측에서 신장된다.Similarly to the first electrode 34Y, the second electrode 34Z is formed to alternately extend on the first and second sides of the second bus electrode 32Z. At this time, the second electrode 34Z is formed to face the first electrode 34Y. In other words, if the first electrode 34Y crossing the n-th address electrode 30X is extended on the first side of the first bus electrode 32Y, the second electrode crossing the n-th address electrode 30X ( 34Z extends on the second side of the second bus electrode 32Z.

이와 같은 종래의 다른 실시예에 의한 PDP는 방전셀이 형성되는 부분에만 제 1 및 제 2전극(34Y,34Z)이 형성되기 때문에 전극의 길이를 충분히 길게 유지하면서도 총 면적을 줄일 수 있다. 따라서, 제 1 및 제 2전극(34Y,34Z)의 면적이 줄어드는 만큼 소비전력이 감소하고, 이에 따라 방전효율이 향상된다.In the PDP according to another conventional embodiment, since the first and second electrodes 34Y and 34Z are formed only at the portion where the discharge cells are formed, the total area may be reduced while keeping the length of the electrode sufficiently long. Therefore, power consumption is reduced as the area of the first and second electrodes 34Y and 34Z is reduced, thereby improving the discharge efficiency.

도 4는 종래의 다른 실시예에 의한 PDP에 사용되는 격벽 구조를 나타내는 도면이다.4 is a diagram illustrating a partition structure used for a PDP according to another conventional embodiment.

도 4를 참조하면, 본 발명의 다른 실시예에 의한 PDP에 사용되는 격벽(42)은 버스전극들(32Y,32Z)과 나란하게 형성되는 다수의 제 1격벽(36)과, 제 1격벽(36)들의 사이에 어드레스전극(30X)과 나란하게 형성되는 제 2격벽(38)을 구비한다.Referring to FIG. 4, the partition wall 42 used in the PDP according to another embodiment of the present invention includes a plurality of first partition walls 36 and parallel to the bus electrodes 32Y and 32Z. The second partition 38 is formed in parallel with the address electrode 30X.

버스전극들(32Y,32Z)은 방전셀(40)들에서 생성된 가시광선을 차단하지 않도록 제 1격벽(36)과 중첩되게 설치된다. 버스전극들(32Y,32Z)들로부터 신장된 제 1 및 제 2전극(34Y,34Z)은 제 1 및 제 2격벽(36,38)에 의하여 형성된 홀에 설치된다. 이때, 제 1 및 제 2전극(34Y,34Z)이 설치된 홀들이 방전셀(40)로 이용된다.The bus electrodes 32Y and 32Z are disposed to overlap the first partition 36 so as not to block visible light generated in the discharge cells 40. The first and second electrodes 34Y and 34Z extending from the bus electrodes 32Y and 32Z are provided in holes formed by the first and second partitions 36 and 38. At this time, holes provided with the first and second electrodes 34Y and 34Z are used as the discharge cells 40.

이와 같은 종래의 격벽(42)은 상/하부기판(10,18)의 합착시에 상부기판(10)으로부터 약 3㎛ 내지 5㎛ 정도 이격된다. 따라서, 배기공정시에 격벽(42)과 상부기판(10) 사이에 공간(3㎛ 내지 5㎛)이 배기통로로 이용된다. 하지만, 종래의 PDP에서는 좁은 공간(3㎛ 내지 5㎛)을 이용하여 배기공정이 수행되기 때문에 배기 공정시에 상당한 시간이 소모된다. 또한, 많은 시간동안 배기공정을 수행하더라도 패널이 충분히 배기되지 못하는 문제점이 있다.The conventional partition wall 42 is spaced apart from the upper substrate 10 by about 3 μm to 5 μm when the upper and lower substrates 10 and 18 are bonded. Therefore, a space (3 μm to 5 μm) is used as the exhaust passage between the partition 42 and the upper substrate 10 during the exhaust process. However, in the conventional PDP, since the exhaust process is performed using a narrow space (3 μm to 5 μm), considerable time is consumed during the exhaust process. In addition, even if the exhaust process is performed for a long time there is a problem that the panel is not sufficiently exhausted.

따라서, 본 발명의 목적은 배기가 원활하도록 한 플라즈마 디스플레이 패널에 관한 것이다.Accordingly, an object of the present invention relates to a plasma display panel which allows for smooth exhaust.

도 1은 종래의 3전극 교류 면방전형 플라즈마 디스플레이 패널을 나타내는 사시도.1 is a perspective view showing a conventional three-electrode AC surface discharge type plasma display panel.

도 2는 도 1에 도시된 플라즈마 디스플레이 패널의 전극구조를 나타내는 도면.FIG. 2 is a view showing an electrode structure of the plasma display panel shown in FIG.

도 3은 종래의 다른 실시예에 의한 플라즈마 디스플레이 패널을 나타내는 도면.3 illustrates a plasma display panel according to another conventional embodiment;

도 4는 도3의 구조에 적용되는 플라즈마 디스플레이 패널의 격벽을 나타내는 도면.4 illustrates a partition of a plasma display panel applied to the structure of FIG. 3; FIG.

도 5 및 도 6은 본 발명의 실시예에 의한 플라즈마 디스플레이 패널을 나타내는 도면.5 and 6 illustrate a plasma display panel according to an embodiment of the present invention.

< 도면의 주요 부분에 대한 부호의 설명 ><Description of Symbols for Main Parts of Drawings>

10 : 상부기판 12Y,34Y,52Y : 제 1전극10: upper substrate 12Y, 34Y, 52Y: first electrode

12Z,34Z,52Z : 제 2전극 13Y,13Z,32Y,32Z,51Y,51Z : 버스전극12Z, 34Z, 52Z: Second electrode 13Y, 13Z, 32Y, 32Z, 51Y, 51Z: Bus electrode

14,22 : 유전체층 16 : 보호막14,22 dielectric layer 16: protective film

18 : 하부기판 20X,30X,62X : 어드레스전극18: lower substrate 20X, 30X, 62X: address electrode

24,56,58 : 격벽 26,36,38,42 : 형광체층24, 56, 58: bulkhead 26, 36, 38, 42: phosphor layer

40 : 방전셀 54 : 픽셀40: discharge cell 54: pixel

60 : 배기통로60: exhaust passage

상기 목적을 달성하기 위하여 본 발명의 플라즈마 디스플레이 패널은 델타형 구조로 방전셀이 배치되도록 형성되는 격벽과; 격벽들의 사이에 어드레스전극과 교차되는 방향으로 형성되는 배기통로를 가지며, 상기 배기통로는 상기 10개 이하의 상기 화소행 단위로 설치되는 것을 특징으로 한다.In order to achieve the above object, the plasma display panel of the present invention includes: a partition wall in which discharge cells are disposed in a delta type structure; An exhaust passage is formed between the barrier ribs in a direction crossing the address electrode, and the exhaust passage is provided in units of the pixel rows of 10 or less.

상기 배기통로는 화소행들의 경계부에 위치된다.The exhaust passage is located at the boundary of the pixel rows.

상기 어드레스전극과 교차되는 방향으로 형성되는 다수의 버스전극과, 버스전극으로부터 방전셀들로 신장되는 다수의 투명전극을 구비한다.A plurality of bus electrodes are formed in a direction crossing the address electrode, and a plurality of transparent electrodes extending from the bus electrodes to discharge cells.

상기 배기통로와 중첩된 버스전극으로부터 신장되는 투명전극은 격벽과 중첩된 버스전극으로부터 신장되는 투명전극보다 길게 형성된다.The transparent electrode extending from the bus electrode overlapping the exhaust passage is formed longer than the transparent electrode extending from the bus electrode overlapping the partition wall.

상기 목적 외에 본 발명의 다른 목적 및 특징들은 첨부도면을 참조한 실시예에 대한 설명을 통하여 명백하게 드러나게 될 것이다.Other objects and features of the present invention in addition to the above objects will become apparent from the description of the embodiments with reference to the accompanying drawings.

이하 도 5 내지 도 6을 참조하여 본 발명의 바람직한 실시예에 대하여 설명하기로 한다.Hereinafter, exemplary embodiments of the present invention will be described with reference to FIGS. 5 to 6.

도 5는 본 발명의 실시예에 의한 플라즈마 디스플레이 패널을 나타내는 도면이다.5 is a diagram illustrating a plasma display panel according to an exemplary embodiment of the present invention.

도 5를 참조하면, 본 발명의 실시예에 의한 PDP는 상/하로 인접되게 형성되어 있는 방전셀들(R,G,B)들이 하나의 화소행을 이룬다. 다시 말하여, 본 발명의 실시예에 의한 PDP는 상/하로 인접되게 형성되어 있는 R 서브픽셀(또는 방전셀), G서브픽셀 및 B 서브픽셀이 하나의 픽셀(54)을 형성하는 델타형 구조를 갖는다.Referring to FIG. 5, in the PDP according to the embodiment of the present invention, discharge cells R, G, and B formed adjacent to each other up and down form one pixel row. In other words, the PDP according to the embodiment of the present invention has a delta structure in which an R subpixel (or discharge cell), a G subpixel, and a B subpixel, which are formed adjacent to each other up and down, form one pixel 54. Has

이와 같은 본 발명의 실시예에 의한 PDP는 어드레스전극(62X)과, 어드레스전극(62X)과 교차되는 방향으로 설치되는 제 1 및 제 2버스전극(51Y,51Z)과, 제 1버스전극(51Y)으로부터 신장되는 제 1전극(52Y)과, 제 2버스전극(51Z)으로부터 신장되는 제 2전극(52Z)을 구비한다.The PDP according to the embodiment of the present invention includes the address electrode 62X, the first and second bus electrodes 51Y and 51Z provided in the direction crossing the address electrode 62X, and the first bus electrode 51Y. The first electrode 52Y extending from the () and the second electrode 52Z extending from the second bus electrode 51Z.

제 1전극(52Y)은 제 1버스전극(51Y)의 제 1 및 제 2측에서 교번적으로 신장된다. 다시 말하여, n번째 어드레스전극(62X)과 교차되는 제 1전극(52Y)이 제 1버스전극(51Y)의 제 1측에서 신장되었다면, n+1번째 어드레스전극(62X)과 교차되는 제 1전극(52Y)은 제 1버스전극(51Y)의 제 2측에서 신장된다.The first electrode 52Y is alternately extended on the first and second sides of the first bus electrode 51Y. In other words, if the first electrode 52Y crossing the n-th address electrode 62X is extended on the first side of the first bus electrode 51Y, the first crossing point of the n + 1th address electrode 62X is crossed. The electrode 52Y extends on the second side of the first bus electrode 51Y.

제 2전극(52Z)은 제 1전극(52Y)과 마찬가지로 제 2버스전극(51Z)의 제 1 및 제 2측에서 교번적으로 신장되어 형성된다. 이때, 제 2전극(52Z)은 제 1전극(52Y)과 대향되도록 형성된다. 다시 말하여, n번째 어드레스전극(62X)과 교차되는 제 1전극(52Y)이 제 1버스전극(51Y)의 제 1측에서 신장되었다면, n번째 어드레스전극(62X)과 교차되는 제 2전극(52Z)은 제 2버스전극(51Z)의 제 2측에서 신장된다.Like the first electrode 52Y, the second electrode 52Z is formed to be alternately elongated on the first and second sides of the second bus electrode 51Z. At this time, the second electrode 52Z is formed to face the first electrode 52Y. In other words, if the first electrode 52Y crossing the n-th address electrode 62X extends from the first side of the first bus electrode 51Y, the second electrode crossing the n-th address electrode 62X ( 52Z extends on the second side of the second bus electrode 51Z.

한편, 본 발명의 실시예에 의한 격벽은 버스전극들(51Y,51Z)과 나란하게 형성되는 다수의 제 1격벽(56)과, 제 1격벽(56)들 사이에 어드레스전극(62X)과 나란하게 형성되는 제 2격벽(58)을 구비한다. 이와 같은 본 발명의 실시예에 의한 격벽은 화소행 단위로 설치된다. 다시 말하여, 격벽은 화소행 단위로 소정간격을 사이에 두고 형성된다.Meanwhile, the partition wall according to the embodiment of the present invention is parallel with the address electrodes 62X between the first partition walls 56 and the plurality of first partition walls 56 formed parallel to the bus electrodes 51Y and 51Z. The second partition 58 is formed to be formed. The partition wall according to the embodiment of the present invention is provided in pixel rows. In other words, the partition wall is formed by a predetermined interval in pixel row units.

따라서, 화소행 단위의 격벽들 사이에는 소정간격의 배기통로(60)가 형성된다. 이와 같은 배기통로(60)는 PDP의 배기공정시에 가스 및/또는 공기등이 움직일 수 있는 통로를 제공한다. 따라서, 본 발명의 실시예에 의한 PDP에 의하면 배기공정 시간을 단축할 수 있다. 아울러, 짧은 시간에 충분한 배기를 행할 수 있다.Therefore, the exhaust passages 60 having a predetermined interval are formed between the partition walls in the pixel row units. Such exhaust passage 60 provides a passage through which gas and / or air can move during the exhaust process of the PDP. Therefore, according to the PDP according to the embodiment of the present invention, the exhaust process time can be shortened. In addition, sufficient exhaust can be performed in a short time.

한편, 도 5에서 제 1버스전극(51Y)은 제 1격벽(56)과 중첩되게 형성되고, 제 2버스전극(51Z)은 배기통로(60)와 중첩되게 설치된다. 따라서, 제 2버스전극(51Z)으로부터 신장되는 제 2전극(52Z)은 방전셀 내에 제 1전극(52Z)과 동일한 면적이 포함될 수 있도록 제 1전극(52Z)보다 길게 형성된다.Meanwhile, in FIG. 5, the first bus electrode 51Y is formed to overlap the first partition wall 56, and the second bus electrode 51Z is installed to overlap the exhaust passage 60. Therefore, the second electrode 52Z extending from the second bus electrode 51Z is formed longer than the first electrode 52Z so that the same area as that of the first electrode 52Z can be included in the discharge cell.

한편, 본 발명의 실시예에서는 제 2버스전극(51Z)이 제 1격벽(56)에 중첩되게 형성되고, 제 1버스전극(51Y)이 배기통로(60)에 중첩되게 설치될 수 있다. 이와 같이 설치될 때 제 1전극(52Y)은 제 2전극(52Z)보다 길게 형성된다.Meanwhile, in the embodiment of the present invention, the second bus electrode 51Z may be formed to overlap the first partition wall 56, and the first bus electrode 51Y may be installed to overlap the exhaust passage 60. When installed in this way, the first electrode 52Y is formed longer than the second electrode 52Z.

아울러, 본 발명의 배기통로(60)는 10개 이하의 화소행 단위로 설치될 수 있다. 다시 말하여, 본 발명의 배기통로(60)는 도 6과 같이 2개의 화소행마다 설치될 수 있다.In addition, the exhaust passage 60 of the present invention may be installed in units of 10 or less pixel rows. In other words, the exhaust passage 60 of the present invention may be provided every two pixel rows as shown in FIG.

상술한 바와 같이, 본 발명에 따른 플라즈마 디스플레이 패널에 의하면 격벽에 화소행 단위로 배기통로가 설치되어 배기공정시간을 단축시킴과 아울러 짧은 시간에 충분한 배기를 행할 수 있다.As described above, according to the plasma display panel according to the present invention, exhaust passages are provided on the partition walls in pixel rows so as to shorten the exhaust process time and to perform sufficient exhaust in a short time.

이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.Those skilled in the art will appreciate that various changes and modifications can be made without departing from the technical spirit of the present invention. Therefore, the technical scope of the present invention should not be limited to the contents described in the detailed description of the specification but should be defined by the claims.

Claims (5)

어드레스전극을 구비하며, 상/하로 인접되게 배치되는 다수의 방전셀들이 하나의 화소행을 이룸과 아울러 상기 상/하로 인접되게 배치되는 적색, 녹색 및 청색의 방전셀들이 하나의 픽셀을 형성하는 델타형구조의 플라즈마 디스플레이 패널에 있어서;A delta having an address electrode and having a plurality of discharge cells arranged up and down adjacent to each other form a pixel row, and the red, green and blue discharge cells arranged up and down adjacent to each other to form one pixel. A plasma display panel having a structure; 상기 델타형 구조로 상기 방전셀이 배치되도록 형성되는 격벽과;A partition wall formed to arrange the discharge cells in the delta structure; 상기 격벽들의 사이에 상기 어드레스전극과 교차되는 방향으로 형성되는 배기통로를 가지며,An exhaust passage formed between the barrier ribs in a direction crossing the address electrode; 상기 배기통로는 상기 10개 이하의 상기 화소행 단위로 설치되는 것을 특징으로 하는 플라즈마 디스플레이 패널.And the exhaust passage is provided in units of the ten or fewer pixel rows. 제 1항에 있어서,The method of claim 1, 상기 배기통로는 상기 화소행들의 경계부에 위치되는 것을 특징으로 하는 플라즈마 디스플레이 패널.And the exhaust passage is located at a boundary of the pixel rows. 삭제delete 제 1항에 있어서,The method of claim 1, 상기 어드레스전극과 교차되는 방향으로 형성되는 다수의 버스전극과,A plurality of bus electrodes formed in a direction crossing the address electrodes; 상기 버스전극으로부터 상기 방전셀들로 신장되는 다수의 투명전극을 구비하는 것을 특징으로 하는 플라즈마 디스플레이 패널.And a plurality of transparent electrodes extending from the bus electrode to the discharge cells. 제 4항에 있어서,The method of claim 4, wherein 상기 배기통로와 중첩된 상기 버스전극으로부터 신장되는 상기 투명전극은 상기 격벽과 중첩된 상기 버스전극으로부터 신장되는 상기 투명전극보다 길게 형성되는 것을 특징으로 하는 플라즈마 디스플레이 패널.And the transparent electrode extending from the bus electrode overlapping the exhaust passage is longer than the transparent electrode extending from the bus electrode overlapping the partition wall.
KR10-2001-0086558A 2001-12-28 2001-12-28 Plasma display panel KR100433226B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2001-0086558A KR100433226B1 (en) 2001-12-28 2001-12-28 Plasma display panel

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2001-0086558A KR100433226B1 (en) 2001-12-28 2001-12-28 Plasma display panel

Publications (2)

Publication Number Publication Date
KR20030056354A KR20030056354A (en) 2003-07-04
KR100433226B1 true KR100433226B1 (en) 2004-05-27

Family

ID=32214552

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0086558A KR100433226B1 (en) 2001-12-28 2001-12-28 Plasma display panel

Country Status (1)

Country Link
KR (1) KR100433226B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100787466B1 (en) * 2007-01-17 2007-12-26 삼성에스디아이 주식회사 Plasma display panel comprising single barrier ribs and double barrier ribs

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04274141A (en) * 1991-03-01 1992-09-30 Fujitsu Ltd Plasma display panel
KR20000066852A (en) * 1999-04-21 2000-11-15 구자홍 Structure of rib of plasma display panel and Method for manufacturing the rib
KR20010001877A (en) * 1999-06-09 2001-01-05 김순택 Plasma display panel of separation drive type
KR20010093724A (en) * 2000-03-28 2001-10-29 다니구찌 이찌로오, 기타오카 다카시 Plasma display apparatus
JP2001351531A (en) * 2000-04-29 2001-12-21 Samsung Sdi Co Ltd Barrier rib-formed substrate and plasma display device using this
KR20020079256A (en) * 2001-04-14 2002-10-19 삼성에스디아이 주식회사 Plasma display panel

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04274141A (en) * 1991-03-01 1992-09-30 Fujitsu Ltd Plasma display panel
KR20000066852A (en) * 1999-04-21 2000-11-15 구자홍 Structure of rib of plasma display panel and Method for manufacturing the rib
KR20010001877A (en) * 1999-06-09 2001-01-05 김순택 Plasma display panel of separation drive type
KR20010093724A (en) * 2000-03-28 2001-10-29 다니구찌 이찌로오, 기타오카 다카시 Plasma display apparatus
JP2001351531A (en) * 2000-04-29 2001-12-21 Samsung Sdi Co Ltd Barrier rib-formed substrate and plasma display device using this
KR20020079256A (en) * 2001-04-14 2002-10-19 삼성에스디아이 주식회사 Plasma display panel

Also Published As

Publication number Publication date
KR20030056354A (en) 2003-07-04

Similar Documents

Publication Publication Date Title
KR100453163B1 (en) Plasma display panel
KR100472367B1 (en) Plasma display panel and method of driving the same
KR100421487B1 (en) Driving Method of Plasma Display Panel
KR100433226B1 (en) Plasma display panel
KR100700516B1 (en) Plasma Display Panel
US6940224B2 (en) Plasma display panel having specifically spaced holes formed in the electrodes
KR100363514B1 (en) Plasma Display Panel
KR100433228B1 (en) Plasma display panel
KR100480168B1 (en) Driving method of plasma display panel
KR100456142B1 (en) Plasma display panel and fabricating mehtod thereof
KR100438912B1 (en) Driving method of plasma display panel
KR100482339B1 (en) Driving method of plasma display panel
KR100452698B1 (en) Plasma display panel
KR100452694B1 (en) Plasma display panel
KR100366939B1 (en) Electrodes in Plasma Display Panel
KR20020001181A (en) Plasma Display Panel With electrode of Ladder Pattern Form
KR100421496B1 (en) Plasma display panel
KR100359570B1 (en) Plasma Display Panel
KR100570964B1 (en) Plasma display panel
KR100444511B1 (en) Plasma display panel
KR20030071157A (en) Plasma display panel
KR100680696B1 (en) Method and Device for Driving Plasma Display Panel
KR100685316B1 (en) Plasma display panel
KR100400373B1 (en) Plasma Display Panel
KR20060088397A (en) Plasma display panel

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee